JP2008532292A - フリップ・チップ・デバイスを形成するための構造および方法 - Google Patents

フリップ・チップ・デバイスを形成するための構造および方法 Download PDF

Info

Publication number
JP2008532292A
JP2008532292A JP2007557202A JP2007557202A JP2008532292A JP 2008532292 A JP2008532292 A JP 2008532292A JP 2007557202 A JP2007557202 A JP 2007557202A JP 2007557202 A JP2007557202 A JP 2007557202A JP 2008532292 A JP2008532292 A JP 2008532292A
Authority
JP
Japan
Prior art keywords
conductive
forming
pad
bump
base metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007557202A
Other languages
English (en)
Other versions
JP2008532292A5 (ja
Inventor
バッチマン，マーク，アダム
ビッティング，ドナルド，ステーブン
チェイサー，ダニエル，パトリック
クック，タエホー
マーチャント，サイレッシュ，マンシン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2008532292A publication Critical patent/JP2008532292A/ja
Publication of JP2008532292A5 publication Critical patent/JP2008532292A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

はんだバンプ構造部およびバンプ下地金属構造部。半導体基板の上表面が、その上に付着される第１の導電パッド（２００）を有する。保護層（２０２）がその上表面の上側に位置する。第２の導電パッド（２１２）が保護層内の開口部（２０４）内に配置され、第１の導電パッドに接触している。バンプ下地金属構造部（３００）は、第２の導電パッドをカプセル化し、第２の導電パッドの上表面と側面とを覆い、第１および第２の導電パッドの双方を環境的およびプロセス的影響から保護する。本発明によれば、従来の第２の保護層は必要とされない。様々な構造部を形成する方法がまた示されている。

Description

本発明は、概して集積回路に関し、より詳細には、フリップ・チップ・パッケージ接続部を形成するためのフリップ・チップ・パッケージ接続構造および方法に関する。
集積回路は、基板内のドープされた領域から形成されるトランジスタなどの半導体基板および半導体デバイスを有する。基板の上側に位置する交互の導電層および誘電体層を有する相互接続システムは、電気回路を形成するために、ドープされた領域を電気的に接続する。
導電層は、金属付着および減法エッチング・プロセスに従って形成される導電トレース、またはダマシン・プロセスに従ってトレンチ内に形成される導電ランナを有する。誘電体層内の実質的に垂直な導電プラグまたは導電ビアは、上側および下側に位置する導電トレースと導電ランナとを接続し、基板内のドープされた領域への接続部を含む。導電ビアおよび導電線は、金属付着、フォトリソグラフィのマスキング、パターニングおよび減法エッチングを含む従来の形成技術を採用することによって形成される。
形成（相互接続システムの形成）および金属化の後、集積回路は、パッケージ化されたチップを電子デバイス内の電子部品に接続するためのリード、ピンまたはボールなどの複数の外部導電素子を含むパッケージ内に、典型的には、パッケージの外部導電素子を回路ボード上の導電トレースに導電的に接着することによって包括される。
集積回路をパッケージの導電素子に接続するために、集積回路の最上部表面（接合パッド層と称される）が、接合パッドをパッケージの外部導電素子に接続する導電素子（例えば接合ワイヤ、はんだバンプ、またははんだボール）に接着される複数の導電接合パッドを有する。アルミニウムベースの相互接続システムでは、アルミニウム接合パッドを形成するために、最上部の付着されたアルミニウム層がマスキングされ、パターニングされ、エッチングされる。下側に位置する導電プラグは、接合パッドを集積回路の電気回路に接続する。
図６は、外部パッケージ・リード１０２を含む集積回路のデュアルインライン・パッケージ１００を示している。集積回路１０４は、ダイ・アタッチ・エリア１０６に接着される。集積回路１０４の上表面１１２上の接合パッド１１０（一実施形態においてはアルミニウムから形成される）が従来の方法通りに、金（または金の合金）の接合ワイヤ１１４によってパッケージ・リード１０２に接続される。一般的に、接合パッド１１０は、長さ約４０〜８０ミクロン、および幅約５０〜１５０ミクロンの間でそれぞれ異なる。接合パッド１１０をパッケージ・リード１０２に電気的に接続するこのプロセスは、ワイヤ・ボンディングと称される。
他の既知のパッケージ構造では、フリップ・チップまたはバンプ・ボンディングと称される相互接続接合ワイヤは、集積回路１２１の接合パッド１１０上に形成される付着はんだバンプ１２０により代用される。図７を参照されたい。図８のパッケージ１２２へのフリップ・チップ組立て部の電気的接続は、集積回路１２１を反転させ、バンプ１２０をパッケージ１２２上の受けパッド１２４にはんだ付けすることにより達成される。受けパッド１２４は、図８には示されていない内部導電構造部を介して、対応する外部パッケージ導電素子と導電的に連通している。図８の例では、外部パッケージ導電素子は、ボール１２６の列を有し、パッケージ化された集積回路１２１を電子デバイスに電気的に接続するためのボール・グリッド・アレイを形成する。代替として、パッケージは、図６のピン１０２など外部ピン、または集積回路１２１を電子デバイスに接続するための他の技術を有する。
アルミニウム相互接続システムおよびアルミニウム接合パッド１１０により形成される集積回路は、図６に示すワイヤ接合プロセス、または図７および８に示すフリップ・チップおよびバンプ接合プロセスを使用してパッケージ化が可能である。
集積回路デバイスおよび相互接続システムのサイズが縮小され、より高い周波数のアナログ信号、およびより高いデータ率のデジタル信号を送るように形成されると、アルミニウム相互接続構造部には許容不可能な信号伝播遅延がチップ内で起こる可能性がある。また、ビア開口部が縮小し続けると、導電プラグを形成するためにより小さい開口部に導電性材料を付着することはますます困難になる。
アルミニウム相互接続構造部のこれらの既知の欠点を所与として、銅（およびその合金）が相互接続材料の選択肢となってきている。銅はアルミニウムより優れた導体（アルミニウムの抵抗率２．７〜３．１マイクロオームセンチメートルに比べて、銅の抵抗率１．７〜２．０マイクロオームセンチメートルにより）であり、エレクトロマイグレーション（アルミニウム相互接続線が細くなり、その線を通る電流フローにより生じる電界および熱勾配のために最終的に分断する可能性がある現象）の影響をそれほど受けることなく、より低い温度で（それにより、集積回路の他の素子に対する悪影響を回避することができ）、より小さい開口部に付着可能である。銅のより低い抵抗性によって、相互接続構造部内での信号の伝播時間が縮小される。
ダマシン・プロセス、銅の相互接続構造部を形成するための好ましい技術により、銅の相互接続構造部からなる各層の導電性垂直ビア部分および導電性水平部分の双方が一体化して形成される。ダマシン・プロセスは、垂直ビア開口部を形成し、誘電体層内の上側に位置する水平トレンチがそれに続く。同時に、金属付着工程により、ビアおよびトレンチの双方が満たされ、実質的に垂直な導電ビアおよび実質的に水平な導電ランナを有する完全な金属相互接続層が形成される。化学的／機械的な研磨工程により、銅の付着中に誘電体表面上に形成された銅の付着物を取り除くことによってその表面は平坦化される。
完全な従来技術のダマシン構造の一例が図９の断面図に示されており、それは下側層の相互接続構造部１３９上に付着され、またはその構造部上に形成される誘電体層１３８を含んでいる。誘電体層１３８内に形成される開口部が、下側層の相互接続構造部１３９と接触して導電トレンチ１４２および導電ビア１４４を形成するために、銅などの適切な導電性材料１４０で満たされる。当技術分野でよく知られているように、銅接合パッドは、ダマシン・プロセスが導電性相互接続システムを形成するために採用される場合には、集積回路の最上部の金属化層内に形成される。
フリップ・チップ技術は、バンプが図６の接合パッド１１０に比べてより高い密度で集積回路の全表面の上に形成可能（エリアアレイ・バンプ構成と称される）であるので、大量の入力／出力端子を有するデバイスにはますます一般的となってきている。エリアアレイ・バンプ構成はワイヤ・ボンディングより優れた大きな利点を提供し、典型的には、チップの性能および／または形成因子がすべての他の考慮すべき事柄より重要である場合に使用される。ペリフェラルアレイ・バンプ構成（線形またはねじれ形配列の１つまたは２つのバンプ列が集積回路の周辺近くに配置されている）は、より短い相互接続距離、したがって、より短い伝送遅延時間を可能にする。
ワイヤ接合材を銅接合パッドに直接、適用するために試みがなされているが、これらの技術は、銅の表面が容易に酸化してしまい、したがって従来のプローブ技術を使用してプローブすることが困難であるために、商業用製造プロセスには広く使用されていない。フリップ・チップのはんだバンプ法は、銅接合パッドとの使用にはより応じやすい。バンプはプローブ済みの銅およびバンプ上に形成可能であるが、インプロセスのプローブはなお問題をはらんでいる。一方、アルミニウム・パッドは、インプロセスおよびウェハのプローブについては、よく知られている電気接点パッドを提供する。
フリップ・チップ技術は、追加のプロセス工程を必要とするので、従来のワイヤ・ボンディング技術よりコストが高くなる可能性がある。２つ以上の追加材料層の付着、および少なくとも等しい数のマスク層ならびにエッチング工程が、ボンディング・パッドおよびはんだバンプに中間物を必要とするバンプ下地金属層を形成することが必要である。
従来のフリップ・チップ形成プロセスにより、また、集積回路の上表面上に２重保護層スタック（各層が異なる誘電体材料からなる副層を有することがある）が形成される。各保護層は複層誘導体付着工程によって形成され（１つまたは複数のクラスタ・ツール内で行われることができる）、パターニング、リソグラフィ、エッチング、およびポストエッチング工程がこれに続く。半導体の製造メーカは、マスクおよびエッチングの工程を制限してプロセスコストを削減することを追求している。
第１の保護層（ウェハ保護層と称されることが多い）は、上側のまたは最終的な銅金属相互接続層、およびその中に配置される銅パッドを保護する。第２の保護層（最終保護層と称されることが多い）は、銅パッドの上に形成されるアルミニウム・パッドを保護する。
図１０は従来技術のプロセスによって、銅ベースの相互接続構造部について、はんだバンプまたはフリップ・チップ構造の最終的な組立て部を示している。基板１９８は、誘電体材料の複数の代替層、およびドープされた領域がその中に形成されている半導体材料の上側に位置する銅相互接続部を含んでいる。銅接合パッド２００は、基板１９８内の相互接続構造部（および、したがって、基板１９８内の電気回路）を図６のパッケージ１００のパッケージ・リード１０２に、または図８のパッケージ１２２のボール１２６に接続するために、ダマシン・プロセスによって基板１９８のトレンチまたは開口部内に形成される。
ウェハ保護スタック２０２（典型的には、例えば二酸化ケイ素、窒化ケイ素、炭化ケイ素、またはそれらの組合せを含む誘電体材料層からなるスタック）が、銅接合パッド２００の領域を露光する開口部を形成するために接合パッド２００の上に付着され、選択的にエッチングされる。アルミニウムのパッドまたはキャップ２１２が開口部内に付着される。
例えば炭化ケイ素、窒化ケイ素、二酸化ケイ素、またはそれらの組合せを有する最終保護層２１４（典型的には、図１０に示されていない構成層を有する複層スタック）が、下側に位置するアルミニウム・パッド２１２を露光する開口部を形成するために付着され、選択的にエッチングされる。バンプ下地金属（ＵＢＭ）層（または複数層）が、アルミニウム・パッド２１２の上側に位置し、そのパッドと接触し、最終保護層２１４の領域の上側に位置するＵＢＭ構造部２１８を形成するために付着され、選択的にエッチングされる。はんだバンプ２２０が、フリップ・チップ相互接続部を形成するために、ＵＢＭ構造部２１８の上に形成される。
ＵＢＭ構造部２１８およびはんだバンプ２２０を受けるために、層２１４内に開口部を位置付け、形成する場合には、アルミニウム・キャップ２１２の上に配置される最終保護層２１４と共に、特定の構造位置管理項目を考える必要がある。典型的には、この開口部（最大寸法約７０〜８０ミクロンを有する）は、アルミニウム・パッド２１２（約１００ミクロンより大きい最大寸法を有する）よりは小さく、したがってパッド２１２に対して適切に位置付けられることが必要である。ＵＢＭ構造部２１８は、典型的には、アルミニウム・パッド２１２より小さい。はんだバンプ２２０が銅パッド２００と最終的に導電的に接続されることを確実にするために、これらのサイズの差異は適切に管理され、位置の許容範囲が確立される必要がある。
図１０に示すように、最終保護層２１４はまた、アルミニウム・パッド２１２の縁部２１２Ａの上に延在することが望ましい。例えば、保護層２１４内の開口部は、典型的には、保護層材料が縁部２１２Ａを覆い保護することを可能にし、アルミニウム・パッド２１２を酸化などの環境影響から保護するために、アルミニウム・パッド２１２より数ミクロン（一例では約４ミクロン）の差で小さい。重複領域が保護層の開口部を縮小することによって拡大すると、保護層２１４によって提供される保護は向上する（および、エレクトロマイグレーションへの抵抗は下がる場合がある）。
はんだバンプ２２０は図６の接合ワイヤ１１４より大きいボンディング・エリアを必要とするので、フリップ・チップ相互接続部に採用されるアルミニウム・パッド２１２は図６の従来の接合パッド１１０より大きい必要があり、最終保護層２１４内の開口部もまた、より大きく形成される必要がある。これらの寸法を大きくする場合には、アルミニウム・パッド２１２と最終保護層の開口部との間の関係がアルミニウム・パッド２１２を保護するように維持されなくてはならない。本発明は、この種の保護を提供するための方法および構造を教示する。
一実施形態によれば、本発明は、はんだバンプを形成するための方法を含む。この方法は、半導体基板の上表面内に第１の導電パッドを形成することと、その上表面の上に保護層を形成することと、第１の導電パッドの上表面を露光するために保護層内に開口部を形成することと、第１の導電パッドの上表面と接触して開口部を通して、保護層の近接領域に延在する第２の導電パッドを形成することと、第２の導電パッドの露光表面上にバンプ下地金属構造部を形成することと、バンプ下地金属構造部の上表面上にはんだバンプを形成することとをさらに含む。
他の実施形態によれば、はんだバンプ構造部が、半導体基板と、基板の上表面内に配置される第１の導電領域と、第１の導電領域の上側に位置し、第１の導電領域の一部分を露光するために規定される開口部をその中に有する保護層と、開口部内にあり、第１の導電領域と接触する第２の導電領域と、第２の導電領域の露光表面上に配置されたバンプ下地金属構造部と、バンプ下地金属構造部の上側に位置するはんだバンプとを有する。
本発明を以下の詳細な説明の観点から考える場合に、および以下の図面と併せて読む場合に、より容易に理解することができ、その利点および使用法がより簡単に明らかになる。
一般的な手法により様々に説明されるデバイスの特徴は、縮尺通りには描かれていないが、本発明に関する具体的な特徴を誇張するためには描かれている。参照文字は、図面やテキストを通して同様の要素を示している。
本発明の教示に従って、はんだバンプまたはフリップ・チップ、およびはんだバンプまたはフリップ・チップ構造部を形成するための例示的プロセスを詳細に説明する前に、本発明は主として、要素およびプロセス工程の新規および進歩性の組合せにあることを認識すべきである。当業者には容易に理解されるであろう詳細による本発明の開示が不明瞭とならないように、いくつかの従来の要素および工程についてはそれほど詳細に示さないが、本発明の理解に関する他の要素および工程については図面および本明細書に、より詳細に説明する。
図１に示すように、銅接合パッド２００は、基板１９８内に配置された集積回路のデバイスと、図６のパッケージ１００の外部パッケージ・リード１０２、または図８のパッケージ１２２のボール１２６の列などのパッケージの導電外部端子との間の相互接続を可能にするために、基板１９８内のトレンチまたは開口部内に形成される。接合パッド２００は、知られているダマシン、またはデュアル・ダマシン技術によって基板１９８内のビアの開口部および／またはトレンチ内に形成可能である。典型的には、接合パッド２００は、基板が、キセロゲル、エーロゲル、スピンオン誘電体、およびそれらの組合せまたはこれらの多層構造などの例えば二酸化ケイ素ベース材料、有機ケイ酸塩材料、ケイ酸塩、フッ素ベース誘電体、低誘電率材料を含む場合に、基板トレンチ内に銅を電着させることによって形成される。
ウェハ保護スタック２０２（典型的には、例えば二酸化ケイ素、窒化ケイ素、炭化ケイ素またはそれらの組合せを有する１つまたは複数の誘電体材料を含む）は、図２に示すように接合パッド２００の上に形成される。フォトレジスト層（図２には示さず）が、その中に開口部を形成するために付着され、マスキングされ、現像される。開口部２０４が、次に、パターニングされたフォトレジスト層によって保護スタック２０２内に形成される。一実施形態では、スタック２０２の３層は、二酸化ケイ素材料層、ならびに上側および下側に位置する窒化ケイ素層を含む。他の実施形態によれば、ウェハ保護スタックは、窒化ケイ素、二酸化ケイ素、炭化ケイ素およびそれらの組合せを含む、３層より多くまたは３層より少ない材料層を有することができる。
アルミニウム層が、図３に示すようにアルミニウム・パッドまたはアルミニウム・キャップ２１２を形成するために、図示されていないマスク・パターンに従って付着され、エッチングされる。接合パッド２００およびアルミニウム・パッド２１２間の接合部分では、金属間化合物が１つの拡散材料からなる金属原子のように他の材料内に形を成すことができる。この種の金属間化合物は、亀裂に対して脆く、影響を受けやすいことがあり、接合部分の不規則な導電性を招き、デバイス性能を低下させることになる。金属間層の形成を回避するために、導電バリア層（図３には示さず）がアルミニウム・パッド２１２および銅接合パッド２００の間に形成される。導電バリア層を含む例示的な材料は、タンタル、窒化タンタル、および窒化チタンを含む。
従来技術によれば、製造プロセスのこの時点で、図１０の最終保護層２１４は、図１０のバンプ下地金属材料２１８を受けるための開口部を規定するために（フォトリソグラフィのマスキング技術を使用して）形成され、パターニングされる。最終保護層２１４の形成およびパターニングは、複数のプロセス工程および少なくとも１つのマスク層を必要とする。
本発明によれば、バンプ下地金属（ＵＢＭ）構造部３００（典型的には、多層構造であるが、個々の層は図３に示さず）は、図３に示すように、アルミニウム・パッド２１２の上を含む、基板１９８の上を全面的に付着される。ＵＢＭ構造部３００の上側材料層は、後に形成されるはんだバンプ２２０のより優れたボンディングおよびウェッティングが機械的なおよび熱の応力の下で、機械的な完全性および許容可能な信頼性を有する接着接合材を形成することを可能にする。ＵＢＭ構造部３００の下側の材料層が、アルミニウム・パッド２１２への優れた接着性をもたらす。中間層が、上側および下側に位置する材料層の金属間化合物の形成を抑えるバリアとして働く。ＵＢＭ構造部は、後に形成されるはんだバンプ２２０のサイズも規定する。
好ましい実施形態によれば、ＵＢＭ構造部は厚さ約１．５ミクロンを有し、下側のアルミニウム層と、中間のニッケルバナジウム層と、上側の銅層とを含む３層構造である。ＵＢＭ構造部の他の実施形態は、クロム、チタン、タングステン、ニッケル、タンタル、耐熱材料、モリブデンおよびそれらの材料の化合物からなる材料層を含んでよい。
フォトレジスト層が、図３のフォトレジスト構造部３０１を形成するために付着され、パターニングされる。ＵＢＭ層３００は、アルミニウム・パッド２１２をカプセル化するための側面２１２Ａと上表面２１２Ｂとの上に延在するバンプ下地金属構造部３００Ａ（好ましくは円形）を形成するために、フォトレジスト構造部３０１に従ってパターニングされる。図４を参照されたい。ウェット・エッチングまたはドライ・エッチングのプロセスはどちらも、ＵＢＭ層３００をエッチングするために使用可能である。エッチング・プロセスは、ＵＢＭ層３００の個々の材料層を取り除くために適切なウェット・エッチングの化学的性質を使用することが好ましい。
図５は、既知のプロセスに従って（典型的には、はんだリフロー・プロセスに従って）、バンプ下地金属構造部３００Ａの上に形成されるはんだバンプ３０２を示す。はんだバンプ３０２は、鉛ベースまたは鉛フリーの材料を含む。
本発明は、集積回路を接合されたフリップ・チップまたははんだバンプのための第２の保護層、すなわち図１０の従来技術の最終保護層２１４を取り除く。図５から分かることができるように、本発明によれば、バンプ下地金属構造部３００Ａはアルミニウム・パッド２１２（アルミニウムの直接バンプと称される）をカプセル化する。完全なパッドのカプセル化は、次のプロセス工程中に形成されることがあるアンダーカットから、および汚染物質への暴露からアルミニウム・パッド２１２を保護する。したがって、ＵＢＭ構造部３００Ａによるカプセル化は、図１０の従来技術の最終保護層２１４と同一の機能を果たす。第１の保護層すなわちウェハ保護層２０２は、潜在的な損傷環境効果からデバイスを保護することにあるので、集積回路の保全性が損なわれることはない。
本発明に従って最終保護層２１４を取り除くことは、かなりのコスト削減（ウェハのサイズ、製造ラインの特徴、および適用可能な技術ノードにもよるが、例えば１ウェハ当たり約６０ドル〜１５０ドル）を提供し、サイクル時間を改善し（誘電体第２のまたは最終の保護層を付着しパターニングするための１つの全プロセス・モジュールが取り除かれる）、フリップ・チップまたはバンプ・ボンディング技術を採用するウェハのウェハ歩留まりを向上する。
加えて、本発明の構造的およびプロセスの特徴により、ＵＢＭ構造部３００Ａが、最終保護層２１４（図１０を参照されたい）ではなく、アルミニウム・パッド２１２をカプセル化するので、アルミニウム・パッド２１２の上のバンプ下地金属構造部３００Ａの工程範囲が改良される。エレクトロマイグレーション耐性は、ＵＢＭ構造部３００Ａを介して電流再分布がアルミニウム・パッド２１２内の潜在的電流集中効果を低減させるので、向上する。様々な材料層の機械的および金属的接合部分が改良される。電流容量は、アルミニウム・パッド２１２がバンプ下地金属構造部３００Ａによって完全にカプセル化されるので、増大することが期待される。ＵＢＭ構造部３００Ａが（ウェハ保護層２０２と併せて）完全にカプセル化し、それにより、金属パッド（銅パッド２００およびアルミニウム・パッド２１２の双方）の暴露が低減されるので、ガルバニック作用による腐食効果が低減される。従来技術の最終保護層２１４が相互接続部を規定し、集積回路構造部を不純物の拡散から保護するための要求は、ＵＢＭ構造部３００Ａがこれらの機能をもたらすので、もはや必要ではなくなる。
本発明の教示は、銅パッド２００による使用に限定されるのではなく、マイクロ電子のデバイスまたは部品をパッケージ、組立てボードに、または基板に接続する他の導電性材料により使用可能である。当業者は、光相互接続システムにより使用可能である導体システムを含む他の導体システムによるそれらの代替物を認識するであろうが、本発明はまた、本明細書に説明した銅およびアルミニウムの金属化に限定されない。
本発明を好ましい実施形態に関して説明してきたが、本発明の範囲から逸脱することなく、様々な変更が行われることが可能であり、均等物の要素がそれらの要素に代替可能であることを当業者なら理解するであろう。本発明の範囲は、本明細書で説明した様々な実施形態からの要素の任意の組合せをさらに含む。加えて、修正がその本質的な範囲から逸脱することなく、特定の状況を本発明の教示に適応させるように行われることが可能である。したがって、本明細書は本発明を行うために考えられた最良の態様として開示された特定の実施形態に限定されず、本発明は添付の請求項の範囲内であるすべての実施形態を含むであろうことを意図する。
本発明の一実施形態により、はんだバンプおよび関連構造部の製造において逐次プロセス工程を示す共通の平面に沿って見た断面図である。 本発明の一実施形態により、はんだバンプおよび関連構造部の製造において逐次プロセス工程を示す共通の平面に沿って見た断面図である。 本発明の一実施形態により、はんだバンプおよび関連構造部の製造において逐次プロセス工程を示す共通の平面に沿って見た断面図である。 本発明の一実施形態により、はんだバンプおよび関連構造部の製造において逐次プロセス工程を示す共通の平面に沿って見た断面図である。 本発明の一実施形態により、はんだバンプおよび関連構造部の製造において逐次プロセス工程を示す共通の平面に沿って見た断面図である。 集積回路の従来技術のワイヤ接合パッケージの透視断面図である。 従来技術のフリップ・チップ集積回路デバイス構造を示す図である。 従来技術のフリップ・チップ集積回路デバイス構造を示す図である。 従来技術のデュアル・ダマシン相互接続構造を示す断面図である。 従来技術のはんだバンプ構造を示す断面図である。

Claims (20)

  1. はんだバンプを形成するための方法であって、
    半導体基板の上表面内に第１の導電パッドを形成する工程と、
    前記上表面の上に保護層を形成する工程と、
    前記第１の導電パッドの上表面を露光するために前記保護層内に開口部を形成する工程と、
    前記第１の導電パッドの前記上表面と接触して前記開口部を通して、前記保護層の近接領域に延在する第２の導電パッドを形成する工程と、
    前記第２の導電パッドの露光表面上にバンプ下地金属構造部を形成する工程と、
    前記バンプ下地金属構造部の上表面上に前記はんだバンプを形成する工程と、
    を有する方法。
  2. 前記バンプ下地金属構造部を形成する前記工程が、前記バンプ下地構造部内の前記第２の導電パッドをカプセル化する工程をさらに含む、請求項１に記載の方法。
  3. 前記バンプ下地金属構造部を形成する前記工程が、前記第２の導電パッドの露光上表面と露光側面との上に前記バンプ下地金属構造部を形成する工程をさらに含む、請求項１に記載の方法。
  4. 前記第１の導電パッドを形成する前記工程が銅パッドを形成する工程を含む、請求項１に記載の方法。
  5. 前記第２の導電パッドを形成する前記工程がアルミニウム・パッドを形成する工程を含む、請求項１に記載の方法。
  6. 前記半導体基板が前記第１の導電パッドの下側に位置する相互接続構造部を含み、前記第１の導電パッドが前記相互接続構造部のうち少なくとも１つと導電的に連通している、請求項１に記載の方法。
  7. 前記はんだバンプが前記基板および集積回路パッケージ、電子部品組立てボードまたは受け基板内の導電領域間に電気的接続部を提供する、請求項１に記載の方法。
  8. 前記第１の導電パッドの材料が前記第２の導電パッドの材料とは異なる、請求項１に記載の方法。
  9. 半導体デバイスを形成するための方法であって、
    基板の上表面に保護層と接合パッドとを有する集積回路を提供する工程であって、各接合パッドは前記保護層内の開口部を通して露光される、工程と、
    前記接合パッドの前記上表面に接触して前記開口部を通して導電パッドを形成する工程であって、前記導電パッドは前記保護層に隣接した領域に延在する、工程と、
    前記導電パッドの露光表面上にバンプ下地金属構造部を形成する工程と、
    前記バンプ下地金属層の上表面上に前記はんだバンプを形成する工程と、
    を含む方法。
  10. 前記接合パッドを形成する前記工程が銅接合パッドを形成する工程を含む、請求項９に記載の方法。
  11. 前記導電パッドを形成する前記工程がアルミニウム導電パッドを形成する工程を含む、請求項９に記載の方法。
  12. 前記バンプ下地金属構造部を形成する前記工程が前記導電パッドの露光上表面と、露光側面との上に前記バンプ下地金属構造部を形成する工程をさらに含む、請求項９に記載の方法。
  13. 前記はんだバンプが前記基板および集積回路パッケージ、電子部品組立てボードまたは受け基板内の導電領域間に電気的接続部を提供する、請求項９に記載の方法。
  14. 半導体基板と、
    前記基板の上表面に配置される第１の導電領域と、
    前記第１の導電領域の上側に位置し、前記第１の導電領域の一部分を露光するためにその中に規定される開口部を有する、保護層と、
    前記開口部内にあり、前記第１の導電領域に接触する第２の導電領域と、
    前記第２の導電領域の露光表面上に配置されるバンプ下地金属構造部と、
    前記バンプ下地金属構造部の上側に位置するはんだバンプと、
    を含むはんだバンプ構造部。
  15. 前記第１の導電構造部が集積回路用の接合パッドを含み、前記基板がドープされた半導体領域および相互接続構造部を含み、前記接合パッドが相互接続構造部と導電的に連通している、請求項１４に記載のはんだバンプ構造部。
  16. 前記第２の導電領域が前記開口部の周辺に隣接した前記保護層の領域の上側に位置する、請求項１４に記載のはんだバンプ構造部。
  17. 前記バンプ下地金属構造部が前記第２の導電領域の上表面と側面との上側に位置する、請求項１４に記載のはんだバンプ構造部。
  18. 前記第１の導電領域の材料は銅を含み、前記第２の導電領域の材料はアルミニウムを含む、請求項１４に記載のはんだバンプ構造部。
  19. 前記はんだバンプが光相互接続システム内の電気的相互接続を提供する、請求項１４に記載のはんだバンプ構造部。
  20. パッケージをさらに有し、前記はんだバンプが前記基板内の導電領域と、前記パッケージの外側に配置される導電素子との間の電気的接続を提供する、請求項１４に記載のはんだバンプ構造部。
JP2007557202A 2005-02-24 2006-02-24 フリップ・チップ・デバイスを形成するための構造および方法 Pending JP2008532292A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65581605P 2005-02-24 2005-02-24
PCT/US2006/006673 WO2006091856A1 (en) 2005-02-24 2006-02-24 Structure and method for fabricating flip chip devices

Publications (2)

Publication Number Publication Date
JP2008532292A true JP2008532292A (ja) 2008-08-14
JP2008532292A5 JP2008532292A5 (ja) 2009-04-16

Family

ID=36370840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557202A Pending JP2008532292A (ja) 2005-02-24 2006-02-24 フリップ・チップ・デバイスを形成するための構造および方法

Country Status (6)

Country Link
US (1) US7777333B2 (ja)
JP (1) JP2008532292A (ja)
KR (1) KR101266335B1 (ja)
CN (1) CN100593232C (ja)
GB (1) GB2438788B (ja)
WO (1) WO2006091856A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886710B1 (ko) 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
TWI392070B (zh) * 2008-05-05 2013-04-01 Unimicron Technology Corp 半導體元件暨嵌埋有半導體元件之封裝基板及其製法
JP5361264B2 (ja) 2008-07-04 2013-12-04 ローム株式会社 半導体装置
US7985671B2 (en) * 2008-12-29 2011-07-26 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
US8405211B2 (en) 2009-05-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bump pad structure
KR101167805B1 (ko) 2011-04-25 2012-07-25 삼성전기주식회사 패키지 기판 및 이의 제조방법
US9905524B2 (en) * 2011-07-29 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures in semiconductor device and packaging assembly
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
KR101890711B1 (ko) * 2012-05-03 2018-08-22 에스케이하이닉스 주식회사 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
US9269682B2 (en) * 2013-02-27 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure
TWI517328B (zh) 2013-03-07 2016-01-11 矽品精密工業股份有限公司 半導體裝置
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10439720B2 (en) 2017-05-19 2019-10-08 Adolite Inc. FPC-based optical interconnect module on glass interposer
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10535698B2 (en) * 2017-11-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
CN108323009A (zh) * 2018-01-11 2018-07-24 南昌黑鲨科技有限公司 器件结构及器件布局
US11018103B2 (en) * 2019-09-19 2021-05-25 Nanya Technology Corporation Integrated circuit structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49112570A (ja) * 1973-02-23 1974-10-26
US20030216039A1 (en) * 2002-05-17 2003-11-20 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
JP2004055855A (ja) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd 通信装置
WO2004059708A2 (en) * 2002-12-20 2004-07-15 Agere Systems Inc. Structure and method for bonding to copper interconnect structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
KR100640576B1 (ko) * 2000-12-26 2006-10-31 삼성전자주식회사 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
DE10146353B4 (de) * 2001-09-20 2007-08-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
JP2008016514A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49112570A (ja) * 1973-02-23 1974-10-26
US20030216039A1 (en) * 2002-05-17 2003-11-20 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
JP2004055855A (ja) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd 通信装置
WO2004059708A2 (en) * 2002-12-20 2004-07-15 Agere Systems Inc. Structure and method for bonding to copper interconnect structures

Also Published As

Publication number Publication date
US20090072393A1 (en) 2009-03-19
GB0718502D0 (en) 2007-10-31
US7777333B2 (en) 2010-08-17
WO2006091856A1 (en) 2006-08-31
CN100593232C (zh) 2010-03-03
GB2438788B (en) 2009-03-11
KR101266335B1 (ko) 2013-05-24
GB2438788A (en) 2007-12-05
KR20070104919A (ko) 2007-10-29
CN101128926A (zh) 2008-02-20

Similar Documents

Publication Publication Date Title
KR101266335B1 (ko) 플립 칩 장치를 제조하기 위한 구조 및 방법
TWI394218B (zh) 積體電路封裝及其形成方法、晶圓級積體電路封裝結構
KR100643065B1 (ko) 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
JP4775007B2 (ja) 半導体装置及びその製造方法
US20070085219A1 (en) Method for manufacture of wafer level package with air pads
JP2012054588A (ja) 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
JP4401089B2 (ja) 集積回路及びその製造方法
JP4844392B2 (ja) 半導体装置及び配線基板
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
US6908845B2 (en) Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
KR100826989B1 (ko) 반도체 패키지 및 그의 제조방법
US20040089946A1 (en) Chip size semiconductor package structure
JPH0338043A (ja) 半導体集積回路装置
TWI607539B (zh) 晶片封裝體及其製造方法
EP1544913A2 (en) Semiconductor device and method of manufacturing thereof
US9761555B2 (en) Passive component structure and manufacturing method thereof
US9431370B2 (en) Compliant dielectric layer for semiconductor device
US8878356B2 (en) Package structure having micro-electro-mechanical system element and method of fabrication the same
KR20090106913A (ko) 반도체 장치 및 그 제조 방법
KR100848741B1 (ko) 반도체 장치 및 그 제조 방법
US11676920B2 (en) Semiconductor device and method for fabricating the same
US20220238351A1 (en) Substrate structure, and fabrication and packaging methods thereof
CN116435276A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121128

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140729

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140805