JP2004055855A - 通信装置 - Google Patents

通信装置 Download PDF

Info

Publication number
JP2004055855A
JP2004055855A JP2002211766A JP2002211766A JP2004055855A JP 2004055855 A JP2004055855 A JP 2004055855A JP 2002211766 A JP2002211766 A JP 2002211766A JP 2002211766 A JP2002211766 A JP 2002211766A JP 2004055855 A JP2004055855 A JP 2004055855A
Authority
JP
Japan
Prior art keywords
electrode
layer
contact
light emitting
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002211766A
Other languages
English (en)
Inventor
Masanobu Senda
千田　昌伸
Naoki Shibata
柴田　直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2002211766A priority Critical patent/JP2004055855A/ja
Priority to US10/620,572 priority patent/US6925100B2/en
Publication of JP2004055855A publication Critical patent/JP2004055855A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Abstract

【課題】ＩＩＩ族窒化物系化合物半導体発光素子を用いた、応答性の良い光ファイバ通信装置を提供する。
【解決手段】ＬＥＤ１００は、コンタクト層４に形成されたオーミック電極６と当該コンタクト層４との接触面積Ｓが発光層中実質的に発光する面積となる。そこで当該オーミック電極６と当該コンタクト層４との接触面積Ｓを小さくしたまま、間に台座電極７ｐを設け、配線基板２００上の回路配線２０ｐとの接続を台座電極との接合面積がＳより大きなボール電極９ｐで行うようにする。これにより、ボール電極９ｐは容易に形成可能な大きさを確保でき、且つＬＥＤ１００の発光層３の発光面積を十分小さくすることが可能となる。これにより、発光層３の発光部分を挟んで形成される容量成分を小さくすることができ、輝度立ち上がりと立ち下がりにおける時定数が小さくなり、高速化が可能となる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、光通信用のＩＩＩ族窒化物系化合物半導体を用いた発光素子に関する。例えば、プラスチックオプテカルファイバー（ＰＯＦ）を用いた通信システムの光送信器に用いることができる。
【０００２】
【従来の技術】
最近、プラスチックオプテカルファイバー（ＰＯＦ）を用いた短距離のＬＡＮ通信の光源に発光ダイオード（以下、単にＬＥＤ）を用いたシステムが知られている。そのシステムでは、光通信用の発光素子として、ＧａＡｓ系の化合物半導体を用いた赤色のＬＥＤが用いられ、ＬＥＤを用いた短距離通信が盛んに研究開発されている。この赤色のＬＥＤの高域遮断周波数は３０ＭＨｚである。
【０００３】
【発明が解決しようとする課題】
ＰＯＦの伝送損失は、短波長の波長領域、例えば、発光波長が４５０ｎｍ〜５５０ｎｍの領域で小さいので、ＰＯＦを用いた光通信には、赤色の光を用いるよりは、発光波長が４５０ｎｍ〜５５０ｎｍの領域の光を発光する発光素子、例えばＬＥＤを用いることが望ましい。そのためには、ＩＩＩ族窒化物系化合物半導体を用いた発光素子を光通信用の光源として用いることが考えられる。
【０００４】
しかしながら、現在のＩＩＩ族窒化物系化合物半導体発光素子を用いたのでは、応答速度が遅いという問題がある。まず、電流密度を上げると発光特性が悪くなる、即ち電流に対して輝度が飽和すると言う問題がある。また、応答速度を上げるべく発光層が形成する容量成分を小さくすためには例えばｐ層もしくはその上のｐ電極を小さくする必要があるが、小さくしすぎるとボンディングが困難となる。
【０００５】
本発明は上記の課題を解決するために完成されたものであり、その目的は、発光層が形成する容量成分を小さくして、電流に対する輝度の応答速度を上げることである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、請求項１に記載の手段によれば、光ファイバーと、フリップチップ式に配線基板に実装したＩＩＩ族窒化物系化合物半導体発光素子との組合せによる通信装置であって、ＩＩＩ族窒化物系化合物半導体発光素子の発光層上方で、ＩＩＩ族窒化物系化合物半導体から成るコンタクト層上に形成されたオーミック電極と、コンタクト層上にオーミック電極を覆うように形成された台座電極と、台座電極と配線基板の回路配線とを電気的に接続するボール電極とを有し、コンタクト層とオーミック電極との接触面積よりも台座電極とボール電極との接触面積の方が大きいことを特徴とする。
【０００７】
また、請求項２に記載の手段は、ＩＩＩ族窒化物系化合物半導体発光素子の発光波長が４５０〜５５０ｎｍであることを特徴とする。また、請求項３に記載の手段は、コンタクト層とオーミック電極との接触面積が０．０２５ｍｍ２以下であることを特徴とする。また、請求項４に記載の手段は、光ファイバがプラスチックファイバーであることを特徴とする。
【０００８】
【作用及び発明の効果】
ＩＩＩ族窒化物系化合物半導体発光素子は、コンタクト層上に形成されたオーミック電極と当該コンタクト層との接触面積が発光層中実質的に発光する面積となる。そこで当該オーミック電極と当該コンタクト層との接触面積を小さくしたまま、間に台座電極を設け、配線基板上の回路配線との接続をボール電極で行うようにする。これにより、ボール電極はさほど小さいものとする必要が無く、容易に形成可能な大きさを確保でき、且つＩＩＩ族窒化物系化合物半導体発光素子の発光層の発光面積を十分小さくすることが可能となる。これにより、発光層の発光部分を挟んで形成される容量成分を小さくすることができ、輝度立ち上がりと立ち下がりにおける時定数が小さくなり、高速化が可能となる。また、製造時に素子毎のバラツキを抑制することができる。また、ボール電極は放熱効果も有するので、ボール電極を放熱性の面から大きくすることも可能となる。
【０００９】
ＰＯＦと組み合わせると長距離使用が可能となり、そのためには発光波長が４５０ｎｍ〜５５０ｎｍの領域となる発光素子が好ましい。また、フリップチップ方式に配線基盤に実装すること、即ち、発光層上方のコンタクト層が接地側であるので、より放熱性良い。
【００１０】
【発明の実施の形態】
図１は、本発明の具体的な実施例に係る通信装置１０００の要部を示した断面図である。図１と以下の説明により、本発明は如何様な電極配置による発光素子に対しても適用できる。尚、本発明は図１及び以下の実施形態に限定されない。
【００１１】
図１の通信装置１０００は、ＩＩＩ族窒化物系化合物半導体ＬＥＤ（以下、単にＧａＮ系ＬＥＤと記す）１００をボール電極９ｎ、９ｐを用いて配線基板２００に実装し、ＰＯＦ３００と位置合わせすることにより形成される。図１でＰＯＦ３００の符号３０１はコア部分を、符号３０２はクラッド部分を示す。また、図１で配線基板２００には、ＧａＮ系ＬＥＤ１００のボール電極９ｎ、９ｐと各々電気的に接続される回路配線２０ｎ、２０ｐが形成されている。
【００１２】
ＧａＮ系ＬＥＤ１００はサファイア基板１上に、ｎ型ＧａＮ層２、ＩｎＧａＮ／ＧａＮから成る多重量子井戸構造を有する発光層３、ｐ型ＧａＮ層（コンタクト層）４を形成し、ｎ型ＧａＮ層２を露出させた部分にオーミックコンタクトを有するｎ電極５と、ｐ型ＧａＮ層（コンタクト層）４上にオーミックコンタクトを有するｐ電極（オーミック電極）６を設ける。この時、ｐ電極（オーミック電極）６のｐ型ＧａＮ層（コンタクト層）４との接触部分Ｓの面積は０．０２５ｍｍ２以下とする。図１のＧａＮ系ＬＥＤ１００においては、バッファ層を割愛したが、サファイア基板１とｎ型ＧａＮ層２の間にバッファ層を設けても良い。また、ｎ型ＧａＮ層２、ＩｎＧａＮ／ＧａＮから成る多重量子井戸構造を有する発光層３、ｐ型ＧａＮ層（コンタクト層）４は３層構造として例示したが、サファイア基板１とｎ電極５を設けるｎ型ＧａＮ層２との間、ｎ電極５を設けるｎ型ＧａＮ層２とＩｎＧａＮ／ＧａＮから成る多重量子井戸構造を有する発光層３との間、ＩｎＧａＮ／ＧａＮから成る多重量子井戸構造を有する発光層３とｐ電極（オーミック電極）６を設けるｐ型ＧａＮ層（コンタクト層）４との間に１乃至複数の層を所望により設けてもかまわない。
【００１３】
次にｎ電極５を覆うように、ｎ側台座電極７ｎを形成し、ｐ型ＧａＮ層（コンタクト層）４上でｐ電極（オーミック電極）６を覆うようにｐ側台座電極７ｐを形成する。ｐ側台座電極７ｐは、ｐ型ＧａＮ層（コンタクト層）４との間にオーミック特性を生じないように形成する。これはｐ電極（オーミック電極）６とｐ側台座電極７ｐを異なる金属で形成すること等で実現することが可能となる。次に、実装時にボール電極同士が接触しないよう、保護膜８を形成する。保護膜８は、ｎ側台座電極７ｎと対峙する発光層３、ｐ型ＧａＮ層（コンタクト層）４の側面との間を覆い、当該対峙部分を超えて、ｎ側台座電極７ｎとｐ側台座電極７ｐを各々一部覆うようにする。この時、ｐ電極（オーミック電極）６の上方で、且つｐ電極（オーミック電極）６のｐ型ＧａＮ層（コンタクト層）４との接触面積Ｓよりも広い面積となるよう、ｐ側台座電極７ｐの露出部分を形成しておく。こうして、保護膜８で接触が防がれたので、ボール電極９ｎ、９ｐを各々ｎ側台座電極７ｎ、ｐ側台座電極７ｐの露出部分に設ける。ボール電極９ｎ、９ｐの材料としては、実装時に流動性を有する金や半田を用いることが可能である。ボール電極９ｎ、９ｐと回路配線２０ｎ、２０ｐとを各々接続すれば、ＧａＮ系ＬＥＤ１００の実装は完了である。
【００１４】
このようにして、光の放出方向Ｌから見た場合、ボール電極９ｐとｐ側台座電極７ｐの接触部分に、ｐ電極（オーミック電極）６のｐ型ＧａＮ層（コンタクト層）４との接触部分Ｓが収まるようにすることで、発光面積（接触部分Ｓと略同一）がボール電極９ｐとｐ側台座電極７ｐの接触面積より小さくできる。こうして、例えば接触部分Ｓの面積が０．０２５ｍｍ２以下で１０ｍＡの電流を供給すれば電流密度が４００ｍＡ／ｍｍ２以上とすることができる。ボール電極９ｐと接する回路配線２０ｐは接地側とすること、即ち、フリップチップ方式に実装することで、より良い放熱効果をもたせることができる。
【００１５】
尚、上記の半導体発光素子の半導体材料は実施例に限定されるものではないが、半導体発光素子をＩＩＩ族窒化物半導体で構成した場合には、形成する各半導体層は、少なくともＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，　０≦ｙ≦１，　０≦ｘ＋ｙ≦１）にて表される２元系、３元系若しくは４元系の半導体から成るＩＩＩ族窒化物系化合物半導体等で形成することができる。また、これらのＩＩＩ族元素の一部は、ボロン（Ｂ）、タリウム（Ｔｌ）で置き換えても良く、また、窒素（Ｎ）の一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）で置き換えても良い。
【００１６】
更に、これらの半導体を用いてｎ型のＩＩＩ族窒化物系化合物半導体層を形成する場合には、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を添加し、ｐ型のＩＩＩ族窒化物系化合物半導体層を形成する場合には、ｐ型不純物として、Ｚｎ、Ｍｇ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を添加することができる。
【００１７】
また、これらの半導体層を結晶成長させる基板としては、サファイヤ、スピネル、Ｓｉ、ＳｉＣ、ＺｎＯ、ＭｇＯ或いは、ＩＩＩ族窒化物系化合物単結晶等を用いることができる。
【００１８】
また、これらの半導体層を結晶成長させる方法としては、分子線気相成長法（ＭＢＥ）、有機金属気相成長法（ＭＯＣＶＤ）、ハライド気相成長法（ＨＤＶＰＥ）、液相成長法等が有効である。
【図面の簡単な説明】
【図１】本願の具体的な実施例に係る通信装置１０００の構成を示す断面図。
【符号の説明】
１００　ＩＩＩ族窒化物系化合物半導体発光ダイオード（ＧａＮ系ＬＥＤ）
２００　配線基板
３００　プラスチックファイバ（ＰＯＦ）
４　ｐ型ＧａＮ層（コンタクト層）
６　ｐ電極（オーミック電極）
７ｐ　ｐ側台座電極
９ｐ　ボール電極
２０ｐ　回路配線

Claims (4)

  1. 光ファイバーと、フリップチップ式に配線基板に実装したＩＩＩ族窒化物系化合物半導体発光素子との組合せによる通信装置であって、
    前記ＩＩＩ族窒化物系化合物半導体発光素子の発光層上方で、ＩＩＩ族窒化物系化合物半導体から成るコンタクト層上に形成されたオーミック電極と、
    前記コンタクト層上に前記オーミック電極を覆うように形成された台座電極と、
    前記台座電極と前記配線基板の回路配線とを電気的に接続するボール電極とを有し、
    前記コンタクト層と前記オーミック電極との接触面積よりも前記台座電極と前記ボール電極との接触面積の方が大きいことを特徴とする通信装置。
  2. 前記ＩＩＩ族窒化物系化合物半導体発光素子の発光波長が４５０〜５５０ｎｍであることを特徴とする請求項１に記載の通信装置。
  3. 前記コンタクト層と前記オーミック電極との接触面積が０．０２５ｍｍ２以下であることを特徴とする請求項１又は請求項２に記載の通信装置。
  4. 前記光ファイバがプラスチックファイバーであることを特徴とする請求項１乃至請求項３のいずれか１項に記載の通信装置。
JP2002211766A 2002-07-19 2002-07-19 通信装置 Pending JP2004055855A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002211766A JP2004055855A (ja) 2002-07-19 2002-07-19 通信装置
US10/620,572 US6925100B2 (en) 2002-07-19 2003-07-17 Communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002211766A JP2004055855A (ja) 2002-07-19 2002-07-19 通信装置

Publications (1)

Publication Number Publication Date
JP2004055855A true JP2004055855A (ja) 2004-02-19

Family

ID=31492059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002211766A Pending JP2004055855A (ja) 2002-07-19 2002-07-19 通信装置

Country Status (2)

Country Link
US (1) US6925100B2 (ja)
JP (1) JP2004055855A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532292A (ja) * 2005-02-24 2008-08-14 アギア システムズ インコーポレーテッド フリップ・チップ・デバイスを形成するための構造および方法
JP2009267263A (ja) * 2008-04-28 2009-11-12 Kyocera Corp 発光装置およびその製造方法
JP2011254102A (ja) * 2005-02-03 2011-12-15 Epista Corp 発光素子
KR20140111810A (ko) * 2013-03-12 2014-09-22 삼성전자주식회사 광 패키지
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
US10069039B2 (en) 2015-09-21 2018-09-04 Toyoda Gosei Co., Ltd Light-emitting device
US10978615B2 (en) 2005-02-03 2021-04-13 Epistar Corporation Plurality of light emitting devices having opaque insulating layer between them

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772604B2 (en) 2006-01-05 2010-08-10 Illumitex Separate optical device for directing light from an LED
JP2010506402A (ja) 2006-10-02 2010-02-25 イルミテックス， インコーポレイテッド Ｌｅｄのシステムおよび方法
JP4967875B2 (ja) * 2007-07-17 2012-07-04 三菱電機株式会社 半導体発光装置及びその製造方法
US7829358B2 (en) 2008-02-08 2010-11-09 Illumitex, Inc. System and method for emitter layer shaping
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
CN103579438A (zh) * 2012-08-02 2014-02-12 东莞市正光光电科技有限公司 发光元件及其制作方法
CN105226177B (zh) * 2015-10-13 2018-03-02 厦门市三安光电科技有限公司 倒装led芯片的共晶电极结构及倒装led芯片
US11688710B2 (en) * 2019-03-25 2023-06-27 Innolux Corporation Electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160914B2 (ja) 1990-12-26 2001-04-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
US5798536A (en) * 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
JPH1065215A (ja) * 1996-08-22 1998-03-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP3478090B2 (ja) 1997-05-26 2003-12-10 日亜化学工業株式会社 窒化物半導体素子
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP2002374007A (ja) * 2001-06-15 2002-12-26 Toyoda Gosei Co Ltd 発光装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254102A (ja) * 2005-02-03 2011-12-15 Epista Corp 発光素子
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
US10978615B2 (en) 2005-02-03 2021-04-13 Epistar Corporation Plurality of light emitting devices having opaque insulating layer between them
JP2008532292A (ja) * 2005-02-24 2008-08-14 アギア システムズ インコーポレーテッド フリップ・チップ・デバイスを形成するための構造および方法
JP2009267263A (ja) * 2008-04-28 2009-11-12 Kyocera Corp 発光装置およびその製造方法
KR20140111810A (ko) * 2013-03-12 2014-09-22 삼성전자주식회사 광 패키지
KR101999199B1 (ko) * 2013-03-12 2019-07-11 삼성전자주식회사 광 패키지
US10069039B2 (en) 2015-09-21 2018-09-04 Toyoda Gosei Co., Ltd Light-emitting device

Also Published As

Publication number Publication date
US20040028096A1 (en) 2004-02-12
US6925100B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
US7157294B2 (en) Group III nitride compound semiconductor light-emitting element
JP2004055855A (ja) 通信装置
KR101144351B1 (ko) 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
JP4091261B2 (ja) 半導体発光素子及びその製造方法
US7078252B2 (en) Method of making group III nitride compound semiconductor light emitting element
US7071495B2 (en) III group nitride system compound semiconductor light emitting element and method of making same
US8207003B2 (en) Method of manufacturing gallium nitride-based compound semiconductor light-emitting device, gallium nitride-based compound semiconductor light-emitting device, and lamp
KR20130111800A (ko) 반도체 발광장치 및 그 제조방법
KR20130139630A (ko) 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
JP2003347584A (ja) 半導体発光素子
JPWO2014178248A1 (ja) 窒化物半導体発光素子
JP2011066456A (ja) ｐ型活性層を有するＩＩＩ族窒化物発光装置
KR102560008B1 (ko) 적외선 발광다이오드
KR20120039587A (ko) 웨이퍼 레벨 발광다이오드 패키지
JP2001144322A (ja) 半導体素子の製造方法および半導体発光素子の製造方法
KR20110091429A (ko) 광반도체 장치 및 그 제조방법, 광반도체 모듈
JP5668647B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2005029595A1 (en) Group iii-nitride-based compound semiconductor device
KR20220110670A (ko) 발광 다이오드
JP2000174341A (ja) 窒化ガリウム系化合物半導体発光素子
KR101104645B1 (ko) 발광 소자 및 그의 제조 방법
KR101333332B1 (ko) 발광 다이오드 및 그 제조 방법
KR102304123B1 (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR20110073114A (ko) 발광 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108