JP2001144322A - 半導体素子の製造方法および半導体発光素子の製造方法 - Google Patents
半導体素子の製造方法および半導体発光素子の製造方法Info
- Publication number
- JP2001144322A JP2001144322A JP32111799A JP32111799A JP2001144322A JP 2001144322 A JP2001144322 A JP 2001144322A JP 32111799 A JP32111799 A JP 32111799A JP 32111799 A JP32111799 A JP 32111799A JP 2001144322 A JP2001144322 A JP 2001144322A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light emitting
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 接着工程の熱処理による発光部への悪影響を
回避して、発光効率の良好な半導体発光素子を提供す
る。 【解決手段】 ｎ型ＧａＡｓ基板１０上に、エピタキシ
ャル成長によりｎ型ＧａＡｓバッファー層４４とｎ型Ｉ
ｎＧａＡｌＰバッファー層３４とを形成し、ｎ型ＩｎＧ
ａＡｌＰバッファー層３４にｎ型ＧａＰ基板３０を接着
する。続いて、ｎ型ＧａＡｓ基板１０とｎ型ＧａＡｓバ
ッファー層４４とを除去し、このｎ型ＧａＡｓバッファ
ー層４４を除去した面のｎ型ＩｎＧａＡｌＰバッファー
層３４上に、ｎ型ＩｎＡｌＰクラッド層１４とＩｎＧａ
ＡｌＰ活性層１６とｐ型ＩｎＡｌＰクラッド層１８とか
らなる発光部２０をエピタキシャル成長により形成す
る。
回避して、発光効率の良好な半導体発光素子を提供す
る。 【解決手段】 ｎ型ＧａＡｓ基板１０上に、エピタキシ
ャル成長によりｎ型ＧａＡｓバッファー層４４とｎ型Ｉ
ｎＧａＡｌＰバッファー層３４とを形成し、ｎ型ＩｎＧ
ａＡｌＰバッファー層３４にｎ型ＧａＰ基板３０を接着
する。続いて、ｎ型ＧａＡｓ基板１０とｎ型ＧａＡｓバ
ッファー層４４とを除去し、このｎ型ＧａＡｓバッファ
ー層４４を除去した面のｎ型ＩｎＧａＡｌＰバッファー
層３４上に、ｎ型ＩｎＡｌＰクラッド層１４とＩｎＧａ
ＡｌＰ活性層１６とｐ型ＩｎＡｌＰクラッド層１８とか
らなる発光部２０をエピタキシャル成長により形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法および半導体発光素子の製造方法に関し、特に光の
発光効率の良好な半導体発光素子の製造方法、広くは半
導体の製造方法に関する。
方法および半導体発光素子の製造方法に関し、特に光の
発光効率の良好な半導体発光素子の製造方法、広くは半
導体の製造方法に関する。
【０００２】
【従来の技術】従来のＩｎＧａＡｌＰ系半導体発光ダイ
オード（ＬＥＤ）の断面図を図１５に示す。図１５に示
されるように従来のＩｎＧａＡｌＰ系半導体発光ダイオ
ードはｎ型ＧａＡｓ基板１０上にｎ型ＧａＡｓバッファ
ー層１２が形成されており、このｎ型ＧａＡｓバッファ
ー層１２上にｎ型ＩｎＡｌＰクラッド層１４が形成され
ており、このｎ型ＩｎＡｌＰクラッド層１４上にＩｎＧ
ａＡｌＰ活性層１６が形成されており、このＩｎＧａＡ
ｌＰ活性層１６上にｐ型ＩｎＡｌＰクラッド層１８が形
成されている。これらｎ型ＩｎＡｌＰクラッド層１４と
ＩｎＧａＡｌＰ活性層１６とｐ型ＩｎＡｌＰクラッド層
１８とで、発光部２０が構成される。
オード（ＬＥＤ）の断面図を図１５に示す。図１５に示
されるように従来のＩｎＧａＡｌＰ系半導体発光ダイオ
ードはｎ型ＧａＡｓ基板１０上にｎ型ＧａＡｓバッファ
ー層１２が形成されており、このｎ型ＧａＡｓバッファ
ー層１２上にｎ型ＩｎＡｌＰクラッド層１４が形成され
ており、このｎ型ＩｎＡｌＰクラッド層１４上にＩｎＧ
ａＡｌＰ活性層１６が形成されており、このＩｎＧａＡ
ｌＰ活性層１６上にｐ型ＩｎＡｌＰクラッド層１８が形
成されている。これらｎ型ＩｎＡｌＰクラッド層１４と
ＩｎＧａＡｌＰ活性層１６とｐ型ＩｎＡｌＰクラッド層
１８とで、発光部２０が構成される。
【０００３】さらに、ｐ型ＩｎＡｌＰクラッド層１８上
にｐ型ＧａＰ電流拡散層２２が形成され、このｐ型Ｇａ
Ｐ電流拡散層２２の上に上部電極２４が形成され、上述
したｎ型ＧａＡｓ基板１０の下面に下部電極２６が形成
されている。上部電極２４と下部電極２６との間に電圧
を印加するとＩｎＧａＡｌＰ活性層１６が可視光を発光
し、この可視光がｐ型ＩｎＡｌＰクラッド層１８および
ｐ型ＧａＰ電流拡散層２２を透過して、上部開口部２８
より半導体発光ダイオードの外部に放射される。
にｐ型ＧａＰ電流拡散層２２が形成され、このｐ型Ｇａ
Ｐ電流拡散層２２の上に上部電極２４が形成され、上述
したｎ型ＧａＡｓ基板１０の下面に下部電極２６が形成
されている。上部電極２４と下部電極２６との間に電圧
を印加するとＩｎＧａＡｌＰ活性層１６が可視光を発光
し、この可視光がｐ型ＩｎＡｌＰクラッド層１８および
ｐ型ＧａＰ電流拡散層２２を透過して、上部開口部２８
より半導体発光ダイオードの外部に放射される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体発光ダイオードではＧａＡｓ基板が可視光を透過
しないため、ＩｎＧａＡｌＰ活性層１６からｎ型ＧａＡ
ｓ基板１０に向かった可視光はｎ型ＧａＡｓ基板１０に
よって吸収される。このため、従来の半導体発光ダイオ
ードでは発光した可視光の一部しか外部に放射されず、
光の発光効率が低いという問題があった。
半導体発光ダイオードではＧａＡｓ基板が可視光を透過
しないため、ＩｎＧａＡｌＰ活性層１６からｎ型ＧａＡ
ｓ基板１０に向かった可視光はｎ型ＧａＡｓ基板１０に
よって吸収される。このため、従来の半導体発光ダイオ
ードでは発光した可視光の一部しか外部に放射されず、
光の発光効率が低いという問題があった。
【０００５】そこで、本発明は、前記課題に鑑みてなさ
れたものであり、光の発光効率の良好な半導体発光素子
を提供することを目的とする。
れたものであり、光の発光効率の良好な半導体発光素子
を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体素子の製造方法は、第１の半導
体基板上に、この第１の半導体基板と格子整合する１又
は複数の第１の半導体層を形成する工程と、前記第１の
半導体層に第２の半導体基板を接着する工程と、前記第
１の半導体基板を除去する工程と、前記半導体バッファ
ー層の前記第１の半導体基板を除去した面に、１又は複
数の第２の半導体層を形成する工程と、を備えることを
特徴とする。
め、本発明に係る半導体素子の製造方法は、第１の半導
体基板上に、この第１の半導体基板と格子整合する１又
は複数の第１の半導体層を形成する工程と、前記第１の
半導体層に第２の半導体基板を接着する工程と、前記第
１の半導体基板を除去する工程と、前記半導体バッファ
ー層の前記第１の半導体基板を除去した面に、１又は複
数の第２の半導体層を形成する工程と、を備えることを
特徴とする。
【０００７】また、本発明に係る半導体発光素子の製造
方法は、ＧａＡｓ基板上に、このＧａＡｓ基板と格子整
合する１又は複数のＩｎＧａＡｌＰ系のバッファー層を
形成する工程と、前記バッファー層にＧａＰ基板を接着
する工程と、前記ＧａＡｓ基板を除去する工程と、前記
バッファー層の前記ＧａＡｓ基板を除去した面に、Ｉｎ
ＧａＡｌＰ系の活性層とＩｎＡｌＰ系又はＩｎＧａＡｌ
Ｐ系のクラッド層とを含むダブルへテロ構造の発光層を
形成する工程と、を備えることを特徴とする。
方法は、ＧａＡｓ基板上に、このＧａＡｓ基板と格子整
合する１又は複数のＩｎＧａＡｌＰ系のバッファー層を
形成する工程と、前記バッファー層にＧａＰ基板を接着
する工程と、前記ＧａＡｓ基板を除去する工程と、前記
バッファー層の前記ＧａＡｓ基板を除去した面に、Ｉｎ
ＧａＡｌＰ系の活性層とＩｎＡｌＰ系又はＩｎＧａＡｌ
Ｐ系のクラッド層とを含むダブルへテロ構造の発光層を
形成する工程と、を備えることを特徴とする。
【０００８】
【発明の実施の形態】〔第１実施形態〕本発明の第１の
実施形態は、ＧａＰ基板上にＩｎＧａＡｌＰ活性層とＩ
ｎＡｌＰクラッド層からなるダブルへテロ構造の発光部
が接着されたことにより、光の発光効率を向上したもの
である。以下、詳細に説明する。
実施形態は、ＧａＰ基板上にＩｎＧａＡｌＰ活性層とＩ
ｎＡｌＰクラッド層からなるダブルへテロ構造の発光部
が接着されたことにより、光の発光効率を向上したもの
である。以下、詳細に説明する。
【０００９】本発明の第１の実施形態に係る半導体発光
素子の断面図を図１に示す。図１に示されるように、ｎ
型ＧａＰ基板３０上に、ｎ型ＩｎＡｌＰクラッド層１
４、ＩｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰクラッ
ド層１８が順に層をなしたダブルへテロ構造の発光部２
０が接着されている。この発光部２０上には、ｐ型Ｇａ
Ｐ電流拡散層２２が形成されている。そして、ｐ型Ｇａ
Ｐ電流拡散層２２の上面中心付近に上部電極２４が形成
され、ｎ型ＧａＰ基板３０の下面の中心から外れた箇所
に上部電極２４が形成されている。ｐ型ＧａＰ電流拡散
層２２の上面のうち上部電極２４が形成されていない部
分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面
のうち下部電極２６が形成されていない部分は下部開口
部３２をなしている。
素子の断面図を図１に示す。図１に示されるように、ｎ
型ＧａＰ基板３０上に、ｎ型ＩｎＡｌＰクラッド層１
４、ＩｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰクラッ
ド層１８が順に層をなしたダブルへテロ構造の発光部２
０が接着されている。この発光部２０上には、ｐ型Ｇａ
Ｐ電流拡散層２２が形成されている。そして、ｐ型Ｇａ
Ｐ電流拡散層２２の上面中心付近に上部電極２４が形成
され、ｎ型ＧａＰ基板３０の下面の中心から外れた箇所
に上部電極２４が形成されている。ｐ型ＧａＰ電流拡散
層２２の上面のうち上部電極２４が形成されていない部
分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面
のうち下部電極２６が形成されていない部分は下部開口
部３２をなしている。
【００１０】ｎ型ＧａＰ基板３０は可視光を透過する性
質がある。このため、ＩｎＧａＡｌＰ活性層１６から発
光した可視光の一部はｎ型ＩｎＡｌＰクラッド層１４お
よびｎ型ＧａＰ基板３０を通って下部開口部３２から図
１下方へ放射される。その結果、ＩｎＧａＡｌＰ活性層
１６からの発光は図１上方および下方、そして前後左右
と全ての方向に放射されることになる。このため、本実
施形態に係る半導体発光素子は従来の半導体発光素子に
比べ光の発光効率が約２倍程度に向上する。従って、同
じ動作電圧を印加した場合、図１５に示した従来の半導
体発光素子と比べて高い発光輝度が得られることにな
る。
質がある。このため、ＩｎＧａＡｌＰ活性層１６から発
光した可視光の一部はｎ型ＩｎＡｌＰクラッド層１４お
よびｎ型ＧａＰ基板３０を通って下部開口部３２から図
１下方へ放射される。その結果、ＩｎＧａＡｌＰ活性層
１６からの発光は図１上方および下方、そして前後左右
と全ての方向に放射されることになる。このため、本実
施形態に係る半導体発光素子は従来の半導体発光素子に
比べ光の発光効率が約２倍程度に向上する。従って、同
じ動作電圧を印加した場合、図１５に示した従来の半導
体発光素子と比べて高い発光輝度が得られることにな
る。
【００１１】図２及び図３に本実施形態の半導体発光素
子の製造工程を示す。図２（ａ）に示すように、ｎ型Ｇ
ａＡｓ基板１０上にｎ型ＩｎＡｌＰクラッド層１４、Ｉ
ｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰクラッド層１
８を順にＭＯＣＶＤ（MetalOrganic Chemical Vapor De
position）法によってエピタキシャル成長させて、ダブ
ルへテロ構造の発光部２０を形成する。
子の製造工程を示す。図２（ａ）に示すように、ｎ型Ｇ
ａＡｓ基板１０上にｎ型ＩｎＡｌＰクラッド層１４、Ｉ
ｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰクラッド層１
８を順にＭＯＣＶＤ（MetalOrganic Chemical Vapor De
position）法によってエピタキシャル成長させて、ダブ
ルへテロ構造の発光部２０を形成する。
【００１２】次に、図２（ｂ）に示すように、発光部２
０上に気相成長によりｐ型ＧａＰ電流拡散層２２を形成
する。続いて、図２（ｃ）に示すように、ｎ型ＧａＡｓ
基板１０を機械研磨およびエッチングによって除去す
る。
０上に気相成長によりｐ型ＧａＰ電流拡散層２２を形成
する。続いて、図２（ｃ）に示すように、ｎ型ＧａＡｓ
基板１０を機械研磨およびエッチングによって除去す
る。
【００１３】次に、図３（ａ）に示すように、水素等の
不活性ガス中での熱処理により、ｎ型ＩｎＡｌＰクラッ
ド層１４をｎ型ＧａＰ基板３０上に接着する。続いて、
図３（ｂ）に示すように、ｐ型ＧａＰ電流拡散層２２の
上面およびｎ型ＧａＰ基板３０の下面にそれぞれ上部電
極２４および下部電極２６を形成する。その後、チップ
状に切り離すことにより、半導体発光素子が得られる。
不活性ガス中での熱処理により、ｎ型ＩｎＡｌＰクラッ
ド層１４をｎ型ＧａＰ基板３０上に接着する。続いて、
図３（ｂ）に示すように、ｐ型ＧａＰ電流拡散層２２の
上面およびｎ型ＧａＰ基板３０の下面にそれぞれ上部電
極２４および下部電極２６を形成する。その後、チップ
状に切り離すことにより、半導体発光素子が得られる。
【００１４】ここで、ｐ型ＩｎＡｌＰクラッド層１８の
ｐ型不純物にＺｎ（亜鉛）を用いた場合における半導体
発光素子の製造工程中の熱処理温度と半導体発光素子の
特性との関係の一例を図４に示す。図４の横軸は図３
（ａ）で接着を行う際の熱処理温度を表し、図左側の縦
軸は図１５に示した従来の半導体発光素子の光出力に対
する相対値を、図右側の縦軸は半導体発光素子の動作電
圧を表している。また、図４のラインＡは熱処理温度と
光出力の関係を、ラインＢは熱処理温度と動作電圧の関
係を示している。これから光出力を高く保つには熱処理
温度をある程度以下の値に保つべきこと、一方動作電圧
を低く保つには熱処理温度をある程度以上高く保つべき
ことが判る。その結果、光出力を高く、しかも動作電圧
を低く保つには、熱処理温度が図４に示した８００℃前
後の最適範囲、例えば７７０℃から８３０℃程度の範
囲、が好ましいことが判る。
ｐ型不純物にＺｎ（亜鉛）を用いた場合における半導体
発光素子の製造工程中の熱処理温度と半導体発光素子の
特性との関係の一例を図４に示す。図４の横軸は図３
（ａ）で接着を行う際の熱処理温度を表し、図左側の縦
軸は図１５に示した従来の半導体発光素子の光出力に対
する相対値を、図右側の縦軸は半導体発光素子の動作電
圧を表している。また、図４のラインＡは熱処理温度と
光出力の関係を、ラインＢは熱処理温度と動作電圧の関
係を示している。これから光出力を高く保つには熱処理
温度をある程度以下の値に保つべきこと、一方動作電圧
を低く保つには熱処理温度をある程度以上高く保つべき
ことが判る。その結果、光出力を高く、しかも動作電圧
を低く保つには、熱処理温度が図４に示した８００℃前
後の最適範囲、例えば７７０℃から８３０℃程度の範
囲、が好ましいことが判る。
【００１５】ここで、熱処理温度の増加と共に光出力が
低下するのは、ｐ型ＩｎＡｌＰクラッド層１８のｐ型不
純物であるＺｎがＩｎＧａＡｌＰ活性層１６に拡散して
ＩｎＧａＡｌＰ活性層１６の結晶性を悪化することによ
ると考えられる。また、熱処理温度の低下と共に動作電
圧が上昇するのはｎ型ＩｎＡｌＰクラッド層１４とｎ型
ＧａＰ基板３０の接着界面に良好なオーミック接触が得
られなくなってくることに起因すると考えられる。
低下するのは、ｐ型ＩｎＡｌＰクラッド層１８のｐ型不
純物であるＺｎがＩｎＧａＡｌＰ活性層１６に拡散して
ＩｎＧａＡｌＰ活性層１６の結晶性を悪化することによ
ると考えられる。また、熱処理温度の低下と共に動作電
圧が上昇するのはｎ型ＩｎＡｌＰクラッド層１４とｎ型
ＧａＰ基板３０の接着界面に良好なオーミック接触が得
られなくなってくることに起因すると考えられる。
【００１６】以上のように本実施形態においては、ｎ型
ＩｎＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６
およびｐ型ＩｎＡｌＰクラッド層１８からなるダブルへ
テロ構造の発光部２０をｎ型ＧａＰ基板３０に接着する
ことで、高い光放射率を有する半導体発光素子が得られ
る。
ＩｎＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６
およびｐ型ＩｎＡｌＰクラッド層１８からなるダブルへ
テロ構造の発光部２０をｎ型ＧａＰ基板３０に接着する
ことで、高い光放射率を有する半導体発光素子が得られ
る。
【００１７】図５は、代表的な色である赤色と黄色の本
実施形態に係る半導体発光素子と従来の半導体発光素子
の発光効率を表にまとめて示す図である。この図５の例
に示すように、本実施形態における半導体発光素子によ
れば従来の半導体発光素子と比べて、赤色については約
１．９倍、黄色については約１．４倍、発光効率が向上
する。
実施形態に係る半導体発光素子と従来の半導体発光素子
の発光効率を表にまとめて示す図である。この図５の例
に示すように、本実施形態における半導体発光素子によ
れば従来の半導体発光素子と比べて、赤色については約
１．９倍、黄色については約１．４倍、発光効率が向上
する。
【００１８】また、ｐ型ＩｎＡｌＰクラッド層１８のｐ
型不純物にＺｎを用いる場合には、ｎ型ＩｎＡｌＰクラ
ッド層１４にｎ型ＧａＰ基板３０を接着の際の熱処理温
度を８００℃程度に保つのが好ましい。 〔第２実施形態〕第１の実施形態においてｐ型ＩｎＡｌ
Ｐクラッド層１８のｐ型不純物にＺｎを用いる場合に
は、熱処理温度に対するオーミックコンタクトと光出力
の関係が逆の傾向なので、可視光に対して透明なＧａＰ
基板使ったことによる光出力の向上効果が十分には発揮
されないおそれがある。また、熱処理の際に適正な温度
範囲が８００℃前後の非常に狭い範囲にあるため、高い
歩留まりで半導体発光素子を安定して生産しにくいとい
う問題がある。第２実施形態はこの点を改良したもので
ある。
型不純物にＺｎを用いる場合には、ｎ型ＩｎＡｌＰクラ
ッド層１４にｎ型ＧａＰ基板３０を接着の際の熱処理温
度を８００℃程度に保つのが好ましい。 〔第２実施形態〕第１の実施形態においてｐ型ＩｎＡｌ
Ｐクラッド層１８のｐ型不純物にＺｎを用いる場合に
は、熱処理温度に対するオーミックコンタクトと光出力
の関係が逆の傾向なので、可視光に対して透明なＧａＰ
基板使ったことによる光出力の向上効果が十分には発揮
されないおそれがある。また、熱処理の際に適正な温度
範囲が８００℃前後の非常に狭い範囲にあるため、高い
歩留まりで半導体発光素子を安定して生産しにくいとい
う問題がある。第２実施形態はこの点を改良したもので
ある。
【００１９】本発明の第２実施形態においては、ＧａＰ
基板上にＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰ
バッファー層が接着されたことにより、光の発光効率を
向上すると共に、接着後に発光部を形成できるようにし
て接着工程によって発光部の特性が劣化することのない
ようにしている。以下、詳細に説明する。
基板上にＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰ
バッファー層が接着されたことにより、光の発光効率を
向上すると共に、接着後に発光部を形成できるようにし
て接着工程によって発光部の特性が劣化することのない
ようにしている。以下、詳細に説明する。
【００２０】図６は本発明の第２の実施形態に係る半導
体発光素子を表す断面図である。図６に示されるよう
に、厚さ２５０μｍのｎ型ＧａＰ基板３０上に、厚さ
０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接
着されている。このｎ型ＩｎＧａＡｌＰバッファー層３
４上には、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層
１４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６およ
び厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８から
なる発光部２０が形成されている。
体発光素子を表す断面図である。図６に示されるよう
に、厚さ２５０μｍのｎ型ＧａＰ基板３０上に、厚さ
０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接
着されている。このｎ型ＩｎＧａＡｌＰバッファー層３
４上には、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層
１４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６およ
び厚さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８から
なる発光部２０が形成されている。
【００２１】この発光部２０上には、厚さ０．１μｍの
ｐ型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μ
ｍのｐ＋型ＧａＡｓコンタクト層３８が形成され、この
ｐ＋型ＧａＡｓコンタクト層３８上の中央付近に、電流
ブロック層４０が形成されている。ｐ＋型ＧａＡｓコン
タクト層３８および電流ブロック層４０上にはＩＴＯ透
明電極４２が形成されている。そして、ＩＴＯ透明電極
４２の上面中央付近の電流ブロック層４０に対応する位
置には上部電極２４が、ｎ型ＧａＰ基板３０の下面の中
心から外れた箇所に下部電極２６が形成されている。Ｉ
ＴＯ透明電極４２の上面のうち上部電極２４が形成され
ていない部分は上部開口部２８をなし、ｎ型ＧａＰ基板
３０の下面のうち下部電極２６が形成されていない部分
は下部開口部３２をなしている。
ｐ型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μ
ｍのｐ＋型ＧａＡｓコンタクト層３８が形成され、この
ｐ＋型ＧａＡｓコンタクト層３８上の中央付近に、電流
ブロック層４０が形成されている。ｐ＋型ＧａＡｓコン
タクト層３８および電流ブロック層４０上にはＩＴＯ透
明電極４２が形成されている。そして、ＩＴＯ透明電極
４２の上面中央付近の電流ブロック層４０に対応する位
置には上部電極２４が、ｎ型ＧａＰ基板３０の下面の中
心から外れた箇所に下部電極２６が形成されている。Ｉ
ＴＯ透明電極４２の上面のうち上部電極２４が形成され
ていない部分は上部開口部２８をなし、ｎ型ＧａＰ基板
３０の下面のうち下部電極２６が形成されていない部分
は下部開口部３２をなしている。
【００２２】ｎ型ＧａＰ基板３０は可視光を透過するた
め、ＩｎＧａＡｌＰ活性層１６から発光された可視光
は、上部開口部２８より図上方に放射される他に、ｎ型
ＩｎＡｌＰクラッド層１４、ｎ型ＩｎＧａＡｌＰバッフ
ァー層３４およびｎ型ＧａＰ基板３０を通って下部開口
部３２から図下方へも放射される。その結果、ＩｎＧａ
ＡｌＰ活性層１６からの発光は図６における上下左右の
全ての方向に放射されることになる。このため、本実施
形態に係る半導体発光素子は従来の半導体発光素子に比
べ光の発光効率が２〜３倍に向上し、従って同じ動作電
圧を印加した場合に２〜３倍の発光輝度が得られること
になる。
め、ＩｎＧａＡｌＰ活性層１６から発光された可視光
は、上部開口部２８より図上方に放射される他に、ｎ型
ＩｎＡｌＰクラッド層１４、ｎ型ＩｎＧａＡｌＰバッフ
ァー層３４およびｎ型ＧａＰ基板３０を通って下部開口
部３２から図下方へも放射される。その結果、ＩｎＧａ
ＡｌＰ活性層１６からの発光は図６における上下左右の
全ての方向に放射されることになる。このため、本実施
形態に係る半導体発光素子は従来の半導体発光素子に比
べ光の発光効率が２〜３倍に向上し、従って同じ動作電
圧を印加した場合に２〜３倍の発光輝度が得られること
になる。
【００２３】図７及び図８は本実施形態に係る半導体発
光素子を製造する工程を表す図である。図７（ａ）に示
すように、厚さ２５０μｍのｎ型ＧａＡｓ基板１０上
に、厚さ０．５μｍのｎ型ＧａＡｓバッファー層４４と
厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４
とを、ＭＯＣＶＤ法でエピタキシャル成長することによ
り形成する。この結果、ｎ型ＧａＡｓバッファー層４４
とｎ型ＩｎＧａＡｌＰバッファー層３４とは、ｎ型Ｇａ
Ａｓ基板１０に格子整合されて形成されることになる。
これらｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡ
ｌＰバッファー層３４とを形成する際には、ｎ型ＧａＡ
ｓ基板１０の面方位を（１、０、０）面から〔０１１〕
方向に７°以上１６°以下の範囲で傾斜することによ
り、発光部２０の発光特性を向上させている。
光素子を製造する工程を表す図である。図７（ａ）に示
すように、厚さ２５０μｍのｎ型ＧａＡｓ基板１０上
に、厚さ０．５μｍのｎ型ＧａＡｓバッファー層４４と
厚さ０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４
とを、ＭＯＣＶＤ法でエピタキシャル成長することによ
り形成する。この結果、ｎ型ＧａＡｓバッファー層４４
とｎ型ＩｎＧａＡｌＰバッファー層３４とは、ｎ型Ｇａ
Ａｓ基板１０に格子整合されて形成されることになる。
これらｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡ
ｌＰバッファー層３４とを形成する際には、ｎ型ＧａＡ
ｓ基板１０の面方位を（１、０、０）面から〔０１１〕
方向に７°以上１６°以下の範囲で傾斜することによ
り、発光部２０の発光特性を向上させている。
【００２４】次に、図７（ｂ）に示すように、水素等の
不活性ガス雰囲気中で熱処理することで、ｎ型ＩｎＧａ
ＡｌＰバッファー層３４上にｎ型ＧａＰ基板３０を接着
する。熱処理温度は７００℃以上、好ましくは８００℃
程度以上であれば良く、８５０℃程度がオーミック接触
を確実にして歩留まりの向上を図る点でさらに好まし
い。
不活性ガス雰囲気中で熱処理することで、ｎ型ＩｎＧａ
ＡｌＰバッファー層３４上にｎ型ＧａＰ基板３０を接着
する。熱処理温度は７００℃以上、好ましくは８００℃
程度以上であれば良く、８５０℃程度がオーミック接触
を確実にして歩留まりの向上を図る点でさらに好まし
い。
【００２５】次に、図７（ｃ）に示すように、ｎ型Ｇａ
Ａｓ基板１０とｎ型ＧａＡｓバッファー層４４を機械研
磨とエッチングを用いて除去する。そしてこれを反転す
ると、ｎ型ＧａＰ基板３０上にｎ型ＩｎＧａＡｌＰバッ
ファー層３４が接着されたものが作成される。
Ａｓ基板１０とｎ型ＧａＡｓバッファー層４４を機械研
磨とエッチングを用いて除去する。そしてこれを反転す
ると、ｎ型ＧａＰ基板３０上にｎ型ＩｎＧａＡｌＰバッ
ファー層３４が接着されたものが作成される。
【００２６】次に、図８（ａ）に示すように、ｎ型Ｉｎ
ＧａＡｌＰバッファー層３４上にＭＯＣＶＤ法により厚
さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ
０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μ
ｍのｐ型ＩｎＡｌＰクラッド層１８を順次エピタキシャ
ル成長させて、発光部２０を形成する。この発光部２０
の形成に際しては、ｎ型ＩｎＧａＡｌＰバッファー層３
４のＡｌの組成比が、ＩｎＧａＡｌＰ活性層１６のＡｌ
の組成比よりも大きくなるようにして、ＩｎＧａＡｌＰ
活性層１６からの発光光がｎ型ＩｎＧａＡｌＰバッファ
ー層３４を透過するようにしている。
ＧａＡｌＰバッファー層３４上にＭＯＣＶＤ法により厚
さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ
０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μ
ｍのｐ型ＩｎＡｌＰクラッド層１８を順次エピタキシャ
ル成長させて、発光部２０を形成する。この発光部２０
の形成に際しては、ｎ型ＩｎＧａＡｌＰバッファー層３
４のＡｌの組成比が、ＩｎＧａＡｌＰ活性層１６のＡｌ
の組成比よりも大きくなるようにして、ＩｎＧａＡｌＰ
活性層１６からの発光光がｎ型ＩｎＧａＡｌＰバッファ
ー層３４を透過するようにしている。
【００２７】次に、発光部２０上に、ＭＯＣＶＤ法によ
り、厚さ０．１μｍのｐ型ＧａＡｌＡｓ中間ギャップ層
３６、厚さ０．０５μｍのｐ＋型ＧａＡｓコンタクト層
３８、電流ブロック層４０を順次エピタキシャル成長に
より形成する。
り、厚さ０．１μｍのｐ型ＧａＡｌＡｓ中間ギャップ層
３６、厚さ０．０５μｍのｐ＋型ＧａＡｓコンタクト層
３８、電流ブロック層４０を順次エピタキシャル成長に
より形成する。
【００２８】このように、ｎ型ＧａＡｓ基板１０に対し
て格子整合されたｎ型ＩｎＧａＡｌＰバッファー層３４
上にｎ型ＩｎＡｌＰクラッド層１４とＩｎＧａＡｌＰ活
性層１６とｐ型ＩｎＡｌＰクラッド層１８（発光部２
０）を形成するために、格子不整合がほとんどない高品
質なエピタキシャル成長が行える。この結果、高品質な
発光部２０の形成が可能である。これに対して、ｎ型Ｇ
ａＰ基板３０上に直接高品質な発光層２０をエピタキシ
ャル成長させるのは、ｎ型ＧａＰ基板３０とＩｎＧａＡ
ｌＰ活性層１６等との格子不整合が大きいため困難であ
る。
て格子整合されたｎ型ＩｎＧａＡｌＰバッファー層３４
上にｎ型ＩｎＡｌＰクラッド層１４とＩｎＧａＡｌＰ活
性層１６とｐ型ＩｎＡｌＰクラッド層１８（発光部２
０）を形成するために、格子不整合がほとんどない高品
質なエピタキシャル成長が行える。この結果、高品質な
発光部２０の形成が可能である。これに対して、ｎ型Ｇ
ａＰ基板３０上に直接高品質な発光層２０をエピタキシ
ャル成長させるのは、ｎ型ＧａＰ基板３０とＩｎＧａＡ
ｌＰ活性層１６等との格子不整合が大きいため困難であ
る。
【００２９】次に、図８（ｂ）に示すように、ＰＥＰ
（Photo Engraving Process）工程により電流ブロック
層４０のパターニングを行った後、スパッタリング法で
ＩＴＯ透明電極４２を形成する。
（Photo Engraving Process）工程により電流ブロック
層４０のパターニングを行った後、スパッタリング法で
ＩＴＯ透明電極４２を形成する。
【００３０】次に、図８（ｃ）に示すように、ＩＴＯ透
明電極４２の上面に上部電極２４を形成し、ｎ型ＧａＰ
基板３０の下面に下部電極２６を形成する。その後、チ
ップ状に切り離し、素子を形成する。
明電極４２の上面に上部電極２４を形成し、ｎ型ＧａＰ
基板３０の下面に下部電極２６を形成する。その後、チ
ップ状に切り離し、素子を形成する。
【００３１】ここで、ＭＯＣＶＤ法の適用にあたっては
原料としてＴＭＧ（トリメチルガリウム）、ＴＭＡ（ト
リメチルアルミニウム）、ＴＭＩ（トリメチルインジウ
ム）等の有機金属やアルシン、ホスフィン等の水素化物
ガスを用い、約７００℃程度で結晶成長（エピタキシャ
ル成長）が行われる。
原料としてＴＭＧ（トリメチルガリウム）、ＴＭＡ（ト
リメチルアルミニウム）、ＴＭＩ（トリメチルインジウ
ム）等の有機金属やアルシン、ホスフィン等の水素化物
ガスを用い、約７００℃程度で結晶成長（エピタキシャ
ル成長）が行われる。
【００３２】ｐ型ＩｎＡｌＰクラッド層１８、ｐ型Ｇａ
ＡｌＡｓ中間ギャップ層３６、ｐ＋型ＧａＡｓコンタク
ト層３８の形成にあたっては、ｐ型の不純物として亜鉛
（Ｚｎ）、炭素（Ｃ）又はマグネシウム（Ｍｇ）をドー
プする。亜鉛（Ｚｎ）、炭素（Ｃ）、マグネシウム（Ｍ
ｇ）の各不純物の原料には、それぞれ、ジメチル亜鉛
（ＤＭＺ）、四臭化炭素（ＣＢｒ４）、ビスシクロペン
タジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いる。
ＡｌＡｓ中間ギャップ層３６、ｐ＋型ＧａＡｓコンタク
ト層３８の形成にあたっては、ｐ型の不純物として亜鉛
（Ｚｎ）、炭素（Ｃ）又はマグネシウム（Ｍｇ）をドー
プする。亜鉛（Ｚｎ）、炭素（Ｃ）、マグネシウム（Ｍ
ｇ）の各不純物の原料には、それぞれ、ジメチル亜鉛
（ＤＭＺ）、四臭化炭素（ＣＢｒ４）、ビスシクロペン
タジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いる。
【００３３】また、ｎ型ＩｎＧａＡｌＰバッファー層３
４、ｎ型ＩｎＡｌＰクラッド層１４の形成にあたって
は、ｎ型の不純物としてシリコン（Ｓｉ）をドープす
る。シリコン（Ｓｉ）の不純物の原料には、シラン（Ｓ
ｉＨ４）を用いる。
４、ｎ型ＩｎＡｌＰクラッド層１４の形成にあたって
は、ｎ型の不純物としてシリコン（Ｓｉ）をドープす
る。シリコン（Ｓｉ）の不純物の原料には、シラン（Ｓ
ｉＨ４）を用いる。
【００３４】ＩｎＧａＡｌＰ活性層１６の組成は、発光
波長を、例えば、赤色、橙色、黄色、黄緑色、緑色とな
るように定めることができる。
波長を、例えば、赤色、橙色、黄色、黄緑色、緑色とな
るように定めることができる。
【００３５】以上のように、本実施形態に係る半導体発
光素子の製造工程においては、図７（ｂ）の接着工程の
後に図８（ａ）の発光部２０の形成工程が行われている
ことから、ｐ型ＩｎＡｌＰクラッド層１８のｐ型不純物
にＺｎを用いる場合においても、接着工程における熱処
理によって発光部２０の特性が劣化することがない。従
って、図７（ｂ）に示す接着工程の熱処理温度を高くし
てもても、光出力に悪影響を及ぼさないようにすること
ができる。このため、ｎ型ＩｎＧａＡｌＰバッファー層
３４とｎ型ＧａＰ基板３０界面のオーミック接触が確実
にとれる温度まで熱処理温度を高くすることができる。
熱処理温度は７００℃以上、好ましくは８００℃程度以
上であれば良く、８５０℃程度がオーミック接触を確実
にして歩留まりの向上を図る点でさらに好ましい。
光素子の製造工程においては、図７（ｂ）の接着工程の
後に図８（ａ）の発光部２０の形成工程が行われている
ことから、ｐ型ＩｎＡｌＰクラッド層１８のｐ型不純物
にＺｎを用いる場合においても、接着工程における熱処
理によって発光部２０の特性が劣化することがない。従
って、図７（ｂ）に示す接着工程の熱処理温度を高くし
てもても、光出力に悪影響を及ぼさないようにすること
ができる。このため、ｎ型ＩｎＧａＡｌＰバッファー層
３４とｎ型ＧａＰ基板３０界面のオーミック接触が確実
にとれる温度まで熱処理温度を高くすることができる。
熱処理温度は７００℃以上、好ましくは８００℃程度以
上であれば良く、８５０℃程度がオーミック接触を確実
にして歩留まりの向上を図る点でさらに好ましい。
【００３６】さらに、本実施形態では、ｎ型ＧａＰ基板
３０上にｎ型ＧａＡｓ基板１０に格子整合されたｎ型Ｉ
ｎＧａＡｌＰバッファー層３４が接着され、ｎ型ＩｎＧ
ａＡｌＰバッファー層３４上にｎ型ＩｎＡｌＰクラッド
層１４、ＩｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰク
ラッド層１８からなるダブルへテロ構造の発光部２０が
形成されている。ｎ型ＧａＰ基板３０が可視光を透過す
るため、可視光に対して高い光放射率を有する半導体発
光素子を得ることができる。
３０上にｎ型ＧａＡｓ基板１０に格子整合されたｎ型Ｉ
ｎＧａＡｌＰバッファー層３４が接着され、ｎ型ＩｎＧ
ａＡｌＰバッファー層３４上にｎ型ＩｎＡｌＰクラッド
層１４、ＩｎＧａＡｌＰ活性層１６、ｐ型ＩｎＡｌＰク
ラッド層１８からなるダブルへテロ構造の発光部２０が
形成されている。ｎ型ＧａＰ基板３０が可視光を透過す
るため、可視光に対して高い光放射率を有する半導体発
光素子を得ることができる。
【００３７】また、本実施形態では、ｎ型ＧａＡｓ基板
１０に格子整合されたｎ型ＩｎＧａＡｌＰバッファー層
３４を形成することとしたので、ｎ型ＧａＡｓ基板１０
を除去しｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型Ｇ
ａＰ基板３０を接着した後に、ｎ型ＩｎＧａＡｌＰバッ
ファー層３４上に、格子不整合が極めて少ないｎ型Ｉｎ
ＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６、ｐ
型ＩｎＡｌＰクラッド層１８を形成することができる。
１０に格子整合されたｎ型ＩｎＧａＡｌＰバッファー層
３４を形成することとしたので、ｎ型ＧａＡｓ基板１０
を除去しｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型Ｇ
ａＰ基板３０を接着した後に、ｎ型ＩｎＧａＡｌＰバッ
ファー層３４上に、格子不整合が極めて少ないｎ型Ｉｎ
ＡｌＰクラッド層１４、ＩｎＧａＡｌＰ活性層１６、ｐ
型ＩｎＡｌＰクラッド層１８を形成することができる。
【００３８】〔第３実施形態〕本発明の第３実施形態に
おいて、ＧａＰ基板上にＧａＰ接着層が形成され、Ｇａ
Ｐ接着層上に、ＧａＡｓ基板に格子整合されたＩｎＧａ
ＡｌＰバッファー層が接着されている。このため、光の
発光効率が向上する。また、ＧａＰ基板にＧａＰ接着層
をＭＯＣＶＤ法により形成することによって、ＧａＰ基
板とＩｎＧａＡｌＰバッファー層との間の良好なオーミ
ックコンタクトを得るのが容易となり、製造時の歩留ま
りが向上する。以下、詳細に説明する。
おいて、ＧａＰ基板上にＧａＰ接着層が形成され、Ｇａ
Ｐ接着層上に、ＧａＡｓ基板に格子整合されたＩｎＧａ
ＡｌＰバッファー層が接着されている。このため、光の
発光効率が向上する。また、ＧａＰ基板にＧａＰ接着層
をＭＯＣＶＤ法により形成することによって、ＧａＰ基
板とＩｎＧａＡｌＰバッファー層との間の良好なオーミ
ックコンタクトを得るのが容易となり、製造時の歩留ま
りが向上する。以下、詳細に説明する。
【００３９】本発明の第３の実施形態に係る半導体発光
素子の断面図を図９に示す。図９に示されるように、厚
さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ１．０μｍ
のｎ型ＧａＰ接着層４６が形成されている。このｎ型Ｇ
ａＰ接着層４６上に厚さ０．５μｍのｎ型ＩｎＧａＡｌ
Ｐバッファー層３４が接着されている。そして、ｎ型Ｉ
ｎＧａＡｌＰバッファー層３４上に厚さ０．６μｍのｎ
型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍのＩｎＧ
ａＡｌＰ活性層１６、厚さ０．６μｍのｐ型ＩｎＡｌＰ
クラッド層１８からなる発光部２０が形成されている。
素子の断面図を図９に示す。図９に示されるように、厚
さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ１．０μｍ
のｎ型ＧａＰ接着層４６が形成されている。このｎ型Ｇ
ａＰ接着層４６上に厚さ０．５μｍのｎ型ＩｎＧａＡｌ
Ｐバッファー層３４が接着されている。そして、ｎ型Ｉ
ｎＧａＡｌＰバッファー層３４上に厚さ０．６μｍのｎ
型ＩｎＡｌＰクラッド層１４、厚さ０．６μｍのＩｎＧ
ａＡｌＰ活性層１６、厚さ０．６μｍのｐ型ＩｎＡｌＰ
クラッド層１８からなる発光部２０が形成されている。
【００４０】この発光部２０上に、厚さ０．１μｍのｐ
型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μｍ
のｐ＋型ＧａＡｓコンタクト層３８が形成されている。
さらに、ｐ＋型ＧａＡｓコンタクト層３８上中央付近に
電流ブロック層４０が形成され、ｐ＋型ＧａＡｓコンタ
クト層３８および電流ブロック層４０上にはＩＴＯ透明
電極４２が形成されている。そして、ＩＴＯ透明電極４
２の上面中央付近の電流ブロック層４０に対向する位置
には上部電極２４が形成され、ｎ型ＧａＰ基板３０の下
面中心から外れた箇所にには下部電極２６が形成されて
いる。ＩＴＯ透明電極４２の上面のうち上部電極２４が
形成されていない部分は上部開口部２８をなし、ｎ型Ｇ
ａＰ基板３０の下面のうち下部電極２６が形成されてい
ない部分は下部開口部３２をなしている。
型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μｍ
のｐ＋型ＧａＡｓコンタクト層３８が形成されている。
さらに、ｐ＋型ＧａＡｓコンタクト層３８上中央付近に
電流ブロック層４０が形成され、ｐ＋型ＧａＡｓコンタ
クト層３８および電流ブロック層４０上にはＩＴＯ透明
電極４２が形成されている。そして、ＩＴＯ透明電極４
２の上面中央付近の電流ブロック層４０に対向する位置
には上部電極２４が形成され、ｎ型ＧａＰ基板３０の下
面中心から外れた箇所にには下部電極２６が形成されて
いる。ＩＴＯ透明電極４２の上面のうち上部電極２４が
形成されていない部分は上部開口部２８をなし、ｎ型Ｇ
ａＰ基板３０の下面のうち下部電極２６が形成されてい
ない部分は下部開口部３２をなしている。
【００４１】ｎ型ＧａＰ基板３０が可視光を透過するた
め、ＩｎＧａＡｌＰ活性層１６からの可視光の発光は上
部開口部２８より紙面上方に放射される他に、ｎ型Ｉｎ
ＡｌＰクラッド層１４、ｎ型ＩｎＧａＡｌＰバッファー
層３４、ｎ型ＧａＰ接着層４６およびｎ型ＧａＰ基板３
０を通って下部開口部３２から図９下方へも放射され
る。その結果、ＩｎＧａＡｌＰ活性層１６からの発光は
図９の上方、下方、左右と全ての方向に放射されること
になる。このため、本実施形態に係る半導体発光素子は
従来の半導体発光素子に比べ光の発光効率が２〜３倍に
向上し、従って同一の電力を注入した場合に２〜３倍の
発光輝度が得られることになる。
め、ＩｎＧａＡｌＰ活性層１６からの可視光の発光は上
部開口部２８より紙面上方に放射される他に、ｎ型Ｉｎ
ＡｌＰクラッド層１４、ｎ型ＩｎＧａＡｌＰバッファー
層３４、ｎ型ＧａＰ接着層４６およびｎ型ＧａＰ基板３
０を通って下部開口部３２から図９下方へも放射され
る。その結果、ＩｎＧａＡｌＰ活性層１６からの発光は
図９の上方、下方、左右と全ての方向に放射されること
になる。このため、本実施形態に係る半導体発光素子は
従来の半導体発光素子に比べ光の発光効率が２〜３倍に
向上し、従って同一の電力を注入した場合に２〜３倍の
発光輝度が得られることになる。
【００４２】上述した図５は、代表的な色である赤色と
黄色の本実施形態に係る半導体発光素子と従来の半導体
発光素子の発光効率を表にまとめて示す図である。この
図５の例に示すように、本実施形態における半導体発光
素子によれば従来の半導体発光素子と比べて、赤色につ
いては約２．５倍、黄色についても約２．５倍、発光効
率が向上する。
黄色の本実施形態に係る半導体発光素子と従来の半導体
発光素子の発光効率を表にまとめて示す図である。この
図５の例に示すように、本実施形態における半導体発光
素子によれば従来の半導体発光素子と比べて、赤色につ
いては約２．５倍、黄色についても約２．５倍、発光効
率が向上する。
【００４３】次に、図１０に基づいて、本実施形態に係
る半導体発光素子の製造工程を説明する。
る半導体発光素子の製造工程を説明する。
【００４４】まず、図１０（ａ）に示すように、厚さ２
５０μｍのｎ型ＧａＡｓ基板１０上に、厚さ０．５μｍ
のｎ型ＧａＡｓバッファー層４４と厚さ０．５μｍのｎ
型ＩｎＧａＡｌＰバッファー層３４とを形成する。この
結果、ｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡ
ｌＰバッファー層３４はｎ型ＧａＡｓ基板１０に格子整
合されて形成されることになる。一方、図１０（ｂ）に
示すように、厚さ２５０μｍのｎ型ＧａＰ基板３０上
に、厚さ１．０μｍのｎ型ＧａＰ接着層４６をＭＯＣＶ
Ｄ法により形成する。
５０μｍのｎ型ＧａＡｓ基板１０上に、厚さ０．５μｍ
のｎ型ＧａＡｓバッファー層４４と厚さ０．５μｍのｎ
型ＩｎＧａＡｌＰバッファー層３４とを形成する。この
結果、ｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡ
ｌＰバッファー層３４はｎ型ＧａＡｓ基板１０に格子整
合されて形成されることになる。一方、図１０（ｂ）に
示すように、厚さ２５０μｍのｎ型ＧａＰ基板３０上
に、厚さ１．０μｍのｎ型ＧａＰ接着層４６をＭＯＣＶ
Ｄ法により形成する。
【００４５】次に、図１０（ｃ）に示すように、水素等
の不活性ガス雰囲気中で熱処理することにより、図１０
（ｂ）に示すｎ型ＧａＰ接着層４６を、（ａ）に示すｎ
型ＩｎＧａＡｌＰバッファー層３４の表面に接着する。
の不活性ガス雰囲気中で熱処理することにより、図１０
（ｂ）に示すｎ型ＧａＰ接着層４６を、（ａ）に示すｎ
型ＩｎＧａＡｌＰバッファー層３４の表面に接着する。
【００４６】次に、図１０（ｄ）に示すように、ｎ型Ｇ
ａＡｓ基板１０とｎ型ＧａＡｓバッファー層４４を機械
研磨およびエッチングによって除去する。これを反転す
ることにより、ｎ型ＧａＰ基板３０上にｎ型ＧａＰ接着
層４６が形成され、このｎ型ＧａＰ接着層４６上にｎ型
ＩｎＧａＡｌＰバッファー層３４が接着された基板が作
成される。
ａＡｓ基板１０とｎ型ＧａＡｓバッファー層４４を機械
研磨およびエッチングによって除去する。これを反転す
ることにより、ｎ型ＧａＰ基板３０上にｎ型ＧａＰ接着
層４６が形成され、このｎ型ＧａＰ接着層４６上にｎ型
ＩｎＧａＡｌＰバッファー層３４が接着された基板が作
成される。
【００４７】これ以降の工程は、上述した図８（ａ）〜
（ｃ）と同様であるので、その詳しい説明は省略する。
（ｃ）と同様であるので、その詳しい説明は省略する。
【００４８】以上のように本実施形態においては、上述
した第２実施形態と同様に、ｎ型ＧａＰ基板３０が可視
光を透過するため、可視光に対して高い光放射率を有す
る半導体発光素子を得ることができる。また、接着工程
における熱処理が発光部２０の特性に影響を及ぼすこと
がないため熱処理の温度範囲の制限が緩和される。
した第２実施形態と同様に、ｎ型ＧａＰ基板３０が可視
光を透過するため、可視光に対して高い光放射率を有す
る半導体発光素子を得ることができる。また、接着工程
における熱処理が発光部２０の特性に影響を及ぼすこと
がないため熱処理の温度範囲の制限が緩和される。
【００４９】さらに、本実施形態に係る半導体発光素子
の製造工程によれば、ｎ型ＧａＰ基板３０の接着部分に
同じ材質のｎ型ＧａＰ接着層４６を形成して表面を平滑
化し、また、ｎ型ＧａＰ接着層４６中のキャリア濃度も
ドーピングにより高くすることができるので、ｎ型Ｇａ
Ｐ接着層４６とｎ型ＩｎＧａＡｌＰバッファー層３４の
接着を容易に行うことができる。即ち、接着に必要な熱
処理温度範囲が広く、オーミックコンタクトが形成しや
すくできる。
の製造工程によれば、ｎ型ＧａＰ基板３０の接着部分に
同じ材質のｎ型ＧａＰ接着層４６を形成して表面を平滑
化し、また、ｎ型ＧａＰ接着層４６中のキャリア濃度も
ドーピングにより高くすることができるので、ｎ型Ｇａ
Ｐ接着層４６とｎ型ＩｎＧａＡｌＰバッファー層３４の
接着を容易に行うことができる。即ち、接着に必要な熱
処理温度範囲が広く、オーミックコンタクトが形成しや
すくできる。
【００５０】〔第４実施形態〕本発明の第４実施形態に
おいては、ＧａＰ基板上にＧａＡｓ基板に格子整合され
たＩｎＧａＡｌＰバッファー層が接着され、かつＧａＡ
ｌＡｓ電流拡散層が上部電極と発光部の間に形成されて
いる。このことにより、光の発光効率が向上すると共
に、製造工程において接着後に発光部を形成でき、さら
にＩＴＯ透明電極の形成が不要となる。以下、詳細に説
明する。
おいては、ＧａＰ基板上にＧａＡｓ基板に格子整合され
たＩｎＧａＡｌＰバッファー層が接着され、かつＧａＡ
ｌＡｓ電流拡散層が上部電極と発光部の間に形成されて
いる。このことにより、光の発光効率が向上すると共
に、製造工程において接着後に発光部を形成でき、さら
にＩＴＯ透明電極の形成が不要となる。以下、詳細に説
明する。
【００５１】本発明の第４の実施形態にかかる半導体発
光素子の断面図を図１１に示す。図１１に示されるよう
に、厚さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ０．
５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着さ
れ、ｎ型ＩｎＧａＡｌＰバッファー層３４上に厚さ０．
６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μ
ｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μｍのｐ型
ＩｎＡｌＰクラッド層１８からなる発光部２０が形成さ
れている。
光素子の断面図を図１１に示す。図１１に示されるよう
に、厚さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ０．
５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着さ
れ、ｎ型ＩｎＧａＡｌＰバッファー層３４上に厚さ０．
６μｍのｎ型ＩｎＡｌＰクラッド層１４、厚さ０．６μ
ｍのＩｎＧａＡｌＰ活性層１６、厚さ０．６μｍのｐ型
ＩｎＡｌＰクラッド層１８からなる発光部２０が形成さ
れている。
【００５２】この発光部２０上には厚さ７．０μｍのｐ
型ＧａＡｌＡｓ電流拡散層４８が形成され、ｐ型ＧａＡ
ｌＡｓ電流拡散層４８上の中心付近に上部電極２４が、
ｎ型ＧａＰ基板３０の下面には中心付近を避けて下部電
極２６が形成されている。ｐ型ＧａＡｌＡｓ電流拡散層
４８の上面のうち上部電極２４が形成されていない部分
は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面の
うち下部電極２６が形成されていない部分は下部開口部
３２をなしている。
型ＧａＡｌＡｓ電流拡散層４８が形成され、ｐ型ＧａＡ
ｌＡｓ電流拡散層４８上の中心付近に上部電極２４が、
ｎ型ＧａＰ基板３０の下面には中心付近を避けて下部電
極２６が形成されている。ｐ型ＧａＡｌＡｓ電流拡散層
４８の上面のうち上部電極２４が形成されていない部分
は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面の
うち下部電極２６が形成されていない部分は下部開口部
３２をなしている。
【００５３】次に、図１２に基づいて、本実施形態に係
る半導体発光素子の製造工程を説明する。なお、図７
（ｃ）に至るまでの工程は、上述した第２実施形態とど
うようであるので、その詳しい説明は省略する。
る半導体発光素子の製造工程を説明する。なお、図７
（ｃ）に至るまでの工程は、上述した第２実施形態とど
うようであるので、その詳しい説明は省略する。
【００５４】図１２（ａ）に示すように、図７（ｃ）の
ｎ型ＩｎＧａＡｌＰバッファー層３４上に、ＭＯＣＶＤ
法により厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１
４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ
０．６μｍのｐ型ＩｎＡｌＰクラッド層１８を順次エピ
タキシャル成長させて、発光部２０を形成する。さら
に、ＭＯＣＶＤ法により発光部２０の上に、厚さ７．０
μｍのｐ型ＧａＡｌＡｓ電流拡散層４８をエピタキシャ
ル成長することにより形成する。このように、ｎ型Ｇａ
Ａｓ基板１０に対して格子整合されたｎ型ＩｎＧａＡｌ
Ｐバッファー層３４上に発光部２０を形成するために、
格子不整合がほとんどない高品質なエピタキシャル成長
が行え、高品質な発光部２０の形成が可能となる。
ｎ型ＩｎＧａＡｌＰバッファー層３４上に、ＭＯＣＶＤ
法により厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１
４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ
０．６μｍのｐ型ＩｎＡｌＰクラッド層１８を順次エピ
タキシャル成長させて、発光部２０を形成する。さら
に、ＭＯＣＶＤ法により発光部２０の上に、厚さ７．０
μｍのｐ型ＧａＡｌＡｓ電流拡散層４８をエピタキシャ
ル成長することにより形成する。このように、ｎ型Ｇａ
Ａｓ基板１０に対して格子整合されたｎ型ＩｎＧａＡｌ
Ｐバッファー層３４上に発光部２０を形成するために、
格子不整合がほとんどない高品質なエピタキシャル成長
が行え、高品質な発光部２０の形成が可能となる。
【００５５】次に、図１２（ｂ）に示すように、ｐ型Ｇ
ａＡｌＡｓ電流拡散層４８上に上部電極２４を、ｎ型Ｇ
ａＰ基板３０の下面に下部電極２６を形成する。その
後、チップ状に切り離し、素子を形成する。
ａＡｌＡｓ電流拡散層４８上に上部電極２４を、ｎ型Ｇ
ａＰ基板３０の下面に下部電極２６を形成する。その
後、チップ状に切り離し、素子を形成する。
【００５６】以上のように本実施形態においては、上述
した第２実施形態及び第３実施形態と同様に、ｎ型Ｇａ
Ｐ基板３０が可視光を透過するため、可視光に対して高
い光放射率を有する半導体発光素子を得ることができ
る。また、ｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型
ＧａＰ基板３０の接着後にｎ型ＩｎＧａＡｌＰバッファ
ー層３４上への発光部２０の形成を行うようにしたの
で、接着工程における熱処理が発光部２０の特性に影響
を及ぼさないようにすることができ、接着工程における
熱処理の温度範囲の制限が緩和される。
した第２実施形態及び第３実施形態と同様に、ｎ型Ｇａ
Ｐ基板３０が可視光を透過するため、可視光に対して高
い光放射率を有する半導体発光素子を得ることができ
る。また、ｎ型ＩｎＧａＡｌＰバッファー層３４とｎ型
ＧａＰ基板３０の接着後にｎ型ＩｎＧａＡｌＰバッファ
ー層３４上への発光部２０の形成を行うようにしたの
で、接着工程における熱処理が発光部２０の特性に影響
を及ぼさないようにすることができ、接着工程における
熱処理の温度範囲の制限が緩和される。
【００５７】さらに、ＭＯＣＶＤ法により、ｎ型ＩｎＡ
ｌＰクラッド層１４と、ＩｎＧａＡｌＰ活性層１６と、
ｐ型ＩｎＡｌＰクラッド層１８とに続いて、ｐ型ＧａＡ
ｌＡｓ電流拡散層４８を連続的に形成することができる
ため、半導体発光素子の製造工程数を削減することがで
きる。すなわち、本実施形態においては、ｐ型ＧａＡｌ
Ａｓ電流拡散層４８を形成することにより、ＩＴＯ透明
電極４２の形成が不要となり、上述した第２実施形態及
び第３実施形態におけるＩＴＯ透明電極４２形成のため
のスパッタリング工程等を省くことができる。
ｌＰクラッド層１４と、ＩｎＧａＡｌＰ活性層１６と、
ｐ型ＩｎＡｌＰクラッド層１８とに続いて、ｐ型ＧａＡ
ｌＡｓ電流拡散層４８を連続的に形成することができる
ため、半導体発光素子の製造工程数を削減することがで
きる。すなわち、本実施形態においては、ｐ型ＧａＡｌ
Ａｓ電流拡散層４８を形成することにより、ＩＴＯ透明
電極４２の形成が不要となり、上述した第２実施形態及
び第３実施形態におけるＩＴＯ透明電極４２形成のため
のスパッタリング工程等を省くことができる。
【００５８】〔第５実施形態〕上述した第４実施形態で
は、ｐ型ＧａＡｌＡｓ電流拡散層４８の電流拡散性能が
それほど大きくないために、素子全体への電流の広がり
が例えば第２の実施形態ほど均一ではない。上部電極２
４の真下に流れＩｎＧａＡｌＰ活性層１６の中央部に至
った電流は、この電流による発光が上部電極２４により
遮られ素子外部に放射されないために有効に使われな
い。このため、本発明の第４の実施形態は第２の実施形
態に比して、光出力が小くなる傾向がある。第５実施形
態は、この点を改良したものである。
は、ｐ型ＧａＡｌＡｓ電流拡散層４８の電流拡散性能が
それほど大きくないために、素子全体への電流の広がり
が例えば第２の実施形態ほど均一ではない。上部電極２
４の真下に流れＩｎＧａＡｌＰ活性層１６の中央部に至
った電流は、この電流による発光が上部電極２４により
遮られ素子外部に放射されないために有効に使われな
い。このため、本発明の第４の実施形態は第２の実施形
態に比して、光出力が小くなる傾向がある。第５実施形
態は、この点を改良したものである。
【００５９】本発明の第５実施形態においては、ＧａＰ
基板上にＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰ
バッファー層が接着され、かつｐ型ＧａＰ電流拡散層が
上部電極と発光部の間に形成されている。このことによ
り、光の発光効率が向上すると共に、製造工程において
接着後に発光部を形成でき、ＩＴＯ透明電極の形成が不
要であり、しかも単純な構成にもかかわらず発光強度が
大きい。以下、詳細に説明する。
基板上にＧａＡｓ基板に格子整合されたＩｎＧａＡｌＰ
バッファー層が接着され、かつｐ型ＧａＰ電流拡散層が
上部電極と発光部の間に形成されている。このことによ
り、光の発光効率が向上すると共に、製造工程において
接着後に発光部を形成でき、ＩＴＯ透明電極の形成が不
要であり、しかも単純な構成にもかかわらず発光強度が
大きい。以下、詳細に説明する。
【００６０】本発明の第５の実施形態にかかる半導体発
光素子の断面図を図１３に示す。図１３に示されるよう
に、厚さ２５０μｍのｎ型ＧａＰ基板３０上に、厚さ
０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接
着されている。このｎ型ＩｎＧａＡｌＰバッファー層３
４上に、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１
４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ
０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる発
光部２０が形成されている。
光素子の断面図を図１３に示す。図１３に示されるよう
に、厚さ２５０μｍのｎ型ＧａＰ基板３０上に、厚さ
０．５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接
着されている。このｎ型ＩｎＧａＡｌＰバッファー層３
４上に、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１
４、厚さ０．６μｍのＩｎＧａＡｌＰ活性層１６、厚さ
０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる発
光部２０が形成されている。
【００６１】この発光部２０上には、厚さ４０μｍのｐ
型ＧａＰ電流拡散層５０が形成されている。ｐ型ＧａＰ
電流拡散層５０上の中心付近に上部電極２４が形成さ
れ、ｎ型ＧａＰ基板３０の下面には中心付近を避けて下
部電極２６が形成されている。ｐ型ＧａＰ電流拡散層５
０の上面のうち上部電極２４が形成されていない部分は
上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面のう
ち下部電極２６が形成されていない部分は下部開口部３
２をなしている。即ち、本実施形態は、上述した第４実
施形態におけるｐ型ＧａＡｌＡｓ電流拡散層４８に換え
て、ｐ型ＧａＰ電流拡散層５０を形成している。
型ＧａＰ電流拡散層５０が形成されている。ｐ型ＧａＰ
電流拡散層５０上の中心付近に上部電極２４が形成さ
れ、ｎ型ＧａＰ基板３０の下面には中心付近を避けて下
部電極２６が形成されている。ｐ型ＧａＰ電流拡散層５
０の上面のうち上部電極２４が形成されていない部分は
上部開口部２８をなし、ｎ型ＧａＰ基板３０の下面のう
ち下部電極２６が形成されていない部分は下部開口部３
２をなしている。即ち、本実施形態は、上述した第４実
施形態におけるｐ型ＧａＡｌＡｓ電流拡散層４８に換え
て、ｐ型ＧａＰ電流拡散層５０を形成している。
【００６２】本実施形態に係る半導体発光素子の製造工
程は、上述した第４実施形態の製造工程を説明する図１
２（ａ）において、ＭＯＣＶＤ法によるｐ型ＧａＡｌＡ
ｓ電流拡散層４８の形成に換えて、気相成長法によって
厚さ４０μｍのｐ型ＧａＰ電流拡散層５０を形成する。
程は、上述した第４実施形態の製造工程を説明する図１
２（ａ）において、ＭＯＣＶＤ法によるｐ型ＧａＡｌＡ
ｓ電流拡散層４８の形成に換えて、気相成長法によって
厚さ４０μｍのｐ型ＧａＰ電流拡散層５０を形成する。
【００６３】以上のように本実施形態においては、上述
した他の実施形態と同様に、ｎ型ＧａＰ基板３０が可視
光を透過するため、可視光に対して高い光放射率を有す
る半導体発光素子を得ることができる。また、ｎ型Ｉｎ
ＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０の接
着後にｎ型ＩｎＧａＡｌＰバッファー層３４上への発光
部２０の形成を行うため、接着工程における熱処理が発
光部２０の特性に影響を及ぼさないようにすることがで
き、接着工程における熱処理の温度範囲の制限が緩和さ
れる。
した他の実施形態と同様に、ｎ型ＧａＰ基板３０が可視
光を透過するため、可視光に対して高い光放射率を有す
る半導体発光素子を得ることができる。また、ｎ型Ｉｎ
ＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０の接
着後にｎ型ＩｎＧａＡｌＰバッファー層３４上への発光
部２０の形成を行うため、接着工程における熱処理が発
光部２０の特性に影響を及ぼさないようにすることがで
き、接着工程における熱処理の温度範囲の制限が緩和さ
れる。
【００６４】さらに、ｐ型ＧａＰ電流拡散層５０の膜厚
を、上述した第４実施形態のｐ型ＧａＡｌＡｓ電流拡散
層５０の膜厚である７．０μｍよりも厚い、４０μｍで
形成することができるので、上部電極２４から電流の広
がりを上述した第２実施形態と同程度に広くすることが
できる。このため、上述した第４実施形態よりも高い光
出力を得ることができる。
を、上述した第４実施形態のｐ型ＧａＡｌＡｓ電流拡散
層５０の膜厚である７．０μｍよりも厚い、４０μｍで
形成することができるので、上部電極２４から電流の広
がりを上述した第２実施形態と同程度に広くすることが
できる。このため、上述した第４実施形態よりも高い光
出力を得ることができる。
【００６５】〔第６実施形態〕本発明の第２実施形態に
おいては、ＧａＰ基板上にＧａＡｓ基板に格子整合され
たＩｎＧａＡｌＰバッファー層が接着され、かつ発光部
に多重量子井戸構造活性層を用いている。このことによ
り、光の発光効率が向上すると共に、製造工程において
接着後に発光部を形成でき、さらに発光効率が大きくな
っている。以下、詳細に説明する。
おいては、ＧａＰ基板上にＧａＡｓ基板に格子整合され
たＩｎＧａＡｌＰバッファー層が接着され、かつ発光部
に多重量子井戸構造活性層を用いている。このことによ
り、光の発光効率が向上すると共に、製造工程において
接着後に発光部を形成でき、さらに発光効率が大きくな
っている。以下、詳細に説明する。
【００６６】本発明の第６の実施形態にかかる半導体発
光素子の断面図を図１４に示す。図１４に示されるよう
に、厚さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ０．
５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着さ
れている。このｎ型ＩｎＧａＡｌＰバッファー層３４上
には、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１
４、厚さ０．６μｍの多重量子井戸構造活性層５２、厚
さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる
発光部２０が形成されている。
光素子の断面図を図１４に示す。図１４に示されるよう
に、厚さ２５０μｍのｎ型ＧａＰ基板３０上に厚さ０．
５μｍのｎ型ＩｎＧａＡｌＰバッファー層３４が接着さ
れている。このｎ型ＩｎＧａＡｌＰバッファー層３４上
には、厚さ０．６μｍのｎ型ＩｎＡｌＰクラッド層１
４、厚さ０．６μｍの多重量子井戸構造活性層５２、厚
さ０．６μｍのｐ型ＩｎＡｌＰクラッド層１８からなる
発光部２０が形成されている。
【００６７】この発光部２０上には厚さ０．１μｍのｐ
型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μｍ
のｐ＋型ＧａＡｓコンタクト層３８が形成され、ｐ＋型
ＧａＡｓコンタクト層３８上の中央付近に電流ブロック
層４０が形成されている。ｐ ＋型ＧａＡｓコンタクト層
３８および電流ブロック層４０上にはＩＴＯ透明電極４
２が形成されている。そして、ＩＴＯ透明電極４２の上
面中央付近の電流ブロック層４０に対応する位置には上
部電極２４が、ｎ型ＧａＰ基板３０の下面の中心から外
れた箇所に下部電極２６が形成されている。ＩＴＯ透明
電極４２の上面のうち上部電極２４が形成されていない
部分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下
面のうち下部電極２６が形成されていない部分は下部開
口部３２をなしている。即ち、本実施形態は、上述した
第２実施形態におけるＩｎＧａＡｌＰ活性層１６に換え
て、多重量子井戸構造活性層５２を形成している。これ
以外は第２実施形態と同様の構成である。
型ＧａＡｌＡｓ中間ギャップ層３６、厚さ０．０５μｍ
のｐ＋型ＧａＡｓコンタクト層３８が形成され、ｐ＋型
ＧａＡｓコンタクト層３８上の中央付近に電流ブロック
層４０が形成されている。ｐ ＋型ＧａＡｓコンタクト層
３８および電流ブロック層４０上にはＩＴＯ透明電極４
２が形成されている。そして、ＩＴＯ透明電極４２の上
面中央付近の電流ブロック層４０に対応する位置には上
部電極２４が、ｎ型ＧａＰ基板３０の下面の中心から外
れた箇所に下部電極２６が形成されている。ＩＴＯ透明
電極４２の上面のうち上部電極２４が形成されていない
部分は上部開口部２８をなし、ｎ型ＧａＰ基板３０の下
面のうち下部電極２６が形成されていない部分は下部開
口部３２をなしている。即ち、本実施形態は、上述した
第２実施形態におけるＩｎＧａＡｌＰ活性層１６に換え
て、多重量子井戸構造活性層５２を形成している。これ
以外は第２実施形態と同様の構成である。
【００６８】本実施形態に係る半導体発光素子の製造工
程は、上述した第２実施形態の製造工程を説明する図８
（ａ）において、ＭＯＣＶＤ法によるＩｎＡｌＰ活性層
１６の形成に換えて、多重量子井戸構造活性層５２を形
成する。例えば、Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）
０．５ＰのＧａとＡｌの比を交互に変化させて、バンド
ギャップが交互に異なる井戸層と障壁層を気相成長法で
積層することにより、多重量子井戸構造活性層５２を形
成する。
程は、上述した第２実施形態の製造工程を説明する図８
（ａ）において、ＭＯＣＶＤ法によるＩｎＡｌＰ活性層
１６の形成に換えて、多重量子井戸構造活性層５２を形
成する。例えば、Ｉｎ０．５（Ｇａ１−ｘＡｌｘ）
０．５ＰのＧａとＡｌの比を交互に変化させて、バンド
ギャップが交互に異なる井戸層と障壁層を気相成長法で
積層することにより、多重量子井戸構造活性層５２を形
成する。
【００６９】以上のように本実施形態においては、上述
した他の実施形態と同様に、ｎ型ＧａＰ基板３０が可視
光を透過するため、可視光に対して高い光放射率を有す
る半導体発光素子を得ることができる。また、ｎ型Ｉｎ
ＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０の接
着後にｎ型ＩｎＧａＡｌＰバッファー層３４上へ発光部
２０の形成を行うため、接着工程における熱処理が発光
部２０の特性に影響を及ぼさないようにすることがで
き、接着工程における熱処理の温度範囲の制限が緩和さ
れる。
した他の実施形態と同様に、ｎ型ＧａＰ基板３０が可視
光を透過するため、可視光に対して高い光放射率を有す
る半導体発光素子を得ることができる。また、ｎ型Ｉｎ
ＧａＡｌＰバッファー層３４とｎ型ＧａＰ基板３０の接
着後にｎ型ＩｎＧａＡｌＰバッファー層３４上へ発光部
２０の形成を行うため、接着工程における熱処理が発光
部２０の特性に影響を及ぼさないようにすることがで
き、接着工程における熱処理の温度範囲の制限が緩和さ
れる。
【００７０】さらに、発光部２０の活性層として、多重
量子井戸構造活性層５２を用いたので、上述した第２実
施形態に比してより大きな光出力を得ることができる。
量子井戸構造活性層５２を用いたので、上述した第２実
施形態に比してより大きな光出力を得ることができる。
【００７１】なお、本発明は上記実施形態に限定されず
種々に変形可能である。例えば、半導体材料は必ずしも
ＧａＡｓやＧａＰ等には限られない。また、半導体発光
素子に限らず受光素子、光制御素子等光を用いた半導体
素子一般に適用でき、発光効率を向上できる。さらに、
本発明は、半導体発光素子に限らず、一般の半導体素子
に適用することもできる。
種々に変形可能である。例えば、半導体材料は必ずしも
ＧａＡｓやＧａＰ等には限られない。また、半導体発光
素子に限らず受光素子、光制御素子等光を用いた半導体
素子一般に適用でき、発光効率を向上できる。さらに、
本発明は、半導体発光素子に限らず、一般の半導体素子
に適用することもできる。
【００７２】本発明の基本的な考え方は、第１の半導体
基板上に格子整合されたバッファー層を形成し、このバ
ッファー層に第２の半導体基板を接着した後に、第１の
半導体基板を除去することにある。このため、第２の半
導体基板上に、第１の半導体基板に格子整合されたバッ
ファー層を得ることができる。そして、このバッファー
層の材質を適宜選択しておくことにより、高品質な半導
体層をエピタキシャル成長により形成することができ
る。
基板上に格子整合されたバッファー層を形成し、このバ
ッファー層に第２の半導体基板を接着した後に、第１の
半導体基板を除去することにある。このため、第２の半
導体基板上に、第１の半導体基板に格子整合されたバッ
ファー層を得ることができる。そして、このバッファー
層の材質を適宜選択しておくことにより、高品質な半導
体層をエピタキシャル成長により形成することができ
る。
【００７３】また、バッファー層に第２の半導体基板を
接着した後に、このバッファー層上に半導体層を形成す
ることとしたので、半導体層の特性が接着工程における
熱処理によって劣化することを回避することができる。
接着した後に、このバッファー層上に半導体層を形成す
ることとしたので、半導体層の特性が接着工程における
熱処理によって劣化することを回避することができる。
【００７４】
【発明の効果】以上説明したように、本発明に係る半導
体素子の製造方法によれば、第１の半導体基板上に形成
した第１の半導体層に第２の半導体基板を接着した後
に、第１の半導体基板を除去し、この第１の半導体基板
を除去した第１の半導体層の面に第２の半導体層を形成
することとしたので、第１の半導体層に第２の半導体基
板を接着する際の熱処理による影響を第２の半導体層に
及ぼさないようにすることができる。
体素子の製造方法によれば、第１の半導体基板上に形成
した第１の半導体層に第２の半導体基板を接着した後
に、第１の半導体基板を除去し、この第１の半導体基板
を除去した第１の半導体層の面に第２の半導体層を形成
することとしたので、第１の半導体層に第２の半導体基
板を接着する際の熱処理による影響を第２の半導体層に
及ぼさないようにすることができる。
【００７５】また、本発明に係る半導体発光素子の製造
方法によれば、ＧａＡｓ基板上に形成したＩｎＧａＡｌ
Ｐ系のバッファー層にＧａＰ基板を接着した後に、Ｇａ
Ａｓ基板を除去し、このＧａＡｓ基板を除去したバッフ
ァー層の面に発光層を形成することとしたので、バッフ
ァー層にＧａＰ基板を接着する際の熱処理による影響を
発光層に及ぼさないようにすることができる。このた
め、半導体発光素子の発光効率を良好なものにすること
ができる。
方法によれば、ＧａＡｓ基板上に形成したＩｎＧａＡｌ
Ｐ系のバッファー層にＧａＰ基板を接着した後に、Ｇａ
Ａｓ基板を除去し、このＧａＡｓ基板を除去したバッフ
ァー層の面に発光層を形成することとしたので、バッフ
ァー層にＧａＰ基板を接着する際の熱処理による影響を
発光層に及ぼさないようにすることができる。このた
め、半導体発光素子の発光効率を良好なものにすること
ができる。
【図１】本発明の第１実施形態に係る半導体発光素子の
断面図である。
断面図である。
【図２】本発明の第１実施形態に係る半導体発光素子の
各製造工程における、半導体発光素子の断面図である
（その１）。
各製造工程における、半導体発光素子の断面図である
（その１）。
【図３】本発明の第１実施形態に係る半導体発光素子の
各製造工程における、半導体発光素子の断面図である
（その２）。
各製造工程における、半導体発光素子の断面図である
（その２）。
【図４】本発明の第１実施形態に係る半導体発光素子の
製造工程時の熱処理温度と光出力および動作電圧の関係
を表すグラフである。
製造工程時の熱処理温度と光出力および動作電圧の関係
を表すグラフである。
【図５】従来の半導体発光素子と第１実施形態の半導体
発光素子と第３実施形態の半導体発光素子における赤色
と黄色の発光効率を表にまとめて示す図である。
発光素子と第３実施形態の半導体発光素子における赤色
と黄色の発光効率を表にまとめて示す図である。
【図６】本発明の第２実施形態に係る半導体発光素子の
断面図である。
断面図である。
【図７】本発明の第２実施形態に係る半導体発光素子の
各製造工程における、半導体発光素子の断面図である。
各製造工程における、半導体発光素子の断面図である。
【図８】本発明の第２実施形態に係る半導体発光素子の
各製造工程における、半導体発光素子の断面図である。
各製造工程における、半導体発光素子の断面図である。
【図９】本発明の第３実施形態に係る半導体発光素子の
断面図である。
断面図である。
【図１０】本発明の第３実施形態に係る半導体発光素子
の各製造工程の一部における、半導体発光素子の断面図
である。
の各製造工程の一部における、半導体発光素子の断面図
である。
【図１１】本発明の第４実施形態に係る半導体発光素子
の断面図である。
の断面図である。
【図１２】本発明の第４実施形態に係る半導体発光素子
の各製造工程の一部における、半導体発光素子の断面図
である。
の各製造工程の一部における、半導体発光素子の断面図
である。
【図１３】本発明の第５実施形態に係る半導体発光素子
の断面図である。
の断面図である。
【図１４】本発明の第６実施形態に係る半導体発光素子
の断面図である。
の断面図である。
【図１５】従来の半導体発光素子の断面図である。
１０ ｎ型ＧａＡｓ基板 １２ ｎ型ＧａＡｓバッファー層 １４ ｎ型ＩｎＡｌＰクラッド層 １６ ＩｎＧａＡｌＰ活性層 １８ ｐ型ＩｎＡｌＰクラッド層 ２０ 発光部 ２２ ｐ型ＧａＰ電流拡散層 ２４ 上部電極 ２６ 下部電極 ２８ 上部開口部 ３０ ｎ型ＧａＰ基板 ３２ 下部開口部 ３４ ｎ型ＩｎＧａＡｌＰバッファー層 ３６ ｐ型ＧａＡｌＡｓ中間ギャップ層 ３８ ｐ＋型ＧａＡｓコンタクト層 ４０ 電流ブロック層 ４２ ＩＴＯ透明電極 ４４ ｎ型ＧａＡｓバッファー層 ４６ ｎ型ＧａＰ接着層 ４８ ｐ型ＧａＡｌＡｓ電流拡散層 ５０ ｐ型ＧａＰ電流拡散層 ５２ 多重量子井戸構造活性層
Claims (13)
- 【請求項１】第１の半導体基板上に、この第１の半導体
基板と格子整合する１又は複数の第１の半導体層を形成
する工程と、 前記第１の半導体層に第２の半導体基板を接着する工程
と、 前記第１の半導体基板を除去する工程と、 前記第１の半導体層の前記第１の半導体基板を除去した
面に、１又は複数の第２の半導体層を形成する工程と、 を備えるすることを特徴とする半導体素子の製造方法。 - 【請求項２】前記第１の半導体基板の材料がＧａＡｓで
あり、 前記第２の半導体基板の材料がＧａＰであり、 前記第１の半導体層は、エピタキシャル成長により形成
され、 前記第２の半導体層も、エピタキシャル成長により形成
される、 ことを特徴とする請求項１に記載の半導体素子の製造方
法。 - 【請求項３】ＧａＡｓ基板上に、このＧａＡｓ基板と格
子整合する１又は複数のＩｎＧａＡｌＰ系のバッファー
層を形成する工程と、 前記バッファー層にＧａＰ基板を接着する工程と、 前記ＧａＡｓ基板を除去する工程と、 前記バッファー層の前記ＧａＡｓ基板を除去した面に、
ＩｎＧａＡｌＰ系の活性層とＩｎＡｌＰ系又はＩｎＧａ
ＡｌＰ系のクラッド層とを含むダブルへテロ構造の発光
層を形成する工程と、 を備えることを特徴とする半導体発光素子の製造方法。 - 【請求項４】前記バッファー層は、エピタキシャル成長
により形成され、 前記発光層もエピタキシャル成長により形成される、 ことを特徴とする請求項３に記載の半導体発光素子の製
造方法。 - 【請求項５】前記ＧａＰ基板はｎ型のＧａＰ基板であ
る、ことを特徴とする請求項３又は請求項４に記載の半
導体発光素子の製造方法。 - 【請求項６】前記ＧａＰ基板を前記バッファー層に接着
する前に、前記ＧａＰ基板上に、このＧａＰ基板と格子
整合する接着層を形成し、この接着層を前記前記バッフ
ァー層と接着する、ことを特徴とする請求項３乃至請求
項５のいずれかに記載の半導体発光素子の製造方法。 - 【請求項７】前記バッファー層のＡｌ組成比が、前記Ｉ
ｎＧａＡｌＰ系の活性層のＡｌ組成比より大きい、こと
を特徴とする請求項３乃至請求項６のいずれかに記載の
半導体発光素子の製造方法。 - 【請求項８】前記ＩｎＡｌＰ又はＩｎＧａＡｌＰ系クラ
ッド層におけるｐ型の不純物として、Ｚｎを用いたこと
を特徴とする請求項３乃至請求項７のいずれかに記載の
半導体発光素子の製造方法。 - 【請求項９】前記バッファー層に前記ＧａＰ基板を接着
する工程では、７００℃以上の温度での加熱処理を行
う、ことを特徴とする請求項３乃至請求項８のいずれか
に記載の半導体発光素子の製造方法。 - 【請求項１０】前記ＧａＡｓ基板の面方位を（１、０、
０）面から［０、０、１］方向に、７°以上１６°以下
の範囲で傾斜した、ことを特徴とする請求項３乃至請求
項９のいずれかに記載の半導体発光素子。 - 【請求項１１】前記発光層上に透明電極を形成する工程
を、 さらに備えることを特徴とする請求項３乃至請求項１０
のいずれかに記載の半導体発光素子の製造方法。 - 【請求項１２】前記発光層上にＧａＡｌＰ系またはＧａ
Ｐ系からなる電流拡散層を形成する工程を、 さらに備えることを特徴とする請求項３乃至請求項１０
のいずれかに記載の半導体発光素子の製造方法。 - 【請求項１３】前記ＩｎＧａＡｌＰ系の活性層が多重量
子井戸構造である、ことを特徴とする請求項３乃至請求
項１２に記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32111799A JP3725382B2 (ja) | 1999-11-11 | 1999-11-11 | 半導体素子の製造方法および半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32111799A JP3725382B2 (ja) | 1999-11-11 | 1999-11-11 | 半導体素子の製造方法および半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144322A true JP2001144322A (ja) | 2001-05-25 |
| JP3725382B2 JP3725382B2 (ja) | 2005-12-07 |
Family
ID=18129018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32111799A Expired - Fee Related JP3725382B2 (ja) | 1999-11-11 | 1999-11-11 | 半導体素子の製造方法および半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3725382B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586773B2 (en) | 2000-10-31 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device |
| WO2004015785A1 (ja) * | 2002-08-07 | 2004-02-19 | Shin-Etsu Handotai Co.,Ltd. | 発光素子の製造方法及び発光素子 |
| US7038245B2 (en) | 2002-03-14 | 2006-05-02 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device having angled side surface |
| US7166865B2 (en) | 2003-10-31 | 2007-01-23 | Sharp Kabushiki Kaisha | Semiconductor light emitting device and method for manufacturing same |
| JP2007258320A (ja) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 発光素子 |
| JP2009515340A (ja) * | 2005-10-31 | 2009-04-09 | トラスティーズ オブ ボストン ユニバーシティ | テクスチャ出しされた半導体層を特徴とする光学装置 |
| US7541621B2 (en) | 2004-08-25 | 2009-06-02 | Sharp Kabushiki Kaisha | Semiconductor light emitting device having a current narrowing portion and manufacturing method for semiconductor light emitting device |
| EP2101361A2 (en) | 2008-03-10 | 2009-09-16 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer |
| JP2009218312A (ja) * | 2008-03-10 | 2009-09-24 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US7728340B2 (en) | 2005-12-22 | 2010-06-01 | Hitachi Cable, Ltd. | Semiconductor light-emitting device |
| US7759148B2 (en) | 2007-03-16 | 2010-07-20 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
| US7829911B2 (en) | 2007-04-25 | 2010-11-09 | Hitachi Cable, Ltd. | Light emitting diode |
| KR101030068B1 (ko) | 2002-07-08 | 2011-04-19 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자 |
| US8115192B2 (en) | 2008-09-12 | 2012-02-14 | Kabushiki Kaisha Toshiba | Light emitting device |
| KR20150137616A (ko) * | 2014-05-30 | 2015-12-09 | 엘지이노텍 주식회사 | 발광소자 |
-
1999
- 1999-11-11 JP JP32111799A patent/JP3725382B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586773B2 (en) | 2000-10-31 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device |
| US7038245B2 (en) | 2002-03-14 | 2006-05-02 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device having angled side surface |
| US7329903B2 (en) | 2002-03-14 | 2008-02-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element having three side surfaces inclined to connect the top and bottom surfaces of the transparent substrate |
| KR101030068B1 (ko) | 2002-07-08 | 2011-04-19 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자 |
| WO2004015785A1 (ja) * | 2002-08-07 | 2004-02-19 | Shin-Etsu Handotai Co.,Ltd. | 発光素子の製造方法及び発光素子 |
| JP2004071896A (ja) * | 2002-08-07 | 2004-03-04 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| US7553685B2 (en) | 2002-08-07 | 2009-06-30 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating light-emitting device and light-emitting device |
| US7166865B2 (en) | 2003-10-31 | 2007-01-23 | Sharp Kabushiki Kaisha | Semiconductor light emitting device and method for manufacturing same |
| CN100385692C (zh) * | 2003-10-31 | 2008-04-30 | 夏普株式会社 | 半导体发光器件及其制造方法 |
| US7541621B2 (en) | 2004-08-25 | 2009-06-02 | Sharp Kabushiki Kaisha | Semiconductor light emitting device having a current narrowing portion and manufacturing method for semiconductor light emitting device |
| JP2009515340A (ja) * | 2005-10-31 | 2009-04-09 | トラスティーズ オブ ボストン ユニバーシティ | テクスチャ出しされた半導体層を特徴とする光学装置 |
| US7728340B2 (en) | 2005-12-22 | 2010-06-01 | Hitachi Cable, Ltd. | Semiconductor light-emitting device |
| JP2007258320A (ja) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 発光素子 |
| US7759148B2 (en) | 2007-03-16 | 2010-07-20 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor optical device |
| US7829911B2 (en) | 2007-04-25 | 2010-11-09 | Hitachi Cable, Ltd. | Light emitting diode |
| JP2009218312A (ja) * | 2008-03-10 | 2009-09-24 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| EP2101361A3 (en) * | 2008-03-10 | 2009-10-21 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer |
| EP2101361A2 (en) | 2008-03-10 | 2009-09-16 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer |
| JP4594993B2 (ja) * | 2008-03-10 | 2010-12-08 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| US8299480B2 (en) | 2008-03-10 | 2012-10-30 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer |
| US8115192B2 (en) | 2008-09-12 | 2012-02-14 | Kabushiki Kaisha Toshiba | Light emitting device |
| US8384063B2 (en) | 2008-09-12 | 2013-02-26 | Kabushiki Kaisha Toshiba | Light emitting device |
| KR20150137616A (ko) * | 2014-05-30 | 2015-12-09 | 엘지이노텍 주식회사 | 발광소자 |
| KR102164063B1 (ko) * | 2014-05-30 | 2020-10-12 | 엘지이노텍 주식회사 | 발광소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3725382B2 (ja) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4091261B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP6701385B2 (ja) | 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法 | |
| US9093596B2 (en) | Epitaxial wafer for light emitting diode, light emitting diode chip and methods for manufacturing the same | |
| JP3298390B2 (ja) | 窒化物半導体多色発光素子の製造方法 | |
| JP2012114184A (ja) | 発光ダイオード | |
| JP3725382B2 (ja) | 半導体素子の製造方法および半導体発光素子の製造方法 | |
| JPH05251739A (ja) | 半導体発光デバイス | |
| JP2002353499A (ja) | 半導体発光素子 | |
| WO2014167773A1 (ja) | 半導体発光素子及びその製造方法 | |
| JP3325713B2 (ja) | 半導体発光素子の製法 | |
| JP2002185044A (ja) | 窒化物半導体多色発光素子 | |
| KR20090076163A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| JPH09266326A (ja) | ３族窒化物化合物半導体発光素子 | |
| JP4313478B2 (ja) | ＡｌＧａＩｎＰ発光ダイオード | |
| JPH08255929A (ja) | 半導体発光素子の製法 | |
| JP4569858B2 (ja) | 発光素子の製造方法 | |
| JP2000174341A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR101232069B1 (ko) | 발광 소자 및 그 제조 방법 | |
| JPH1065214A (ja) | 半導体発光素子の製造方法 | |
| JPH10173220A (ja) | 半導体発光素子の製法 | |
| JP2950316B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP4065686B2 (ja) | 光半導体装置の製造方法及び光半導体装置 | |
| WO2021138873A1 (zh) | 半导体结构及其衬底、半导体结构及其衬底的制作方法 | |
| KR100608919B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| WO2021138871A1 (zh) | 半导体结构及其衬底、半导体结构及其衬底的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041008 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050921 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3725382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |