JP4569858B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP4569858B2
JP4569858B2 JP2003390022A JP2003390022A JP4569858B2 JP 4569858 B2 JP4569858 B2 JP 4569858B2 JP 2003390022 A JP2003390022 A JP 2003390022A JP 2003390022 A JP2003390022 A JP 2003390022A JP 4569858 B2 JP4569858 B2 JP 4569858B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
electrode
current diffusion
auxiliary current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003390022A
Other languages
English (en)
Other versions
JP2005150645A (ja
Inventor
雅人 山田
雅宣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003390022A priority Critical patent/JP4569858B2/ja
Publication of JP2005150645A publication Critical patent/JP2005150645A/ja
Application granted granted Critical
Publication of JP4569858B2 publication Critical patent/JP4569858B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

この発明は発光素子及びその製造方法に関する。
特開平5−275740号公報 特開2001−68731号公報
(AlGa1−xIn1−yP混晶(ただし、0≦x≦1,0≦y≦1;以下、AlGaInP混晶、あるいは単にAlGaInPとも記載する)により発光層部が形成された発光素子は、薄いAlGaInP活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。
例えば、AlGaInP発光素子を例に取れば、n型GaAs基板上にヘテロ形成させる形にて、n型GaAsバッファ層、n型AlGaInPクラッド層、AlGaInP活性層、p型AlGaInPクラッド層をこの順序にて積層し、ダブルへテロ構造をなす発光層部を形成する。発光層部への通電は、素子表面に形成された電極を介して行なわれる。ここで、電極は遮光体として作用するため、例えば発光層部主表面の中央部のみを覆う形で形成され、その周囲の電極非形成領域から光を取り出すようにする。
この場合、電極の面積をなるべく小さくしたほうが、電極の周囲に形成される光取出領域の面積を大きくできるので、光取出し効率を向上させる観点において有利である。従来、電極形状の工夫により、素子内に効果的に電流を拡げて光取出量を増加させる試みがなされているが、この場合も電極面積の増大はいずれにしろ避けがたく、光取出面積の減少により却って光取出量が制限されるジレンマに陥っている。また、クラッド層のドーパントのキャリア濃度ひいては導電率は、活性層内でのキャリアの発光再結合を最適化するために多少低めに抑えられており、面内方向には電流が広がりにくい傾向がある。これは、電極被覆領域に電流密度が集中し、光取出領域における実質的な光取出量が低下してしまうことにつながる。そこで、クラッド層と電極との間に、キャリア濃度を高めた低抵抗率のGaP等からなる電流拡散層を形成する方法が採用されている。該電流拡散層は、特許文献1及び特許文献2に開示されているごとく、厚く形成することで素子基板に兼用させることもできる。
上記のような発光素子における電流拡散層は、発光層部とともに、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:以下、MOVPE法ともいう) により形成されることが多かった。この場合、電流拡散層は、面内方向に電流を十分に拡げるために、層厚をある程度大きく設定すること、例えば発光層部よりは厚みを大きくして形成されるのが一般的である。しかし、MOVPE法は層成長速度が小さく、十分な厚さの電流拡散層を成長させるには非常な長時間を要し、製造能率の低下とコストの増大を招く問題がある。
また、GaPはGaAs(ひいては、その上に成長されるAlGaInP発光層部)よりも格子定数が相当大きいため、発光層部の品質向上の観点からGaAs基板上にAlGaInP発光層部をエピタキシャル成長し、その上にGaP等からなる電流拡散層をさらに成長する工程が採用される。しかし、厚膜の電流拡散層をMOVPE法によりエピタキシャル成長する際に、その下地となる発光層部はMOVPE法の高温の熱履歴に長時間曝されることになり、p−n接合を形成するためのp型ドーパントやn型ドーパントの層厚方向の濃度プロファイルが熱拡散によって崩れ、発光層部の内部量子効率低下につながる問題を生ずる。具体的には、ノンドープにて形成した活性層に両側のクラッド層からのドーパントが拡散により浸透して電子/正孔の発光再結合の確率が減少し、発光強度の劣化が著しくなる。
また、電流拡散層は、特許文献2に開示されているように、発光層部の両面に設けることが電流拡散効果と、層側面からの光取出効率をそれぞれ改善する上でより望ましいといえる。しかし、AlGaInP発光層部の両面に、これと格子定数が大きく異なるGaP等の電流拡散層を成長しようとした場合、第一の電流拡散層は発光層部の成長後に形成可能であるが、第二の電流拡散層を、発光層部の成長に先立ってGaAs基板上に成長することは、前述のごとく発光層部の品質確保の観点から困難である。従って、次のような工程が採用されることとなる。すなわち、GaAs基板の第二主表面上にAlGaInP発光層部をMOVPE法にて成長後、該発光層部の第二主表面にGaP等からなる第一の電流拡散層をMOVPE法にて成長する。次に、発光層部の第一主表面側からGaAs基板を除去し、該発光層部の第一主表面にGaP等からなる第二の電流拡散層をMOVPE法にて成長する。しかし、この工程を採用した場合、GaAs基板の剥離後において発光層部に、第二の電流拡散層を成長するためのMOVPE法の熱履歴がさらに加わることになり、発光層部のドーパントプロファイルの熱拡散による劣化がさらに著しくなる問題がある。
本発明の課題は、AlGaInP発光層部の両主表面側に電流拡散層が形成されているにもかかわらず、電流拡散層を効率よく形成でき、また、発光層部のドーパントプロファイルの熱拡散による劣化も抑制できる発光素子の製造方法を提供することにある。
課題を解決するための手段及び作用・効果
上記の課題を解決するために、本発明の発光素子は、
組成式(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成された第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序で積層されたダブルへテロ構造を有する発光層部と、
発光層部の第一導電型クラッド層が形成する主表面側を第一主表面側として、発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体が、該発光層部の第二主表面側にハイドライド気相成長法により厚さ10μm以上に形成された透明厚膜半導体層と、
発光層部の第一主表面側に、MOVPE法により透明厚膜半導体層よりも薄く形成され、GaAsと格子整合するIII−V族化合物半導体にて構成された補助電流拡散層とを有し、
補助電流拡散層の第一主表面の一部を覆う形で、発光層部へ発光駆動電圧を印加するための第一電極を形成する一方、補助電流拡散層の第一主表面から少なくとも活性層の第二主表面までの区間を、第一主表面の一部領域において切り欠くことにより電極用切欠き部を形成し、その電極用切欠き部の底面に第一電極とは異極性となる第二電極を配置したことを特徴とする。
また、上記の課題を解決するために、本発明の発光素子の製造方法は、
<100>方向又は<111>方向を基準方向として、該基準方向に対するオフアングルが10°以上20°以下の主軸を有するGaAs単結晶基板の第二主表面上に、GaAsと格子整合するIII−V族化合物半導体にて構成された補助電流拡散層をMOVPE法にて成長する補助電流拡散層成長工程と、
該補助電流拡散層の第二主表面上に、組成式(Al Ga 1−x In 1−y P(ただし、0≦x≦1,0≦y≦1)にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成された第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序で積層されたダブルへテロ構造を有する発光層部をMOVPE法にて成長する発光層部成長工程と、
該発光層部の第二主表面上に、該発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体が、該発光層部の第二主表面側にハイドライド気相成長法により厚さ10μm以上で、かつ補助電流拡散層よりも厚い透明厚膜半導体層を成長する透明厚膜半導体層成長工程と、
補助電流拡散層の第一主表面側からGaAs単結晶基板を除去する基板除去工程と、
補助電流拡散層の第一主表面の一部を覆う形で、発光層部へ発光駆動電圧を印加するための第一電極を形成する第一電極形成工程と、
補助電流拡散層の第一主表面から少なくとも活性層の第二主表面までの区間を、第一主表面の一部領域において切り欠くことにより電極用切欠き部を形成する電極用切欠き部形成工程と、
電極用切欠き部の底面に第一電極とは異極性となる第二電極を形成する第二電極形成工程と、
を含むことを特徴とする。
本発明において、「GaAsと格子整合する化合物半導体」とは、応力による格子変位を生じていないバルク結晶状態にて見込まれる、当該の化合物半導体の格子定数をa1、同じくGaAsの格子定数をa0として、{|a1−a0|/a0}×100(%)にて表される格子不整合率が、1%以内に収まっている化合物半導体のことをいう。また、「組成式(Alx’Ga1−x’y’In1−y’P(ただし、0≦x’≦1,0≦y’≦1)にて表される化合物のうち、GaAsと格子整合する化合物」のことを、「GaAsと格子整合するAlGaInP」などと記載する。また、活性層は、AlGaInPの単一層として構成してもよいし、互いに組成の異なるAlGaInPからなる障壁層と井戸層とを交互に積層した量子井戸層として構成してもよい(量子井戸層全体を、一層の活性層とみなす)。
本発明の発光素子は、GaAsと格子整合するAlGaInPにて発光層部を構成し、面内方向の電流拡散効果を高めるために、該発光層部の第一主表面側に補助電流拡散層を、また、第二主表面側に導電層として機能する透明厚膜半導体層を厚さ10μm以上で形成している。このうち、補助電流拡散層は発光層部と同様に、GaAsと格子整合するIII−V族化合物半導体にて構成する。これにより、該補助電流拡散層は、発光層部に先立ってGaAs単結晶基板上にMOVPE法によりエピタキシャル成長することができ、補助電流拡散層成長時の熱履歴を発光層部に及ばなくすることができる。
他方、透明厚膜半導体層はハイドライド気相成長法により成長する。ハイドライド気相成長法(Hydride Vapor Phase Epitaxial Growth Method:以下、HVPE法という)は、蒸気圧の低いGa(ガリウム)を塩化水素との反応により気化しやすいGaClに転換し、該GaClを媒介とする形でV族元素源ガスとGaとを反応させることにより、III−V族化合物半導体層の気相成長を行なう方法である。例えば、MOVPE法によるIII−V族化合物半導体層の成長速度は例えば約4μm/時程度と小さく、薄い発光層部の成長には適していても、10μm以上もの厚さを有する透明厚膜半導体層の成長には、能率の点で明らかに不利である。これに対して、HVPE法の層成長速度は例えば約9μm/時とMOVPE法の2倍以上にも及び、HVPE法によると層成長速度をMOVPE法よりも大きくでき、透明厚膜半導体層を非常に高能率にて形成できるほか、高価な有機金属を使用しないので、原材料費をMOVPE法よりもはるかに低く抑えることができる。
なお、MOVPE法を用いて成長された層は、有機金属に由来したCやHの残留量が多くなるが、本発明にて採用する透明厚膜半導体層は有機金属を用いないHVPE法にて成長されるので、有機金属に由来したCやHの残留も生じにくく、高品質で導電率の良好な層をより容易に得ることができる。具体的には、透明厚膜半導体層中のC濃度及びH濃度を、例えばそれぞれ7×1017/cm以下に留めること、ひいては、検出限界以下(例えば1×1017/cm程度あるいはそれ以下)とすることも比較的容易である。
透明厚膜半導体層は、発光層部を補助電流拡散層の第二主表面側にエピタキシャル成長した後、その発光層部の第二主表面側にエピタキシャル成長されるので、該透明厚膜半導体層の成長熱履歴が発光層部にも加わることになる。しかし、AlGaInPからなる補助電流拡散層は、発光層部よりも先に成長されるので、発光層部に加わる成長熱履歴は透明厚膜半導体層成長時の1回で済むことになり、しかも本発明ではこれを成長速度の大きいHVPE法にて行なうので、厚い半導体層を成長するにもかかわらず、発光層部が成長の熱履歴に曝される時間は比較的短くて済む。その結果、発光層部のドーパントプロファイルの熱拡散による劣化が大幅に軽減される。
補助電流拡散層を構成する、GaAsと格子整合するIII−V族化合物半導体としては、AlGaAsあるいはAlGaInPを用いることができる。このような補助電流拡散層は、AlGaInPからなる発光層部とともに、成長速度の遅いMOVPE法を用いて形成されるが、補助電流拡散層の厚さは透明厚膜半導体層よりも薄いので、製造能率低下も引き起こしにくい。そして、透明厚膜半導体層が発光層部の第二主表面側にのみ設けられ、第一主表面側がそれよりも薄い補助電流拡散層となることで、発光素子全体の層厚を減少させることができる。これにより、素子を発光通電したときのジュール発熱に対する層厚方向の放熱が促進され、ひいては素子寿命を向上させることができる。特に、高輝度表示素子(例えば交通信号用あるいは大画面ディスプレイ用など)、あるいは照明用素子等の大電流が多面発光素子においては、素子厚削減による放熱改善効果が著しい。この場合、補助電流拡散層を成長する際にドーパント濃度(有効キャリア濃度)をこれと接するクラッド層よりも高く設定しておけば、補助電流拡散層として最終的に必要なシート抵抗を確保するための、ドーパントの追加拡散量を少なくすることができ、該追加拡散工程の効率化を図ることができる。また、補助電流拡散層の第一主表面から少なくとも活性層の第二主表面までの区間を、第一主表面の一部領域において切り欠くことにより電極用切欠き部を形成し、その電極用切欠き部の底面に第一電極部とは異極性となる第二電極部を配置するので(以下、同面側電極取出構造ともいう)、極性の異なる電極を補助電流拡散層の同じ主表面側に形成でき、電極形成の工程を簡略化することができる。
この場合、補助電流拡散層の第一主表面側において、第一電極の周囲領域を主光取出面とすることができる。なお、素子の「光取出面」とは、発光光束が外部に取出可能となっている素子表面のことであり、「主光取出面」とは、素子チップの主表面に形成される光取出面のことをいう。また、上記主光取出面以外にも、後述の透明厚膜半導体層の側面などが光取出面を構成可能である。
例えば、III族窒化物系の青色発光素子は、III族窒化物のエピタキシャル成長用の基板としてサファイア基板を使用するが、サファイア基板は絶縁体であり、しかもエッチング等による除去も困難なため、発光層部の下に該サファイア基板を残した形で素子化されるケースが多い。この場合、発光層部とサファイア基板との間に導電性の電極取出層を形成し、発光層部の一部を切り欠いて電極取出層を露出させ、ここに異極性電極を形成することが必須となる。こうした窒化物系青色発光素子のように、製造工程上、同面側電極取出構造を取らざるを得ない発光素子と、本発明の発光素子とを組み合わせて一体の発光モジュールを構成する場合に、本発明の発光素子に敢えて上記同面側電極取出構造を採用すれば、該別種の発光素子の光取出側電極又は異極性電極のうち、接地側となる電極を共通結線することができ、ワイヤボンディング等のアセンブリ工程を簡略化できる利点がある。また、RGBフルカラー発光素子モジュールのように、この種の発光素子を3個以上組み合わせてモジュール化する場合、それらの素子の接地側の電極電位は全て等しくなるため、これら電極をワイヤにより順次連結し、その末端に位置する電極のみを、素子チップを接着するステージ側の端子に接続する構成が可能となり、ステージ側端子の面積縮小、ひいてはモジュールの小型化にも寄与する。
さらに、本発明の発光素子の場合、発光層部が接する層が導電性の透明厚膜半導体層であるから、これを電極取出層として活用できる。透明厚膜半導体層は層厚が大きいため(10μm以上)シート抵抗の低減が容易であり、素子の順方向電圧の増加も招きにくい。さらに、基板に相当する部分が導電性の透明厚膜半導体層にて構成されるので、該透明厚膜半導体層が静電気の放電路として機能し、発光層部の帯電防止を図ることができる。
一方、透明厚膜半導体層の第二主表面側に主光取出面を形成することもできる。同面側電極取出構造では、2つの電極を同一面側に形成する必要があるので、電極形成スペースも限られたものとなる。しかし、上記の構成では、電極形成されない透明厚膜半導体層の第二主表面側が主光取出面となるので、該主光取出面の面積が拡大され、光取出し効率が大幅に向上する。さらに、補助電流拡散層の第一主表面側に全ての電極が形成されるので、例えば素子チップを基板上に面実装する構成も容易となり、素子チップのアセンブリ工程の簡略化にも寄与する。
補助電流拡散層は、組成式(Alx’Ga1−x’y’In1−y’P(但し、0≦x’≦1,0≦y’≦1)にて表される化合物のうち、GaAsと格子整合する組成を有するとともに、活性層よりもAl混晶比x’の大きい化合物にて構成することができる。成長上がりの状態では、補助電流拡散層の第一主表面側にGaAs単結晶基板が結合した状態になっているので、これを例えば化学エッチングにより取り除く必要がある。AlGaInPからなる補助電流拡散層は、これと同一のバンドギャップエネルギーを有する、従来使用されてきたAlGaAsと比較してAl含有率が低いため、補助電流拡散層表面の酸化を生じにくく、補助電流拡散層表面の透明性低下(ひいてはそれによる光取出し効率の悪化)を効果的に防止することができる。
AlGaInPからなる補助電流拡散層を用いる場合、発光光束に対する吸収が抑制されていればよく、つまるところ、活性層よりもバンドギャップエネルギーの高いAlGaInPであればよい。この場合、活性層を両側から挟むクラッド層も活性層よりもバンドギャップエネルギーの高いAlGaInPで構成される。また、補助電流拡散層は、これと接する第一導電型クラッド層と異なる組成のAlGaInPで構成することも、同一組成のAlGaInPで構成することもいずれも可能である。第一導電型クラッド層と同一組成のAlGaInPで補助電流拡散層を構成する場合は、両者が見かけ上一体のAlGaInP層となるが、該一体化したAlGaInP層は補助電流拡散層部分を含む分だけ第二導電型クラッド層よりも厚くなる。従って、該AlGaInP層の、第二主表面側から第二導電型クラッド層の層厚分だけ減じた残余の第一主表面側部分が、補助電流拡散層を形成していると見ることができる。上記の補助電流拡散層は、第一導電型クラッド層よりも有効キャリア濃度を高めておくと、電流拡散効果をより顕著なものとすることができる。
補助電流拡散層をなす化合物AlGaInPのAl混晶比x’は、第一導電型クラッド層よりも小さくする(かつ、活性層よりはAl混晶比x’が大きい)ことで、第一導電型クラッド層との間には、補助電流拡散層とのバンドギャップエネルギー差に起因したバンド端不連続構造が、発光駆動時の多数キャリアの流れに対し障壁として作用する形で生ずる。この障壁効果により、補助電流拡散層と第一導電型クラッド層との境界部で電流拡散効果が高められ、透明厚膜半導体層と比較して補助電流拡散層が薄層であることのハンデを縮小することができる。
透明厚膜半導体層は、GaP又はGaAsPにて構成することが、HVPE法による成長が容易で、高品質の電流拡散層を得やすくなる利点があるので望ましい。また、GaAs単結晶基板は、<100>方向又は<111>方向を基準方向として、該基準方向に対するオフアングルが10゜以上20゜以下の主軸を有するものを使用することが望ましい。本明細書において、「オフアングルを有する」とは、化合物半導体層が積層される単結晶基板の結晶主軸が、<100>又は<111>等に定められた基準方向に対し一定の角度傾けてあることをいう。
MOVPE法によりAlGaInP混晶発光層部を成長する場合、上記のようなオフアングルを有さない基板を用いると、混晶中にてIII族原子がランダムに分布せず、原子配列の望まざる規則化や分布の偏りを生じることがある。このような規則化や偏りの生じた領域は、本来期待される混晶半導体とは異なるバンドギャップエネルギーを有するので、結果として結晶全体のバンドギャップエネルギーに分布を生じてしまい、発光スペクトルプロファイルや中心波長のバラツキを招く。しかしながら、適度なオフアングルを単結晶基板に付与しておくことで、上記のようなIII族元素の規則化や偏りが大幅に軽減され、発光スペクトルプロファイルや中心波長の揃った発光素子が得られる。また、このようなMOVPE法により成長した混晶発光層部の上に、III−V族化合物半導体よりなる電流拡散層を、HVPE法を用いて形成すると、上記のようなオフアングルを付与した単結晶基板を用いた場合に、最終的に得られる電流拡散層の表面に、結晶に起因したファセットや面荒れがほとんど生じず、ひいては良好な品質の透明厚膜半導体層が得られる。
上記のオフアングルは、1゜未満では発光特性(発光スペクトルプロファイルや中心波長)のバラツキ抑制効果に乏しく、25゜を超えると正常な発光層部成長が不能となる問題がある。より望ましくは、オフアングルが10°以上20°以下の主軸を有するGaAs単結晶基板を用いることがより望ましい。このような高角度のオフアングルを有するGaAs単結晶基板を用いると、HVPE法により得られる透明厚膜半導体層の表面を平滑化する効果が一層高められる。本発明者らが検討したところ、オフアングルの1゜以上10°未満のGaAs単結晶基板を用いると、HVPE法にて得られる透明厚膜半導体層の表面においては、ファセット的な振幅の小さい一様な凹凸の形成は効果的に防止されるものの、振幅の大きな突起状の結晶欠陥が少なからず残留することがあり、不良につながる場合があった。しかし、オフアングルを10°以上20°以下の範囲に大きくすると、こうした突起状の結晶欠陥発生を効果的に抑制できることがわかった。
また、突起状の結晶欠陥発生防止も含め、平滑で良好な表面状態の電流拡散層を得るには、HVPE法による透明厚膜半導体層の成長温度を適正化することも、工程上考慮すべき重要なポイントである。そして、オフアングルを10°以上20°以下の範囲に設定すると、そのような透明厚膜半導体層の適正な成長温度範囲を低温側に引き下げることができるのも、重要な効果の一つである。透明厚膜半導体層の成長温度を低温化できれば、該透明厚膜半導体層の下地をなす発光層部に加わる、前述の熱履歴をより和らげることができ、発光層部のドーパントプロファイルの拡散劣化が生じにくい。ダブルへテロ構造の発光層部の場合、発光再結合の効率を高めるため、活性層のドーパント濃度はなるべく低くしたい要請がある。従って、透明厚膜半導体層の成長温度の低温化により、クラッド層側から活性層側へのドーパント拡散を抑制することにより、発光素子の内部量子効率を高めることができ、発光性能を大幅に改善することができる。また、成長温度の低減により、上記ドーパントプロファイルを良好に維持したまま透明厚膜半導体層の層厚を増やすことができるので、該透明厚膜半導体層を特に10μm以上に厚膜化したときの発光強度の向上効果がとりわけ著しくなる利点もある。
オフアングルが10°未満となるか、又はオフアングルが20°を超えると、突起状の結晶欠陥発生防止効果及び透明厚膜半導体層の適正成長温度の低温化効果が不十分となる場合がある。オフアングルはより望ましくは13°以上17°以下に設定するのがよい。
GaAsPからなる透明厚膜半導体層をハイドライド気相成長法により成長する場合、該成長温度を700℃以上800℃以下の温度に設定することが望ましい。成長温度が700℃未満では透明厚膜半導体層の表面の平滑化効果、特に突起状の結晶欠陥の発生抑制効果が十分に得られなくなる。また、800℃を超えるとでは、発光層部のドーパントプロファイルの拡散劣化防止効果が十分に達成できなくなる。なお、上記成長温度は、より望ましくは720℃以上770℃以下(特にオフアングルが13°以上17°以下の場合)に設定するのがよい。また、このような温度設定により、透明厚膜半導体層を10μm以上(200μm以下)に厚膜化させたときの、発光強度向上効果が特に著しくなる。
以下、本発明の実施の形態を添付の図面を参照して説明する。
図1は、本発明の一実施形態である発光素子100を示す概念図である。発光素子100は、III−V族化合物半導体からなる発光層部24と、該発光層部24の第二主表面側に形成され、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体からなる透明厚膜半導体層90とを有する。
発光層部24は、組成式(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成された第一導電型クラッド層4、活性層5及び第二導電型クラッド層6がこの順序で積層されたダブルへテロ構造を有する。具体的には、ノンドープ(AlGa1−xIn1−yP(ただし、0≦x≦0.55,0.45≦y≦0.55)混晶からなる活性層5を、p型(AlGa1−zIn1−yP(ただしx<z≦1)からなるp型クラッド層(第二導電型クラッド層)6とn型(AlGa1−zIn1−yP(ただしx<z≦1)からなるn型クラッド層(第一導電型クラッド層)4とにより挟んだ構造を有する。図1の発光素子100では、第一主表面側(図面上側)にn型AlGaInPクラッド層4が配置されており、第二主表面側(図面下側)にp型AlGaInPクラッド層6が配置されている。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1×1013〜1×1016/cm程度を上限とする)をも排除するものではない。この発光層部24はMOVPE法により成長されたものである。
n型クラッド層4及びpクラッド層6の厚さは、例えばそれぞれ0.8μm以上4μm以下(望ましくは0.8μm以上2μm以下)であり、活性層5の厚さは例えば0.4μm以上2μm以下(望ましくは0.4μm以上1μm以下)である。発光層部24全体の厚さは、例えば2μm以上10μm以下(望ましくは2μm以上5μm以下)である。
透明厚膜半導体層90は、薄い発光層部24の支持基板の役割を果たすとともに、発光層部24からの発光光束の取出層としても機能し、10μm以上200μm以下(望ましくは40μm以上100μm以上)の厚膜に形成されることで、層側面からの取出光束を増加させ、発光素子全体の輝度(積分球輝度)を高める役割を担う。また、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体、具体的にはGaP又はGaAsPにて構成されることで、該透明厚膜半導体層90での光吸収も抑制されている。この透明厚膜半導体層90はHVPE法により成長されたものであり、そのC及びH濃度は、MOVPE法による発光層部24(通常、15×1017/cm程度)よりも小さく設定できる。本実施形態において透明厚膜半導体層90はp型であり、この上に積層される発光層部24はp型透明厚膜半導体層90側からp型クラッド層6、活性層5、n型クラッド層4の順で積層されている。なお、透明厚膜半導体層90をn型として、発光層部24の積層順を上記の逆順としてもよいが、後述の製造工程で使用する成長用のGaAs基板はn型のものが製造が容易であるから、n型GaAs基板を使って得られる図1の積層順が結果的には有利である。
なお、GaP(GaAsP又はAlGaAsでもよい)層からなる透明厚膜半導体層90と発光層部24との間には、GaP(GaAsP又はAlGaAsでもよい)層からなる接続層7が、発光層部24に続く形でMOVPE法により形成されてなる。なお、接続層7は、AlGaInPからなる発光層部24と、GaP(GaAsPでもよい)層からなる透明厚膜半導体層90との間で、格子定数差(ひいては混晶比)を漸次変化させるAlGaInP層としてもよい。
次に、発光層部24の第一主表面側には、GaAsと格子整合する組成のIII−V族化合物半導体からなる補助電流拡散層91がMOVPE法により、透明厚膜半導体層90よりも小さな膜厚で形成されている。補助電流拡散層91はAlGaAsで構成してもよいが、本実施形態では、組成式(Alx’Ga1−x’y’In1−y’P(但し、0≦x’≦1,0≦y’≦1)にて表される化合物のうち、GaAsと格子整合する組成を有するとともに、活性層よりもAl混晶比x’の大きい化合物にて構成している。本実施形態では、補助電流拡散層91のAl混晶比x’を、第一導電型クラッド層をなすn型クラッド層4のAl混晶比xよりも小さく設定している。
例えば、活性層5からの発光光束が中心波長630nmの赤色発光の場合、GaAsと格子整合するAlGaInPであって、かつ、上記中心波長に相当するバンドギャップエネルギーを有するもののAl含有率は1mol%程度である。補助電流拡散層91のバンドギャップエネルギーがこれよりも高ければ(つまり、Al含有率が高ければ:以下、吸収限界Al含有率という)、発光光束に対する吸収を生じにくくなる。一方、補助電流拡散層91としてAlGaAsを用いた場合、上記吸収限界Al含有率は25mol%程度であり、AlGaInPで構成した場合と比較して相当高くなっていることがわかる。同様に、活性層5からの発光光束が中心波長590nmの黄色発光の場合、AlGaAsで補助電流拡散層91を構成すれば吸収限界Al含有率が50mol%程度となるのに対し、AlGaInPで補助電流拡散層91を構成すれば吸収限界Al含有率を10mol%程度と大幅に下げることができる。
赤色発光の場合の具体的な各層の組成設定例を以下に示す:
p型クラッド層6 :(Al0.85Ga0.150.5In0.5
活性層5 :(Al0.04Ga0.960.5In0.5
n型クラッド層4 :(Al0.85Ga0.150.5In0.5
補助電流拡散層91:(Al0.6Ga0.40.5In0.5
また、黄色発光の場合の具体的な各層の組成設定例を以下に示す:
p型クラッド層6 :(Al0.85Ga0.150.5In0.5
活性層5 :(Al0.3Ga0.70.5In0.5
n型クラッド層4 :(Al0.85Ga0.150.5In0.5
補助電流拡散層91:(Al0.6Ga0.40.5In0.5
補助電流拡散層91は、発光層部24の第一主表面側において主光取出面を形成する層として機能する。補助電流拡散層91は、有効キャリア濃度(n型ドーパント濃度)がクラッド層6よりも高く調整されていることが望ましく、厚さは、例えば0.5μm以上30μm以下(望ましくは1μm以上15μm以下)である。補助電流拡散層91の第一主表面は、その一部領域を覆う形で第一電極9が形成され、その周囲に主光取出面EAが形成されている。第一電極9はAu薄膜により形成され、電極ワイヤ9wの一端が接合されている。また、補助電流拡散層91と第一電極9との間には、両者の接触抵抗を減ずるための接合合金化層9aが形成されている。接合合金化層9aは、Au又はAgを主成分として(50質量%以上)、これに、コンタクト先となる半導体の種別及び導電型に応じ、オーミックコンタクトを取るための合金成分を適量配合したコンタクト用金属を半導体表面上に膜形成した後、合金化熱処理(いわゆるシンター処理)を施すことにより形成されたものである。n型層とのコンタクトを取るために、ここでは接合合金化層9aをAuGeNi合金(例えばGe:15質量%、Ni:10質量%、残部Au)を用いて形成している。
また、補助電流拡散層91から発光層部24(及び接続層7)までが、一部領域にて周知のフォトリソグラフィー工程により切り欠かれ、電極用切欠き部JKが形成されている。そして、該電極用切欠き部JKの底面をなす透明厚膜半導体層90の第二主表面領域に、接合合金化層21及び第二電極32が形成されている。なお、透明厚膜半導体層90の第二主表面を含む表層部が、電流拡散効果を高めるために、残余の領域よりも有効キャリア濃度が高められた高濃度ドーピング層90hとされている。また、第一電極9及び第二電極32には、通電用ワイヤ9w及び32wがそれぞれ接合されている。なお、切欠き部JKの底面は、クラッド層6により形成してもよい。本実施形態において接合合金化層21は、p型層とのコンタクトを取るためにAuBe合金を用いて形成されている。また、第二電極32はAu電極である。
次に、透明厚膜半導体層90と発光層部24とは、正方形状の平面形態を有する素子チップを形成しており、その一辺の寸法をX、活性層5の第二主表面から補助電流拡散層91の第一主表面に至るチップ第一厚さをZ、活性層5の第二主表面から透明厚膜半導体層90の第二主表面に至るチップ第二厚さをYとして、X≧150μm、200μm≧Y≧11μm及びZ/Y≦0.2及びY/X≦0.5を充足するように、各部の寸法が定められている。X≧150μmとしているのは、素子を高輝度表示素子あるいは照明用素子などの面発光素子として活用するためであり、その上限について制限はないが、例えばX=40mm程度の大面積素子を作ることも十分に可能である。他方、透明厚膜半導体層90を含む第二チップ厚さYを、200μm≧Y≧11μmとなるように定めているのは、透明厚膜半導体層90の側面部90Sからの光取出効果を十分に高め、素子の積分球輝度を向上させるためである。なお、HVPE法による透明厚膜半導体90の形成効率を考慮すれば、第二チップ厚さYの上限は100μm以上とすることがより望ましい。
また、図1の発光素子100においては、発光層部24の第二主表面側にのみ透明厚膜半導体層90を設けており、Z/Y≦0.2及びY/X≦0.5を充足するように、素子の一辺の寸法X、第一チップ厚さYがそれぞれ定められている。面積の大きい素子の場合、発光駆動時に素子を流れる電流も相当大きくなるが、素子第一主表面側にチップ厚さZを、第二チップ厚さYに対する相対値Z/Yにて0.2以下となるように薄く形成することで、大電流通電時のジュール発熱を効率よく放散させることができ、素子寿命の向上に貢献する。また、大面積チップであるにもかかわらず、その低背化に寄与する。
上記素子の構成では、主光取出面側に配置される補助電流拡散層91の厚さが比較的小さいため、該補助電流拡散層91の面内の電流拡散効果をさらに高めるために、該補助電流拡散層91の(多数キャリア源となる)ドーパント濃度を透明厚膜半導体層90のドーパント濃度よりも高めておくこと(例えば2×1018/cm以上5×1019/cm以下)が望ましい。
以下、図1の発光素子100の製造方法について説明する。
まず、図2の工程1に示すように、成長用基板として、オフアングルを付与したn型のGaAs単結晶基板1を用意する。該基板1は、<100>方向を基準方向として、該基準方向に対するオフアングルが10°以上20°以下(望ましくは13゜以上17°以下:本実施形態では15°)の主軸Aを有するものである。次に、工程2に示すように、その基板1の第二主表面(図中、上面側に表れている)に、n型GaAsバッファ層2を例えば0.5μm、さらにn型AlGaInPからなる補助電流拡散層91を例えば5μmにてエピタキシャル成長させる。補助電流拡散層91の、この段階でのドーパント濃度は、例えば1×1017/cm以上2×1018/cm以下に留めてある。
次いで、発光層部24として、各々(AlGa1−xIn1−yPよりなる、厚さ1μmのn型クラッド層4(n型ドーパントはSi)、厚さ0.6μmの活性層(ノンドープ)5及び厚さ1μmのp型クラッド層6(p型ドーパントはMg:有機金属分子からのCもp型ドーパントとして寄与しうる)を、この順序にてエピタキシャル成長させる。p型クラッド層6とn型クラッド層4との各ドーパント濃度は、例えば1×1017/cm以上2×1018/cm以下である。さらに、図3の工程3に示すように、n型クラッド層4上に接続層7をエピタキシャル成長する。
上記各層のエピタキシャル成長は、公知のMOVPE法により行なわれる。Al、Ga、In(インジウム)、P(リン)の各成分源となる原料ガスとしては以下のようなものを使用できる;
・Al源ガス;トリメチルアルミニウム(TMAl)、トリエチルアルミニウム(TEAl)など;
・Ga源ガス;トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)など;
・In源ガス;トリメチルインジウム(TMIn)、トリエチルインジウム(TEIn)など。
・P源ガス:トリメチルリン(TMP)、トリエチルリン(TEP)、ホスフィン(PH)など。
図3の工程4に進み、p型GaP(GaAsPでもよい)よりなる透明厚膜半導体層90を、HVPE法により成長させる。HVPE法は、具体的には、容器内にてIII族元素であるGaを所定の温度に加熱保持しながら、そのGa上に塩化水素を導入することにより、下記(1)式の反応によりGaClを生成させ、キャリアガスであるH2ガスとともに基板上に供給する。
Ga(液体)+HCl(気体) → GaCl(気体)+1/2H‥‥(1)
GaPの場合、成長温度は例えば640℃以上860℃以下に設定する。また、V族元素であるPは、PHをキャリアガスであるH2とともに基板上に供給する。さらに、p型ドーパントであるZnは、DMZn(ジメチルZn)の形で供給する。GaClはPHとの反応性に優れ、下記(2)式の反応により、効率よく透明厚膜半導体層90を成長させることができる:
GaCl(気体)+PH(気体)
→GaP(固体)+HCl(気体)+H2(気体)‥‥(2)
HVPE法にて透明厚膜半導体層90を形成すると、基板1にオフアングルが付与されているにもかかわらず、非常に平滑な層表面を得ることができる。なお、オフアングルが10°以上20°以下(望ましくは13°以上17°以下)の主軸を有するGaAs単結晶基板を用いると、透明厚膜半導体層90の表面への振幅の大きな突起状の結晶欠陥が形成抑制に効果があり、また、平滑な表面状態を得るための、HVPE法による透明厚膜半導体層90の適正な成長温度を、640℃以上750℃以下(より望ましくは680℃以上720℃以下)に下げることができ、p型クラッド層6及びn型クラッド層4から活性層5へのドーパント拡散を抑制すること、ひいては発光層部24のドーパントプロファイルの拡散劣化を抑制することができる。一方、GaAsP(GaAs1−a:0.5≦a≦0.9)を採用する場合は、前記(2)式において、PHとともにAsHが併用され、GaPの場合よりも成長温度20〜30℃低めに設定する。
透明厚膜半導体層90の成長が終了したら、図4の工程5に進み、GaAs基板1をアンモニア/過酸化水素混合液などのエッチング液を用いて化学エッチングすることにより除去し、補助電流拡散層91が露出したウェーハを得る。以上の工程が終了すれば、必要に応じて補助電流拡散層91に対しドーパントの追加拡散を行ない、フォトリソグラフィーにより前述の電極用切欠き部JKを形成し、接合合金化層形成用の金属層をそれぞれ形成し、さらに合金化の熱処理(いわゆるシンター処理)を行なうことにより、接合合金化層9a,21とする。補助電流拡散層91は、同一のバンドギャップエネルギーを有するAlGaAsよりもAl含有率の低いAlGaInPで構成され、前記エッチングの際に層表面に形成されるAl酸化物量が少なく、シンター処理後の接合合金化層9aとの接合抵抗を減じやすい。これら接合合金化層9a,21をそれぞれ覆うように、第一電極9及び第二電極32を形成する。その後、電極形成後のウェーハを個々の素子チップに、ダイシングにより分離する。
以下、本発明の発光素子の変形例について説明する。なお、図1の発光素子100との共通部分も多いので、以下、その相違点につき説明する。従って、以下に説明する相違点以外の部分は、図1の発光素子100と同一の構成を有しているので、ここでは詳細な説明を繰り返さない。また、共通の構成要素には共通の符号を付与する。
図5は、赤色(R)発光素子チップ163、緑色(G)発光素子チップ161及び青色(B)発光素子チップ162を全て同面側電極取出構造とし、これらを組み合わせて構成したRGBフルカラー発光素子モジュール150の一例を示すものである。各発光素子チップ161〜163の第一電極9はカソード側(接地側:負極性の電源が使える場合は、アノード側を接地側としてもよい)であり、電極電位は全て等しくなるため、これら電極9をワイヤ9wにより順次連結し、その末端に位置する電極のみ、素子チップを接着するステージ153側のカソード端子(第一電極9がアノードである場合はアノード端子)152に接続している。端子152にはワイヤを1本接続すればよいだけなので、面積が比較的小さくて済む(ただし、本発明は、各第一電極9から個別にワイヤ9wを端子152に接続する態様を排除するものではない)。他方、第二電極32は全てアノード(第一電極9がアノードである場合はカソード)となり、発光光束の混合比調整のため、印加電圧(ないしデューティ比)が個別に調整される。従って、ワイヤ32wにより個別のアノード端子(第二電極32がカソードである場合はカソード端子)151に接続されている。
発光素子チップ161〜163のうち、赤色(R)発光素子チップ163と緑色(G)発光素子チップ161とはAlGaInPを用いた本発明の構成(図1の発光素子100)を採用している。両素子チップの活性層5は、発光波長に応じて異なるAlGaInP組成を有する。他方、青色(B)発光素子チップ162は、InAlGaNなどのIII族窒化物系の青色発光素子として構成されている。該素子チップ162には、III族窒化物によるダブルへテロ構造の発光層部224(及び電極取出層225)をエピタキシャル成長するための絶縁性のサファイア基板190が残され、該サファイア基板190を介してステージ153上に金属ペースト等により接着されている。第二電極32は、電極取出層225の表面に形成されている。他方、本発明に係る発光素子チップ161,163は、導電性の透明厚膜半導体層90を介してステージ153上に金属ペースト等により接着されている。これにより、透明厚膜半導体層90が静電気の放電路として機能し、発光層部24の帯電が軽減できる。
図1の発光素子100は、素子の上下を反転し、透明厚膜半導体層90の第二主表面側に電極を形成せず、該第二主表面を主光取出面とすることで、それぞれ図6の発光素子300とすることができる。発光素子300において図1の発光素子100及び200と同一の符号を有していて特に説明のない要素は、同一の構成要素であり、詳細な説明は省略する。なお、Au電極等で構成された第一電極9及び第二電極32は省略することもでき、この場合は接合合金化層9a及び21を、それぞれ第一電極及び第二電極とみなすことができる。これらの構成では、透明厚膜半導体層90の、電極形成されない第一主表面を主光取出面とすることで、光取出効率がより向上する。さらに、補助電流拡散層91の第一主表面側に全ての電極9,32が形成されるので、例えば素子チップを基板上に面実装する構成が容易となり、素子チップのアセンブリ工程の簡略化にも寄与する。
本発明の発光素子の第一例を積層構造にて示す模式図。 図1の発光素子の製造工程を示す説明図。 図2に続く説明図。 図3に続く説明図。 図1の発光素子の応用例を示す断面模式図。 図1の発光素子の第二変形例を示す断面模式図。
符号の説明
1 GaAs単結晶基板
4 n型クラッド層(第二導電型クラッド層)
5 活性層
6 p型クラッド層(第一導電型クラッド層)
9 第一電極
24 発光層部
32 第二電極
90 透明厚膜半導体層
91 補助電流拡散層
100,200,300,400 発光素子
JK 電極用切欠き部

Claims (6)

  1. <100>方向又は<111>方向を基準方向として、該基準方向に対するオフアングルが10°以上20°以下の主軸を有するGaAs単結晶基板の第二主表面上に、GaAsと格子整合するIII−V族化合物半導体にて構成された補助電流拡散層をMOVPE法にて成長する補助電流拡散層成長工程と、
    該補助電流拡散層の第二主表面上に、組成式(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)にて表される化合物のうち、GaAsと格子整合する組成を有する化合物にて各々構成された第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序で積層されたダブルへテロ構造を有する発光層部をMOVPE法にて成長する発光層部成長工程と、
    該発光層部の第二主表面上に、該発光層部からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体が、該発光層部の第二主表面側にハイドライド気相成長法により厚さ10μm以上で、かつ前記補助電流拡散層よりも厚い透明厚膜半導体層を成長する透明厚膜半導体層成長工程と、
    前記補助電流拡散層の第一主表面側から前記GaAs単結晶基板を除去する基板除去工程と、
    前記補助電流拡散層の第一主表面の一部を覆う形で、前記発光層部へ発光駆動電圧を印加するための第一電極を形成する第一電極形成工程と、
    前記補助電流拡散層の第一主表面から少なくとも前記活性層の第二主表面までの区間を、前記第一主表面の一部領域において切り欠くことにより電極用切欠き部を形成する電極用切欠き部形成工程と、
    前記電極用切欠き部の底面に前記第一電極とは異極性となる第二電極を形成する第二電極形成工程と、
    を含むことを特徴とする発光素子の製造方法
  2. 前記補助電流拡散層の第一主表面側において、前記第一電極の周囲領域を主光取出面としたことを特徴とする請求項1記載の発光素子の製造方法
  3. 前記透明厚膜半導体層の第二主表面側に主光取出面を形成したことを特徴とする請求項1記載の発光素子の製造方法
  4. 前記補助電流拡散層は、組成式(Alx’Ga1−x’y’In1−y’P(但し、0≦x’≦1,0≦y’≦1)にて表される化合物のうち、GaAsと格子整合する組成を有するとともに、前記活性層よりもAl混晶比x’の大きい化合物にて構成されたことを特徴とする請求項1ないし請求項3のいずれか1項に記載の発光素子の製造方法
  5. 前記補助電流拡散層をなす化合物のAl混晶比x’が前記第一導電型クラッド層よりも小さいことを特徴とする請求項4記載の発光素子の製造方法
  6. 前記透明厚膜半導体層がGaP又はGaAsPからなることを特徴とする請求項1ないし請求項5のいずれか1項に記載の発光素子の製造方法
JP2003390022A 2003-11-19 2003-11-19 発光素子の製造方法 Expired - Lifetime JP4569858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390022A JP4569858B2 (ja) 2003-11-19 2003-11-19 発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390022A JP4569858B2 (ja) 2003-11-19 2003-11-19 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005150645A JP2005150645A (ja) 2005-06-09
JP4569858B2 true JP4569858B2 (ja) 2010-10-27

Family

ID=34696530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390022A Expired - Lifetime JP4569858B2 (ja) 2003-11-19 2003-11-19 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4569858B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170084064A (ko) 2014-11-07 2017-07-19 신에쯔 한도타이 가부시키가이샤 발광 소자 및 발광 소자의 제조 방법
US10388831B2 (en) 2015-01-09 2019-08-20 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method for manufacturing light-emitting device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066514A (ja) * 2006-09-07 2008-03-21 Hitachi Cable Ltd 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
JP4978577B2 (ja) * 2008-07-22 2012-07-18 信越半導体株式会社 発光素子の製造方法
US8017958B2 (en) * 2009-06-30 2011-09-13 Koninklijke Philips Electronics N.V. P-contact layer for a III-P semiconductor light emitting device
US9793436B2 (en) 2015-01-16 2017-10-17 Epistar Corporation Semiconductor light-emitting device
JP6507947B2 (ja) * 2015-09-02 2019-05-08 信越半導体株式会社 発光素子の製造方法
KR102211179B1 (ko) * 2019-04-25 2021-02-02 에피스타 코포레이션 반도체 발광소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111105A (ja) * 1999-10-08 2001-04-20 Hitachi Cable Ltd 発光ダイオード
JP2002083997A (ja) * 2000-09-08 2002-03-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2002203987A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 半導体発光素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111105A (ja) * 1999-10-08 2001-04-20 Hitachi Cable Ltd 発光ダイオード
JP2002083997A (ja) * 2000-09-08 2002-03-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2002203987A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170084064A (ko) 2014-11-07 2017-07-19 신에쯔 한도타이 가부시키가이샤 발광 소자 및 발광 소자의 제조 방법
DE112015004661B4 (de) 2014-11-07 2022-10-27 Shin-Etsu Handotai Co., Ltd. Lichtemittierende Vorrichtung und Verfahren zum Herstellen einer lichtemittierenden Vorrichtung
US10388831B2 (en) 2015-01-09 2019-08-20 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method for manufacturing light-emitting device

Also Published As

Publication number Publication date
JP2005150645A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US8569738B2 (en) Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
US6806115B2 (en) Semiconductor light emitting device and method for producing the same
JP3298390B2 (ja) 窒化物半導体多色発光素子の製造方法
US7485902B2 (en) Nitride-based semiconductor light-emitting device
US11682691B2 (en) Light-emitting device
WO2014167773A1 (ja) 半導体発光素子及びその製造方法
JP4569859B2 (ja) 発光素子の製造方法
JP2008171997A (ja) GaN系半導体発光素子
JP4569858B2 (ja) 発光素子の製造方法
JP3767863B2 (ja) 半導体発光素子およびその製法
JP2002185044A (ja) 窒化物半導体多色発光素子
JP4974043B2 (ja) 発光素子およびその製造方法
JP2005277218A (ja) 発光素子及びその製造方法
JP4341623B2 (ja) 発光素子及びその製造方法
JP2000332288A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP4058592B2 (ja) 半導体発光素子及びその製造方法
JP2021061272A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2005150646A (ja) 発光素子及びその製造方法
JP2004356601A (ja) 発光ダイオード
JP4487303B2 (ja) 発光素子の製造方法
JP2005079152A (ja) 半導体発光素子及びその製造方法
JP2004193498A (ja) 半導体発光素子及びその製造方法
JPH11233823A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2000174338A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100716

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4569858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250