JP2002083997A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JP2002083997A JP2002083997A JP2000273661A JP2000273661A JP2002083997A JP 2002083997 A JP2002083997 A JP 2002083997A JP 2000273661 A JP2000273661 A JP 2000273661A JP 2000273661 A JP2000273661 A JP 2000273661A JP 2002083997 A JP2002083997 A JP 2002083997A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- type
- semiconductor substrate
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 接着不良品の流出を防止できる半導体発光素
子及びその製造方法を提供する。 【解決手段】 ＧａＰ基板１０５の鏡面研磨された面と
エピタキシャル層（ウエハ接着層１０４）とが重ねて接
着される。この接着は、ＧａＰ基板１０５の接着面とウ
エハ接着層１０４の接着面とが、結晶学的に等しい方向
から結晶学的に異なる方向に例えば０°乃至１８０°程
度回転させて行われる。
子及びその製造方法を提供する。 【解決手段】 ＧａＰ基板１０５の鏡面研磨された面と
エピタキシャル層（ウエハ接着層１０４）とが重ねて接
着される。この接着は、ＧａＰ基板１０５の接着面とウ
エハ接着層１０４の接着面とが、結晶学的に等しい方向
から結晶学的に異なる方向に例えば０°乃至１８０°程
度回転させて行われる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体発光素子及び
その製造方法に係り、特にウエハ接着技術を用いた化合
物半導体発光素子及びその製造方法に関する。
その製造方法に係り、特にウエハ接着技術を用いた化合
物半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】図１４、図１５は、従来技術による発光
ダイオード（以下、ＬＥＤと称す）の断面図を示し、特
開平6-302857号等に記載されたものである。以下、従来
技術による概略的なＬＥＤの形成方法について説明す
る。
ダイオード（以下、ＬＥＤと称す）の断面図を示し、特
開平6-302857号等に記載されたものである。以下、従来
技術による概略的なＬＥＤの形成方法について説明す
る。
【０００３】図１４に示すように、エピタキシャル成長
により、発光波長に対して不透明な基板（以下、不透明
基板と称す）４１上に発光ダイオード層４２が形成され
る。この発光ダイオード層４２に、発光波長に対して透
明な接着基板（以下、透明基板と称す）４３が接着され
る。その後、図１５に示すように、エッチング又は研磨
等により、不透明基板４１が除去される。
により、発光波長に対して不透明な基板（以下、不透明
基板と称す）４１上に発光ダイオード層４２が形成され
る。この発光ダイオード層４２に、発光波長に対して透
明な接着基板（以下、透明基板と称す）４３が接着され
る。その後、図１５に示すように、エッチング又は研磨
等により、不透明基板４１が除去される。
【０００４】上記方法において、発光ダイオード層４２
と透明基板４３とが接着される際には、圧力処理及び高
温処理を行うことにより、低オーミック性と機械的特性
とが確保されている。
と透明基板４３とが接着される際には、圧力処理及び高
温処理を行うことにより、低オーミック性と機械的特性
とが確保されている。
【０００５】
【発明が解決しようとする課題】しかし、図１６に示す
ように、上記方法で作成されたウエハには、発光ダイオ
ード層４２と透明基板４３との接着界面に汚れや成長膜
上の突起物４４などが生じ、これらにより接着が不十分
な微小な領域が発生することがある。その結果、図１７
に示すように、発光ダイオード層４２上にボンディング
用電極４５を形成した後、スクライブにより素子化した
場合、接着不十分な領域の存在に起因して剥がれ４６が
発生する。この剥がれ４６は、ワイアボンディング不良
や発光の不均一などの問題を引き起こす。このため、剥
がれ４６が生じた接着不良品を排除する必要がある。し
かし、剥がれ４６がスクライブ線上に生じている場合な
どは、剥がれ４６を見つけることは非常に難しく、接着
不良品の流出を防止することが困難であった。
ように、上記方法で作成されたウエハには、発光ダイオ
ード層４２と透明基板４３との接着界面に汚れや成長膜
上の突起物４４などが生じ、これらにより接着が不十分
な微小な領域が発生することがある。その結果、図１７
に示すように、発光ダイオード層４２上にボンディング
用電極４５を形成した後、スクライブにより素子化した
場合、接着不十分な領域の存在に起因して剥がれ４６が
発生する。この剥がれ４６は、ワイアボンディング不良
や発光の不均一などの問題を引き起こす。このため、剥
がれ４６が生じた接着不良品を排除する必要がある。し
かし、剥がれ４６がスクライブ線上に生じている場合な
どは、剥がれ４６を見つけることは非常に難しく、接着
不良品の流出を防止することが困難であった。
【０００６】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、接着不良品の
流出を防止できる半導体発光素子及びその製造方法を提
供することにある。
たものであり、その目的とするところは、接着不良品の
流出を防止できる半導体発光素子及びその製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。
成するために以下に示す手段を用いている。
【０００８】本発明の半導体発光素子は、第１の半導体
基板上に第２の半導体基板が直接接着された基板接着型
の半導体発光素子であって、前記第１の半導体基板と前
記第２の半導体基板とは結晶学的に異なる方向に接着さ
れている。
基板上に第２の半導体基板が直接接着された基板接着型
の半導体発光素子であって、前記第１の半導体基板と前
記第２の半導体基板とは結晶学的に異なる方向に接着さ
れている。
【０００９】本発明の半導体発光素子の製造方法は、第
１の半導体基板上に第２の半導体基板が直接接着される
基板接着型の半導体発光素子の製造方法であって、前記
第１の半導体基板と前記第２の半導体基板とが結晶学的
に異なる方向に接着されている。
１の半導体基板上に第２の半導体基板が直接接着される
基板接着型の半導体発光素子の製造方法であって、前記
第１の半導体基板と前記第２の半導体基板とが結晶学的
に異なる方向に接着されている。
【００１０】前記第１又は第２の半導体基板側のみに電
極が形成されている。
極が形成されている。
【００１１】前記第１の半導体基板と前記第２の半導体
基板との接着界面には、電圧降下が発生している。
基板との接着界面には、電圧降下が発生している。
【００１２】上記本発明の半導体発光素子およびその製
造方法によれば、第１の半導体基板と第２の半導体基板
とを結晶学的に異なる方向に接着したウエハが形成され
ている。このため、ウエハのブレイキングの際、第２の
半導体基板側は、第１の半導体基板の結晶方位と合って
いないため、無理に切断する力が働く。したがって、剥
がれ等により接着強度の弱いものは、第２の半導体基板
側の形状が不安定なものとなる。これにより、接着強度
の弱い製品が選別可能となり、接着不良品の流出を防止
できる。
造方法によれば、第１の半導体基板と第２の半導体基板
とを結晶学的に異なる方向に接着したウエハが形成され
ている。このため、ウエハのブレイキングの際、第２の
半導体基板側は、第１の半導体基板の結晶方位と合って
いないため、無理に切断する力が働く。したがって、剥
がれ等により接着強度の弱いものは、第２の半導体基板
側の形状が不安定なものとなる。これにより、接着強度
の弱い製品が選別可能となり、接着不良品の流出を防止
できる。
【００１３】また、第１の半導体基板と第２の半導体基
板とを結晶学的に異なる方向に接着することにより、こ
れらの接着界面の電気抵抗または電位障壁を増加するこ
とができる。その結果、一定電流における発光素子の順
方向電圧は、ＰＮ接合の拡散電位に対応する電圧よりも
高い電圧を得ることができる。
板とを結晶学的に異なる方向に接着することにより、こ
れらの接着界面の電気抵抗または電位障壁を増加するこ
とができる。その結果、一定電流における発光素子の順
方向電圧は、ＰＮ接合の拡散電位に対応する電圧よりも
高い電圧を得ることができる。
【００１４】さらに、第１の半導体基板と第２の半導体
基板との接着界面において、電気抵抗または電位障壁を
増加することができるため、第２の半導体基板から第１
の半導体基板へ電流が漏れることを防止できる。したが
って、半導体発光素子の発光低下を抑制でき、製品の信
頼性の向上を図ることが可能である。
基板との接着界面において、電気抵抗または電位障壁を
増加することができるため、第２の半導体基板から第１
の半導体基板へ電流が漏れることを防止できる。したが
って、半導体発光素子の発光低下を抑制でき、製品の信
頼性の向上を図ることが可能である。
【００１５】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
を参照して説明する。
【００１６】［第１の実施形態］第１の実施形態は、第
１の半導体基板と第２の半導体基板とが結晶学的に異な
る方向に接着されていることを特徴とする。
１の半導体基板と第２の半導体基板とが結晶学的に異な
る方向に接着されていることを特徴とする。
【００１７】図１乃至図７は、本発明の第１の実施形態
に係る半導体発光素子の断面図を示している。以下、第
１の実施形態に係る半導体発光素子の製造方法について
説明する。
に係る半導体発光素子の断面図を示している。以下、第
１の実施形態に係る半導体発光素子の製造方法について
説明する。
【００１８】まず、図１に示すように、例えば（１０
０）面から［１１０］方向に１５°傾斜した面を有する
ｎ型ＧａＡｓ基板１１上に、エピタキシャル成長により
例えば０．５μｍの膜厚を有するｎ型ＧａＡｓバッファ
層１２が形成される。ここで、ｎ型ＧａＡｓ基板１１と
ｎ型ＧａＡｓバッファ層１２とからなる層が基板部分と
なる。
０）面から［１１０］方向に１５°傾斜した面を有する
ｎ型ＧａＡｓ基板１１上に、エピタキシャル成長により
例えば０．５μｍの膜厚を有するｎ型ＧａＡｓバッファ
層１２が形成される。ここで、ｎ型ＧａＡｓ基板１１と
ｎ型ＧａＡｓバッファ層１２とからなる層が基板部分と
なる。
【００１９】次に、ｎ型ＧａＡｓバッファ層１２上に例
えば０．２μｍの膜厚を有するＩｎ 0.5Ｇａ0.5Ｐエッチ
ングストップ層１３が形成され、このエッチングストッ
プ層１３上に例えば０．１μｍの膜厚を有するＧａＡｓ
層１４が形成される。このＧａＡｓ層１４上に例えば
０．２μｍの膜厚を有するｎ型Ｉｎ0.5Ａｌ0.5Ｐブロッ
ク層１５が形成され、このブロック層１５上に例えば
０．１μｍの膜厚を有するｎ型ＧａＡｓオーミックコン
タクト層１６が形成される。このオーミックコンタクト
層１６上に例えば１．５μｍの膜厚を有するＩｎ
0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ電流拡散層１７が形成さ
れ、この電流拡散層１７上に例えば０．５５μｍの膜厚
を有するｎ型Ｉｎ0.5Ａｌ0.5Ｐ第１クラッド層１８が形
成される。このｎ型第１クラッド層１８上に例えば０．
０５μｍの膜厚を有するｎ型Ｉｎ0.5（Ｇａ0.4Ａ
ｌ0.6）0.5Ｐ第２クラッド層１９が形成され、このｎ型
第２クラッド層１９上に例えば０．３μｍの膜厚を有す
るＩｎ0.5（Ｇａ0.85Ａｌ0.15）0.5Ｐ活性層１０１が形
成される。この活性層１０１上に例えば０．０５μｍの
膜厚を有するｐ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ第１
クラッド層１０２が形成され、このｐ型第１クラッド層
１０２上に例えば０．５５μｍの膜厚を有するｐ型Ｉｎ
0.5Ａｌ0 .5Ｐ第２クラッド層１０３が形成される。この
ｐ型第２クラッド層１０３上に例えば０．０５μｍの膜
厚を有するｐ型Ｉｎ0.5Ｇａ0.5Ｐウエハ接着層１０４が
形成される。以上のように、エピタキシャル成長によっ
て、同一バッチで上記のようなエピタキシャル層が順次
形成される。
えば０．２μｍの膜厚を有するＩｎ 0.5Ｇａ0.5Ｐエッチ
ングストップ層１３が形成され、このエッチングストッ
プ層１３上に例えば０．１μｍの膜厚を有するＧａＡｓ
層１４が形成される。このＧａＡｓ層１４上に例えば
０．２μｍの膜厚を有するｎ型Ｉｎ0.5Ａｌ0.5Ｐブロッ
ク層１５が形成され、このブロック層１５上に例えば
０．１μｍの膜厚を有するｎ型ＧａＡｓオーミックコン
タクト層１６が形成される。このオーミックコンタクト
層１６上に例えば１．５μｍの膜厚を有するＩｎ
0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ電流拡散層１７が形成さ
れ、この電流拡散層１７上に例えば０．５５μｍの膜厚
を有するｎ型Ｉｎ0.5Ａｌ0.5Ｐ第１クラッド層１８が形
成される。このｎ型第１クラッド層１８上に例えば０．
０５μｍの膜厚を有するｎ型Ｉｎ0.5（Ｇａ0.4Ａ
ｌ0.6）0.5Ｐ第２クラッド層１９が形成され、このｎ型
第２クラッド層１９上に例えば０．３μｍの膜厚を有す
るＩｎ0.5（Ｇａ0.85Ａｌ0.15）0.5Ｐ活性層１０１が形
成される。この活性層１０１上に例えば０．０５μｍの
膜厚を有するｐ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ第１
クラッド層１０２が形成され、このｐ型第１クラッド層
１０２上に例えば０．５５μｍの膜厚を有するｐ型Ｉｎ
0.5Ａｌ0 .5Ｐ第２クラッド層１０３が形成される。この
ｐ型第２クラッド層１０３上に例えば０．０５μｍの膜
厚を有するｐ型Ｉｎ0.5Ｇａ0.5Ｐウエハ接着層１０４が
形成される。以上のように、エピタキシャル成長によっ
て、同一バッチで上記のようなエピタキシャル層が順次
形成される。
【００２０】次に、図２に示すように、透明接着基板と
して、例えば２５０μｍの膜厚を有するｐ型ＧａＰ基板
１０５が用意される。このｐ型ＧａＰ基板１０５は、例
えば（１００）面から［１１０］方向に１５°傾斜した
鏡面研磨された面を有する。そして、ＧａＰ基板１０５
の鏡面研磨された面とエピタキシャル層（ウエハ接着層
１０４）とが重ねて接着され、例えば７００℃程度に昇
温した熱処理炉へ挿入される。
して、例えば２５０μｍの膜厚を有するｐ型ＧａＰ基板
１０５が用意される。このｐ型ＧａＰ基板１０５は、例
えば（１００）面から［１１０］方向に１５°傾斜した
鏡面研磨された面を有する。そして、ＧａＰ基板１０５
の鏡面研磨された面とエピタキシャル層（ウエハ接着層
１０４）とが重ねて接着され、例えば７００℃程度に昇
温した熱処理炉へ挿入される。
【００２１】上記接着は、図３に示すように、ＧａＰ基
板１０５の接着面とウエハ接着層１０４の接着面とが、
結晶学的に等しい方向から結晶学的に異なる方向へ回転
させて行われる。この回転角は、例えば０°乃至１８０
°程度である。
板１０５の接着面とウエハ接着層１０４の接着面とが、
結晶学的に等しい方向から結晶学的に異なる方向へ回転
させて行われる。この回転角は、例えば０°乃至１８０
°程度である。
【００２２】次に、上記熱処理を行った後、アンモニア
系のエッチング液を用いて、基板部分（ｎ型ＧａＡｓ基
板１１とｎ型ＧａＡｓバッファ層１２とからなる層）が
除去され、エッチングストップ層１３の表面が露出され
る。その後、塩酸系のエッチング液を用いて、エッチン
グストップ層１３が除去され、ＧａＡｓ層１４の表面が
露出される。
系のエッチング液を用いて、基板部分（ｎ型ＧａＡｓ基
板１１とｎ型ＧａＡｓバッファ層１２とからなる層）が
除去され、エッチングストップ層１３の表面が露出され
る。その後、塩酸系のエッチング液を用いて、エッチン
グストップ層１３が除去され、ＧａＡｓ層１４の表面が
露出される。
【００２３】次に、図４に示すように、ＧａＡｓ層１４
上にレジスト層（図示せず）が形成されてパターニング
される。このパターニングされたレジスト層をマスクと
し、硫酸と過酸化水素及び水の混合液を用いて、ＧａＡ
ｓ層１４がエッチング除去され、ブロック層１５の表面
の一部が露出される。次に、前記パターニングされたレ
ジスト層をマスクとし、熱燐酸又は熱硫酸を用いて、ブ
ロック層１５がエッチング除去され、オーミックコンタ
クト層１６の表面の一部が露出される。このようにし
て、直径約１１０μｍの電流ブロック部が形成される。
その後、レジスト層が除去され、水洗後乾燥される。
上にレジスト層（図示せず）が形成されてパターニング
される。このパターニングされたレジスト層をマスクと
し、硫酸と過酸化水素及び水の混合液を用いて、ＧａＡ
ｓ層１４がエッチング除去され、ブロック層１５の表面
の一部が露出される。次に、前記パターニングされたレ
ジスト層をマスクとし、熱燐酸又は熱硫酸を用いて、ブ
ロック層１５がエッチング除去され、オーミックコンタ
クト層１６の表面の一部が露出される。このようにし
て、直径約１１０μｍの電流ブロック部が形成される。
その後、レジスト層が除去され、水洗後乾燥される。
【００２４】次に、電流ブロック部及びオーミックコン
タクト層１６上に、例えば０．２μｍの膜厚を有するＡ
ｕＧｅと、例えば１．２μｍの膜厚を有するＡｕとから
なる細線電極１０６が選択的に形成される。ここで、図
５は細線電極１０６の上面図を示し、図５に示す４−４
線に沿った半導体発光素子の断面図が図４となる。
タクト層１６上に、例えば０．２μｍの膜厚を有するＡ
ｕＧｅと、例えば１．２μｍの膜厚を有するＡｕとから
なる細線電極１０６が選択的に形成される。ここで、図
５は細線電極１０６の上面図を示し、図５に示す４−４
線に沿った半導体発光素子の断面図が図４となる。
【００２５】次に、図６に示すように、ＧａＰ基板１０
５の裏面が鏡面研磨された後、このＧａＰ基板１０５の
裏面にｐ型電極として例えば２０００Åの膜厚を有する
ＡｕＺｎ膜が蒸着される。このＡｕＺｎ膜がフォトレジ
スト（ＰＥＰ）工程により選択的に除去され、水玉電極
１０７が形成される。
５の裏面が鏡面研磨された後、このＧａＰ基板１０５の
裏面にｐ型電極として例えば２０００Åの膜厚を有する
ＡｕＺｎ膜が蒸着される。このＡｕＺｎ膜がフォトレジ
スト（ＰＥＰ）工程により選択的に除去され、水玉電極
１０７が形成される。
【００２６】次に、図７に示すように、Ａｒ雰囲気中、
約〜４５０℃で１０分の熱処理が行われた後、表面が露
出されている領域のオーミックコンタクト層１６が除去
され、電流拡散層１７の表面の一部が露出される。
約〜４５０℃で１０分の熱処理が行われた後、表面が露
出されている領域のオーミックコンタクト層１６が除去
され、電流拡散層１７の表面の一部が露出される。
【００２７】次に、ダイアモンド針を用いたスクライブ
装置を用いて、ｐ型面（水玉電極１０７側）から１５０
μｍ〜２５０μｍ角の大きさに、ウエハがスクライブ
（罫書き）される。その後、劈開を利用して、ウエハが
ブレイキングされてチップ化される。
装置を用いて、ｐ型面（水玉電極１０７側）から１５０
μｍ〜２５０μｍ角の大きさに、ウエハがスクライブ
（罫書き）される。その後、劈開を利用して、ウエハが
ブレイキングされてチップ化される。
【００２８】上記第１の実施形態によれば、第１の半導
体基板（ＧａＰ基板１０５）と第２の半導体基板（エピ
タキシャル層）とを結晶学的に異なる方向に接着したウ
エハが形成されている。このウエハをチップ化する場
合、第２の半導体基板よりも圧倒的に体積の大きい第１
の半導体基板側の結晶方位に合わせてスクライブするこ
とになる。この際、第２の半導体基板の結晶方位は第１
の半導体基板の結晶方位と合っていないため、ブレイキ
ングでは無理に切断する力が働く。このため、剥がれ等
により接着強度の弱いものは、第２の半導体基板側の形
状が不安定なものとなる。これにより、剥がれ等が発生
している接着強度の弱い製品を選別することが可能とな
り、接着不良品の流出を防止できる。
体基板（ＧａＰ基板１０５）と第２の半導体基板（エピ
タキシャル層）とを結晶学的に異なる方向に接着したウ
エハが形成されている。このウエハをチップ化する場
合、第２の半導体基板よりも圧倒的に体積の大きい第１
の半導体基板側の結晶方位に合わせてスクライブするこ
とになる。この際、第２の半導体基板の結晶方位は第１
の半導体基板の結晶方位と合っていないため、ブレイキ
ングでは無理に切断する力が働く。このため、剥がれ等
により接着強度の弱いものは、第２の半導体基板側の形
状が不安定なものとなる。これにより、剥がれ等が発生
している接着強度の弱い製品を選別することが可能とな
り、接着不良品の流出を防止できる。
【００２９】また、近年、ＬＥＤの駆動回路に使用する
電源とＬＥＤを駆動する電源とを、共通化したいという
要求があり、従来のＰＮ接合の拡散電位に対応する駆動
電圧よりもさらに高い電圧で駆動することが要求されて
きている。そこで、本発明のように、第１の半導体基板
と第２の半導体基板とを結晶学的に異なる方向に接着す
ることにより、これらの接着界面の電気抵抗または電位
障壁を増加させることができる。その結果、一定電流に
おける発光素子の順方向電圧は、ＰＮ接合の拡散電位に
対応する電圧よりも高い電圧を得ることができる。例え
ば、図１３は、結晶学的に等しい方向から１８０°まで
接着面を回転させて形成された発光素子の２０ｍＡにお
ける順方向電圧と回転角との関係を示す。図１３に示す
ように、発光素子の順方向電圧は、従来は２．２Ｖ程度
であったのに対し、本発明は最大４Ｖまで高めることが
可能となる。このように、本発明によれば、接着界面の
電気抵抗または電位障壁を増加させることにより、発光
素子の駆動電圧を高めることが可能となる。
電源とＬＥＤを駆動する電源とを、共通化したいという
要求があり、従来のＰＮ接合の拡散電位に対応する駆動
電圧よりもさらに高い電圧で駆動することが要求されて
きている。そこで、本発明のように、第１の半導体基板
と第２の半導体基板とを結晶学的に異なる方向に接着す
ることにより、これらの接着界面の電気抵抗または電位
障壁を増加させることができる。その結果、一定電流に
おける発光素子の順方向電圧は、ＰＮ接合の拡散電位に
対応する電圧よりも高い電圧を得ることができる。例え
ば、図１３は、結晶学的に等しい方向から１８０°まで
接着面を回転させて形成された発光素子の２０ｍＡにお
ける順方向電圧と回転角との関係を示す。図１３に示す
ように、発光素子の順方向電圧は、従来は２．２Ｖ程度
であったのに対し、本発明は最大４Ｖまで高めることが
可能となる。このように、本発明によれば、接着界面の
電気抵抗または電位障壁を増加させることにより、発光
素子の駆動電圧を高めることが可能となる。
【００３０】なお、第１の半導体基板と第２の半導体基
板とを結晶学的に等しい方向から結晶学的に異なる方向
に回転させて接着する際、例えば０°乃至１８０°程度
回転させている。ここで、接着強度の弱い製品を選別す
る場合の回転角θ１は、０°＜θ１＜９０°、９０°＜
θ１＜１８０°が望ましい。また、発光素子の駆動電圧
を高める場合の回転角θ２は、０°≦θ２≦１８０°の
範囲であればよく、θ２＝９０°に近いほど高い駆動電
圧を得ることが可能である。
板とを結晶学的に等しい方向から結晶学的に異なる方向
に回転させて接着する際、例えば０°乃至１８０°程度
回転させている。ここで、接着強度の弱い製品を選別す
る場合の回転角θ１は、０°＜θ１＜９０°、９０°＜
θ１＜１８０°が望ましい。また、発光素子の駆動電圧
を高める場合の回転角θ２は、０°≦θ２≦１８０°の
範囲であればよく、θ２＝９０°に近いほど高い駆動電
圧を得ることが可能である。
【００３１】［第２の実施形態］第２の実施形態は、第
１の半導体基板と第２の半導体基板とを接着させた後に
発光素子部を形成していることが第１の実施形態と異な
るが、これ以外は第１の実施形態と同様の特徴を有して
いる。
１の半導体基板と第２の半導体基板とを接着させた後に
発光素子部を形成していることが第１の実施形態と異な
るが、これ以外は第１の実施形態と同様の特徴を有して
いる。
【００３２】図８乃至図１１は、本発明の第２の実施形
態に係る半導体発光素子の断面図を示している。以下、
第２の実施形態に係る半導体発光素子の製造方法につい
て説明する。
態に係る半導体発光素子の断面図を示している。以下、
第２の実施形態に係る半導体発光素子の製造方法につい
て説明する。
【００３３】まず、図８に示すように、例えば（１０
０）面から［１１０］方向に１５°傾斜した面を有する
ｎ型ＧａＡｓ基板２０上に、エピタキシャル成長により
例えば０．５μｍの膜厚を有するｎ型ＧａＡｓバッファ
層２１が形成される。ここで、ｎ型ＧａＡｓ基板２０と
ｎ型ＧａＡｓバッファ層２１とからなる層が基板部分と
なる。
０）面から［１１０］方向に１５°傾斜した面を有する
ｎ型ＧａＡｓ基板２０上に、エピタキシャル成長により
例えば０．５μｍの膜厚を有するｎ型ＧａＡｓバッファ
層２１が形成される。ここで、ｎ型ＧａＡｓ基板２０と
ｎ型ＧａＡｓバッファ層２１とからなる層が基板部分と
なる。
【００３４】次に、ｎ型ＧａＡｓバッファ層２１上に例
えば０．２乃至０．５μｍの膜厚を有するＩｎ0.5Ｇａ
0.5Ｐエッチングストップ層２２が形成され、このエッ
チングストップ層２２上に例えば０．０５μｍの膜厚を
有するＧａＡｓ層２３が形成される。このＧａＡｓ層２
３上に例えば１乃至２μｍの膜厚を有するＩｎ0.5（Ｇ
ａ0.7Ａｌ0.3）0.5Ｐ層２４が形成され、このＩｎ
0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ層２４上に例えば０．０５
μｍの膜厚を有するｎ型ＩｎＧａＰ接着層２５が形成さ
れる。以上のように、エピタキシャル成長によって、同
一バッチで上記のようなエピタキシャル層が順次形成さ
れる。
えば０．２乃至０．５μｍの膜厚を有するＩｎ0.5Ｇａ
0.5Ｐエッチングストップ層２２が形成され、このエッ
チングストップ層２２上に例えば０．０５μｍの膜厚を
有するＧａＡｓ層２３が形成される。このＧａＡｓ層２
３上に例えば１乃至２μｍの膜厚を有するＩｎ0.5（Ｇ
ａ0.7Ａｌ0.3）0.5Ｐ層２４が形成され、このＩｎ
0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ層２４上に例えば０．０５
μｍの膜厚を有するｎ型ＩｎＧａＰ接着層２５が形成さ
れる。以上のように、エピタキシャル成長によって、同
一バッチで上記のようなエピタキシャル層が順次形成さ
れる。
【００３５】次に、透明接着基板として、例えば２５０
μｍの膜厚を有するｐ型ＧａＰ基板２６が用意される。
このｐ型ＧａＰ基板２６は、例えば（１００）面から
［１１０］方向に１５°傾斜した鏡面研磨された面を有
する。そして、ＧａＰ基板２６の鏡面研磨された面とエ
ピタキシャル層（ＩｎＧａＰ接着層２５）とが重ねて接
着され、例えば７００℃程度に昇温した熱処理炉へ挿入
される。
μｍの膜厚を有するｐ型ＧａＰ基板２６が用意される。
このｐ型ＧａＰ基板２６は、例えば（１００）面から
［１１０］方向に１５°傾斜した鏡面研磨された面を有
する。そして、ＧａＰ基板２６の鏡面研磨された面とエ
ピタキシャル層（ＩｎＧａＰ接着層２５）とが重ねて接
着され、例えば７００℃程度に昇温した熱処理炉へ挿入
される。
【００３６】上記接着は、第１の実施形態と同様に、Ｇ
ａＰ基板２６の接着面とＩｎＧａＰ接着層２５の接着面
とが、結晶学的に等しい方向から結晶学的に異なる方向
へ回転させて行われる。この回転角は、例えば０°乃至
１８０°程度である。
ａＰ基板２６の接着面とＩｎＧａＰ接着層２５の接着面
とが、結晶学的に等しい方向から結晶学的に異なる方向
へ回転させて行われる。この回転角は、例えば０°乃至
１８０°程度である。
【００３７】次に、図９に示すように、上記熱処理を行
った後、アンモニア系のエッチング液を用いて、基板部
分（ｎ型ＧａＡｓ基板２０とｎ型ＧａＡｓバッファ層２
１とからなる層）が除去され、エッチングストップ層２
２の表面が露出される。次に、塩酸系のエッチング液を
用いて、エッチングストップ層２２が除去され、ＧａＡ
ｓ層２３の表面が露出される。その後、硫酸と過酸化水
素及び水の混合液を用いて、ＧａＡｓ層２３が除去さ
れ、Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ層２４の表面が露
出される。
った後、アンモニア系のエッチング液を用いて、基板部
分（ｎ型ＧａＡｓ基板２０とｎ型ＧａＡｓバッファ層２
１とからなる層）が除去され、エッチングストップ層２
２の表面が露出される。次に、塩酸系のエッチング液を
用いて、エッチングストップ層２２が除去され、ＧａＡ
ｓ層２３の表面が露出される。その後、硫酸と過酸化水
素及び水の混合液を用いて、ＧａＡｓ層２３が除去さ
れ、Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ層２４の表面が露
出される。
【００３８】次に、図１０に示すように、Ｉｎ0.5（Ｇ
ａ0.7Ａｌ0.3）0.5Ｐ層２４上に例えば０．５５μｍの
膜厚を有するｎ型Ｉｎ0.5Ａｌ0.5Ｐ第１クラッド層２７
が形成され、このｎ型第１クラッド層２７上に例えば
０．０５μｍの膜厚を有するｎ型Ｉｎ0.5（Ｇａ0.4Ａｌ
0.6）0.5Ｐ第２クラッド層２８が形成される。このｎ型
第２クラッド層２８上に例えば０．３μｍの膜厚を有す
るＩｎ0.5（Ｇａ0.85Ａｌ0 .15）0.5Ｐ活性層２９が形成
され、この活性層２９上に例えば０．０５μｍの膜厚を
有するｐ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ第１クラッ
ド層２０１が形成される。このｐ型第１クラッド層２０
１上に例えば０．５５μｍの膜厚を有するｐ型Ｉｎ0.5
Ａｌ0.5Ｐ第２クラッド層２０２が形成され、このｐ型
第２クラッド層２０２上に例えば１．５μｍの膜厚を有
するｐ型Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ電流拡散層２
０３が形成される。この電流拡散層２０３上に例えば
０．１μｍの膜厚を有するｐ型ＧａＡｓオーミックコン
タクト層２０４が形成され、このオーミックコンタクト
層２０４上に例えば０．２μｍの膜厚を有するｐ型Ｉｎ
0.5Ａｌ0.5Ｐブロック層２０５が形成される。
ａ0.7Ａｌ0.3）0.5Ｐ層２４上に例えば０．５５μｍの
膜厚を有するｎ型Ｉｎ0.5Ａｌ0.5Ｐ第１クラッド層２７
が形成され、このｎ型第１クラッド層２７上に例えば
０．０５μｍの膜厚を有するｎ型Ｉｎ0.5（Ｇａ0.4Ａｌ
0.6）0.5Ｐ第２クラッド層２８が形成される。このｎ型
第２クラッド層２８上に例えば０．３μｍの膜厚を有す
るＩｎ0.5（Ｇａ0.85Ａｌ0 .15）0.5Ｐ活性層２９が形成
され、この活性層２９上に例えば０．０５μｍの膜厚を
有するｐ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ第１クラッ
ド層２０１が形成される。このｐ型第１クラッド層２０
１上に例えば０．５５μｍの膜厚を有するｐ型Ｉｎ0.5
Ａｌ0.5Ｐ第２クラッド層２０２が形成され、このｐ型
第２クラッド層２０２上に例えば１．５μｍの膜厚を有
するｐ型Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ電流拡散層２
０３が形成される。この電流拡散層２０３上に例えば
０．１μｍの膜厚を有するｐ型ＧａＡｓオーミックコン
タクト層２０４が形成され、このオーミックコンタクト
層２０４上に例えば０．２μｍの膜厚を有するｐ型Ｉｎ
0.5Ａｌ0.5Ｐブロック層２０５が形成される。
【００３９】次に、図１１に示すように、第１の実施形
態と同様に、ＰＥＰ工程によりブロック層２０５が選択
的に除去され、直径約１１０μｍの電流ブロック部が形
成される。次に、電流ブロック部及びオーミックコンタ
クト層２０４上に、例えば０．２μｍの膜厚を有するＡ
ｕＺｎと、例えば１．２μｍの膜厚を有するＡｕとから
なる細線電極２０６が選択的に形成される。次に、Ｇａ
Ｐ基板２６の裏面が鏡面研磨された後、このＧａＰ基板
２６の裏面にｐ型電極として例えば２０００Åの膜厚を
有するＡｕＧＥ膜が蒸着される。このＡｕＧＥ膜がフォ
トレジスト（ＰＥＰ）工程により選択的に除去され、水
玉電極２０７が形成される。その後、Ａｒ雰囲気中、約
〜４５０℃で１０分の熱処理が行われた後、表面が露出
されている領域のオーミックコンタクト層２０４が除去
され、電流拡散層２０３の表面の一部が露出される。
態と同様に、ＰＥＰ工程によりブロック層２０５が選択
的に除去され、直径約１１０μｍの電流ブロック部が形
成される。次に、電流ブロック部及びオーミックコンタ
クト層２０４上に、例えば０．２μｍの膜厚を有するＡ
ｕＺｎと、例えば１．２μｍの膜厚を有するＡｕとから
なる細線電極２０６が選択的に形成される。次に、Ｇａ
Ｐ基板２６の裏面が鏡面研磨された後、このＧａＰ基板
２６の裏面にｐ型電極として例えば２０００Åの膜厚を
有するＡｕＧＥ膜が蒸着される。このＡｕＧＥ膜がフォ
トレジスト（ＰＥＰ）工程により選択的に除去され、水
玉電極２０７が形成される。その後、Ａｒ雰囲気中、約
〜４５０℃で１０分の熱処理が行われた後、表面が露出
されている領域のオーミックコンタクト層２０４が除去
され、電流拡散層２０３の表面の一部が露出される。
【００４０】次に、ダイアモンド針を用いたスクライブ
装置を用いて、ｐ型面（水玉電極２０７側）から１５０
μｍ〜２５０μｍ角の大きさに、ウエハがスクライブ
（罫書き）される。その後、劈開を利用して、ウエハが
ブレイキングされてチップ化される。
装置を用いて、ｐ型面（水玉電極２０７側）から１５０
μｍ〜２５０μｍ角の大きさに、ウエハがスクライブ
（罫書き）される。その後、劈開を利用して、ウエハが
ブレイキングされてチップ化される。
【００４１】上記第２の実施形態によれば、上記第１の
実施形態と同様の効果を得ることができる。
実施形態と同様の効果を得ることができる。
【００４２】［第３の実施形態］第３の実施形態は、結
晶学的に異なる方向に接着された第１の半導体基板と第
２の半導体基板との界面に電圧降下が発生することを利
用して、上記第２の実施形態に係る半導体発光素子をフ
リップチップ型に変形していることに特徴がある。
晶学的に異なる方向に接着された第１の半導体基板と第
２の半導体基板との界面に電圧降下が発生することを利
用して、上記第２の実施形態に係る半導体発光素子をフ
リップチップ型に変形していることに特徴がある。
【００４３】図１２は、本発明の第３の実施形態に係る
半導体発光素子の断面図を示している。以下、第３の実
施形態に係る半導体発光素子の製造方法について説明す
る。なお、第３の実施形態において、上記第２の実施形
態と同様の工程については説明を省略し、異なる工程の
み説明する。
半導体発光素子の断面図を示している。以下、第３の実
施形態に係る半導体発光素子の製造方法について説明す
る。なお、第３の実施形態において、上記第２の実施形
態と同様の工程については説明を省略し、異なる工程の
み説明する。
【００４４】まず、図８乃至図１０に示すように、第２
の実施形態と同様に、結晶学的に等しい方向から結晶学
的に異なる方向へ回転させて、ＧａＰ基板２６の接着面
とＩｎＧａＰ接着層２５の接着面とが接着される。この
回転角は、例えば０°乃至１８０°程度である。
の実施形態と同様に、結晶学的に等しい方向から結晶学
的に異なる方向へ回転させて、ＧａＰ基板２６の接着面
とＩｎＧａＰ接着層２５の接着面とが接着される。この
回転角は、例えば０°乃至１８０°程度である。
【００４５】そして、所定の工程の後、Ｉｎ0.5（Ｇａ
0.7Ａｌ0.3）0.5Ｐ層２４上にｎ型Ｉｎ0.5Ａｌ0.5Ｐ第
１クラッド層２７が形成され、このｎ型第１クラッド層
２７上にｎ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ第２クラ
ッド層２８が形成される。このｎ型第２クラッド層２８
上にＩｎ0.5（Ｇａ0.85Ａｌ0.15）0.5Ｐ活性層２９が形
成され、この活性層２９上にｐ型Ｉｎ0.5（Ｇａ0.4Ａｌ
0.6）0.5Ｐ第１クラッド層２０１が形成される。このｐ
型第１クラッド層２０１上にｐ型Ｉｎ0.5Ａｌ0.5Ｐ第２
クラッド層２０２が形成され、このｐ型第２クラッド層
２０２上にｐ型ＧａＡｓオーミックコンタクト層２０４
が形成される。以上のように、エピタキシャル成長によ
って、同一バッチで上記のようなエピタキシャル層が順
次形成される。
0.7Ａｌ0.3）0.5Ｐ層２４上にｎ型Ｉｎ0.5Ａｌ0.5Ｐ第
１クラッド層２７が形成され、このｎ型第１クラッド層
２７上にｎ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ第２クラ
ッド層２８が形成される。このｎ型第２クラッド層２８
上にＩｎ0.5（Ｇａ0.85Ａｌ0.15）0.5Ｐ活性層２９が形
成され、この活性層２９上にｐ型Ｉｎ0.5（Ｇａ0.4Ａｌ
0.6）0.5Ｐ第１クラッド層２０１が形成される。このｐ
型第１クラッド層２０１上にｐ型Ｉｎ0.5Ａｌ0.5Ｐ第２
クラッド層２０２が形成され、このｐ型第２クラッド層
２０２上にｐ型ＧａＡｓオーミックコンタクト層２０４
が形成される。以上のように、エピタキシャル成長によ
って、同一バッチで上記のようなエピタキシャル層が順
次形成される。
【００４６】次に、図１２に示すように、前記エピタキ
シャル層が選択的に除去され、Ｉｎ 0.5（Ｇａ0.7Ａｌ
0.3）0.5Ｐ層２４の表面の一部が露出される。その後、
オーミックコンタクト層２０４上にｎ型電極３１が選択
的に形成され、Ｉｎ0.5（Ｇａ0 .7Ａｌ0.3）0.5Ｐ層２４
上にｐ型電極３２が選択的に形成される。このように、
同一の基板面側にｎ型電極３１とｐ型電極３２とが形成
される。
シャル層が選択的に除去され、Ｉｎ 0.5（Ｇａ0.7Ａｌ
0.3）0.5Ｐ層２４の表面の一部が露出される。その後、
オーミックコンタクト層２０４上にｎ型電極３１が選択
的に形成され、Ｉｎ0.5（Ｇａ0 .7Ａｌ0.3）0.5Ｐ層２４
上にｐ型電極３２が選択的に形成される。このように、
同一の基板面側にｎ型電極３１とｐ型電極３２とが形成
される。
【００４７】上記第３の実施形態によれば、上記第２の
実施形態と同様の効果を得ることができる。
実施形態と同様の効果を得ることができる。
【００４８】さらに、同一の基板面側にｎ型電極３１と
ｐ型電極３２とを有するフリップチップ型の半導体発光
素子が形成されている。従来から、同一の基板面側にｎ
型電極とｐ型電極を形成する構造は存在しているが、一
方の基板面側から他方の基板面側へと電流が漏れるとい
う問題があった。しかし、本発明によれば、第１の半導
体基板（ＧａＰ基板２６）と第２の半導体基板（ＩｎＧ
ａＰ接着層２５）とを結晶学的に異なる方向に接着する
ことにより、これらの接着界面の電気抵抗または電位障
壁を増加することができる。つまり、ＧａＰ基板２６と
ＩｎＧａＰ接着層２５との界面に電圧降下が生じて、こ
の界面にいわゆる絶縁層が形成された状態となる。この
ため、ＩｎＧａＰ接着層２５からＧａＰ基板２６へ電流
が漏れることを防止できる。したがって、半導体発光素
子の発光低下を抑制でき、長期間の信頼性テストを行っ
た場合でも安定した動作が可能になった。このように、
本発明によれば、製品の信頼性の向上を図ることが可能
である。
ｐ型電極３２とを有するフリップチップ型の半導体発光
素子が形成されている。従来から、同一の基板面側にｎ
型電極とｐ型電極を形成する構造は存在しているが、一
方の基板面側から他方の基板面側へと電流が漏れるとい
う問題があった。しかし、本発明によれば、第１の半導
体基板（ＧａＰ基板２６）と第２の半導体基板（ＩｎＧ
ａＰ接着層２５）とを結晶学的に異なる方向に接着する
ことにより、これらの接着界面の電気抵抗または電位障
壁を増加することができる。つまり、ＧａＰ基板２６と
ＩｎＧａＰ接着層２５との界面に電圧降下が生じて、こ
の界面にいわゆる絶縁層が形成された状態となる。この
ため、ＩｎＧａＰ接着層２５からＧａＰ基板２６へ電流
が漏れることを防止できる。したがって、半導体発光素
子の発光低下を抑制でき、長期間の信頼性テストを行っ
た場合でも安定した動作が可能になった。このように、
本発明によれば、製品の信頼性の向上を図ることが可能
である。
【００４９】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
範囲で、種々変形して実施することが可能である。
【００５０】
【発明の効果】以上説明したように本発明によれば、接
着不良品の流出を防止できる半導体発光素子及びその製
造方法を提供できる。
着不良品の流出を防止できる半導体発光素子及びその製
造方法を提供できる。
【図１】本発明の第１の実施形態に係わる半導体発光素
子の製造工程を示す断面図。
子の製造工程を示す断面図。
【図２】図１に続く、本発明の第１の実施形態に係わる
半導体発光素子の製造工程を示す断面図。
半導体発光素子の製造工程を示す断面図。
【図３】エピタキシャル層とＧａＰ基板との接着を示す
斜視図。
斜視図。
【図４】図２に続く、本発明の第１の実施形態に係わる
半導体発光素子の製造工程を示す断面図。
半導体発光素子の製造工程を示す断面図。
【図５】図４に示した細線電極の構造を示す上面図。
【図６】図４に続く、本発明の第１の実施形態に係わる
半導体発光素子の製造工程を示す断面図。
半導体発光素子の製造工程を示す断面図。
【図７】図６に続く、本発明の第１の実施形態に係わる
半導体発光素子の製造工程を示す断面図。
半導体発光素子の製造工程を示す断面図。
【図８】本発明の第２の実施形態に係わる半導体発光素
子の製造工程を示す断面図。
子の製造工程を示す断面図。
【図９】図８に続く、本発明の第２の実施形態に係わる
半導体発光素子の製造工程を示す断面図。
半導体発光素子の製造工程を示す断面図。
【図１０】図９に続く、本発明の第２の実施形態に係わ
る半導体発光素子の製造工程を示す断面図。
る半導体発光素子の製造工程を示す断面図。
【図１１】図１０に続く、本発明の第２の実施形態に係
わる半導体発光素子の製造工程を示す断面図。
わる半導体発光素子の製造工程を示す断面図。
【図１２】本発明の第３の実施形態に係わる半導体発光
素子を示す断面図。
素子を示す断面図。
【図１３】順方向電圧と回転角との関係を示す図。
【図１４】従来技術による半導体発光素子の製造工程を
示す断面図。
示す断面図。
【図１５】図１４に続く、従来技術による半導体発光素
子の製造工程を示す断面図。
子の製造工程を示す断面図。
【図１６】突起物が生じた従来技術による半導体発光素
子を示す断面図。
子を示す断面図。
【図１７】剥がれが生じた従来技術による半導体発光素
子を示す断面図。
子を示す断面図。
【図１８】剥がれが生じた従来技術による半導体発光素
子を示す上面図。
子を示す上面図。
１１、２０…ｎ型ＧａＡｓ基板、 １２、２１…ｎ型ＧａＡｓバッファ層、 １３、２２…ｎ型Ｉｎ0.5Ｇａ0.5Ｐエッチングストップ
層、 １４、２３…ｎ型ＧａＡｓ層、 １５、２０５…Ｉｎ0.5Ａｌ0.5Ｐブロック層、 １６…ｎ型ＧａＡｓ層、 １７…ｎ型Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ電流拡散
層、 １８、２７…ｎ型Ｉｎ0.5Ａｌ0.5Ｐ第１クラッド層、 １９、２８…ｎ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ第２
クラッド層、 １０１、２９…Ｉｎ0.5（Ｇａ0.85Ａｌ0.15）0.5Ｐ活性
層、 １０２、２０１…ｐ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ
第１クラッド層、 １０３、２０２…ｐ型Ｉｎ0.5Ａｌ0.5Ｐ第２クラッド
層、 １０４…ｐ型Ｉｎ0.5Ｇａ0.5Ｐウエハ接着層、 １０５、２６…ＧａＰ基板、 １０６、２０６…細線電極、 １０７、２０７…水玉電極、 ２４…ｎ型Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ層、 ２５…ｎ型Ｉｎ0.5Ｇａ0.5Ｐウエハ接着層、 ２０３…ｐ型Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ電流拡散
層、 ２０４…ｐ型ＧａＡｓコンタクト層、 ３１、３２…電極。
層、 １４、２３…ｎ型ＧａＡｓ層、 １５、２０５…Ｉｎ0.5Ａｌ0.5Ｐブロック層、 １６…ｎ型ＧａＡｓ層、 １７…ｎ型Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ電流拡散
層、 １８、２７…ｎ型Ｉｎ0.5Ａｌ0.5Ｐ第１クラッド層、 １９、２８…ｎ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ第２
クラッド層、 １０１、２９…Ｉｎ0.5（Ｇａ0.85Ａｌ0.15）0.5Ｐ活性
層、 １０２、２０１…ｐ型Ｉｎ0.5（Ｇａ0.4Ａｌ0.6）0.5Ｐ
第１クラッド層、 １０３、２０２…ｐ型Ｉｎ0.5Ａｌ0.5Ｐ第２クラッド
層、 １０４…ｐ型Ｉｎ0.5Ｇａ0.5Ｐウエハ接着層、 １０５、２６…ＧａＰ基板、 １０６、２０６…細線電極、 １０７、２０７…水玉電極、 ２４…ｎ型Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ層、 ２５…ｎ型Ｉｎ0.5Ｇａ0.5Ｐウエハ接着層、 ２０３…ｐ型Ｉｎ0.5（Ｇａ0.7Ａｌ0.3）0.5Ｐ電流拡散
層、 ２０４…ｐ型ＧａＡｓコンタクト層、 ３１、３２…電極。
Claims (6)
- 【請求項１】 第１の半導体基板上に第２の半導体基板
が直接接着された基板接着型の半導体発光素子であっ
て、 前記第１の半導体基板と前記第２の半導体基板とは結晶
学的に異なる方向に接着されていることを特徴とする半
導体発光素子。 - 【請求項２】 前記第１又は第２の半導体基板側のみに
電極が設けられていることを特徴とする請求項１記載の
半導体発光素子。 - 【請求項３】 前記第１の半導体基板と前記第２の半導
体基板との接着界面には、電圧降下が発生していること
を特徴とする請求項１記載の半導体発光素子。 - 【請求項４】 第１の半導体基板上に第２の半導体基板
が直接接着される基板接着型の半導体発光素子の製造方
法であって、 前記第１の半導体基板と前記第２の半導体基板とが結晶
学的に異なる方向に接着されることを特徴とする半導体
発光素子の製造方法。 - 【請求項５】 前記第１又は第２の半導体基板側のみに
電極が形成されることを特徴とする請求項４記載の半導
体発光素子の製造方法。 - 【請求項６】 前記第１の半導体基板と前記第２の半導
体基板との接着界面には、電圧降下が発生していること
を特徴とする請求項４記載の半導体発光素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273661A JP2002083997A (ja) | 2000-09-08 | 2000-09-08 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273661A JP2002083997A (ja) | 2000-09-08 | 2000-09-08 | 半導体発光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002083997A true JP2002083997A (ja) | 2002-03-22 |
Family
ID=18759565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273661A Pending JP2002083997A (ja) | 2000-09-08 | 2000-09-08 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002083997A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150645A (ja) * | 2003-11-19 | 2005-06-09 | Shin Etsu Handotai Co Ltd | 発光素子 |
| JP2006253370A (ja) * | 2005-03-10 | 2006-09-21 | Oki Data Corp | 半導体装置、プリントヘッド、及びそれを用いた画像形成装置 |
| US7319248B2 (en) * | 2003-09-22 | 2008-01-15 | National Chung-Hsing University | High brightness light emitting diode |
| JP2012190985A (ja) * | 2011-03-10 | 2012-10-04 | Stanley Electric Co Ltd | 半導体発光素子および半導体発光素子の製造方法 |
-
2000
- 2000-09-08 JP JP2000273661A patent/JP2002083997A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319248B2 (en) * | 2003-09-22 | 2008-01-15 | National Chung-Hsing University | High brightness light emitting diode |
| JP2005150645A (ja) * | 2003-11-19 | 2005-06-09 | Shin Etsu Handotai Co Ltd | 発光素子 |
| JP4569858B2 (ja) * | 2003-11-19 | 2010-10-27 | 信越半導体株式会社 | 発光素子の製造方法 |
| JP2006253370A (ja) * | 2005-03-10 | 2006-09-21 | Oki Data Corp | 半導体装置、プリントヘッド、及びそれを用いた画像形成装置 |
| JP4601464B2 (ja) * | 2005-03-10 | 2010-12-22 | 株式会社沖データ | 半導体装置、プリントヘッド、及びそれを用いた画像形成装置 |
| JP2012190985A (ja) * | 2011-03-10 | 2012-10-04 | Stanley Electric Co Ltd | 半導体発光素子および半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE42422E1 (en) | Light emitting diode having a transparent substrate | |
| JP5859053B2 (ja) | 金属支持膜を使用した縦方向デバイスの製作方法 | |
| US7554124B2 (en) | Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof | |
| US6900068B2 (en) | Light emitting diode and method of making the same | |
| KR101335342B1 (ko) | 향상된 광 출력을 갖는 수직 구조 반도체 디바이스 | |
| US6682950B2 (en) | Light emitting diode and method of making the same | |
| US7148517B2 (en) | Light emitting diode and method of the same | |
| US7625778B2 (en) | Method of manufacturing a substrate-free flip chip light emitting diode | |
| JP2010027643A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| JP2005150675A (ja) | 半導体発光ダイオードとその製造方法 | |
| JPH11340514A (ja) | フリップチップ型光半導体素子 | |
| JP2006066518A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP4179866B2 (ja) | 半導体複合装置及びｌｅｄヘッド | |
| JP2007134388A (ja) | 窒化物系半導体素子とその製造方法 | |
| KR20050089120A (ko) | 발광 다이오드 및 그 제조 방법 | |
| JP2005159297A (ja) | 半導体発光素子およびその製造方法並びに半導体装置 | |
| KR100613273B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| GB2426123A (en) | Substrate-free flip chip light emitting diode | |
| KR100576317B1 (ko) | 질화물계 반도체 발광다이오드 및 그의 제조방법 | |
| JP2002083997A (ja) | 半導体発光素子及びその製造方法 | |
| CN101714601B (zh) | 发光二极管的制造方法 | |
| KR100752348B1 (ko) | 수직 구조 발광 다이오드 제조 방법 | |
| TWI747418B (zh) | 磁性發光結構及磁性發光元件的製造方法 | |
| KR20060057855A (ko) | ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법 | |
| JP2010028140A (ja) | 窒化物系化合物半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |