KR20060057855A - ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법 - Google Patents

ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060057855A
KR20060057855A KR1020040097044A KR20040097044A KR20060057855A KR 20060057855 A KR20060057855 A KR 20060057855A KR 1020040097044 A KR1020040097044 A KR 1020040097044A KR 20040097044 A KR20040097044 A KR 20040097044A KR 20060057855 A KR20060057855 A KR 20060057855A
Authority
KR
South Korea
Prior art keywords
gan
light emitting
emitting device
substrate
type
Prior art date
Application number
KR1020040097044A
Other languages
English (en)
Inventor
김현수
윤석호
이정욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040097044A priority Critical patent/KR20060057855A/ko
Publication of KR20060057855A publication Critical patent/KR20060057855A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법에 관해 개시한다. 개시된 반도체 발광소자는, 서포팅 기판 상에 형성된 p형 반사전극과; 상기 반사전극 상에서 서로 이격되게 형성되며, n형 GaN, 활성층 및 p형 GaN이 순차적으로 적층된 복수의 GaN 셀과; 상기 반사전극 상에서 상기 GaN 셀 사이에 형성된 절연층과; 상기 절연층 상에서 상기 GaN 셀을 덮는 투명전극과; 상기 투명전극 상에 형성된 n형 전극패드;를 구비하는 것을 특징으로 한다.

Description

ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법{GaN-based compound semiconductor light emitting device and method thereof}
도 1은 본 발명에 바람직한 실시예에 따른 GaN 계 반도체 LED의 개략적 단면도이다.
도 2는 p형 전극을 적층하기 전 실리콘 기판 상에 에피택시 성장된 GaN 발광부의 평면도이다.
도 3은 사파이어 기판 상에 3 ㎛ 두께로 성장된 GaN 발광소자와, 사파이어 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자와, 실리콘 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자의 V-I 특성곡선이다.
도 4는 사파이어 기판 상에 3 ㎛ 두께로 성장된 GaN 발광소자와, 사파이어 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자와, 실리콘 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자의 전류에 대한 광출력 특성곡선이다.
도 5는 사파이어 기판 상에 3 ㎛ 두께로 성장된 GaN 발광소자와, 사파이어 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자와, 실리콘 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자로부터의 광의 밝기를 보여주는 사진이다.
도 6은 본 발명의 바람직한 실시예에 따른 발광소자의 단면도이다.
도 7은 본 발명의 GaN 셀이 크랙 사이에 형성되는 것을 보여주는 설명도이 다.
도 8은 본 발명에 따른 발광소자의 GaN 셀들의 개략 회로도이다.
도 9는 제1 구조물의 단면도이다.
도 10a 및 도 10b는 본 발명의 제2 구조물을 제조방법의 단계별 단면도이다.
도 11a 내지 도 11f는 제1 구조물 및 제2 구조물의 결합 및 후속 공정을 단계별로 설명하는 단면도이다.
*도면의 주요 부분에 대한 부호설명*
110: 기판 120: p형 반사전극
130: GaN 셀 132: p형 GaN 층
134: 활성층 136: n형 GaN 층
138: 절연층 140: 투명전극
150: n형 전극패드 160: p형 전극패드
본 발명은 III - V 족 GaN 계 화합물 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 미세한 다수의 GaN 셀로 이루어진 GaN 계 화합물 반도체 발광소자 및 그 제조방법에 관한 것이다.
반도체 발광 다이오드(light emitting diode: LED)는 광통신 등과 같은 통신 분야나 컴팩 디스크 플레이어(CDP)나 디지털 다기능 디스크 플레이어(DVDP) 등과 같은 장치에서 데이터의 전송이나 테이터의 기록 및 판독을 위한 수단으로써 널리 사용되고 있으며, 대형 옥외 전광판, LCD의 백라이트 등으로 응용범위를 넓혀가고 있다.
질화갈륨(GaN)계 화합물 반도체를 이용한 발광다이오드는 소형이면서, 저소비전력이며, 광출력이 높다.
도 1은 일반적인 GaN 계 발광소자의 단면도이다.
도 1을 참조하면, 기판(10) 상에 n형 GaN 층(22)이 형성되어 있다. n형 GaN 층(22)은 제1 영역(R1)과 제2 영역(R2)으로 구분할 수 있다. 제1 영역(R1) 상에 p형 및 n형 캐리어의 재결합에 의해서 광을 방출되는 활성층(24)이 적층되어 있다. 활성층(24) 상에 p형 GaN 층(26)이 적층되어 있다. p형 GaN 층(26) 상에는 p형 전극(30)이 형성되어 있다. 상기 n형 GaN 층(26) 상의 제2 영역(R2) 상에는 n형 전극(40)이 형성되어 있다. 그리고, 상기 기판(10) 및 n형 GaN 층(22) 사이에는 버퍼층(12)이 더 형성될 수 있다. 버퍼층(12)은 GaN 또는 AlN 으로 대략 500 nm 두께로 형성될 수 있다.
일반적으로 n형 GaN 층(22), 활성층(24), p형 GaN 층(26)으로 구성되는 GaN 발광부(20)는 기판(10) 상에 에피택시 성장으로 형성된다. 기판(10)이 사파이어 기판인 경우 GaN 발광부(20)의 두께를 5 ㎛ 수준 이상으로 성장시킬 수 있다. 그러나, 사파이어 기판은 고가이므로 실리콘 기판 상에 GaN 발광부(20)를 형성하는 것이 시도되어 왔다.
실리콘 기판 상에 GaN 발광부를 형성시 GaN 발광부와 실리콘 사이의 격자 상 수 차이 및 열팽창 계수의 차이로 GaN 발광부에 많은 크랙이 발생된다. 이러한 크랙 발생으로 실리콘 기판 상에서는 GaN 발광부의 성장 두께는 0.6 ㎛ 이내로 한정된다. 이러한 GaN 발광부의 얇은 두께로 인하여 발광소자의 구동전압이 상승하므로 발광소자로서 부적격인 것으로 알려져 왔다. 또한, 실리콘 기판은 GaN 발광부에서 발출되는 광을 흡수하므로 광출력을 저하시킨다.
본 발명의 목적은 실리콘 기판 상에서 성장된 GaN 발광부의 크랙의 영향을 최소화한 반도체 발광소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 발광소자의 제조방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 반도체 발광소자는,
서포팅 기판,
상기 기판 상에 형성된 p형 반사전극;
상기 반사전극 상에서 서로 이격되게 형성되며, n형 GaN, 활성층 및 p형 GaN이 순차적으로 적층된 복수의 GaN 셀;
상기 반사전극 상에서 상기 GaN 셀 사이에 형성된 절연층;
상기 절연층 상에서 상기 GaN 셀을 덮는 투명전극; 및
상기 투명전극 상에 형성된 n형 전극패드;를 구비하는 것을 특징으로 한다.
상기 절연층은 상기 활성층 보다 높게 형성된다.
상기 절연층은 SiO2 로 형성될 수 있다.
상기 GaN 셀 크기는 5 ~ 50 ㎛ 인 것이 바람직하다.
상기 GaN 셀의 두께는 3.0 ㎛ 이하로 형성된다.
상기 기판 하부에는 p형 전극패드가 더 형성될 수 있다.
상기 기판은 실리콘 또는 구리로 형성될 수 있다.
상기 기판 및 상기 p형 반사전극 사이에는 Au 또는 AuSn 으로 이루어진 접착층이 형성될 수 있다.
상기 GaN 셀은 상기 투명전극 및 상기 p형 반사전극 사이에 병렬로 연결된 어레이이다.
상기 투명전극은 ITO 또는 ZnO 로 제조될 수 있다.
상기의 다른 목적을 달성하기 위하여 본 발명의 반도체 발광소자의 제조방법은,
제1 기판을 마련하는 제1 단계;
제2 기판 상에 n형 GaN 계 화합물 반도체층, 활성층, p형 GaN 계 화합물 반도체층이 순차적으로 적층된 GaN 발광부를 형성하는 제2 단계;
상기 p형 반도체층 상에 p형 반사전극을 형성하는 제3 단계;
상기 제1 기판과 상기 제2 기판을 본딩하는 제4 단계;
상기 제2 기판을 제거하는 제5 단계;
상기 GaN 발광부를 패터닝하여 서로 이격된 다수의 GaN 셀을 형성하는 제6 단계;
상기 GaN 셀 사이에 절연층을 형성하는 제7 단계; 및
상기 절연층 상에 상기 GaN 셀을 덮는 투명전극을 형성하는 제8 단계;를 구비하는 것을 특징으로 한다.
상기 제2 기판은 실리콘 기판이다.
상기 제1 단계는 상기 제1 기판 상에 제1접착층을 형성하는 단계;를 더 포함하고, 상기 제3 단계는 상기 p형 반사전극 상에 제2접착층을 더 형성하는 단계;를 포함하며, 상기 제4 단계는 상기 제1접합층 및 상기 제2접합층을 접촉되게 하고 열및 압력을 가하는 단계이다.
본 발명의 일 국면에 따르면, 상기 제1 단계는, 상기 제1 기판에서 상기 제1접착층과 대향하는 면에 p형 전극 패드를 형성하는 단계를 더 포함한다.
상기 제5 단계는 CMP 방법으로 수행될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 따른 화합물 반도체 발광다이오드를 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 2는 p형 전극을 적층하기 전 실리콘 기판 상에 에피택시 성장된 GaN 발광부의 평면도이다. 도 2를 참조하면, 실리콘 기판 상에 GaN 발광부를 형성시 GaN 과 실리콘 사이의 격자 상수(lattice constant) 차이 및 열팽창 계수(thermal expansion coefficient)의 차이로 GaN 발광부에 많은 크랙이 발생된 것을 볼 수 있다. 이러한 크랙 발생으로 실리콘 기판 상에서 GaN 층의 성장 두께는 제한된다.
도 3은 사파이어 기판 상에 3 ㎛ 두께로 성장된 GaN 발광소자(이하 3umGaN/Sa 라 함)와, 사파이어 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자(이하 0.5umGaN/Sa 라 함)와, 실리콘 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자(이하 0.5umGaN/Si 이라 함)의 V-I 특성곡선이다.
도 3을 참조하면, GaN 발광소자에 20 mA를 흐르게 하는 구동전압이 3umGaN/Sa 의 경우 3.4 V 이하로 나타나는 데 비해서, 0.5umGaN/Sa 와 0.5umGaN/Si 의 경우 구동전압이 5 V 이상으로 높아서 발광소자로 사용하기 어렵다.
도 4는 사파이어 기판 상에 3 ㎛ 두께로 성장된 GaN 발광소자(이하 3umGaN/Sa 라 함)와, 사파이어 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자(이하 0.5umGaN/Sa 라 함)와, 실리콘 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자(이하 0.5umGaN/Si 이라 함)의 전류에 대한 광출력 특성곡선이다.
도 4를 참조하면, 3umGaN/Sa 의 경우 전류의 양을 증가 시킴에 따라 광출력이 상승하나, 0.5umGaN/Sa 와 0.5umGaN/Si 의 경우 전류의 양을 증가시켜도 광출력 증가가 거의 없다.
도 5는 사파이어 기판 상에 3 ㎛ 두께로 성장된 GaN 발광소자(이하 3umGaN/Sa 라 함)와, 사파이어 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자(이하 0.5umGaN/Sa 라 함)와, 실리콘 기판 상에서 0.5 ㎛ 두께로 성장된 GaN 발광소자(이하 0.5umGaN/Si 이라 함)로부터의 광의 밝기를 보여주는 사진이다.
도 5를 참조하면, 각각 20 mA 전류가 흐르는 상태에서 3umGaN/Sa 의 경우 광출력이 가장 높으며, 0.5umGaN/Si 의 경우 광출력이 매우 낮은 것을 볼 수 있다. 이렇게 0.5umGaN/Sa 이 3umGaN/Sa 보다 광출력이 낮은 것은 저항이 높기 때문이 며, 0.5umGaN/Si 는 저항이 높고 많은 크랙으로 인하여 전류가 크랙으로 흐르기 때문이다.
본 발명은 실리콘 기판 위에 성장된 GaN 발광부의 광출력을 증가시키기 위해서 도 2에 도시된 크랙의 크기 보다 작은 다수의 GaN cell을 형성한 새로운 발광소자를 제공하고자 한다.
도 6은 본 발명의 바람직한 실시예에 따른 발광소자의 단면도이다.
도 6을 참조하면, 서포팅 기판(110) 상에 p형 반사전극(120)이 형성되어 있다. p형 반사전극(120) 상에 GaN 셀(130)이 다수 형성되어 있다. GaN 셀(130)은 p형 반사전극(120) 상에 p형 GaN(132), 활성층(134), n형 GaN(136)이 순차적으로 적층되어 있다. GaN 셀(130) 사이에는 절연층(138) 예컨대 SiO2 가 형성되어 있다. 절연층(138)은 p형 GaN(132) 보다 높게 형성되어서 각 GaN 셀(130)의 p형 GaN(132)을 절연시킨다. GaN 셀(130) 상에는 상기 절연층(138)을 덮는 투명전극층이 형성되어 있다. 이 투명전극층(140)은 각 셀의 n형 GaN(136)을 통전시킨다. 투명전극층(140) 상에는 n형 전극패드(150)가 형성되어 있다. 상기 서포팅 기판(110)의 하부에는 p형 전극 패드(160)가 형성될 수 있다.
상기 GaN 셀(130)은 도 7에 도시된 바와 같이 크랙이 형성된 GaN 발광부 영역에서 다수의 셀로 형성된다. 이러한 다수의 GaN 셀(130)은 도 8에 도시된 바와 같이 투명전극층(140) 및 p형 반사전극(120) 사이에 병렬로 연결된 어레이이다. 따라서, 크랙(c)과 교차되는 위치의 GaN 셀(130)은 통전시 전류가 크랙(c)으로 흐르므로 발광에는 거의 기여하지 않지만, 크랙(c)과 교차하지 않는 위치의 GaN 셀 (130)은 정상적인 발광을 한다.
상기 서포팅 기판(110)은 Cu 또는 실리콘으로 100 ㎛ 이상의 두께로 형성될 수 있다.
상기 투명전극층(140)은 ITO, ZnO와 같은 투명 전도성 산화물(transparent conducting oxides) 로 형성될 수 있다.
상기 p형 전극(160) 및 n형 전극(150)에 광방출에 필요한 임계 전압 이상의 전압이 인가되면 p형 전극(160) 및 n형 전극(150)으로부터의 p형 및 n형 캐리어가 활성층(134)에서 재결합되어서 광을 방출한다. 활성층(134))으로부터 방출된 광 중 하부로 방출된 광은 p형 반사전극(120)에서 반사되어서 상방으로 나아간다. 방출된 광 중 상방으로 방출된 광은 투명 전극층(140)을 통해서 외부로 방출된다. 또한, 측면으로 방출된 광은 GaN 셀(130)의 측면에서 외부로 방출되며, 따라서 광 추출면이 증가되어서 광추출효율 증대에 기여한다. 이러한 발광소자는 종래의 버퍼에 의한 수직 저항 문제, 실리콘 기판의 광흡수 문제를 해결하므로 광추출 효율이 증가한다.
이하에서는 상기와 같은 구조의 본 발명의 발광 다이오드의 제조방법을 도면을 참조하여 상세하게 설명한다.
1. 제1 구조물 제작
도 9를 참조하면, 250 ㎛ 두께의 제1 기판(210)을 준비한 후, 후술하는 제2 구조물과의 본딩을 위해서 제1 기판(210)의 제1면 상에 제1접합층(212), 예컨대 Au 또는 Au/Sn 층을 e-beam 방법으로 증착한다. 제1접합층(212)은 1 ㎛ 두께 이하로 형성한다. 상기 제1 기판(210)은 실리콘 또는 구리로 제조될 수 있다. 그리고, 상기 제1 기판(210)의 제2면 상에 p형 전극패드(220)를 더 형성할 수 있다.
2. 제2 구조물 제작
도 10a를 참조하면, 300 ㎛ 두께의 실리콘 재질의 제2 기판(310)을 준비한 후, 제2 기판(310) 상에 n형 GaN(332), 활성층(334), 및 p형 GaN(336)을 에피택시 성장시킨다. n형 GaN(332), 활성층(334), 및 p형 GaN(336)을 포함하는 GaN 발광부는 대략 0.5 ~ 3.0 ㎛ 두께로 형성한다.
도 10b를 참조하면, GaN 발광부 상에 p형 반사전극(340)을 증착하고, p형 반사전극(340) 상에 상기 제1 구조물과의 본딩을 위해서 제2접합층(342), 예컨대 Au 또는 Au/Sn 층을 증착한다. 제2접합층(342)은 1 ㎛ 두께 이하로 형성한다. p형 반사전극(340)은 Ag 또는 Ag 합금으로 제조될 수 있다.
3. 제1 구조물 및 제2 구조물의 결합 및 후속 공정
도 11a을 참조하면, 전술한 과정을 통해 얻어진 제1 기판(210) 상의 제1접합층(212)에 상기 제2구조물의 제2접합층(342)을 웨이퍼 본딩한다. 이때 대략 300 ℃ 로 온도로 가열하면서 가압하면 제1구조물 상에 제2 구조물이 본딩된다. 이러한 본딩은 웨이퍼 레벨로 실행할 수 있다.
도 11b를 참조하면, 제1 기판(210)을 처킹한 상태에서 CMP(Chemical Mechanical Polishing)에 의해 연마하여 제2 기판(310)을 제거한다.
도 11c를 참조하면, n형 GaN(332) 상에 소정 형상의 포토레지스트 마스크(P)를 형성한다.
도 11d를 참조하면, 상기 마스크(P)에 덮히지 않은 부분을 ICPRIE(Inductively Coupled Plasma Reactive Ion Etching)법에 의해 건식에칭하여 상기 마스크(P)의 노출영역을 통하여 p형 반사전극(340)이 노출되게 한다. 상기 p형 반사전극(340) 상에는 다수의 GaN 셀(330)이 형성된다. 이어서, 마스크(P)를 제거한다. 상기 GaN 셀(330)은 5 ~ 50 ㎛ 크기로 형성될 수 있다.
도 11e를 참조하면, 상기 p형 반사전극(340) 상에서 다수의 GaN 셀(330) 사이에 상기 활성층(334) 보다 높게 절연층(338)을 증착한다. 이어서, 상기 절연층(338)을 습식 식각하여 상기 절연층(338)이 상기 활성층(334) 보다 높게 그리고 상기 GaN 셀(330) 보다 낮게 한다.
도 11f를 참조하면, 상기 GaN 셀(330) 상으로 투명전극층(340)을 증착한다. 투명전극층(340)은 ITO, ZnO와 같은 투명 전도성 산화물(transparent conducting oxides) 로 형성될 수 있다.
이어서, 투명전극층(340) 상에 n형 전극패드(350)를 형성한다.
본 발명에 따른 발광소자는 발광영역에 다수의 크랙이 생성되어도 크랙 사이에 형성된 GaN 셀은 발광이 되며, 소형의 GaN 셀은 측벽(side wall)로 방출되는 광출력이 향상된다. 또한, 저가의 실리콘 기판 상에 GaN 발광부를 형성하고 발광시 광을 흡수하는 실리콘 기판을 제거함으로써 발광소자의 광출력을 향상시킨다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.

Claims (21)

  1. 서포팅 기판,
    상기 기판 상에 형성된 p형 반사전극;
    상기 반사전극 상에서 서로 이격되게 형성되며, n형 GaN, 활성층 및 p형 GaN이 순차적으로 적층된 복수의 GaN 셀;
    상기 반사전극 상에서 상기 GaN 셀 사이에 형성된 절연층;
    상기 절연층 상에서 상기 GaN 셀을 덮는 투명전극; 및
    상기 투명전극 상에 형성된 n형 전극패드;를 구비하는 것을 특징으로 하는 반도체 발광소자.
  2. 제 1 항에 있어서,
    상기 절연층은 상기 활성층 보다 높게 형성된 것을 특징으로 하는 반도체 발광소자.
  3. 제 2 항에 있어서,
    상기 절연층은 SiO2 인 것을 특징으로 하는 반도체 발광소자.
  4. 제 1 항에 있어서,
    상기 GaN 셀 크기는 5 ~ 50 ㎛ 인 것을 특징으로 하는 반도체 발광소자.
  5. 제 1 항에 있어서,
    상기 GaN 셀의 두께는 3.0 ㎛ 이하인 것을 특징으로 하는 반도체 발광소자.
  6. 제 1 항에 있어서,
    상기 기판 하부에는 p형 전극패드가 더 형성된 것을 특징으로 하는 반도체 발광소자.
  7. 제 1 항에 있어서,
    상기 기판은 실리콘 또는 구리로 형성된 것을 특징으로 하는 반도체 발광소자.
  8. 제 1 항에 있어서,
    상기 기판 및 상기 p형 반사전극 사이에는 Au 또는 AuSn 으로 이루어진 접착층이 형성된 것을 특징으로 하는 반도체 발광소자.
  9. 제 1 항에 있어서,
    상기 GaN 셀은 상기 투명전극 및 상기 p형 반사전극 사이에 병렬로 연결된 어레이인 것을 특징으로 하는 반도체 발광소자.
  10. 제 1 항에 있어서,
    상기 투명전극은 ITO 또는 ZnO 로 제조된 것을 특징으로 하는 반도체 발광소자.
  11. 제1 기판을 마련하는 제1 단계;
    제2 기판 상에 n형 GaN 계 화합물 반도체층, 활성층, p형 GaN 계 화합물 반도체층이 순차적으로 적층된 GaN 발광부를 형성하는 제2 단계;
    상기 p형 반도체층 상에 p형 반사전극을 형성하는 제3 단계;
    상기 제1 기판과 상기 제2 기판을 본딩하는 제4 단계;
    상기 제2 기판을 제거하는 제5 단계;
    상기 GaN 발광부를 패터닝하여 서로 이격된 다수의 GaN 셀을 형성하는 제6 단계;
    상기 GaN 셀 사이에 절연층을 형성하는 제7 단계; 및
    상기 절연층 상에 상기 GaN 셀을 덮는 투명전극을 형성하는 제8 단계;를 구비하는 것을 특징으로 하는 발광소자 제조방법.
  12. 제 11 항에 있어서,
    상기 제2 기판은 실리콘 기판인 것을 특징으로 하는 발광소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 GaN 발광부는 3.0 ㎛ 이하 두께로 형성되는 것을 특징으로 하는 발광소자의 제조방법.
  14. 제 11 항에 있어서,
    상기 GaN 셀은 5 ~ 50 ㎛ 크기로 패터닝된 것을 특징으로 하는 발광소자의 제조방법.
  15. 제 11 항에 있어서,
    상기 제1 단계는 상기 제1 기판 상에 제1접착층을 형성하는 단계;를 더 포함하고, 상기 제3 단계는 상기 p형 반사전극 상에 제2접착층을 더 형성하는 단계;를 포함하며,
    상기 제4 단계는 상기 제1접합층 및 상기 제2접합층을 접촉되게 하고 열을 가하는 것을 특징으로 하는 발광소자의 제조방법.
  16. 제 15 항에 있어서,
    상기 제1 및 제2 접착층은 Au 또는 AuSn 으로 형성한 것을 특징으로 하는 발광소자의 제조방법.
  17. 제 11 항에 있어서,
    상기 제1 단계는,
    상기 제1 기판에서 상기 제1접착층과 대향하는 면에 p형 전극 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광소자의 제조방법.
  18. 제 11 항에 있어서,
    상기 절연층은 상기 활성층 보다 높게 형성하는 것을 특징으로 하는 발광소자의 제조방법.
  19. 제 11 항에 있어서,
    상기 제5 단계는 CMP 로 하는 것을 특징으로 하는 발광소자의 제조방법.
  20. 제 11 항에 있어서,
    상기 제1 기판은 실리콘 또는 구리로 제조된 것을 특징으로 하는 발광소자의 제조방법.
  21. 제 11 항에 있어서,
    상기 투명전극은 ITO 또는 ZnO 로 제조된 것을 특징으로 하는 발광소자의 제조방법.
KR1020040097044A 2004-11-24 2004-11-24 ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법 KR20060057855A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097044A KR20060057855A (ko) 2004-11-24 2004-11-24 ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097044A KR20060057855A (ko) 2004-11-24 2004-11-24 ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060057855A true KR20060057855A (ko) 2006-05-29

Family

ID=37153116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097044A KR20060057855A (ko) 2004-11-24 2004-11-24 ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060057855A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921462B1 (ko) * 2007-11-16 2009-10-13 엘지전자 주식회사 수직형 발광 소자
WO2009125983A2 (ko) * 2008-04-08 2009-10-15 Song June O 발광 소자 및 그 제조방법
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
US8269250B2 (en) 2009-02-16 2012-09-18 Lg Innotek Co., Ltd. Semiconductor light emitting device
KR101221075B1 (ko) * 2011-06-24 2013-01-15 포항공과대학교 산학협력단 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
KR101383161B1 (ko) * 2012-01-30 2014-04-14 인텔렉추얼디스커버리 주식회사 발광 다이오드 및 그 제조 방법
KR101428053B1 (ko) * 2007-12-13 2014-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR102562478B1 (ko) * 2023-04-17 2023-08-03 한국표준과학연구원 적외선 어레이 이미지 센서 및 이의 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921462B1 (ko) * 2007-11-16 2009-10-13 엘지전자 주식회사 수직형 발광 소자
KR101428053B1 (ko) * 2007-12-13 2014-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2009125983A2 (ko) * 2008-04-08 2009-10-15 Song June O 발광 소자 및 그 제조방법
WO2009125983A3 (ko) * 2008-04-08 2010-01-21 Song June O 발광 소자 및 그 제조방법
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
US8269250B2 (en) 2009-02-16 2012-09-18 Lg Innotek Co., Ltd. Semiconductor light emitting device
KR101221075B1 (ko) * 2011-06-24 2013-01-15 포항공과대학교 산학협력단 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
KR101383161B1 (ko) * 2012-01-30 2014-04-14 인텔렉추얼디스커버리 주식회사 발광 다이오드 및 그 제조 방법
KR102562478B1 (ko) * 2023-04-17 2023-08-03 한국표준과학연구원 적외선 어레이 이미지 센서 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US6682950B2 (en) Light emitting diode and method of making the same
US6838704B2 (en) Light emitting diode and method of making the same
US6746889B1 (en) Optoelectronic device with improved light extraction
US7615392B2 (en) Light emitting diode and method of making the same
US6998642B2 (en) Series connection of two light emitting diodes through semiconductor manufacture process
CN100585885C (zh) 蓝宝石衬底粗糙化的发光二极管及其制造方法
US8309377B2 (en) Fabrication of reflective layer on semiconductor light emitting devices
US7625778B2 (en) Method of manufacturing a substrate-free flip chip light emitting diode
JP2005150675A (ja) 半導体発光ダイオードとその製造方法
JP2008527731A (ja) オプトエレクトロニクス用基板の作製方法
US20110133243A1 (en) Light emitting element and a production method therefor
JPH1197742A (ja) 窒化物半導体素子
JP4393306B2 (ja) 半導体発光素子およびその製造方法並びに半導体装置
JP2010092965A (ja) 発光装置及びその製造方法
KR100953661B1 (ko) 수직 전극 구조 발광 소자 및 그 제조 방법
KR20060057855A (ko) ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법
KR100946441B1 (ko) 수직 전극구조를 갖는 발광소자 및 그 제조방법
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
US8912557B2 (en) Light emitting diode having N-face GaN with roughened surface
KR100889568B1 (ko) 질화물계 발광소자 및 그 제조방법
KR101189163B1 (ko) 발광 다이오드의 제조방법
KR20070043296A (ko) 수직 구조 발광 다이오드 제조 방법
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US20060243991A1 (en) Light emitting diode and manufacturing method thereof
TWI395349B (zh) 發光二極體晶片及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application