JPH1197742A - 窒化物半導体素子 - Google Patents
窒化物半導体素子Info
- Publication number
- JPH1197742A JPH1197742A JP25631797A JP25631797A JPH1197742A JP H1197742 A JPH1197742 A JP H1197742A JP 25631797 A JP25631797 A JP 25631797A JP 25631797 A JP25631797 A JP 25631797A JP H1197742 A JPH1197742 A JP H1197742A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- electrode
- substrate
- type layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 突き上げピンによる窒化物半導体面の傷及び
絶縁膜の割れを防止し、短絡不良が発生しない信頼性の
高い窒化物半導体素子を提供することである。 【解決手段】 基板１１上に積層形成されたｎ型層１２
及びｐ型層１３と、ｐ型層１３上のほぼ全面に設けられ
たｐ電極１５と、前記ｐ型層１３側から上記ｎ型層１２
に達する第一の凹部と、第一の凹部に露出したｎ型層１
２上に設けられたｎ電極１４と、前記ｐ型側１３から上
記基板１１に達する第二の凹部とを有し、ｐ電極１５及
びｎ電極１４の各ボンディング面を除いてｐ電極１５及
びｎ電極１４から第二の凹部まで連続して絶縁膜１８が
形成されてなり、発光観測面を基板側とし、絶縁膜１８
上にポリイミド系薄膜６０が積層形成されている。
絶縁膜の割れを防止し、短絡不良が発生しない信頼性の
高い窒化物半導体素子を提供することである。 【解決手段】 基板１１上に積層形成されたｎ型層１２
及びｐ型層１３と、ｐ型層１３上のほぼ全面に設けられ
たｐ電極１５と、前記ｐ型層１３側から上記ｎ型層１２
に達する第一の凹部と、第一の凹部に露出したｎ型層１
２上に設けられたｎ電極１４と、前記ｐ型側１３から上
記基板１１に達する第二の凹部とを有し、ｐ電極１５及
びｎ電極１４の各ボンディング面を除いてｐ電極１５及
びｎ電極１４から第二の凹部まで連続して絶縁膜１８が
形成されてなり、発光観測面を基板側とし、絶縁膜１８
上にポリイミド系薄膜６０が積層形成されている。
Description
【発明の属する技術分野】本発明は、発光ダイオード、
レーザダイオード等の発光素子、あるいは太陽電池、光
センサー等の受光素子に使用される窒化物半導体（Ｉｎ
xＡｌyＧａ1-x-yＮ、０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）よ
りなる窒化物半導体素子に関し、特にフィリップチップ
ボンディングされた窒化物半導体素子に関する。
レーザダイオード等の発光素子、あるいは太陽電池、光
センサー等の受光素子に使用される窒化物半導体（Ｉｎ
xＡｌyＧａ1-x-yＮ、０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）よ
りなる窒化物半導体素子に関し、特にフィリップチップ
ボンディングされた窒化物半導体素子に関する。
【０００１】
【従来の技術】窒化物半導体素子は、ウエハ上に形成さ
れた後、分割され、コレットによる吸着によってリード
フレーム等に接触させられる。例えば、従来公知の図１
に示されるような形状を有する窒化物半導体素子を用い
て、例えば窒化物半導体層側を発光観測面（以下発光面
とする）とする場合、図１の窒化物半導体素子を有する
ウエハをチップ状に分割しコレットで吸着する概略を図
２に、また窒化物半導体素子をリードフレームに実装す
る概略を図３にそれぞれ示した。以下にその詳細を説明
する。
れた後、分割され、コレットによる吸着によってリード
フレーム等に接触させられる。例えば、従来公知の図１
に示されるような形状を有する窒化物半導体素子を用い
て、例えば窒化物半導体層側を発光観測面（以下発光面
とする）とする場合、図１の窒化物半導体素子を有する
ウエハをチップ状に分割しコレットで吸着する概略を図
２に、また窒化物半導体素子をリードフレームに実装す
る概略を図３にそれぞれ示した。以下にその詳細を説明
する。
【０００２】図１に示される窒化物半導体素子は、サフ
ァイア基板上１１に、ｎ型窒化物半導体層１２（ｎ型
層）を成長させ、そのｎ型層１２の上に活性層（図示さ
れていない）とｐ型窒化物半導体層１３（ｐ型層）を順
に積層形成させた構造となっている。そして、ｐ型層側
から基板までエッチングして基板を露出させ（第二の凹
部）、またｎ型層１２と接触させるｎ電極１４を形成さ
せるために、ｐ型層１３の一部をエッチングしｎ型層１
２を露出させた（第一の凹部）。その後、ｎ型層１２と
オーミック接触し且つ負印可するためのｎ電極１４をｎ
型層上に形成し、ｐ型層１３とオーミック接触可能なｐ
電極１５をｐ型層１３上に形成し、ｐ電極に正の印加電
圧を印可するためのパッド電極１６をｐ電極１５上に形
成し、更にパッド電極１６及びｎ電極１４のボンディン
グ面を除いてパッド電極１６及びｎ電極１４から連続し
て露出している基板まで絶縁膜１８を形成してなる構造
で半導体ウエハ上に作成される。その後、図２に示すよ
うに半導体ウエハはスクライブ可能な基板厚まで研磨工
程によって削られ、半導体面２５を上側にして、粘着シ
ート２３上でスクライブ工程によって窒化物半導体素子
に分割される。分割された素子が取り上げ可能なように
粘着シート２３をのばし、シート下部から突き上げピン
２１によって基板面２６を突き上げ、コレット２２によ
る吸着によって素子を取り上げる。そして、図３に示す
ようにリードフレーム３１に接着剤３２を塗布し、その
上にコレット２２によって吸着した窒化物半導体素子を
乗せ、接着剤３２を硬化させ固定し、電圧印可を行うた
めの引き出し金線３３等でｐ電極及びｎ電極上にワイヤ
ボンディングを行う。
ァイア基板上１１に、ｎ型窒化物半導体層１２（ｎ型
層）を成長させ、そのｎ型層１２の上に活性層（図示さ
れていない）とｐ型窒化物半導体層１３（ｐ型層）を順
に積層形成させた構造となっている。そして、ｐ型層側
から基板までエッチングして基板を露出させ（第二の凹
部）、またｎ型層１２と接触させるｎ電極１４を形成さ
せるために、ｐ型層１３の一部をエッチングしｎ型層１
２を露出させた（第一の凹部）。その後、ｎ型層１２と
オーミック接触し且つ負印可するためのｎ電極１４をｎ
型層上に形成し、ｐ型層１３とオーミック接触可能なｐ
電極１５をｐ型層１３上に形成し、ｐ電極に正の印加電
圧を印可するためのパッド電極１６をｐ電極１５上に形
成し、更にパッド電極１６及びｎ電極１４のボンディン
グ面を除いてパッド電極１６及びｎ電極１４から連続し
て露出している基板まで絶縁膜１８を形成してなる構造
で半導体ウエハ上に作成される。その後、図２に示すよ
うに半導体ウエハはスクライブ可能な基板厚まで研磨工
程によって削られ、半導体面２５を上側にして、粘着シ
ート２３上でスクライブ工程によって窒化物半導体素子
に分割される。分割された素子が取り上げ可能なように
粘着シート２３をのばし、シート下部から突き上げピン
２１によって基板面２６を突き上げ、コレット２２によ
る吸着によって素子を取り上げる。そして、図３に示す
ようにリードフレーム３１に接着剤３２を塗布し、その
上にコレット２２によって吸着した窒化物半導体素子を
乗せ、接着剤３２を硬化させ固定し、電圧印可を行うた
めの引き出し金線３３等でｐ電極及びｎ電極上にワイヤ
ボンディングを行う。
【０００３】一方、図１に示される窒化物半導体の発光
面を基板側とする場合、上記の発光面が窒化物半導体側
のものに対し、図４に示すようにコレット２２で吸着さ
せる際、突き上げピン２１は半導体面２５を突き上げ
る。そして図５に示すように半導体面２５（窒化物半導
体側）を配線基板５１の導電部５２に導電性接着剤５３
を介してフィリップチップボンディングさせる。
面を基板側とする場合、上記の発光面が窒化物半導体側
のものに対し、図４に示すようにコレット２２で吸着さ
せる際、突き上げピン２１は半導体面２５を突き上げ
る。そして図５に示すように半導体面２５（窒化物半導
体側）を配線基板５１の導電部５２に導電性接着剤５３
を介してフィリップチップボンディングさせる。
【０００４】
【発明が解決しようとする課題】しかしながら、図１に
示すように、短絡不良を防止するために窒化物半導体
面、窒化物半導体端面及び露出している基板面等に絶縁
膜を形成しているにも関わらず、発光面を窒化物半導体
側面とする場合に比べ、発光面を基板側とする場合で
は、短絡不良の発生率がかなり高いことがわっかた。こ
の原因として、発光面が基板面の時は基板が硬いために
突き上げピンによって傷や割れが発生しないが、発光面
が窒化物半導体面側の時は、突き上げピンによって絶縁
膜や窒化物半導体に傷や割れ等が発生し易くなるために
短絡の発生率が高いものと考えられる。このように、図
５で示すように窒化物半導体のｐ及びｎ電極を配線基板
５１の導電部５２に導電性接着剤５３を介してフィリッ
プチップボンディングした際、上記した突き上げピン２
１による発光素子面の傷、絶縁膜の割れが原因による素
子の短絡不良等が発生し易い。
示すように、短絡不良を防止するために窒化物半導体
面、窒化物半導体端面及び露出している基板面等に絶縁
膜を形成しているにも関わらず、発光面を窒化物半導体
側面とする場合に比べ、発光面を基板側とする場合で
は、短絡不良の発生率がかなり高いことがわっかた。こ
の原因として、発光面が基板面の時は基板が硬いために
突き上げピンによって傷や割れが発生しないが、発光面
が窒化物半導体面側の時は、突き上げピンによって絶縁
膜や窒化物半導体に傷や割れ等が発生し易くなるために
短絡の発生率が高いものと考えられる。このように、図
５で示すように窒化物半導体のｐ及びｎ電極を配線基板
５１の導電部５２に導電性接着剤５３を介してフィリッ
プチップボンディングした際、上記した突き上げピン２
１による発光素子面の傷、絶縁膜の割れが原因による素
子の短絡不良等が発生し易い。
【０００５】そこで、本発明の目的は、フィリップチッ
プボンディング形式の窒化物半導体素子において、突き
上げピンによる窒化物半導体面の傷及び絶縁膜の割れを
防止し、短絡不良が発生しない信頼性の高い窒化物半導
体素子を提供することである。
プボンディング形式の窒化物半導体素子において、突き
上げピンによる窒化物半導体面の傷及び絶縁膜の割れを
防止し、短絡不良が発生しない信頼性の高い窒化物半導
体素子を提供することである。
【０００６】
【課題を解決するための手段】即ち、本発明の目的は、
下記（１）〜（４）の構成によって達成することができ
る。 （１） 基板と、基板上に少なくとも順に積層形成され
たｎ型窒化物半導体層及びｐ型窒化物半導体層と、該ｐ
型窒化物半導体層上のほぼ全面に設けられたｐ電極と、
前記ｐ型窒化物半導体層側から上記ｎ型窒化物半導体層
に達する第一の凹部と、該第一の凹部に露出したｎ型窒
化物半導体層上に設けられたｎ電極と、前記ｐ型窒化物
半導体層側から上記基板に達する第二の凹部とを有し、
ｐ電極及びｎ電極の各ボンディング面を除いてｐ電極及
びｎ電極から第二の凹部まで連続して絶縁膜が形成され
てなり、発光観測面を基板側とした窒化物半導体素子で
あって、前記絶縁膜上にポリイミド系薄膜が積層形成さ
れていることを特徴とする窒化物半導体素子。 （２） 前記ポリイミド系薄膜の膜厚が１〜１０μｍで
あることを特徴とした前記（１）に記載の窒化物半導体
素子。 （３） 前記ポリイミド系薄膜の発光主波長における透
過率が、６０％以下であることを特徴とする前記（１）
または（２）に記載の窒化物半導体素子。 （４） 前記絶縁膜が、絶縁性反射膜であることを特徴
とする前記（１）〜（３）のいずれか１項に記載の窒化
物半導体素子。
下記（１）〜（４）の構成によって達成することができ
る。 （１） 基板と、基板上に少なくとも順に積層形成され
たｎ型窒化物半導体層及びｐ型窒化物半導体層と、該ｐ
型窒化物半導体層上のほぼ全面に設けられたｐ電極と、
前記ｐ型窒化物半導体層側から上記ｎ型窒化物半導体層
に達する第一の凹部と、該第一の凹部に露出したｎ型窒
化物半導体層上に設けられたｎ電極と、前記ｐ型窒化物
半導体層側から上記基板に達する第二の凹部とを有し、
ｐ電極及びｎ電極の各ボンディング面を除いてｐ電極及
びｎ電極から第二の凹部まで連続して絶縁膜が形成され
てなり、発光観測面を基板側とした窒化物半導体素子で
あって、前記絶縁膜上にポリイミド系薄膜が積層形成さ
れていることを特徴とする窒化物半導体素子。 （２） 前記ポリイミド系薄膜の膜厚が１〜１０μｍで
あることを特徴とした前記（１）に記載の窒化物半導体
素子。 （３） 前記ポリイミド系薄膜の発光主波長における透
過率が、６０％以下であることを特徴とする前記（１）
または（２）に記載の窒化物半導体素子。 （４） 前記絶縁膜が、絶縁性反射膜であることを特徴
とする前記（１）〜（３）のいずれか１項に記載の窒化
物半導体素子。
【０００７】即ち、本発明は、上記の如く、発光面を基
板面とし、パッド電極及びｎ電極を除いて、第一の凹部
や第二の凹部等に絶縁膜を連続的に設け、更に絶縁膜上
にポリイミド系薄膜を形成することによって、配線基板
への実装時における粘着シート下部からの突き上げピン
の衝撃を緩和し、窒化物半導体面を保護し、短絡の原因
となる窒化物半導体の傷や、絶縁膜の割れを効果的に防
止でき、本発明の顕著な効果を得ることができる。
板面とし、パッド電極及びｎ電極を除いて、第一の凹部
や第二の凹部等に絶縁膜を連続的に設け、更に絶縁膜上
にポリイミド系薄膜を形成することによって、配線基板
への実装時における粘着シート下部からの突き上げピン
の衝撃を緩和し、窒化物半導体面を保護し、短絡の原因
となる窒化物半導体の傷や、絶縁膜の割れを効果的に防
止でき、本発明の顕著な効果を得ることができる。
【０００８】従来、特開平９−１１６１９２号公報に、
発光層上に積層形成される層の屈折率を最適化して界面
反射損を減少させ光出力を向上させるために、窒化物半
導体層の最上層であるｐ型層上に窒化シリコン薄膜を形
成した後、窒化シリコン上にポリイミド系薄膜を形成す
ることが記載されている。しかしながら、この公報技術
は窒化物半導体面を発光面とする技術であり、この公報
に記載されているように絶縁膜を設けたのみでは、基板
面を発光面とする場合のフィリップチップボンディング
の際に導電性接着剤が窒化物半導体素子端面に回り込む
ため、短絡を十分に防止できないばかりか、更に、窒化
シリコン膜上にポリイミド系薄膜を形成した後にｐ電極
を形成しているため、突き上げピンの衝撃がｐ電極にか
かり易くｐ電極が割れる恐れがある。つまり、上記公報
に記載の技術では、基板面を発光面とする素子をフィリ
ップチップボンディングする場合の前記問題点を解決す
ることができない。
発光層上に積層形成される層の屈折率を最適化して界面
反射損を減少させ光出力を向上させるために、窒化物半
導体層の最上層であるｐ型層上に窒化シリコン薄膜を形
成した後、窒化シリコン上にポリイミド系薄膜を形成す
ることが記載されている。しかしながら、この公報技術
は窒化物半導体面を発光面とする技術であり、この公報
に記載されているように絶縁膜を設けたのみでは、基板
面を発光面とする場合のフィリップチップボンディング
の際に導電性接着剤が窒化物半導体素子端面に回り込む
ため、短絡を十分に防止できないばかりか、更に、窒化
シリコン膜上にポリイミド系薄膜を形成した後にｐ電極
を形成しているため、突き上げピンの衝撃がｐ電極にか
かり易くｐ電極が割れる恐れがある。つまり、上記公報
に記載の技術では、基板面を発光面とする素子をフィリ
ップチップボンディングする場合の前記問題点を解決す
ることができない。
【０００９】これに対し、本発明は、絶縁膜の形成位置
と、絶縁膜上に更にポリイミド系薄膜を形成することに
より、突き上げピンで突き上げた時に受ける物理的力を
緩和し、絶縁膜及び窒化物半導体に傷や割れ等が発生す
るのを抑えて、短絡不良を防止することができる。更
に、本発明は、窒化物半導体に割れや傷が生じると、場
合によっては発光不良を引き起こす可能性が考えられる
ので、発光効率の向上にも効果がある。
と、絶縁膜上に更にポリイミド系薄膜を形成することに
より、突き上げピンで突き上げた時に受ける物理的力を
緩和し、絶縁膜及び窒化物半導体に傷や割れ等が発生す
るのを抑えて、短絡不良を防止することができる。更
に、本発明は、窒化物半導体に割れや傷が生じると、場
合によっては発光不良を引き起こす可能性が考えられる
ので、発光効率の向上にも効果がある。
【００１０】また、本発明において、ポリイミド系薄膜
の膜厚が１〜１０μｍであると、突き上げピンで突き上
げた時に受ける物理的力の緩和、及び絶縁膜の耐圧の点
で好ましい。また、本発明において、ポリイミド系薄膜
の発光主波長における透過率が、６０％以下であると、
窒化物半導体素子端面からの漏光を抑制し、さらに、光
学特性のばらつきが軽減され、配光特性の安定性が得ら
れ好ましい。また、本発明において、絶縁膜が、絶縁性
反射膜であるとフィリップチップボンディング時の光出
力の向上の点で好ましい。
の膜厚が１〜１０μｍであると、突き上げピンで突き上
げた時に受ける物理的力の緩和、及び絶縁膜の耐圧の点
で好ましい。また、本発明において、ポリイミド系薄膜
の発光主波長における透過率が、６０％以下であると、
窒化物半導体素子端面からの漏光を抑制し、さらに、光
学特性のばらつきが軽減され、配光特性の安定性が得ら
れ好ましい。また、本発明において、絶縁膜が、絶縁性
反射膜であるとフィリップチップボンディング時の光出
力の向上の点で好ましい。
【００１１】
【発明の実施の形態】以下、図を用いて、本発明を更に
詳細に説明する。図６は本発明の一実施の形態を示す発
光素子の模式的断面図である。図６の発光素子は、基板
１１上に、少なくともｎ型窒化物半導体層（ｎ型層）１
２、活性層（図示されてない）、ｐ型窒化物半導体層
（ｐ型層）１３が順に積層され、ｐ型層１３上のほぼ全
面に設けられたｐ電極１５と、ｐ電極１５上に設けられ
たパッド電極１６と、ｐ型層１３からｎ型層１２に達す
る第一の凹部と、第一の凹部に設けられたｎ電極１４
と、ｐ型層１３から基板１１に達する基板露出面を有す
る第二の凹部と、パッド電極１６とｎ電極１４の各ボン
ディング面を除いて連続的に設けられた絶縁膜１８と、
更に絶縁膜１８上に形成されたポリイミド系薄膜とから
なる。
詳細に説明する。図６は本発明の一実施の形態を示す発
光素子の模式的断面図である。図６の発光素子は、基板
１１上に、少なくともｎ型窒化物半導体層（ｎ型層）１
２、活性層（図示されてない）、ｐ型窒化物半導体層
（ｐ型層）１３が順に積層され、ｐ型層１３上のほぼ全
面に設けられたｐ電極１５と、ｐ電極１５上に設けられ
たパッド電極１６と、ｐ型層１３からｎ型層１２に達す
る第一の凹部と、第一の凹部に設けられたｎ電極１４
と、ｐ型層１３から基板１１に達する基板露出面を有す
る第二の凹部と、パッド電極１６とｎ電極１４の各ボン
ディング面を除いて連続的に設けられた絶縁膜１８と、
更に絶縁膜１８上に形成されたポリイミド系薄膜とから
なる。
【００１２】本発明において、用いることのできるポリ
イミド系薄膜としては、特に限定されず、主鎖中に酸イ
ミド結合を持つ高分子物質を用いることができ、例えば
市販されているものを用いることができる。ポリイミド
系薄膜として好ましくは、ポリイミド系薄膜の発光主波
長における透過率が６０％以下、１０％以上のものを挙
げることができる。ポリイミド系薄膜の発光主波長にお
ける透過率がこの範囲であると、窒化物半導体端面から
の漏光を抑制し、更に光学特性のばらつきが軽減され、
配光特性の安定性が得られるので好ましい。本発明にお
いて、ポリイミド系薄膜の形成位置は、突き上げピンの
物理的力によって絶縁膜や窒化物半導体に割れや傷等の
発生を良好に防止するために、少なくとも窒化物半導体
素子の突き上げピンの当たる箇所に形成された絶縁膜上
に形成され、好ましくは図６のように絶縁膜上に形成さ
れる。但し、ポリイミド系薄膜は配線基板の導電部とボ
ンディングする箇所を除いて形成される。また、ポリイ
ミド系薄膜の膜厚は、１〜１０μｍ、好ましくは２〜５
μｍである。ポリイミド系薄膜の膜厚が上記範囲である
と、突き上げピンによる絶縁膜等への損傷を防止でき、
更に絶縁膜の耐圧の点で好ましい。また、本発明におい
て、半導体を積層形成し特定の形状にエッチングし、ｐ
型層上にｐ電極を形成した後ｐ電極上にパッド電極を形
成し、更にｎ型層上にｎ電極を形成した後、電極のボン
ディング面を除いて形成された絶縁膜上にポリイミド系
薄膜を形成するのが好ましいが、これに限定されない。
イミド系薄膜としては、特に限定されず、主鎖中に酸イ
ミド結合を持つ高分子物質を用いることができ、例えば
市販されているものを用いることができる。ポリイミド
系薄膜として好ましくは、ポリイミド系薄膜の発光主波
長における透過率が６０％以下、１０％以上のものを挙
げることができる。ポリイミド系薄膜の発光主波長にお
ける透過率がこの範囲であると、窒化物半導体端面から
の漏光を抑制し、更に光学特性のばらつきが軽減され、
配光特性の安定性が得られるので好ましい。本発明にお
いて、ポリイミド系薄膜の形成位置は、突き上げピンの
物理的力によって絶縁膜や窒化物半導体に割れや傷等の
発生を良好に防止するために、少なくとも窒化物半導体
素子の突き上げピンの当たる箇所に形成された絶縁膜上
に形成され、好ましくは図６のように絶縁膜上に形成さ
れる。但し、ポリイミド系薄膜は配線基板の導電部とボ
ンディングする箇所を除いて形成される。また、ポリイ
ミド系薄膜の膜厚は、１〜１０μｍ、好ましくは２〜５
μｍである。ポリイミド系薄膜の膜厚が上記範囲である
と、突き上げピンによる絶縁膜等への損傷を防止でき、
更に絶縁膜の耐圧の点で好ましい。また、本発明におい
て、半導体を積層形成し特定の形状にエッチングし、ｐ
型層上にｐ電極を形成した後ｐ電極上にパッド電極を形
成し、更にｎ型層上にｎ電極を形成した後、電極のボン
ディング面を除いて形成された絶縁膜上にポリイミド系
薄膜を形成するのが好ましいが、これに限定されない。
【００１３】本発明において、絶縁膜１８の材料として
は、少なくとも絶縁性であれば良く、例えばＳｉＯ2、
ＴｉＯ2、Ａｌ2Ｏ3、Ｓｉ3Ｎ4等を用いることができ
る。好ましくは絶縁反射膜、例えば絶縁反射膜としては
ＳｉＯ2及びＴｉＯ2を積層して形成した膜、またＳｉＯ
2／Ａｌ／ＳｉＯ2のように絶縁膜と金属の積層によって
形成した膜が好ましい。また単層の絶縁膜としては、サ
ファイア及び窒化ガリウムの熱膨張係数に近い窒化シリ
コン（Ｓｉ3Ｎ4）が好ましい。ちなみに、各材料の熱膨
張係数は、サファイアが７．５〜８．５×１０-6／ｋ、
窒化ガリウムが３．２〜５．６×１０-6／ｋ、ＳｉＯ2
が０．３〜０．５×１０-6／ｋ、窒化シリコンが２．５
〜３．０×１０-6／ｋであり、単層の絶縁膜としては、
サファイアや窒化ガリウムの熱膨張係数に近い窒化シリ
コンが望ましく、単層膜として窒化シリコンを用いると
信頼性が向上し好ましい。絶縁膜１８の膜厚は、５００
０オングストローム〜５μｍ、好ましくは１μｍ〜３μ
ｍである。
は、少なくとも絶縁性であれば良く、例えばＳｉＯ2、
ＴｉＯ2、Ａｌ2Ｏ3、Ｓｉ3Ｎ4等を用いることができ
る。好ましくは絶縁反射膜、例えば絶縁反射膜としては
ＳｉＯ2及びＴｉＯ2を積層して形成した膜、またＳｉＯ
2／Ａｌ／ＳｉＯ2のように絶縁膜と金属の積層によって
形成した膜が好ましい。また単層の絶縁膜としては、サ
ファイア及び窒化ガリウムの熱膨張係数に近い窒化シリ
コン（Ｓｉ3Ｎ4）が好ましい。ちなみに、各材料の熱膨
張係数は、サファイアが７．５〜８．５×１０-6／ｋ、
窒化ガリウムが３．２〜５．６×１０-6／ｋ、ＳｉＯ2
が０．３〜０．５×１０-6／ｋ、窒化シリコンが２．５
〜３．０×１０-6／ｋであり、単層の絶縁膜としては、
サファイアや窒化ガリウムの熱膨張係数に近い窒化シリ
コンが望ましく、単層膜として窒化シリコンを用いると
信頼性が向上し好ましい。絶縁膜１８の膜厚は、５００
０オングストローム〜５μｍ、好ましくは１μｍ〜３μ
ｍである。
【００１４】本発明において、絶縁膜の形成する位置
は、少なくとも短絡を防止できるように形成されていれ
ばよく、例えば図６に示すような形成位置である。また
基板が窒化物半導体層をエッチングする際にわずかに削
られている場合があり、その場合には基板の削られた端
面及び露出面にも絶縁膜が形成されていると、短絡防止
に加え、高温高湿条件下での長期間の使用に際しても短
絡等が起こるのを防止でき信頼性の高い窒化物半導体素
子を提供することができる。
は、少なくとも短絡を防止できるように形成されていれ
ばよく、例えば図６に示すような形成位置である。また
基板が窒化物半導体層をエッチングする際にわずかに削
られている場合があり、その場合には基板の削られた端
面及び露出面にも絶縁膜が形成されていると、短絡防止
に加え、高温高湿条件下での長期間の使用に際しても短
絡等が起こるのを防止でき信頼性の高い窒化物半導体素
子を提供することができる。
【００１５】本発明において基板１１は、発光素子の基
板として公知の素材などが用いられ、例えばサファイア
やスピネル（ＭｇＡｌ2Ｏ4）のような絶縁性の基板を用
いることができる。好ましい基板としてはサファイアで
ある。基板にサファイアを用いると基板を光り取り出し
面とする（フィリップチップボンディング）際、透過率
が高く光出力が向上し好ましい。
板として公知の素材などが用いられ、例えばサファイア
やスピネル（ＭｇＡｌ2Ｏ4）のような絶縁性の基板を用
いることができる。好ましい基板としてはサファイアで
ある。基板にサファイアを用いると基板を光り取り出し
面とする（フィリップチップボンディング）際、透過率
が高く光出力が向上し好ましい。
【００１６】本発明においてｎ型層１２及びｐ型層１３
等の本発明の素子を構成する窒化物半導体としては、特
に限定されずいずれの層構成のものを用いてもよい。
等の本発明の素子を構成する窒化物半導体としては、特
に限定されずいずれの層構成のものを用いてもよい。
【００１７】本発明においてｐ電極１５は、ｐ型層１３
とオーミック接触可能な電極材料であれば特に限定され
ない。例えば、ｐ電極１５としては、Ａｕ、Ｐｔ、Ａ
ｌ、Ｓｎ、Ｃｒ、Ｔｉ、Ｎｉ等の１種以上を用いること
ができる。ｐ電極１５としては、不透光性の電極である
ことが好ましい。ｐ電極１５が不透光性であるとフィリ
ップチップボンディング時、光出力が向上し好ましい。
不透光性の電極としては、電極の膜厚を調整することで
不透光性にすることができる。ｐ電極１５の膜厚は、１
００オングストローム〜２μｍ、好ましくは２００〜５
０００オングストロームである。この範囲であると不透
光性となりフィリップチップボンディング時の光出力が
向上し好ましい。またｐ電極１５は、ｐ型層上であれば
いずれに形成してもよいが、ｐ型層のほぼ全面に形成す
ることが好ましい。またｐ電極１５上にボンディング用
のパッド電極１６を設けてもよく、パッド電極１６を設
けるとボンディング時の信頼性の点で好ましい。パッド
電極１６としては、Ａｕ、Ｐｔ又はＡｌ等の１種以上の
電極材料を用いることができる。パッド電極の膜厚は、
２０００オングストローム〜５μｍ、好ましくは５００
０オングストローム〜１．５μｍである。
とオーミック接触可能な電極材料であれば特に限定され
ない。例えば、ｐ電極１５としては、Ａｕ、Ｐｔ、Ａ
ｌ、Ｓｎ、Ｃｒ、Ｔｉ、Ｎｉ等の１種以上を用いること
ができる。ｐ電極１５としては、不透光性の電極である
ことが好ましい。ｐ電極１５が不透光性であるとフィリ
ップチップボンディング時、光出力が向上し好ましい。
不透光性の電極としては、電極の膜厚を調整することで
不透光性にすることができる。ｐ電極１５の膜厚は、１
００オングストローム〜２μｍ、好ましくは２００〜５
０００オングストロームである。この範囲であると不透
光性となりフィリップチップボンディング時の光出力が
向上し好ましい。またｐ電極１５は、ｐ型層上であれば
いずれに形成してもよいが、ｐ型層のほぼ全面に形成す
ることが好ましい。またｐ電極１５上にボンディング用
のパッド電極１６を設けてもよく、パッド電極１６を設
けるとボンディング時の信頼性の点で好ましい。パッド
電極１６としては、Ａｕ、Ｐｔ又はＡｌ等の１種以上の
電極材料を用いることができる。パッド電極の膜厚は、
２０００オングストローム〜５μｍ、好ましくは５００
０オングストローム〜１．５μｍである。
【００１８】本発明において、第一の凹部は、ｐ型層１
３の一部をｎ型層１２まで除去して、ｎ型層１２を露出
させてなるものである。この第一の凹部のｎ型層露出面
にｎ電極１４を設ける。この第一の凹部はｎ型層１２と
ｎ電極１４とを接触させるために形成される。ｎ電極１
４は、ｎ型層とオーミック接触可能な電極材料であれば
特に限定されず、例えば、Ｔｉ、Ａｌ、Ｎｉ、Ａｕ等の
１種以上を用いることができる。ｎ電極の膜厚は、２０
００オングストローム〜５μｍ、好ましくは５０００オ
ングストローム〜１．５μｍである。
３の一部をｎ型層１２まで除去して、ｎ型層１２を露出
させてなるものである。この第一の凹部のｎ型層露出面
にｎ電極１４を設ける。この第一の凹部はｎ型層１２と
ｎ電極１４とを接触させるために形成される。ｎ電極１
４は、ｎ型層とオーミック接触可能な電極材料であれば
特に限定されず、例えば、Ｔｉ、Ａｌ、Ｎｉ、Ａｕ等の
１種以上を用いることができる。ｎ電極の膜厚は、２０
００オングストローム〜５μｍ、好ましくは５０００オ
ングストローム〜１．５μｍである。
【００１９】本発明において、第二の凹部は、ｐ型層１
３の一部を基板１１まで除去して形成しても、又は、第
一の凹部を形成して露出されたｎ型層１２の一部をさら
に基板１１まで除去して形成してもよい。また、窒化物
半導体をエッチングする条件によって基板がわずかに削
られている場合もある。また、基板１１を意図的に除去
し、ｎ型層１２と基板１１との界面より下方に第二の凹
部の基板露出面を形成してもよい。意図的に削られた基
板の露出面及び露出端面に絶縁膜を形成すると、ショー
ト等の防止に好ましい。このように基板を意図的に除去
する場合、第二の凹部の基板露出面の形状は、高温高湿
条件下で長期間の使用においてショートの原因となる導
電性接着剤や水等がｎ型層と基板との界面から浸入しに
くいような形状が好ましく、例えば平面状、階段状、凹
凸状等が挙げられ、またこれらを組み合わせて用いてよ
い。
３の一部を基板１１まで除去して形成しても、又は、第
一の凹部を形成して露出されたｎ型層１２の一部をさら
に基板１１まで除去して形成してもよい。また、窒化物
半導体をエッチングする条件によって基板がわずかに削
られている場合もある。また、基板１１を意図的に除去
し、ｎ型層１２と基板１１との界面より下方に第二の凹
部の基板露出面を形成してもよい。意図的に削られた基
板の露出面及び露出端面に絶縁膜を形成すると、ショー
ト等の防止に好ましい。このように基板を意図的に除去
する場合、第二の凹部の基板露出面の形状は、高温高湿
条件下で長期間の使用においてショートの原因となる導
電性接着剤や水等がｎ型層と基板との界面から浸入しに
くいような形状が好ましく、例えば平面状、階段状、凹
凸状等が挙げられ、またこれらを組み合わせて用いてよ
い。
【００２０】また、ｎ型層と基板との界面より下方に基
板露出面がある場合、第二の凹部の基板露出面のｎ型層
と基板の界面からの距離（基板露出端面の長さ）は、３
０オングストローム〜５０μｍ、好ましくは１００オン
グストローム〜１μｍである。基板露出端面の長さが上
記範囲であるとショートの原因となる導電性接着剤や水
等がｎ型層と基板との界面から浸入しにくいので好まし
い。また、基板露出面の幅は１μｍ〜１００μｍ、好ま
しくは１０μｍ〜５０μｍである。基板露出面の幅が上
記範囲であると、基板露出面に絶縁膜１８を十分に形成
でき、ショートの原因となる導電性接着剤や水等がｎ型
層と基板との界面から浸入するのを防止でき好ましい。
ここで上記のように基板露出面が階段状等の単一の平面
でない場合は、階段状の各幅、及び高さの合計を基板露
出端面の距離、基板露出面の幅とする。
板露出面がある場合、第二の凹部の基板露出面のｎ型層
と基板の界面からの距離（基板露出端面の長さ）は、３
０オングストローム〜５０μｍ、好ましくは１００オン
グストローム〜１μｍである。基板露出端面の長さが上
記範囲であるとショートの原因となる導電性接着剤や水
等がｎ型層と基板との界面から浸入しにくいので好まし
い。また、基板露出面の幅は１μｍ〜１００μｍ、好ま
しくは１０μｍ〜５０μｍである。基板露出面の幅が上
記範囲であると、基板露出面に絶縁膜１８を十分に形成
でき、ショートの原因となる導電性接着剤や水等がｎ型
層と基板との界面から浸入するのを防止でき好ましい。
ここで上記のように基板露出面が階段状等の単一の平面
でない場合は、階段状の各幅、及び高さの合計を基板露
出端面の距離、基板露出面の幅とする。
【００２１】本発明において、第一の凹部及び第二の凹
部を形成する等の窒化物半導体を除去する方法は、エッ
チングによって行われる。窒化物半導体をエッチングす
る方法には、ウエットエッチング、ドライエッチング等
の方法があり、共振面となるような平滑な面を形成する
には、好ましくはドライエッチングを用いる。ドライエ
ッチングには、例えば反応性イオンエッチング（ＲＩ
Ｅ）、反応性イオンビームエッチング（ＲＩＢＥ）、電
子サイクロトロンエッチング（ＥＣＲ）、イオンビーム
エッチング等の装置があり、いずれもエッチングガスを
適宜選択することにより、窒化物半導体をエッチングし
て平滑面を形成することができる。例えば、本出願人が
先に出願した特開平８−１７８０３号公報に記載の窒化
物半導体の具体的なエッチング手段が挙げられる。
部を形成する等の窒化物半導体を除去する方法は、エッ
チングによって行われる。窒化物半導体をエッチングす
る方法には、ウエットエッチング、ドライエッチング等
の方法があり、共振面となるような平滑な面を形成する
には、好ましくはドライエッチングを用いる。ドライエ
ッチングには、例えば反応性イオンエッチング（ＲＩ
Ｅ）、反応性イオンビームエッチング（ＲＩＢＥ）、電
子サイクロトロンエッチング（ＥＣＲ）、イオンビーム
エッチング等の装置があり、いずれもエッチングガスを
適宜選択することにより、窒化物半導体をエッチングし
て平滑面を形成することができる。例えば、本出願人が
先に出願した特開平８−１７８０３号公報に記載の窒化
物半導体の具体的なエッチング手段が挙げられる。
【００２２】また本発明において、意図的に基板を除去
する方法は、エッチング等の化学的方法又はダイシング
等の物理的方法などによって行われる。基板をエッチン
グによって除去する場合、上記窒化物半導体を除去する
エッチング方法を用いることができるが、窒化物半導体
を除去するエッチング条件では基板の除去が困難な場合
があり、その場合は窒化物半導体を除去後にエッチング
条件を変えて基板の除去を行うことが好ましい。また第
二の凹部を形成するにあたって、窒化物半導体を上記の
エッチング等で除去後に、ダイサーを用いて機械的に基
板を意図的に除去することも可能である。
する方法は、エッチング等の化学的方法又はダイシング
等の物理的方法などによって行われる。基板をエッチン
グによって除去する場合、上記窒化物半導体を除去する
エッチング方法を用いることができるが、窒化物半導体
を除去するエッチング条件では基板の除去が困難な場合
があり、その場合は窒化物半導体を除去後にエッチング
条件を変えて基板の除去を行うことが好ましい。また第
二の凹部を形成するにあたって、窒化物半導体を上記の
エッチング等で除去後に、ダイサーを用いて機械的に基
板を意図的に除去することも可能である。
【００２３】
【実施例】以下に本発明の一実施例を示すが、本発明は
これに限定されない。 （実施例１）実施例１において、図６の発光素子を用い
て行った。ＭＯＣＶＤ法を用いサファイア基板１１上に
ｎ型層１２、活性層（図示していない）、ｐ型層１３を
成長させ、素子形状になるように素子端部のｎ型層１２
及びｐ型層１３の窒化物半導体層を塩素ガスを用いてＲ
ＩＥ法で基板１１まで除去した。その後に、ｎ型層１２
とｎ電極１４を接触させるために、ｐ型ＧａＮ層とｎ型
ＧａＮ層の一部をＲＩＥ法でエッチングし、ｎ型層の露
出面にＴｉ／Ａｌを膜厚２００／５０００オングストロ
ームとしたｎ電極１４を形成した。続いて、ｐ型層のほ
ぼ全面に、Ｎｉ／Ａｕを膜厚１００／５００オングスト
ロームとした非透光性のｐ電極１５、及びｐ電極１５上
にＡｕを膜厚１μｍとしたパッド電極１６を各々形成し
た。次に、図６に示すように、形成されたパッド電極１
６及びｎ電極１４の一部を除いて、素子表面、及び除去
された半導体素子の端部等に、絶縁膜１８としてＳｉＯ
2、ＴｉＯ2を順次に各５積層［ＴｉＯ2（５００オング
ストローム）／ＳｉＯ2（５００オングストローム）］5
して得られた膜厚５０００オングストロームの絶縁性反
射膜を連続的に形成した。更に、この絶縁性反射膜上
に、ポリイミドワニスをスピンコート後硬化し、スパッ
タによる酸化シリコンを成膜後、酸化シリコンをパッド
電極及びｎ電極部を開口するようにパターニングし、酸
素プラズマによる開口部のポリイミド薄膜を除去した
後、酸化シリコンをフッ酸によって除去してポリイミド
薄膜６０を形成した。形成したポリイミド薄膜６０は２
μｍであり、発光主波長におけるポリイミド薄膜の透過
率は９５％である。
これに限定されない。 （実施例１）実施例１において、図６の発光素子を用い
て行った。ＭＯＣＶＤ法を用いサファイア基板１１上に
ｎ型層１２、活性層（図示していない）、ｐ型層１３を
成長させ、素子形状になるように素子端部のｎ型層１２
及びｐ型層１３の窒化物半導体層を塩素ガスを用いてＲ
ＩＥ法で基板１１まで除去した。その後に、ｎ型層１２
とｎ電極１４を接触させるために、ｐ型ＧａＮ層とｎ型
ＧａＮ層の一部をＲＩＥ法でエッチングし、ｎ型層の露
出面にＴｉ／Ａｌを膜厚２００／５０００オングストロ
ームとしたｎ電極１４を形成した。続いて、ｐ型層のほ
ぼ全面に、Ｎｉ／Ａｕを膜厚１００／５００オングスト
ロームとした非透光性のｐ電極１５、及びｐ電極１５上
にＡｕを膜厚１μｍとしたパッド電極１６を各々形成し
た。次に、図６に示すように、形成されたパッド電極１
６及びｎ電極１４の一部を除いて、素子表面、及び除去
された半導体素子の端部等に、絶縁膜１８としてＳｉＯ
2、ＴｉＯ2を順次に各５積層［ＴｉＯ2（５００オング
ストローム）／ＳｉＯ2（５００オングストローム）］5
して得られた膜厚５０００オングストロームの絶縁性反
射膜を連続的に形成した。更に、この絶縁性反射膜上
に、ポリイミドワニスをスピンコート後硬化し、スパッ
タによる酸化シリコンを成膜後、酸化シリコンをパッド
電極及びｎ電極部を開口するようにパターニングし、酸
素プラズマによる開口部のポリイミド薄膜を除去した
後、酸化シリコンをフッ酸によって除去してポリイミド
薄膜６０を形成した。形成したポリイミド薄膜６０は２
μｍであり、発光主波長におけるポリイミド薄膜の透過
率は９５％である。
【００２４】上記のように形成された素子を有するウエ
ハをスクライブ可能な基板厚まで研磨工程によって削
り、窒化物半導体面が粘着シートに接触するように粘着
シート上に設置しスクライブ工程によってチップ状に分
割した。分割されたチップを取り上げるために粘着シー
トをのばし、シート下部から突き上げピンによって分割
された一単位のチップの窒化物半導体面を突き上げ、突
き上げられたチップをコレットによって吸着し、配線基
板の導電部に導電性接着剤を介して素子のｐ及びｎ電極
をそれぞれボンディングさせた。
ハをスクライブ可能な基板厚まで研磨工程によって削
り、窒化物半導体面が粘着シートに接触するように粘着
シート上に設置しスクライブ工程によってチップ状に分
割した。分割されたチップを取り上げるために粘着シー
トをのばし、シート下部から突き上げピンによって分割
された一単位のチップの窒化物半導体面を突き上げ、突
き上げられたチップをコレットによって吸着し、配線基
板の導電部に導電性接着剤を介して素子のｐ及びｎ電極
をそれぞれボンディングさせた。
【００２５】以上のように、ポリイミド系薄膜を形成し
た素子を導電性接着剤でフィリップチップボンディング
した際、素子面の傷、絶縁膜の割れ等によると思われる
素子の短絡不良が激減した。
た素子を導電性接着剤でフィリップチップボンディング
した際、素子面の傷、絶縁膜の割れ等によると思われる
素子の短絡不良が激減した。
【００２６】（実施例２）実施例１において、ポリイミ
ド薄膜の膜厚を９μｍ、ポリイミド薄膜の発光主波長に
おける透過率が９５％である他は同様にして行った結
果、実施例１と同様に良好な結果が得られた。
ド薄膜の膜厚を９μｍ、ポリイミド薄膜の発光主波長に
おける透過率が９５％である他は同様にして行った結
果、実施例１と同様に良好な結果が得られた。
【００２７】（実施例３）実施例１において、ポリイミ
ド薄膜の膜厚を２μｍ、ポリイミド薄膜の発光主波長に
おける透過率が６０％である他は同様にして行った結
果、実施例１と同様に良好な結果が得られた。
ド薄膜の膜厚を２μｍ、ポリイミド薄膜の発光主波長に
おける透過率が６０％である他は同様にして行った結
果、実施例１と同様に良好な結果が得られた。
【００２８】（比較例１）実施例１において、ポリイミ
ド薄膜を形成しない他は同様にして行った結果、実施例
１に比べ２０％増しの短絡等の不良が発生した。
ド薄膜を形成しない他は同様にして行った結果、実施例
１に比べ２０％増しの短絡等の不良が発生した。
【００２９】（実施例４）実施例１において、ポリイミ
ド薄膜の膜厚を０．１μｍとした他は同様にして行った
結果、実施例１とほぼ同様の結果が得られたが、ややポ
リイミド薄膜の膜厚が薄いので、絶縁膜や窒化物半導体
に割れや傷等の発生によると思われる短絡不良がわずか
に発生し、実施例１に比べ歩留がわずかに低下した。 （実施例５）実施例１において、ポリイミド薄膜の膜厚
を１５μｍとした他は同様にして行った結果、実施例１
とほぼ同様の結果が得られたが、ポリイミド薄膜の膜厚
がやや厚いためボンディング時の不具合や、ポリイミド
薄膜の製造工程での不都合等がわずかに生じた。
ド薄膜の膜厚を０．１μｍとした他は同様にして行った
結果、実施例１とほぼ同様の結果が得られたが、ややポ
リイミド薄膜の膜厚が薄いので、絶縁膜や窒化物半導体
に割れや傷等の発生によると思われる短絡不良がわずか
に発生し、実施例１に比べ歩留がわずかに低下した。 （実施例５）実施例１において、ポリイミド薄膜の膜厚
を１５μｍとした他は同様にして行った結果、実施例１
とほぼ同様の結果が得られたが、ポリイミド薄膜の膜厚
がやや厚いためボンディング時の不具合や、ポリイミド
薄膜の製造工程での不都合等がわずかに生じた。
【００３０】
【発明の効果】本発明は、絶縁膜及び窒化物半導体に割
れや傷が発生するのを防止し生産効率が向上でき、短絡
不良の発生しない信頼性の高い窒化物半導体素子を提供
することができる。
れや傷が発生するのを防止し生産効率が向上でき、短絡
不良の発生しない信頼性の高い窒化物半導体素子を提供
することができる。
【図１】従来の窒化物半導体素子の模式的断面図であ
る。
る。
【図２】従来の窒化物半導体層側を発光面とする素子を
コレットで吸着する概略図である。
コレットで吸着する概略図である。
【図３】従来の窒化物半導体層側を発光面とする素子を
リードフレームに実装する概略図である。
リードフレームに実装する概略図である。
【図４】従来の基板面を発光面とする素子をコレットで
吸着する概略図である。
吸着する概略図である。
【図５】従来の基板面を発光面とする素子をリードフレ
ームに実装する概略図である。
ームに実装する概略図である。
【図６】本発明の窒化物半導体発光素子の一実施の形態
を示す模式的断面図である。
を示す模式的断面図である。
１１・・・・基板 １２・・・・ｎ型層 １３・・・・ｐ型層 １４・・・・ｎ電極 １５・・・・ｐ電極 １６・・・・パッド電極 １８・・・・絶縁膜 ２０・・・・窒化物半導体素子 ２１・・・・突き上げピン ２２・・・・コッレト ２３・・・・粘着シート ２５・・・・半導体面 ２６・・・・基板面 ３１・・・・リードフレーム ３２・・・・接着剤 ３３・・・・金線 ５１・・・・配線基板 ５２・・・・配線基板上の導電部 ５３・・・・導電性接着剤 ６０・・・・ポリイミド系薄膜
Claims (4)
- 【請求項１】 基板と、基板上に少なくとも順に積層形
成されたｎ型窒化物半導体層及びｐ型窒化物半導体層
と、該ｐ型窒化物半導体層上のほぼ全面に設けられたｐ
電極と、前記ｐ型窒化物半導体層側から上記ｎ型窒化物
半導体層に達する第一の凹部と、該第一の凹部に露出し
たｎ型窒化物半導体層上に設けられたｎ電極と、前記ｐ
型窒化物半導体層側から上記基板に達する第二の凹部と
を有し、ｐ電極及びｎ電極の各ボンディング面を除いて
ｐ電極及びｎ電極から第二の凹部まで連続して絶縁膜が
形成されてなり、発光観測面を基板側とした窒化物半導
体素子であって、 前記絶縁膜上にポリイミド系薄膜が積層形成されている
ことを特徴とする窒化物半導体素子。 - 【請求項２】 前記ポリイミド系薄膜の膜厚が１〜１０
μｍであることを特徴とした請求項１に記載の窒化物半
導体素子。 - 【請求項３】 前記ポリイミド系薄膜の発光主波長にお
ける透過率が、６０％以下であることを特徴とする請求
項１または２に記載の窒化物半導体素子。 - 【請求項４】 前記絶縁膜が、絶縁性反射膜であること
を特徴とする請求項１〜３のいずれか１項に記載の窒化
物半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25631797A JPH1197742A (ja) | 1997-09-22 | 1997-09-22 | 窒化物半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25631797A JPH1197742A (ja) | 1997-09-22 | 1997-09-22 | 窒化物半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197742A true JPH1197742A (ja) | 1999-04-09 |
Family
ID=17290995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25631797A Pending JPH1197742A (ja) | 1997-09-22 | 1997-09-22 | 窒化物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197742A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340514A (ja) * | 1998-05-22 | 1999-12-10 | Nichia Chem Ind Ltd | フリップチップ型光半導体素子 |
| JP2001044498A (ja) * | 1999-07-28 | 2001-02-16 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| JP2001085749A (ja) * | 1999-09-16 | 2001-03-30 | Nichia Chem Ind Ltd | 窒化物半導体発光素子の実装方法 |
| JP2001358371A (ja) * | 2000-06-16 | 2001-12-26 | Nichia Chem Ind Ltd | 光半導体素子 |
| JP2004080050A (ja) * | 2003-10-14 | 2004-03-11 | Nichia Chem Ind Ltd | フリップチップ型光半導体素子 |
| JP2004266057A (ja) * | 2003-02-28 | 2004-09-24 | Sharp Corp | 酸化物半導体発光素子およびその製造方法 |
| JP2004343139A (ja) * | 2001-11-19 | 2004-12-02 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2005005727A (ja) * | 2001-11-19 | 2005-01-06 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2005210051A (ja) * | 2004-01-19 | 2005-08-04 | Samsung Electro Mech Co Ltd | フリップチップ用窒化物半導体発光素子 |
| US7112518B2 (en) | 2002-06-10 | 2006-09-26 | New Wave Research | Method and apparatus for cutting devices from substrates |
| JP2008187059A (ja) * | 2007-01-31 | 2008-08-14 | Nichia Chem Ind Ltd | 半導体発光素子 |
| JP2010074195A (ja) * | 2002-03-28 | 2010-04-02 | Osram Opto Semiconductors Gmbh | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 |
| JP2013135125A (ja) * | 2011-12-27 | 2013-07-08 | Citizen Holdings Co Ltd | 半導体発光素子 |
| KR101358620B1 (ko) * | 2011-07-12 | 2014-02-04 | 가부시끼가이샤 도시바 | 반도체 발광 소자 |
| JP2014027156A (ja) * | 2012-07-27 | 2014-02-06 | Citizen Holdings Co Ltd | Ｌｅｄパッケージ |
| JP2016139652A (ja) * | 2015-01-26 | 2016-08-04 | 旭化成株式会社 | 窒化物半導体発光素子の製造方法及び窒化物半導体発光素子 |
| JP2017073575A (ja) * | 2017-01-25 | 2017-04-13 | シチズン時計株式会社 | Ｌｅｄパッケージ |
| JP2017073576A (ja) * | 2017-01-25 | 2017-04-13 | シチズン時計株式会社 | Ｌｅｄパッケージ |
| JP2019046889A (ja) * | 2017-08-31 | 2019-03-22 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
| JP2020150274A (ja) * | 2011-06-01 | 2020-09-17 | ルミレッズ ホールディング ベーフェー | 発光デバイスを支持基板に取り付ける方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253286A (ja) * | 1984-05-29 | 1985-12-13 | Rohm Co Ltd | メサエツチング分離型モノリシツク表示発光ダイオ−ド |
| JPH0324771A (ja) * | 1989-06-21 | 1991-02-01 | Mitsubishi Monsanto Chem Co | 化合物半導体装置及びその表面処理加工方法 |
| JPH0529661A (ja) * | 1991-07-19 | 1993-02-05 | Ricoh Co Ltd | プリンター光源 |
| JPH0541540A (ja) * | 1991-01-29 | 1993-02-19 | Sanyo Electric Co Ltd | 発光ダイオ−ド |
| JPH0548209A (ja) * | 1991-08-08 | 1993-02-26 | Mitsubishi Electric Corp | 半導体光デバイスとその製造方法 |
| JPH05160437A (ja) * | 1991-12-09 | 1993-06-25 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体発光素子 |
| JPH06104529A (ja) * | 1992-09-18 | 1994-04-15 | Oki Electric Ind Co Ltd | 半導体発光素子の溝形成方法 |
| JPH06188452A (ja) * | 1992-12-18 | 1994-07-08 | Ricoh Co Ltd | 半導体発光装置 |
| JPH07183573A (ja) * | 1993-12-24 | 1995-07-21 | Ricoh Co Ltd | 端面発光型発光ダイオード |
| JPH07193277A (ja) * | 1993-12-27 | 1995-07-28 | Ricoh Co Ltd | 半導体発光装置及びその製造方法 |
| JPH07273366A (ja) * | 1994-03-28 | 1995-10-20 | Pioneer Electron Corp | Ｉｉｉ族窒化物発光素子の製造方法 |
| JPH08250765A (ja) * | 1995-03-07 | 1996-09-27 | Ricoh Co Ltd | 端面発光型半導体発光装置およびその製造方法 |
| JPH0927498A (ja) * | 1995-07-11 | 1997-01-28 | Showa Denko Kk | 半導体装置の製造方法 |
| JPH0927639A (ja) * | 1995-07-12 | 1997-01-28 | Toshiba Corp | 半導体装置 |
-
1997
- 1997-09-22 JP JP25631797A patent/JPH1197742A/ja active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253286A (ja) * | 1984-05-29 | 1985-12-13 | Rohm Co Ltd | メサエツチング分離型モノリシツク表示発光ダイオ−ド |
| JPH0324771A (ja) * | 1989-06-21 | 1991-02-01 | Mitsubishi Monsanto Chem Co | 化合物半導体装置及びその表面処理加工方法 |
| JPH0541540A (ja) * | 1991-01-29 | 1993-02-19 | Sanyo Electric Co Ltd | 発光ダイオ−ド |
| JPH0529661A (ja) * | 1991-07-19 | 1993-02-05 | Ricoh Co Ltd | プリンター光源 |
| JPH0548209A (ja) * | 1991-08-08 | 1993-02-26 | Mitsubishi Electric Corp | 半導体光デバイスとその製造方法 |
| JPH05160437A (ja) * | 1991-12-09 | 1993-06-25 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体発光素子 |
| JPH06104529A (ja) * | 1992-09-18 | 1994-04-15 | Oki Electric Ind Co Ltd | 半導体発光素子の溝形成方法 |
| JPH06188452A (ja) * | 1992-12-18 | 1994-07-08 | Ricoh Co Ltd | 半導体発光装置 |
| JPH07183573A (ja) * | 1993-12-24 | 1995-07-21 | Ricoh Co Ltd | 端面発光型発光ダイオード |
| JPH07193277A (ja) * | 1993-12-27 | 1995-07-28 | Ricoh Co Ltd | 半導体発光装置及びその製造方法 |
| JPH07273366A (ja) * | 1994-03-28 | 1995-10-20 | Pioneer Electron Corp | Ｉｉｉ族窒化物発光素子の製造方法 |
| JPH08250765A (ja) * | 1995-03-07 | 1996-09-27 | Ricoh Co Ltd | 端面発光型半導体発光装置およびその製造方法 |
| JPH0927498A (ja) * | 1995-07-11 | 1997-01-28 | Showa Denko Kk | 半導体装置の製造方法 |
| JPH0927639A (ja) * | 1995-07-12 | 1997-01-28 | Toshiba Corp | 半導体装置 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340514A (ja) * | 1998-05-22 | 1999-12-10 | Nichia Chem Ind Ltd | フリップチップ型光半導体素子 |
| JP2001044498A (ja) * | 1999-07-28 | 2001-02-16 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| JP2001085749A (ja) * | 1999-09-16 | 2001-03-30 | Nichia Chem Ind Ltd | 窒化物半導体発光素子の実装方法 |
| JP2001358371A (ja) * | 2000-06-16 | 2001-12-26 | Nichia Chem Ind Ltd | 光半導体素子 |
| JP4507358B2 (ja) * | 2000-06-16 | 2010-07-21 | 日亜化学工業株式会社 | 光半導体素子 |
| JP2004343139A (ja) * | 2001-11-19 | 2004-12-02 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2005005727A (ja) * | 2001-11-19 | 2005-01-06 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2010074195A (ja) * | 2002-03-28 | 2010-04-02 | Osram Opto Semiconductors Gmbh | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 |
| US7169688B2 (en) | 2002-06-10 | 2007-01-30 | New Wave Research, Inc. | Method and apparatus for cutting devices from substrates |
| US7112518B2 (en) | 2002-06-10 | 2006-09-26 | New Wave Research | Method and apparatus for cutting devices from substrates |
| JP2004266057A (ja) * | 2003-02-28 | 2004-09-24 | Sharp Corp | 酸化物半導体発光素子およびその製造方法 |
| JP2004080050A (ja) * | 2003-10-14 | 2004-03-11 | Nichia Chem Ind Ltd | フリップチップ型光半導体素子 |
| JP2005210051A (ja) * | 2004-01-19 | 2005-08-04 | Samsung Electro Mech Co Ltd | フリップチップ用窒化物半導体発光素子 |
| JP2008187059A (ja) * | 2007-01-31 | 2008-08-14 | Nichia Chem Ind Ltd | 半導体発光素子 |
| JP2020150274A (ja) * | 2011-06-01 | 2020-09-17 | ルミレッズ ホールディング ベーフェー | 発光デバイスを支持基板に取り付ける方法 |
| KR101358620B1 (ko) * | 2011-07-12 | 2014-02-04 | 가부시끼가이샤 도시바 | 반도체 발광 소자 |
| JP2013135125A (ja) * | 2011-12-27 | 2013-07-08 | Citizen Holdings Co Ltd | 半導体発光素子 |
| JP2014027156A (ja) * | 2012-07-27 | 2014-02-06 | Citizen Holdings Co Ltd | Ｌｅｄパッケージ |
| JP2016139652A (ja) * | 2015-01-26 | 2016-08-04 | 旭化成株式会社 | 窒化物半導体発光素子の製造方法及び窒化物半導体発光素子 |
| JP2017073575A (ja) * | 2017-01-25 | 2017-04-13 | シチズン時計株式会社 | Ｌｅｄパッケージ |
| JP2017073576A (ja) * | 2017-01-25 | 2017-04-13 | シチズン時計株式会社 | Ｌｅｄパッケージ |
| JP2019046889A (ja) * | 2017-08-31 | 2019-03-22 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
| US10847405B2 (en) | 2017-08-31 | 2020-11-24 | Nichia Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1197742A (ja) | 窒化物半導体素子 | |
| JP3531475B2 (ja) | フリップチップ型光半導体素子 | |
| US7554124B2 (en) | Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof | |
| EP2063469B1 (en) | Method of manufacturing vertical light emitting diode | |
| US8847267B2 (en) | Light emitting diode with metal piles and multi-passivation layers and its manufacturing method | |
| TWI413273B (zh) | 封裝積體薄膜發光二極體 | |
| CN100585885C (zh) | 蓝宝石衬底粗糙化的发光二极管及其制造方法 | |
| JP4097510B2 (ja) | 半導体装置の製造方法 | |
| JP5150218B2 (ja) | ＺｎＯ系半導体発光素子の製造方法 | |
| US8022430B2 (en) | Nitride-based compound semiconductor light-emitting device | |
| US20070010035A1 (en) | Light emitting diode and manufacturing method thereof | |
| KR100878326B1 (ko) | 칩스케일 패키징 발광소자 및 그의 제조방법 | |
| JP2010027643A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| US20060278884A1 (en) | Substrate-free flip chip light emitting diode and manufacturing method thereof | |
| KR100648136B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| JPH1187771A (ja) | 窒化物半導体素子 | |
| KR102550004B1 (ko) | 발광 소자 | |
| JP2004080050A (ja) | フリップチップ型光半導体素子 | |
| JP4836410B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| JPH0794783A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR100994567B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| CN110600592A (zh) | 一种倒装led芯片及其制作方法 | |
| KR100786802B1 (ko) | 보호막을 구비한 수직형 반도체 발광소자 및 제조방법 | |
| KR20060057855A (ko) | ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법 | |
| KR100752348B1 (ko) | 수직 구조 발광 다이오드 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |