KR100786802B1 - 보호막을 구비한 수직형 반도체 발광소자 및 제조방법 - Google Patents

보호막을 구비한 수직형 반도체 발광소자 및 제조방법 Download PDF

Info

Publication number
KR100786802B1
KR100786802B1 KR1020060093658A KR20060093658A KR100786802B1 KR 100786802 B1 KR100786802 B1 KR 100786802B1 KR 1020060093658 A KR1020060093658 A KR 1020060093658A KR 20060093658 A KR20060093658 A KR 20060093658A KR 100786802 B1 KR100786802 B1 KR 100786802B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor light
metal layer
bonding metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060093658A
Other languages
English (en)
Inventor
김상묵
이상헌
진정근
김윤석
이승재
이진홍
김강호
오화섭
염홍서
백종협
유영문
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020060093658A priority Critical patent/KR100786802B1/ko
Application granted granted Critical
Publication of KR100786802B1 publication Critical patent/KR100786802B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 보호막을 구비한 수직형 반도체 발광소자에 관한 것으로서, 기판과 상기 기판 하부에 형성되고 적어도 하나 이상의 단위 모듈로 분리되어 광을 방출하는 반도체 발광층 및 상기 반도체 발광층 사이의 분리된 공간에 형성되어 반도체 발광층을 보호하는 보호막층을 포함한다.
또한 보호막을 구비한 수직형 반도체 발광소자의 제조방법으로서 기판 위에 반도체 발광층을 적층하고, 상기 반도체 발광층을 식각하여 적어도 하나 이상의 단위 모듈로 분리하는 단계와, 상기 식각된 부위에 보호막층을 형성하는 단계와, 상기 보호막층 및 반도체 발광층을 포함하는 상부에 제1 본딩금속층을 적층하는 단계 및 리셉터 또는 실리콘 기판 위에 제2 본딩금속층을 적층한 후 상기 제 1 본딩금속층과 제2 본딩금속층을 결합하는 단계를 포함한다.
본 발명에 따르면, 발광소자를 웨이퍼 본딩하는 과정에서 발생되는 칩의 손상에 의한 수율 저하를 방지하고, 광 추출이 향상된 반도체 발광소자를 제공할 수 있는 효과를 얻을 수 있다.
반도체 발광층, 보호막층, 본딩금속층, 웨이퍼본딩

Description

보호막을 구비한 수직형 반도체 발광소자 및 제조방법{Vertical Type Semiconductor Light Emitting Diode And The Method For Manufacturing The Same}
도 1은 종래 기술의 일 실시예에 따른 반도체 발광소자의 웨이퍼본딩 과정을 개략적으로 나타낸 단면도이다.
도 2는 종래 기술의 일 실시예에 따른 반도체 발광소자가 웨이퍼 본딩된 후 칩 상태에서의 불량 이미지에 관한 평면사진이다.
도 3은 본 발명의 일 실시예에 따른 반도체 발광소자의 기판 또는 리셉터 본딩 과정을 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법에 대한 흐름도이다.
｛도면의 주요 부호에 대한 설명｝
100,200 : 기판(사파이어 기판) 101,201 : n/p형 반도체층
102,202 : 활성층 103,203 : p/n형 반도체층
104,204 : 반도체 발광층 105,205 : 본딩금속층
106,206 : 오믹금속층 107 : 실리콘 웨이퍼
207 : 리셉터 또는 실리콘 웨이퍼 208 : 보호막층
본 발명은 반도체 발광소자와 그 제조방법에 관한 것으로서, 보다 상세하게는 기판과 상기 기판 하부에 형성되고 적어도 하나 이상의 단위 모듈로 분리되어 광을 방출하는 반도체 발광층 및 상기 반도체 발광층 사이의 분리된 공간에 형성되어 반도체 발광층을 보호하는 보호막층을 포함하는 발광소자와 이를 제조하는 방법에 관한 것이다.
종래의 발광다이오드 칩을 기판 상에 실장시키는 방법은 플립칩 본딩과 와이어 본딩과 같은 일반적인 방법이고, 특별히 웨이퍼 본딩의 경우에는 질화물과 같은 화합물 반도체 결정이 성장된 기판을 메탈을 이용하여 리셉터 또는 웨이퍼기판에 접합시키고, 이후에 상기 기판을 제거하는 공정을 통하여 발광 소자의 광 추출을 증가시키는 방법을 사용하고 있다.
그러나 이러한 발광소자의 웨이퍼 본딩 과정에서 있어서, 본딩을 매개하는 금속물질에 의한 발광소자의 N극 또는 P극 단락이나, 칩의 모서리 또는 가장자리가 깨지는 등 칩의 손상에 의한 수율 저하의 어려움이 발생하게 된다.
이의 해결을 위하여 최근 들어 양 기판에 패터닝을 하여 주는 방법이 시도되고 있으나 웨이퍼 상호간에 얼라인을 하여야 하는 등 새로운 문제들이 발생 되고 있다.
도 1은 종래 기술의 일 실시예에 따른 반도체 발광소자의 웨이퍼 본딩 과정 을 개략적으로 나타낸 단면도이다.
일반적으로 사파이어 기판(100) 위에 반도체 발광층(104)으로서 각각 다른 영역의 반도체층(101,103)과 활성영역인 활성층(102)이 증착된 구조의 발광소자는 웨이퍼 기판 상에 플립칩이나 와이어본딩 방식으로 결합하거나 도 1에서와 같이 본딩금속층(105)으로 웨이퍼 기판(107)과 결합된다.
도 1을 참조하면 화합물 반도체층과 금속층의 결합 접합성을 높이기 위해서 또는 오믹저항을 낮추기 위해서 오믹금속층(106)이 추가될 수 있음을 알 수 있다.
그러나 이러한 본딩방식은 발광소자를 본딩하기 전 패터닝하고 상부 사파이어 기판을 제거하며 기판들을 정렬시켜야 하는 문제가 발생할 뿐만 아니라 패터닝된 발광소자의 각 모듈단위의 접합이 불량하고 불안정하게 본딩될 우려가 있어서 문제된다.
그러한 각 모듈단위의 발광소자가 접합되어 접합불량이거나 칩의 일부 면이 깨진 상태를 나타낸 사진은 도 2에 제시하였다.
도 2의 두 장의 사진 도 2a와 도 2b에서 알 수 있듯이 각 발광소자의 모듈 단위별로 웨이퍼 상에 본딩된 상태가 일정하거나 안정적이지 않으며 패터닝 또는 본딩과정에서 칩이 깨져서 모서리가 균일하지 않은 문제가 발생된다. 이는 향후 발광소자의 사용시 칩의 단락을 유발할 염려가 있다.
따라서, 이러한 불균일한 본딩방식을 개선하고 각 발광소자의 단위모듈별로 칩의 손상됨 없이 안정적으로 분리될 수 있는 방법의 모색이 필요하다.
본 발명의 목적은 상기와 같은 종래 발광소자의 문제점을 해결하기 위하여 각 발광소자의 단위모듈 사이에 보호막층을 형성하여 칩의 단락이 방지되고 광추출 효율이 증대되는 반도체 발광소자를 제공하는 데 있다.
본 발명의 다른 목적은 종래기술에 비하여 비교적 간단한 공정을 추가함으로써 발광소자의 광효율과 공정상 수율을 증가시켜 경제성을 제고할 수 있는 반도체 발광소자의 제조방법을 제공하는 데 있다.
상기의 목적을 달성하기 위하여 본 발명의 보호막을 구비한 수직형 반도체 발광소자는 기판과, 상기 기판 하부에 형성되고 적어도 하나 이상의 단위 모듈로 분리되어 광을 방출하는 반도체 발광층과, 및 상기 반도체 발광층 사이의 분리된 공간에 형성되어 반도체 발광층을 보호하는 보호막층을 포함한다.
본 발명의 보호막을 구비한 수직형 반도체 발광소자는, 상기 보호막과 반도체 발광층을 포함하는 하면에 순차로 구비되는 본딩금속층 및 리셉터를 더 포함한다.
본 발명에서, 상기 리셉터의 상부에 반사금속층을 더 포함할 수 있다.
본 발명에서, 상기 본딩금속층의 상부 또는 하부에 1개 층 이상의 오믹금속층을 더 포함할 수 있다.
본 발명에서, 상기 본딩금속층은 금(Au), 금 및 주석 혼합물(Au-Sn), 납 및 인듐 혼합물(Pb-In), 은 및 인듐 혼합물(Ag-In), 은 및 주석 혼합물(Ag-Sn), 구리 및 인듐 혼합물(Cu-In), 및 구리 및 토론 혼합물(Cu-Tn)으로 구성된 그룹에서 선택된 어느 하나 이상의 물질로 이루어질 수 있다.
본 발명에서, 상기 보호막층은 SiO2, SiON4, 폴리이미드(polyimide), SOG(Spin on glass)로 구성된 그룹에서 선택된 어느 하나 이상의 절연물질로 이루어질 수 있다.
상기의 목적을 달성하기 위하여 본 발명의 보호막을 구비한 수직형 반도체 발광소자의 제조방법은 기판 위에 반도체 발광층을 적층하고, 상기 반도체 발광층을 식각하여 적어도 하나 이상의 단위 모듈로 분리하는 단계와, 상기 식각된 부위에 보호막층을 형성하는 단계와, 상기 보호막층 및 반도체 발광층을 포함하는 상부에 제1 본딩금속층을 적층하는 단계를 포함한다.
본 발명에서, 상기 제1 본딩금속층 적층단계 이전에 1개 층 이상의 오믹금속층을 적층하는 단계를 더 포함한다.
본 발명에서 보호막을 구비한 수직형 반도체 발광소자의 제조방법은, 리셉터 또는 실리콘 기판 위에 제2 본딩금속층을 적층하는 단계와 상기 제 1 본딩금속층과 제2 본딩금속층을 결합하는 단계를 더 포함한다.
본 발명에서, 상기 리셉터 또는 실리콘 기판 위에 제2 본딩금속층 적층하기 전에 리셉터 또는 실리콘 기판 위에 1개 층 이상의 오믹금속층을 적층하는 단계를 더 포함한다.
본 발명에서, 상기 보호막층은 SiO2, SiON4, 폴리이미드(polyimide), SOG(Spin on glass)로 구성된 그룹에서 선택된 어느 하나 이상의 절연물질로 이루어질 수 있다.
본 발명에서, 상기 제1 본딩금속층 및 제2 본딩금속층은 금(Au), 금 및 주석 혼합물(Au-Sn), 납 및 인듐 혼합물(Pb-In), 은 및 인듐 혼합물(Ag-In), 은 및 주석 혼합물(Ag-Sn), 구리 및 인듐 혼합물(Cu-In), 및 구리 및 토론 혼합물(Cu-Tn)으로 구성된 그룹에서 선택된 어느 하나 이상의 물질일 수 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 발광소자의 제조방법은 기판 위에 반도체 발광층을 적층하고, 상기 반도체 발광층을 식각하여 적어도 하나 이상의 단위 모듈로 분리하는 단계와, 상기 식각된 부위에 보호막층을 형성하는 단계와, 상기 보호막층 및 반도체 발광층을 포함하는 상부에 제1 본딩금속층을 적층하는 단계와, 리셉터 또는 실리콘 기판 위에 제2 본딩금속층을 적층하는 단계와, 상기 제 1 본딩금속층과 제2 본딩금속층을 결합하는 단계 및 상기 기판 또는 보호막층을 제거하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하기로 한다.
본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 반도체 발광소자의 구조에 대한 단면도 및 발광소자가 기판 또는 리셉터에 본딩되는 과정을 개략적으로 나타낸 단면도이다.
상기 실시예에서 본 발명의 보호막을 구비한 수직형 반도체 발광소자는 사파이어 기판(200)을 상면으로 두었을 때 아래 방향으로 순차적으로 반도체 발광층(204), 오믹금속층(206), 본딩금속층(205)이 형성된 구조이다.
반도체 발광층(204)은 위로부터 아래로 n형/p형 반도체층(201), 활성층(202), p형/n형 반도체층(203)이 구비된 구조를 가진다.
상기 활성층을 중심으로 인접된 양 측면의 반도체 영역의 타입은 서로 반대되는 구조를 가진다.
반도체 발광층은 질화갈륨(GaN)반도체 화합물로 이루어지는 것이 바람직하다.
상기 발광소자가 본딩될 새로운 기판 또는 리셉터(207)는 그 상면에 본딩금속층(205)가 적층되어 상기 발광소자의 최하면에 구비된 본딩금속층(205)과 결합되어 본딩될 수 있다.
상기 새로운 기판 또는 리셉터(207)의 상면에는 오믹금속층(206)이 더 적층될 수 있으며 그 위에 본딩금속층(205)이 적층될 수 있다.
이러한 오믹금속층(206)은 화합물 반도체와 금속층의 계면에서 발생되는 오믹저항을 낮추어주는 기능을 할 수 있고 접합이 더 용이할 수 있는 접착제의 기능을 하기도 한다.
상기 새로운 기판은 실리콘 웨이퍼가 바람직하다.
상기 리셉터는 박막이 적층된 구조인 발광소자의 접속에 관여하는 매개기판이다.
도 3을 참조하면 도 1의 종래 발광소자의 본딩 단면도와 달리 각 발광소자를 단위별로 분리하고 그 사이에 보호막층(208)을 구비한다.
박막으로 적층된 발광소자를 패터닝하는 과정에서 수 개의 발광소자로 분리될 수 있으며 이를 하나의 발광소자 단위모듈로 정의한다.
이러한 발광소자의 단위모듈은 도 1에서와 같이 분리된 상태에서 웨이퍼 상에 본딩한다면 칩이 불량해지고 단락되는 문제가 있으나 상기 도 3의 발광소자의 단위모듈 사이에는 보호막층(208)이 구비됨으로써 칩이 깨어지거나 단락되지 않고 안정적으로 본딩될 수 있다.
상기 보호막층은 SiO2, SiON4, 폴리이미드(polyimide), SOG(Spin on glass) 등의 물질들로 형성되며 발광소자의 단위모듈간의 절연역할을 수행하며 본딩 공정에서 발광소자의 단위모듈의 변형이 이루어지지 않도록 기능할 수 있다.
특히 상기 SOG는 Spin on Glass의 약자로서, 유전체 물질로 사용되는 것인데, 스핀코팅(spin coating)을 통하여 도포한 후에 큐어링(curing)공정을 거치면 실리콘 산화막(SiO2)의 특성을 가지는 물질을 말한다. 보통 실리콘웨이퍼 등의 CMP(chemical mechanical polishing)공정 전에 갭 충전물질이나 보호막으로 많이 사용되는 물질이다.
이러한 보호막층(208)은 각 단위모듈 간에 구비되어 하나 이상 형성될 수 있다.
도 3을 참조하면, 사파이어 기판(200)을 상면으로 하였을 때 발광소자의 최하면에 구비된 본딩금속층과 리셉터(207)의 상부에 형성된 본딩금속층을 결합시킨 후의 적층구조는 아래에서부터 볼 때 리셉터(207), 오믹금속층(206), 본딩금속층(205), 오믹금속층(206), 반도체 발광층(204)의 단위 모듈 및 그 사이의 공간에 구비된 보호막층(208), 및 사파이어 기판(200)의 순이다.
상기 적층구조에서 사파이어 기판과 보호막층은 광의 추출율이나 휘도를 높이기 위해서 필요에 따라 제거되어 사용될 수 있다.
상기 실시예에서 본딩금속층(205)는 금(Au), 금 및 주석 혼합물(Au-Sn), 납 및 인듐 혼합물(Pb-In), 은 및 인듐 혼합물(Ag-In), 은 및 주석 혼합물(Ag-Sn), 구리 및 인듐 혼합물(Cu-In), 및 구리 및 토론 혼합물(Cu-Tn)으로 구성된 그룹에서 하나 이상 선택될 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자는 상기 본딩 금속층 이외에 발광층에서 발생된 광을 반사시킬 수 있는 반사금속층을 더 포함하여 구비될 수 있다.
상기 실시예에서 오믹금속층은 니켈(Ni), 니켈-크롬(Ni-Cr), 게르마늄(Ge), 금(Au), 티타늄(Ti), 및 이들의 합금 등의 금속물질 중에서 선택될 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법에 대한 흐 름도이다.
도 4를 참조하면 본 발명의 일 실시예는 S301 단계에서 기판 위에 반도체 발광층이 순차로 적층되고 단위모듈을 형성하기 위해 패턴대로 식각된다.
사파이어 기판 위에 금속유기화학기상증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 반도체 발광층을 적층한다.
상기 반도체 발광층은 n형 도핑층, p형 도핑층 뿐만 아니라 이들 사이에서 전자와 정공이 결합하는 활성층을 포함하여 적층될 수 있다.
또한 버퍼층, n형 접촉층, n형 클래드층, p형 클래드층 및 p형 접촉층을 더 포함하여 증착할 수 있다.
상기 단계에서의 반도체 발광소자의 단위모듈로 분리하기 위한 식각방법은 습식 또는 건식식각방법을 사용하며 특히 사파이어 기판층에 이르기까지 반도체 발광층을 건식 식각하는 것이 바람직하다.
S302 단계에서는 식각되어 분리된 반도체의 단위모듈간에 형성된 빈 공간에 보호막층을 형성한다. 보호막층의 형성물질은 절연물질로서 본딩 공정에서 변형되지 않는 물질을 사용하는 것이 바람직하다.
본 발명의 일 실시예에서 SiO2, SiON4, 폴리이미드(polyimide), SOG(Spin on glass)등의 물질을 사용할 수 있다.
S303 단계에서는 상기 반도체 발광층의 단위모듈과 보호막층을 모두 아우르면서 제1 본딩금속층을 적층한다.
본딩금속층은 금(Au), 금 및 주석 혼합물(Au-Sn), 납 및 인듐 혼합물(Pb-In), 은 및 인듐 혼합물(Ag-In), 은 및 주석 혼합물(Ag-Sn), 구리 및 인듐 혼합물(Cu-In), 및 구리 및 토론 혼합물(Cu-Tn) 등의 물질을 사용할 수 있다.
금(Au)을 사용할 경우에는 가열가압( 본딩하여 1.0 내지 1.2 ㎛ 두께로 적층하고, 금 및 주석 혼합물(Au-Sn)을 사용할 경우에는 전기적 본딩 방법으로 1.0 내지 1.2 ㎛ 두께로 적층하는 것이 바람직하다.
S304 단계에서는 리셉터 또는 실리콘 기판 위에 제2 본딩금속층을 적층한다. 상기 단계는 반드시 도 4의 흐름도의 순서에 따르지 않고 먼저 이루어질 수 있다.
적층되는 제2 본딩금속층은 상기 S303 단계의 제1 본딩금속층의 조성물질과 같거나 또는 다를 수 있다.
S305 단계에서는 상기 단계의 제1 본딩금속층과 제2 본딩금속층을 결합시킨다.
상기 S303 단계와 S304 단계에서 제1 또는 제2 본딩금속층을 적층하기 전에 1개 층 이상의 오믹금속층을 적층하는 단계를 수행할 수 있다.
또한, 상기 본딩금속층 이외에 광을 효율적으로 더 반사시킬 수 있는 반사금속층을 구비하는 단계를 더 둘 수 있다.
상기 본딩금속층, 오믹금속층 또는 반사금속층 등의 금속층의 접합방법은 전자빔(E-Beam)증착법, 열증착(Thermal Evaporation)법, 스퍼터링(Sputtering)법 등을 사용하여 진행한다.
상기의 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법의 마지막 단계 이후에 사파이어 기판(200) 또는 보호막층(208)을 제거하여 생성된 광을 더 효율적으로 방출하게 할 수 있다. 보호막층은 필요에 따라 제거되거나 잔류될 수 있다.
상기 사파이어 기판을 제거하는 방법은 기계적 연마, 습식식각 및 건식식각을 하나 이상 조합하여 사용함으로써 제거할 수 있으나 반드시 이에 한정하지 않으며 공지의 방법으로서 당업자가 알 수 있는 방법일 수 있다.
본 발명의 일 실시예에 따르면 실제 반도체 발광소자가 성장된 기판과 리셉터 기판을 접합시킨 후 상기 발광소자의 성장 기판을 제거할 경우 그 면으로 광이 추출되도록 유도한다.
이때 리셉터 기판 상에 반도체층으로부터 추출된 광을 반사시켜주는 역할을 하는 반사금속층을 더 구비할 경우 상기 리셉터 기판으로 방출되어 흡수되는 광을 상부의 광 추출면으로 반사시켜 줌으로써 실제 방출되는 광의 양을 증가시킬 수 있다.
이러한 반사금속층에 사용될 수 있는 반사금속은 은(Ag), 알루미늄(Al) 등 광 반사율이 높은 금속이 사용된다.
일반적으로 발광소자의 성장기판과 웨이퍼 기판 간의 본딩과정에서 발생되는 스트레스에 의해 칩의 손상이 유발되는데, 본 발명의 일 실시예에 따르면 보호막층으로 사용되는 SiO2, SiON4, 폴리이미드(polyimide), SOG(Spin on glass) 등의 절연 물질들이 양 기판에 걸리는 스트레스를 완화할 수 있을 것이므로 본딩 공정에서 발생되는 기판의 손상을 방지하고 칩 수율을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허등록청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 발광소자의 웨이퍼 기판 상에 본딩하기 전에 보호막을 형성함으로써 칩의 깨짐과 이로 인한 전기적 단락을 방지하여 본딩 공정의 수율 향상과 광의 반사도를 증대시켜 발광소자의 광 추출 효율을 크게 증가시키는 효과가 있다.
또한 본 발명에 의하면, 종래의 본딩금속층을 형성하고 패터닝함으로써 복잡하고 번거로우며 수율이 낮은 공정을 개선하여 보호막층을 이용한 공정을 진행함으로써 패터닝 없이 본딩 공정이 이루어질 수 있어 전체 공정이 간편하고 경제적이며 칩 수율이 향상되는 효과가 있다.

Claims (13)

  1. 기판;
    상기 기판 하부에 형성되고 단위 모듈로 분리되어 광을 방출하는 반도체 발광층; 및
    상기 반도체 발광층 사이의 분리된 공간에 형성되어 반도체 발광층을 보호하는 보호막층을 포함하는 반도체 발광소자.
  2. 제 1항에 있어서, 상기 보호막과 반도체 발광층을 포함하는 하면에 순차로 구비되는 본딩금속층 및 리셉터를 더 포함하는 반도체 발광소자.
  3. 제 2항에 있어서, 상기 리셉터의 상부에 반사금속층을 더 포함하는 반도체 발광소자.
  4. 제 2항에 있어서, 상기 본딩금속층의 상부 또는 하부에 1개 층 이상의 오믹금속층을 더 포함하는 반도체 발광소자.
  5. 제 2항에 있어서, 상기 본딩금속층은 금(Au), 금 및 주석 혼합물(Au-Sn), 납 및 인듐 혼합물(Pb-In), 은 및 인듐 혼합물(Ag-In), 은 및 주석 혼합물(Ag-Sn), 구리 및 인듐 혼합물(Cu-In), 및 구리 및 토론 혼합물(Cu-Tn)으로 구성된 그룹에서 선택된 어느 하나 이상의 물질인 것을 특징으로 하는 반도체 발광소자.
  6. 제 1항에 있어서, 상기 보호막층은 SiO2, SiON4, 폴리이미드(polyimide), SOG(Spin on glass)로 구성된 그룹에서 선택된 어느 하나 이상의 절연물질인 것을 특징으로 하는 반도체 발광소자.
  7. 기판 위에 반도체 발광층을 적층하고, 상기 반도체 발광층을 식각하여 단위 모듈로 분리하는 단계;
    상기 식각된 부위에 보호막층을 형성하는 단계; 및
    상기 보호막층 및 반도체 발광층을 포함하는 상부에 제1 본딩금속층을 적층하는 단계를 포함하는 반도체 발광소자의 제조방법.
  8. 제 7항에 있어서, 상기 제1 본딩금속층 적층단계 이전에 1개 층 이상의 오믹금속층을 적층하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  9. 제 7항에 있어서,
    리셉터 위에 제2 본딩금속층을 적층하는 단계; 및
    상기 제 1 본딩금속층과 제2 본딩금속층을 결합하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  10. 제 9항에 있어서, 상기 리셉터 위에 제2 본딩금속층 적층하기 전에, 리셉터 위에 1개 층 이상의 오믹금속층을 적층하는 단계를 더 포함하는 반도체 발광소자의 제조방법.
  11. 제 7항에 있어서, 상기 보호막층은 SiO2, SiON4, 폴리이미드(polyimide), SOG(Spin on glass)로 구성된 그룹에서 선택된 어느 하나 이상의 절연물질인 것을 특징으로 하는 반도체 발광소자의 제조방법.
  12. 제 7항 또는 제 9항에 있어서, 상기 제1 본딩금속층 및 제2 본딩금속층은 금(Au), 금 및 주석 혼합물(Au-Sn), 납 및 인듐 혼합물(Pb-In), 은 및 인듐 혼합물(Ag-In), 은 및 주석 혼합물(Ag-Sn), 구리 및 인듐 혼합물(Cu-In), 및 구리 및 토론 혼합물(Cu-Tn)으로 구성된 그룹에서 선택된 어느 하나 이상의 물질인 것을 특징으로 하는 반도체 발광소자의 제조방법.
  13. 기판 위에 반도체 발광층을 적층하고, 상기 반도체 발광층을 식각하여 단위 모듈로 분리하는 단계;
    상기 식각된 부위에 보호막층을 형성하는 단계;
    상기 보호막층 및 반도체 발광층을 포함하는 상부에 제1 본딩금속층을 적층하는 단계;
    리셉터 위에 제2 본딩금속층을 적층하는 단계;
    상기 제 1 본딩금속층과 제2 본딩금속층을 결합하는 단계; 및
    상기 기판 또는 보호막층을 제거하는 단계를 포함하는 반도체 발광소자의 제조방법.
KR1020060093658A 2006-09-26 2006-09-26 보호막을 구비한 수직형 반도체 발광소자 및 제조방법 Expired - Fee Related KR100786802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060093658A KR100786802B1 (ko) 2006-09-26 2006-09-26 보호막을 구비한 수직형 반도체 발광소자 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093658A KR100786802B1 (ko) 2006-09-26 2006-09-26 보호막을 구비한 수직형 반도체 발광소자 및 제조방법

Publications (1)

Publication Number Publication Date
KR100786802B1 true KR100786802B1 (ko) 2007-12-18

Family

ID=39147367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093658A Expired - Fee Related KR100786802B1 (ko) 2006-09-26 2006-09-26 보호막을 구비한 수직형 반도체 발광소자 및 제조방법

Country Status (1)

Country Link
KR (1) KR100786802B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012173366A1 (ko) * 2011-06-17 2012-12-20 포항공과대학교 산학협력단 저저항 발광 다이오드 및 그 제조방법
KR101715714B1 (ko) * 2015-09-22 2017-03-14 주식회사 레이토피아 발광장치 및 이의 제조방법
KR101995178B1 (ko) * 2018-12-13 2019-07-01 박용순 부착성을 강화한 led 디스플레이의 제조 방법
KR20200082872A (ko) * 2018-12-31 2020-07-08 한국광기술원 마이크로 반도체 발광소자 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261042A (ja) 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
KR20050012729A (ko) * 2002-04-09 2005-02-02 오리올 인코포레이티드 수직 구조의 ｌｅｄ 제조방법
KR20050013989A (ko) * 2002-04-09 2005-02-05 오리올 인코포레이티드 금속 지지막을 사용한 수직 디바이스 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261042A (ja) 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
KR20050012729A (ko) * 2002-04-09 2005-02-02 오리올 인코포레이티드 수직 구조의 ｌｅｄ 제조방법
KR20050013989A (ko) * 2002-04-09 2005-02-05 오리올 인코포레이티드 금속 지지막을 사용한 수직 디바이스 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012173366A1 (ko) * 2011-06-17 2012-12-20 포항공과대학교 산학협력단 저저항 발광 다이오드 및 그 제조방법
KR101715714B1 (ko) * 2015-09-22 2017-03-14 주식회사 레이토피아 발광장치 및 이의 제조방법
KR101995178B1 (ko) * 2018-12-13 2019-07-01 박용순 부착성을 강화한 led 디스플레이의 제조 방법
KR20200082872A (ko) * 2018-12-31 2020-07-08 한국광기술원 마이크로 반도체 발광소자 제조방법
KR102137014B1 (ko) * 2018-12-31 2020-07-23 한국광기술원 마이크로 반도체 발광소자 제조방법

Similar Documents

Publication Publication Date Title
KR100856089B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP3531475B2 (ja) フリップチップ型光半導体素子
US9076929B2 (en) Semiconductor light emitting element
US7456035B2 (en) Flip chip light emitting diode devices having thinned or removed substrates
KR100907223B1 (ko) 수직형 발광 다이오드 및 그의 제조방법
CN103222073B (zh) 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
CN102194986B (zh) 半导体发光器件以及制造半导体发光器件的方法
US8847267B2 (en) Light emitting diode with metal piles and multi-passivation layers and its manufacturing method
EP2715814B1 (en) Method of attaching a light emitting device to a support substrate
TWI637537B (zh) 發光裝置及其製造方法
EP2063469A2 (en) Method of manufacturing vertical light emitting diode
US8835938B2 (en) Nitride semiconductor light-emitting element and method of manufacturing the same
US8022430B2 (en) Nitride-based compound semiconductor light-emitting device
CN102460737B (zh) 在半导体发光器件上形成电介质层的方法
JP2019114804A (ja) 支持基板に接合された発光デバイス
JP2012146926A (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
KR101762368B1 (ko) 얇은 ｎ-형 영역을 갖는 ⅲ-ｖ족 발광 디바이스
KR102530758B1 (ko) 반도체 발광소자 패키지
CN102354723A (zh) 一种倒装半导体发光器件及其制造方法
JPH1197742A (ja) 窒化物半導体素子
JP5167831B2 (ja) Ｉｉｉ族窒化物半導体素子、およびその製造方法
CN103904170B (zh) 分离基板的方法和利用其制造半导体装置的方法
CN120730896B (zh) 一种改善散热与缓释应力的led芯片及其制备方法
KR100786802B1 (ko) 보호막을 구비한 수직형 반도체 발광소자 및 제조방법
CN110429098A (zh) 一种显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 7

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20141212

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20141212

St.27 status event code: N-4-6-H10-H13-oth-PC1903

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000