CN103222073B - 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法 - Google Patents

发光二极管芯片、发光二极管封装结构、及用以形成上述的方法 Download PDF

Info

Publication number
CN103222073B
CN103222073B CN201080069451.0A CN201080069451A CN103222073B CN 103222073 B CN103222073 B CN 103222073B CN 201080069451 A CN201080069451 A CN 201080069451A CN 103222073 B CN103222073 B CN 103222073B
Authority
CN
China
Prior art keywords
layer
substrate
emitting diode
electrode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080069451.0A
Other languages
English (en)
Other versions
CN103222073A (zh
Inventor
蔡曜骏
许镇鹏
林国丰
刘训志
陈继峰
胡鸿烈
孙健仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN103222073A publication Critical patent/CN103222073A/zh
Application granted granted Critical
Publication of CN103222073B publication Critical patent/CN103222073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

一种发光二极管芯片、一种发光二极管封装结构以及其形成方法被提供。该发光二极管芯片包含一结合层，该结合层具有多个空隙，或是该结合层与该发光二极管芯片之一外围边界的最小水平距离为大于0。该发光二极管芯片、该发光二极管封装结构以及其形成方法可改善产品产率及加强发光效率。

Description

发光二极管芯片、发光二极管封装结构、及用以形成上述的 方法
技术领域
本发明为关于一种二极管芯片及包含其的封装结构，特别关于一种发光二极管芯片及包含其的发光二极管封装结构。
背景技术
传统薄膜发光二极管的制作可大略分为两阶段。第一阶段为生长外延层(epilayers)于一生长基板之上，得到一外延晶圆。该基板可为蓝宝石或是碳化硅基板。外延层的数量可依需要来加以设计。第二阶段则为将外延晶圆整片粘结到另一片载体基板（例如次基板或封装基板）上，再把原始的生长基板去除，然后再接着作蚀刻、曝光、显影、镀膜、形成荧光粉层等制程。在传统薄膜发光二极管制程，不易在制程中去测量光电性质(例如电流-电压性质、驱动电压或外延层发光光谱)。因此，传统薄膜发光二极管制程为在第一及第二阶段完成后才能对薄膜发光二极管进行检查及测量。
在传统薄膜发光二极管制程，尤其是第二阶段，全部都是整片外延晶圆粘接到整片硅基板来制作，如果适合的芯片(芯片)只有50%，则把那50%不适合的芯片也和载体基板作结合，然后接着再去作半导体制程，在这种情况下，该未达标准的芯片仍需与其对应的封装单元结合并持续进行后续的制程。如此一来，白白浪费与其结合的载体基板，以及后续制程的时间及成本。不幸的是，当量产制作薄膜发光二极管时，客户一定都会有规格与交货时间的要求。因此对于一个制造商而言，如何改善制程良率及节省制造成本，是一件非常重要的事
发光二极管因其具有高亮度、体积小、重量轻、不易破损、低耗电量和寿命长等优点，所以被广泛地应用各式显示产品中，其发光原理如下：施加一电压于二极管上，驱使二极管里的电子与空穴结合，此结合所产生的能量是以光的形式释放出来。传统薄膜GaN发光二极管产品是将外延晶圆转移至的载体基板上(像是次基板或是封装基板)。
在图1，为显示一传统具有垂直结构外延晶圆的发光二极管封装方式。请参照图1，发光二极管晶圆210包含一封装基板212、及一具有垂直结构的外延晶圆214结合于封装基板212上的一电极216。其中该具有垂直结构的外延晶圆214借由电极216固合于封装基板212上。该外延晶圆214包含一基板218、半导体层220依序配置于该基板218及一电极222(例如一结合金属)上。
上述传统封装结构结合方式具有以下的问题：首先，差的对位将造成整个导电组装错位的主要问题。第二，外延晶圆214的电极222的厚度必须精准的掌握，这是因为电极222厚度过薄会导致电性连结及膜层间附着能力较差。此外，当进行外延晶圆214与载体基板212的结合时，热及压力必须施加于该外延晶圆214。同时，由于压力，电极222的结合材料如果过厚的话，该熔融之结合材料会从侧边突出并与该半导体层220接触，易造成电性短路223，请参照图2。在半导体层220间电性短路对于发光二极管而言是十分重大的问题，会导致发光二极管芯片失去其功能。第三，由于该结合制程为在高温下进行，因此该发光二极管晶圆210回温时具应力残留。第四，由于受到激光束尺寸的限制，当以激光剥离(laserlift-off，LLO)移除该生长基板218时，会观察到发光二极管晶圆会有龟裂破损发生。
另一方面，传统制造薄膜发光二极管(LED)的方法为将完整的晶圆利用加热方式使其与一基板结合，在结合后该晶圆将会被分割形成多个个二极管芯片。如果该晶圆具有非平整的表面时，将有可能导致该晶圆在上述加热过程中破裂。除此之外，传统约400°C的制程温度亦有可能会影响该晶圆的质量。因此，当基板与晶圆结合并降至室温后，该晶圆易产生一非均匀应力弱化该晶圆的结构，并影响后续二极管芯片的制程。
目前，传统金属电极的沉积方式限制了薄膜发光二极管的发光效率。举例来说，一般金属电极为直接配置于薄膜发光二极管的发光侧表面上。如此一来，对于一12-mil的发光二极管而言，三分之一的发面积会因为电极的形成而丧失；而对于一40-mil的发光二极管而言，约失去九分之一的发面积。除此之外，在发光二极管与金属电极的连接部分会有最高的电流分布，会造成能量损失。
发光装置(例如发光二极管)的发光性质与亮度的均匀度息息相关。在二极管芯片制造完成后，该等二极管芯片会被进一步配置在一次基板或一封装基板上进行封装。在封装制程中，荧光材料或称为波长转换材料会被覆盖至二极管芯片上以使二极管芯片发出特定的光色，例如白光。
当进行实际量产时，传统固晶制程并无法完全地被控制，使得二极管芯片常无法对位在原先设定好的位置。举例来说，某些二极管芯片可能扭转了某个角度，使其偏离原本预定的对位位置。此外，用来帮助填入荧光材料的屏蔽层亦有可能发生错位或开口错误等问题。如此一来，使得荧光材料无法均匀的涂布在二极管芯片上，使得同批生产的二极管芯片具有不同的光色、及光发射角度。当该等二极管芯片被组成作为一发光光源时，亦会照成发光亮度不均的问题。如何改善制造上的发光二极管单元亮度不均匀是一个需要被进一步研究的议题。
因此，亟需一种创新的发光二极管封装结构来改善上述问题。
发明内容
根据一实施例，一种形成发光二极管的方法，包含：提供一基板，该基板具有一第一半导体层，一发光层及一第二半导体层依序形成于其上；对该第一半导体层、该发光层、及该第二半导体层进行一图形化制程，定义出多个突出区以及多个凹陷区，其中第一半导体层的一余留区覆盖在该凹陷区的基板上；形成多个第一电极于该凹陷区内的该第一半导体层上；形成多个第二电极于该突出区的第二半导体层上；沿着一位于该凹陷区内的切割线对该基板进行一切割制程，以分离出多个发光二极管芯片，其中该发光二极管芯片具有一结合层及一余留基板部分，其中该结合层具有多个空隙，或是该结合层与该发光二极管芯片之外围边界的最小水平距离为大于0；借由该结合层将该发光二极管芯片与一载体基板结合；形成一包覆层于该载体基板之上以围绕该发光二极管；移除该余留基板部分以形成一空腔；以及填入一波长转换层于该空腔中。
本发明提供一发光二极管结构，包含：一基板；一第一半导体层配置于该基板之上，其中该第一半导体层包含一凹陷区及一突出区；一发光层配置于该突出区内的该第一半导体层之上；一第二半导体层配置于该发光层之上；一第一电极配置于该凹陷区内的该第一半导体层之上；以及一第二电极配置于该第二半导体层之上，其中该第二电极与该第二半导体层的接触面积占该第二半导体层表面面积的20%或以上。
在另一实施例中，一发光二极管芯片，包含：一基板具有一边界；一第一半导体层配置于该基板之上；一发光层配置于该第一半导体层之上；以及一第二半导体层配置于该发光层之上，其中该发光二极管芯片仅包含一电极配置于该第二半导体层之上，以及该电极与该边界之间具有一最小水平距离至少约10μm。
在又一实施例中，一制造发光二极管的方法，包含：提供一基板，该基板具有一第一半导体层、一发光层及一第二半导体层依序形成于其上；对该第一半导体层、该发光层及该第二半导体层进行一图形化制程，定义出多个突出区及多个凹陷区，其中第一半导体层的一余留区覆盖位于该凹陷区内的该基板；形成多个第一电极于该凹陷区内的该第一半导体层之上；以及形成多个第二电极于该突出区内的第二半导体层之上。
本发明提供一发光二极管芯片，包含：一基板具有一外围边界；一第一半导体层、一发光层、及一第二半导体层依序配置于该基板之上；以及岛状电极配置于该第二半导体层之上。
在另一实施例中，一发光二极管封装结构，包含：一基板具有一外围边界；一载体基板；以及一结合层用以将该发光二极管芯片结合于该载体基板之上，其中该结合层具有多个空隙。其中，该发光二极管芯片包含：一基板；以及，一第一半导体层、一发光层、及一第二半导体层依序配置于该基板之上。
本发明为达上述目的，提供一发光二极管结构，该发光二极管结构包含一次基板、一堆叠结构、一电极、一绝缘层、以及一电传导膜层。该次基板具有一第一表面及一第二表面与该第一表面反向设置。该堆叠结构具有一第一半导体层、一有源层、及一第二半导体层形成于该第一表面。该电极配置于该第一表面并与该堆叠结构相隔。该绝缘层为配置于该第一表面之上并围绕该堆叠结构以覆盖该有源层的侧壁。该电传导膜层连结该电极与该堆叠结构。
本发明为达上述目的，提供一发光二极管封装结构，包含一封装基板、至少一堆叠结构、至少一第一电极、至少一第二电极、一绝缘层、至少一电传导膜层、以及一透明封合材。该至少一堆叠结构具有一第一半导体层，一有源层及一第二半导体层位置于该封装结构的表面上。该至少一第一电极配于该封装结构的表面上并与该至少一堆叠结构相隔。该至少一第二电极为配置于该封装基板之上，并与该至少一堆叠结构电性连结。该绝缘层为配置于该封装结构的表面上，并围绕该至少一堆叠结构以覆盖该有源层的侧壁。该至少一电传导膜层电性连结该至少一第一电极与该至少一堆叠结构，以及覆盖该至少一堆叠结构。该透明封合材覆盖该至少一电传导膜层。
本发明为达上述目的，提供一形成发光二极管结构的方法。该方法包含以下步骤。一静电放电保护单元形成于一次基板上，其中该静电放电保护单元沿着一第一表面边缘配置于次基板上，并嵌入该次基板。然后，一第一电极形成于该静电放电保护单元之上。接着，提供一堆叠结构，并将该堆叠结构结合于该次基板之第一表面上，其中该堆叠结构为与该第一电极相隔。然后，形成一绝缘层于该第一电极、该叠层结构、以及该第一电极与该叠层结构之间的次基板上。接着，移除位于该第一电极上一部分的绝缘层，以及移除位于该叠层结构上一部分的绝缘层，以露出该电极与该叠层结构。然后，形成一电传导膜层于该第一电极及该叠层结构之上，以电性连结该第一电极与该叠层结构。接着，形成一第二电极于该次基板之第二表面上，该第二表面与该第一表面为反向设置。然后，该第二表面与该第一表面为反向设置。
本发明为达上述目的，提供一形成发光二极管结构的方法。该方法包含以下步骤：形成一第一电极于一次基板上，其中该第一电极为沿着该次基板一第一表面之边缘配置；提供一堆叠结构，并将该堆叠结构结合于该次基板之第一表面上，其中该堆叠结构为与该第一电极相隔；提供一堆叠结构，并将该堆叠结构结合于该次基板之第一表面上，其中该堆叠结构为与该第一电极相隔；移除位于该第一电极上一部分的绝缘层，以及移除位于该叠层结构上一部分的绝缘层，以露出该第一电极与该叠层结构；移除位于该第一电极上一部分的绝缘层，以及移除位于该叠层结构上一部分的绝缘层，以露出该第一电极与该叠层结构；形成一第二电极于该次基板之第二表面上，其中该第一表面与该第二表面为反向设置；以及切割该次基板以形成一发光二极管结构。
本发明提供一发光二极管结构，包含：一基板，具有一发光半导体堆叠层形成于其上；一包覆层位于该基板以围绕该发光半导体堆叠层，构成一空腔；以及一波长转换层填入该空腔中。
在另一实施例中，一制造发光二极管结构的方法，包含：提供一具有一结合材料的发光二极管、一堆叠层、及一基板；借由该结合材料将该发光二极管与一载体基板结合；形成一包覆层以围绕该发光二极管；移除该基板以形成一空腔；以及填入一波长转换层于该空腔中。
在又一实施例中，一种制造发光二极管结构的方法被提供，包含：借由一结合材料结合一发光二极管；形成一可移除盖层于该发光二极管的上部分；形成一包覆层以围绕该发光二极管；移除该可移除盖层以形成一空腔；以及填入一波长转换层于该空腔中。
一详细说明被提供请参照以下实施例并配合所附图式。
附图说明
本发明能进一步被了解借由以下详细说明及实例并参照以下图标，其中：
图1为传统发光二极管封装结构的剖面图。
图2为具有一短路的传统发光二极管封装结构的剖面图。
图3为根据一实施例的发光二极管的剖面图。
图4-13为根据实施例所述的发光二极管的剖面图。
图14为图3所示发光二极管的上视图，而图3为图14沿切线1-1’的剖面图。
图15及16为根据实施例所述的该发光二极管上视图。
图18A-20A为上视图表示用以制造图1所述的发光二极管的制程。
图18B-20B为剖面图分别对应图18A-20A。
图21A-26A为上视图表示该用以切割该发光二极管的制程。
图21B-26B为剖面图分别对应图21A-26A。
图25为根据一实施例所述的发光二极管的剖面图，其为由图21A所述的结构经切割制程后所得。
图27为经图21B所示切割方式所得的发光二极管芯片的剖面示意图。
图28-37为根据其它实施例所述的该发光二极管芯片的剖面图。
图38为根据一实施例所述的发光二极管的剖面图，其为由图21A所述的结构经切割制程后所得。
图39及40为根据某些实施例所述的发光二极管的剖面图。
图41及46为根据某些实施例所述的发光二极管封装结构的剖面图。
图47至62为根据某些实施例所述的发光二极管芯片的剖面图。
图63为显示用一具有吸附嘴的吸附装置来吸附二极管芯片并放置该二极管芯片至一载体基板的剖面图。
图64及65为示意图表示图63所述吸附嘴的吸附面。
图66A为一剖面图表示根据一实施例所述用以结合一发光二极管芯片至一载体基板的方法。
图66B为一剖面图表示利用图66A所述方法所得的发光二极管封装结构。
图67A及67B为剖面图表示根据一实施例所述的一发光二极管封装结构。
图68A为一剖面图表示根据另一实施例所述的方法来结合一发光二极管晶至一载体基板。
图68B为一剖面图表示利用图68A所述的方法所制造的发光二极管封装结构。
图69至72为剖面图表示根据又一实施例所述的用以结合一发光二极管芯片至一载体基板的方法。
图73至76为剖面图表示根据一实施例所述的用于制造该封装结构的方法。
图77至79为剖面图表示根据一实施例所述的用于制造该封装结构的方法。
图80为一照片表示一具有导线的传统发光二极管封装结构其所造成的遮光。
图81至85B为根据其它实施例所述的发光二极管封装结构剖面图。
图86为一示意图表示一根据本发明一实施例所述的发光二极管结构。
图87为一示意图表示图86所述的该发光二极管结构的上视图。
图88为一示意图表示沿图86的c-c’切线所得的该发光二极管结构剖面图。
图89为一电路图表示该堆叠结构、该次基板及该静电放电保护单元的电性连结方式。
图90为一流程图表示根据一实施例所述的形成发光二极管结构的方法。
图91为一流程图表示根据另一实施例所述的形成发光二极管结构的方法。
图92至92G为示意图表示根据图90所述的步骤所形成的发光二极管结构。
图93为一示意图表示电传导膜层具有多个开口。
图94及95为一示意图表示一电传导膜层具有一光取出特征。
图96为一示意图表示一填充荧光粉的发光二极管结构。
图97A为一示意图表示一具有一未完全围绕堆叠结构的发光二极管结构。
图97B为图97A所述的发光二极管结构的上视图。
图98A及98B为一示意图表示一根据一实施例所述的发光二极管封装结构。
图98C为图98A所述的发光二极管封装结构的上视图。
图98D及98E为一示意图表示分别为沿图98C所述的发光二极管封装结构的切线A-A’及B-B’的剖面图。
图99为一示意图表示一具有多个发光区的发光二极管封装结构；
图100A及100B为示意图表示一辅助电极配置于该电传导膜层之上；以及
图101A及101B为示意图表示一界面层具有多个部分。
图102为一剖面图用以示意性示出根据一实施例所述的发光二极管芯片。
图103为一上视图用以示意性示出根据实施例所述的数个连结于该载体基板的发光二极管芯片的形态。
图104A-104D为剖面图用以示意性示出根据一实施例所述用以形成发二极管发光单元的封装流程。
图105A-105D为剖面图用以示意性示出根据一实施例所述用以形成发二极管发光单元的封装流程。
图106-108为剖面图用以示意性示出根据不同实施例所述的该发光二极管封装结构。
图109A-109B为剖面图用以示意性示出根据另一实施例所述的该发光二极管封装结构的制造流程。
图110及111为剖面图用以示意性示出根据实施例所述的发光二极管封装结构。
图112为一剖面图用以示意性示出根据一实施例所述的另一发光二极管封装结构。
图113为一示意图用以示意性示出在图112的周边区域300的现象。
图114为一剖面图用以示意性示出一根据另一实施例所述的发光二极管发光结构。
图115A-115F为剖面图用以示意性示出根据另一实施例所述的发光二极管发光结构的制造流程。
图116A-116H为剖面图用以示意性示出一制造流程。
图117A-117B为剖面图用以示意性示出根据一实施例所述基于倒装芯片封装的另一封装制程。
图118A-118B为剖面图用以示意性示出根据一实施例所述基于倒装芯片封装的另一封装制程。
图119图一剖面图用以示意性示出另一实施例所述的该发光二极管封装。
图120A-120B为剖面图用以示意性示出根据一实施例所述基于倒装芯片封装的另一封装制程。
图121A-121B为剖面图用以示意性示出根据一实施例所述基于倒装芯片封装的另一封装制程，。
图122A-122J为剖面图用以示意性示出根据一实施例所述的结构的制造流程。
图123A-123F为剖面图用以示意性示出与图122A-122J所述相同结构但不同制造流程的一实施例。
图124A-124C为剖面图用以示意性示出根据一实施例所述的结构的制造流程。
图125A-125C为剖面图用以示意性示出根据一实施例所述的结构的制造流程。
图126A及126B为剖面图用以示意性示出根据一实施例所述的结构的制造流程。
图127A及127D为剖面图用以示意性示出根据一实施例所述的结构的制造流程。
图128A及128C为剖面图用以示意性示出根据一实施例所述的结构的制造流程。
图129A及129D为剖面图用以示意性示出根据一实施例所述的结构的制造流程。
图130A及130D为剖面图用以示意性示出根据一实施例所述的结构的制造流程。
图131A及131D为上视图用以示意性示出根据一实施例所述的结构的制造流程。
图132为沿图131A的切线A-A’的剖面图。
图133A至133D为上视图用以示意性示出根据一实施例所述的结构的制造流程。
图134为沿图133A的切线B-B’的剖面图。
具体实施方式
根据本发明一实施例，该发光二极管结构10，具有如图3所示实施例的结构。该发光二极管结构10，包含一基板12，其上配置有一第一半导体层14于该基板12之上，其中该第一半导体层14包含一凹陷区11及一突出区13，且该凹陷区11与该突出区13具有一高度差H；一发光层16配置于该第一半导体层14的该突出区13上；一第二半导体层18配置于该发光层16上；一第一电极20配置于该第一半导体层14的凹陷区11上；以及，一第二电极22配置于该第二半导体层18上，其中该第二电极22对发光层所发出的主波长（dominant wavelength）的垂直入射光可具有一反射率大于70%。该基板12的材质可为任何适合一发光二极管半导体层生长的基板，例如：该基板12可为氧化铝基板（蓝宝石基板）、碳化硅基板、或砷化镓基板等。该基板12的厚度可大于150μm，或是大于200μm（若该基板为碳化硅基板、或砷化镓基板时）。该发光层16为一半导体材料层，可具有为多重量子阱（Multiple Quantum Well，MQW）结构，可选自于Ⅲ－V族的化学元素、Ⅱ－Ⅵ族的化学元素、Ⅳ族的化学元素、Ⅳ－Ⅳ族的化学元素、或其组合，例如：AlN、GaN、AlGaN、InGaN、AlInGaN、GaP、GaAsP、GaInP、AlGaInP、或AlGaAs。该第一半导体层16及该第二半导体层18分别为一N型外延层及一P型外延层，当然其亦可互换，于此并不加以限制，其材质同样可分别选自于Ⅲ－V族的化学元素、Ⅱ－Ⅵ族的化学元素、Ⅳ族的化学元素、Ⅳ－Ⅳ族的化学元素、或其组合。举例来说，若第一半导体层14为N型氮化镓系半导体，则第二半导体层18为P型氮化镓系半导体，若第一半导体层14为P型氮化镓系半导体，则第二半导体层18为N型氮化镓系半导体，且发光层16可为氮化镓系半导体。该第二电极22可包含欧姆接触材料（例如：钯、铂、镍、金、银、或其组合）、扩散阻障层、金属结合层、透明导电膜（例如：氧化镍、氧化铟锡、氧化镉锡、氧化锑锡、氧化锌铝、或氧化锌锡）、反射层、或上述的组合。该第一电极20的厚度可大于或大于1μm或以上。该第一电极20及该第二电极22可包含相同的欧姆接触材料。举例来说，该第二电极22可具体包含一反射层21及一金属结合层23，该金属结合层23的厚度可大于或是大于1μm，请参照图4。该反射层21的面积可大于该金属结合层23的面积，请参照图5。在本发明实施例中，对该第一电极20及该第二电极22可为任何适合的形状或是习知的任何形状，例如多边形、圆形、或其结合，不过此处为简化图式，仅以矩形表示。
根据本发明一实施例所述的发光二极管结构10，在第一半导体层14及第二半导体层18上分别具有第一电极20及第二电极22。因此，该由第一半导体层14、发光层16、及第二半导体层18所构成的堆叠结构（发光二极管芯片半成品）25，可以在前段制程（外延晶圆制作）时，借由第一电极20及第二电极22来对该叠层结构25进行电流电压特性与光谱特性的测量，把不良品或规格不符的芯片先行筛选出来。
根据本发明另一实施例的发光二极管结构10，其第二电极22可仅配置于部分该第二半导体层18上，并露出部分该第二半导体层18的上表面，请参照图6。值得注意的是，该第二电极22的面积约占该第二半导体层18的面积（指上表面的面积）20%或以上（例如30%、50%、或以上）。请参照图7揭露的实施例，该发光二极管结构可还包含一保护层24，配置于该第二半导体层18上，覆盖该第二半导体层18露出的上表面，其中该保护层24的材质可为介电材质或肖特基接触材料，例如：氧化硅、氮化硅、氮化铝、氧化钛、氧化铝或其组合。根据其它实施例，该保护层24可进一步延伸，以覆盖该第二半导体层18的侧壁、该发光层16的侧壁、及该第一半导体层14突出区13的侧壁，如图8及图9所示的实施例，以防止该等膜层在后续制程受到损害。此外，该保护层24可进一步延伸至该第一半导体层14的该凹陷区11，如图10及11所示。因该保护层24为一绝缘层，该第二电极24可进一步延伸至该保护层上，请参照图12。
此外，一图形化保护层24，可配置于该第二半导体层18及该第二电极22之间，且未被该图形化保护层24所覆盖的第二半导体层18为与该第二电极22直接接触，由于该保护层24为一不导电的膜层，因此图形化保护层24可构成一电流改良结构，增加电流扩散的均匀性，请参照图13。
图14为本发明图3所述实施例的发光二极管结构10的上视图（图3为图14沿1-1’切线的剖面）。由图14可得知，该第一电极20为配置于第一半导体层14上。因此，只需提供欲测量的堆叠结构（发光二极管芯片半成品）25上的第二电极22及相邻的第一电极20一电位差，可测量出该堆叠结构25的电流电压特性与光谱特性。于是，可把不良品或规格不符的芯片先行筛选出来。此外，配置于该第一半导体层14上的多个第一电极20可以一导电线路27达到彼此的电性连结，即构成一线状结构或网状结构，请参照第15及图16。请参照图15，上述的堆叠结构（发光二极管芯片半成品）25除为一多边体外，亦可为具有图形化的叠层，例如：由多个单元所构成。
以下，请配合图式，来详细说明本发明图1所述实施例的发光二极管结构10的制造方法。
首先，请参照图18A及图18B（为图18A的剖面图），提供一基板12，并依序于该基板12上生长一第一半导体层14、一发光层16、及一第二半导体层18，其中，本发明对该第一半导体层14、发光层16、及第二半导体层18的形成方法并无限定，可为已知的任何方法，例如：化学气相沉积法（chemical vapor deposition，CVD）、有机金属化学气相沉积法（metalorganic chemical vapor deposition，MOCVD）、离子增强化学气相沉积法（plasmaenhanced chemical vapor deposition，PECVD）。
接着，请参照图19A及19B（为图19A的剖面图），对该第一半导体层14、该发光层16、及该第二半导体层18进行一图形化制程，定义出多个第一凹陷区30及多个突出区32。在该图形化制程后，在该些第一凹陷区30仅留下第一半导体层14A的延伸部11于该外延基材12上，而在该突出区32留下该第一半导体层14A的突出部13、该发光层16A、及该第二半导体层18A于该外延基材12上。其中，该图形化制程可为一光刻制程。
最后，请参照图20A及图20B（为图20A的剖面图），形成多个第一电极20于该第一凹陷区30的该第一半导体层14A之上，并形成多个第二电极22于该突出区32的该第二半导体层18A之上。
此外，根据本发明其它实施例，该发光二极管结构的制造方法，在形成该第二电极之前，可还包含形成一图形化保护层于该第二半导体层之上，而该保护层可进一步延伸至该第二半导体层的侧壁、该发光层的侧壁、及该第一半导体层突出区的侧壁，或是进一步延伸至该凹陷区内的该第一半导体层之上。再者，该第二电极为形成于部分第二半导体层之上，露出该第二半导体层的一上表面，而一保护层可形成于该第二半导体层所露出的该上表面。
当完成发光二极管结构10的制程后，可利用该第一电极20及该第二电极22对叠层结构（发光二极管芯片半成品）25进行电流电压特性与光谱特性测量，并将合乎标准的芯片进行标示。
请参照图21A及21B（为图21A的剖面图），当上述测量完成后，可对该发光二极管结构10进行一切割制程，该制程包含沿一切割线50对该基材12进行切割，以得到多个发光芯片。此时，可借由先前测量时的标示动作，由该多个发光芯片依需求挑选出合乎标准的芯片进行后续制程。由图21A及21B可知，该切割线50的范围可以包含第一凹陷区30内的该第一电极22。此外，请参照图22A及22B（为图22A的剖面图），一般制程下可以使切割线50与该些第二电极22存在一间距，如此在切割时该些第二电极22的材料不至于溅镀至叠层结构25的侧壁而造成芯片的损伤。请参照图23A及23B（为图23A的剖面图），为可使用双切割线50方式，对同一第一凹陷区30进行切割，此作法可以减少第一凹陷区30所经激光剥离(laserlift-off)之后所产生的破裂（crack）现象。再者，根据其它的实施例，例如图6所述的实施例，该切割线50的范围亦可至少与整个第一凹陷区30截面宽度相等，或大于第一凹陷区30截面宽度（换言之，甚至可包含与该第一凹陷区30邻接的部分该突出区32），请参照图24A及24B（为图24A的剖面图）。值得注意的是，该切割线50应避开第二电极，以避免损害到芯片。
另一方面，根据本发明其它实施例，请参照图25A及26A，本发明所述用来测量叠层结构（发光二极管芯片半成品）25其电流电压特性与光谱特性的该第二电极22，亦可设置于非切割线上，例如，第二电极22也可以设计在（原发光二极管芯片半成品预定区），请参照图25B（为图25A沿1-1’切线的剖面剖面图）及图26B（为图26A沿1-1’切线的剖面图），由于第一电极个数不需要与叠层结构对应，且切割线在此实施方式中不需设置第一电极20，因此切割线变窄进而缩小相邻芯片之间的距离，增加每一基材12可承载的芯片数量。此外，该第二电极22可为一倒装芯片结构以增加该外延晶圆的利用率。根据其它实施例，在测量之后，一保护层24可形成于该基板12上，然后对该保护层24进行平坦化制程(例如一化学机械平坦化)以露出该第二电极22，请参照图127A及图127B。延着该切割线50对该基板12进行切割，请参照图127C。最后，移除该保护层24以获得该发光二极管芯片，请参照图127D。根据另一实施例，在形成保护层24后，位于切割线50的保护层可先行被移除，请参照图128A及128B。因此，在后续的切割制程中，并不会有任何的保护层接触到切割机械，可获得该发光二极管芯片，请参照图128C。
请参照图27，为显示经图21B所示切割方式所得的该发光二极管芯片100的剖面示意图。该发光二极管芯片100包含一基板12，其具有一边界80。一第一半导体层14配置于该基板12之上，其中该第一半导体层14具有一突出区13及一凹陷区11。接着，一发光层16配置于该第一半导体层14的该突出区13上；以及一第二半导体层18配置于该发光层16上。值得注意的是，所得到的发光二极管芯片100，其为一半成品，仅有一第二电极22（即正极或负极）存在，不具有第一电极，该第二电极22为配置于该第二半导体层18之上。在该电极22和该基板12的边界80间的最小水平距离W等于或大于约10μm，或是较佳约等于或大于20μm。此外，根据另一实施例，该发光二极管芯片100的电极22可配置于一部分的该第二半导体层18之上并露出该第二半导体层18的上表面19，请参照图28。其中该第二电极22的面积（指上表面的面积）约占该第二半导体层的面积（指上表面的面积）20%或以上，较佳为占50%或以上。再者，该发光二极管芯片100可还包含一保护层24形成于未被该第二电极22遮盖的第二半导体层18的上表面19，请参照图29。该保护层24亦可进一步延伸至该第二半导体层18的侧壁、该发光层16的侧壁、及该第一半导体层14突出区13的侧壁，请参照图30或者，进一步延伸至该第一半导体层14凹陷区11的上表面，请参照图31。该保护层24包覆第二半导体层18的上表面及侧壁、发光层16侧壁、第一半导体层14侧壁，有助于保护相关膜层避免在后续制程中受到损害。此外，该发光二极管芯片100的第二电极22可包含一反射层21及一结合金属层23，其中该反射层21为与该结合金属层23相隔。该金属结合层23的面积为小于该第二半导体层18的上表面19，并覆盖一部分该保护层24及该反射层21，请参照图32。
根据本发明一实施例，该发光二极管芯片100的该第二电极22亦可形成于该保护层24之上，且该第二电极22仍与部分该第二半导体层18直接接触，请参照图33。该保护层24亦可为一图形化结构，并配置于该第二半导体层18及该第二电极22之间，且未被该图形化保护层24所覆盖的第二半导体层18为与该第二电极22直接接触，构成一电流改良结构，请参照图34。在该实施例中，该保护层24亦可进一步延伸至该第二半导体层18的侧壁、该发光层16的侧壁、及该第一半导体层14突出区13的侧壁，请参照图35。再者，该保护层24亦可再进一步延伸至该第一半导体层14凹陷区11的上表面，请参照图36。根据本发明另一实施例，该第二电极22亦可进一步延伸至该保护层24上，并以该保护层24与该发光层16、及该第一半导体层14相隔，请参照图37。
请参照图38，为显示经图23B所示切割方式所得的该发光二极管芯片100的剖面示意图。该发光二极管芯片100包含一基板12，其具有一外围边界80。一第一半导体层14配置于该基板12之上。一发光层16配置于该第一半导体层14上，以及一第二半导体层18配置于该发光层16上。该发光二极管芯片100仅有一第二电极22（即正极或负极）存在，没有第一电极。该第二电极22为配置于该第二半导体层18之上，并露出该第二半导体层18的一上表面19。根据本发明另一实施例，请参照图39，该发光二极管芯片100可还包含一保护层24形成于该露出的第二半导体层18的上表面19。此外，根据本发明另一实施例，请参照图40，该发光二极管芯片100可具有倾斜侧壁111，并向基板12侧逐渐内缩。
在本发明其它实施例中，上述的发光二极管芯片100可进一步与一载体基板，例如：一次基板110结合（其上可具有接触垫123），得到一发光二极管封装结构200，请参照图41及图42；此外，作为载体基板的次基板110，除了具有接触垫123用以与发光二极管芯片100的一侧第二电极22接触外，可更具有一接触垫124用以与发光二极管芯片100的后续所形成的另一侧电极（图未揭示）接触（例如以连接导线方式接触），请参照图43及44。再者，该发光二极管芯片100亦可进一步与载体基板(例如为一封装基板120（其上具有电路125）)进行结合，得到该发光二极管封装结构200，请参照图45及46。所得的该发光二极管封装结构200可再进行后续的制程步骤，例如：激光剥离（laser lift-off）以将基板去除、将第一半导体层进行表面粗化以增加取光效率、电极制作、接触垫制作、打线、荧光粉涂布、封装基板切割、以及依电性功能分类。
为解决上述问题，本发明提供一发光二极管芯片及一包含其的发光二极管封装结构，具有增加的产率以及减小的制程成本。
以下内容为本发明最佳的实施方式。该等内容目的在阐明本发明的一般原则，并非仅限制于此。本发明的范围应以提出的权利要求来决定。
根据本发明又一实施例，请参照图129A至图129D，在结合该发光二极管芯片100与一次基板后，一保护层132形成于该基板作为一填充层。接着，该发光二极管芯片的基板可利用一激光剥离(laser lift off)制程或一湿蚀刻制程加以移除。接着，一干蚀刻137，又来取代传统研磨制程，可被用来移除该发光二极管芯片的未掺杂区域或高掺杂区域。请参照图130A至图130D，根据本发明又一实施例，该保护层132可以形成于整个基板上，以及可在形成该发光二极管封装结构后被移除。
根据一实施例，请参照图47及图48，该实施例提供一发光二极管芯片400包含一具有一外围边界401的基板402。一第一半导体层404为配置于该基板402一上表面403之上。一发光层406为配置于该第一半导体层404之上、以及一第二半导体层408为配置于该发光层406之上。值得注意的是，该发光二极管芯片400包含岛状电极410配置于该第二半导体层408的上表面405之上，其中任两相邻的岛状电极410的最小水平距离W1可大于或等于1μm。此外，该连结层410的上表面407总面积为该基板402上表面403面积的95%或以下，和/或该连结层410的上表面407总面积为该第二半导体层408上表面405面积的95%或以下。
该基板402的材质可为任何适合一发光二极管半导体层生长的基板，例如：氧化铝基板(蓝宝石基板)、碳化硅基板、或砷化镓基板等。该基板402的厚度可大于150μm，若该基板为碳化硅基板、或砷化镓基板时，厚度可大于600μm)。该发光层406为一半导体材料层，可具有为多重量子阱(Multiple Quantun Well，MQW)结构，可选自于Ⅲ－V族的化学元素、II－Ⅵ族的化学元素、Ⅳ族的化学元素、Ⅳ－Ⅳ族的化学元素、或其组合，例如：AlN、GaN、AlGaN、InGaN、AlInGaN、GaP、GaAsP、GaInP、AlGaInP、或AlGaAs。该第一半导体层404及该第二半导体层408分别为一N型外延层及一P型外延层，当然其亦可互换，于此并不加以限制，其材质同样可分别选自于Ⅲ－V族的化学元素、II－Ⅵ族的化学元素、Ⅳ族的化学元素、Ⅳ－Ⅳ族的化学元素、或其组合。举例来说，若第一半导体层404为N型氮化镓系半导体，则第二半导体层408为P型氮化镓系半导体，若第一半导体层404为P型氮化镓系半导体，则第二半导体层408为N型氮化镓系半导体，且发光层406可为氮化镓系半导体。该岛状电极410材料可为任何具导电性的材料(例如：钯、铂、镍、金、银、或其组合)，且更可包含欧姆接触材料、扩散阻障材料、反射材料或上述之组合。该岛状电极410之厚度可介于0.5～10μm间，在一般情况，可令岛状电极410厚度等于或大于1μm以增加在后续激光剥离制程时的容忍度及可靠度。在此，该岛状电极410为具有岛状结构(即由多个的岛状连结所构成)，该具有岛状结构的岛状电极410其所包含的岛状连结之形状并无限定，可为已知的任何形状，可例如矩形、多边形(请参照图49)、弧形(请参照图50)、或其结合。请参照图51及图52，该发光二极管芯片400可还包含一反射层412配置于第二半导体层408与该岛状电极410之间，以增加光取出效率。该反射层对发光层406所发出的光可具有一大于70%的反射率。
此外，根据一实施例，该发光二极管芯片400的合适封装方式为垂直封装。请参照图53，以便进行后续的电性连结。该发光二极管芯片400可还包含一电极414配置于该基板402一下表面407(与该上表面403反向设置)之上，以及该电极414为与该电极410对向设置。自从形成于该第二半导体层408之上的该电极410具有一岛状结构，该两相邻电极410之间为相隔一特定距离W1，因此避免一结合层(包含该电极410)与该发光层406或是该第一半导体层404接触，在结合制程的叠合步骤进行后，可消除短路的缺陷。
根据另一实施例，为了进一步避免组件短路，每一岛状电极410与该基板402的外围边界401的最小水平距离W2皆大于或等于10μm，无论该基板402的尺寸大小。换句话说，最靠近该外围边界401的电极410仍必需与该外围边界401相隔10μm或以上的距离，例如20μm。举例来说，请参照图54，若该基板402之剖面宽度为40mil，最靠近该外围边界401的电极410与该外围边界401必需相隔10μm；此外，即使该基板402之剖面宽度为12mil，请参照图55，最靠近该外围边界401的电极410与该外围边界401仍必需相隔10μm。
根据其它实施例，该发光二极管芯片400可还包含一保护层416配置于该第一半导体层404的侧壁、该发光层406的侧壁、及第二半导体层408的侧壁，请参照图56，以避免所形成之一结合层与该第一半导体层404或该发光层406直接接触。此外，该保护层416可进一步延伸至该第二半导体层408的上表面405，请参照图57所示之实施例，或是更进一步与该岛状电极410的部分侧壁接触，请参照图58所示之实施例。再者，该保护层416可进一步被配置于部分该岛状电极410与该第二半导体层408之间，请参照图59及60所示的实施例。该保护层416的材质可为介电材质或肖特基接触材料，例如：氧化硅、氮化硅、氮化铝、氧化钛氧化铝、或其组合。根据本发明其它实施例，该发光二极管芯片400可具有一逐渐向基板402侧倾斜的侧壁409，请参照图61及62所示的实施例。
该发光二极管芯片可进一步与一载体基板结合，获得一发光二极管封装结构。在该结合制程中，请参照图63所示之实施例，可利用一具有一吸附嘴(nozzle)的吸附装置借由真空来吸附发光二极管芯片400，并接该发光二极管芯片400配置于一载体基板420之上。在本发明一实施例中，该吸附嘴650较佳为具有如图64所示的吸附面660(具有多个空气通孔670)，来取代传统具有如图65所示的吸附面(具有单一之空气通孔670)的吸附嘴，以用来改善吸附能力及后续的键结能力。
请参照图66A，该载体基板420(例如为一次基板(submount))，其上包含一金属结合层422，金属结合层422用以与后续结合于其上的发光二极管芯片400的岛状电极410固合并达成电性连结。请参照图66B，为根据图66A所示的结合方式所得的发光二极管封装结构600。如图66B所示，该发光二极管芯片400为经由一结合层424固定于该载体基板420上，其中该结合层424为由该岛状电极410与该金属结合层422所构成，且该结合层的厚度为小于或等于50μm。值得注意的是，在结合制程的挤压步骤后，所得的发光二极管封装结构600的结合层424可以存在有多个的空隙426(该岛状电极410与该金属结合层422之至少一者具有岛状结构)。
该结合层424具有多个空隙426此代表着该结合层424绝不会因挤压步骤而溢出而误触发光层406或是第一半导体层404。请参照图66B，在结合制程后，该岛状电极410与该基板的外围边界的最小水平距离仍可大于0。请参照第67A所示之实施例，除了该金属结合层422外，该发光二极管封装结构600可还包含一反射层428(可具有电性传导能力)形成于该载体基板420与该结合层424间，该反射层428目的在于反射由发光二极管芯片400所发出的光，并增加装置的光取出效率。由于该反射层428的存在，金属结合层422可进一步内缩。换句话说，即该金属结合层422与该基板402的外围边界401的最小水平距离W3可以大于0，较佳为大于或等于10μm。具有内缩结构的金属结合层422可避免该发光二极管芯片400直接与配置于载体基板420上的电路接触。此外，在结合制程后，该金属结合层422与该基板402的外围边界401的最小水平距离W3可仍然大于0，请参照图67B。该内缩的金属结合层422可避免结合于载体基板420上的发光二极管芯片400产生漏电流，并且可增加后续切割制程对于切割错误的容忍程度，以避免在激光剥离(laser lift off)时导致破裂。
根据又一实施例，由于本发明所采用的方法可改善芯片及晶圆间的对位质量，该金属结合层422可具有一岛状结构(即包含多个岛状电极)，其中该金属结合层422的岛状电极的剖面形状可为多边形、半圆形、或其结合，请参照图68A及图68B。该金属结合层422的所有上表面421的面积与该基板402表面403的面积的比值为等于或小于95%。值得注意的是，在结合制程后，该发光二极管封装结构600的该结合层424仍具有多个空隙426。
此外，请参照图69及图70，该发光二极管芯片400可具有一板电极410用以与该载体基板420的金属结合层422连结，其中该基板402的外围边界401与该板电极410的最小水平距离W2为大于0，较佳为大于10μm。该内缩的电极410可避免该发光二极管芯片400有漏电流的现象发生。
根据其它实施例，该发光二极管封装结构600可还包含一保护层416配置于该第一半导体层404的侧壁、该发光层406的侧壁、及该第二半导体层408的侧壁。此外，该保护层416可延伸该第二半导体层408的一上表面405，请参照图71。如此一来，在将该发光二极管芯片400结合于该承载基板420后，该保护层416可避免后续所形成的结合层424直接与发光层406或该第一半导体层404直接接触。
此外，请参照图72，该发光二极管封装结构600的承载基板420可具有多个凹槽430于该承载基板420的上表面，因此可避免所形成的结合层424在结合制程中产生溢出的现象。再者，一反射层428可坦覆性形成于该承载基板420的上表面并覆盖该凹槽430的侧壁及下表面。
该发光二极管封装结构600，所使用的承载基板420可为一封装基板，其上具有已配置好的电路435，以使该发光二极管芯片400的连结层410及一后续形成于第一半导体层404上的电极各自完成电性连结，请参照图73。接着，该发光二极管芯片400的基板402可利用激光剥除制程431来移除(如果该基板为GaAs、SiC、Si、或ZnO时，可使用湿蚀刻制程来移除)，请参照图74。接着，一光阻图形432可形成以覆盖该载体基板420及该岛状电极410，露出第一半导体层404的表面，请参照图75。最后，一干蚀刻437，取代传统研磨制程，可被用来移除该发光二极管芯片400的未掺杂区域或高掺杂区域，请参照图76。
根据本发明又一实施例，图61所示具有倾斜侧壁的发光二极管芯片400可借由结合该电极410与该金属结合层422，配置于该载体基板420之上，请参照图77。在激光剥离制程后，顺应性形成一保护层416于该发光二极管芯片400的倾斜侧壁及该载体基板420的上表面上，请参照图78。最后，一平坦电路图案437形成于该保护层416上以电性连结该第一半导体层404，请参照图79。
此外，为避免以导线方式形成电性连结所造成的遮光导致发光强度下降(请参图80)，本实施例所述的发光二极管封装结构600亦可采用无遮光电极设计，即没有不透明的电极形成于该电极414之上。请参照图81及图82所示的实施例，该发光二极管封装结构600进一步包含一金属垫440、绝缘层442、及一透明导电层444，其中该金属垫440环绕该发光二极管芯片400并避免与第一半导体层404接触，而该透明导电层444为坦覆性形成于该第一半导体层404之上并与该金属垫440电性接触。
此外，请参照图83，上述的无遮光电极设计的发光二极管封装结构600可进一步形成一环绕围壁450于该金属垫440上的透明电极444上。接着，自从该环绕围壁450与该透明电极444构成一开口，可进一步填入一荧光粉452于该开口中，以达到光色转换的目的，请参照图84。根据另一实施例，该环绕围壁450可与该发光二极管芯片400直接接触，因此增加该封装结构的稳定性并增加发光效率，请参照图85A。此外，自从该金属垫440可被设计成各种不同形状，因此该环绕围壁450(或光阻)亦可被图形化，可获得具各种图案的发光二极管封装结构，请参照图85B。
图131A至图131D为又一实施例一系列的上视图，用以说明图132所示的发光二极管封装结构的制造方法。首先，提供一具有金属结合层428的次基板，请参照图131A。接着，一发光二极管芯片400被结合至该金属结合层428之上，请参照图131B。接着，一金属垫440及一保护层442为形成于该基板420之上。值得注意的是，一部分该金属垫440及该金属结合层428(直接结合于发光二极管芯片400之上)为被该保护层442相隔。最后，该透明电极444为利用电镀方式形成于该金属垫440之上。图132为沿图131A的A-A’切线的剖面结构。图133A至图133D为又一实施例一系列的上视图，用以说明图134所示的发光二极管封装结构的制造方法。首先，提供一具有金属结合层428A及428B的次基板，其中该金属结合层428A及428B可被图形化。接着，一发光二极管芯片400为与该金属结合层428B结合，请参照图133B。接着，一保护层442形成于该基板420之上以覆盖一部分该金属结合层428B。最后，利用电镀形成该透明电极444，及值得注意的是该透明电极444与该金属结合层428B(直接与该发光二极管芯片400结合)为被该保护层442隔开。图134为沿图133A的B-B’切线的剖面结构。
图86为一示意图，用以说明本发明一实施例所述的发光二极管结构500；图87为图86所述的发光二极管结构500的上视图；而图88为图86所述的发光二极管结构500延C-C’切线的剖面结构示意图。该发光二极管结构500包含一次基板510、一堆叠结构520、一电极531、一绝缘层540、以及一电传导膜层550。请参照图57，该次基板510具有一第一表面510a以及一第二表面510b，其中该第二表面510b为与该第一表面510a反向设置。该堆叠结构520包含一第一半导体层521、一发光层523、以及一第二半导体层525依序堆叠于该第一表面510a。一电极531配置于该第一表面510a，其中该电极531为与该堆叠结构520相隔。该绝缘层540围绕该堆叠结构520，并覆盖部分第一表面510a。此外，该电极531为以该电传导膜层550与该堆叠结构520电性连结。
在该实施例中，该电传导膜层550覆盖该电极130、该绝缘层540、与该堆叠结构520，用以电性连结该电极531与该堆叠结构520。然而，本发明并无对此限制，该电传导膜层550可覆盖一部分的电极531。此外，该电传导膜层550，由于具有与其它组件(例如金属凸块)较弱的粘着性，可使用导线进行电性连结。较佳的，请参照图86，多个金属垫552为配置于该电传导膜层550之上，以协助该电传导膜层550与金属凸块(未图示)连结。该金属垫552可利用电镀方式形成于该电传导膜层550之上。此外，亦可移除部分该电传导膜层550(例如以蚀刻方式)，露出电极531，以使得电极531露出部分来作为金属垫。
在此，虽然绝缘层540完全覆盖该堆叠结构520(请参照图88)，本发明并不限定该电传导膜层550需完全覆盖该绝缘层540与该堆叠结构520，且该绝缘层540亦非需要完全覆盖该堆叠结构520的侧壁。该绝缘层540可仅覆盖该有源层523以及该第二半导体525的侧壁(此结构可充分克服该堆叠结构520短路的问题)。除此之外，该绝缘层540可仅形成于该堆叠结构520的侧壁，而该电传导膜层550可仅覆盖部分的该绝缘层540与该堆叠结构520。
该发光二极管结构500进一步包含静电放电(ESD)保护单元560、另一电极533以及一界面层570。该静电放电保护单元560可配置于该电极531之下并嵌入该次基板510中。该电极533为配置于该次基板510第二表面510b之上。该界面层570为配置于该堆叠结构520与该次基板510之间。
该有源层523具有一P/N接面区域，当施以一电压时可产生光。该第一半导体层521以及该第二半导体层525是作为该有源层523的包覆层。在本发明一实施例中，该第一半导体层521可为一单一膜层，举例来说可包含一N型半导体(例如n-GaN)；该第二半导体层525亦可为一单一膜层，可为一单一膜层一P型半导体例如p-GaN。此外，该第一半导体层521以及该第二半导体层525亦可为多层结构，例如一NPN结构或是PNP结构。
在该实施例，该电极531为沿着该堆叠结构520的侧壁配置，请参照图87。该电极531及533的材料可包含金属，例如Cu、Ag、Au、或其组合。自从该电极531及533为配置于该次基板510两反向设置的表面上(请参照图88)，该次基板510可具有导电性。举例来说，该次基板510可为一掺杂的半导体材料。若进一步考虑到该堆叠结构520，该次基板510较佳可为一N型硅半导体材料，而该静电放电保护单元560可为一P型硅半导体材料，如此一来可与该次基板形成一P/N接面。图89为一电路图，用来说明该堆叠结构、该次基板、与该静电放电保护单元的电性连结关系。
此外，由于该电极531为沿着该堆叠结构520的侧壁配置，而为是形成于该堆叠结构520之上，因此该堆叠结构520不会被该电极531所遮蔽，因此该堆叠结构520的整个上表面可作为发光区，提升发光二极管结构500的发光效率。
在该实施例中，该电极533配置于与该电极531的不同侧的表面上。然而，该电极533亦可配置于与该电极531的同一侧表面上，不过需避免电极533与电极531电性接触。在上述例子中，该次基板510的材料则不限定于导电材料。该次基板可为任何未掺杂的半导体材料或是陶瓷材料。
该位于该电极531与该堆叠结构520之间的绝缘层540可例如为氧化硅，用以避免该堆叠结构520与该电极531接触。该电传导膜层550可具有一透过度(对该有源层523所发出的主波长而言)大于60%。该电传导膜层550的材料可选自以下材料所组成的组中：In2O3、SnO2、ZnO、CdO、TiN、In2O3：Sn(ITO)、ZnO：In(IZO)、ZnO：Ga(GZO)、ZnO：Al(AZO)、SnO2：F、TiO2：Ta、In2O3-ZnO、CdIn2O4、Cd2SnO4、Zn2SnO4、Mg(OH)2-C、ITO、IZO、GZO、AZO、ATO、FTO、NiO、及上述的组合。该电传导膜层550较佳可选自以下材料所组成的组中：ITO、IZO、GZO、AZO、ATO、FTO、NiO、及上述的组合。位于该堆叠结构520与该次基板510之间的界面层570可作为一粘着层、和/或一反射层。该界面层570可同时提供增加该堆叠结构520附着性的功能以及反射性的功能。举例来说，该界面层570可还包含一金属反射材料用以反射有源层523所发出的光。此外，该界面层570还包含一粘着材料用以增加该堆叠结构520与该次基板510加的附着性。
值得注意的是，自从该电极531为沿着该堆叠结构520的侧壁所配置，并利用该电传导膜层550使该电极531与该堆叠结构520电性连结，因此当电压施予电极531及533时，电流为由电极531(位于堆叠结构四周)往堆叠结构520流动，因此可避免该电流集中在部分堆叠结构520。如此一来，该避免能量损失并增加发光效率。
图90为一制作步骤流程图，用以说明本发明一实施例所述之发光二极管结构的形成方法。该方法包含步骤S31至S38，该等步骤亦请参考图92A至图92G，用以说明图90所述的发光二极管结构的形成方法。在步骤S31，一静电放电保护单元形成于一次基板上，其中该静电放电保护单元沿着该次基板的第一表面边缘配置并嵌入该次基板。请参照图92A，提供一大尺寸次基板510’，其上有多个区域被预定。该次基板510’可具有一厚度小于700μm，考虑到热散效果。多个静电放电保护单元560为形成于大尺寸的次基板510’并位于该预定区内。此外，该静电放电保护单元560沿着该大尺寸次基板510’的第一表面510a边缘配置，并嵌入该大尺寸次基板。
在步骤S32，形成一电极于该静电放电保护单元上。请参照图92B，多个电极531形成于该第一表面510a一并对应该静电放电保护单元560。
然后，在该方法的步骤S33中，提供一堆叠结构，并将该堆叠结构结合于该次基板的第一表面上，其中该堆叠结构为与该电极相隔。请参照第92C，在将该堆叠结构520结合于该大尺寸次基板510’前，该堆叠结构520及一界面层570为事先形成于一临时性基板580。该临时性基板580，举例来说，可例如为蓝宝石基板(Al2O3)、碳化硅基板、或砷化镓基板。一般来说，第一半导体层521、有源层523、第二半导体层525、以及界面层570为依序形成于生长基板之上，接着在对半导体层及生长基板进行切割，形成多个堆叠结构520。请参照图92C，界面层570是位于临时性基板580与该堆叠结构520之间，换言之，该界面层570为直接与该大尺寸次基板510’的第一表面510a接触。此外，为增加界面层570与该大尺寸次基板510’的附着力，在将堆叠结构520与该大尺寸次基板510’结合的制程中，可同时对该界面层570与该大尺寸次基板510’施以一施以超声波及热。
基于超声波波长的特性，该结合制程的温度范围可控制在100°C至200°C之间。该制程温度远低于传统所使用的加热制程的温度(例如400°C)，可此一来可避免损害到发光二极管结构的性质(例如张力分布)，因此发光二极管结构的强度可以维持。
当将该堆叠结构520及界面层570与该大尺寸次基板510’结合后，临时性基板580进一步由该堆叠结构520所移除。当该第一半导体层521为n-GaN时，可利用激光剥离(laserlift-off)的方法来移除临时性基板580。举例来说，当对该第一半导体层521施以一激光束时，该第一半导体层521与该临时性基板580接触的部分在吸收激光能量后会进行分解，因此产生氮气。值得注意的是，自从该临时性基板580已被事先切割成小块，因此在移除临时性基板580时可避免传统整片剥离生长基板时对堆叠结构520所产生的伤害。此外，借由所形成的氮气的帮助，使得临时性基板580可容易由堆叠结构520上移除。请参照第92D，当进行制造制程时，多个堆叠结构520同时形成于该大尺寸510’的预定区域内，并与该电极531相隔。
接着，在步骤S34中，形成一绝缘层于该电极、该叠层结构、以及该电极与该叠层结构之间的次基板上。请参照第92E，形成一整体绝缘层540’完全覆盖该电极531、该堆叠结构520、以及电极与堆叠结构之间的次基板510’。该整体绝缘层540’是用来避免该堆叠结构520与该电极531直接接触。该整体绝缘层540’的形成方式可例如为旋转涂布法、或是电浆辅助化学气相沉积法(PECVD)。
然后，在步骤S35中，移除位于该电极上一部分的绝缘层，以及移除位于该叠层结构上一部分的绝缘层，以露出该电极与该叠层结构。请参照第92E，位于电极531以及堆叠结构520上的部分绝缘层540’可被移除，以分别露出在次基板510’上的电极531与堆叠结构520，请参照图92F。
接着，在步骤S36中，形成一电传导膜层于该电极及该叠层结构之上，以电性连结该电极与该叠层结构。请参照第92G，一电传导膜层550(例如ITO、IZO、GZO、AZO、ATO、FTO、NiO等)为形成于该电极531及堆叠结构520未被该绝缘层540’所覆盖的部分，以使电极531与堆叠结构520进行电性连结。
然后，在步骤S37中，形成另一电极于该次基板的第二表面上，该第二表面与该第一表面为反向设置。请参照第92G，一电极533为形成于次基板510’的第二表面510b，得到相连的多个发光二极管结构。在此，该多个发光二极管结构500的制造方法，其未进行分离，至此完成。之后，在步骤S38中，切割该次基板以形成发光二极管结构。请参照第92G，该大尺寸次基板510’沿着虚线进行切割(在此仅显示一条)，较佳为沿着该预定区域的边缘切割，及然后得到各个发光二极管结构500(请参照图88)。
图91为一制作步骤流程图，用以说明本发明另一实施例所述的发光二极管结构的形成方法。图91所述的方法与图90所述的方法的不同之处在于，图91所述的方法不进一步形成该静电放电保护单元。请参照图91，该方法包含步骤S41至S47，该等步骤亦请参考图92A至图92G(不形成该静电放电保护单元)。首先，在步骤41中，形成一电极于一次基板上，其中该电极为沿着该次基板一第一表面的边缘配置。接着，在步骤42中，提供一堆叠结构，并将该堆叠结构结合于该次基板的第一表面上，其中该堆叠结构为与该电极相隔。接着，在步骤43中，形成一绝缘层于该电极、该叠层结构、以及该电极与该叠层结构之间的次基板上。接着，在步骤44中，移除位于该电极上一部分的绝缘层，以及移除位于该叠层结构上一部分的绝缘层，以露出该电极与该叠层结构。接着，在步骤45中，形成一电传导膜层于该电极及该叠层结构之上，以电性连结该电极与该叠层结构。接着，在步骤46中，形成另一电极于该次基板的第二表面上，其中该第一表面与该第二表面为反向设置。最后，在步骤47中，切割该次基板以形成发光二极管结构。
在上述实施例中，该电传导膜层550为一完整且均匀的膜层，然而本发明所述的该电传导膜层并不限于此。举例来说，该电传导膜层550可为一具有图形化的膜层，换言之该电传导膜层550可具有开口或凹槽。该开口或凹槽可位于对应的堆叠结构520以改变该电传导膜层550透光率(light transmission rate)。请参照图93，为显示该电传导膜层550’具有多个开口550a’。该开口550a’不会降低由堆叠结构520所发之光的强度，可改善该堆叠结构520的光利用率。
请参照图94及图95，为显示具有光取出特征(light extracting feature)的电传导膜层550”。请参照图94，该光取出特征包含多个锯齿520a。该锯齿520a为于该堆叠结构520的上表面。举例来说，可借由增加表面粗糙度的方式形成微透镜结构(micro-structure)于该堆叠结构520上。由该堆叠结构520所发出的光可借由该锯齿520a散射至不同方向，增加该堆叠结构520的发光面积。请参照图95，该光取出特征(light extractingfeature)可包含多个柱状突起520b。该柱状突起520b，举例来说，可为纳米尺寸的微透镜结构。此外，该电传导膜层可具有凹槽，而该光取出特征(light extracting feature)可形成于该凹槽中。
上述之发光二极管结构可进一步包含荧光粉用以发出不同的光色。请参照图96，显示一具有荧光粉702的发光二极管结构700。该发光二极管结构700包含一次基板710、一堆叠结构720、电极731及733、一绝缘层740、一电传导膜层750、一静电放电保护单元760、以及一界面层770。该次基板710具有一空腔712于其第一表面710a。该堆叠结构720为配置于该空腔712内，且该堆叠结构720的位置为低于该电极731的顶端。该电极731为配置于该堆叠结构720侧壁的周边，一凹槽700a一形成于该发光二极管结构700。该凹槽700a可使荧光粉702易于涂布于该发光二极管结构700中。
请参照图87，该电极531为配置于该堆叠结构520的四周，然而本发明并不限定于此。请参照图97A，为显示本发明另一实施例所述的发光二极管结构800，其电极831未完全配置于该堆叠结构820的四周；此外，图97B为图66A所述的发光二极管结构800的上视图。该发光二极管结构800的电极831为形成于堆叠结构820的三侧，而另一电极833则配置于该堆叠结构820未配置电极831的那一侧。绝缘层840是用来避免电极833直接与电极831及堆叠结构820接触。电传导膜层850为配置于该电极831与该堆叠结构820之上。当电极831未完全包围堆叠结构820时，该发光二极管结构800可借由导线890进一步与其它发光二极管结构连结，因此产生一较大的发光区域。
侧电极的设计可应用于一发光二极管封装结构，请参照以下附图并说明如下。图98A及98B为示意图表示一实施例所述的发光二极管封装结构。图98C为图98A所述的发光二极管封装结构的上视图；图98D为沿图98C的切线A-A’的剖面结构示意图；以及，图98E图为沿图98C的切线B-B’的剖面结构示意图。请参照图98A，该发光二极管封装结构900包含一封装基板901以及一透明密封胶903配置于该封装基板901上。请参照图98D，该发光二极管封装结构900还包含一堆叠结构905、一第一电极907、一第二电极909、一绝缘层911、以及一电传导膜层913。该堆叠结构905为配置于该封装基板901的第一表面901一上，且该堆叠结构905为与图88所述的该堆叠结构520相似，故在此不在赘述。该第一电极907为配置于第一表面901A上，并与该堆叠结构905相隔。该绝缘层911为配置于第一表面901A上并围绕该堆叠结构905。该绝缘层911并填入第一电极907与第二电极909之间的间隙。该电传导膜层913使第一电极907与堆叠结构905电性连结。该第二电极909为配置于该封装基板901之上，并与该堆叠结构905接触。该第二电极909为配置于堆叠结构905与封装基板901之间。该透明封合材903为覆盖该电传导膜层913以及该绝缘层911，以保护该发光二极管封装结构900。
封装基板901可为一导电半导体基板，可具有一厚度大于800μm。请参照图98D，该发光二极管封装结构900还包含至少一静电放电保护单元915配置于该第一电极907之下，并嵌入封装基板901中。该封装基板901不限定于导电材料。举例来说，该封装基板901可例如为金属基板、硅基板、陶瓷基板、印刷电路板(PCB)、或是柔性印刷电路板(FCB)等。
请参照第98E，该封装基板901包含两贯孔901B及901C，该等贯孔为由第一表面901A一延伸至第二表面901D，并分别对应该第一电极907与该第二电极909。该封装基板901可进一步与其它装置连结。该第一电极907与该第二电极909可借由该贯孔901B与901C、以及接合垫921及923分别与驱动单元连接。当封装基板901为一导电基板时，一绝缘层917可形成于该贯孔901B及901C的侧壁。若该封装基板901为一非导电基板(例如陶瓷基板)，则不需配置绝缘层917与静电放电保护单元915(请参照图98D)。
图99为一示意图，显示一具有多个发光区域的发光二极管封装结构900’。该发光二极管封装结构900’具有多个堆叠结构(未图标)，其分别配置于对应的发光区域900I内。多个第一电极907’以及多个第二电极909’为配置于该封装基板901’之上。该发光二极管封装结构900’的总发光区域大于该发光二极管封装结构900(请参照图98C)。
在上述实施例可利用电传导膜层连结该堆叠结构与电极之间。然而，该电传导膜层的电流并非一直稳定。于是，可利用一辅助电极ctrode协助该堆叠结构与该电极间的电性连结。图100A及图1009B显示一辅助电极配置于该电传导膜层之上。请参照图100A及图100B，该辅助电极590为配置于该电传导膜层550之上，并覆盖该电传导膜层550的一部分。辅助电极590可为一交叉结构。举例来说，该交叉结构的辅助电极590的四个末端可大约位于该电传导膜层550的四个角落(请参照图100A)，或是大约接近该电传导膜层550的四侧边(请参照图100B)。此外，该辅助电极590为可进一步沿着堆叠结构520的边缘配置。再者，为增加该电传导膜层550与其它单元(例如金属凸块)的连接，多个金属垫552可配置于该电传导膜层550之上。
用以连结该堆叠结构与该次基板的界面层是完全填入该堆叠结构及该次基板间的缝隙，然而本发明并不限定于此。本发明所述用以结合堆叠结构与次基板的界面层不限定为一完整膜层。请参照图101A及图101B，该界面层具有多个彼此分隔的图形。请参照图70A，该界面层570’包含界面图案570a’，每两相邻的界面图案570’为被一空缺(vacancy)570b’所分隔。请参照图101B，该界面层570”可包含界面图案570a’，而两相邻的界面图案570a’之间为填入一材料570c’，例如为树脂、或是含硅材料。
本发明所述的发光二极管结构、发光二极管封装结构、以形其形成方法中所使用的电极可为不透明电极，由于是配置在堆叠结构四周而非直接形成于堆叠结构上，因此并不会遮蔽堆叠结构所发出的光。此外，该发光二极管结构本身具有一静电放电(ESD)保护单元(其形成于次基板中)，因此无需额外在堆叠结构上或周边形成其它的静电放电(ESD)保护单元，避免不必要的导线配置。如此一来，与传统具有静电放电(ESD)保护单元的发光二极管结构相比，在制程上可大幅减化，因此可降低制程成本。
为了至少改善该发光二极管芯片经封装制程后的光均匀度，发明提出一提有一制造方式来形成一新颖结构。以下提供数个实施例，但本发明并非仅限于该等实施例。
请参照图102，为显示本发明一实施例所述的发光二极管封装结构的剖面结构示意图。如图所示，该发光二极管封装结构具有一载体基板1100。该载体基板1100其上可具有预先形成的电路，用来提供与外部控制电路的连结。一发光半导体堆叠层1102配置于该载体基板1100之上。该发光半导体堆叠层1102可具有一厚度小于50μm，包含P型半导体层、N型半导体层、以及一发光层位于该P型半导体层与N型半导体层之间。该发光半导体堆叠层1102可为已知的半导体堆叠结构。一波长转换层1104形成于发光半导体堆叠层1102之上。一包覆层1106为配置于载体基板1100之上，并围绕该发光半导体堆叠层1102与该波长转换层1104的侧壁。精确地说，该波长转换层1104所形成的位置是被该包覆层1106所定义，即该包覆层1106与发光半导体堆叠层1102构成一容置空间，以使波长转换层1104填入。该包覆层可为光阻材料、粘着材料、或半流体。
请参照图102，该包覆层1106(例如为一底部填充胶(under-fill)层)为以自对位方式(self-alignment)围绕发光半导体堆叠层1102的侧壁，且该波长转换层1104具有均匀的厚度。图103A为图71所述的封装结构的上视图，由图可知该包覆层1106与发光半导体堆叠层1102构成的容置空间可为一正方形。此外，请参照第103B，该包覆层1106与发光半导体堆叠层1102构成的容置空间亦可旋转一特定的角度，可依实际的需要加以设计(请参照图103C至图103F)。请参照图103C，举例来说，多个堆叠结构可配置于该载体基板上，并利用包覆层1106定义出波长转换层1104预形成的位置。请参照图103D，该包覆层1106与发光半导体堆叠层1102构成的容置空间亦可为一长方形。请参照图103E，堆叠结构亦可转旋一特定角度来配置于载体基板上(例如45度)。请参照图103F，多个堆叠结构可配置于该载体基板上，而该等堆叠结构可分别对应具有不同形状的波长转换层1104图形。基于上述，本发明所述自对方方式形成波长转换层1104的方法适用于各种发光二极管封装结构。
在制造过程中，为了制造该发光二极管芯片的结构，几个实施方式可被实行。图104A至图104D为剖面结构示意图，用以说明本发明一实施例所述的发光二极管封装结构的制造方法。请参照图104A，首先，提供一载体基板1200。该载体基板1200可具有预先形成的电路，用来提供与外部控制电路的连结。一发光装置，例如发光二极管芯片，具有发光半导体堆叠层1208与次基板1202(例如蓝宝石基板)，为配置于该载体基板1200之上。该发光半导体堆叠层1208为形成于该次基板1202之上。该发光半导体堆叠层1208可包含N型半导体层1204、P型半导体层1206。此外，发光半导体堆叠层1208可视需要具有一金属反射层1207，形成于半导体层1206上。发光二极管芯片与载体基板1200的结合方式可例如为一倒装芯片封装制程。该导电凸块1210及1212为分别与作为半导体层1204与1206的电极接触垫。借由该导电凸块1210及1212，该发光二极管芯片可与该载体基板1200电性连结。本发明不限定发光二极管芯片的结构。
请参照图104B，一包覆层1214，例如模塑料，可填入发光二极管芯片与载体基板1200之间的间隙中，并围绕发光二极管芯片。该包覆层1214亦可为一底部填充胶层(under-fill)。值得注意的是，包覆层1214的上表面1214a可低于次基板1202，使得该次基板1202由该包覆层1214露出。可供选择的，该包覆层1214亦可形成覆盖该次基板1202周边并覆盖部分次基板1202之上，使包覆层1214的上表面1214b稍微高于该次基板1202。由于并不会增加次基板1202移除的困难度(对于以激光加热移除)，上述结构为可接受的。
请参照图104C，施以一激光将次基板1202由半导体层1204上移除。由于次基板1202与半导体层1204界面间张力释放的关系，使得该次基板1202易于被移除，因此形成一空腔1216于包覆层1214内。
请参照图104D，将波长转换层1218以液态填入该空腔1216中，并固合该波长转换层1218。由于波长转换层1218在未固合前是液态，可使其均匀分布于该发光半导体堆叠层1208上。此外，由于该波长转换层1218在未固合前是液态，该波长转换层1218的上表面的高度可被控制，举例来说，使其等于或低于该包覆层1214的上表面。
图104A至图104D所示之发光二极管芯片为水平形式，即其两个电极为配置于发光半导体堆叠层1208的同一侧。此外，图102所述之发光二极管芯片为垂直形式，即其两个电极为配置于发光半导体堆叠层1208的两侧。
图105A至图105D为剖面结构示意图，用以说明本发明一实施例所述的发光二极管封装结构的制造方法。请参照图105A，首先，提供一载体基板1300。该载体基板1300可具有预先形成的电路，用来提供与外部控制电路的连结。一发光二极管芯片，具有半导体堆叠层1304与次基板1306，为配置于该载体基板1300之上。该发光二极管芯片可为垂直形式的发光二极管芯片。该发光二极管芯片可利用一结合材料1302将其固定在载体基板1300上(半导体堆叠层1304直接与载体基板1300接触)。该半导体堆叠层1304包含数个不同导电性质的半体导层堆叠，用来在操作时发出光。两个电极层形成于基板的同一侧。在此，可以被理解的，该半导体堆叠层1304与该载体基板1300上的电路的连结没有特别的示意性示出，但可被所属技术领域的技术人所了解。具有该半导体堆叠层1304的该发光二极管芯片是在被结合于该载体基板1300之前被制造出。该半导体堆叠层1304一般表示可用以发光的发光二极管结构，且形成于该次基板1306上。实际上，该发光二极管芯片可以目前的制程技术所制造出，无需特别的说明。该半导体堆叠层1304为在制造时形成于该次基板1306上。在封装制程中，该发光二极管芯片为结合于该载体基板1300上，并形成一包覆层1308围绕该发光二极管芯片(包含该次基板1306及该半导体堆叠层1304)的侧壁，但该次基板1306然有部分露出，请参照图104A至图104D。
请参照图105B，以相同方式移除该次基板1306，将激光施于该次基板1306上，以使次基板1306剥离，形成一空腔1310。
请参照图105C，该发光二极管芯片的N型电极，举例来说，被连结至该次基板1306。该连接电极1312，例如N型电极，与该半导体堆叠层1304连结。该连接电极1312可为一连结电线。
请参照第105D，在连接该连接电极1312与半导体堆叠层1304的电极之后，将一波长转换层1314填入该空腔1310中，并进行固化。在此，如上所述，该载体基板1300具有电路用以形成额外的连结。一P型电极可利用载体基板1300内的电路与半导体堆叠层1304的底部连结。该连接方式为已知的。
换言之，本发明所述之发光二极管封装结构的特征之一为形成包覆层围绕该载体基板。在移除该次基后，将波长转换层填入移除次基板所余留的空腔中。如此一来，该波长转换层以可自对位方式形成于发光二极管封装结构中，避免波长转换层与半导体堆叠层发生错位。
基于相同的机制，不同的修改方式可以被实行。在该电极与该半导体堆叠层1304的连结中，该电极可以不同的方式来制造。图106至图108为一系列的剖面图，用以示意性示出根据本发明一实施例的发光二极管封装结构。
请参照图106，该结构相似之前的实施例。然而，该电极层1320的结构不同。一电极层1320可在形成该波长转换层1314之前形成于该空腔，令该电极层1320与半导体堆叠层1304的上表面电性连结，其中该电极层1320为形成于该包覆层1308的内侧侧壁上。如此一来，可省略掉以导线连结堆叠结构的步骤。在形成电极层1320之后，该波长转换层1314可以被填入及固化。
请参照图107，可作为选择地，图106所示的电极层1320进一步被修改。在此实施例，该电极层1322为与图106的电极层1320相似，不过是在该波长转换层1314形成之后才被形成。然而，该波长转换层1314较佳为导电材料。然而，该半导体堆叠层1304的导电连接可以常规的方式形成。
请参照图108，此外，该电极层可使用透明导电层(TCL)作为电极层1324。透明导电层的材料选择是已知的，例如氧化铟锡或其它。由于该电极层1324是透明的，该透明电极层1324可形成于整个发光区域之上，使得电流更均匀。在此状况下，该波长转换层314较佳为导电的。然而，在该波长转换层1314填入之前，该透明电极层1324可形成于该半导体堆叠层1304之上。
一般来说，该电极的形成设计上没有特别的限制。
图109A及图109B为剖面结构示意图，用以说明该发光二极管封装结构的制造方法。请参照图78A，该次基板1202可更具有突出层1280a，其中该突出层1280a可为该次基板1202的一部分，或是另外以其它步骤形成于该次基板1202之上。由于该次基板1202具有突出层1208a。该突出层1208a可围绕该堆叠结构，而此发光二极管芯片可以图104B至图104C所述的倒装芯片方式形成于载体基板上。
请参照图109B，具有突出层1208a的次基板1202被移除。在波长转换层1218填入半导体层1204上的空腔后，该波长转换层1218亦填入凹洞1280b。由于此额外的结构，该半导体堆叠结构1304的周边进一步被该波长转换层1218所围绕。如此一来，由侧区域所发出的光可被在凹洞1280b内的该波长转换层1218所修饰。可增加该发光二极管封装结构的发光角度及均匀性。
此外，图110为一剖面图，示意性示出根据一实施例所述的发光二极管封装结构。依据该发光二极管封装结构的使用，请参照图110，该包覆层1290可进一步包含一填充物1292，其中该填充物为可吸收光或不可吸收光的材料。该包覆层1290的材质亦可为具有低热膨胀系数的材料。举例来说，如果该填充物1292为吸光材料，则该二极管发光封装结构将具有单一的发光方向，也就是说该二极管发光封装结构所发出的光具有方向性。而波长转换层则可视需要决定是否添加。作为选择地，该波长转换层亦可使用其它保护材料来取代。
图111为一剖面图，示意性示出根据另一实施例所述之发光二极管封装结构。请参照图111，作为选择地，该包覆层1290可包含一填充物1294，其中该填充物1294为荧光粉。在此实施例中，该波长转换层可以被省略。此外，该发光封装结构亦可仍包含该波长转换层。
图112为一剖面图，示意性示出根据另一实施例所述的发光二极管封装结构。请参照图112，当该波长转换层1218以液态填入该包覆层1214所形成的空腔中，该波长转换层1218的周边区域1300与该包覆层1214接触的部分，较佳具有一平面理想地垂直于该包覆层1214的内侧。借由选择该包覆层1214及该波长转换层1218的材料，可降低波长转换层的表面张力。该波长转换层在该周边区域1300的表面可倾向与该包覆层1214的内侧垂直。
图113为一示意图，示意性示出在图112所示的周边区域1300。如包覆层1214及该波长转换层1218的材料引发表面张力，该液态波长转换层1218与该包覆层1214内侧接触的部分可略为上升或是下降，此为一已知的物理现象。如果该状况发生，该波长转换层1218的周边区域1300与该包覆层1214接触的部分，该平面将不会理想地垂直于该包覆层1214的内侧，请参照图112。
图114为一剖面图，示意性示出根据另一实施例所述的发光二极管封装结构。在图114中，该包覆层1214可由两部分1321及1322所构成。换言之，该部分1321，例如为一底部填充胶，可填入该围绕该结合凸块，并填入该结合凸块的缝隙中；而另一部分1322则可围绕该堆叠结构。基于上述，该包覆层1214的两部分1321及1322可分别为不同的材质。
图115A至图115F为剖面结构示意图，用以说明发光二极管封装的制造方法。请参照图115A，对于另一发光二极管结构，一载体基板1400被提供。一电路层1402为形成于该载体基板1400之上。实际上，具有该电路层1402的该载体基板1400可为传统的任何结构，在此并无限定。在此仅为一例子。在图115B中，数个结合凸块404形成于该电路层1402之上以与该电路层1402达到电性连结。在图115C中，具有该半导体叠层406及该次基板1408的该发光二极管芯片1410与该结合凸块1404结合。在图115D中，该包覆层1412，如前所述，为填入覆盖该结合凸块1404及围绕该发光二极管芯片1410侧壁。在图115E中，该次基板1408可被移除，例如，施以该激光以加热该次基板1408。结果，该发光二极管芯片1410的该半导体叠层406被露出。在图115F中，根据实际的设计，该波长转换层1414可形成于该露出的半导体叠层406之上。此外，一附加层1416，包含保护层或任何功能层，例如可形成于该波长转换层1414之上。该附加层1416可进一步与一透镜效果一并形成。
基于同一概念的选择，图116A至图116C为剖面结构示意图，用以说明制造方法。在此实施例中，该生长基板可以不用移除。请参照图116A，该导体叠层1502为形成于该次基板1500上。请参照图116B，接着，一可移除材料层1504为形成于导体叠层1502上，其中该可移除材料层1504具有一厚度，例如10μm或以上。当切割该生长基板1502以形成多个发光二极管芯片前，可对该移除材料层1504进行一研磨制程，其使该移除材料层1504具有一预定的厚度，请参照图116C。请参照图116D，在切割该生长基板1502以形成多个发光二极管芯片后，将所得发光二极管芯片借由一粘着层1508结合于一载体基板1506上。接着，请参照图116E，形成一包覆层1510围绕该发光二极管芯片的侧壁。请参照图116F，接着移除该可移除材料层1504，以形成一空腔露出导体叠层1502。请参照图116G，将一接合导线1512与该导体叠层1502结合。最后，请参照图116H、将一波长转换层1514填入该空腔，并覆盖该导体叠层1502。在此实施例中，该次基板1500仍保留在该发光二极管封装结构中。
此外，图117A至图117B为剖面结构示意图，为显示以倒装芯片封装方式来形成一封装结构。请参照图117A，基于使用一可移除材料层，该发光二极管芯片1606具有次基板1604与半导体叠层1602，并利用接合垫与该电路基板1600连结。该包覆层1612为围绕该半导体叠层1602的侧壁。在移除该可移除材料层之后，在包覆层1612与次基板之间形成一空腔。请参照图117B，将一波长转换层1608填入该空腔中。在此，该次基板1604并未被移除。
此外，此外，请参照图118A至图118B，为显示本发明一实施例所述使用倒装芯片封装方式来形成封装结构。请参照图118A，如果需要形成较厚的波长转换层，则可将图117A所述的发光二极管芯片的次基板1604移除，因此形成一较深的空腔。请参照图118B，接着形成该波长转换层1614于该较深的空腔中。
在图119中，基于图117B所述之发光二极管封装结构，另一保护层，例如另外一模塑化合物1620覆盖该发光二极管芯片以提供进一步的保护。
该波长转换层在先前实施例中为形成于上部分。然而，如果其侧部分进一步考虑要产生较广的角度效果。该波长转换层更延伸至该侧部分。图120A至图120B为剖面结构示意图，显示根据一实施例使用倒装芯片封装方式来进行的封装制程。在图120A中，该次基板1700的该半导体叠层1702可被图形化以具有凹陷区于其侧部分。该半导体叠层1702的该有源层1704可形成于该凹陷区的上部分。该可移除材料层的形成如前所述。
在图120B，接续前述的相同制程，具有该次基板1700的该发光二极管芯片为结合于该电路基板1706。该包覆层1708围绕该发光二极管芯片的侧壁。该波长转换层被移除，留下一空腔。然后，该波长转换层1710为填入该空腔中。以相同方式，该波长转换层1710可延伸至该发光二极管芯片的侧壁以围绕该有源层1704。
可供选择地，该波长转换的侧部分可被修饰。图121A及图121B为剖面结构示意图，为显示本发明一实施例所述使用倒装芯片封装方式来形成另一封装制程。在图121A，具有该有源层1804的该半导体叠层1802形成于该次基板1800上。一沟槽1806可形成该半导体叠层1802的该周边部分上，环绕该中心部分。
在图121B，如前所述，该包覆层1808被形成以围绕该发光二极管芯片的侧壁。在移除该可移除材料后，将该波长转换层1810填入空腔中入。由于该波长转换层1810具有该侧部分，低于该有源层1804，由该侧方向所方出的光亦可被该波长转换层1810转换。
此外，可供选择地，图122A至图122J为剖面结构示意图，为显示一实施例所述结构的制造方式。在图122A中，一牺牲基板2000被提供。在图122B中，一牺牲粘合层2002，例如光阻，形成于该牺牲基板2000上。该发光二极管芯片2004为配置于该牺牲粘合层2002之上。在此，该发光二极管芯片可具有该次基板，如前所述。在图122D，所有该发光二极管芯片2004配置于该牺牲粘合层2002之上的预定位置内。在图122E中，该切割制程2006被进行以切割该发光二极管芯片2004成各个芯片。就一切割后的发光二极管芯片2004来描述，具有该牺牲基板2000及牺牲粘合层2002的该发光二极管芯片2004借由该粘合层2008以倒装芯片方式粘合至该基板2010。该基板2010一般具有一电路结构，如前所述。该封装结构的适当电性连结可为所属技术领域的技术人员所了解。在图122G中，一包覆层2012形成于该基板2010之上，但仍露出该牺牲基板2000。在图122H中，该牺牲基板2000及该牺牲粘合层2002被移除以形成一凹陷空间2014，露出该发光二极管芯片2004的上部及至少一部分侧壁。图122I中，一导线结合制程被进行，借由一结合导线2016以电性连结发光二极管芯片2004。在图122J中，一波长转换层2018，例如荧光粉层，为填入该凹陷空间2014中。由于图122F所示的该牺牲粘合层2002亦覆盖该发光二极管芯片2004的一部分侧壁，该波长转换层2018亦可覆盖该发光二极管芯片2004侧壁的相同部分。在侧视角的亮度可被改善得更均匀。
图123A至图123F为剖面结构示意图，为显示根据一实施例所述图122相同结构的不同制造方式。在图123A，一发光二极管芯片2504借由一粘合层2502与该基板2500粘合。在图123B中，一可移除盖层2506形成于该发光二极管芯片2504的上部。在图123C中，一包覆层2508为形成于该基板，并围绕该发光二极管芯片2504及该可移除盖层2506的侧壁，使得至少一部分可移除盖层2506仍被露出。在此，该发光二极管芯片2504可包含该次基板。在图123D，该可移除盖层2506为被移除。结果，一凹陷空间2510为形成于该凹陷空间2510露出的发光二极管芯片2504上。同样为举例，该次基板亦可被移除。然而，在这实施例中，该次基板仍保留。在图123E中，一结合程序，例如导线结合，被施行。该结合导线2512被连结至该发光二极管芯片2504。在图123F中，该波长转换层2514，例如荧光材料，为填入该凹陷空间2510中。由于该波长转换层2514亦覆盖该发光二极管芯片2504至少一部分侧壁，该发光亮度在广视角范围具有可均匀性。
实际上，上述实施例间可彼此适当的结合。在封装制程中，本发明形成该包覆层形成于至少一部分的在次基板上的发光二极管芯片，完成该发光二极管芯片的制造。如此一来，该发光二极管芯片的该次基板可易于被移除并移留一空腔用以填入该波长转换层。可供选择地，该包覆层可进一步与一填充物混合，以进一步产生预期的发光效果。
此外，如果要保留该次基板，该可移除材料层可被预留作为该空腔以填入该波长转换层，作为代替。
此外，在实施例中，当该填入的波长转换层2618为不平坦时(请参照图124A及图125A)，一平坦化制程(像是化学机械平坦化)可被施以该波长转换层2618、该金属垫2612、及该包覆层2610，以得到平坦的波长转换层2618上表面，请参照图124B及图125B。在该平坦化制程之后，连结导线2614可被结合至该金属垫2612以达到电性连结，请参照图124C及图125C。请参照图126A，该包覆层2610由两种不同材料所组成，像是一第一光阻层2610A及一第二光阻层2610B。该第一光阻层2610A可作为一填充层以稳固该发光二极管芯片结合结构，及该第二光阻层2610B可视需要被移除，在填入该波长转换层2618之后，请参照图126B。
当本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作任意之更动与润饰，因此本发明之保护范围当视后附之申请专利范围所界定者为准。

Claims (2)

1.一种形成发光二极管的方法，包含：
提供一基板具有一第一半导体层，一发光层及一第二半导体层依序形成于其上；
对该第一半导体层、该发光层、及该第二半导体层进行一图形化制程，定义出多个突出区以及多个凹陷区，其中第一半导体层的一余留区覆盖在该凹陷区的基板上；
形成多个第一电极于该凹陷区的该第一半导体层；
形成多个第二电极于该突出区的该第二半导体层；
沿一切割线切割位于该凹陷区的该基板及位于该凹陷区的第一电极，以分离多个发光二极管芯片，其中该发光二极管芯片具有一结合层及一余留基板部分，其中该结合层具有多个空隙，或是该结合层与该发光二极管芯片的外围边界的最小水平距离为大于0；
结合该发光二极管芯片与一载体基板经由该结合层；
形成一包覆层于该载体基板之上以围绕该发光二极管；
移除该余留基板部分以形成一空腔；以及
填入一波长转换层于该空腔。
2.如权利要求1所述的形成发光二极管的方法，其中该多个第一电极借由一导电线路达成彼此电性连结。
CN201080069451.0A 2010-08-03 2010-08-03 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法 Active CN103222073B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2010/075684 WO2012016377A1 (en) 2010-08-03 2010-08-03 Light emitting diode chip, light emitting diode package structure, and method for forming the same

Publications (2)

Publication Number Publication Date
CN103222073A CN103222073A (zh) 2013-07-24
CN103222073B true CN103222073B (zh) 2017-03-29

Family

ID=45558908

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080069451.0A Active CN103222073B (zh) 2010-08-03 2010-08-03 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
CN201180047417.8A Active CN103180979B (zh) 2010-08-03 2011-08-03 发光二极管芯片、发光二极管封装结构、及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201180047417.8A Active CN103180979B (zh) 2010-08-03 2011-08-03 发光二极管芯片、发光二极管封装结构、及其形成方法

Country Status (4)

Country Link
US (2) US8759865B2 (zh)
CN (2) CN103222073B (zh)
TW (2) TWI422065B (zh)
WO (2) WO2012016377A1 (zh)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6038443B2 (ja) * 2011-11-21 2016-12-07 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
KR20130059026A (ko) * 2011-11-28 2013-06-05 서울옵토디바이스주식회사 에피층을 성장 기판으로부터 분리하는 방법
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
TWI466327B (zh) * 2011-12-29 2014-12-21 Ind Tech Res Inst 晶圓級發光二極體結構之製造方法
JP5992702B2 (ja) * 2012-03-21 2016-09-14 スタンレー電気株式会社 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法
JP5684751B2 (ja) * 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
TWI470838B (zh) * 2012-05-25 2015-01-21 Phostek Inc 半導體發光裝置的形成方法
CN102709436B (zh) * 2012-05-31 2015-10-28 东莞洲磊电子有限公司 通过图形遮光的四元系芯片及其制造方法
US20140048824A1 (en) 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
US9449772B2 (en) 2012-10-30 2016-09-20 Apple Inc. Low-travel key mechanisms using butterfly hinges
US9502193B2 (en) 2012-10-30 2016-11-22 Apple Inc. Low-travel key mechanisms using butterfly hinges
US9710069B2 (en) 2012-10-30 2017-07-18 Apple Inc. Flexible printed circuit having flex tails upon which keyboard keycaps are coupled
KR20140094752A (ko) * 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
EP2954384B1 (en) 2013-02-06 2023-08-02 Apple Inc. Input/output device with a dynamically adjustable appearance and function
DE102013202910A1 (de) 2013-02-22 2014-09-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9875935B2 (en) * 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
CN105247644B (zh) 2013-05-27 2018-02-23 苹果公司 开关组件、低行程弹片及其制造方法
EP3016154B1 (en) * 2013-06-28 2020-08-05 Citizen Watch Co., Ltd. Led device
US9908310B2 (en) 2013-07-10 2018-03-06 Apple Inc. Electronic device with a reduced friction surface
WO2015047606A1 (en) 2013-09-30 2015-04-02 Apple Inc. Keycaps having reduced thickness
EP3014396A1 (en) 2013-09-30 2016-05-04 Apple Inc. Keycaps with reduced thickness
DE102013110853B4 (de) 2013-10-01 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
US9793066B1 (en) 2014-01-31 2017-10-17 Apple Inc. Keyboard hinge mechanism
US9779889B2 (en) 2014-03-24 2017-10-03 Apple Inc. Scissor mechanism features for a keyboard
US9704665B2 (en) 2014-05-19 2017-07-11 Apple Inc. Backlit keyboard including reflective component
US9715978B2 (en) 2014-05-27 2017-07-25 Apple Inc. Low travel switch assembly
CN110010750B (zh) * 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
WO2016025890A1 (en) 2014-08-15 2016-02-18 Apple Inc. Fabric keyboard
US10082880B1 (en) 2014-08-28 2018-09-25 Apple Inc. System level features of a keyboard
US9870880B2 (en) 2014-09-30 2018-01-16 Apple Inc. Dome switch and switch housing for keyboard assembly
TWI589031B (zh) * 2014-10-20 2017-06-21 Playnitride Inc Light-emitting device transfer method
CN111509111A (zh) 2014-11-18 2020-08-07 首尔半导体株式会社 发光装置及包括该发光装置的车灯
CN117878211A (zh) * 2014-12-16 2024-04-12 晶宇光电（厦门）有限公司 一种led芯片结构及其制造方法
CN108064410B (zh) 2015-05-13 2020-05-05 苹果公司 用于电子设备的键盘
US10424446B2 (en) 2015-05-13 2019-09-24 Apple Inc. Keyboard assemblies having reduced thickness and method of forming keyboard assemblies
CN206134573U (zh) 2015-05-13 2017-04-26 苹果公司 键、用于键盘的键和用于电子装置的输入结构
CN206322622U (zh) 2015-05-13 2017-07-11 苹果公司 电子装置和键机构
US9934915B2 (en) 2015-06-10 2018-04-03 Apple Inc. Reduced layer keyboard stack-up
RU2613529C2 (ru) * 2015-07-08 2017-03-16 Гиа Маргович Гвичия Устройство для управления светоизлучающими кристаллами в светодиоде
KR102411154B1 (ko) 2015-07-09 2022-06-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
JP6471641B2 (ja) * 2015-08-04 2019-02-20 日亜化学工業株式会社 発光装置の製造方法
CN106469689B (zh) * 2015-08-21 2019-10-11 安世有限公司 电子元件及其形成方法
US9971084B2 (en) 2015-09-28 2018-05-15 Apple Inc. Illumination structure for uniform illumination of keys
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN106711291B (zh) * 2015-11-13 2019-03-26 映瑞光电科技(上海)有限公司 一种led垂直芯片结构及其制作方法
DE102015122641A1 (de) * 2015-12-22 2017-06-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
US10784398B2 (en) * 2015-12-24 2020-09-22 Vuereal Inc. Vertical solid state devices
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
US10353485B1 (en) 2016-07-27 2019-07-16 Apple Inc. Multifunction input device with an embedded capacitive sensing layer
US10115544B2 (en) 2016-08-08 2018-10-30 Apple Inc. Singulated keyboard assemblies and methods for assembling a keyboard
KR102553630B1 (ko) * 2016-08-11 2023-07-10 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
US10755877B1 (en) 2016-08-29 2020-08-25 Apple Inc. Keyboard for an electronic device
TWI618266B (zh) * 2016-09-07 2018-03-11 友達光電股份有限公司 微型發光二極體單元之中介結構及其製造方法、微型發光二極體單元及其製造方法與微型發光二極體裝置
US11500538B2 (en) 2016-09-13 2022-11-15 Apple Inc. Keyless keyboard with force sensing and haptic feedback
TWI617056B (zh) 2016-10-28 2018-03-01 隆達電子股份有限公司 發光二極體晶片
US10153401B2 (en) * 2016-12-16 2018-12-11 Intel Corporation Passivated micro LED structures suitable for energy efficient displays
US11600743B2 (en) 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
US20180287027A1 (en) 2017-03-30 2018-10-04 Vuereal Inc. Vertical solid-state devices
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
CN109496351B (zh) * 2017-06-09 2022-09-09 歌尔股份有限公司 微发光二极管阵列转移方法、制造方法以及显示装置
TWI625871B (zh) * 2017-07-24 2018-06-01 友達光電股份有限公司 微型發光元件及其製造方法及其應用之顯示裝置與過渡載板裝置
US10775850B2 (en) 2017-07-26 2020-09-15 Apple Inc. Computer with keyboard
CN107706275B (zh) * 2017-09-29 2023-10-13 华灿光电（浙江）有限公司 一种发光二极管芯片、面板及其制作方法
US11362238B2 (en) * 2017-10-06 2022-06-14 Nanosys, Inc. Light emitting diode containing oxidized metal contacts
CN109755355B (zh) * 2017-11-02 2021-12-07 深圳光峰科技股份有限公司 波长转换元件及其制备方法
US11296262B2 (en) * 2017-12-21 2022-04-05 Lumileds Llc Monolithic segmented LED array architecture with reduced area phosphor emission surface
US11283240B2 (en) * 2018-01-09 2022-03-22 Oepic Semiconductors, Inc. Pillar confined backside emitting VCSEL
DE102018101389A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
US11233377B2 (en) * 2018-01-26 2022-01-25 Oepic Semiconductors Inc. Planarization of backside emitting VCSEL and method of manufacturing the same for array application
CN110197625A (zh) * 2018-02-27 2019-09-03 王定锋 一种分离再组合式的cob显示屏模组
EP3660986A1 (de) 2018-11-28 2020-06-03 Rosenberger Hochfrequenztechnik GmbH & Co. KG Verfahren und kabelkonfektionsvorrichtung zur montage eines kabelsteckverbinders
CN113506849B (zh) * 2018-12-14 2022-07-08 新唐科技日本株式会社 半导体装置
TWI803556B (zh) * 2018-12-28 2023-06-01 晶元光電股份有限公司 半導體疊層、半導體元件及其製造方法
CN115700916A (zh) * 2019-01-15 2023-02-07 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
CN110112274B (zh) * 2019-05-22 2020-07-28 厦门乾照光电股份有限公司 垂直结构芯片及制作方法
US11715928B2 (en) 2019-08-29 2023-08-01 Intel Corporation Decoupling layer to reduce underfill stress in semiconductor devices
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
CN113903839B (zh) * 2019-10-18 2023-05-02 厦门三安光电有限公司 一种发光二极管
CN110619825B (zh) * 2019-10-31 2022-01-04 錼创显示科技股份有限公司 电极结构、微型发光元件以及显示面板
TWI792867B (zh) * 2019-12-19 2023-02-11 晶元光電股份有限公司 發光二極體
CN113496936B (zh) * 2020-04-08 2023-10-10 台湾爱司帝科技股份有限公司 发光二极管芯片结构以及芯片移转系统与方法
US11545404B2 (en) * 2020-05-06 2023-01-03 Qualcomm Incorporated III-V compound semiconductor dies with stress-treated inactive surfaces to avoid packaging-induced fractures, and related methods
TWI733450B (zh) * 2020-05-15 2021-07-11 台灣愛司帝科技股份有限公司 晶片承載結構、晶片置放系統與晶片置放方法
KR20220085137A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법
CN112713228B (zh) * 2021-03-23 2021-07-06 北京芯海视界三维科技有限公司 发光单元、发光器件及显示器件
TWI757141B (zh) * 2021-04-01 2022-03-01 友達光電股份有限公司 顯示裝置及其製造方法
CN113745385B (zh) * 2021-07-28 2023-11-21 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法
CN114203873B (zh) * 2021-10-28 2023-05-09 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN117410307B (zh) * 2023-10-12 2024-04-09 迈铼德微电子科技(无锡)有限公司 全彩色Micro LED阵列结构及制备方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880014692A (ko) 1987-05-30 1988-12-24 강진구 반사경이 부착된 반도체 발광장치
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
JPH10209569A (ja) * 1997-01-16 1998-08-07 Hewlett Packard Co <Hp> ｐ型窒化物半導体装置とその製造方法
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US20020068373A1 (en) * 2000-02-16 2002-06-06 Nova Crystals, Inc. Method for fabricating light emitting diodes
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
TWI313069B (en) * 2002-11-08 2009-08-01 Epistar Corporatio Light emitting diode and method of making the same
TWI222756B (en) 2002-11-12 2004-10-21 Epitech Corp Ltd Lateral current blocking light emitting diode and method of making the same
US8524573B2 (en) 2003-01-31 2013-09-03 Osram Opto Semiconductors Gmbh Method for separating a semiconductor layer from a substrate by irradiating with laser pulses
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
KR100601143B1 (ko) * 2003-07-30 2006-07-19 에피밸리 주식회사 반도체 발광 소자
KR100799857B1 (ko) * 2003-10-27 2008-01-31 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
US7518158B2 (en) 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
JP5167571B2 (ja) * 2004-02-18 2013-03-21 ソニー株式会社 表示素子
TWI312583B (en) 2004-03-18 2009-07-21 Phoseon Technology Inc Micro-reflectors on a substrate for high-density led array
JP4070795B2 (ja) * 2004-03-24 2008-04-02 株式会社ルネサス柳井セミコンダクタ 発光装置の製造方法
US7018859B2 (en) * 2004-06-28 2006-03-28 Epistar Corporation Method of fabricating AlGaInP light-emitting diode and structure thereof
ATE524839T1 (de) * 2004-06-30 2011-09-15 Cree Inc Verfahren zum kapseln eines lichtemittierenden bauelements und gekapselte lichtemittierende bauelemente im chip-massstab
KR100568502B1 (ko) * 2004-08-11 2006-04-07 한국전자통신연구원 반도체 발광소자
JP2006073619A (ja) * 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
EP2426743B1 (en) * 2004-10-22 2019-02-20 Seoul Viosys Co., Ltd GaN compound semiconductor light emitting element and method of manufacturing the same
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
US9070850B2 (en) * 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
DE602005004502T2 (de) 2005-02-02 2009-01-29 Osram Gesellschaft mit beschränkter Haftung Verfahren und Anordnung zum Dimmen von Lichtquellen
JPWO2006082687A1 (ja) 2005-02-07 2008-06-26 三菱電線工業株式会社 ＧａＮ系発光ダイオードおよび発光装置
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자
KR100593937B1 (ko) 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
JP2006332383A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
TWI255055B (en) 2005-06-29 2006-05-11 Chunghwa Picture Tubes Ltd Light emitting diode and method for improving luminescence efficiency thereof
TWI285442B (en) * 2005-08-29 2007-08-11 Gigno Technology Co Ltd Package structure of light emitting diode
TWI255568B (en) * 2005-09-15 2006-05-21 Chipmos Technologies Inc Light emitting diode and fabricating method thereof
KR100720143B1 (ko) * 2005-12-13 2007-05-18 삼성전자주식회사 디스플레이장치
TWI276236B (en) * 2005-12-16 2007-03-11 Ind Tech Res Inst A light emitting diode (LED) with a radiation-permeable surface and manufacture thereof
KR100755658B1 (ko) 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지
JP4908041B2 (ja) 2006-03-31 2012-04-04 株式会社沖データ 発光ダイオードアレイ、ｌｅｄヘッド及び画像記録装置
JP4742145B2 (ja) * 2006-05-26 2011-08-10 シャープ株式会社 バックライト装置、及びこれを用いた表示装置
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
US7714340B2 (en) * 2006-09-06 2010-05-11 Palo Alto Research Center Incorporated Nitride light-emitting device
TWI326500B (en) 2007-02-06 2010-06-21 Chi Mei Optoelectronics Corp Light-emitting diode and method for manufacturing the same
CN101315959A (zh) * 2007-06-01 2008-12-03 富士迈半导体精密工业（上海）有限公司 高亮度发光二极管
KR100941766B1 (ko) * 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
CN101388426B (zh) * 2007-09-10 2012-10-10 亿光电子工业股份有限公司 一种发光半导体晶片和发光半导体组件的制造方法
US7846751B2 (en) * 2007-11-19 2010-12-07 Wang Nang Wang LED chip thermal management and fabrication methods
TW200924221A (en) * 2007-11-20 2009-06-01 Tekcore Co Ltd High-brightness light emitting diode structure
CN101222014A (zh) * 2008-01-31 2008-07-16 金芃 垂直结构的半导体芯片
CN100483762C (zh) * 2008-02-25 2009-04-29 鹤山丽得电子实业有限公司 一种发光二极管器件的制造方法
US8067777B2 (en) * 2008-05-12 2011-11-29 Occam Portfolio Llc Light emitting diode package assembly
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
TWI373153B (en) * 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor
US7902761B2 (en) 2008-10-03 2011-03-08 Next Gen Illumination, Inc Dimmable LED lamp
JP2010147446A (ja) * 2008-12-22 2010-07-01 Panasonic Electric Works Co Ltd 発光装置
CN201450017U (zh) * 2008-12-26 2010-05-05 世纪晶源科技有限公司 一种单电极led芯片结构
US9178107B2 (en) 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same

Also Published As

Publication number Publication date
WO2012016377A1 (en) 2012-02-09
CN103180979A (zh) 2013-06-26
TWI502769B (zh) 2015-10-01
CN103180979B (zh) 2016-08-03
CN103222073A (zh) 2013-07-24
US20130087823A1 (en) 2013-04-11
WO2012016525A1 (en) 2012-02-09
TW201208107A (en) 2012-02-16
TW201208117A (en) 2012-02-16
US20130146936A1 (en) 2013-06-13
TWI422065B (zh) 2014-01-01
US8759865B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
CN103222073B (zh) 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
JP5554792B2 (ja) 発光素子及びその製造方法
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
TWI575775B (zh) 發光裝置及發光裝置封裝
KR100928259B1 (ko) 발광 장치 및 그 제조방법
JP5992179B2 (ja) 発光素子
JP6133039B2 (ja) 発光素子
TWI480962B (zh) 發光二極體封裝以及發光二極體晶圓級封裝製程
US20080191632A1 (en) Light Emitting Device and Method of Manufacturing the Same
CN109285932A (zh) 发光器件封装
TWI452671B (zh) Production Method and Device of Stereo Stacked Light Emitting Diode
CN111129062B (zh) Led显示模组、led显示屏及制作方法
TWI395350B (zh) 半導體發光晶片的製作方法及半導體發光晶片
KR20090080217A (ko) 질화물계 발광 소자
CN110021691B (zh) 一种半导体发光器件
CN104993031B (zh) 高压倒装led芯片及其制造方法
KR101646261B1 (ko) 발광 소자 및 그 제조방법
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
TW201306314A (zh) Led晶片的製造方法
KR102572515B1 (ko) 반도체 소자 및 이를 구비한 조명 장치
TWI590487B (zh) Thin-film light-emitting diode manufacturing method and film-type light-emitting Diode
TWI604635B (zh) 光電元件及其製造方法
KR20130056367A (ko) 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant