JP5992702B2 - 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法 - Google Patents

半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5992702B2
JP5992702B2 JP2012063913A JP2012063913A JP5992702B2 JP 5992702 B2 JP5992702 B2 JP 5992702B2 JP 2012063913 A JP2012063913 A JP 2012063913A JP 2012063913 A JP2012063913 A JP 2012063913A JP 5992702 B2 JP5992702 B2 JP 5992702B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
width
light emitting
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012063913A
Other languages
English (en)
Other versions
JP2013197380A (ja
Inventor
宮地　護
護 宮地
竜舞 斎藤
竜舞 斎藤
崇子 千野根
崇子 千野根
孝信 赤木
孝信 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012063913A priority Critical patent/JP5992702B2/ja
Priority to US13/845,063 priority patent/US9024332B2/en
Priority to EP13001455.8A priority patent/EP2642533B1/en
Publication of JP2013197380A publication Critical patent/JP2013197380A/ja
Application granted granted Critical
Publication of JP5992702B2 publication Critical patent/JP5992702B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/151—Light emitting diodes [LED] arranged in one or more lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S43/00—Signalling devices specially adapted for vehicle exteriors, e.g. brake lamps, direction indicator lights or reversing lights
    • F21S43/10—Signalling devices specially adapted for vehicle exteriors, e.g. brake lamps, direction indicator lights or reversing lights characterised by the light source
    • F21S43/13—Signalling devices specially adapted for vehicle exteriors, e.g. brake lamps, direction indicator lights or reversing lights characterised by the light source characterised by the type of light source
    • F21S43/14—Light emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07302—Connecting or disconnecting of die-attach connectors using an auxiliary member
    • H10W72/07304—Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法に関する。
ＧａＮ（ガリウム・窒素）等の窒化物半導体を用いた発光ダイオード（ＬＥＤ）は、紫外光ないし青色光を発光でき、蛍光体を利用することにより白色光を発光できる。高出力の白色光を発生できるＬＥＤは車両用灯具などとしても用いられる。
このような半導体発光素子は、少なくとも、ｎ型半導体層と、発光のための活性層と、ｐ型半導体層とを含む半導体積層を有する。そして、ｐ型半導体層側には、発光領域のほぼ全域にわたってｐ側透明電極および反射電極が形成され、ｎ型半導体層表面の一部には、ｎ側電極が形成される。活性層で発光した光は、一部は直接ｎ型半導体層より放出され、一部はｐ型半導体層に設置したｐ側透明電極を透過して反射電極に反射された後、ｎ型半導体層より放出される。
半導体積層に窒化物系半導体を用いる場合、その窒化物系半導体を成長させる成長基板として、たとえばサファイア基板が用いられる。ただし、サファイア基板は、熱伝導率が低く放熱性に劣り、大電流を投入する高出力ＬＥＤのようなデバイスには不向きである。そこで、近年では、窒化物半導体をサファイア等の成長基板上に成長した後、放熱性が高いシリコン等の支持基板上にその窒化物半導体を固定して、レーザリフトオフにより成長基板を半導体積層から剥離する方法が用いられている（たとえば特許文献１）。
特開２００６−１２８７１０号公報
レーザリフトオフにより成長基板を半導体積層から剥離する際、その剥離に伴う衝撃により半導体積層が破壊される可能性がある。これにより、生産される半導体発光素子の歩留りが低下してしまう可能性がある。
本発明の目的は、従来よりも歩留りが高い半導体発光素子の構造、およびその半導体発光素子の製造方法を提供することにある。
本発明の第１の観点によれば、支持基板と、前記支持基板上方に配置され、少なくともｐ型半導体層、活性層、および、ｎ型半導体層を含み、該支持基板に対して逆テーパ状の全体的断面形状を有する半導体積層と、前記半導体積層と前記支持基板との間に配置され、該半導体積層側に配置される第１の接合層、および、該支持基板側に配置される第２の接合層、を含み、該第１および第２の接合層が接合することにより、該半導体積層および該支持基板の相対的位置関係を固定するジョイント層と、を含む断面構造を有し、平面視において、前記第１の接合層は、前記第２の接合層に包含される平面形状を有し、前記第２の接合層は、前記半導体積層に包含される平面形状を有し、前記半導体積層は、周縁部に辺部および角部を含む平面形状を有し、前記半導体積層の周縁部と前記第１の接合層の周縁部との間に画定される環状領域において、該半導体積層の角部に対応する部分の幅を第１の幅とし、該半導体積層の辺部に対応する部分の幅を第２の幅としたとき、該第１の幅が該第２の幅よりも狭い半導体発光素子、が提供される。
本発明の第２の観点によれば、請求項１〜３いずれか１項記載の半導体発光素子と、前記半導体発光素子から出射される光の光路上に配置された光学系と、を含む車両用灯具、が提供される。
本発明の第３の観点によれば、支持基板と、前記支持基板上方に配置され、少なくともｐ型半導体層、活性層、および、ｎ型半導体層を含み、該支持基板に対して順テーパ状の全体的断面形状を有する半導体積層と、前記半導体積層と前記支持基板との間に配置され、該半導体積層側に配置される第１の接合層、および、該支持基板側に配置される第２の接合層、を含み、該第１および第２の接合層が接合することにより、該半導体積層および該支持基板の相対的位置関係を固定するジョイント層と、を含む断面構造を有し、平面視において、前記支持基板の表面には、前記半導体積層および前記ジョイント層を取り囲んで、デバイス領域を画定する溝部が形成されており、前記第１の接合層は、前記第２の接合層に包含される平面形状を有し、前記第２の接合層は、前記デバイス領域に包含される平面形状を有し、前記デバイス領域は、周縁部に辺部および角部を含む平面形状を有し、前記デバイス領域の周縁部と前記第１の接合層の周縁部との間に画定される環状領域において、該デバイス領域の角部に対応する部分の幅を第１の幅とし、該デバイス領域の辺部に対応する部分の幅を第２の幅としたとき、該第１の幅が該第２の幅よりも狭い半導体発光素子、が提供される。
本発明の第４の観点によれば、請求項５または６記載の半導体発光素子と、前記半導体発光素子から出射される光の光路上に配置される光学系と、を含む車両用灯具、が提供される。
本発明の第５の観点によれば、（ａ）成長基板上方に、少なくともｎ型半導体層、活性層、およびｐ型半導体層を積層する工程と、（ｂ）前記ｐ型半導体層上に、第１の接合層を形成する工程と、（ｃ）前記ｎ型半導体層、前記活性層、および前記ｐ型半導体層含み、該成長基板に対して順テーパ状の全体的断面形状を有するとともに、平面視で前記第１の接合層を包含し、かつ、周縁部に辺部および角部を含む平面形状を有する半導体積層を形成する工程と、（ｄ）前記半導体積層および前記第１の接合層が形成された前記成長基板と、表面に第２の接合層が形成された支持基板と、を、平面視で、該第２の接合層が該半導体積層に包含されるとともに該第１の接合層を包含するように配置して、該第１および第２の接合層を接合することにより、該成長基板、該半導体積層および該支持基板を含む貼り合せ構造体を形成する工程と、（ｅ）前記成長基板を、前記貼り合せ構造体から分離する工程と、を含み、前記工程（ｃ）において、前記半導体積層の周縁部と前記第１の接合層の周縁部との間に画定される環状領域の、該半導体積層の角部に対応する部分の幅を第１の幅とし、該半導体積層の辺部に対応する部分の幅を第２の幅としたとき、前記第１の接合層は、該第１の幅が該第２の幅よりも狭くなるように形成される半導体発光素子の製造方法、が提供される。
従来よりも歩留りが高い半導体発光素子の構造、およびその半導体発光素子の製造方法が提供される。
、 、 および、 図１Ａ〜図１Ｌは、第１の実施例による半導体発光素子を製造する様子を示す断面図である。 図２Ａおよび図２Ｂは、参考例および第１の実施例による半導体発光素子の、半導体積層、および、第１，第２の接合層の配置関係の一部を示す平面図である。 図３Ａは、第１の実施例による半導体発光素子の全体的平面形状を示す平面図であり、図３Ｂは、その半導体発光素子を複数用いた車両用灯具の構成を示す概念図である。 、 および、 図４Ａ〜図４Ｉは、第２の実施例による半導体発光素子を製造する様子を示す断面図である。 図５Ａおよび図５Ｂは、第２の実施例およびその変形例による半導体発光素子の、半導体積層、第１，第２の接合層、および、デバイス領域の配置関係の一部を示す平面図である。 図６Ａおよび図６Ｂは、第２の実施例による半導体発光素子を含む半導体発光素子アレイの全体的平面形状を示す平面図であり、図６Ｃは、その半導体発光素子アレイを用いた車両用灯具の構成を示す概念図である。
図１Ａ〜図１Ｌを参照して、第１の実施例による半導体発光素子の製造方法について説明する。なお、図中、各構成部材のサイズは、実際の比率とは異なっている。
まず、半導体積層形成工程を行う。ＭＯＣＶＤ（有機金属化学気相成長）法を用いてＣ面サファイア成長基板１１に、バッファ層２１と、下地層２２と、第１半導体層（ｎ型半導体層）２３、活性層２４、および第２半導体層（ｐ型半導体層）２５で構成される半導体積層２０と、を積層し、図１Ａに示す光半導体エピウエハを得る。各層はＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（アルミニウム・インジウム・ガリウム・窒素、０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体から成り、必要に応じてｎ型ドーパントとしてＳｉ（シリコン）、ｐ型ドーパントとしてＭｇ（マグネシウム）などを添加する。なお、半導体積層２０の構成は、上記の３種類に限らず、発光効率を向上させるためにクラッド層、コンタクト層などを任意に挿入することも可能である。また、活性層２４を多層膜（多重量子井戸構造）で構成することもできる。
次に、半導体積層形成工程で得た半導体エピウエハをＭＯＣＶＤ反応炉から取り出し、素子化工程を行う。はじめにｐ型半導体層２５の活性化を行う。ｐ型半導体層２５は、成長過程に於いて膜中に水素が混入し、Ｍｇ−Ｈ（マグネシウム―水素）結合となっている。この様な状態では、ドーパントとしての機能を果たす事が出来ず、ｐ型半導体層２５は高抵抗化している。その為、ｐ型半導体層２５の水素を膜中より追い出す活性化工程が必要となる。具体的には、熱処理炉を用いて真空又は不活性ガス雰囲気中にて４００℃以上の熱処理を行う。
次に、図１Ｂに示すように、ｐ型半導体層２５表面に、ＩＴＯ（インジウム錫酸化物）等からなる透明電極３１を形成する。まず、ＩＴＯ膜３９（図中破線で示す）をＲＦスパッタ法により、ｐ型半導体層２５表面全面に、たとえば膜厚が約１０ｎｍになるように積層する。この時、基板温度は１５０℃〜３００℃に加熱されている。ＩＴＯは、成膜中の基板温度が１５０℃以上から結晶化が促進される為、好ましくは、基板温度を２００℃〜２５０℃に加熱する。なお、ＩＴＯ膜３９（透明電極３１）の膜厚は、光取り出し効率向上の観点から、薄いことが好ましい。
その後、フォトリソグラフィ法により、ＩＴＯ膜３９上に、所望形状（例えば、個々の半導体発光素子の形状）のフォトレジスト４１を形成する。その後、積層したＩＴＯ膜３９を、フォトレジスト４１をマスクとして、ウエットエッチングし、パターニングされた透明電極３１を形成する。本実施例では、エッチャントに、一般的に市販されている硝酸および塩酸を含むＩＴＯ用エッチャントを用いた。なお、フォトレジスト４１は、透明電極３１を形成した後に除去される。
その後、透明電極３１を、酸素を含む雰囲気中で、温度４００℃〜７００℃、好ましくは、４５０℃〜６００℃で加熱する。本実施例では、４５０℃／１ｍｉｎ間の熱処理とする。この熱処理により、ｐ型半導体層２５と透明電極３１とはオーミック接触する。
次に、図１Ｃに示すように、透明電極３１上に、ＲＦスパッタ法により、たとえばＡｇを積層し、光反射層３２を形成する。なお、光反射層３２には、活性層２４で発光する光の発光波長に対して高反射率を有するＡｇ（銀），Ａｌ（アルミニウム），Ｒｈ（ロジウム），Ｐｄ（パラジウム），またはこれらの合金などを用いることができる。光反射層３２の膜厚は、光取り出し効率向上の観点から、比較的厚いことが好ましく、たとえば１００ｎｍ以上であることが好ましい。
次に、図１Ｄに示すように、透明電極３１および光反射層３２を覆って、リフトオフ法により、たとえばＴｉＷ（チタン・タングステン）／Ｔｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）からなる多層金属膜を積層し、キャップ層３３を形成する。キャップ層３３は、Ａｇから構成される光反射層３２のマイグレーションを抑制する。なお、キャップ層３３には、光反射層３２のマイグレーションを抑制するとともに、自身によるマイグレーションが発生しにくい部材を用いればよい。
以上の工程により、ｐ型半導体層２５上に、透明電極３１、光反射層３２およびキャップ層３３を含むｐ側電極３０が形成される。
次に、図１Ｅに示すように、キャップ層３３上に、リフトオフ法により、Ａｕ（金）やＡｕＳｎ（金・錫），Ｃｕ（銅）などからなる第１の接合層５１を形成する。第１の接合層５１の平面形状については後述する（図２Ａおよび図２Ｂ参照）。
次に、図１Ｆに示すように、フォトレジスト４２を用いて成長基板１１を所望の半導体発光素子サイズに区画し、素子分離を行う。素子分離には、例えば、反応性イオンエッチング法（ＲＩＥ）を用いる。アンテナ出力６５０Ｗ、バイアス出力３５０Ｗ、塩素ガス流量３０ｓｃｃｍにてプロセス圧力１Ｐａになるように調整し、半導体積層２０をエッチングする。このとき、半導体積層２０は、成長基板１１に対して順テーパ状の全体的断面形状を有している。これにより、エピウエハ（成長基板１１）は、半導体発光素子毎に区画分離される。なお、フォトレジスト４２は、素子分離工程を終えた後に除去される。
次に、図１Ｇに示すように、エピウエハー（成長基板１１）と支持基板１２とを貼り合わせる。支持基板１２としては、例えば、ｎ型のＳｉ，ＳｉＣ（シリコン・炭素）を用いることができる。支持基板１２の一方の面には、第２の接合層５２が形成されている。第２の接合層５２としては、たとえばＡｕＳｎ（金・錫）層が形成されており、ＡｕＳｎ層の厚さは１〜２μｍが好ましい。第２の接続層５２の平面形状については、第１の接続層５１の平面形状と併せて、後述する（図２Ａおよび図２Ｂ参照）。
一方の面に第２の接合層５２が形成された支持基板１２を準備し、成長基板１１側の第１の接合層５１と支持基板１２側の第２の接合層５２とを重ねあわせ、ウエハーボンダー装置を用いて加熱加圧し、接合界面をＡｕＳｎ共晶化して接合する（ジョイント層）。本実施例では、例えば、３５０ｋｇの加圧、３２０℃の加熱にて、５分間接合を行う（熱圧着）。これにより、支持基板１２上に、ｐ側電極３０および半導体積層２０が固定される。なお、半導体積層２０が形成された成長基板１１と支持基板１２とが、ジョイント層（第１および第２の接合層５１，５２)を介して接合されている構造体を、貼り合せ構造体と呼ぶこととする。
その後、成長基板剥離工程を行う。この工程では、ＧａＮ系半導体積層２０が成長していない側の成長基板１１裏面より、例えば、エキシマレーザ光の様なＧａＮが分解するエネルギを有する高出力パルスレーザ光を照射して成長基板１１を半導体積層２０より分離するＬＬＯ（レーザリフトオフ）法を用いる。レーザには、照射エネルギが８００〜９００ｍＪ／ｃｍ２であり、波長が約２４８ｎｍであるＫｒＦ（クリプトン・フッ素）エキシマレーザを用いる。
図１Ｈに示すように、成長基板１１の裏面よりエキシマレーザを照射して、バッファ層２１及び下地層２２の一部を分解させ、成長基板１１とＧａＮ系半導体積層２０とを分離し、図１Ｉに示す状態とする。つまり、成長基板１１を貼り合せ構造体から分離し、図１Ｉに示す状態とする。レーザリフトオフにより発生したＧａ（ガリウム）を熱水などで除去し、その後塩酸で表面処理する。これにより、ｎ型半導体層２３が露出する。このとき、半導体積層２０は、支持基板１２に対して逆テーパ状の全体的断面形状を有している。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、水酸化カリウム、水酸化ナトリウムなどの酸やアルカリなどの薬剤も用いることができる。また、表面処理はアルゴンプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。
さらに、ｎ型半導体層２３の表面をＲＩＥ等のドライエッチング装置を用いたＣｌ（塩素）、Ａｒ（アルゴン）処理又は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）研磨装置を用いて平滑化を行いレーザ痕やレーザーダメージ層を除去する。なお、光取り出し効率を向上させるために露出したｎ型半導体層２３表面には、凹凸加工（いわゆるマイクロコーン構造）を施す事が好ましい。マイクロコーン構造は、ｎ型半導体層２３表面をたとえば水酸化カリウムなどに浸漬することにより形成することができる。
次に、リフトオフ法によりｎ側電極６１を形成する。まず図１Ｊに示すように、フォトリソグラフィ法により、ｎ側電極６１を形成しない領域にフォトレジスト４３を形成し、電子ビーム真空蒸着法により、厚さ約１ｎｍのＴｉ、厚さ約１０００ｎｍのＡｌ（アルミニウム）を順次成膜する。その後、フォトレジスト４３を除去する事により、ｎ側電極６１を所望のパターンに成形する（リフトオフ法）。
次に、図１Ｋに示すように、支持基板１２を研削研磨処理により、薄片化する。例えば、この工程により支持基板１２を約２５０μｍまで薄片化する。その後、薄片化した支持基板１２裏面にコンタクト層７０を形成する。コンタクト層７０は、例えば、電子ビーム真空蒸着法を用いて、Ｔｉ／Ｐｔ／Ａｕを順次成膜することにより形成する。なお、それぞれの膜厚は、例えば、約５０／１５０／２００ｎｍとする。
次に、図１Ｌに示すように、支持基板１２をレーザスクライブ又は、ダイシングにより分割する。以上により、窒化物半導体発光素子８０が完成する。なお、青色ＧａＮの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。
図２Ａは、上述の製造方法と同様の製造方法により作製した参考例による半導体発光素子の、半導体積層２０、および、第１，第２の接合層５１，５２の配置関係の一部を示す平面図である。図中、支持基板に対して逆テーパ状の断面形状を有する半導体積層２０に隠れる第１および第２の接合層５１，５２の周縁部は、破線によって示されている。
半導体積層２０の平面形状は、周縁部に辺部２０ｓおよび角部２０ｃを含む平面形状であり、たとえば、角部２０ｃに丸みを有する正方形状である（図３Ａ参照）。第２の接合層５２は、半導体積層２０に包含される平面形状であり、たとえば、半導体積層２０の平面形状と相似な平面形状である。第１の接合層５１は、第２の接合層５２に包含される平面形状であり、たとえば、半導体積層２０の平面形状と相似な平面形状である。図２Ａにおいて、半導体積層２０の周縁部と第１の接合層５１の周縁部との間に画定される環状領域５５の、半導体積層２０の辺部２０ｓに対応する部分の幅、および、角部２０ｃに対応する部分の幅をＬ１とする。
第２の接合層５２が半導体積層２０からはみ出して形成される場合、成長基板剥離工程（図１Ｈ参照）において、成長基板１１に照射されるレーザ光が、成長基板１１を透過して、半導体積層２０からはみ出した第２の接合層５２にも照射される。このとき、半導体積層２０からはみ出した第２の接合層５２は、レーザ光を吸収して発熱、さらに蒸発する可能性がある。蒸発した第２の接合層５２を構成する部材が逆テーパ状の半導体積層２０の側壁に付着するような場合には、ｎ型半導体層２３とｐ型半導体層２５とが電気的に短絡し、この半導体素子が発光素子として機能しなくなることが懸念される。したがって、第２の接合層５２は、平面視において半導体積層２０に包含されるように形成し、成長基板剥離工程においてレーザ光が照射されないようにすることが望ましい。
また、第２の接合層５２の面積が小さい場合、支持基板１２との接合強度が不足する可能性がある。したがって、第２の接合層５２は、半導体積層２０に包含される範囲で、できるだけ大きい面積を有することが望ましい。第２の接合層５２は、半導体積層２０に包含されるとともに、たとえば第１の接合層５１を包含するように形成することが望ましい。
本発明者らによる検討によれば、環状領域５５の幅Ｌ１が比較的広い場合、成長基板剥離工程において成長基板と半導体積層２０とを分離する際に、その分離の衝撃によって半導体積層２０の周縁部が破壊されやすいことがわかった。また、本発明者らによる更なる検討によれば、第１の接合層５１の平面形状を調整して、環状領域５５の幅Ｌ１を狭くする、たとえば２０μｍ以下にすることにより、成長基板を分離する際に生じうる半導体積層２０の破壊が抑制されることがわかった。ただし、環状領域５５の幅Ｌ１を２０μｍ程度にしても、半導体積層２０の角部２０ｃについては比較的破壊されやすいことがわかった。
図２Ｂは、第１の実施例による半導体発光素子の、半導体積層２０、および、第１，第２の接合層５１，５２の配置関係の一部を示す平面図である。本発明者らは、図２Ｂに示すように、環状領域５５の、半導体積層２０の辺部２０ｓに対応する部分の幅Ｌ１よりも、半導体積層２０の角部２０ｃに対応する部分の幅Ｌ２が狭くなるように、第１の接合層５１を形成した。具体的には、環状領域５５の、半導体積層２０の角部２０ｃに対応する部分の幅Ｌ２が１０μｍ以下になるように、第１の接合層５１を形成した。このような平面形状を有する第１の接合層５１を形成した結果、成長基板剥離工程において生じうる半導体積層２０の角部２０ｃの破壊が参考例よりも抑制されることがわかった。これは、半導体積層２０の角部２０ｃにおいて、その縁部近傍にまで第１の接合層５１が配設されていることにより、接合強度が増大したためと考えられる。これにより、製造される半導体発光素子の歩留りが参考例よりも向上すると考えられる。
図３Ａは、第１の実施例による半導体発光素子８０の全体的平面形状を示す平面図である。ｎ側電極６１は、図３Ａに示すように、ｎ型半導体層２３上に、たとえば櫛歯状になるように形成されている。なお、ｎ型電極６１の平面形状は、櫛歯状に限らず、たとえば梯子状や格子状であってもかまわない。
図３Ｂは、複数の半導体発光素子８０を含む車両用灯具の構成を示す概念図である。半導体発光素子８０は、たとえば車両用灯具として利用することが可能である。複数の半導体発光素子８０、たとえば２つの半導体発光素子８０は、それぞれ半導体発光素子アレイ８１ａ，８１ｂを構成する。図３Ｂに示す車両用灯具において、２つの半導体発光素子アレイ８１ａ，８１ｂが出射する光８２ａ，８２ｂの光路上には、それぞれレンズ８３ａ，８３ｂが配置されている。レンズ８３ａ，８３ｂは、光８２ａ，８２ｂが、車両前端部に正対した仮想鉛直スクリーン（照射面）８４上に重なり合うように設定されている。なお、半導体発光素子アレイ８１ａ，８１ｂとレンズ８３ａ，８３ｂとの間に、蛍光体層（波長変換層）８５を配置してもかまわない。
半導体発光素子アレイは、単独の半導体発光素子を複数組み合わせて構成するよりも、支持基板上に複数の半導体発光素子を集積して形成するほうが効率的である。以下に、第２の実施例として、電気的に接続された複数の半導体発光素子を単一の支持基板上に集積して形成する方法について説明する。
図４Ａ〜図４Ｉを参照して、第２の実施例による半導体発光素子の製造方法について説明する。なお、ｐ側電極を構成する光反射層を形成するまでの工程は、第１の実施例による半導体発光素子の製造方法と同等である。
図４Ａに示すように、光反射層３２を形成した後、透明電極３１および光反射層３２の周辺のｐ型半導体層２５上に、スパッタ法を用いて透明電極３１および光反射層３２と同じ膜厚の酸化シリコン等からなるエッチングストップ層３４を形成する。エッチングストップ層３４は、後述するエッチング工程（図４Ｇ参照）においてエッチングストッパとして機能する。
次に、図４Ｂに示すように、透明電極３１、光反射層３２、およびエッチングストップ層３４を含む領域に、スパッタ法を用いて膜厚３００ｎｍのＴｉＷ（チタン・タングステン）からなるキャップ層３３を形成する。キャップ層３３は光反射層３２に用いた材質の拡散を防止するためのもので、光反射層３２にＡｇを含む場合には、Ｔｉ、Ｗ、Ｐｔ、Ｐｄ、Ｍｏ、Ｒｕ、Ｉｒ及びこれらの合金をキャップ層３３として用いることができる。以上により、透明電極３１、光反射層３２およびキャップ層３３を含むｐ側電極３０が形成される。
続けて、キャップ層３３上に、スパッタ法を用いて膜厚２００ｎｍのＡｕ等からなる第１の接合層５１を形成する。なお、第１の接合層５１の平面形状は、第１の実施例の第１の接合層と同等の平面形状とする。
次に、図４Ｃに示すように、半導体積層２０を複数の素子に分割する。分割された半導体積層２０の側面は、上方に向かって断面積が減少する形状、つまり順テーパ状となる。
次に、図４Ｄに示すように、表面に膜厚約５００ｎｍの熱酸化絶縁膜１２ａが形成されたＳｉからなる支持基板１２を用意し、その上に抵抗加熱蒸着法を用いて膜厚１μｍのＡｕＳｎ（Ｓｎ：２０ｗｔ％）等からなる第２の接合層５２を形成する。支持基板１２は熱膨張係数がサファイア（７．５×１０−６／Ｋ）やＧａＮ（５．６×１０−６／Ｋ）に近く、熱伝導率が高い材料が好ましい。例えば、Ｓｉ、ＡｌＮ、Ｍｏ、Ｗ、ＣｕＷ等を用いることができる。第１の接合層５２の材質と第２の接合層５２の材質は、融着接合が可能な、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ｐｄ−Ｉｎ、Ｃｕ−Ｉｎ、Ｃｕ−Ｓｎ、Ａｇ−Ｓｎ、Ａｇ−Ｉｎ、Ｎｉ−Ｓｎ等を含む金属や、拡散接合が可能なＡｕを含む金属を用いることができる。なお、第２の接合層５２の平面形状は、前述の第１の実施例の第２の接合層と同等の平面形状とする。
次に、図４Ｅに示すように、第１の接合層５１と第２の接合層５２を接触させ、圧力３ＭＰａで加圧した状態で３００℃に加熱して１０分間保持した後、室温まで冷却することにより融着接合（ジョイント層）を行う。このとき、第２の接合層５２は、平面視において、半導体積層２０に包含されるとともに、第１の接合層５１を包含するように配置する。
その後、ＵＶエキシマレーザの光を成長基板１１の裏面側から照射し、バッファ層および下地層を加熱分解することで、図４Ｆに示すように、レーザリフトオフによる成長基板１１の剥離を行う。
次に、図４Ｇに示すように、半導体積層２０の端部が露出するようにフォトレジスト４５を形成する。その後、塩素ガスを用いたドライエッチング法により、フォトレジスト４５から露出した半導体積層２０の端部をエッチングストップ層３４が露出するまでエッチングする。これにより、半導体積層２０の側壁は、支持基板１２を下にした場合に上方に向かって断面積が減少する順テーパ状となる。なお、半導体積層２０をドライエッチングする際、平面視においてドライエッチングされる前の半導体積層２０に覆われていない支持基板１２（ないし熱酸化絶縁膜１２ａ）表面には、溝部１３が形成される。平面視において、溝部１３が画定する領域をデバイス領域と呼ぶこととする。デバイス領域は、ドライエッチングされる前の半導体積層２０の平面形状に対応する平面形状を有する。デバイス領域の平面形状については、第１および第２の平面形状と併せて、後述する（図５Ａ参照）。
次に、図４Ｈに示すように、上述した工程で形成した素子の上面全体に、化学気相堆積（ＣＶＤ）等により酸化シリコン等からなる保護膜（絶縁膜）６２を形成し、その後、半導体積層２０上に形成された保護膜６２の一部を、緩衝フッ酸を用いてエッチングして、ｎ型半導体層２３の表面の一部を露出させる。
次に、図４Ｉに示すように、電子ビーム蒸着法により、膜厚１０ｎｍのＴｉ層、膜厚３００ｎｍのＡｌ層、膜厚２μｍのＡｕ層をこの順序で積層し、リフトオフによってパターニングすることにより、ｎ型半導体層２３表面に配置されるｎ側電極６３、および、そのｎ側電極６３と隣接する半導体発光素子のｐ側電極３０とを電気的に接続する引き出し電極６４を同時に形成する。半導体積層２０が支持基板１２に対して順テーパ状に形成されているため、容易に引き出し電極６４を形成し、複数の半導体発光素子を電気的に接続することが可能である。以上により、単一の支持基板上に複数の窒化物半導体発光素子９０が集積して形成される半導体発光素子アレイ９１が完成する。
図５Ａは、第２の実施例による半導体発光素子の、半導体積層２０、第１，２の接合層５１，５２、およびデバイス領域１５の配置関係の一部を示す平面図である。デバイス領域１５は、支持基板に対して逆テーパ状の半導体積層２０を順テーパ状にドライエッチングする際に支持基板表面に形成される溝部１３によって画定される領域である。なお、図中、溝部１３は、斑点模様で示されている。
半導体積層２０は、支持基板に対して順テーパ状になるようにドライエッチングされるため、たとえば、第１の接合層５１に包含される平面形状になっている。これにより、第２の実施例の場合、半導体積層２０と第１の接合層５１との配置関係から、半導体積層２０の周縁部、特に角部が破壊されにくい状態で成長基板剥離工程が実施されたかどうかを特定することはできない。
しかしながら、デバイス領域１５は、ドライエッチングする前の半導体積層２０の平面形状に対応する平面形状を有している。デバイス領域１５の周縁部と第１の接合層５１の周縁部との間に画定される環状領域５６は、ドライエッチングされる前の半導体積層２０の周縁部と第１の接合層２０の周縁部との間に画定される環状領域（図２Ｂに示す環状領域５５）に対応した平面形状になっている。したがって、環状領域５６の、デバイス領域１５の角部１５ｃに対応する部分の幅Ｌ２が、デバイス領域１５の辺部１５ｓに対応する部分の幅Ｌ１よりも狭くなっていることを確認することにより、半導体積層２０の周縁部、特に角部が破壊されにくい状態で成長基板剥離工程が実施されたことを容易に推察することが可能である。
図５Ｂは、第２の実施例の変形例による半導体発光素子の、半導体積層２０、第１，２の接合層５１，５２、およびデバイス領域１５の配置関係の一部を示す平面図である。第１の接合層５１の平面形状は、図５Ａに示すような角部が膨らんでいるような形状であって、その曲率がデバイス領域１５の角部の曲率よりも大きい形状であってもよい。また、第１の接合層５１の平面形状は、角部が膨らんでいるような形状に限らず、図５Ｂに示すような矩形状であってもかまわないであろう。さらに、第２の接合層５２の平面形状も、デバイス領域１５に相似な形状に限らず、角部が膨らんでいるような形状ないし矩形状にしても良いであろう。なお、このような第１および第２の接合層の平面形状が、第１の実施例による半導体発光素子に適用されてもよいことは当業者にとっては自明であろう。
図６Ａは、第２の実施例による半導体発光素子９０を含む半導体発光素子アレイ９１の全体的平面形状を示す平面図である。なお、図６Ａに示すＩＶＩ−ＩＶＩ断面は、図４Ｉに示す断面図に対応する。ここでは、支持基板１２上に、４つの半導体発光素子９０ａ〜９０ｄが集積する例を示す。ｎ側電極６３は、図６Ａに示すように、半導体積層２０（ｎ型半導体層２３）上に、半導体発光素子９０ａ〜９０ｄが配列する方向に延在して形成されている。ｎ側電極６３は、引き出し電極を介して、隣接する半導体発光素子、図６Ａにおいては当該半導体発光素子の左側に配置される半導体発光素子、のｐ側電極３０に電気的に接続されている。
図６Ｂは、第２の実施例の他の例による半導体発光素子アレイを示す平面図である。ｎ側電極６３は、図６Ｂに示すように、半導体発光素子９０ａ〜９０ｄが配列する方向と直交する方向に延在して形成されていてもよいであろう。この場合、たとえば、図６Ｂに示す半導体発光素子９０ｂのｐ側電極３０は、半導体発光素子９０ａが配置される領域まで伸長されて半導体発光素子９０ａのｎ側電極６３ないし引き出し電極と接続するような形状になるであろう。
図６Ｃは、複数の半導体発光素子アレイ９１を含む車両用灯具の構成を示す概念図である。図６Ｃに示す車両用灯具において、２つの半導体発光素子アレイ９１ａ，９１ｂが出射する光９２ａ，９２ｂの光路上には、それぞれレンズ８３ａ，８３ｂが配置されている。レンズ８３ａ，８３ｂは、光９２ａ，９２ｂが、車両前端部に正対した仮想鉛直スクリーン（照射面）８４上に重なり合うように設定されている。なお、半導体発光素子アレイ８１ａ，８１ｂとレンズ８３ａ，８３ｂとの間に、蛍光体層（波長変換層）８５を配置してもかまわない。
以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１１ 成長基板、
１２ 支持基板、
１２ａ 酸化絶縁膜、
１３ 溝部、
１５ デバイス領域、
１５ｃ デバイス領域の角部、
１５ｓ デバイス領域の辺部、
２０ 半導体積層、
２０ｃ 半導体積層の角部、
２０ｓ 半導体積層の辺部、
２１ バッファ層、
２２ 下地層、
２３ ｐ型半導体層、
２４ 活性層、
２５ ｎ型半導体層、
３０ ｐ側電極、
３１ 透明電極、
３２ 反射電極、
３３ キャップ層、
３４ エッチングストップ層、
３９ ＩＴＯ膜、
４１〜４５ フォトレジスト、
５１ 第１の接合層、
５２ 第２の接合層、
５５，５６ 環状領域、
６１，６３ ｎ側電極、
６２ 保護膜、
６４ 引き出し電極、
７０ コンタクト層、
８０ 半導体発光素子（第１の実施例）、
８１ 半導体発光素子アレイ、
８２ 半導体発光素子アレイからの出射光、
８３ レンズ、
８４ 照射面、
８５ 蛍光体層、
９０ 半導体発光素子（第２の実施例）、
９１ 半導体発光素子アレイ、
９２ 半導体発光素子アレイからの出射光。

Claims (10)

  1. 支持基板と、
    前記支持基板上方に配置され、少なくともｐ型半導体層、活性層、および、ｎ型半導体層を含み、該支持基板に対して逆テーパ状の全体的断面形状を有する半導体積層と、
    前記半導体積層と前記支持基板との間に配置され、該半導体積層側に配置される第１の接合層、および、該支持基板側に配置される第２の接合層、を含み、該第１および第２の接合層が接合することにより、該半導体積層および該支持基板の相対的位置関係を固定するジョイント層と、
    を含む断面構造を有し、平面視において、
    前記第１の接合層は、前記第２の接合層に包含される平面形状を有し、
    前記第２の接合層は、前記半導体積層に包含される平面形状を有し、
    前記半導体積層は、周縁部に辺部および角部を含む平面形状を有し、
    前記半導体積層の周縁部と前記第１の接合層の周縁部との間に画定される環状領域において、該半導体積層の角部に対応する部分の幅を第１の幅とし、該半導体積層の辺部に対応する部分の幅を第２の幅としたとき、該第１の幅が該第２の幅よりも狭い半導体発光素子。
  2. 前記第１の幅は１０μｍ以下である請求項１記載の半導体発光素子。
  3. 前記第２の幅は２０μｍ以下である請求項１または２記載の半導体発光素子。
  4. 請求項１〜３いずれか１項記載の半導体発光素子と、
    前記半導体発光素子から出射される光の光路上に配置された光学系と、
    を含む車両用灯具。
  5. 支持基板と、
    前記支持基板上方に配置され、少なくともｐ型半導体層、活性層、および、ｎ型半導体層を含み、該支持基板に対して順テーパ状の全体的断面形状を有する半導体積層と、
    前記半導体積層と前記支持基板との間に配置され、該半導体積層側に配置される第１の接合層、および、該支持基板側に配置される第２の接合層、を含み、該第１および第２の接合層が接合することにより、該半導体積層および該支持基板の相対的位置関係を固定するジョイント層と、
    を含む断面構造を有し、平面視において、
    前記支持基板の表面には、前記半導体積層および前記ジョイント層を取り囲んで、デバイス領域を画定する溝部が形成されており、
    前記第１の接合層は、前記第２の接合層に包含される平面形状を有し、
    前記第２の接合層は、前記デバイス領域に包含される平面形状を有し、
    前記デバイス領域は、周縁部に辺部および角部を含む平面形状を有し、
    前記デバイス領域の周縁部と前記第１の接合層の周縁部との間に画定される環状領域において、該デバイス領域の角部に対応する部分の幅を第１の幅とし、該デバイス領域の辺部に対応する部分の幅を第２の幅としたとき、該第１の幅が該第２の幅よりも狭い半導体発光素子。
  6. 前記支持基板上方には、前記半導体積層および前記ジョイント層が複数配置されており、
    前記支持基板表面には、前記複数の半導体積層およびジョイント層各々を取り囲む溝部が複数形成されており、
    前記複数の半導体積層は、それぞれ電気的に直列に接続されている請求項５記載の半導体発光素子。
  7. 請求項５または６記載の半導体発光素子と、
    前記半導体発光素子から出射される光の光路上に配置される光学系と、
    を含む車両用灯具。
  8. （ａ）成長基板上方に、少なくともｎ型半導体層、活性層、およびｐ型半導体層を積層する工程と、
    （ｂ）前記ｐ型半導体層上に、第１の接合層を形成する工程と、
    （ｃ）前記ｎ型半導体層、前記活性層、および前記ｐ型半導体層含み、該成長基板に対して順テーパ状の全体的断面形状を有するとともに、平面視で前記第１の接合層を包含し、かつ、周縁部に辺部および角部を含む平面形状を有する半導体積層を形成する工程と、
    （ｄ）前記半導体積層および前記第１の接合層が形成された前記成長基板と、表面に第２の接合層が形成された支持基板と、を、平面視で、該第２の接合層が該半導体積層に包含されるとともに該第１の接合層を包含するように配置して、該第１および第２の接合層を接合することにより、該成長基板、該半導体積層および該支持基板を含む貼り合せ構造体を形成する工程と、
    （ｅ）前記成長基板を、前記貼り合せ構造体から分離する工程と、
    を含み、
    前記工程（ｃ）において、前記半導体積層の周縁部と前記第１の接合層の周縁部との間に画定される環状領域の、該半導体積層の角部に対応する部分の幅を第１の幅とし、該半導体積層の辺部に対応する部分の幅を第２の幅としたとき、前記第１の接合層は、該第１の幅が該第２の幅よりも狭くなるように形成される半導体発光素子の製造方法。
  9. 前記工程（ｃ）において、前記第１の接合層は、前記第１の幅が１０μｍ以下になるように形成される請求項８記載の半導体発光素子の製造方法。
  10. 前記工程（ｃ）において、前記第１の接合層は、前記第２の幅が２０μｍ以下になるように形成される請求項８または９記載の半導体発光素子の製造方法。
JP2012063913A 2012-03-21 2012-03-21 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法 Expired - Fee Related JP5992702B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012063913A JP5992702B2 (ja) 2012-03-21 2012-03-21 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法
US13/845,063 US9024332B2 (en) 2012-03-21 2013-03-17 Semiconductor light emitting element
EP13001455.8A EP2642533B1 (en) 2012-03-21 2013-03-21 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012063913A JP5992702B2 (ja) 2012-03-21 2012-03-21 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013197380A JP2013197380A (ja) 2013-09-30
JP5992702B2 true JP5992702B2 (ja) 2016-09-14

Family

ID=47912879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012063913A Expired - Fee Related JP5992702B2 (ja) 2012-03-21 2012-03-21 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US9024332B2 (ja)
EP (1) EP2642533B1 (ja)
JP (1) JP5992702B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847445B2 (en) * 2012-04-05 2017-12-19 Koninklijke Philips N.V. LED thin-film device partial singulation prior to substrate thinning or removal
JP6040007B2 (ja) 2012-11-14 2016-12-07 スタンレー電気株式会社 発光装置及びその製造方法
DE102013109316A1 (de) * 2013-05-29 2014-12-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP2016086030A (ja) * 2014-10-23 2016-05-19 スタンレー電気株式会社 発光装置及びその製造方法
JP6452651B2 (ja) * 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
CN111656542B (zh) * 2018-07-05 2023-06-13 世迈克琉明有限公司 半导体发光元件及其制造方法
FR3091028B1 (fr) * 2018-12-20 2022-01-21 Commissariat Energie Atomique Dispositif optoélectronique à jonction PN
FR3090999B1 (fr) * 2018-12-20 2022-01-14 Commissariat Energie Atomique Procédé de fabrication d'un composant semiconducteur à base d'un composé III-N

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP5232971B2 (ja) * 2006-04-28 2013-07-10 豊田合成株式会社 窒化物系半導体発光素子の製造方法
JP4910664B2 (ja) * 2006-11-30 2012-04-04 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US7781241B2 (en) * 2006-11-30 2010-08-24 Toyoda Gosei Co., Ltd. Group III-V semiconductor device and method for producing the same
JP2011040425A (ja) * 2009-08-06 2011-02-24 Stanley Electric Co Ltd 半導体発光装置及び半導体発光装置の製造方法
JP4886869B2 (ja) * 2010-03-03 2012-02-29 株式会社東芝 半導体発光素子およびその製造方法
WO2012016377A1 (en) * 2010-08-03 2012-02-09 Industrial Technology Research Institute Light emitting diode chip, light emitting diode package structure, and method for forming the same
JP5041307B2 (ja) * 2011-02-04 2012-10-03 スタンレー電気株式会社 車両用前照灯

Also Published As

Publication number Publication date
EP2642533B1 (en) 2018-12-26
US20130248918A1 (en) 2013-09-26
US9024332B2 (en) 2015-05-05
EP2642533A2 (en) 2013-09-25
JP2013197380A (ja) 2013-09-30
EP2642533A3 (en) 2015-05-27

Similar Documents

Publication Publication Date Title
JP5992702B2 (ja) 半導体発光素子、および、車両用灯具、ならびに、半導体発光素子の製造方法
CN101673794B (zh) 发光元件
JP2007536732A (ja) ＳｉＣ基板上に形成されたＧａＮ膜に対するリフトオフプロセスおよびその方法により作製されたデバイス
JP2014056984A (ja) 半導体発光素子、車両用灯具及び半導体発光素子の製造方法
JP2013008817A (ja) 半導体発光素子及びその製造方法
JP6068165B2 (ja) 半導体光学装置、および半導体光学装置の製造方法
JP2007158133A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
EP2426741B1 (en) Method of fabricating a semiconductor light emitting device
JP2014207327A (ja) 半導体発光素子
JP2012174902A (ja) 窒化物半導体発光素子の製造方法
JP4920249B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2014007252A (ja) 半導体発光素子、および、半導体発光素子の製造方法
TWI489651B (zh) 發光二極體之製造方法及切斷方法
TW201414004A (zh) 發光二極體的製作方法
JP5041653B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
JP5940315B2 (ja) 半導体発光素子及びその製造方法
US8952415B2 (en) Semiconductor light emitting element, method of manufacturing the same, and vehicle lighting unit utilizing the same
JP2007158131A (ja) Ｉｉｉ族窒化物系化合物半導体光素子
JP2012222033A (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP4918245B2 (ja) 発光ダイオード及びその製造方法
TWI464797B (zh) 發光二極體之製造方法、切斷方法以及發光二極體
JP2012169667A (ja) 半導体発光素子及びその製造方法
JP2013214728A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2007158130A (ja) Ｉｉｉ族窒化物系化合物半導体光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160818

R150 Certificate of patent or registration of utility model

Ref document number: 5992702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees