JP4910664B2 - Ｉｉｉ−ｖ族半導体素子の製造方法 - Google Patents

Description

本発明は、成長基板上にIII −Ｖ族半導体からなるｎ層とｐ層とを成長させて、ｐ層上の電極層をハンダを用いて支持基板と接合した後、レーザーリフトオフにより成長基板を除去して半導体素子を製造する方法に関する。特に、ｐ層とｎ層との側面における電気的短絡や、レーザーリフトオフ時に半導体素子端面に生じる恐れのある割れから保護する方法およびその半導体素子構造に関するものである。

III 族窒化物半導体を成長させる基板として、一般的に化学的、熱的に安定しているサファイア基板が用いられているが、サファイアには伝導性がなく、縦方向に電流を流すことができない。また、サファイアには明確な劈開面がなく、ダイシングが困難である。また、サファイアは熱伝導性も低く、半導体素子の放熱を阻害する。さらに、半導体層とサファイア基板の接合面での全反射や、半導体層での光閉じ込めがあり、外部量子効率が低い。光の取り出し効率を向上させるために光取り出し面を凹凸加工することも考えられるが、サファイアはこの加工が容易ではない。

この問題を解決する技術として、レーザーリフトオフ法が知られている。レーザーを照射し、サファイア基板を分離除去する方法である。

特許文献１には、サファイア基板上にIII 族窒化物半導体素子を形成した後、エッチングにより溝を形成して各素子ごとに分離させ、サファイア基板上に成長させたIII 族窒化物半導体素子と支持基板とを接合した後、レーザーリフトオフを実施する方法が示されている。溝の内部に残った気体がレーザーにより熱膨張してIII 族窒化物半導体素子にクラックが生じていたが、特許文献１は、溝の内部に誘電体を充填することで気体を排除して、これによるクラックの発生を防止できる旨の記述がある。

また、特許文献２には、溝の内部にフォトレジストを満たし、III 族窒化物半導体素子と支持基板とを接合するのではなく、III 族窒化物半導体素子の上部に金属層を形成した後、レーザーリフトオフを実施する方法が示されている。溝に形成されたフォトレジストは、その金属層を形成するときに溝の中に金属が入ることを防止するためのものであることが説明されている。

また、特許文献３には、傾斜した半導体素子端面にＳｉＯ₂ やＡｌ₂ Ｏ₃ などの保護膜およびシード金属膜を形成し、溝と半導体素子上部に金属層を形成した後、レーザーリフトオフを実施する方法が示されている。
特開２００５−３３３１３０ 特表２００５−５２２８７３ 特開２００６−１３５３２１

レーザーリフトオフ工程においては、サファイア基板を分離させる時に、III 族窒化物半導体素子端面に物理的衝撃が加わり、端面が割れ落ちてしまう場合がある。しかしながら、特許文献１〜３には、この物理的衝撃によって生じる半導体素子端面の割れを防止する方法については示されていない。

また、特許文献３では、成長基板と保護膜とが強固に接合しているため、サファイア基板の分離の際、保護膜が剥離し、半導体素子にクラックが発生する。さらに、ダイシング時には半導体素子上部に形成された金属層を切断しなければならない点も問題である。また、特許文献２、３は、支持基板との貼り合わせ接合によるものではない。

支持基板との貼り合わせ接合の場合は、次のような問題がある。ｐ型活性化の必要から成長基板上には、先にｎ層が形成され、のちにｐ層が形成される。ｎ層は厚くできるが、ｐ層は厚くすることが難しく薄い。そのため、ハンダによりｐ層と支持基板を接合する構造では、支持基板とｎ層の距離が近い。したがって、ダイシングやウェハ接合時にハンダや金属が半導体素子の側面に付着し、ｐ層とｎ層とが短絡してしまう。

そこで本発明の目的は、基板上に先にｎ層が形成され、のちにｐ層が形成された半導体層を、各半導体素子ごとに分離させ、半田を介して支持基板と接合させてからレーザーリフトオフを用いて基板を除去する場合において、半導体素子の端面でｎ層とｐ層とが短絡することを防止すること、および、基板の分離での物理的衝撃によって生じる恐れのある半導体素子端面の割れを防止することにある。

第１の発明は、III −Ｖ族半導体で構成された半導体素子の製造方法において、基板上に、ｐ電極および低融点金属拡散防止層を上面に有し、互いに分離された複数の半導体素子を形成する工程と、基板上面の、少なくとも半導体素子端面近傍に、基板および誘電体からなる端面保護膜に対する接合強度が、基板と端面保護膜の接合強度より弱いバッファ層を形成する工程と、半導体素子の端面を覆うように、端面保護膜を形成する工程と、半導体素子と伝導性の支持基板を低融点金属層を介して接合する工程と、レーザーリフトオフにより基板を除去する工程と、バッファ層を除去する工程と、を有することを特徴とする半導体素子の製造方法である。
この製造方法により、基板と端面保護膜とは直接接合していないこととなる。
バッファ層の除去後には、半導体素子の表面と端面保護膜の上端面との間に、バッファ層の膜厚に応じた段差が生じる。

端面保護膜は、１００ｎｍ〜５００ｎｍであることが望ましい。この端面保護膜は、たとえば、プラズマＣＶＤ法により形成できる。半導体素子上面に、ｐ電極および低融点金属拡散防止層の形成されていない領域がある場合は、その領域に端面保護膜が形成されてもよい。

ｐ電極にはＡｇ、Ｒｈ、Ｐｔ、Ｒｕやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属が望ましい。他には、Ｎｉ、Ｎｉ合金、Ａｕ合金などを用いることができる。また、ＩＴＯなどの透明電極膜と高反射金属膜からなる複合層であってもよい。低融点金属拡散防止層には、Ｔｉ／Ｎｉ／ＡｕなどのＴｉ／Ｎｉを含む多層膜、Ｗ／Ｐｔ／ＡｕなどのＷ／Ｐｔを含む多層膜などを用いることができる。低融点金属拡散防止層は、低融点金属層の金属が低融点金属拡散防止層を超えて拡散するのを防止する層である。低融点金属層には、Ａｕ−Ｓｎ層、Ａｕ−Ｓｉ層、Ａｇ−Ｓｎ−Ｃｕ層、Ｓｎ−Ｂｉ層などの金属共晶層や、低融点金属ではないが、Ａｕ層、Ｓｎ層、Ｃｕ層などを用いることができる。

半導体素子のｎ層、ｐ層は、組成の異なる複数の層からなる多重層であってもよく、真性半導体層を含んでいてもよい。また、ｎ層とｐ層の間にＭＱＷ、ＳＱＷなどの活性層があってもよい。

支持基板には、Ｓｉ基板、ＧａＡｓ基板、Ｃｕ基板、Ｃｕ−Ｗ基板などの伝導性の基板を用いる。

半導体素子の端面にバッファ層が付着すると、その部分に誘電体が形成されないため望ましくない。そのため、半導体素子の端面はなるべく傾斜のないことが望ましく、基板に対して垂直になっていることが最も望ましい。また、バッファ層の膜厚は、なるべく薄いことが望ましい。端面保護膜の形成される領域を広くできるからである。バッファ層としては、レジストなどの有機膜やＡｕ膜を用いることができる。

バッファ層は、基板と端面保護膜の端面との間に形成されていればよく、基板上面の半導体素子端面近傍に形成されていれば、それを満たす。もちろん、基板上面の全面に形成されていてもかまわない。たとえば、基板と半導体素子を覆うようにバッファ層を形成した後、基板上面以外に形成されたバッファ層を除去することで形成してもよい。

第２の発明は、第１の発明において、バッファ層は、レジスト膜またはＡｕ膜であることを特徴とする半導体素子の製造方法である。

レジスト膜を用いる場合は、１μｍ以下であることが望ましい。Ａｕ膜を用いる場合は、半導体素子の端面に付着した場合に洗浄、除去する必要があるため、膜厚は２５〜５０ｎｍであることが望ましい。

第３の発明は、第１の発明又は第２の発明において、端面保護膜は、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、酸化アルミニウムのいずれかにより形成されていることを特徴とする半導体素子の製造方法である。

第４の発明は、第１の発明から第３の発明において、低融点金属層は、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｇ−Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉのいずれかにより形成されていることを特徴とする半導体素子の製造方法である。

第５の発明は、第１の発明から第４の発明において、半導体素子は、III 族窒化物半導体で構成されていることを特徴とする半導体素子の製造方法である。

第６の発明は、第１の発明から第５の発明において、半導体素子は、発光素子であることを特徴とする半導体素子の製造方法である。

第１の発明によると、半導体素子の端面が誘電体からなる端面保護膜で覆われるため、ｐ層が薄いことにより半導体素子の端面でｎ層とｐ層とが低融点金属により短絡することを防止できる。また、支持基板との接合後のレーザーリフトオフ時の基板除去による物理的衝撃で生じる恐れのある半導体素子端面の割れを防止することができる。

また、第１の発明では、基板と端面保護膜との間にバッファ層を設けている。これは、次の理由による。レーザーリフトオフでの基板の除去は、物理的衝撃を伴うため、基板と端面保護膜の剥がれ方が安定していない。そのため、端面保護膜のみを形成した場合、基板の除去時に端面保護膜が半導体素子端面から剥がれてしまい、保護膜としての機能を発揮できないこともある。そこでバッファ層を設けることで、基板を除去する際の端面保護膜への物理的衝撃を緩和することができ、端面保護膜が半導体素子端面から剥がれるのを防止できる。したがって、端面保護膜が、端面保護の機能を損なうことがなく、端面保護膜のみを形成する場合より半導体素子端面の割れを防止する効果が大きい。

以上のように、本発明の効果により、半導体素子の製造不良が減少し、歩留りが向上する。

以下、本発明の具体的な実施例について図を参照しながら説明するが、本発明は実施例に限定されるものではない。

図１は、実施例１のレーザーリフトオフによる発光素子の製造工程を示す図である。

まず、サファイア基板１０上に、エピタキシャル成長によりIII 族窒化物半導体層１１を作製し、各発光素子１２を形成する領域の上面に、ｐ電極１３と低融点金属拡散防止層１４を形成する（図１Ａ）。ｐ電極には、Ａｇ、Ｒｈ、Ｐｔ、Ｒｕやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属や、Ｎｉ、Ｎｉ合金、Ａｕ合金などを用いることができる。また、ＩＴＯなどの透明電極膜と高反射金属膜からなる複合層であってもよい。低融点金属拡散防止層１４には、Ｔｉ／Ｎｉ／ＡｕなどのＴｉ／Ｎｉを含む多層膜、Ｗ／Ｐｔ／ＡｕなどのＷ／Ｐｔを含む多層膜などを用いる。III 族窒化物半導体層１１は、図２に示すように、ｎ型層１００、ＭＱＷ層１０１、ｐ型層１０２で構成されている。

次に、III 族窒化物半導体層１１の所定の場所をサファイア基板１０が露出するまでエッチングすることで複数の発光素子１２に分離させる（図１Ｂ）。発光素子１２の端面は垂直になるようエッチングした。

次に、上面全体にバッファ層としてレジスト膜１５を形成する。このとき、発光素子１２の端面は垂直になっているため、その端面にはレジスト膜１５は形成されない。このレジスト膜１５は、発光素子１２のサファイア基板１０と接続するｎ型層１００よりも薄ければよいが、なるべく薄いことが望ましい。ｎ型層１００よりも厚ければ、次工程において、その端面部分に端面保護膜が形成されず、短絡防止効果がなくなる。通常、そのｎ型層は２μｍ〜４μｍ程度の膜厚であるから、レジスト膜は１μｍ以下の膜厚であることが望ましい。その後、発光素子１２の表面に形成されたレジスト膜１５は除去する（図１Ｃ）。

バッファ層として、レジスト以外にＡｕを用いてもよい。Ａｕが発光素子１２の端面に付着した場合には除去する必要があるため、Ａｕ膜は２５〜５０ｎｍ程度の膜厚とすることが望ましい。５０ｎｍ以上では、端面に付着したＡｕを除去するのが容易でなく望ましくない。２５ｎｍ以下では、粒状の粒界成長となる可能性があり望ましくない。レジストには、ポリイミドなども用いることができる。

次に、発光素子１２の端面と、ｐ電極１３および低融点金属拡散防止層１４の形成されていない発光素子１２の上面１２１に、プラズマＣＶＤ法によりＳｉＯ₂ からなる端面保護膜１６を形成する（図１Ｄ）。この端面保護膜１６は、発光素子１２の端面において、ｎ型層１００とｐ型層１０２が短絡するのを防止するためのものである。膜厚は１００ｎｍ〜５００ｎｍ程度が望ましい。１００ｎｍ以下では、発光素子１２の端面と端面保護膜１６との密着性が低くなるので好ましくなく、５００ｎｍ以上では、その後のパターニング時に、多大なエッチング時間が必要なため望ましくない。ＳｉＯ₂ 以外には、Ｓｉ₃ Ｎ₄ （窒化ケイ素）、ＺｒＯ₂ （酸化ジルコニウム）、ＮｂＯ（酸化ニオブ）、Ａｌ₂ Ｏ₃ （酸化アルミニウム）などを用いることができる。

次に、低融点金属拡散防止層１４と端面保護膜１６の上面に再度低融点金属拡散防止層１７を形成し、その低融点金属拡散防止層１７上面に低融点金属層１８を形成する（図１Ｅ）。低融点金属層１８には、Ａｕ−Ｓｎ層、Ａｕ−Ｓｉ層、Ａｇ−Ｓｎ−Ｃｕ層、Ｓｎ−Ｂｉ層などの金属共晶層や、低融点金属ではないが、Ａｕ層、Ｓｎ層、Ｃｕ層などを用いることができる。

端面保護膜１６、低融点金属拡散防止層１７は、フォトリソグラフィにより、所定パターンに形成される。

次に、Ｓｉからなる支持基板１９の上面に形成された低融点金属層２０を介して、支持基板１９と低融点金属層１８を接合する（図１Ｆ）。支持基板１９として、Ｓｉの他にＧａＡｓ、Ｃｕ、Ｃｕ−Ｗを用いることができる。低融点金属拡散防止層１４、１７は、低融点金属層１８、２０の金属が、低融点金属拡散防止層１４、１７を超えて拡散するのを防止するための層である。

そして、レーザーリフトオフにより、サファイア基板１０を分離除去する（図１Ｇ）。レーザーの照射は、波長２４８ｎｍのＫｒＦレーザーを、０．７Ｊ／ｃｍ² 以上の条件で、ウェハに光照射する。レジスト膜１５とサファイア基板１０との接合強度、および、レジスト膜１５と端面保護膜１６との接合強度は弱いため、容易に剥離する。したがって、レジスト膜１５の存在により、サファイア基板１０を除去する際の物理的衝撃が、直接端面保護膜１６に伝わることがない。そのため、端面保護膜１６が破損し、剥がれ落ちることを防止することができ、その結果、発光素子１２の端面にも割れが生じない。なお、サファイア基板１０を除去する際に、レジスト膜１５も剥離し、除去される場合があるが、次工程において除去されるものであるから問題はない。

次に、レジスト膜１５を洗浄除去する（図１Ｈ）。レジスト膜１５の替わりにバッファ層としてＡｕ膜を用いた場合は、ヨウ素系エッチング液を塗布することで洗浄除去できる。このレジスト膜１５の除去により、発光素子１２の表面と端面保護膜１６の上端面との間に、レジスト膜１５の厚さ分の段差Ｄが生じる。この段差Ｄは、のちの工程で端面保護膜１６と同一または他の材料によって埋めてもよい。

その後、ｎ電極を形成し、ダイシングすることで、支持基板１９上に形成された、個々の発光素子１２が製造される。低融点金属層２０が切断される際、金属粉が発生するが、端面保護膜１６が形成されているため、発光素子１２の端面は保護され、ｎ型層１００とｐ型層１０２間の短絡が防止されている。

実施例１は、発光素子の製造方法であったが、本発明は発光素子に限るものではなく、レーザーリフトオフにより製造されるあらゆる半導体素子に適用できるものである。また、III 族窒化物半導体で構成された半導体素子に限らず、ＧａＡｓやＧａＰなど、III −Ｖ族半導体で構成された半導体素子に対しても、本発明は適用できる。

また、実施例１では、ｐ電極１３と低融点金属拡散防止層１４を形成した後にエッチングで各発光素子１２に分離しているが、エッチングで各発光素子１２に分離した後にｐ電極１３と低融点金属拡散防止層１４を形成してもよい。また、バッファ層は、サファイア基板１０上の発光素子１２端面付近にのみ形成されるよう、あらかじめパターニングしておいてもよい。後のバッファ層の除去がより容易になる。

本発明によって、レーザーリフトオフによる半導体素子製造の歩留りを向上できる。

実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 実施例１の発光素子の製造工程を示す図。 III 族窒化物半導体層の構成を示す図。

１０：サファイア基板
１１：III 族窒化物半導体層
１２：発光素子
１３：ｐ電極
１４、１７：低融点金属拡散防止層
１５：バッファ層
１６：端面保護膜
１８、２０：低融点金属層
１９：支持基板
１００：ｎ型層
１０１：ＭＱＷ層
１０２：ｐ型層

Claims (6)

1. III −Ｖ族半導体で構成された半導体素子の製造方法において、
   基板上に、ｐ電極および低融点金属拡散防止層を上面に有し、互いに分離された複数の前記半導体素子を形成する工程と、
   前記基板上面の、少なくとも前記半導体素子端面近傍に、前記基板および誘電体からなる端面保護膜に対する接合強度が、前記基板と前記端面保護膜の接合強度より弱いバッファ層を形成する工程と、
   前記半導体素子の端面を覆うように、前記端面保護膜を形成する工程と、
   前記半導体素子と伝導性の支持基板を低融点金属層を介して接合する工程と、
   レーザーリフトオフにより前記基板を除去する工程と、
   前記バッファ層を除去する工程と、
   を有することを特徴とする半導体素子の製造方法。
2. 前記バッファ層は、レジスト膜またはＡｕ膜であることを特徴とする請求項１に記載の半導体素子の製造方法。
3. 前記端面保護膜は、二酸化ケイ素、窒化ケイ素、酸化ジルコニウム、酸化ニオブ、酸化アルミニウムのいずれかにより形成されていることを特徴とする請求項１又は請求項２に記載の半導体素子の製造方法。
4. 前記低融点金属層は、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｇ−Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉのいずれかにより形成されていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体素子の製造方法。
5. 前記半導体素子は、III 族窒化物半導体で構成されていることを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体素子の製造方法。
6. 前記半導体素子は、発光素子であることを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体素子の製造方法。

Images