KR100595884B1 - 질화물 반도체 소자 제조 방법 - Google Patents

질화물 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100595884B1
KR100595884B1 KR1020040035299A KR20040035299A KR100595884B1 KR 100595884 B1 KR100595884 B1 KR 100595884B1 KR 1020040035299 A KR1020040035299 A KR 1020040035299A KR 20040035299 A KR20040035299 A KR 20040035299A KR 100595884 B1 KR100595884 B1 KR 100595884B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor unit
substrate
bonding
forming
Prior art date
Application number
KR1020040035299A
Other languages
English (en)
Other versions
KR20050110333A (ko
Inventor
김종욱
서정훈
장준호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040035299A priority Critical patent/KR100595884B1/ko
Priority to US11/127,656 priority patent/US7371594B2/en
Priority to EP05291013A priority patent/EP1598875A3/en
Priority to JP2005141375A priority patent/JP4831399B2/ja
Priority to CNB2005100709470A priority patent/CN100386841C/zh
Publication of KR20050110333A publication Critical patent/KR20050110333A/ko
Application granted granted Critical
Publication of KR100595884B1 publication Critical patent/KR100595884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

본 발명은 질화물 반도체 소자 제조 방법에 관한 것으로서, 질화물 반도체 단위 소자들을 상호간에 분리시키는 소정의 트렌치에 크랙방지벽을 채워 보이드(void)를 제거함으로써, 레이저 리프트 오프 공정시 질화물 반도체 단위 소자에 발생할 수 있는 크랙(crack)이나 손상(damage)을 최소한으로 줄이도록 하며, 특히 크랙방지벽을 유전체 물질로 형성함으로써 접합공정시 인가되는 열에 의한 트렌치내 소자 계면과의 반응을 줄일 수 있어 소자의 전기적 특성과 광학적 특성이 퇴화되는 것을 방지하고, 자체의 절연적 특성으로 질화물 반도체 단위소자 사이들간에 전기적 절연과 소자의 보호층(protection layer)으로서의 사용이 가능하도록 하며, 또한 도전성 금속을 이용해 형성한 본 발명의 접합강화 판이나 벽을 통해 캐리어 기판에 코팅된 본딩부재와 접합시킴으로써 캐리어 기판과의 강한 접착력을 유지한다.
소자, 크랙, 방지, 금속, 접합, 유전체, 보이드

Description

질화물 반도체 소자 제조 방법{Method for manufacturing semiconductor device of Nitride chemical}
도 1a 내지 도 1i는 본 발명에 따른 질화물 반도체소자 제조 방법의 제1실시예를 도시한 도면,
도 2a 내지 도 2e는 본 발명에 따른 질화물 반도체소자 제조 방법의 제2실시예를 도시한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 사파이어 기판 110 : 질화물 반도체 단위 소자
120 : 제1전극 130 : 크랙방지벽
140 : 접합강화판 150 : 본딩부재
160 : 캐리어 기판
본 발명은 레이저 리프트 오프 공정시 질화물 반도체 단위 소자에 발생할 수 있는 크랙(crack)이나 손상(damage)을 최소한으로 줄이고자 하는 질화물 반도체 소자 제조 방법에 관한 것이다.
일반적으로, 질화물 반도체를 성장시키기 위해 사용되는 기판으로 사파이어 기판을 주로 사용한다. 하지만 이러한 질화물을 이용한 소자제작에 있어 사파이어 자체의 전도성 문제로 인해 소자제조시 많은 어려움이 발생되며, 또한 열전도도가 다른 물질에 비해 현저히 나쁘기 때문에 소자 구동에 있어서도 상당한 문제점을 야기시킨다.
그래서, 이러한 문제점을 해결하기 위해 기존에는 LLO(laser lift off)방법을 이용하여 왔는데, 하지만 이러한 LLO방법 역시 레이저 빔의 크기와 균일함의 한계로 인해 사파이어 기판 전면을 한번에 제거할 수 없기 때문에 균일하게 제작된 작은 사이즈의 빔을 사파이어 기판에 일부분씩 조사하여 사파이어 전체를 제거하게 되어 있어 이에 따라 빔이 겹치는 부분이 생겨 그러한 부분에서 떨어진 질화물 뒷 표면이 균일하지 못하다는 문제가 발생하게 되며, 또한 일부 막질이 좋지 못한 부분에서 발생할 수 있는 크랙이 다른 부분으로 전파되는 현상이 발생하게 된다.
이러한 현상을 막기 위해 질화물 막의 일부를 에칭하여 소자 각각을 분리한 후, Si, GaAs 등의 기판이나 Cu, Au, Al플레이트에 본딩 후 사파이어 기판을 분리시키는 방법을 사용하게 된다.
하지만, 본딩 후에 각 소자와 소자 사이의 트렌치에 형성된 빈 공간(void)에 에어가 잔존하게 될 경우가 발생하게 되는데, 이러한 에어(air)는 레이저의 강한 열에너지로 인해 팽창되어 주위의 질화물 소자에 크랙(crack)을 발생시키는 원인이 되며, 또한 트렌치(trench)내의 보이드(void)를 제거하기 위해 사용된 종래의 에폭시접합방법의 경우에는 사용된 에폭시가 전류가 통하지 않는 부도체이기 때문에 프 리 스탠딩된 소자를 제조하기 위해서는 부가적으로 2차 접합 공정을 수행해야 하는 번거로움이 발생된다.
이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로, 레이저 리프트 오프 공정시 질화물 반도체 단위 소자에 발생할 수 있는 크랙(crack)이나 손상(damage)을 최소한으로 줄이고자 하는 질화물 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
이러한 목적에 따라 본 발명은, 첫 번째로 질화물 반도체 단위 소자들을 상호간에 분리시키는 소정의 트렌치에 크랙방지벽을 채워 보이드(void)를 제거함으로써, 레이저 리프트 오프 공정시 질화물 반도체 단위 소자에 발생할 수 있는 크랙(crack)이나 손상(damage)을 최소한으로 줄이고자 한다.
부가하여, 크랙방지벽을 유전체 물질로 형성함으로써 접합공정시 인가되는 열에 의한 트렌치내 소자 계면과의 반응이 적어 소자의 전기적 특성과 광학적 특성이 퇴화되는 것을 방지하고 자체의 절연적 특성으로 질화물 반도체 단위소자 사이들간에 전기적 절연을 가능하게 하며 더불어 소자의 보호층(protection layer)으로서의 사용도 가능하게 하고자 하며, 아울러 도전성 금속을 이용해 형성한 소정의 접합강화 판이나 벽을 통해 캐리어 기판에 코팅된 본딩부재와 접합시키도록 함으로써 캐리어 기판과의 강한 접착력을 유지할 수 있게 하고자 한다.
이를 위해 본 발명의 제1실시예는, 질화물 반도체 단위소자들을 트렌치(trench)를 통해 상호 분리시켜 기판 상에 반복적으로 형성하는 제1과정; 상 기 제1과정에서 형성한 질화물반도체 단위소자들 각각의 상부마다 제1전극을 형성하는 제2과정; 상기 제1과정에서 질화물반도체 단위소자들을 상호 분리시키는 트렌치에 크랙방지벽을 형성하는 제3과정; 상기 제2과정에서 형성된 제1전극과 상기 제3과정에서 형성된 크랙방지벽을 포함하는 상부전체를 전도성 물질로 덮어 소정의 접합강화판을 형성하는 제4과정; 상기 제4과정에서 형성한 접합강화판을 소정의 본딩부재를 통해 캐리어 기판과 접합하는 제5과정; 상기 제1과정과 제3과정에서 각기 형성한 질화물 반도체 단위 소자와 크랙방지벽을 레이저 리프트 오프(laser lift off)시켜 기판과 분리하는 제6과정을 포함하여 이루어지도록 한다.
그리고, 본 발명의 제2실시예는, 질화물 반도체 단위소자들을 트렌치(trench)를 통해 상호 분리시켜 기판 상에 반복적으로 형성하는 제1과정;상기 제1과정에서 형성한 질화물반도체 단위소자들 각각의 상부마다 제1전극을 형성하는 제2과정; 상기 제1과정에서 질화물반도체 단위소자들을 상호 분리시키는 트렌치에 크랙방지층을 형성하는 제3과정; 상기 제1과정에서 형성한 제1전극 상부에, 상기 제3과정에서 형성한 크랙방지벽의 상면 높이와 대응되는 높이로 전도성 물질로 증착하여, 접합강화벽을 형성하는 제4과정; 상기 제4과정에서 형성한 접합강화벽과 소정의 본딩부재를 통해 캐리어기판과 접합하는 제5과정; 상기 제1과정과 제3과정에서 각기 형성한 질화물 반도체 단위 소자와 크랙방지벽을 레이저 리프트 오프(laser lift off)시켜 기판과 분리하는 제6과정을 포함하여 이루어지도록 한다.
이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.
먼저, 도 1a 내지 도 1i를 참조하여 본 발명에 따른 질화물 반도체소자 제조 방법의 제1실시예에 대해 설명한다.
<제1실시예>
우선, 도 1a에 도시된 바와 같이, 본 발명에 따른 제1실시예는, 이종기판인 사파이어 기판(100) 상부 전면에 질화갈륨(GaN)과 같은 소정의 질화물을 증착하고 패터닝하여 질화물 반도체 단위소자(110)들을 사파이어 기판(100) 상에 빈(void) 공간인 트렌치(trench)로 상호간에 이격되게 반복적으로 형성한다(도 1b).
그런 후, 상기 트렌치(trench)를 통해 노출되어 있는 사파이어 기판(100) 상부와 그 위에 형성된 질화물 반도체 단위소자(110)를 소정의 증착법(deposition)을 사용해 전체적으로 도전성 금속으로 덮은 다음, 트렌치를 덮고 있는 도전성 금속을 제거하여 도 1c에 도시된 바와 같이, 질화물 반도체 단위소자(110) 상부에만 도전성 금속이 남도록 해, 외부로부터 인가되는 소정의 구동전류를 상기 질화물 반도체 단위소자(110)로 전달하는 제1전극(120)을 형성한다.
이어, 트렌치를 통해 노출되어 있는 사파이어 기판(100)상면과 제1전극(120)을 유전체(dielectric)로 덮고, 질화물반도체 단위 소자(110)와 그와 가장 인접한 질화물 반도체단위소자(110) 사이의 빈(void) 공간인 트렌치 영역에만 상기 유전체가 채워지도록 하면서 상면이 제1전극(120)의 상면보다는 약간 높게 형성되도록 패터닝하여 본 발명에 따른 소정의 크랙방지벽(130)을 형성한다(도 1d).
특히, 후속 공정인 레이저 리프트 오프 공정시 질화물반도체 단위소자에서 크랙(crack)이 발생되는 것을 최소한으로 방지하도록 하기 위해 가능한한 선택된 소정의 유전체를 트렌치 영역마다 빈틈없이 채우는 것이 중요하며, 사용되는 유전체로는 증착이 용이하며, 트렌치(trench) 영역을 용이하게 채울 수 있는 폴리이미드(polyimide)나 벤조시클로부텐(benzocyclobuten : BCB) 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.
이와 같이, 본 발명은 보이드를 제거하기 위해 트렌치를 채우는 물질로서 유전체를 사용함으로써, 후속공정인 본딩공정시 인가되는 열에 의한 트렌치내 소자 계면과의 반응이 적어 소자의 전기적 특성과 광학적 특성이 퇴화되지 않으며, 더불어 자체의 절연적 특성으로 질화물 반도체 단위소자 사이들간에 전기적 절연을 가능하게 하고, 소자의 보호층(protection layer)으로서의 사용도 가능하게 된다.
한편, 전술한 과정에 따라 소정의 크랙방지벽(130)이 형성되면, 노출된 크랙방지벽(130)과 제1전극(120) 전체를 Al이나 Cu 또는 Cr 등과 같은 전도성 금속들 중에서 선택된 어느 하나로 덮어, 도 1e에 도시된 바와 같은, 소정의 접합강화판(140)을 형성함으로써, 후속공정인 캐리어 기판과의 접합시 소자의 전면이 금속이나 전도성물질로 되어 있어서 접합물질로 주로 사용되는 솔더(solder) 등과의 반응이 용이해 캐리어 기판과의 강한 접착력을 유지할 수 있게 된다.
다음, 상기 접합강화판에 솔더와 같은 본딩부재(150)를 통해 Si기판이나 GaAs기판과 같은 소정의 캐리어 기판(160)을 접합시킨 후(도 1f), 질화물 반도체 단위소자(110)와 결합되어 있는 사파이어 기판(100)을 레이저로 리프트 오프(life off)시켜 분리한다(도 1g).
이 때, 본 발명은 질화물 반도체 단위 소자(110)들을 상호간에 분리시키는 소정의 트렌치에 전술한 바대로 크랙방지벽(130)이 채워져 보이드를 제거하였기 때문에, 상기 레이저 리프트 오프 공정시 입사된 레이저 에너지에 의한 보이드의 팽창을 통해 질화물 반도체 단위 소자에 발생할 수 있는 크랙(crack)이나 손상(damage)을 최소한으로 줄일 수 있게 된다.
한편, 레이저 리프트 오프 공정을 통해 사파이어 기판을 분리하고 나면, 상기 질화물 반도체 단위 소자들 각각의 하면에 제2전극(170)을 형성하고(도 1h), 마지막으로 도 1i에 도시된 바와 같이, 사파이어 기판(100)과 분리된 크랙방지벽(130)부터 캐리어 기판(160)의 하면이 노출될 때까지 수직한 방향으로 해당 레이어들을 에칭시켜 본 발명을 종료하게 된다.
이와 같이, 본 발명은 질화물 반도체 단위 소자들을 상호간에 분리시키는 소정의 트렌치에 크랙방지벽을 채워 보이드(void)를 제거함으로써, 레이저 리프트 오프 공정시 질화물 반도체 단위 소자에 발생할 수 있는 크랙(crack)이나 손상(damage)을 최소한으로 줄일 수 있게 되고, 부가적으로 크랙방지벽을 유전체 물질로 형성함으로써 접합공정시 인가되는 열에 의한 트렌치내 소자 계면과의 반응이 적어 소자의 전기적 특성과 광학적 특성이 퇴화되는 것을 방지하고 자체의 절연적 특성으로 질화물 반도체 단위소자 사이들간에 전기적 절연을 가능하게 하며 더불어 소자의 보호층(protection layer)으로서의 사용도 가능하게 할 수 있으며, 본 발명에 따라 형성한 접합강화 판이나 벽을 통해 캐리어 기판에 코팅된 본딩부재와 접합시키도록 함으로써 캐리어 기판과의 강한 접착력을 유지할 수 있게 되는데, 이하에서는 도 2a내지 도 2e를 참조하여 본 발명에 따른 제2실시예를 설명한다.
상기 도 2a내지 도 2e는 본 발명에 따른 제2실시예를 도시한 공정 순서도이다.
<제2실시예>
본 발명에 따른 제2실시예는, 크랙방지벽 형성과정까지는 제1실시예와 동일하며 상이한 점은 본딩부재를 통한 캐리어 기판과의 접합 과정으로서 그에 대한 상세한 공정순서는 다음과 같다.
우선, 도 2a에 도시된 바와 같이, 본 발명에 따라 소정의 크랙방지벽(130)이 형성되면, 포토 레지스트(PR)를 증착하고 현상 및 노광시켜 그를 통해 형성된 소정의 포토레지스트 마스크(mask)(200)를 이용해 그 하부의 크랙방지벽(130)을 마스킹(mask)하여, 제1전극(120)의 상부 영역마다에 크랙방지벽(130)의 상면 높이에 대응되는 높이까지 Al이나 Cu 또는 Cr 등과 같은 전도성 금속들 중에서 선택된 어느 하나로 증착해 본 발명을 위한 소정의 접합강화벽(210)을 형성한다.
이어, 포토레지스트 마스크(200)를 제거한 후, 전술한 바에 따라 형성된 접합강화벽(210)을 이용해 솔더와 같은 본딩부재(150)를 통해 Si기판이나 GaAs기판과 같은 소정의 캐리어 기판(160)을 접합시키게 되면(도 2b), 그 캐리어 기판과의 접합시 금속이나 전도성물질로 된 본 발명용의 접합강화벽을 통해 접합물질로 주로 사용되는 솔더 등과의 반응이 용이해져 캐리어 기판과의 강한 접착력을 유지할 수 있게 된다.
한편, 캐리어기판과의 접합이 종료되면, 도 2c에 도시된 바와 같이, 질화물 반도체 단위소자(110)와 결합되어 있는 사파이어 기판(100)을 레이저로 리프트 오프(life off)시켜 분리한다.
그리고, 전술한 레이저 리프트 오프 공정을 통해 사파이어 기판(100)을 분리하고 나면, 상기 질화물 반도체 단위 소자들 각각의 하면에 제2전극(170)을 형성하고(도 2d), 마지막으로 도 2e에 도시된 바와 같이, 사파이어 기판(100)과 분리된 크랙방지벽(130)부터 캐리어 기판(160)의 하면이 노출될 때까지 수직한 방향으로 본딩부재(150)를 제거하여 본 발명을 종료한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 질화물 반도체 소자 제조 방법은, 질화물 반도체 단위 소자들을 상호간에 분리시키는 소정의 트렌치에 크랙방지벽을 채워 보이드(void)를 제거함으로써, 레이저 리프트 오프 공정시 질화물 반도체 단위 소자에 발생할 수 있는 크랙(crack)이나 손상(damage)을 최소한으로 줄일 수 있으며, 그리고 크랙방지벽을 유전체 물질로 형성함으로써 접합공정시 인가되는 열에 의한 트렌치내 소자 계면과의 반응이 적어 소자의 전기적 특성과 광학적 특성이 퇴화되는 것을 방지하고 자체의 절연적 특성으로 질화물 반도체 단위소자 사이들간에 전기적 절연을 가능하게 하며 더불어 소자의 보호층(protection layer)으로서의 사용도 가능하게 할 수 있으며, 또한 본 발명에 따라 형성한 접합강화 판이나 벽을 통해 캐리어 기판에 코팅된 본딩부재와 접합시키도록 함으로써 캐리어 기판과의 강한 접착력을 유지할 수 있는 효과가 있다.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (6)

  1. 질화물 반도체 단위소자들을 트렌치(trench)를 통해 상호 분리시켜 기판 상에 반복적으로 형성하는 제1과정;
    상기 제1과정에서 형성한 질화물 반도체 단위소자들 각각의 상부마다 제1전극을 형성하는 제2과정;
    상기 제1과정에서 질화물반도체 단위소자들을 상호 분리시키는 트렌치에 크랙방지벽을 형성하는 제3과정;
    상기 제2과정에서 형성된 제1전극과 상기 제3과정에서 형성된 크랙방지벽을 포함하는 상부전체를 전도성 물질로 덮어 소정의 접합강화판을 형성하는 제4과정;
    상기 제4과정에서 형성한 접합강화판을 소정의 본딩부재를 통해 캐리어 기판과 접합하는 제5과정;
    상기 제1과정과 제3과정에서 각기 형성한 질화물 반도체 단위 소자와 크랙방지벽을 레이저 리프트 오프(laser lift off)시켜 기판과 분리하는 제6과정을 포함하여 이루어지는, 질화물 반도체 소자 제조 방법.
  2. 질화물 반도체 단위소자들을 트렌치(trench)를 통해 상호 분리시켜 기판 상에 반복적으로 형성하는 제1과정;
    상기 제1과정에서 형성한 질화물반도체 단위소자들 각각의 상부마다 제1전극을 형성하는 제2과정;
    상기 제1과정에서 질화물반도체 단위소자들을 상호 분리시키는 트렌치에 크랙방지벽을 형성하는 제3과정;
    상기 제2과정에서 형성한 제1전극 상부에, 상기 제3과정에서 형성한 크랙방지벽의 상면 높이와 대응되는 높이로 전도성 물질을 증착하여, 접합강화벽을 형성하는 제4과정;
    상기 제4과정에서 형성한 접합강화벽과 소정의 본딩부재를 통해 캐리어기판과 접합하는 제5과정;
    상기 제1과정과 제3과정에서 각기 형성한 질화물 반도체 단위 소자와 크랙방지벽을 레이저 리프트 오프(laser lift off)시켜 기판과 분리하는 제6과정을 포함하여 이루어지는, 질화물 반도체 소자 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제6과정 후에;
    상기 제6과정에서 기판과 분리된 질화물 반도체 단위소자 하부에 제2전극을 형성하는 제7과정;
    상기 제6과정에서 기판과 분리된 크랙방지벽부터 수직한 방향으로 캐리어 기판의 하면이 노출될 때까지 해당되는 레이어를 제거하는 제8과정을 추가로 포함하는, 질화물 반도체 소자 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제3과정은;
    상기 제1과정에서 질화물반도체 단위소자들을 상호 분리시키는 트렌치에, 상 기 제2과정에서 형성한 제1전극의 상면보다 높게, 크랙방지벽을 형성하는 것을 특징으로 하는, 질화물 반도체 소자 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 크랙방지벽은;
    유전체(dielectric)로 이루어진 것을 특징으로 하는, 질화물 반도체 소자 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 전도성 물질은;
    Al, Cu, Cr 중에서 선택된 어느 하나의 도전성 금속인 것을 특징으로 하는, 질화물 반도체 소자 제조 방법.
KR1020040035299A 2004-05-18 2004-05-18 질화물 반도체 소자 제조 방법 KR100595884B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040035299A KR100595884B1 (ko) 2004-05-18 2004-05-18 질화물 반도체 소자 제조 방법
US11/127,656 US7371594B2 (en) 2004-05-18 2005-05-11 Nitride semiconductor device and method for fabricating the same that minimizes cracking
EP05291013A EP1598875A3 (en) 2004-05-18 2005-05-11 Nitride semiconductor device and method for fabricating the same
JP2005141375A JP4831399B2 (ja) 2004-05-18 2005-05-13 窒化物半導体素子及びその製造方法
CNB2005100709470A CN100386841C (zh) 2004-05-18 2005-05-18 氮化物半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040035299A KR100595884B1 (ko) 2004-05-18 2004-05-18 질화물 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20050110333A KR20050110333A (ko) 2005-11-23
KR100595884B1 true KR100595884B1 (ko) 2006-07-03

Family

ID=34942270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035299A KR100595884B1 (ko) 2004-05-18 2004-05-18 질화물 반도체 소자 제조 방법

Country Status (5)

Country Link
US (1) US7371594B2 (ko)
EP (1) EP1598875A3 (ko)
JP (1) JP4831399B2 (ko)
KR (1) KR100595884B1 (ko)
CN (1) CN100386841C (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP4910664B2 (ja) * 2006-11-30 2012-04-04 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US7781241B2 (en) 2006-11-30 2010-08-24 Toyoda Gosei Co., Ltd. Group III-V semiconductor device and method for producing the same
US7858493B2 (en) * 2007-02-23 2010-12-28 Finisar Corporation Cleaving edge-emitting lasers from a wafer cell
JP4290745B2 (ja) 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
JP5115434B2 (ja) * 2008-09-30 2013-01-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
KR101132117B1 (ko) * 2010-06-21 2012-04-05 희성전자 주식회사 수직구조형 발광다이오드 제조방법
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
US9281359B2 (en) 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches
CN105340089B (zh) * 2013-07-03 2021-03-12 亮锐控股有限公司 具有在金属化层之下的应力缓冲层的led
JP7021618B2 (ja) * 2018-08-10 2022-02-17 オムロン株式会社 レーザダイオードアレイデバイスの製造方法、レーザ発光回路及び測距装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0625966Y2 (ja) * 1986-05-14 1994-07-06 三洋電機株式会社 マトリクス型発光ダイオ−ド
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JP3474917B2 (ja) * 1994-04-08 2003-12-08 日本オプネクスト株式会社 半導体装置の製造方法
JP3511970B2 (ja) * 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
JPH0996730A (ja) * 1995-10-02 1997-04-08 Hitachi Ltd 光素子搭載モジュールおよび光素子搭載方法および光素子搭載モジュールからなる光システム
JPH1062659A (ja) * 1996-06-14 1998-03-06 Mitsubishi Materials Corp 光素子モジュール
JP2000082866A (ja) * 1998-07-06 2000-03-21 Matsushita Electric Ind Co Ltd 窒化物半導体レ―ザ素子及びその製造方法
CN1281263A (zh) * 1999-07-14 2001-01-24 光磊科技股份有限公司 可提高发光亮度的发光二极管及其制作方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
EP2270875B1 (de) * 2000-04-26 2018-01-10 OSRAM Opto Semiconductors GmbH Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
DE10038671A1 (de) * 2000-08-08 2002-02-28 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP2003152220A (ja) * 2001-11-15 2003-05-23 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
JP2003258316A (ja) * 2002-02-21 2003-09-12 Korai Kagi Kofun Yugenkoshi 発光輝度を高めた発光ダイオードとその製造方法
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP4360071B2 (ja) * 2002-05-24 2009-11-11 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP2004087775A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd レーザリフトオフ工法
JP2005268642A (ja) * 2004-03-19 2005-09-29 Uni Light Technology Inc 金属ベースを有する発光ダイオードの形成方法
TWI308396B (en) * 2005-01-21 2009-04-01 Epistar Corp Light emitting diode and fabricating method thereof

Also Published As

Publication number Publication date
US20050258442A1 (en) 2005-11-24
CN100386841C (zh) 2008-05-07
JP4831399B2 (ja) 2011-12-07
JP2005333130A (ja) 2005-12-02
US7371594B2 (en) 2008-05-13
KR20050110333A (ko) 2005-11-23
CN1700413A (zh) 2005-11-23
EP1598875A2 (en) 2005-11-23
EP1598875A3 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
JP4831399B2 (ja) 窒化物半導体素子及びその製造方法
KR102087754B1 (ko) Led들 또는 태양 전지들의 구조들을 제조하는 방법
KR100606551B1 (ko) 발광소자 제조방법
KR100856089B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
US9312217B2 (en) Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
KR100667508B1 (ko) 발광 소자 및 그의 제조방법
EP2600389B1 (en) Method for bonding semiconductor substrates
US20160343809A1 (en) Device with a conductive feature formed over a cavity and method therefor
US11670514B2 (en) Method for manufacturing semiconductor device and semiconductor substrate
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
WO2015077623A1 (en) Led submount with integrated interconnects
CN112599607A (zh) 具有改进的鲁棒性的碳化硅功率器件和对应的制造方法
TWI754710B (zh) 用於垂直功率元件之方法及系統
TW200428522A (en) Methods to planarize semiconductor device and passivation layer
US8546207B2 (en) Method for fabricating semiconductor wafers for the integration of silicon components with HEMTs, and appropriate semiconductor layer arrangement
CN211125660U (zh) 用于制造高电子迁移率晶体管器件的中间结构
CN102804410B (zh) 具有形成在有纹理的表面上的接触部的半导体发光器件
KR100553366B1 (ko) 질화물 반도체 소자 제조 방법
CN115210883A (zh) 包括金属网格的激光剥离加工系统
US10754093B2 (en) Fabrication process of polymer based photonic apparatus and the apparatus
JP2013044803A (ja) 光半導体素子の製造方法
JP7193840B2 (ja) 半導体素子の製造方法及び半導体基板
JPH0394451A (ja) 半導体装置の配線構造
CN116565081A (zh) 改善可靠性的发光二极管及其制备方法
JPS59105339A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160524

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170524

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190524

Year of fee payment: 14