JP2005333130A - 窒化物半導体素子及びその製造方法 - Google Patents

窒化物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2005333130A
JP2005333130A JP2005141375A JP2005141375A JP2005333130A JP 2005333130 A JP2005333130 A JP 2005333130A JP 2005141375 A JP2005141375 A JP 2005141375A JP 2005141375 A JP2005141375 A JP 2005141375A JP 2005333130 A JP2005333130 A JP 2005333130A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
manufacturing
forming
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005141375A
Other languages
English (en)
Other versions
JP4831399B2 (ja
Inventor
Jung Hoon Seo
ジュン ホン セオ
Jun Ho Jang
ジュン ホ ジャン
Jong Wook Kim
ジョン ウク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2005333130A publication Critical patent/JP2005333130A/ja
Application granted granted Critical
Publication of JP4831399B2 publication Critical patent/JP4831399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

【課題】 レーザリフトオフ工程時、窒化物半導体単位素子に発生するクラックや損傷を最小限にする窒化物半導体素子及びその製造方法を提供する。
【解決手段】サファイア基板100上に窒化物半導体を蒸着して形成した複数個の窒化物半導体単位素子110間を除去して、トレンチを互いに間隔をおいて形成する。トレンチ115領域にだけ前記誘電体物質を充填し、誘電体の上面が第1電極120の上面よりやや高く形成されるよう、前記第1電極120の上部を除去し、クラック防止壁130を形成する。クラック防止壁130と第1電極120の全体を、伝導性金属で覆って、接合強化板140を形成する。接合強化板140にボンディング部材150を介して、キャリア基板160を接合し、窒化物半導体単位素子110と結合されているサファイア基板100を、レーザリフトオフ工程により分離する。
【選択図】 図1h

Description

本発明は、窒化物半導体素子及びその製造方法に係り、さらに詳しくはレーザリフトオフ(laser lift off)工程時、窒化物半導体単位素子に発生する恐れのある、クラックや損傷を最小限にする窒化物半導体素子及びその製造方法に関する。
一般的に、窒化物半導体を成長させるための基板として、サファイア基板を主に使用される。しかし、このような窒化物を用いた素子作製において、サファイア自体の伝導性によって素子製造時多くの困難が発生し、また、熱伝導度が他の物質に比べて著しく悪いので、素子駆動においても相当な問題を引き起こす。
このような問題点を解決するために、従来、LLO(laser lift off)法を用いてきた。このLLO法は、レーザビームのサイズと均一性の限界により、サファイア基板の全面を一度に除去できない短所があって、均一で小さいサイズのビームをサファイア基板の一部分ずつ順次に照射して、サファイア基板を除去した。
しかし、ビームが重なり合う部分で分離された素子領域が不均一であり、これにより、発生したクラックが素子の他の領域に伝播する現像が発生するようになる。
このような現像を防ぐために、窒化物膜の一部をエッチングして素子それぞれを分離した後、Si基板、GaAs基板、金属プレートなどにボンディングし、サファイア基板を分離させる方法が使用されてきた。
しかし、ボンディング後に各素子と素子との間のトレンチに形成されたボイド(void)に残存されたエアがレーザの強い熱エネルギによって膨張し、素子にクラックを発生させる原因になった。
本発明は、前述した問題点を解消するために考えられたもので、その目的は、窒化物半導体単位素子を相互に分離させるトレンチに、クラック防止壁を充填してボイドを除去することにより、レーザリフトオフ工程時、窒化物半導体単位素子に発生する恐れのあるクラックや損傷を最小限にする窒化物半導体素子及びその製造方法を提供するものである。
本発明の他の目的は、クラック防止壁を誘電体物質で形成することにより、接合工程時、加えられる熱による素子との反応を減少させることによって、素子の電気的特性と光学的特性が劣化することを防止し、また、自体の絶縁特性により、窒化物半導体単位素子間を電気的に絶縁する窒化物半導体素子及びその製造方法を提供するものである。
本発明のさらに他の目的は、誘電体物質が素子の保護層として使用でき、接合強化板やクラック防止壁を介して、キャリア基板にコーティングされたボンディング部材を接合させることにより、キャリア基板との強い接着力を維持できる窒化物半導体素子及びその製造方法を提供するものである。
前述した本発明の目的を達成するための望ましい第1の態様は、窒化物半導体単位素子のそれぞれの間にボイド(空間)としてトレンチが形成されるように、相互に分離させて基板上部に窒化物半導体単位素子を繰り返し形成する段階と、
前記窒化物半導体単位素子のそれぞれの上部に電極を形成する段階と、
前記トレンチ内部にクラック防止壁を形成する段階と、
前記電極と前記クラック防止壁の上部に伝導性物質からなる接合強化板を形成する段階と、
前記接合強化板とキャリア基板をボンディング部材により接合する段階と、
前記窒化物半導体単位素子及びクラック防止壁から、基板をレーザリフトオフさせる段階とを含む窒化物半導体素子の製造方法が提供する。
前述した本発明の目的を達成するための望ましい第2の態様は、窒化物半導体単位素子のそれぞれの間にボイド(空間)としてトレンチが形成されるように、相互に分離させて基板上部に窒化物半導体単位素子を繰り返し形成する段階と、
前記窒化物半導体単位素子のそれぞれの上部に電極を形成する段階と、
前記トレンチ内部にクラック防止壁を形成する段階と、
前記電極上に、前記クラック防止壁の上面高さと対応する高さに伝導性物質を蒸着して接合強化壁を形成する段階と、
前記接合強化板とキャリア基板をボンディング部材で接合する段階と、
前記窒化物半導体単位素子及びクラック防止壁から、基板をレーザリフトオフさせる段階とを含む窒化物半導体素子の製造方法を提供する。
前述した本発明の目的を達成するための望ましい第3の態様は、基板上部に所定体積のボイドによって互いに隔離される複数の窒化物半導体単位素子を形成する段階と、
前記窒化物半導体単位素子それぞれの上に第1電極を形成する段階と、
前記ボイドに絶縁物質を充填して絶縁層を形成する段階と、
前記第1電極と絶縁層上に伝導性物質膜を形成する段階と、
前記伝導性物質膜上に固定される支持部材を形成する段階と、
前記複数の窒化物半導体単位素子の底部から基板を離脱する(取り去る)段階と、
前記窒化物半導体単位素子それぞれの底部に、第2電極を形成する段階とを含む窒化物半導体素子製造方法を提供する。
前述した本発明の目的を達成するための望ましい第4の態様は、窒化物半導体層を含んでおり、それぞれの間に絶縁層が介在される複数個の発光素子を基板上部に形成する段階と、
前記発光素子及び絶縁層上に第1伝導性物質膜を形成する段階と、
前記第1伝導性物質膜上に固定される支持部材を形成する段階と、
前記複数個の発光素子の底部から基板を離脱させる段階と、
前記発光素子それぞれの底部に第2伝導性物質膜を形成する段階とを含む窒化物半導体素子の製造方法を提供する。
前述した本発明の目的を達成するための望ましい第5の態様は、窒化物半導体層を含んでおり、それぞれの間に絶縁層が介在する複数個の発光素子と、
前記発光素子及び絶縁層上に形成された第1伝導性物質膜と、
前記第1伝導性物質膜上に固定される支持部材と、
前記発光素子それぞれの下部に形成された第2伝導性物質膜とからなる窒化物半導体素子を提供する。
本発明に係る窒化物半導体素子の製造方法は、窒化物半導体単位素子を相互に分離するトレンチに、クラック防止壁を充填してボイドを除去することにより、レーザリフトオフ工程時、窒化物半導体単位素子に発生する恐れのあるクラックや損傷を最小限にする効果がある。
そして、クラック防止壁を誘電体物質で形成することにより、接合工程時の加熱による素子との反応を減らし、それによって、素子の電気的特性と光学的特性が劣化されることを防止し、なた、自ら有する絶縁特性により窒化物半導体単位素子間の電気的に絶縁する効果がある。
さらに、誘電体物質の利点は、素子の保護層として使用でき、素子は、接合強化板やクラック防止壁を介してキャリア基板にコーティングされたボンディング部材と接合させることにより、キャリア基板との強い接着力を維持できる効果がある。
以下、添付の図面を参照して本発明を説明する。
まず、図1aないし図1iを参照して、本発明に係る窒化物半導体素子の製造方法の第1実施形態について説明する。
<第1実施形態>
まず、図1aに示すように、不均一(heterogeneous)であるサファイア基板100の上部に窒化物半導体を蒸着して複数個の窒化物半導体単位素子110を形成し、図1bのように、前記窒化物半導体単位素子110の間を除去してトレンチ(細長い溝)115を形成する。
この際、前記窒化物半導体単位素子110は、トレンチ115により相互に間隔をおき、サファイア基板100上に繰り返して形成される。
その後、前記トレンチ115を介して露出しているサファイア基板100上に形成された窒化物半導体単位素子110を、蒸着法を使用して全体的に導電性金属で覆う。その後、トレンチ115を覆っている導電性金属を、図1cに示すように、窒化物半導体単位素子110の上部にだけ導電性金属が残るように除去し、外部から印加される駆動電流を前記窒化物半導体単位素子110に伝達する第1電極120を形成する。
次いで、トレンチ115を介して露出されているサファイア基板100の上面と、第1電極120を誘電体物質で覆う。それから、トレンチ115領域にだけ前記誘電体物質が充填され、誘電体の上面が第1電極120の上面よりやや高く形成されるよう、前記第1電極120の上部を除去する。それによって、本発明に係るクラック防止壁130を形成する(図1d)。
特に、後続工程であるレーザリフトオフ工程時、窒化物半導体単位素子でのクラックの発生を最小限にするために、誘電体物質をトレンチ領域毎にすきまもなく充填することが大事である。使われる誘電体としては、蒸着し易く、トレンチ領域を容易に充填できるポリイミド(polyimide)またはベンゾシクロブテン(benzocyclobutene: BCB)が望ましい。
このように本発明は、ボイド(空間)を除去するためにトレンチを充填する物質として誘電体を使用する。そして、後続工程であるボンディング工程時印加される熱によるトレンチ内の素子界面との反応を少くすることにより、素子の電気的特性や光学的特性が劣化することを防止する。さらに、トレンチ間に充填される誘電体物質は、それ自体の絶縁特性により、窒化物半導体単位素子間の電気的絶縁を可能にし、素子の保護層としての使用も可能になる。
一方、前述した工程に基づきクラック防止壁130が形成されれば、露出されたクラック防止壁130と第1電極120の全体を、Al、Cu、Cr等のような伝導性金属のいずれか一つで覆って、図1eに示すような接合強化板140を形成する。それ故、後続工程であるキャリア基板との接合時、素子の上部面が金属や伝導性物質からなっていて、接合物質として主に使われるソルダーとの反応が容易になり、キャリア基板との強い接着力を保てる。
次いで、前記接合強化板140にソルダーのようなボンディング部材150を介して、Si基板やGaAs基板のようなキャリア基板160を接合させる(図1f)。それから、窒化物半導体単位素子110と結合されているサファイア基板100を、レーザリフトオフ工程により分離する(図1g)。
この際、本発明は、窒化物半導体単位素子110を相互に分離するトレンチに、前述したようにボイドを除去するためにクラック防止壁130が充填されるので、前記レーザリフトオフ工程時、入射されたレーザエネルギによるボイドの膨張を通じて窒化物半導体単位素子に発生する恐れのあるクラックや損傷を最小限にする。
一方、レーザリフトオフ工程によってサファイア基板を分離した後、前記窒化物半導体単位素子のそれぞれの下面に第2電極170を形成し(図1h)、最後に図1iに示すように、サファイア基板100からクラック防止壁130が分離され、キャリア基板160の下面が露出されるまで垂直方向に該当層をエッチングして本発明による窒化物半導体素子の製造を終了する。
このように本発明は、窒化物半導体単位素子を相互に分離するトレンチに、クラック防止壁を充填してボイド(void)を除去することにより、レーザリフトオフ工程時、窒化物半導体単位素子に発生する恐れのあるクラックや損傷を最小限にする。
さらに、クラック防止壁を誘電体物質で形成することにより、接合工程時、印加される熱によるトレンチ内の素子界面との反応を少なくし、素子の電気的特性と光学的特性が劣化することを防止する。
また、誘電体物質自体の絶縁特性により、窒化物半導体単位素子間の電気的絶縁を可能にし、素子の保護層として使用でき、さらに、本発明により形成した接合強化板やクラック防止壁を介して、キャリア基板にコーティングされたボンディング部材と接合させることにより、キャリア基板との強い接着力を維持できるようになる。
以下、図2aないし図2eの工程順序図を参照して、本発明に係る第2実施形態を説明する。
<第2実施形態>
本発明に係る第2実施形態は、クラック防止壁の形成までは第1実施形態と同様であり、異なる点はボンディング部材を介したキャリア基板との接合過程であって、それに対する詳細な工程の順序は次の通りである。
まず、図2aに示すように、本発明により所定のクラック防止壁130が形成された後、フォトレジスト(PR)を蒸着し、現像及び露光させ、フォトレジストマスク200を形成する。
その後、前記フォトレジストマスク200でクラック防止壁130をマスキングした状態で、第1電極120の上部領域毎に、クラック防止壁130の上面高さに対応する高さまで、Al、Cu、Cr等のような伝導性金属のいずれか一つで蒸着し、接合強化壁210を形成する。
次いで、フォトレジストマスク200を除去した後、前述したように形成された接合強化板210に、ソルダーのようなボンディング部材150を介して、Si基板やGaAs基板のようなキャリア基板160を接合させる(図2b)。
この際、前記接合強化板210は金属や伝導性物質からなり、前記キャリア基板160との接合時、ソルダーのようなボンディング部材150と容易に反応するので、キャリア基板との強い接着力を維持できる。
一方、キャリア基板との接合が完了時に、図2cに示すように、窒化物半導体単位素子110と結合されているサファイア基板100を、レーザリフトオフにより分離する。
そして、前述したレーザリフトオフ工程を通じてサファイア基板100を分離後、前記窒化物半導体単位素子のそれぞれの下面に第2電極170を形成する(図2d)。
最後に、図2eに示すように、サファイア基板100から分離されるクラック防止壁130及びボンディング部材150は、キャリア基板160の下面が露出されるまで垂直方向に除去され、本発明による窒化物半導体素子の製造を終了する。
図3は、本発明に係る窒化物半導体素子を製造する他の方法を説明する工程流れ図である。
まず基板上に所定体積のボイドによって互いに隔離される複数個の窒化物半導体単位素子を形成する(ステップS110)。
ここで、前記基板はサファイア基板のような非伝導性基板(絶縁基板)が望ましい。
それから、前記窒化物半導体単位素子のそれぞれに第1電極を形成する(ステップS120)。
その後、前記ボイドに絶縁物質を充填して絶縁層を形成し(ステップS130)、前記第1電極と絶縁層上に伝導性物質膜を形成する(ステップS140)。
引き続き、前記伝導性物質膜の上部に固定される支持部材を形成し(ステップS150)、前記複数個の窒化物半導体単位素子の底部から基板をとりはずす(ステップS160)。
前記支持部材は既に作られたキャリア基板を使用し、このキャリア基板が金属で形成された基板ならば、前記伝導性物質膜の上面に、前記キャリア基板をボンディング部材によりボンディングして固定する。
この際、前記ボンディング部材はソルダーであることが望ましい。
そして、前記支持部材は前記伝導性物質膜上に蒸着された金属膜で形成することができる。
また、前記絶縁物質は、ポリイミドまたはベンゾシクロブテン(BCB)を使用することができる。
さらに、前記窒化物半導体単位素子は、図5に示すように、N型-半導体層310、活性層320とP型-半導体層330が順次に積層された発光構造体300を有する発光素子で実現できる。
最後に、前記窒化物半導体単位素子それぞれの底部に、第2電極を形成する(ステップS170)。
図4は、本発明に係る窒化物半導体素子を製造するさらに他の方法の工程流れ図である。先ず、窒化物半導体層を含んでおり、それぞれの間に絶縁層が介在する複数個の発光素子を、基板上に形成する(ステップS210)。
その後、前記発光素子及び絶縁層上に、第1伝導性物質膜を形成する(ステップS220)。
引き続き、前記第1伝導性物質膜の上面に固定される支持部材を形成し(ステップS230)、前記複数個の発光素子の底部から基板を取り外される(ステップS240)。
最後に、前記発光素子のそれぞれの底部に第2伝導性物質膜を形成する(ステップS250)。
本発明は記載された具体的な例についてだけ詳述されたが、本発明の技術思想の範囲内で多様な変形及び修正が可能であることは当業者にとって明らかであり、このような変形及び修正が特許請求の範囲に属することは当然である。
本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第1実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第2実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第2実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第2実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第2実施形態を示した図である。 本発明に係る窒化物半導体素子の製造方法の第2実施形態を示した図である。 本発明に係る窒化物半導体素子を製造する他の方法の工程流れ図である。 本発明に係る窒化物半導体素子を製造するさらに他の工程流れ図である。 本発明に適用される発光素子の発光構造体の概略的な断面図である。
符号の説明
100 : サファイア基板 110 : 窒化物半導体単位素子
115 : トレンチ 120 : 第1電極
130 : クラック防止壁 140 : 接合強化板
150 :ボンディング部材 160 : キャリア基板
300 : 発光構造物 310 : N型-半導体層
320 : 活性層 330 : P型-半導体層

Claims (21)

  1. 窒化物半導体単位素子のそれぞれの間にボイドであるトレンチが形成されるように、窒化物半導体単位素子を相互に分離させ基板上部に繰り返して形成する段階と、
    前記窒化物半導体単位素子それぞれの上に電極を形成する段階と、
    前記トレンチ内部にクラック防止壁を形成する段階と、
    前記電極と前記クラック防止壁の上に、伝導性物質からなる接合強化板を形成する段階と、
    前記接合強化板とキャリア基板をボンディング部材で接合する段階と、
    前記窒化物半導体単位素子及びクラック防止壁から、基板をレーザリフトオフする段階とを含む窒化物半導体素子の製造方法。
  2. 窒化物半導体単位素子のそれぞれの間にボイドであるトレンチが形成されるように、窒化物半導体単位素子を相互に分離させ基板上部に繰り返して形成する段階と、
    前記窒化物半導体単位素子それぞれの上に電極を形成する段階と、
    前記トレンチ内部にクラック防止壁を形成する段階と、
    前記電極上部に、前記クラック防止壁の上面高さと対応する高さに伝導性物質を蒸着して、接合強化壁を形成する段階と、
    前記接合強化板とキャリア基板をボンディング部材で接合する段階と、
    前記窒化物半導体単位素子及びクラック防止壁から基板をレーザリフトオフする段階とを含む窒化物半導体素子の製造方法。
  3. 前記レーザリフトオフする段階の後に、
    前記分離された窒化物半導体単位素子の底部に電極を形成し、
    前記クラック防止壁及び前記クラック防止壁上の接合強化板とボンディング部材を除去する段階がさらに備えられることを特徴とする請求項1または2に記載の窒化物半導体素子の製造方法。
  4. 前記クラック防止壁は、
    前記電極の上面より高く形成されることを特徴とする請求項1に記載の窒化物半導体素子の製造方法。
  5. 前記クラック防止壁は、誘電体物質からなることを特徴とする請求項1または2に記載の窒化物半導体素子の製造方法。
  6. 前記伝導性物質は、Al、CuとCrのうち、いずれかの一つであることを特徴とする請求項1または2に記載の窒化物半導体素子の製造方法。
  7. 前記窒化物半導体単位素子は、発光素子であることを特徴とする請求項1または2に記載の窒化物半導体素子の製造方法。
  8. 基板上に、所定体積を有するボイドによって互いに隔離される複数個の窒化物半導体単位素子を形成する段階と、
    前記窒化物半導体単位素子それぞれの上に第1電極を形成する段階と、
    前記ボイドに絶縁物質を充填して絶縁層を形成する段階と、
    前記第1電極と絶縁層上に伝導性物質膜を形成する段階と、
    前記伝導性物質膜上に固定される支持部材を形成する段階と、
    前記複数個の窒化物半導体単位素子の底部から基板を離脱する段階と、
    前記窒化物半導体単位素子それぞれの底部に、第2電極を形成する段階とを含む窒化物半導体素子の製造方法。
  9. 前記基板は、 絶縁基板であることを特徴とする請求項8に記載の窒化物半導体素子の製造方法。
  10. 前記支持部材は、 既製のキャリア基板であることを特徴とする請求項8に記載の窒化物半導体素子の製造方法。
  11. 前記キャリア基板は金属で形成された基板であり、
    前記伝導性物質膜上に、前記キャリア基板をボンディング部材によってボンディングして固定することを特徴とする請求項10に記載の窒化物半導体素子の製造方法。
  12. 前記ボンディング部材は、ソルダーであることを特徴とする請求項11に記載の窒化物半導体素子の製造方法。
  13. 前記支持部材は、前記伝導性物質膜上に蒸着された金属膜であることを特徴とする請求項8に記載の窒化物半導体素子の製造方法。
  14. 前記絶縁物質は、ポリイミドまたはベンゾシクロブテンであることを特徴とする請求項8に記載の窒化物半導体素子の製造方法。
  15. 前記窒化物半導体単位素子は、発光素子であることを特徴とする請求項8に記載の窒化物半導体素子の製造方法。
  16. 窒化物半導体層を含んでおり、それぞれの間に絶縁層が介在される複数個の発光素子を基板上に形成する段階と、
    前記発光素子上及び絶縁層上に第1伝導性物質膜を形成する段階と、
    前記第1伝導性物質膜の上部に固定される支持部材を形成する段階と、
    前記複数個の発光素子の底部から基板を取り去る段階と、
    前記発光素子それぞれの底部に第2伝導性物質膜を形成する段階とを含む窒化物半導体素子の製造方法。
  17. 前記基板は、絶縁基板であることを特徴とする請求項16に記載の窒化物半導体素子の製造方法。
  18. 前記支持部材は、金属からなる基板であり、
    前記伝導性物質膜上に、前記支持部材をボンディング部材によってボンディングして固定することを特徴とする請求項16に記載の窒化物半導体素子の製造方法。
  19. 前記支持部材は、 前記伝導性物質膜上に蒸着された金属膜であることを特徴とする請求項16に記載の窒化物半導体素子の製造方法。
  20. 前記基板はサファイア基板であり、
    前記サファイア基板の底部からレーザ光を照射して、前記サファイア基板と発光素子とを分離させることを特徴とする請求項16に記載の窒化物半導体素子の製造方法。
  21. 窒化物半導体層を含んでおり、それぞれの間に絶縁層が介在される複数個の発光素子と、
    前記発光素子それぞれ及び絶縁層上に形成された第1伝導性物質膜と、
    前記第1伝導性物質膜上に固定される支持部材と、
    前記発光素子のそれぞれの底部に形成された第2伝導性物質膜とからなる窒化物半導体素子。
JP2005141375A 2004-05-18 2005-05-13 窒化物半導体素子及びその製造方法 Expired - Fee Related JP4831399B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0035299 2004-05-18
KR1020040035299A KR100595884B1 (ko) 2004-05-18 2004-05-18 질화물 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
JP2005333130A true JP2005333130A (ja) 2005-12-02
JP4831399B2 JP4831399B2 (ja) 2011-12-07

Family

ID=34942270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141375A Expired - Fee Related JP4831399B2 (ja) 2004-05-18 2005-05-13 窒化物半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US7371594B2 (ja)
EP (1) EP1598875A3 (ja)
JP (1) JP4831399B2 (ja)
KR (1) KR100595884B1 (ja)
CN (1) CN100386841C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2008140871A (ja) * 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法
JP2010087092A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
US7781241B2 (en) 2006-11-30 2010-08-24 Toyoda Gosei Co., Ltd. Group III-V semiconductor device and method for producing the same
US8420502B2 (en) 2007-03-16 2013-04-16 Toyoda Gosei Co., Ltd. Group III-V semiconductor device and method for producing the same
JP2016526797A (ja) * 2013-07-03 2016-09-05 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. メタライゼーション層の下に応力緩和層を有するled
WO2020031414A1 (ja) * 2018-08-10 2020-02-13 オムロン株式会社 レーザダイオードアレイデバイスの製造方法、レーザ発光回路及び測距装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858493B2 (en) * 2007-02-23 2010-12-28 Finisar Corporation Cleaving edge-emitting lasers from a wafer cell
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
KR101132117B1 (ko) * 2010-06-21 2012-04-05 희성전자 주식회사 수직구조형 발광다이오드 제조방법
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
US9281359B2 (en) 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375058U (ja) * 1986-05-14 1988-05-19
JPH07283487A (ja) * 1994-04-08 1995-10-27 Hitachi Ltd 半導体装置及びその製造方法
JPH0996730A (ja) * 1995-10-02 1997-04-08 Hitachi Ltd 光素子搭載モジュールおよび光素子搭載方法および光素子搭載モジュールからなる光システム
JPH1062659A (ja) * 1996-06-14 1998-03-06 Mitsubishi Materials Corp 光素子モジュール
JP2000277804A (ja) * 1995-06-15 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子、並びに発光素子
JP2003152220A (ja) * 2001-11-15 2003-05-23 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
WO2003065420A2 (de) * 2002-01-31 2003-08-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements
JP2003258316A (ja) * 2002-02-21 2003-09-12 Korai Kagi Kofun Yugenkoshi 発光輝度を高めた発光ダイオードとその製造方法
WO2003088318A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
JP2003532298A (ja) * 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体素子
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
JP2004047918A (ja) * 2002-05-24 2004-02-12 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の製造方法
JP2005268642A (ja) * 2004-03-19 2005-09-29 Uni Light Technology Inc 金属ベースを有する発光ダイオードの形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JP2000082866A (ja) * 1998-07-06 2000-03-21 Matsushita Electric Ind Co Ltd 窒化物半導体レ―ザ素子及びその製造方法
CN1281263A (zh) * 1999-07-14 2001-01-24 光磊科技股份有限公司 可提高发光亮度的发光二极管及其制作方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
DE10038671A1 (de) * 2000-08-08 2002-02-28 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP2004087775A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd レーザリフトオフ工法
TWI308396B (en) * 2005-01-21 2009-04-01 Epistar Corp Light emitting diode and fabricating method thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375058U (ja) * 1986-05-14 1988-05-19
JPH07283487A (ja) * 1994-04-08 1995-10-27 Hitachi Ltd 半導体装置及びその製造方法
JP2000277804A (ja) * 1995-06-15 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子、並びに発光素子
JPH0996730A (ja) * 1995-10-02 1997-04-08 Hitachi Ltd 光素子搭載モジュールおよび光素子搭載方法および光素子搭載モジュールからなる光システム
JPH1062659A (ja) * 1996-06-14 1998-03-06 Mitsubishi Materials Corp 光素子モジュール
JP2003532298A (ja) * 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体素子
JP2003152220A (ja) * 2001-11-15 2003-05-23 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
WO2003065420A2 (de) * 2002-01-31 2003-08-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements
JP2003258316A (ja) * 2002-02-21 2003-09-12 Korai Kagi Kofun Yugenkoshi 発光輝度を高めた発光ダイオードとその製造方法
WO2003088318A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
JP2004047918A (ja) * 2002-05-24 2004-02-12 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の製造方法
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
JP2005268642A (ja) * 2004-03-19 2005-09-29 Uni Light Technology Inc 金属ベースを有する発光ダイオードの形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2008140871A (ja) * 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法
US7781241B2 (en) 2006-11-30 2010-08-24 Toyoda Gosei Co., Ltd. Group III-V semiconductor device and method for producing the same
US8420502B2 (en) 2007-03-16 2013-04-16 Toyoda Gosei Co., Ltd. Group III-V semiconductor device and method for producing the same
JP2010087092A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP2016526797A (ja) * 2013-07-03 2016-09-05 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. メタライゼーション層の下に応力緩和層を有するled
WO2020031414A1 (ja) * 2018-08-10 2020-02-13 オムロン株式会社 レーザダイオードアレイデバイスの製造方法、レーザ発光回路及び測距装置
JP2020027874A (ja) * 2018-08-10 2020-02-20 オムロン株式会社 レーザダイオードアレイデバイスの製造方法、レーザ発光回路及び測距装置
JP7021618B2 (ja) 2018-08-10 2022-02-17 オムロン株式会社 レーザダイオードアレイデバイスの製造方法、レーザ発光回路及び測距装置

Also Published As

Publication number Publication date
CN100386841C (zh) 2008-05-07
KR20050110333A (ko) 2005-11-23
US7371594B2 (en) 2008-05-13
CN1700413A (zh) 2005-11-23
JP4831399B2 (ja) 2011-12-07
KR100595884B1 (ko) 2006-07-03
EP1598875A2 (en) 2005-11-23
US20050258442A1 (en) 2005-11-24
EP1598875A3 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
JP4831399B2 (ja) 窒化物半導体素子及びその製造方法
US10454241B2 (en) VCSEL structure with embedded heat sink
KR102087754B1 (ko) Led들 또는 태양 전지들의 구조들을 제조하는 방법
US9287468B2 (en) LED submount with integrated interconnects
EP2477244B1 (en) Method of manufacturing a light-emitting device package on a wafer level
CN103563110B (zh) 用于制造光电子半导体器件的方法和这样的半导体器件
JP2012195435A (ja) 半導体発光素子の製造方法
JP2021535640A (ja) バルク音響波共振器のパッケージング方法及びパッケージング構造
JP2008130933A (ja) 電子部品および電子部品の製造方法
JP2007165393A (ja) 半導体光素子
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
US20130049528A1 (en) Capacitive transducer and methods of manufacturing and operating the same
TW525265B (en) Method for forming shallow trench isolation
TWI804898B (zh) 發光陣列
KR20220152284A (ko) 금속 그리드를 포함하는 레이저 리프트-오프 처리 시스템
KR100553366B1 (ko) 질화물 반도체 소자 제조 방법
US20180366389A1 (en) Compensation of an arc curvature generated in a wafer
US8431454B2 (en) Fabricating process of circuit substrate and circuit substrate structure
US11897758B2 (en) Electrical contacting and method for producing an electrical contacting
KR101806806B1 (ko) 전자 소자 탑재용 기판의 제조방법
KR100303790B1 (ko) 고밀도 엘이디 어레이 제조 방법
JP5670639B2 (ja) 半導体装置の製造方法
JPH0242728A (ja) 半導体装置の製造方法
KR20010011230A (ko) 반도체 장치의 메탈 콘택 필링방법
KR20030094662A (ko) 반도체 메모리소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100913

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

R150 Certificate of patent or registration of utility model

Ref document number: 4831399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees