JP2019509636A - オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法 - Google Patents

オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法 Download PDF

Info

Publication number
JP2019509636A
JP2019509636A JP2018544099A JP2018544099A JP2019509636A JP 2019509636 A JP2019509636 A JP 2019509636A JP 2018544099 A JP2018544099 A JP 2018544099A JP 2018544099 A JP2018544099 A JP 2018544099A JP 2019509636 A JP2019509636 A JP 2019509636A
Authority
JP
Japan
Prior art keywords
connection layer
connection
semiconductor body
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018544099A
Other languages
English (en)
Other versions
JP6850301B2 (ja
Inventor
ゾフィーア フプマン
ゾフィーア フプマン
シメオン カッツ
シメオン カッツ
マルクス ゼンガー
マルクス ゼンガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2019509636A publication Critical patent/JP2019509636A/ja
Application granted granted Critical
Publication of JP6850301B2 publication Critical patent/JP6850301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)

Abstract

オプトエレクトロニクスデバイス５０は、光学的活性領域１２を有する半導体ボディ１０ａ、１０ｂ、１０ｃと、キャリア６０と、第１の接続層３２および第２の接続層３４を有する接続層ペア３０ａ、３０ｂ、３０ｃと、を備え、半導体ボディは、キャリアに配置され、第１の接続層は、半導体ボディとキャリアとの間に配設されて半導体ボディに接続され、第２の接続層は、第１の接続層とキャリアとの間に配設され、第１の接続層および第２の接続層から選択された少なくとも１つの層は、放射透過性および導電性の酸化物を含有し、第１の接続層および第２の接続層は、少なくとも１つまたは複数の接合領域のうちの領域で互いに直接接続され、したがって、接続層ペアは、キャリアに対する半導体ボディの機械的接続部に包含される。製造方法も特定される。

Description

本開示は、デバイスに関し、特に、オプトエレクトロニクスデバイスに関する。さらに、本開示は、デバイス、特に、オプトエレクトロニクスデバイスを製造するための方法に関する。
オプトエレクトロニクスデバイスの製造では、接着剤層やはんだ層などの別個の接続層を介して、個々に事前製作されたデバイスの部分要素を組み立てることが、しばしば必要である。
解決すべき課題は、新規のデバイス、好ましくは、改善されたデバイス、あるいは、デバイスの製造のための、新規の方法、好ましくは、改善された方法を特定することである。
この課題は、とりわけ独立特許請求項の主題によって解決されるが、本明細書に開示した他の対象によっても解決することができる。さらなる有利な実施形態や展開は、従属特許請求項の主題であり、以下の説明からもたらされる。
少なくとも１つの実施形態によれば、オプトエレクトロニクスデバイスは、半導体チップ、例えば、ダイオードチップである。
少なくとも１つの実施形態によれば、オプトエレクトロニクスデバイスは、半導体ボディを含む。半導体ボディは、光学的活性領域を含む。光学的活性領域は、放射を発生または受容するように構成することができる。デバイスは、特に発光性のダイオードデバイスとすることができる。
少なくとも１つの他の実施形態によれば、デバイスは、キャリアを含む。半導体ボディは、キャリアに配置することが好ましい。キャリアは、便宜上、半導体チップの一部である。
少なくとも１つの別の実施形態によれば、デバイスは、接続層ペアを含む。接続層ペアは、第１の接続層および第２の接続層を含む。第１の接続層は、半導体ボディとキャリアとの間に配置することができ、また、特に半導体ボディに接続することができる。第２の接続層は、第１の接続層とキャリアとの間に配置することができる。第２の接続層は、光学的活性領域、および／または、好ましくは、光学的非活性である、すなわち、放射を発生または受容するように設計されていないキャリア、を備えた他の半導体ボディに接続されてもよい。第２の接続層は、キャリアに直接または間接に接続することができる。
少なくとも１つの実施形態によれば、第１および第２の接続層は、互いに、特に直接、１つまたは複数の接続領域のうちの少なくとも幾つかの領域で接続される。このように、接続層ペアは、キャリアに対する半導体ボディの機械的接続部に包含することができる。単一の、便宜上、可干渉性の接続領域が存在してもよく、あるいは、幾つかの、特に、別個の、例えば、非隣接の接続領域が存在してもよい。接続層は、便宜上直接、すなわち、直ちに、それぞれの接続領域で接続される。接続層は、或る領域で、大きいエリアにわたってまたは表面全体にわたって、互いに接続することができる。接続層間の接続は、便宜上機械的に安定しており、したがって、キャリアからの半導体ボディの層間剥離は、回避される。
少なくとも１つの実施形態によれば、特にそれぞれの接続領域の接続層は、直接接合（多くの場合、リンギング（ｗｒｉｎｇｉｎｇ）とも呼ばれる）によって互いに接続される。直接接合の場合、接続されるべき層間の別個の接合層は、無しで済ますことができる。直接接合では、２つの接続層間の機械的接続部は、接続層間の機械的なコンタクトだけで作ることができる。接合力は、ファンデルワールス相互作用および／または水素結合によって作り出すことができる。
少なくとも１つの実施形態によれば、第１の接続層は、第２の接続層に対向している第１の境界面を含む。第２の接続層は、第１の接続層に対向している第２の境界面を含んでもよい。第１および第２の境界面は、少なくともそれぞれの接続領域においてあるいは表面全体にわたって、互いに隣接することが好ましい。第１の境界面および／または第２の境界面は、好ましくは少なくともそれぞれの接続領域において、あるいは、より大きなエリアにわたって、例えば、表面全体にわたって、１ｎｍ以下、好ましくは、０．５ｎｍ以下である粗さ（ＲＭＳ：２乗平均平方根）を含む。そういった低い粗さは、２つの層の直接接合に特に有利である。
少なくとも１つの実施形態によれば、第１の接続層および第２の接続層の一方または双方は、少なくとも１つの導電性および／または１つの電気的絶縁性の酸化物、例えば、金属酸化物、半導体酸化物、または、半導体金属酸化物、を含む。酸化物層は、直接接合に特に適している。
少なくとも１つの実施形態によれば、第１の接続層および第２の接続層の一方または双方は、放射透過性および導電性の酸化物（ＴＣＯ：透明導電性酸化物）を含む。ＩｎＳｎＯ（多くの場合、同じくＩＴＯ：酸化インジウムスズ）、ＡｌＺｎＯ（アルミニウム酸化亜鉛）、ＺｎＯ（酸化亜鉛）、ＧａＩｎＯ（酸化インジウムガリウム）は、放射透過性および導電性の酸化物の例である。他のＴＣＯ材料も使用される場合がある。
ＴＣＯ含有接続層が他の接続層に直接接合される場合、オプトエレクトロニクスデバイスの高透明なＴＣＯ材料は、接合するためだけでなく光学的活性領域の電気的コンタクトのための接合する層無しで使用される場合がある。直接接合は、デバイスに生じる境界面をも低減させ、これは、出力効率または放射特性にとって有利な場合があり、それというのも、各境界面が潜在的に反射につながるからである。接合エリアの吸収性の金属層も無しで済ますことができる。
接続層ペアのうちのＴＣＯ含有接続層は、半導体ボディに導電接続することができる。同じことは、この層が導電接続され得るキャリアに代替的または追加的に該当する。第１および第２の接続層の少なくとも一方の層は、ＴＣＯ材料を含有することが好ましい。
少なくとも１つの実施形態によれば、接続層ペアの第１の接続層および／または第２の接続層は、電気的絶縁材料、例えば、酸化物を含有する。電気的絶縁材料は、二酸化ケイ素などの酸化ケイ素やＡｌ２Ｏ３などの酸化アルミニウムとすることができる。
少なくとも１つの実施形態によれば、第１の接続層および／または第２の接続層は、その組成を変えない、あるいは、その延在部すなわちその横方向拡張部を介してそれを著しく変化させない。代替的または追加的に、それぞれの接続層は、その厚さ方向の組成を変化させない。これが意味するのは、単一プロセスで堆積される層が第１および／または第２の接続層として使用できることである。第１および／または第２の接続層は、均一な組成の平らな層にしてもよい（以下、均一層と呼ぶこともある）。
少なくとも１つの実施形態によれば、第１の接続層および／または第２の接続層は、構造化されて１つまたは複数の凹部を含む。それぞれの凹部は、好ましくは厚さ方向にそれぞれの接続層を貫通できる。特に、それぞれの凹部は、接続層ペアの全体を貫通できる。それぞれの凹部は、ガス充填、例えば、空気で充填でき、あるいは、真空を含むことができる。
少なくとも１つの実施形態によれば、第１の接続層および／または第２の接続層は、ハイブリッド層として具体化される。ハイブリッド層は、１つまたは複数の導電性サブ領域、および、１つまたは複数の電気的絶縁性サブ領域を含むことができる。特に、ハイブリッド層は、層の延在部の横方向にわたって変化する組成を含むことができる。それぞれの導電性または電気的絶縁性のサブ領域は、厚さ方向に接続層ペアのハイブリッド層全体を貫通できる。それぞれの電気的絶縁性サブ領域は、上で述べた電気的絶縁材料の１つを含有する、またはそれからなることが好ましい。それぞれの導電性サブ領域は、上で述べた導電材料の１つを含有する、またはそれからなることが好ましい。
少なくとも１つの実施形態によれば、第１の接続層および／または第２の接続層は、複数の電気的に絶縁されたけれども導電性のサブ領域をそれぞれの層内に含む。これらのサブ領域は、ＴＣＯ材料を含有する、またはそれからなることができる。導電性サブ領域は、別個の、すなわち、非隣接の層のサブ領域にできる。同じことは、接続層ペアに該当する。導電性サブ領域は、それぞれの層の凹部、例えば、ガス充填または真空充填の凹部によって、あるいは、層自体の電気的絶縁性サブ領域（それは次いでハイブリッド層として便宜上具体化される）によって、互いに電気的絶縁することができる。
それぞれの接続層の別個の導電性サブ領域または接続層ペアは、デバイスの電気的コンタクトのために使用できる。それらは、異なる電位に適用することができ、異なる導体タイプ（ｎ導電、ｐ導電）の半導体材料が、半導体ボディの、この半導体ボディの光学的活性領域の異なる側に、および／または、デバイスの異なる半導体ボディに、導電接続される。例えば、これらの電気的導電性だが絶縁されたサブ領域のうちの第１のサブ領域は、デバイスの半導体ボディに光学的活性領域の一方側で導電接続されてもよく、他方は、半導体ボディに光学的活性領域の他方側で導電接続されてもよい。短絡回路は、それぞれの層内の様々なサブ領域の電気的絶縁のおかげで回避される。それぞれの導電性サブ領域は、厚さ方向に、接続層全体を、特に、接続層のペア全体を貫通できる。
少なくとも１つの実施形態によれば、デバイスは、接続導体を含む。これは、好ましくは、半導体ボディ内に、例えば、半導体ボディの凹部の中に、この半導体ボディの活性領域の一方側からこの活性領域の他方側に、延びる。接続導体は、部分的にだけあるいは完全に、半導体ボディを貫通できる。半導体ボディ内で、接続導体は、活性領域から、好ましくは活性領域の少なくとも一方側の半導体ボディから、電気的に絶縁される。活性領域の他方側では、接続導体は、例えば、半導体ボディのこの側に配置される接続層ペアの導電性サブ領域を介して間接に接続することができ、あるいは、導電的に半導体ボディに直接接続することができる。それに代えて、接続導体は、半導体ボディ全体（特に、活性領域の両側の）から電気的に絶縁することができる。このケースでは、半導体ボディ全体を貫通することが好ましく、また、光学的活性領域の反対側に対向している側の他の半導体ボディに導電接続される。
少なくとも１つの実施形態によれば、接続層または接続層ペアの一方の少なくとも２つの導電性サブ領域の第１のサブ領域は、接続層ペアに対向している活性領域の側の半導体ボディに、特に、直接、導電接続される。少なくとも２つのサブ領域の第２のサブ領域は、半導体ボディに、接続層ペアから離れた光学的活性領域の側の接続導体を介して、導電接続することが好ましい。
少なくとも１つの実施形態によれば、接続導体は、半導体ボディに対向している接続層ペアの側の第１の接続層の導電性サブ領域に導電接続される。このサブ領域は、半導体ボディまたは接続層ペアの反対側に対向している光学的活性領域の側の他の半導体ボディに導電接続されるサブ領域とすることができる。この導電性サブ領域および接続導体間のコンタクト表面の面積は、半導体ボディに対向しているこの導電性サブ領域の表面の面積よりも小さいことが好ましい。換言すると、接続導体は、それが接続される接続層の導電性サブ領域よりも小さい表面積を有することができる。接続層の導電性サブ領域は、上で説明したように、放射透過性を便宜上有する。接続導体は、他方で、金属で作製される場合あるいは少なくとも金属特性を有する場合がある。したがって、有利なのは、接続導体の横方向拡張部を最小限に保持すること、および、接続導体の導電性セクションのより大きなエリアの実施形態のおかげで接続層ペアによって単純化されたコンタクトを依然として作製することである。接続導体と導電性サブ領域との間のコンタクト表面の面積は、０．２５×Ａ以下、好ましくは、０．２×Ａ以下とすることができ、ここでＡは、コンタクト表面の接続導体に導電接続される導電性サブ領域の面積である。代替的または追加的に、コンタクト表面の面積は、０．０５×Ａ以上、好ましくは、０．１×Ａ以上にしてもよい。
少なくとも１つの実施形態によれば、接続導体は、接続層ペアを貫通し、接続層ペアから電気的に絶縁される。このケースでは、別個の導電性サブ領域は、接続導体と接触するために設けられてはいないはずである。それぞれの接続層は、均一に構成された層として、すなわち、ハイブリッド層としてではなく、単に具体化される場合がある。層がハイブリッド層として具体化される場合、接続導体は、この層の電気的絶縁性サブ領域を貫通する場合があり、こうして、層の残部から電気的に分離されている場合がある。それに代えて、接続導体は、それぞれの接続層に属していない絶縁材料を介して接続層および／または半導体ボディから電気的に絶縁される場合がある。
少なくとも１つの実施形態によれば、第１の接続層は、第２の接続層に従って構造化される。したがって、第１および第２の接続層の導電性サブ領域は、隣接して互いに接続される場合がある。同じことは、電気的絶縁性サブ領域あるいは第１または第２の接続層の凹部に該当する。
少なくとも１つの実施形態によれば、接続層ペアは、厚さ方向に接続層ペア全体を貫通する１つまたは複数の導電性サブ領域を含む。接続層ペアは、厚さ方向に接続層ペア全体を貫通する１つまたは複数の電気的絶縁性サブ領域を含むことも有利である。それぞれのサブ領域は、第１および第２の接続層の導電性サブ領域あるいは第１および第２の接続層の電気的絶縁性サブ領域の組合せによって形成することができる。
少なくとも１つの実施形態によれば、第１の接続層の電気的絶縁性サブ領域は、第２の接続層の電気的絶縁性サブ領域に、特に、直接、接続される。代替的または追加的に、第１の接続層の導電性サブ領域は、第２の接続層の導電性サブ領域に接続される。再び、それに代えまたはそれに加えて、ペア（第１または第２の接続層）の接続層の一方の電気的絶縁性サブ領域は、ペアの他方の接続層の導電性サブ領域に接続される。それぞれの接続は、直接とすることができる。特に、それぞれの接続は、直接接合によって作り出すことができる。
少なくとも１つの実施形態によれば、接続領域において、少なくとも１つの、任意に選択した複数の、または、すべての、以下の隣接する材料ペア、すなわち
導体／絶縁体、
絶縁体／導体、
絶縁体／絶縁体、および／または、
導体／導体、
が存在し、第１の接続層の材料が斜線の左側に示され、第２の接続層の材料が斜線の右側に示される。
それぞれの層が、導電性サブ領域および／または電気的絶縁性サブ領域を含む場合、上のことは、それに応じてサブ領域に当然に該当する。
少なくとも１つの実施形態によれば、接続層ペアは、以下のタイプの層、すなわち
・ ハイブリッド層／ハイブリッド層
・ ハイブリッド層／均一層
・ 均一層／ハイブリッド層
・ 均一層／均一層
で形成され、第１の接続層のタイプが斜線の左側に示され、第２の接続層のタイプが斜線の右側に示される。
それぞれの均一層は、別個の導電性サブ領域を形成するために、凹部有りまたは無しで形成される場合がある。それぞれの均一層は、導電性材料または電気的絶縁性材料で作製することができる。２つの均一層のケースでは、それらの少なくとも一方は、導電性を有し、特に、ＴＣＯ層である。
少なくとも１つの実施形態によれば、デバイスは、唯一のまたは複数の別個の接続領域を含む。
少なくとも１つの実施形態によれば、第１および／または第２の接続層は、連続性または可干渉性を有する。それぞれの層は、接続導体を通過するのを単に妨げられる場合がある。
少なくとも１つの実施形態によれば、第１の接続および／または第２の接続層は、放射透過性を有する。「放射透過性」とは、本開示において、それぞれの層またはそれらの層を備えた接続層ペアが、デバイスの受容もしくは発生する放射に関するＸ以上の透過率、または、Ｘ以上の透過率係数を含み、ここでＸは、以下の値、すなわち０．７、０．８、０．８５、０．９、０．９５のうちの１つであると仮定していることを意味していると理解してもよい。
少なくとも１つの実施形態によれば、半導体ボディは、第１の半導体ボディであり、デバイスは、１つまたは複数の別の半導体ボディを含む。例えば、デバイスは、第２および第３の半導体ボディを含み、個々が光学的活性領域を備える。デバイスは、別の半導体ボディを有する場合もある。接続層ペアは、上下に配置され得るそれぞれの隣接する半導体ボディ間に配置することが好ましい。接続層ペアは、上のように具体化することができる。それぞれの接続層ペアは、ハイブリッド層として形成された２つの接続層を用いて形成することが好ましい。
第１および第２の半導体ボディは、接続層ペアを介して互いに導電接続される。この目的のため、接続層ペアの導電性サブ領域は、導電的に、例えば、直列に、２つの半導体ボディと共に接続することができる。それに代えて、接続層ペア全体は、別個の導電性サブ領域を設ける必要もなく、その延在方向にわたって導電性を有するように、具体化することができる。このケースでは、望ましいのは、接続導体がそれを貫通し得る接続層ペアにキャビティまたは凹部を設けることである（下も参照）。半導体ボディの中に延びる接続導体の数は、異なる半導体ボディの数と等しいかまたはそれよりも多くすることができる。デバイスの半導体ボディ内の接続導体の数は、キャリアからのそれぞれの半導体ボディの距離が増加すると、減少する場合がある。これは、キャリアからより遠くの半導体ボディが、キャリアにより近い半導体ボディよりも少数の接続導体を有する場合があることを意味する。
少なくとも１つの実施形態によれば、接続導体は、第１の半導体ボディの中に延び、半導体ボディ内でそれから電気的に絶縁される。この接続導体は、第１の半導体ボディ全体を貫通する場合があり、他の半導体ボディ、例えば、第２の半導体ボディ、に導電接続することが好ましい。
少なくとも１つの実施形態によれば、接続導体と別の半導体ボディとの間の導電性接続の部分は、半導体ボディ間に配置される接続層ペアによって形成される。便宜上、この部分は、接続層ペアの導電性サブ領域である。導電性サブ領域は、電気的絶縁性サブ領域、例えば、周方向の電気的絶縁性サブ領域によって、接続層ペアの導電性サブ領域の残部の１つまたはすべてから電気的に絶縁される場合がある。
それに代えまたはそれに加えて、接続導体は、接続層ペアを貫通する場合もある。このケースでは、接続導体は、便宜上、接続層ペアの導電性サブ領域から電気的に絶縁される。この目的のために、例えば、接続層ペアの凹部の内側壁は、絶縁材料でライニングされることがあり、それは接続層ペアに凹部が形成された後にだけ設けられる。
少なくとも１つの実施形態によれば、１つまたは複数の電子要素は、キャリアに一体化される。それぞれの電子要素は、デバイスの１つまたは複数の半導体ボディを制御するために使用することができる。キャリア内の電子要素の一体化は、１つの光学的活性領域を備えた複数の半導体ボディが個々に設けられる場合に特に有用である。
少なくとも１つの実施形態によれば、キャリアは、１つまたは複数のターミナル、例えば、金属化されたターミナルを含む。ターミナルの好適な数は、半導体ボディの数以上、例えば、半導体ボディの数＋１以上である。
少なくとも１つの実施形態によれば、２つの半導体ボディの光学的活性領域は、異なる色のスペクトル領域で放射を作り出すために具体化される。これにより、白色光などの混合色光をデバイスによって作り出すのが容易になる。それに代えて、同一色の光は、作製することができ、作り出す放射出力を増大させることができる。
少なくとも１つの実施形態によれば、接続層ペアは、上で説明したように、半導体ボディをキャリアに結合し、複数の半導体ボディのケースでは、キャリアに最も近い半導体ボディを結合する。それに代えて、接着材またははんだ層などの別個の接合層は、キャリアに対する接続部のために使用することができ、したがって、キャリアに対する接続部は、直接接合またはウェハ接合を用いて生起することが必ずしも必要ではない。
少なくとも１つの実施形態によれば、それぞれの半導体ボディは、エピタキシャルに成長している。特に、半導体ボディは、成長基板上でエピタキシャルに成長していることがある。キャリアは、便宜上、成長基板と異なる。成長基板は、それぞれの半導体ボディから除去されていることがある。
少なくとも１つの実施形態によれば、第１の接続層および／または第２の接続層の厚さは、２０ｎｍ以下、例えば、１５ｎｍ以下、または、１０ｎｍ以下である。そういったコーティングの場合、直接接合のための粗さは、例えば、機械的な後処理を伴わずに層が堆積するときですら、容易に達成することができる。
オプトエレクトロニクスデバイスを製造するための方法の少なくとも１つの実施形態によれば、光学的活性領域を備えた半導体積層体が提供される。提案の方法は、上や下で説明するデバイスの製造に特に適しており、したがって、プロセスに関連して説明する特徴は、デバイスを参照することもあり、その逆もまた同じである。提供される半導体積層体は、複数の半導体ボディのための半導体材料を提供することが好ましい。例えば、それは半導体ウェハであり得る。半導体積層体は、エピタキシャルにそれがその上で成長する成長基板上に、または、既に成長基板とは異なる中間キャリア上に、設けることができる。
第１の接続層は、半導体積層体に付着され、したがって、半導体積層体および第１の接続層は、第１の複合体を形成する。
さらに、複合体要素が提供される。第２の接続層は、この複合体要素に付着され、したがって、複合体要素および第２の接続層は、第２の複合体を形成する。
その後、第１および第２の複合体は、第１および第２の接続層を介して、直接接合を用いて、特に、機械的に、接合することができる。上で説明したように、第１の接続層および第２の接続層から選択された少なくとも１つの層は、放射透過性および導電性の酸化物を含有することが好ましい。
少なくとも１つの実施形態によれば、第１の接続層および／または第２の接続層は、堆積し、したがって、その表面は、堆積直後に１ｎｍ以下、または、０．５ｎｍ以下（各ケースＲＭＳ）の粗さを有する。ハイブリッド層が提供される場合、導電性材料および電気的絶縁性材料は、互いに離間して堆積させることができ、また、適切なマスクおよび／または構築ステップの助けを借りて、離間堆積した材料を配置することができ、したがって、２つの材料（導体および絶縁体）が堆積した直後に、表面は、形成され、少なくとも幾つかのエリアにおいて、特に、接続領域の形成のために設けられるサブ領域において、あるいは、表面全体にわたって、１ｎｍ以下、好ましくは、０．５ｎｍ以下、の粗さを有する。
少なくとも１つの実施形態によれば、第１の接続層および／または第２の接続層は、付着後の第１および第２の複合体の接続前において、平坦化され、したがって、平坦化後に、その表面は、１ｎｍ以下、好ましくは、０．５ｎｍ以下の粗さを有する。したがって、平坦化前の粗さは、１ｎｍより大きいまたは０．５ｎｍより大きい、特に、直接接合を必要とする低粗さよりも大きいことがある。
少なくとも１つの実施形態によれば、第１および／または第２の接続層は、第１および第２の複合体が接続される前に第１の温度で温度処理を受ける。第１の温度は、摂氏２００度〜摂氏９００度（端を含む）とすることができる。第１の温度処理の場合、それぞれの接続層の、特に、ＴＣＯ含有接続層の、結晶特性は、最適化することができる。
少なくとも１つの実施形態によれば、第１の接続層および／または第２の接続層は、第１の温度での温度処理の後、活動化処理によって、例えば、プラズマプロセスを用いて、第１および第２の複合体の直接接合のために、準備されることが好ましい。
少なくとも１つの実施形態によれば、第１の接続層および第２の接続層は、直接接合後に第２の温度での温度処理を受ける。第２の温度は、便宜上、第１の温度よりも低い。接合接続部は、この温度処理によって強化することができる。
少なくとも１つの実施形態によれば、複合体要素は、光学的活性領域を備えた他の半導体積層体、あるいは、例えば複数のデバイスのキャリアのための材料を含むキャリアウェハなどのキャリア要素、である。電子要素のための構造は、前々からキャリア（ウェハ）内に画定することができる。
本方法で製造した完成済み複合体は、キャリアウェハおよび複数の半導体積層体を有することができ、その個々は、１つまたは複数の接続層、例えば、冒頭で説明した接続層ペア、を介して接続される。その後、複合体は、独立のチップに分離することができる。
少なくとも１つの実施形態によれば、単に部分的にまたは完全に半導体積層体を貫通する凹部は、半導体積層体またはキャリア要素を備えた半導体積層体の接続後に、形成される。絶縁材料は、その中に導入することができ、接続導体材料は、配置することができ、したがって、接続導体は、形成され、単に部分的にまたは完全に半導体積層体を貫通する。接続導体は、半導体積層体を備えた複合体がキャリア要素に接続される前に、設けることが好ましい。凹部は、半導体積層体を完全に、必要に応じてそれに接続される別の半導体積層体を完全にまたは単に部分的に、そして、半導体積層体間に配置した接続層ペアを完全に、通り抜けることができる。
この変形例では、それ故に、接続層ペアを介した半導体積層体の接続後に、接続導体が提供される。
少なくとも１つの実施形態によれば、接続されるべき半導体積層体は、半導体積層体に配置され少なくとも幾つかの領域の半導体材料から電気的に絶縁された接続導体を既に含む。これらの接続導体は、それぞれに関係する接続層の導電性サブ領域に導電接続することができ、したがって、第１の半導体積層体および第２の半導体積層体を備えた複合体の形成後に、これらの半導体積層体に配置される２つの接続導体は、これらの半導体積層体間に配置される接続層ペアのサブ領域を介して、互いに導電接続される。したがって、接続層ペアは、異なる半導体ボディの導電接続部に包含することもできる。
この変形例では、接続導体は、第１および第２の複合体が接続される前に、好ましくは、第１の接続層が付着される前にも、半導体積層体に形成される。
異なる実施形態に関連して説明した特徴部は、勿論、互いに矛盾しないという条件で、互いに組み合わせることができる。
好適な実施形態では、オプトエレクトロニクスデバイスは、光学的活性領域を含む半導体ボディを具備し、
キャリアと、第１の接続層および第２の接続層を含む接続層ペアと、をさらに含み、
・ 半導体ボディは、キャリアに配置され、
・ 第１の接続層は、半導体ボディとキャリアとの間に配設されて半導体ボディに接続され、
・ 第２の接続層は、第１の接続層とキャリアとの間に配設され、
・ 第１の接続層および第２の接続層から選択された少なくとも１つの層は、放射透過性および導電性の酸化物を含有し、
・ 第１の接続層および第２の接続層は、少なくとも１つまたは複数の接続領域のうちの領域で互いに直接接続され、したがって、接続層ペアは、キャリアに対する半導体ボディの機械的接続部に包含される。
さらなる利点、特徴、および有利な実施形態は、図面と関連して例示的な実施形態の以下の説明によって生じる。
概略断面図を用いる提案する方法の例示的な実施形態を示す図である。 概略断面図を用いる提案するデバイスの例示的な実施形態を示す図である。 概略断面図を用いる提案するデバイスの例示的な実施形態を示す図である。
同一、類似、および等価に作動する要素は、同一の参照符号を具備する場合がある。さらに、本明細書で説明する対象物のより良い理解のために、個別の要素は、過剰に拡大されることがあり、したがって、図は必ずしも原寸に比例していない。
図１は、概略断面図を用いるオプトエレクトロニクスデバイスを製造する提案方法の例示的な実施形態を示す。提案方法では、第１の複合体１００、好ましくは、ウェハ複合体、および、第２の複合体２００、好ましくは、ウェハ複合体は、機械的に安定したやり方で互いに接続される。この方法では、複合体１００は、直接接続によって複合体２００に対して機械的に安定して接続される。
第１の複合体１００は、半導体積層体１０を含む。半導体積層体１０は、放射発生または放射受容を対象とした活性領域１２を含む。活性領域１２は、第１の半導体層１４と第２の半導体層１６との間に配置または形成される場合がある。第１および第２の半導体層は、異なったタイプの導体（ｎ伝導またはｐ伝導）を有することが好ましい。活性領域は、ヘテロ構造、あるいは、単一または複数の量子井戸構造を含むことがある。活性領域は、固有である、すなわち、非ドープである場合がある。半導体層１４および／または１６は、それぞれのタイプの伝導率のためにドープされる場合がある。活性領域１２は、放射発生のために、特に、好ましくは可視スペクトル領域での放射のために、具体化されることが好ましい。半導体積層体は、ＩＩＩ−Ｖ族半導体材料、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ、または、ＡｌＧａＮなどの窒化物複合体半導体に基づくことが好ましい。勿論、他の材料が考慮される場合もある。
半導体積層体１０は、基板に配置される。基板２０は、その上で半導体積層体１０がエピタキシャルに成長する成長基板によって形成されることがある、あるいは、成長基板とは異なることがある。後者の場合では、成長基板は、除去されていてもよく、基板２０は、中間キャリアである。サファイアは、窒化物複合体半導体材料に適した成長基板である。基板２０は、便宜上、半導体積層体を機械的に安定化させる。
第１の複合体は、第１の接続層３２をさらに含む。それは、基板２０から離れている半導体積層体１０の側に位置する。
第２の複合体２００は、複合体要素４０を含む。第２の接続層３４は、複合体要素４０に配置される。複合体要素４０は、例えば、半導体積層体をさらに含む場合があり、光学的活性領域、または、本方法によって作り出されるデバイス、例えば、半導体チップ、の好ましくは光学的活性でないキャリアのために設けられるキャリア要素をさらに備える。それぞれの半導体積層体は、作り出されるべき複数の半導体チップのための半導体ボディの形成に適している半導体材料を提供することが好ましい。
第１の接続層３２および第２の接続層３４は、直接接合を介して、すなわち、別個の接合層を用いずに、相互に接合するために意図され具体化されることが好ましい。この目的のために、層は、直接接合に適した境界面を有する。第１の接続層は、第１の境界面３２１を有する。第２の接続層３４は、第２の境界面３４１を有する。それぞれの境界面は、関連する複合体の残部から反対に向けられていることが好ましい。第１の境界面３２１および／または第２の境界面３４１は、平らであることが好ましい。境界面３２１は、半導体積層体１０から反対に向けられており、境界面３４１は、複合体要素４０から反対に向けられている。第１の複合体および第２の複合体は、第１の境界面３２１が第２の境界面３４１に対面するように、直接接合のために配置されることが好ましい。
第１の境界面３２１および第２の境界面３４１は、具体化され、したがって、或る領域では、便宜上、直接接合によるまたはその全表面にわたる接続を意図した少なくとも或る領域では、１ｎｍ ＲＭＳ（ＲＭＳ：２乗平均平方根）以下の粗さを有する。粗さは、０．５ｎｍ ＲＭＳ以下であることが好ましい。そういった粗さは、直接接合の接続に特に有利である。
示した例示的な実施形態では、それぞれの接続層３２および３４は、ハイブリッド層として具体化されている。ハイブリッド層は、特に上から見たときに、複合体の残部の反対側に対向している表面において、１つまたは複数の導電性サブ領域（Ｃ）を有することが好ましい。これらの導電性サブ領域は、便宜上、層内で相互に電気的に分離される。それぞれの接続層３２、３４は、上方から見たときに複数の導電セクタを特に含むことがある。セクタ相互の電気的な絶縁は、１つまたは複数の電気的絶縁性のサブ領域（Ｉ）によって達成される。絶縁性のサブ領域は、固体の非ガス相の絶縁体によって形成される。それらの延在部分の横方向に沿って、それぞれの接続層は、断面で見たときに、変化する組成を有する場合がある。特に、導電エリアＣは、２つの絶縁サブ領域Ｉ間に配置される場合がある。電気的絶縁性のサブ領域および導電性のサブ領域は、同じ厚さおよび／または異なる厚さを有する場合がある。それらが異なる厚さを有する場合、厚さは、直接接合接続のために設けられたそれぞれの接続層３２、３４の境界面３２１または３４１が、平らであるように、あるいは、上で説明した粗さの要件を少なくとも満たすように、選択することが依然として好ましい。
接続層３２および３４は、導電エリアおよび絶縁エリアが接続のために設けられるように、構造化することが好ましい。「それに応じて構造化され」は、それぞれの複合体１００および２００のそれぞれの接続層３２または３４の導電性のサブ領域および／または電気的絶縁性のサブ領域が、対応する位置、寸法および／または形状をそれぞれ有することを意味することがある。したがって、互いに割り当てられた導電領域Ｃおよび互いに割り当てられた電気的絶縁領域Ｉは、直接接合プロセスで互いに直接接続される場合がある。それに代えまたはそれに加えて、絶縁領域は、導電領域に接続する場合もある。これは例えば、比較的小さい領域でそのようになる。例えば、いずれか１層における１つの絶縁領域が他の層の絶縁領域よりも横方向に僅かに大きくなることで、いずれかの接続層における絶縁領域が、他の接続層の導電領域および絶縁領域に直接接合する。いずれにしても、有利なのは、接続後に両層の導電サブ領域Ｃが、互いに接続されて、接続層ペアを介して層３２および３４によって形成される接続層ペアの半導体積層体１０に対向している側と半導体積層体の反対側に対向している側との間に、導電性接続を提供する場合である。
例えば、導電性サブ領域Ｃは、放射透過性および導電性の酸化物、特に金属酸化物を用いて形成される。例えば、以下の材料、すなわちＩＴＯ、ＡｌＺｎＯ、ＺｎＯ、ＧａＩｎＯが適している。例えば、それぞれの電気的絶縁性サブ領域Ｉは、電気的絶縁性材料、例えば、酸化物、を用いて形成される。例えば、以下の材料、すなわちＳｉＯ２、Ａｌ２Ｏ３が適している。絶縁領域または導電領域の材料は、異なる接続層に関して同じまたは異なる場合がある。絶縁材料および導電材料は、層内部で、特に、異なるサブ領域間で、様々である場合もある。しかしながら、層の絶縁サブ領域または導電サブ領域は、同じ材料で形成することが好ましい。異なるＴＣＯ材料が異なる接続層で使用される場合、異なる伝導タイプの半導体材料に関して、異なるコンタクト特性を有することが好ましい。例えば、第１の接続層３２の導電サブ領域は、ＺｎＯを含有することがあり、第２の接続層３４の導電性サブ領域は、ＩＴＯを含有することがあり、その逆もまた同じである。これらの材料は、ｐまたはｎ導電半導体材料に対する異なるコンタクト特性によって特徴付けされる場合がある。それに代えて、異なる層の導電サブ領域は、同じＴＣＯ材料を含有する、またはそれからなる場合もある。
絶縁材料Ｉを用いて電気的絶縁が提供される接続層として直接接続されるべきハイブリッド層の図１に示す変形例の代替として、それぞれの接続層３２または３４の様々な電気的に分離された導電性サブ領域は、２つの導電性サブ領域間のガス充填または真空含有ギャップによって形成される場合もある。このケースでは、図１に示す絶縁材料の絶縁性サブ領域Ｉは、存在しない。
さらに、図１に示すハイブリッド層の代替例として、均一な層は、使用され得る直接接合に関して第１および／または第２の接続層として使用される場合もある。例えば、均一な接続層３２および３４の少なくとも一方が、ＴＣＯ材料を含有する、またはそれからなる、あるいは、接続層の両方が、ＴＣＯ材料を含有する、またはそれからなる。それに代えて、均一な層の少なくとも一方が、絶縁材料を含有する、またはそれからなることがある。構造化された層と対照的に、均一な層は、表面全体にわたって適用される場合がある。そういったデバイスに関する対応する例示的な実施形態については、図３に示す。
透明で導電性の酸化物、例えば、金属酸化物は、半導体積層体１０に適用されてそれぞれの接続層３２および３４を作り出す場合がある。直接接合のための均一な層の形成に関して、層は、その表面全体にわたって適用される場合がある。１つまたは複数の導電性サブ領域での構造化が望ましい場合、導電性の透明な材料は、その表面全体にわたって堆積され、次いで構造化され、あるいは、構造化された形式で既に適用されている場合がある。適切なマスクは、各構造化ステップに関して使用される場合がある。スパッタリング、蒸着、またはＡＬＤプロセス（ＡＬＤ：原子層成長法）は、それぞれの放射透過性の導電性の酸化物の適用に適している。他の堆積プロセスも考慮される場合がある。それぞれの絶縁サブ領域に関する絶縁体または絶縁材料、好ましくは、酸化物は、適切なやり方で堆積されてもよい。化学蒸着は、絶縁材料を分離するための代替的または補助的な方法としても適している。絶縁材料は、導電材料の前または後に堆積される場合がある。
それぞれの材料（導電体または絶縁体）が接合接続のために意図されている領域での接続層の表面の粗さは、例えば、対応する低層厚さのために材料が堆積された直後に直接接合するために、上で説明した粗さの仕様または要件を既に満たされている場合がある。それに代えて、接合に適した粗さは、材料が適用された後で作り出される。このプロセスは、電気的絶縁性材料および導電性材料のために次々に、あるいは、電気的絶縁性材料および導電性材料のために一斉に、実行される場合がある。粗さは、所要の仕様が満たされるまで、平坦化によって低減される場合がある。平坦化は、研摩、例えば、化学機械研摩（ショート用のＣＭＰ）によって実行される場合がある。それぞれの接続層またはそれぞれの材料が１．０ｎｍ以下または０．５ｎｍ以下の粗さで堆積されるべき場合、それぞれの堆積された材料層は、２０ｎｍ以下、例えば、１５ｎｍ以下、または、１０ｎｍ以下の厚さを有することが好ましい。そういった小さい厚さによって、所要の低粗さを有する層は、簡素化されたやり方で堆積される場合がある。粗さが平坦化によって達成される場合、あるいは、対応する直接堆積が可能である場合、それぞれの接続層は、より厚くなる場合が勿論ある。
それぞれの接続層の形成後に、温度プロセスは、それぞれの接続層が晒されて、実行される場合がある。これにより、結晶特性が、特に、それぞれの接続層のＴＣＯ材料の結晶特性が、最適化できる。温度プロセスは、例えば、酸素または窒素ガス雰囲気などのガス雰囲気中で摂氏２００度以上および／または摂氏９００度以下の第１の温度で実行される場合がある。この温度プロセス後に、それぞれの層の材料、特にＴＣＯ材料および／または絶縁材料は、プラズマプロセス、例えば、プラズマ前処理を用いて活動化される場合がある。例えば、個々が窒素ガス、酸素ガスおよび／またはアルゴンプラズマを備えている、反応性イオンエッチング（ＲＩＥ）、ＩＣＰプロセス（ＩＣＰ：誘導結合プラズマ）、または、マイクロ波プラズマによるプロセスは、適している。それぞれの接続層の表面は、例えば、脱イオン水、または、スタンダードクリーン１（ＳＣ１）またはレギュラークリーン１（ＲＣ１）として公知の掃除材料を用いて、掃除される場合がある。上で説明したやり方では、それぞれの接続層３２または３４の表面は、接合プロセスのために最善に準備される場合がある。
次いで、第１の複合体１００および第２の複合体２００は、互いに対して動かされ、したがって、境界面３４１および３２１は、機械的に互いに接触し、機械的の接触のおかげで、直接接合によって互いに機械的に安定して接続される。機械的の接触後に、さらなる温度処理は、接合接続を強化するために実行される場合がある。それは、第１の温度よりも低い温度で、例えば、摂氏２００度よりも低い温度で、実行されることが好ましい。その後、第１および第２の複合体は、機械的に安定して接続される。基板２０は、続いて、例えば、レーザ分離プロセスによって、除去される場合がある。基板の除去された側では、必要に応じて、さらなる複合体が、既にできている複合体に、特に、直接接合によって、接合される場合がある。
既に上で説明したように、接続層３２および３４は、相互に従って具体化される場合があり、あるいは、相互に異なる場合がある。例えば、層３４は、均一で、シリカなどの絶縁体を含むことがあり、層３２は、シリカなどの電気的絶縁領域とＴＣＯ材料などの導電性領域とを備えたハイブリッド層であることがある。
複合体要素４０がキャリア要素として具体化される場合、純粋な支持機能を有する場合があり、あるいは、例えば、統合された電子デバイス（さらに下を参照）を含む場合がある。キャリア要素は、半導体材料、例えば、シリコンを含有する、またはそれからなる場合がある。電子要素は、ＣＭＯＳプロセスを用いて、キャリア要素に形成される場合がある。電子要素は、埋め込みまたは拡散によって形成されたドープ領域によってキャリア要素に画定される場合がある。
提案の方法は、かなりの利益を提供する。ＴＣＯ材料の使用のために、作製された半導体デバイスの要素は、接続層を用いて、電気的に接触する場合がある。例えば、接続されるべき複合体の特別な導電性サブ領域または導電性要素を接続するために、第１および第２の複合体のアライメント調整が必要とされる場合、ＴＣＯ材料を備えたハイブリッド層の使用は、調整の要件を軽減するが、その理由は、接続されるべき導電性サブ領域がＴＣＯ材料中の低吸収のために拡大される場合があるからであり、こうして、２つの導電性サブ領域の導電性接続は、簡易化されての接合中に達成される場合がある。さらに、特に、接続層の電気的に分離された導電性サブ領域に関してＴＣＯ材料の使用時に、接続領域には吸収性の材料が存在しない。金属がＴＣＯ材料の代わりに使用された場合、接続領域での放射の吸収は、ＴＣＯ材料に比べて非常に増大するであろう。
提案の方法によって、異なる半導体積層体１０は、互いに接続される場合がある、および／または、互いの上に既に積重ねられた１つまたは複数の半導体積層体は、キャリア要素に機械的に安定して接続される場合がある。デバイス、特に、半導体チップは、提案の方法を用いて製造され得るが、図２および３を用いて下で説明する。図２および３に関連して説明する特徴は、本方法のために使用することができるのは勿論であり、その逆もまた同じである。
図２は、概略断面図を用いる、オプトエレクトロニクスデバイス、特に、半導体チップの例示的な実施形態を示す。デバイス５０は、複数の半導体ボディ１０ａ、１０ｂ、および、１０ｃを含む。それらの半導体ボディが、図１の半導体積層体１０から例えば分離によって得られることがあるので、類似の参照符号が、活性領域１２や第１および第２の半導体層１４および１６のそれぞれのためなどの、半導体積層体のデバイスのために、用いられる。半導体ボディ１０ａ〜１０ｃは、上下に配置され、接続層ペア３０ｂおよび３０ｃは、２つの隣接する半導体ボディ間にそれぞれ配置される。半導体ボディ１０ａ〜１０ｃは、キャリア６０上に上下に配置される。したがって、それらは、キャリア上に互いの上に積重ねられる。キャリア６０は、図１の複合体要素４０から分離によって出現させてからキャリア要素として具体化されたものであってよい。接続層ペア３０ａは、キャリアの隣りの半導体ボディ１０ａとキャリア６０との間に配置される。接続層ペア３０ａ〜３０ｃは、個々が第１の接続層および第２の接続層を含有し、それらは、図１の接続層３２および３４から例えば分離によって得られることがあるので、対応する参照符号が付与されている。
異なる半導体ボディの光学的活性領域は、例えば、赤、緑、および、青のスペクトル領域で異なる色の光を発生させるために具体化される場合がある。特に、デバイスは、混合色の、特に、白い、光を作り出すために、具体化される場合がある。それに代えて、２つまたは３つの光学的活性領域は、同じ色の放射を発生させるために具体化される。デバイスによってそれぞれのスペクトル領域で発生する放射パワーは、こうして増加される場合がある。
それぞれの接続層ペアの接続層３２および３４は、上で説明したように直接接合によって互いに接合される場合がある。それぞれの層接続層ペア３２および３４は、示された例において、電気的絶縁性サブ領域Ｉおよび導電性サブ領域Ｃを備えたハイブリッド層として形成される。
それぞれの半導体ボディ１０ａ〜１０ｃの半導体層１４および１６は、隣接する半導体ボディの第１の半導体層１４および第２の半導体層１６が互いに向かい合うように、配置される。したがって、異なる導電性タイプの半導体層は、互いに向かい合い、したがって、半導体ボディ自体は、直列に接続される。導電性の接続は、接続層３２および３４の導電性サブ領域Ｃにおいて導電ＴＣＯ材料を介して作られる。
それぞれの接続層ペア３０ａ、３０ｂおよび／または３０ｃは、隣接する半導体ボディの異なる導電性タイプ１４および１６の層を導電接続する少なくとも１つの、または、厳密に１つの、導電性サブ領域８０を含むことが好ましい。このサブ領域８０は、それぞれの接続層ペアの全体を貫通する。
それぞれの接続層ペア３０ａ、３０ｂおよび／または３０ｃは、少なくとも１つのまたは複数の（例えば、断面図で、配置された接続層ペアの２つの絶縁性サブ領域Ｉ間に）導電性サブ領域８２を含む。絶縁材料Ｉは、上から見たとき、サブ領域８２を囲んでいてもよい。２つの隣接する半導体ボディを導電接続するサブ領域８０と比べて、導電性サブ領域８２は、上から見たとき、より小さい表面積を有する場合がある。サブ領域８２は、それぞれの接続層ペアを介する電気的な貫通接続のために使用され、ペアの層内でサブ領域８０から電気的に分離される。短絡回路は、こうして回避される。層ペアのサブ領域８０および８２は、活性領域の異なる側で同じ半導体ボディに導電接続される場合がある。接続層ペア３０ａは、３つのサブ領域８２を含む。接続層ペア３０ｂは、２つのサブ領域８２を含む。接続層ペア３０ｃは、１つのサブ領域８２を含む。すなわち、キャリアからより遠いペアの層は、キャリアに近接するペアの層よりも少数の導電性サブ領域８２を有する。
少なくとも１つの接続導体は、それぞれの半導体ボディ１０ａ、１０ｂ、および、１０ｃに形成される。デバイス５０は、第１のタイプの接続導体７２および第２のタイプの接続導体７４を含む。第１および／または第２のタイプ７２、７４の接続導体は、それが直接接合による接続のために提供される場合、それぞれの半導体積層体に既に形成されている場合がある。
各半導体ボディ１０ａ〜１０ｃは、少なくとも１つの第１のタイプの接続導体７２を含む。それは、電気的絶縁されて、半導体ボディを通って、また、光学的活性領域１２を通って、半導体ボディの一方側、好ましくは、キャリア６０に対向している側から延び、また、半導体ボディの中への接続導体の入口側の反対側に対向している光学的活性領域の側の半導体ボディに導電接続される。例えば、それぞれの接続導体７２は、それぞれの半導体ボディ１０ａ〜１０ｃの半導体層１４に導電接続される。第１のタイプの接続導体７２は、この特別な半導体ボディの電気的な接触のために使用される。電気的絶縁体は、それぞれの半導体ボディを通って完全に延びることのないことが好ましい接続導体のためにそれぞれの半導体ボディに形成された凹部にライナ付けする電気的絶縁性材料７６で作製されることがある。第１のタイプの接続導体７２は、半導体ボディを部分的にだけ貫通する。それに代えて、第１のタイプの接続導体７２は、半導体ボディ全体（図示せず）を貫通する場合がある。キャリアから遠い半導体ボディの側で、第１のタイプの接続導体は、次いで、この半導体ボディに導電接続される場合がある。このケースでは、それぞれの接続層ペアは、別の電気的に絶縁された導電性サブ領域を含むことがある。当該別の電気的に絶縁された導電性サブ領域は、サブ領域８２のように半導体ボディから絶縁されておらず、第１のタイプの接続導体７２とこの接続導体が貫通する半導体ボディとの双方に導電接続される。
幾つかの半導体ボディ（例示的な実施形態では、キャリア６０から最も遠い半導体ボディを除くすべて）は、少なくとも１つの第２のタイプの接続導体７４を有する。それぞれの接続導体７４は、半導体ボディ全体を貫通することが好ましく、また、例えば、絶縁材料７６によって再度この半導体ボディから電気的に絶縁されることが好ましい。第２のタイプの接続導体７４は、それが貫通する１個以外のデバイスの半導体ボディに電気的に接触するように設計されることがある。それぞれの半導体ボディの電気的接続は、それぞれの半導体ボディにおいてキャリア側から第１のタイプの接続導体７２を介して可能にされ、これにより、第２のタイプの接続導体７４は、キャリアにもっと近い他の半導体ボディを通して半導体ボディのための接続の電気的フィードスルーを提供する。オプトエレクトロニクスデバイスが唯一の半導体ボディを含む場合、第２のタイプの接続導体は、それ故に無しで済ますことができる。キャリアに最も近い半導体ボディ１０ａにおける第１および第２のタイプの接続導体の合計は、便宜上、デバイスの半導体ボディの数によって決定され、デバイスの半導体ボディの数に等しいことが好ましい。
それぞれの第２のタイプの接続導体７４は、半導体ボディを貫通して、この半導体ボディのそれぞれの側に配置された接続層ペアの導電サブ領域８２まで延び、この半導体ボディの少なくとも一方側であるいは両側で導電接続されることが、好ましい。最終的に、それぞれの第２のタイプの接続導体は、第１のタイプの接続導体７２に、好ましくは、キャリアから遠い側で、例えば、１つまたは複数のサブ領域８２および／または別の第２のタイプの接続導体７４を介して、導電接続される。このように、離間した半導体ボディ（例えば半導体ボディ１０ｂまたは１０ｃ）は、キャリア６０に対向している半導体ボディの積層体の側で電気的に接触する場合もある。サブ領域８２は、それぞれの接続導体７２および／または７４よりも大きい表面積を有することがある。それぞれの接続導体と関連する導電サブ領域との間のコンタクト表面の面積は、０．２５×Ａ以下である場合があり、０．２×Ａ以下であることが好ましく、ここでＡは、コンタクト表面の接続導体に導電接続される導電性サブ領域の面積である。代替的または追加的に、コンタクト表面の面積は、０．０５×Ａ以上であることがあり、０．１×Ａ以上であることが好ましい。それぞれの接続導体７２または７４は、金属である場合がある。それぞれの導電性サブ領域８２がＴＣＯ材料を含有するので、デバイスでの吸収損失を著しく増加させることなく、より大きい表面積の実施形態が可能である。換言すると、導電サブ領域８２は、サブ領域８２が導電接続される接続導体のためのそれぞれの半導体ボディに形成される凹部よりも、上方から見たときに、より大きい面積を有することがあり、また、特にこの凹部の上方で横方向に突出することがある。短絡回路を回避する目的では、望ましいのは、絶縁材料を導電性サブ領域８２と半導体ボディとの間に配置することである。
示した例示的な実施形態では、キャリアの反対側に対向しているそれぞれの半導体ボディの第１の半導体層１４は、１つまたは複数の接続導体７２および／または７４を介して電気的に接続される。キャリアに対向しているそれぞれの半導体ボディの第２の半導体層１６は、それぞれの接続層ペアの導電性サブ領域８０を介して電気的に接続することが好ましい。それぞれの接続層ペア３０ｂ、３０ｃのサブ領域８０は、半導体ボディ１０ａ、１０ｂおよび１０ｃを直列に接続する。
キャリア６０は、複数の端子領域６２、６４、６６、および６８、特に、ターミナルのメタライゼーションを含む。第１の端子領域６２は、様々な半導体ボディの第２の半導体層１６に、特に、サブ領域８０を介して、導電接続される。キャリア６０の第２の端子領域６４は、半導体ボディ１０ａの第１の半導体層１４に、第１のタイプの接続導体および接続層ペア３０ａの導電性サブ領域８２を介して、導電接続される。半導体ボディ１０ａは、こうして端子領域６２および６４を介して制御される場合がある。キャリア６０の第３の端子領域６６は、半導体ボディ１０ｂの第１の半導体層１４に、特に、第１の半導体ボディ１０ａの第２のタイプの接続導体７４、層ペア３０ｂの導電性サブ領域８２、および、半導体ボディ１０ｂの第１のタイプの接続導体７２を介して、導電接続される。半導体ボディ１０ｂは、こうして端子領域６２および６６を介して制御される場合がある。キャリア６０の第４の端子領域６８は、半導体ボディ１０ｃの半導体層１４に導電接続される（特に、半導体ボディ１０ａおよび１０ｂの第２のタイプの接続導体７４と、それらの間に横たわる接続層ペア３０ｂの導電サブ領域８２、ならびに、半導体ボディ１０ｃの第１のタイプの接続導体７２と、接続導体７２、７４間に配置した接続層ペア３０ｃの導電サブ領域８２を介して）。半導体ボディ１０ｃは、こうして端子領域６２および６８を介して制御される場合がある。半導体ボディ１０ａ〜１０ｃは、便宜上、分離し、および／または、互いに独立して制御される場合がある。キャリアの個別の端子領域の数は、半導体ボディの数以上、特に、半導体ボディの数に１を足したもの以上である場合がある。
キャリア６０は、特に、それぞれの半導体ボディ１０ａ〜１０ｃを制御するための、１つまたは複数の電子要素９２、９４、９６および９８を含むことがある。この目的のため、それぞれの端子領域は、便宜上、導電的にそれに割り振られた電子要素に接続される。電子要素９２、９４、９６および９８は個々が、個別の半導体ボディの制御のための制御電子機器および／または制御ロジックを含む場合がある。それぞれの電子要素は、１つまたは複数の増幅器および／または１つまたは複数のトランジスタを含有する場合がある。
それに代えて、キャリアは、いかなる電子的な機能も負わなくてもよい。例えば、それは、例えば、端子領域６２〜６８を横方向に引き出すことによって、または、キャリアを通って半導体ボディ（明示的に示していない）の反対側に対向しているキャリアの側面まで端子領域のフィードスルーを形成することによって、デバイスに接触するための外部の電気的な接続を単に提供する場合がある。
半導体ボディ積層体の、キャリア６０に対する接続は、必ずしも直接接合によって形成する必要はない。はんだや接着剤による接続などの接合する層に基づく接続技術は、本明細書で使用することもできる。
図３は、オプトエレクトロニクスデバイス５０の他の例示的な実施形態を示す。図３に示すオプトエレクトロニクスデバイス５０の例示的な実施形態は、図２に関連して説明する例示的な実施形態に基本的に対応する。デバイスの製造プロセスにおいて、図示されたステップは、複合体１００が複合体２００に機械的に安定して接続されてデバイス５０ができ上がる直前のものである。この接続は、図１の手順に従った直接接合によってまたは別個の接合層によって、形成される場合がある。したがって、接続層ペアは、キャリア６０とキャリアに最も近い半導体ボディ３０ａとの間に（まだ）設けられていない。半導体ボディ１０ａ〜１０ｃは、図２に示すように上下に繰り返し配置され、２つの隣接する半導体ボディ間に配置される接続層ペア３０ａ、３０ｂによって互いに導電接続される。図３では、基板２０は、依然として存在し、勿論、キャリア６０との接続の後に除去される場合がある。図２の例示的な実施形態と対照的に、それぞれの接続層ペアの接続層３２および３４は、２次元の、特に、全面的および／または連続的な均一層である。それぞれの接続層３２、３４は、ＴＣＯ材料を含有する、またはそれからなる。続いて接続層３２および３４は、直接接合によって互いに接続される。隣り合う半導体ボディは、接続層を介して互いに導電接続される。半導体ボディは、接続層を介して直列に接続される。
コンタクト１１２〜１１８は、キャリアに最も近い半導体ボディの側に配置される。接触部は、端子領域１１２〜１１８の１つに割り当てられている。それぞれの接触部１１２〜１１８は、でき上がったデバイスの対応する端子領域６２〜６８に導電接続される。それぞれの接触部は、メタライゼーションによって形成される場合がある。
第１の接触部１１２は、接続層ペア３０ａおよび３０ｂを介する直列接続によって全部の半導体ボディに導電接続される場合がある。望ましいのは、接触部１１２が半導体ボディの第２の半導体層１６に接触することである。それぞれの半導体ボディの第１の半導体層１４は、接続導体７８を介して接触し、その個々は、半導体ボディの１つ、複数、または全部を貫通する。この接触部に割り当てられた接続導体７８ａ、７８ｂ、７８ｃは、それぞれの接触部１１４〜１１８に接続される。それに代えて、キャリアに対向しているそれぞれの接続導体の表面は、接触部を形成する場合がある。接続導体の数は、半導体ボディの数に対応することが好ましい。接続導体の一方、７８ａは、接続層ペア３０ａに、好ましくは直接に、導電接続される。同じことは、接続層ペア３０ｂに関して、接続導体７８ｂに当てはまる。接続導体７８ａおよび７８ｂは、接続層ペア３０ｂおよび３０ｃでそれぞれ終端する。続いて接続導体７８ｃは、キャリアから最も遠い半導体ボディ１０ｃに、終端接触部１２０を介して、導電接続される。終端接触部１２０は、基板２０の除去後に設けられる場合があり、図面において点線で示してある。したがって、第１の半導体ボディは、接触部１１２、１１４を介して、第２の半導体ボディは、接触部１１４、１１６を介して、第３の半導体ボディは、接触部１１６、１１８を介して、接触する場合がある。代替的または追加的に、第３の半導体ボディは、接触部１１８、１１２を介して、第２の半導体ボディは、接触部１１６、１１２を介して、第１の半導体ボディは、接触部１１４、１１２を介して、電気的に接触する場合がある。接続導体７８ａ〜７８ｃは個々が、図２に示すように絶縁材料７６を設ける目的で、電気的に絶縁されて、半導体ボディを貫通する。半導体材料と比べてＴＣＯ含有の接続層の比較的高い横方向伝導率のせいで、接続層ペアは、接続導体が接続層ペアの領域で終端するという理由で、現在の横方向の分配のために使用される場合もある。１つまたは複数の接続導体は、電気的に絶縁されて、接続層ペア、特に、接続導体７８ｃおよび７８ｂ、を通って延び、したがって、接続層ペアに導電接続されない。接続導体７８ｃは、２つの接続層ペアを同等に貫通して、両者から電気的に絶縁される。この例示的な実施形態では、接続導体のための凹部は、半導体積層体が直接接合プロセスによって上下に配置された後にだけ意図されている。凹部は、次いで、絶縁材料を具備して接続導体のための材料で充填される場合がある。
独国特許出願第１０２０１６１０４２８０．３号の優先権が主張されており、その開示内容は、参照によって本明細書に組み込まれる。
本発明は、例示的な実施形態に基づく本説明によって限定されない。寧ろ、本発明は、各新規な特徴および各特徴の組合せを含んでおり、たとえ、その特徴やその組合せ自体が、特許請求の範囲や例示的な実施形態に明示的に示されていなくても、特許請求の範囲の特徴の各組合せが特に含まれる。
１０ 半導体積層体
１０ａ、１０ｂ、１０ｃ 半導体ボディ
１２ 活性領域
１４ 第１の半導体層
１６ 第２の半導体層
２０ 基板
３０ａ、３０ｂ、３０ｃ 接続層ペア
３２ 第１の接続層
３４ 第２の接続層
３２１ 第１の境界面
３４１ 第２の境界面
４０ 複合体要素
５０ オプトエレクトロニクスデバイス
６０ キャリア
６２、６４、６６、６８ 端子領域
７２ 第１のタイプの接続導体
７４ 第２のタイプの接続導体
７６ 絶縁材料
７８ａ、７８ｂ、７８ｃ 接続導体
８０、８２ 導電性サブ領域
９２、９４、９６、９８ 電子要素
１００ 第１の複合体
２００ 第２の複合体
１１２、１１４、１１６、１１８ 接触部
１２０ 終端接触部
Ｉ 絶縁性サブ領域
Ｃ 導電性サブ領域

Claims (20)

  1. 光学的活性領域（１２）を含む半導体ボディ（１０ａ、１０ｂ、１０ｃ）と、キャリア（６０）と、第１の接続層（３２）および第２の接続層（３４）を含む接続層ペア（３０ａ、３０ｂ、３０ｃ）と、を備えるオプトエレクトロニクスデバイス（５０）であって、
    前記半導体ボディは、前記キャリアに配置されており、
    前記第１の接続層は、前記半導体ボディと前記キャリアとの間に配設されて前記半導体ボディに接続されており、
    前記第２の接続層は、前記第１の接続層と前記キャリアとの間に配設されており、
    前記第１の接続層および前記第２の接続層から選択された少なくとも１つの層は、放射透過性および導電性の酸化物を含有しており、
    前記第１の接続層および前記第２の接続層は、少なくとも１つまたは複数の接続領域のうちいずれかの領域で互いに直接接続されており、したがって、前記接続層ペアは、前記キャリアに対する前記半導体ボディの当該機械的接続部に包含されており、
    前記第１の接続層（３２）および／または前記第２の接続層（３４）は、前記それぞれの層内で互いに電気的に絶縁されている複数の導電性サブ領域（８０、８２）を含み、それらのサブ領域のうちの少なくとも２つは、前記光学的活性領域（１２）の異なる側で前記半導体ボディ（１０ａ、１０ｂ、１０ｃ）に導電接続されている、
    オプトエレクトロニクスデバイス（５０）。
  2. 前記第１の接続層（３２）および第２の接続層（３４）、のすべては、放射透過性および導電性の酸化物を含有し、
    前記第１の接続層（３２）および第２の接続層（３４）、のうちの少なくとも１つまたはすべては、電気的絶縁性の酸化物を含有する、
    請求項１に記載のオプトエレクトロニクスデバイス。
  3. 前記導電性サブ領域（８０、８２）は、ＴＣＯ材料を含有する、またはＴＣＯ材料からなる、
    請求項１または２の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  4. 前記デバイス（５０）は、前記半導体ボディ（１０ａ、１０ｂ、１０ｃ）の中に延びる接続導体（７２、７４、７８）を含み、前記接続導体は、前記半導体ボディの中で前記活性領域から、また、前記活性領域の少なくとも１つの側で前記半導体ボディからも、電気的に絶縁される、
    請求項１〜３の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  5. 前記少なくとも２つの導電性サブ領域のうちの第１のサブ領域（８０）は、前記接続層ペア（３０ａ、３０ｂ、３０ｃ）に対向している前記活性領域の側で、前記半導体ボディ（１０ａ、１０ｂ、１０ｃ）に導電接続されており、前記少なくとも２つのサブ領域のうちの第２のサブ領域（８２）は、前記接続層ペアの反対側に対向している前記光学的活性領域（１２）の側で、前記半導体ボディに前記接続導体（７２、７４、７８）を介して導電接続されている、
    請求項１〜４の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  6. 前記接続導体（７２、７４）は、前記半導体ボディ（１０ａ、１０ｂ、１０ｃ）に対向している前記接続層ペア（３０ａ、３０ｂ、３０ｃ）の側で、前記第１の接続層の導電性サブ領域に導電接続されおり、前記導電性サブ領域と前記接続導体との間のコンタクト表面の面積は、前記半導体ボディに対向している前記導電性サブ領域の表面の面積よりも小さい、
    請求項４または５の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  7. 前記接続導体（７８）は、前記接続層ペア（３０ａ、３０ｂ、３０ｃ）を貫通し、前記接続層ペアから電気的に絶縁されている、
    請求項４に記載のオプトエレクトロニクスデバイス。
  8. 前記接続導体（７２、７４、７８）は、前記半導体ボディ（１０ａ、１０ｂ、１０ｃ）全体を貫通している、
    請求項４〜７の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  9. 前記第１の接続層（３２）および／または前記第２の接続層（３４）は、構造化されて１つまたは複数のガス充填済み凹部を含み、当該凹部によりそれぞれの接続層の少なくとも２つの導電性サブ領域（８０、８２）が互いに電気的に絶縁されている、
    請求項１〜８の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  10. 前記第１の接続層（３２）および／または前記第２の接続層（３４）は、ハイブリッド層として形成されており、前記それぞれのハイブリッド層は、１つまたは複数の導電性サブ領域（Ｃ）、および、１つまたは複数の電気的絶縁性サブ領域（Ｉ）を含む、
    請求項１〜９の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  11. 前記第１の接続層（３２）および／または前記第２の接続層（３４）は、その延在部分にわたって材料組成が変わらない、
    請求項１〜８の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  12. 接続領域において、少なくとも１つの、任意に選択された複数の、または、すべての、以下の隣接する材料ペア、すなわち
    導体／絶縁体、
    絶縁体／導体、
    絶縁体／絶縁体、および／または、
    導体／導体、
    が存在し、前記第１の接続層（３２）の材料が斜線の左側に示され、前記第２の接続層（３４）の材料が斜線の右側に示される、
    請求項１〜１１の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  13. 前記第１の接続層（３２）の第１の境界面（３２１）および前記第２の接続層（３４１）の第２の境界面（３４１）は、前記それぞれの接続領域で互いに隣接し、前記第１の境界面および／または前記第２の境界面は、少なくとも前記それぞれの接続領域において、あるいは、より大きなエリアにわたって、例えば、表面全体にわたって、１ｎｍ以下、好ましくは、０．５ｎｍ以下であるＲＭＳ粗さを含む、
    請求項１〜１２の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  14. 前記半導体ボディ（１０ａ、１０ｂ、１０ｃ）は、第１の半導体ボディであり、前記デバイス（５０）は、光学的活性領域（１２）を有する第２の半導体ボディ（１０ａ、１０ｂ、１０ｃ）を含み、前記接続層ペア（３０ａ、３０ｂ、３０ｃ）は、前記第１の半導体ボディと第２の半導体ボディとの間に配設されており、前記第１および第２の半導体ボディは、前記接続層ペアを介して互いに導電接続されている、
    請求項１〜１３の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  15. 前記第１の半導体ボディ（１０ａ、１０ｂ、１０ｃ）の接続導体（７４）は、前記半導体ボディ内でそれから電気的に絶縁されて前記第１の半導体ボディ全体を通って延びて、前記第２の半導体ボディに導電接続されており、前記接続導体と前記第２の半導体ボディとの間の前記導電接続の一部分は、前記半導体ボディ間に配設される前記接続層ペア（３０ｂ、３０ｃ）によって形成されている、
    請求項１４に記載のオプトエレクトロニクスデバイス。
  16. 前記デバイス（５０）の前記それぞれの半導体ボディ（１０ａ、１０ｂ、１０ｃ）を駆動するための１つまたは複数の電子要素（６２、６４、６６、６８）は、前記キャリア（６０）に一体化されている、
    請求項１〜１５の少なくとも一項に記載のオプトエレクトロニクスデバイス。
  17. オプトエレクトロニクスデバイスを製造するための方法であって、
    ａ）光学的活性領域（１２）を有する半導体積層体（１０）を設けるステップと、
    ｂ）前記半導体積層体および第１の接続層（３２）が第１の複合体（１００）を形成するように、前記第１の接続層（３２）を前記半導体積層体に被着するステップと、
    ｃ）複合体要素（４０、６０、１０）を設けるステップと、
    ｄ）前記複合体要素および第２の接続層が第２の複合体（２００）を形成するように、前記第２の接続層（３４）を前記複合体要素に被着するステップと、
    ｅ）前記第１および第２の接続層を介して直接接合によって前記第１および第２の複合体を接続するステップと、を含み、前記第１の接続層および前記第２の接続層から選択された少なくとも１つの層が放射透過性および導電性の酸化物を含有する、
    方法。
  18. 前記第１の接続層（３２）および／または前記第２の接続層（３４）は、被着後、ステップｅ）前に、第１の温度で温度処理を受ける、
    請求項１７に記載の方法。
  19. 前記第１の接続層（３２）および／または前記第２の接続層（３４）は、プラズマプロセスを用いて前記温度処理後のステップｅ）で直接接合するために準備される、
    請求項１８に記載の方法。
  20. 前記第１の接続層（３２）および前記第２の接続層（３４）は、ステップｅ）の前記直接接合後に、前記第１の温度よりも低い第２の温度で温度処理を受ける、
    請求項１９に記載の方法。
JP2018544099A 2016-03-09 2017-02-10 オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法 Active JP6850301B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016104280.3 2016-03-09
DE102016104280.3A DE102016104280A1 (de) 2016-03-09 2016-03-09 Bauelement und Verfahren zur Herstellung eines Bauelements
PCT/EP2017/053015 WO2017153123A1 (de) 2016-03-09 2017-02-10 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronische bauelements

Publications (2)

Publication Number Publication Date
JP2019509636A true JP2019509636A (ja) 2019-04-04
JP6850301B2 JP6850301B2 (ja) 2021-03-31

Family

ID=58009843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018544099A Active JP6850301B2 (ja) 2016-03-09 2017-02-10 オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法

Country Status (7)

Country Link
US (1) US10686099B2 (ja)
JP (1) JP6850301B2 (ja)
KR (1) KR102214928B1 (ja)
CN (1) CN108780826B (ja)
DE (1) DE102016104280A1 (ja)
TW (1) TWI642208B (ja)
WO (1) WO2017153123A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021506107A (ja) * 2017-12-05 2021-02-18 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． ディスプレイ用ｌｅｄスタックを備えた発光素子およびこれを備えたディスプレイ装置
US20210351230A1 (en) 2017-11-27 2021-11-11 Seoul Viosys Co., Ltd. Light emitting diode (led) stack for a display
JP2022524838A (ja) * 2019-03-13 2022-05-10 ソウル バイオシス カンパニー リミテッド ディスプレイ用発光素子及びそれを有するディスプレイ装置
US11522008B2 (en) 2018-01-02 2022-12-06 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11527513B2 (en) 2017-12-20 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11557577B2 (en) 2018-01-03 2023-01-17 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11804512B2 (en) 2017-12-14 2023-10-31 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11935912B2 (en) 2017-11-27 2024-03-19 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US12009384B2 (en) 2021-07-02 2024-06-11 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016113002B4 (de) 2016-07-14 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelemente mit verbesserter Effizienz und Verfahren zur Herstellung von Bauelementen
US11736914B2 (en) 2016-12-21 2023-08-22 Telefonaktiebolaget Lm Ericsson (Publ.) Devices and methods for indicating an external factor on the hull of a boat
DE102017122325A1 (de) * 2017-09-26 2019-03-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
DE102018112586A1 (de) * 2018-05-25 2019-11-28 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement
US10862006B2 (en) 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
US11430929B2 (en) 2018-09-14 2022-08-30 Seoul Viosys Co., Ltd. Light emitting device having a stacked structure
US11621253B2 (en) 2018-11-02 2023-04-04 Seoul Viosys Co., Ltd. Light emitting device
US11502230B2 (en) 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device
DE102019108701A1 (de) * 2019-04-03 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen
US11508778B2 (en) * 2019-05-21 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
MX2021013720A (es) * 2019-05-21 2021-12-10 Seoul Viosys Co Ltd Elemento emisor de luz para pantalla y aparato de visualizacion que tiene el mismo.
EP3979341A4 (en) 2019-05-29 2023-06-14 Seoul Viosys Co., Ltd LIGHT-emitting element with cantilevered electrode, display panel therewith and display device
US11538784B2 (en) 2019-05-29 2022-12-27 Seoul Viosys Co., Ltd. Light emitting device having cantilever electrode, LED display panel and LED display apparatus having the same
DE102019119891A1 (de) * 2019-07-23 2021-01-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
CN212934617U (zh) * 2019-10-28 2021-04-09 首尔伟傲世有限公司 发光元件及显示装置
US20210175280A1 (en) * 2019-12-09 2021-06-10 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
KR102364498B1 (ko) * 2019-12-11 2022-02-17 주식회사 썬다이오드코리아 수직으로 적층되고 공통 전극을 가지는 마이크로 디스플레이의 화소
US11688840B2 (en) * 2019-12-28 2023-06-27 Seoul Viosys Co., Ltd. Light emitting device and led display apparatus having the same
US11961873B2 (en) 2020-05-11 2024-04-16 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027820A1 (en) * 2004-07-07 2006-02-09 Densen Cao Monolitholic LED chip to emit multiple colors
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置
JP2010062351A (ja) * 2008-09-04 2010-03-18 Oki Data Corp 積層半導体発光装置及び画像形成装置
CN102593303A (zh) * 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497277B (en) * 2000-03-10 2002-08-01 Toshiba Corp Semiconductor light emitting device and method for manufacturing the same
US7041529B2 (en) * 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
TWI253770B (en) 2005-07-11 2006-04-21 Univ Nat Central Light emitting diode and manufacturing method thereof
KR100750932B1 (ko) * 2005-07-31 2007-08-22 삼성전자주식회사 기판 분해 방지막을 사용한 단결정 질화물계 반도체 성장및 이를 이용한 고품위 질화물계 발광소자 제작
JP4738999B2 (ja) * 2005-12-06 2011-08-03 豊田合成株式会社 半導体光素子の製造方法
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
TWI349371B (en) * 2007-02-13 2011-09-21 Epistar Corp An optoelectronical semiconductor device having a bonding structure
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP4497185B2 (ja) * 2007-09-18 2010-07-07 カシオ計算機株式会社 表示装置の製造方法
US20100283074A1 (en) * 2007-10-08 2010-11-11 Kelley Tommie W Light emitting diode with bonded semiconductor wavelength converter
DE102008013900A1 (de) * 2008-03-12 2009-09-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US7732803B2 (en) * 2008-05-01 2010-06-08 Bridgelux, Inc. Light emitting device having stacked multiple LEDS
DE102009020127A1 (de) * 2009-03-25 2010-09-30 Osram Opto Semiconductors Gmbh Leuchtdiode
DE102009031147A1 (de) * 2009-06-30 2011-01-05 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
DE102011116232B4 (de) * 2011-10-17 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
CN104508809B (zh) * 2012-07-26 2017-12-12 Ev 集团 E·索尔纳有限责任公司 接合衬底的方法
CN104409465B (zh) * 2014-11-20 2017-02-22 厦门乾照光电股份有限公司 一种高发光效率的高压发光二极管制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027820A1 (en) * 2004-07-07 2006-02-09 Densen Cao Monolitholic LED chip to emit multiple colors
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置
JP2010062351A (ja) * 2008-09-04 2010-03-18 Oki Data Corp 積層半導体発光装置及び画像形成装置
CN102593303A (zh) * 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210351230A1 (en) 2017-11-27 2021-11-11 Seoul Viosys Co., Ltd. Light emitting diode (led) stack for a display
US11935912B2 (en) 2017-11-27 2024-03-19 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11563052B2 (en) 2017-11-27 2023-01-24 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11532664B2 (en) 2017-11-27 2022-12-20 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11610939B2 (en) 2017-11-27 2023-03-21 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
JP2021506107A (ja) * 2017-12-05 2021-02-18 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． ディスプレイ用ｌｅｄスタックを備えた発光素子およびこれを備えたディスプレイ装置
US11804511B2 (en) 2017-12-05 2023-10-31 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
JP7221964B2 (ja) 2017-12-05 2023-02-14 ソウル バイオシス カンパニー リミテッド ディスプレイ用ｌｅｄスタックを備えた発光素子およびこれを備えたディスプレイ装置
US11804512B2 (en) 2017-12-14 2023-10-31 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11527514B2 (en) 2017-12-20 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11527513B2 (en) 2017-12-20 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11756984B2 (en) 2017-12-21 2023-09-12 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11973104B2 (en) 2017-12-21 2024-04-30 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11522008B2 (en) 2018-01-02 2022-12-06 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US11557577B2 (en) 2018-01-03 2023-01-17 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11923348B2 (en) 2018-01-03 2024-03-05 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
JP2022524838A (ja) * 2019-03-13 2022-05-10 ソウル バイオシス カンパニー リミテッド ディスプレイ用発光素子及びそれを有するディスプレイ装置
JP7460650B2 (ja) 2019-03-13 2024-04-02 ソウル バイオシス カンパニー リミテッド ディスプレイ用発光素子及びそれを有するディスプレイ装置
US12009384B2 (en) 2021-07-02 2024-06-11 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display

Also Published As

Publication number Publication date
KR102214928B1 (ko) 2021-02-09
TWI642208B (zh) 2018-11-21
KR20180121614A (ko) 2018-11-07
JP6850301B2 (ja) 2021-03-31
US10686099B2 (en) 2020-06-16
WO2017153123A1 (de) 2017-09-14
TW201803156A (zh) 2018-01-16
US20190097088A1 (en) 2019-03-28
DE102016104280A1 (de) 2017-09-14
CN108780826B (zh) 2021-07-13
CN108780826A (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
JP6850301B2 (ja) オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法
TWI523260B (zh) 製造複數個光電半導體晶片之方法及光電半導體晶片
US9082932B2 (en) Optoelectronic semiconductor chip having n-conducting region connected from the p-type side via the single n-type contact element
KR100975659B1 (ko) 발광 소자 및 그 제조 방법
TWI532161B (zh) 發光結構
FR3033939A1 (fr) Dispositif optoelectronique a diode electroluminescente
JP5922236B2 (ja) 発光装置およびその製造方法
CN106062976B (zh) 用于制造半导体器件的方法和半导体器件
CN102201426B (zh) 发光二极管及其制作方法
TWI499086B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
TW201838202A (zh) 具有發光二極體的光電裝置
JP2018530917A (ja) オプトエレクトロニクス半導体チップ、およびオプトエレクトロニクス半導体チップを製造するための方法
CN104051582A (zh) 半导体发光元件、发光装置及制造半导体发光元件的方法
JP2023516811A (ja) 画定されたハードマスク開口を有する発光ダイオードデバイ
US20210035934A1 (en) Method for Producing a Connection Between Component Parts
CN106299073B (zh) 发光二极管晶圆及其形成方法
CN101728322B (zh) 制造发光元件阵列的方法
US11404471B2 (en) Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component
TW202207499A (zh) 發光陣列
CN103229317B (zh) 基于氧化物的led beol集成
CN109686827B (zh) 发光模组的制备方法、发光模组、显示装置及终端
CN108831878B (zh) 一种薄膜发光二极管的制造方法
EP4250378A1 (en) Method for forming resonant cavity light emitting elements and optical device using the same
CN113903834A (zh) 覆晶红光二极管芯片及其制备方法
CN115394887A (zh) 发光元件及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190719

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210305

R150 Certificate of patent or registration of utility model

Ref document number: 6850301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250