TWI499086B - 用於製造光電半導體晶片之方法及光電半導體晶片 - Google Patents

用於製造光電半導體晶片之方法及光電半導體晶片 Download PDF

Info

Publication number
TWI499086B
TWI499086B TW101135504A TW101135504A TWI499086B TW I499086 B TWI499086 B TW I499086B TW 101135504 A TW101135504 A TW 101135504A TW 101135504 A TW101135504 A TW 101135504A TW I499086 B TWI499086 B TW I499086B
Authority
TW
Taiwan
Prior art keywords
layer
growth
inclusive
growth substrate
core layer
Prior art date
Application number
TW101135504A
Other languages
English (en)
Other versions
TW201322487A (zh
Inventor
Joachim Hertkorn
Karl Engl
Berthold Hahn
Andreas Weimar
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201322487A publication Critical patent/TW201322487A/zh
Application granted granted Critical
Publication of TWI499086B publication Critical patent/TWI499086B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

用於製造光電半導體晶片之方法及光電半導體晶片
本發明涉及一種用於製造光電半導體晶片之方法及一種光電半導體晶片。
本專利申請案主張德國專利申請案10 2011 114 671.0之優先權，其已揭示的整個內容在此一併作為參考。
本發明的目的是提供一種有效率地製造光電半導體晶片之方法。
依據本方法之至少一實施形式，其包括將一種III-氮化物-核層產生於生長基板上的步驟。核層的產生藉由濺鍍來達成。該核層因此不是經由氣相磊晶(例如，金屬有機氣相磊晶，簡稱為MOVPE)而產生。
依據本方法之至少一實施形式，在該核層上生長一種具有活性層之III-氮化物-半導體層序列。此半導體層序列之活性層在該半導體晶片操作時用於產生電磁輻射，特別是紫外線或可見光譜區中的輻射。所產生之輻射的波長特別是介於430奈米(含)和680奈米之間。該活性層較佳是包括一個或多個pn-接面或一個或多個量子井結構。
半導體材料較佳是氮化物-化合物半導體材料，例如，Aln In1-n-m Gam N，其中0≦n≦1,0≦m≦1且n+m≦1。因此，該半導體層序列可具有摻雜物質及其它成份。然 而，為了簡化之故，只提供該半導體層序列之晶格的主要成份，即，Al,Ga,In以及N，這些主要成份之一部份亦可由少量的其它物質來取代及/或補充。
依據本方法之至少一實施形式，0n0.3及/或0.35m0.95及/或0<1-nm0.5。該n和m之值的範圍較佳是適用於該半導體層序列之全部的部份層，其中摻雜物質未納入。然而，此處該半導體層序列亦可具有一個或多個媒體層，其就n,m而言不同於上述值且適合於0.75n1或0.80n1。
依據本方法之至少一實施形式，其包含一種步驟以製備該生長基板。該生長基板涉及一種材料系統，其與核層及/或半導體層序列之材料不同。換言之，該生長基板是一種所謂外加基板。例如，該生長基板是矽基板、具有作為生長面用的r-面或c-面的藍寶石基板、鍺基板、砷化鎵-基板、鉬-基板、碳化矽-基板或由金屬合金構成的基板。特別是，該生長基板之熱膨脹係數與待生長之半導體層序列的熱膨脹係數之差值的範圍最多達50%或最多達20%。
在本方法之至少一實施形式中，其係用來製造光電半導體晶片，特別是發光二極體。本方法至少包括以下各步驟，較佳是以設定的順序來進行：- 製備一種生長基板；- 在該生長基板上藉由濺鍍而產生III-氮化物-核層，以及- 在該核層上或之上生長一種具有活性層之III-氮 化物-半導體層序列。
該生長基板之材料因此不同於該核層及/或該半導體層序列之材料。
相較於MOVPE，可藉由濺鍍而產生成本較有利且生長速率較高的厚層。因此，在較少的數分鐘之內例如可沈積多個大致上由AlN構成的可達1微米厚之層。
此外，由於藉由濺鍍而產生該核層，則隨後的MOVPE-製程將縮短及/或簡單化。特別是，另一核化製程可省略。該核層可直接產生在該生長基板上。
又，藉由該核層的濺鍍，則可在MOVPE-製程中在產生半導體層序列時使鋁的使用量下降。由於高的溫度，則在MOVPE-製程中典型上使用石墨支件作為基板支件。石墨支件可在MOVPE中塗佈一種具有鋁及/或鎵的白色薄層，這樣可使石墨支件之熱發射特性和加熱特性改變。由於在氣相磊晶-反應器的外部藉由濺鍍而產生該核層，則該石墨支件以鋁及/或鎵來塗佈的塗佈量可大大地降低且可較簡易地設定隨後之MOVPE-製程中的參數。
依據本方法之至少一實施形式，在對該核層濺鍍時添加氧。氧在該核層(其特別是以氮化鋁為主)上的重量比(proportion)較佳是至少0.1%或至少0.2%或至少0.5%。此外，該核層上的氧之重量比較佳是最多10%或最多5%或最多1.5%。將氧施加至核層中亦已揭示在文件DE 100 34 263 B4中，其已揭示的內容藉由參考而收納於此處。
依據本方法之至少一實施形式，該核層中的氧份量在由該生長基板離開之方向中單調地或嚴格單調地減少。特別是，最高的氧濃度直接在該生長基板上存在於一種厚度介於10奈米(含)和30奈米之間的薄層中。氧濃度在由該生長基板離開的方向中以階梯形式減少或線性地減少。
依據本方法之至少一實施形式，生長該核層，其厚度是至少10奈米或至少30奈米或至少50奈米。或是，該核層的厚度最多1000奈米或最多200奈米或最多150奈米。特別是該核層的厚度大約是100奈米。
依據本方法之至少一實施形式，藉由雷射剝離方法將該生長基板去除。或是，在將該生長基板去除時亦可使用濕式化學蝕刻。
依據本方法之至少一實施形式，該生長基板和該核層可使該剝離方法中所使用的雷射束透過。換言之，該生長基板和該核層之材料不會吸收或不會大大地吸收所使用的雷射束。
依據本方法之至少一實施形式，藉由雷射束來對該核層和該半導體層序列之間的界面上或該核層和生長基板之間的界面上的材料進行分解。此材料的分解會使該半導體層序列由該生長基板上剝離，此分解因此較佳為不是在該生長基板之直接相鄰處進行。
依據本方法之至少一實施形式，在該核層和該生長基板之間產生一種犧牲層。此犧牲層較佳是直接與該生長基板及該核層相接觸。此犧牲層例如可藉由原子層沈 積(ALD)而產生或亦可藉由氣相沈積或藉由濺鍍而產生。
依據該犧牲層之至少一實施形式，其是藉由一種可藉由濕式化學來分解的材料所形成，其中在濕式化學分解時該生長基板和該半導體層序列及/或該生長層不會或不會大大地一起分解。例如，該犧牲層包括氧化鋁(例如，Al2 O3 )或由氧化鋁構成。該犧牲層的厚度例如介於50奈米(含)和200奈米之間。
依據本方法之至少一實施形式，該生長基板特別是在面向該半導體層序列之一側上不會分解或不會大大地分解。特別是該生長基板之此側的表面狀態仍保持著或廣泛地保持著。在該生長基板剝離時，較佳為只有該半導體層序列之一部份及/或該生長層或該犧牲層的一部份被分解。
依據本方法之至少一實施形式，一生長層直接施加在該核層上。換言之，已不需一種中介層，該中介層例如藉由AlGaN來形成，其鋁含量在由該生長基板離開的方向中減少。該生長層較佳是一摻雜的或未摻雜的GaN-層。該生長層的厚度較佳是介於50奈米(含)和300奈米之間。該生長層較佳是藉由濺鍍或藉由MOVPE而產生。
依據本方法之至少一實施形式，特別是直接在該生長層上施加一種遮罩層。此遮罩層例如由氮化矽、氧化矽、氧氮化矽形成或由氮化硼或氧化鎂形成。該遮罩層的厚度較佳是最多2奈米或最多1奈米或最多0.5奈米。特別是，該遮罩層以一種平均厚度為單一層或二個單一層的厚度而產生。該遮罩層可藉由濺鍍或藉由MOVPE 而產生。
依據本方法之至少一實施形式，該遮罩層以覆蓋度至少20%或至少50%或至少55%的方式而施加在其下方之層上。該覆蓋度較佳是最多90%或最多80%或最多70%。換言之，該生長基板及/或該生長層在俯視圖中觀看時以上述的覆蓋度而被該遮罩層的材料所覆蓋。因此，該生長層依位置而裸露出。
依據本方法之至少一實施形式，該生長層及該遮罩層藉由濺鍍而產生，就像該核層一樣。核層、生長層及遮罩層的產生可在同一個濺鍍-沈積設備中進行。
依據本方法之至少一實施形式，特別是直接在該遮罩層上及依位置而裸露出的該生長層上例如藉由氣相磊晶而生長一種聯合層。此聯合層較佳是以未摻雜或基本上未摻雜之GaN為主。此聯合層生長在依位置而裸露之生長層上且因此生長在該遮罩層之多個開口中。由該遮罩層中之這些開口開始，聯合層共同生長成一閉合之較少缺陷的層。
依據本方法之至少一實施形式，該聯合層以厚度至少是300奈米或至少是400奈米生長而成。或是，該厚度最多為3微米或最多為1.2微米。
依據本方法之至少一實施形式，在該聯合層上特別是以直接實際接觸的方式生長一種媒體層。此媒體層較佳是AlGaN-層，其鋁含量介於5%(含)和15%之間或介於75%(含)和100%之間。此媒體層之厚度較佳是介於5奈米(含)和50奈米之間，特別是介於10奈米(含)和20奈 米之間或介於30奈米(含)和100奈米之間或介於10奈米(含)和200奈米之間。該媒體層可被摻雜。
依據本方法之至少一實施形式，生長多個媒體層，其中各個媒體層可分別在製造容許度之範圍中以相同形式形成。在二個相鄰之媒體層之間較佳是分別存在一個GaN-層，其可被摻雜或未被摻雜。該GaN-層較佳是另外與二個相鄰的媒體層直接相接觸。該GaN-層之厚度較佳是至少20奈米或至少50奈或至少500奈米且另外最多可為3000奈米或最多為2000奈米或最多為1000奈米。
依據本方法之至少一實施形式，在該媒體層上或多個媒體層之離該生長基板最遠之一媒體層上生長具有活性層之半導體層序列。此半導體層序列較佳是與該媒體層直接相接觸且以AlInGaN或InGaN為主。該半導體層序列之與該媒體層相鄰接之層較佳是n-摻雜者。此n-摻雜例如是以矽及/或鍺來達成。
依據本方法之至少一實施形式，在該核層及/或該生長層及/或該遮罩層濺鍍時，溫度係介於550℃(含)和900℃之間。此外，濺鍍時的壓力特別是介於10-3 (含)毫巴(mbar)和10-2 毫巴之間。
依據本方法之至少一實施形式，在該核層或其它藉由濺鍍而產生之層進行濺鍍時生長速率是至少0.03 nm/s及/或最多0.5 nm/s。該濺鍍較佳是在具有氬和氮之大氣中進行。氬對氮之比(ratio)較佳是1：2，其容許度最多為15%或最多為10%。
依據本方法之至少一實施形式，在半導體層序列之 與該生長基板相對向的一側上施加一種載體基板。在該半導體層序列和該載體基板之間可存在其它層，特別是鏡面層、電性接觸層及/或連接促進層(例如，焊劑層)。該載體基板例如是一種由陶瓷或半導體材料(例如，鍺)或金屬(例如，鉬)構成的載體。該載體基板可包含導電軌。
依據本方法之至少一實施形式，該核層產生於濺鍍-沈積設備中且該半導體層序列在與該濺鍍-沈積設備不同的氣相磊晶反應器中生長。特別有利的是，該濺鍍-沈積設備未具備鎵及/或未具備石墨。
此外，本發明提供一種光電半導體晶片。此光電半導體晶片能以如上所述之多個實施例之一個或多個中所述的方法來製成。本方法之特徵因此亦揭示於該光電半導體晶片中且反之亦然。
在光電半導體晶片之至少一實施形式中，其半導體層序列具有一用來產生輻射之活性層。此半導體層序列另包括至少一個n-摻雜層及至少一個p-摻雜層，其中這些摻雜層較佳是直接鄰接於該活性層。該半導體層序列係以AlInGaN或InGaN為主。
該半導體晶片包括一在該半導體序列之p-側上的載體基板。在該半導體層序列之n-摻雜層之遠離該載體基板之一側上存在一種媒體層，其以AlGaN為主且具有高的鋁含量以及以一種介於5奈米(含)和50奈米之間的厚度生長而成。可形成多個媒體層，其間存在著氮化鎵層。
在該媒體層(或多個媒體層之一)的遠離該載體基板 之一側上存在著一種由摻雜的或未摻雜的GaN所構成的聯合層，其具有一種介於300奈米(含)和1.5微米之間的厚度。此外，該半導體晶片設有一種粗糙度，其由該聯合層到達(或延伸至)該半導體層序列之n-摻雜層。該半導體層序列之輻射發出面的一部份是由該聯合層形成。該媒體層或多個媒體層之至少一層藉由該粗糙度以依位置而裸露出。
以下，將依據各實施例及在參考各圖式之情況下詳述此處所述之方法及半導體晶片。各圖式中相同的各元件分別設有相同的元件符號。然而，所示的各元件和各元件之間的比例未必依比例繪出。反之，為了易於理解之故，各別元件已予放大地顯示出。
圖1是製造一種光電半導體晶片10之方法的圖解。依據圖1A，在濺鍍-沈積設備A中製備一種生長基板1。該生長基板1例如是一種藍寶石-基板。在圖1B所示的步驟中，在該濺鍍-沈積設備A中在該生長基板1上濺鍍一種核層3。此核層3是AlN-層，其較佳是具備氧。
該核層3濺鍍時的溫度例如是大約760℃。濺鍍-沈積設備A中的壓力特別是大約5×10-2 毫巴，其中存在著氬-氮-大氣。在該核層3濺鍍時的沈積速率大約是0.15 nm/s。濺鍍功率可在0.5 kW(含)和1.5 kW之間，特別是大約0.5kW。該核層3產生為具有大約100奈米的厚度。該濺鍍-沈積設備A未具備鎵。
在圖1C所示的步驟中，具有核層3之該生長基板1 由該濺鍍-沈積設備A進入至MOVPE-反應器B中。該生長基板1位於基板支件b上，該基板支件b較佳是由石墨形成。由於AlN-核層3是產生於該濺鍍-沈積設備A中而不是產生於MOVPE-反應器B中，則可使「基板支件b塗上一種具有鋁及/或鎵之反射層」的現象不會發生或大大地減弱。
為了生長一種具有可用來產生輻射之活性層的半導體層序列2，則具有核層3之該生長基板1須保留在MOVPE-反應器B中。半導體層序列2因此以磊晶方式施加在已濺鍍之核層3上。
依據圖1E，雷射束L經由該生長基板1和該核層3而入射至該半導體層序列2。雷射束L所具有的波長例如大約是355奈米。例如，作為核層3之材料用的氮化鋁所具有的吸收邊緣大約是210奈米且因此可使雷射束L透過。雷射束L之吸收因此是發生在該半導體層序列2之面向該核層3之此側上。於是，在靠近該半導體層序列2和該核層3之間的界面上進行材料分解，亦請比較圖1F。該半導體層序列2之一小部份因此保留在該核層3上。
這樣，材料分解不會直接在該生長基板1上進行。於是，在雷射剝離方法中該生長基板1之面向該核層3之表面不會受損或不會大大地受損。這特別是可藉由該核層3之較大的厚度來達成，該較大的厚度可藉由濺鍍來施加該核層3而實現。
依據圖1G，由該生長基板1去除該核層3之殘餘部 份。此種去除可藉由濕式化學蝕刻來達成，其選擇性地將該核層3之材料去除且不侵蝕或不大大地侵蝕該生長基板1之材料。
由於該生長基板1在雷射剝離方法中未受損，則可避免一種所謂再主張(Reclaim)-製程，此製程中該生長基板之表面特別是藉由拋光而再製成。在此種拋光術中，該生長基板損失大約50微米的厚度。藉由較厚的核層3，則該生長基板1可受到保護且可取回以及有利地不需昂貴的再製造製程即可使用。
圖1之方法較佳是在晶圓複合物中進行。為了圖示上的簡化，其它的步驟(例如，劃分成單一的半導體晶片10或產生額外的功能層)未顯示在圖中。
圖2A和圖2B中顯示該生長基板1去除時的其它不同步驟。依據圖2A，在該生長基板1和該核層3之間製成一種由Al2 O3 構成的犧牲層31，其與圖1的製造方法不同。
此犧牲層31能以濕式化學方式來分解，這樣可使生長基板1由該半導體層序列2分離。請比較圖2B。在去除該犧牲層31時，該生長基板1及/或該核層3保持著未被分解或廣泛地未被分解。於是，可重複使用該生長基板1而不需昂貴的再製造步驟。
圖3中顯示光電半導體晶片10之一實施例的圖解。在生長基板1上存在著已濺鍍之核層3。除了氧之外，該核層3亦可具有銦及/或矽。
在該核層3上可選擇地(optionally)存在著一中介層 4。當該生長基板1是矽基板時，較佳是使用此中介層4。該中介層4直接施加在該核層3上且較佳是具有多個層(圖2中未顯示)。各層所具有的厚度例如分別是大約50奈米且顯示出一種在由該生長基板1離開的方向中減少之鋁含量，其中各單一層之該鋁含量大約是95%、60%、30%以及15%，特別是所具有的容許度最多為10%或最多為5%。
一種由摻雜的或未摻雜的GaN所構成的生長層8直接跟隨著可選擇地存在之該中介層4。若該中介層4不存在，則該生長層8較佳是直接跟隨著該核層3。該生長層8之厚度較佳是大約200奈米。若該生長層8已摻雜，則摻雜物質濃度較佳是較半導體層序列2之n-摻雜層2b的摻雜物質濃度小至少2倍(factor)。
在由該生長基板1離開的方向中，一遮罩層6直接跟隨著該生長層8。該遮罩層6覆蓋該生長層8時覆蓋所佔的比例較佳是大約60%或大約70%。該生長層8例如係由少量的單一層氮化矽所形成。
在該遮罩層6之開口中，在該生長層8上生長一種由摻雜的或未摻雜的GaN所構成的聯合層7。在離開該生長基板1的方向中，該聯合層7共同生長成一種連續的層。該聯合層7之厚度較佳是例如介於0.5微米(含)和1.0微米之間。
該聯合層7直接跟隨著一媒體層9。該媒體層9較佳是具有大約10%鋁含量之AlGaN-層，其所具有的厚度大約是30奈米或大約是60奈米。亦可選擇性地省略該 媒體層9。
在該媒體層9上緊隨著該半導體層序列2之n-摻雜層2b，其鄰接於活性層2a。在該活性層2a之遠離該生長基板1之一側上存在著至少一個p-摻雜層2c。半導體層序列2之這些層2a,2b,2c較佳是以InGaN為主。該n-摻雜層2b之摻雜物質濃度可在5×1018 /cm-3 (含)和1×1020 /cm-3 之間或在1×1019 /cm-3 (含)或6×1019 /cm-3 之間。該n-摻雜層2b之摻雜較佳是以鍺及/或矽來達成。該p-摻雜層2c較佳是以鎂來摻雜。
該n-摻雜層2b之厚度D例如介於1.0微米(含)和4微米之間，特別是介於1.5微米(含)和2.5微米之間。在該n-摻雜層2b之最靠近該媒體層9之一區中可選擇地(optionally)使摻雜物質濃度下降且該區中的摻雜物質濃度例如介於5×1017 /cm-3 (含)和1×1019 /cm-3 之間，特別是大約1×1018 /cm-3 ，且該區的厚度較佳是介於100奈米(含)和500奈米之間。此低摻雜區未顯示在圖中。
在圖4所示之半導體晶片10之實施例中，該生長基板1及核層3和中介層4都被去除，就像其在圖3中所示的方式一樣。在該半導體層序列2之p-側上施加第一接觸層12a。半導體層序列2經由該第一接觸層12a而與載體基板11相連接。此載體基板11之厚度較佳是在50微米(含)和1毫米之間。
在該半導體層序列2之遠離該載體基板11之一側上產生一種粗糙度13。此粗糙度13到達該半導體層序列2之n-摻雜層2b上或到達此n-摻雜層2b中。藉由該粗糙 度，則該n-摻雜層2b及該媒體層9可依位置而裸露出。特別有利的是，該遮罩層6藉由該粗糙度13而完全被去除。
另一接觸層12b可選擇地施加在遠離該載體基板之此側上，藉由此另一接觸層可對該半導體晶片10進行電性接觸且可施加電流，這大致上是藉由接合線來達成。其它可選擇的層(例如，鏡面層或連接促進層)未顯示在圖中。
半導體晶片10之另一實施例顯示在圖5中。圖5之半導體晶片10具有二個媒體層9，其間存在著一個GaN-層5。不同於圖5所示者，亦可存在多於二個之媒體層9，其分別以相同形式構成或互不相同地構成。
粗糙度13經由二個媒體層5而到達該n-摻雜層2b。與圖式不同，多個媒體層9亦可未觸及該粗糙度。此外，最靠近該活性層2a之媒體層9可形成為產生該粗糙度13用之蝕刻停止層。
圖6中顯示半導體晶片10之另一實施例。半導體層序列2經由一連接媒體18(其例如是焊劑)而固定至載體基板11上。經由第一電性終端層14和該載體基板11，可對該半導體層序列2之面向該載體基板11之此側進行電性接觸。
另外，可經由第二電性終端層16來與半導體層序列2之遠離該載體基板11之一側相接觸。由載體基板11此側來觀看時，第二電性終端層16穿過該活性層2a且在橫向中靠近該半導體層序列2而延伸。例如，第二終 端層16在橫向中靠近該半導體層序列2而與一接合線(未顯示)相連接。
該粗糙度13未到達該第二終端層16。此外，各終端層16、14藉由例如由氧化矽或氮化矽構成的一隔離層15而在電性上互相隔離。圖6中未顯示媒體層和該聯合層。半導體晶片10因此可近似於例如文件US 2010/0171135 A1中所示者而形成，其已揭示的內容藉由參考而收納於此處。
圖7中顯示用於製造如圖3所示之該半導體晶片10之第一步驟。依據圖7A，直接在該生長基板1上產生該核層3。依據圖7B，直接在該核層3上生長該生長層8。在該生長層8上以區域方式施加該遮罩層6(請參閱圖7C)，該生長層8可具有大約1微米的厚度。全部的這些層可藉由濺鍍來施加而成。
在該生長層8中，GaN之缺陷密度可存在的範圍大約是3×109 cm-2 。藉由該聯合層7與該遮罩層6之結合，則該半導體層序列2中之缺陷密度，特別是n-摻雜層2b中者，可下降大約一個數量級。
圖7D中顯示由該遮罩層6中的開口開始如何共同生長該聯合層7。由該遮罩層6所達成的覆蓋度例如大約是70%。圖7D中以未完全地共同生長的狀態下顯示出該聯合層7。共同生長成的聯合層7之厚度大約是1.2微米。其它的步驟未顯示在圖7中。
步驟7A至7C較佳是在同一個濺鍍-沈積設備中進行，其未顯示在圖7中。由圖7D所示的步驟開始，較佳 是使用MOVPE。
半導體晶片10之另一實施例顯示在圖8中。此半導體晶片10較佳是藉由例如圖1至圖7所示的方法而製成。電性接觸結構(例如，導電軌或接合線)未顯示在圖8中。
在該載體基板11上存在著半導體層序列2，其具有p-摻雜層2c、活性層2a和n-摻雜層2b。在該活性層2a和該p-摻雜層2c之間較佳是存在一電子位障層2d，就像其它全部的實施例一樣。
該n-摻雜層2b具有例如一種介於100奈米(含)和300奈米之間的厚度，特別是大約200奈米。該n-摻雜層2b之摻雜物質濃度較佳是小於1×1018 cm-3 。在該n-摻雜層2b上鄰接著第二媒體層9b，其在由該載體基板11離開的方向中係由第二GaN-層5b、第一媒體層9a和第一GaN-層5a緊隨著。
第一媒體層9a較佳是具有一種介於15奈米(含)和50奈米之間的厚度，例如，大約30奈米。第二媒體層9b之厚度較大且特別是介於25奈米(含)和100奈米之間，例如，大約60奈米。此二個媒體層9a,9b是由AlGaN形成且鋁-含量較佳是5%至15%(含)。此種可選擇的媒體層9a,9b和同樣是可選擇的GaN-層5a,5b亦可存在於其它全部的實施例中。
粗糙度13可依位置而到達第一媒體層9a、穿過第一媒體層9a，但較佳是不穿過該載體基板11附近之層。與圖所示者不同，粗糙度13亦可未到達該媒體層9a。
第二GaN-層5b較佳是具有一種介於0.5微米(含)和2微米之間或介於0.8微米(含)和1.2微米之間的厚度，其例如大約1微米。第二GaN-層5b之摻雜物質濃度較佳是至少1×1019 cm-3 。第一GaN-層5a具有一種最大厚度，其特別是最多為4微米或最多為3微米及/或至少為1微米或至少為2微米。
第一GaN-層5a例如生長在一聯合層7上，其厚度大約1.2微米，請參閱圖7D。圖7所示之層1、3、8、6、7在施加該載體基板11之後依據圖8由該半導體晶片10去除。
本發明當然不限於依據各實施例中所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各申請專利範圍之各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各申請專利範圍中或各實施例中時亦屬本發明。
10‧‧‧光電半導體晶片
1‧‧‧生長基板
2‧‧‧半導體層序列
2a‧‧‧活性層
2b‧‧‧n-摻雜層
2c‧‧‧p-摻雜層
3‧‧‧核層
4‧‧‧中介層
5‧‧‧GaN-層
6‧‧‧遮罩層
7‧‧‧聯合層
8‧‧‧生長層
9‧‧‧媒體層
11‧‧‧載體基板
12‧‧‧接觸層
13‧‧‧粗糙度
14‧‧‧第一電性終端層
15‧‧‧隔離層
16‧‧‧第二電性終端層
18‧‧‧連接媒體
31‧‧‧犧牲層
A‧‧‧濺鍍-沈積設備
b‧‧‧基板支件
B‧‧‧MOVPE-反應器
D‧‧‧n-摻雜層之厚度
L‧‧‧雷射束
圖1、圖2和圖7是用於製造本文所述之光電半導體晶片之方法的實施例的圖解。
圖3至圖6及圖8是本文所述之光電半導體晶片之實施例的切面圖。
1‧‧‧生長基板
2‧‧‧半導體層序列
3‧‧‧核層
11‧‧‧載體基板
L‧‧‧雷射束

Claims (14)

  1. 一種用於製造光電半導體晶片(10)之方法，具有步驟：- 製備生長基板(1)，- 在該生長基板(1)上藉由濺鍍而產生III-氮化物-核層(3)，其中該生長基板(1)之材料不同於該核層(3)之材料，以及- 在該核層(3)上生長具有活性層(2a)之III-氮化物-半導體層序列(2)其中將氧添加至該核層(3)且該核層(3)中的氧份量係沿該生長基板(1)離開的方向單調地減少。
  2. 如申請專利範圍第1項之方法，其中在該核層(3)和該生長基板(1)之間產生一犧牲層(31)，此犧牲層(31)包括氧化鋁，且此犧牲層(31)在該生長基板(1)由該半導體層序列(2)分離時至少一部份係以濕式化學來分解。
  3. 如申請專利範圍第2項之方法，其中該生長基板(1)在由該半導體層序列(2)剝離時在面向該半導體層序列(2)之一側上沒有受到損壞。
  4. 如申請專利範圍第1項之方法，其中該核層(3)具有介於10奈米(含)和1000奈米(含)之間的厚度，其中該核層(3)以AlN為主且直接施加在該生長基板(1)上。
  5. 如申請專利範圍第1至4項中任一項之方法，其中一載體基板(11)施加在該半導體層序列(2)之遠離該生長基板(1)之一側上，且隨後藉由雷射剝離方法將該生長基板(1)去除。
  6. 如申請專利範圍第5項之方法，其中該生長基板(1)和 該核層(3)可使該剝離製程中所使用的雷射束透過，其中藉由該雷射束以便在該核層(3)和該半導體層序列(2)及/或一生長層(8)之間的界面上進行材料分解。
  7. 如申請專利範圍第1至4項中任一項之方法，其中氧之重量比介於0.1%(含)和10%(含)之間。
  8. 如申請專利範圍第4項之方法，其中該核層(3)之厚度是介於50奈米(含)和200奈米(含)之間。
  9. 如申請專利範圍第6項之方法，其中直接在該核層(3)上藉由濺鍍或藉由氣相磊晶而施加該生長層(8)，該生長層(8)係以GaN為主。
  10. 如申請專利範圍第6項之方法，其中在該生長層(8)上直接重疊地以給定的順序產生以下各層：- 一遮罩層(6)，其以氮化矽、氧化矽或氧化鎂為主，該遮罩層(6)以介於50%(含)和90%(含)之間的覆蓋度而覆蓋該生長層(8)，- 一聯合層(7)，其以GaN為主，- 一個或多個由AlGaN構成之媒體層(9)，其中在多個媒體層(9)之情況下在二個相鄰之媒體層(9)之間分別生長GaN-層(5)，以及- 半導體層序列(2a,2b,2c)，其以AlInGaN或InGaN為主。
  11. 如申請專利範圍第1至4項中任一項之方法，其中該濺鍍是在溫度介於550℃(含)和900℃之間且壓力介於1×10-3 毫巴(含)和1×10-2 毫巴(含)之間進行。
  12. 如申請專利範圍第1至4項中任一項之方法，其中該 濺鍍時的生長速率設定在0.03nm/s(含)和0.5nm/s(含)之間，該濺鍍是在具有氬(Ar)和氮(N2 )之大氣中進行，且氬對氮之比例是1比2，容許度最高為15%。
  13. 如申請專利範圍第1至4項中任一項之方法，其中該核層(3)產生於濺鍍-沈積設備(A)中，且該半導體層序列(2)是在一與該濺鍍-沈積設備(A)不同的氣相磊晶-反應器(B)中生長，該濺鍍-沈積設備(A)未具備鎵。
  14. 一種光電半導體晶片(10)，其半導體層序列(2)具有一用來產生輻射之活性層(2a)、及至少一n-摻雜層(2b)，其中- 該n-摻雜層(2b)鄰接於該活性層(2a)，- 該半導體層序列(2)以AlInGaN或InGaN為主，- 在該n-摻雜層(2b)之遠離載體基板(11)之一側上生長一個或多個由AlGaN構成的媒體層(9)，其厚度介於25奈米(含)和200奈米(含)之間，- 在該媒體層(9)之遠離該載體基板(11)之一側上或在多個媒體層(9)之一上形成一種由摻雜的或未摻雜的GaN構成的聯合層(7)，其厚度介於300奈米(含)和1.2微米(含)之間，- 一種粗糙度(13)係由該聯合層(7)之此側延伸至該n-摻雜層(2b)上或延伸至其中，- 該半導體層堆疊(2)之輻射發出面的一部份是由該聯合層(7)形成，- 該媒體層(9)依位置而裸露出，以及- 該半導體晶片(10)係以申請專利範圍第1至13項中任一項之方法製成。
TW101135504A 2011-09-30 2012-09-27 用於製造光電半導體晶片之方法及光電半導體晶片 TWI499086B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011114671A DE102011114671A1 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (2)

Publication Number Publication Date
TW201322487A TW201322487A (zh) 2013-06-01
TWI499086B true TWI499086B (zh) 2015-09-01

Family

ID=46727217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135504A TWI499086B (zh) 2011-09-30 2012-09-27 用於製造光電半導體晶片之方法及光電半導體晶片

Country Status (7)

Country Link
US (2) US9343615B2 (zh)
JP (2) JP2015501526A (zh)
KR (2) KR101997416B1 (zh)
CN (1) CN103843161B (zh)
DE (1) DE102011114671A1 (zh)
TW (1) TWI499086B (zh)
WO (1) WO2013045181A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011115299B4 (de) * 2011-09-29 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014101966A1 (de) 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015107661B4 (de) * 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE102017106888A1 (de) 2017-03-30 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Leuchtdiodenchips und Leuchtdiodenchip
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054296A1 (en) * 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Nitride-based semiconductor light emitting device and method of manufacturing the same
TW200913322A (en) * 2007-06-07 2009-03-16 Showa Denko Kk Apparatus and method for producing group-III nitride semiconductor layer, method of producing group-III nitride semiconductor light-emitting device, and lamp thereof
TW201030837A (en) * 2008-11-19 2010-08-16 Agency Science Tech & Res Method of at least partially releasing an epitaxial layer

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JP3602856B2 (ja) 1998-01-21 2004-12-15 ローム株式会社 半導体発光素子およびその製法
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
DE10034263B4 (de) * 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
JP3509709B2 (ja) 2000-07-19 2004-03-22 株式会社村田製作所 圧電薄膜共振子及び圧電薄膜共振子の製造方法
JP4276135B2 (ja) * 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
JP4468744B2 (ja) 2004-06-15 2010-05-26 日本電信電話株式会社 窒化物半導体薄膜の作製方法
CN101124353B (zh) 2004-09-27 2011-12-14 盖利姆企业私人有限公司 生长第（ⅲ）族金属氮化物薄膜的方法和装置、以及第（ⅲ）族金属氮化物薄膜
WO2006034540A1 (en) 2004-09-27 2006-04-06 Gallium Enterprises Pty Ltd Method and apparatus for growing a group (iii) metal nitride film and a group (iii) metal nitride film
US7524686B2 (en) * 2005-01-11 2009-04-28 Semileds Corporation Method of making light emitting diodes (LEDs) with improved light extraction by roughening
JP4535935B2 (ja) * 2005-05-19 2010-09-01 日本電信電話株式会社 窒化物半導体薄膜およびその製造方法
JP2007095845A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体複合基板とそれを用いた半導体装置の製造方法
US8435879B2 (en) 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
SG10201405004WA (en) 2006-02-23 2014-10-30 Azzurro Semiconductors Ag Nitride semiconductor component and process for its production
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
KR100756841B1 (ko) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
WO2007129773A1 (ja) 2006-05-10 2007-11-15 Showa Denko K.K. Iii族窒化物化合物半導体積層構造体
JP2007329382A (ja) 2006-06-09 2007-12-20 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオード素子
TWI408733B (zh) * 2006-08-18 2013-09-11 Toyoda Gosei Kk Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
JP2008047762A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5186093B2 (ja) 2006-09-26 2013-04-17 スタンレー電気株式会社 半導体発光デバイス
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2008136504A1 (ja) * 2007-05-02 2008-11-13 Showa Denko K.K. Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2009129353A1 (en) 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP5237780B2 (ja) 2008-12-17 2013-07-17 スタンレー電気株式会社 半導体発光素子の製造方法
US8299473B1 (en) * 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
DE102009036843A1 (de) * 2009-08-10 2011-02-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
EP2498293B1 (en) 2009-11-06 2018-08-01 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
JP5496623B2 (ja) * 2009-11-26 2014-05-21 スタンレー電気株式会社 光半導体装置
US8647904B2 (en) 2010-03-01 2014-02-11 Sharp Kabushiki Kaisha Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus
JP2011082570A (ja) 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
US9012921B2 (en) * 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054296A1 (en) * 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Nitride-based semiconductor light emitting device and method of manufacturing the same
TW200913322A (en) * 2007-06-07 2009-03-16 Showa Denko Kk Apparatus and method for producing group-III nitride semiconductor layer, method of producing group-III nitride semiconductor light-emitting device, and lamp thereof
TW201030837A (en) * 2008-11-19 2010-08-16 Agency Science Tech & Res Method of at least partially releasing an epitaxial layer

Also Published As

Publication number Publication date
WO2013045181A1 (de) 2013-04-04
CN103843161B (zh) 2017-05-03
US9647174B2 (en) 2017-05-09
KR20180100246A (ko) 2018-09-07
KR102009535B1 (ko) 2019-08-09
US20140346541A1 (en) 2014-11-27
JP6148756B2 (ja) 2017-06-14
KR101997416B1 (ko) 2019-07-05
JP2016184747A (ja) 2016-10-20
CN103843161A (zh) 2014-06-04
US9343615B2 (en) 2016-05-17
TW201322487A (zh) 2013-06-01
JP2015501526A (ja) 2015-01-15
DE102011114671A1 (de) 2013-04-04
US20160225952A1 (en) 2016-08-04
KR20140069037A (ko) 2014-06-09

Similar Documents

Publication Publication Date Title
TWI499086B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
TWI781132B (zh) 用於功率裝置之氮化鎵磊晶結構
EP2911974B1 (fr) Dispositif optoélectronique et son procédé de fabrication
TW201125162A (en) Photonic device and method of making the same
EP2997605B1 (fr) Dispositif optoélectronique et son procédé de fabrication
WO2010011842A2 (en) Bonded intermediate substrate and method of making same
TW201027801A (en) Thin light-emitting devices and fabrication methods
JP2011517851A (ja) 両側パッシベーションを有する半導体発光デバイス
TWI497762B (zh) 用於製造光電半導體晶片之方法
JP2006179922A (ja) 半導体チップを製作するための方法
US9070818B2 (en) Methods and structures for bonding elements
TWI803485B (zh) 用於垂直氮化鎵蕭特基二極體的方法
EP3241246A1 (fr) Procédé de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles
JP5241042B2 (ja) 垂直光電子構造の製造方法及び垂直共振器型面発光レーザ
JP2007149966A (ja) 発光素子
JP6002109B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
CN115000810A (zh) 垂直腔面发射激光器及其制备方法
KR20150089551A (ko) Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
JP5367420B2 (ja) 半導体レーザ素子
JP2005093663A (ja) 光半導体デバイス作成方法