JP6002109B2 - Ｉｉｉ族窒化物半導体素子の製造方法 - Google Patents

Description

本発明は、III族窒化物半導体素子、及びIII族窒化物半導体素子の製造方法に関する。

特許文献１には、ｐ型窒化ガリウム系化合物半導体の作製方法が記載されている。

特開平５−１８３１８９号公報

特許文献１には、プラズマＣＶＤ法で成長されたＳｉＯ_２からなる膜を用いて窒化ガリウム系化合物半導体をアニールすることが記載されている。

発明者らの検討によれば、プラズマＣＶＤで堆積されたＳｉＮ、ＳｉＯ_２、ＳｉＯＮといった膜は、１×１０^２１〜１×１０^２２ｃｍ^−３程度の水素濃度を有しており、膜中の水素の大部分はＳｉ−ＯＨ結合として取り込まれている。Ｓｉ−ＯＨ結合は、摂氏１０００度程度を超える温度の下では徐々に分解されて、活性水素（Ｈ）が発生する。また、プラズマＣＶＤで形成された堆積膜は、表面に対する水素パッシベーション効果を有している。

この膜中の水素はｐ型ドーパントの活性化には不利である。また、半極性面上に形成したｐ型半導体領域では、ｃ面を有する半導体領域に比べて、III族窒化物半導体から水素が抜けにくいため、ｐ型ドーパントの活性化が困難であった。

本発明は、このような事情を鑑みて為されたものである。本発明のある側面に係る目的は、III族窒化物半導体においてｐ型ドーパントの活性化を促進する、半導体素子及び素子を作製する方法を提供することである。また、本発明のある側面に係る目的は、III族窒化物半導体においてｐ型ドーパントの活性化を促進する、ｐ型III族窒化物半導体を作製する方法を提供することである。さらに、本発明のある側面に係る目的は、半極性面上ｐ型III族窒化物半導体を提供するものである。

本発明の一側面に係るIII族窒化物半導体素子は、半極性面基板上に形成したｐ型III族窒化物半導体領域において、前記ｐ型III族窒化物半導体領域内に含まれるＨ濃度が、ｐ型ドーパント濃度の２５％以下であり、かつ前記ｐ型III族窒化物半導体領域内に含まれる酸素濃度が５×１０^１７atoms/cc以下であり、前記半極性面基板の主面の法線軸と前記半極性面基板のｃ軸との成す角度は、導波路軸の方向に４５度以上８０度以下又は１００度以上１３５度以下の角度範囲にある。

本発明の別の側面に係るIII族窒化物半導体素子の製造方法は、ｐ型ドーパントを含むIII族窒化物半導体層を有する半導体領域上に、１×１０^２０ｃｍ^−３以下の水素濃度を有する水素低含有膜を成長する工程と、前記水素低含有膜を成長した後に前記半導体領域に活性化アニールを行って、前記III族窒化物半導体層からｐ型III族窒化物半導体層を形成する工程と、を備え、前記水素低含有膜は、III族窒化物と異なる材料からなり、半極性面基板の主面の法線軸と前記半極性面基板のｃ軸との成す角度は、導波路軸の方向に４５度以上８０度以下又は１００度以上１３５度以下の角度範囲にある。

以上説明したように、本発明のある側面によれば、III族窒化物半導体においてｐ型ドーパントの活性化を促進する、半導体素子及び素子を作製する方法を提供することである。

図１は、本実施の形態に係る、ｐ型III族窒化物半導体を作製する方法及び半導体素子を作製する方法における主要な工程を含む工程フローを示す。 図２は、本実施の形態に係る方法における主要な工程を模式的に示す図面である。 図３は、本実施の形態に係る方法における主要な工程を模式的に示す図面である。 図４は、本実施の形態に係る方法における主要な工程を模式的に示す図面である。 図５は、本実施の形態に係る窒化物半導体発光素子に係る構造を示す図面である。 図６は、この実施例で作製されるIII族窒化物半導体レーザ素子を示す図面である。 図７は、アニール処理違いによる、Mg濃度とH濃度の関係を表す図面である。

引き続いて、本発明の形態について説明する。本発明の一形態に係るIII族窒化物半導体素子は、半極性面基板上に形成したｐ型III族窒化物半導体領域において、前記ｐ型III族窒化物半導体領域内に含まれるＨ濃度が、ｐ型ドーパント濃度の２５％以下であり、かつ前記ｐ型III族窒化物半導体領域内に含まれる酸素濃度が５×１０^１７atoms/cc以下であり、前記半極性面基板の主面の法線軸と前記半極性面基板のｃ軸との成す角度は、導波路軸の方向に４５度以上８０度以下又は１００度以上１３５度以下の角度範囲にある。このIII族窒化物半導体素子において、前記半導体素子の発光波長は４８０ｎｍ以上５５０ｎｍ以下の範囲にあることができる。

本発明の一形態に係るIII族窒化物半導体素子の製造方法は、ｐ型ドーパントを含むIII族窒化物半導体層を有する半導体領域上に、１×１０^２０ｃｍ^−３以下の水素濃度を有する水素低含有膜を成長する工程と、前記水素低含有膜を成長した後に前記半導体領域に活性化アニールを行って、前記III族窒化物半導体層からｐ型III族窒化物半導体層を形成する工程とを備え、前記水素低含有膜は、III族窒化物と異なる材料からなり、半極性面基板の主面の法線軸と前記半極性面基板のｃ軸との成す角度は、導波路軸の方向に４５度以上８０度以下又は１００度以上１３５度以下の角度範囲にある。この製造方法において、前記水素低含有膜を成長する工程は、成膜装置において水素を含む物質を用いることなく前記水素低含有膜を成長するようにしてもよい。また、この製造方法において、前記活性化アニールの温度は摂氏６００度以上であることが好ましい。さらに、このIII族窒化物半導体素子の製造方法では、前記水素低含有膜は誘電体を備えることができる。

上記の形態では、前記水素低含有膜は、シリコン酸化物、ジルコニウム酸化物、アルミニウム酸化物、チタン酸化物、タンタル酸化物の少なくともいずれかを含むことができる。また、上記の形態では、前記水素低含有膜は水素吸蔵性をもつ金属を備えることができる。さらに、上記の形態では、前記水素低含有膜は、Ti（チタン）、Pd（パラジウム）、Ni（ニッケル）、Co（コバルト）、Pt（プラチナ）、Rh（ロジウム）の少なくともいずれかを含むことができる。

上記の形態では、前記水素低含有膜は気相成長法で形成されることができる。また、上記の形態では、前記水素低含有膜は蒸着法で形成されることができる。さらに、上記の形態では、前記水素低含有膜は電子ビーム蒸着法で形成されることができる。

本形態に係る製造方法は、前記ｐ型III族窒化物半導体層を形成した後に、前記ｐ型III族窒化物半導体層を前記半導体領域の表面に露出するように前記水素低含有膜を除去する工程を更に備えることができる。また、本形態に係る製造方法は、前記ｐ型III族窒化物半導体層を形成する工程の後に、前記ｐ型III族窒化物半導体層を加工してリッジ構造を形成する工程を備え、前記リッジ構造は、前記半極性面基板のｃ軸とｍ軸又はａ軸とにより規定される基準面に沿って延在することができる。上記の形態では、前記III族窒化物半導体層は、ＭｇドープＧａＮ層、ＭｇドープＡｌＮ層、ＭｇドープＩｎＮ層、ＭｇドープＡｌＧａＮ層、ＭｇドープＩｎＧａＮ層、ＭｇドープＩｎＡｌＧａＮ層、ＭｇドープＩｎＡｌＮ層の少なくともいずれかを備えることができる。

本発明の一形態に係る半極性面上ｐ型III族窒化物半導体は、III族窒化物半導体からなる半極性面基板上に形成したｐ型III族窒化物半導体領域で、ｐ型層内に含まれるＨ濃度が、ｐ型ドーパント濃度の２５％以下であり、かつｐ型層内に含まれる酸素濃度が５×１０^１７atoms/cc以下である。

本発明の一形態は、ｐ型III族窒化物半導体を作製する方法に係る。この方法は、（ａ）１×１０^２０ｃｍ^−３以下の水素濃度を有し、さらに水素を吸着することが出来うる水素低含有膜を、ｐ型ドーパントを含むIII族窒化物半導体層を有する半導体基板上に成長する工程と、（ｂ）前記水素低含有膜を成長した後に前記半導体領域に活性化アニールを行って、前記III族窒化物半導体層からｐ型III族窒化物半導体層を形成する工程とを備える。前記水素低含有膜は、III族窒化物と異なる材料からなる。この際、水素低含有膜は直接p型III族窒化物半導体に接続していても良いし、他の材料を介して間接的に接続していても良い。

このｐ型III族窒化物半導体を作製する方法によれば、活性化アニールに際して、III族窒化物と異なる材料からなる水素低含有膜を成長した後に、熱処理を行う。III族窒化物半導体層において水素がｐ型ドーパントと結合している。水素低含有膜の水素濃度が、低減されているので、活性化アニール時に余計な水素がほとんど発生しない。このため、より効果的な活性化が可能になり、１×１０^２０ｃｍ^−３以下の水素濃度を有する水素低含有膜は、水素低含有膜を介した放出を促進させる。

本発明の一形態はｐ型III族窒化物半導体を作製する方法に係る。この方法は、（ａ）ｐ型ドーパントを含むIII族窒化物半導体層を有する半導体基板上に、水素含有量が１×１０^２０ｃｍ^−３以下の水素低含有膜を成長する工程と、（ｂ）前記水素低含有膜を成長した後に前記半導体領域に活性化アニールを行って、前記III族窒化物半導体層からｐ型III族窒化物半導体層を形成する工程とを備える。前記水素低含有膜は、III族窒化物と異なる材料からなる。この際、水素低含有膜は直接p型III族窒化物半導体に接続していても良いし、他の材料を介して間接的に接続していても良い。

このｐ型III族窒化物半導体を作製する方法によれば、活性化アニールに先だって、水素含有量が１×１０^２０ｃｍ^−３以下の水素低含有膜を成長する。この水素低含有膜の水素濃度は低減されており、ｐ型ドーパントを含むIII族窒化物半導体層は、水素低含有膜の水素濃度より大きな水素濃度を有する。活性化アニール時に余計な水素が水素低含有膜からほとんど発生しないので、より効果的な活性化が可能になり、この水素低含有膜は、水素低含有膜を介した放出を促進させる。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法では、前記半導体領域は、前記水素低含有膜が接触を成す半極性面を含み、前記半極性面はIII族窒化物半導体からなることが好ましい。このｐ型III族窒化物半導体を作製する方法によれば、半極性面を有する半導体領域では、ｃ面を有する半導体領域に比べて、III族窒化物半導体から水素が抜けにくい。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法では、前記活性化アニールの温度は摂氏６００度以上、さらに好適には摂氏８００度以上であることが好ましい。このｐ型III族窒化物半導体を作製する方法によれば、熱処理温度により水素の放出を促進できる。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法では、前記水素低含有膜は誘電体あるいは水素吸蔵性に富む金属を備えることが好ましい。このｐ型III族窒化物半導体を作製する方法によれば、誘電体は、III族窒化物半導体表面へ相互拡散を起こさない膜を提供しやすい。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法のうち誘電体を用いる場合では、前記水素低含有膜は気相成長法で形成されることが好ましい。このｐ型III族窒化物半導体を作製する方法によれば、ウエットプロセスに比べて、水素低含有膜の形成の際に汚染を避けることが容易である。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法では、前記水素低含有膜は蒸着法で形成されることが好ましい。このｐ型III族窒化物半導体を作製する方法によれば、成膜時の水素の導入を少なくでき、また成膜に際してIII族窒化物半導体表面へのダメージが少ない。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法では、前記水素低含有膜は、シリコン酸化物（例えばＳｉＯ_２）、ジルコニウム酸化物（例えばＺｒＯ_２）、アルミニウム酸化物（例えばＡｌ_２Ｏ_３）、チタン酸化物（例えばＴｉＯ_２）、タンタル酸化物（例えばＴａ_２Ｏ_５）、Ti（チタン）、Pd（パラジウム）、Ni（ニッケル）、Co（コバルト）、Pt（プラチナ）、Rh（ロジウム）の少なくともいずれかを含むことができる。

このｐ型III族窒化物半導体を作製する方法によれば、これらの材料からなる水素低含有膜はIII族窒化物半導体との接合を形成した際に、その界面において相互拡散を引き起こしにくい。また、この材料を用いて水素低含有膜を蒸着法で形成しやすい。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法は、前記ｐ型III族窒化物半導体層を形成した後に、前記水素低含有膜を除去する工程を更に備えることができる。このｐ型III族窒化物半導体を作製する方法によれば、水素低含有膜を熱処理のために用いた後に除去できるので、水素低含有膜を他の用途と兼用する複雑さを避けることができる。水素低含有膜上にフォトリソグラフィーでパターン形成したのち、ウエットまたはドライエッチングで水素低含有膜を除去し、水素低含有膜をその後のドライエッチング用マスクとして利用してもよい。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法では、前記水素低含有膜を除去した後に、ｐ型III族窒化物半導体層が前記半導体領域の表面に露出されていることが好ましい。このｐ型III族窒化物半導体を作製する方法によれば、水素低含有膜は、活性化アニールに際して、デバイスのためのｐ型III族窒化物半導体層の表面からの原子の欠損やプロセス中の雰囲気に存在する反応性ガスとの反応など、特性への悪影響を引き起こす変質を低減できる。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法では、前記水素低含有膜は前記III族窒化物半導体層に接していることができる。このｐ型III族窒化物半導体を作製する方法によれば、より大きい水素濃度のIII族窒化物半導体層からより低い水素濃度の水素低含有膜に水素原子が移動する。
本発明に係るｐ型III族窒化物半導体を作製する方法では、前記水素低含有膜は前記p型III族窒化物半導体層に他の部材を経由して間接的に接していることが出来る。このｐ型III族窒化物半導体を作製する方法によれば、水素原子は、より大きい水素濃度のIII族窒化物半導体層から前記他の部材を介してより低い水素濃度の水素低含有膜に水素原子が移動する。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法は、六方晶系のIII族窒化物からなる主面を有する基板を準備する工程と、有機金属気相成長法で前記基板の前記主面上に前記半導体領域を形成する工程とを更に備えることができる。前記基板の前記主面の法線軸と前記基板の前記III族窒化物のｃ軸との成す角度は、４５度以上８０度以下又は１００度以上１３５度以下の角度範囲にあり、前記半導体領域上に成長する前記工程では、前記III族窒化物半導体層を前記基板の前記主面上に有機金属気相成長法で成長することができる。

このｐ型III族窒化物半導体を作製する方法によれば、上記の角度範囲の半極性面ではｃ面と比較して特に水素が抜けにくい。

本発明の一形態に係るｐ型III族窒化物半導体を作製する方法では、前記III族窒化物半導体層は、ＭｇドープＧａＮ、MgドープAlN、MgドープInN、ＭｇドープＡｌＧａＮ、ＭｇドープＩｎＧａＮ、ＭｇドープＩｎＡｌＧａＮ、ＭｇドープＩｎＡｌＮの少なくともいずれかを備えることができる。またこれらの層にはＢを含んでいてもよい。

このｐ型III族窒化物半導体を作製する方法によれば、上記のIII族窒化物半導体に活性化アニールを適用可能である。

本発明の一形態は、III族窒化物半導体を含む半導体素子を作製する方法に係る。この方法は、（ａ）１×１０^２０ｃｍ^−３以下の水素濃度を有する水素低含有膜を、ｐ型ドーパントを含むIII族窒化物半導体層を有する半導体基板上に成長する工程と、（ｂ）前記水素低含有膜を成長した後に前記半導体領域に活性化アニールを行って、前記III族窒化物半導体層からｐ型III族窒化物半導体層を形成する工程とを備える。前記水素低含有膜は、III族窒化物と異なる材料からなる。

この半導体素子を作製する方法によれば、活性化アニールに際して、III族窒化物と異なる材料からなる水素低含有膜を成長した後に、熱処理を行う。III族窒化物半導体層において水素がｐ型ドーパントと結合している。活性化アニール時に水素低含有膜から余計な水素がほとんど発生しないので、より効果的な活性化が可能になり、１×１０^２０ｃｍ^−３以下の水素濃度を有する水素低含有膜は、水素低含有膜を介した放出に有利である。

本発明の一形態に係る、半導体素子を作製する方法では、前記活性化アニールの温度は摂氏６００度以上、さらに好適には摂氏８００度以上であることが好ましい。この半導体素子を作製する方法によれば、熱処理温度により水素の放出を促進できる。

本発明の一形態に係る、半導体素子を作製する方法のうち水素低含有膜に誘電体を用いる場合は、前記水素低含有膜は気相成長法で形成されることが好ましい。この半導体素子を作製する方法によれば、ウエットプロセスに比べて、水素低含有膜の形成の際に汚染を避けることが容易である。

本発明の一形態に係る、半導体素子を作製する方法では、前記水素低含有膜は蒸着法で形成されることが好ましい。この半導体素子を作製する方法によれば、成膜時の水素の導入が少なくでき、また成膜に際してIII族窒化物半導体表面へのダメージが少ない。

本発明の一形態に係る、半導体素子を作製する方法では、前記水素低含有膜は、シリコン酸化物（例えばＳｉＯ_２）、ジルコニウム酸化物（例えばＺｒＯ_２）、アルミニウム酸化物（例えばＡｌ_２Ｏ_３）、チタン酸化物（例えばＴｉＯ_２）、タンタル酸化物（例えばＴａ_２Ｏ_５）、Ti（チタン）、Pd（パラジウム）、Ni（ニッケル）、Co（コバルト）、Pt（プラチナ）、Rh（ロジウム）の少なくともいずれかを含むことが好ましい。

この半導体素子を作製する方法によれば、これらの材料からなる水素低含有膜はIII族窒化物半導体との接合を形成した際に、その界面において相互拡散を引き起こしにくい。また、この材料を用いて水素低含有膜を蒸着法で形成しやすい。

本発明の一形態に係る、半導体素子を作製する方法は、前記ｐ型III族窒化物半導体層を形成した後に、前記水素低含有膜を除去する工程を更に備えることができる。

この半導体素子を作製する方法によれば、水素低含有膜を熱処理のために用いた後に除去できるので、他の用途と兼用するための複雑さを避けることができる。水素低含有膜は、活性化アニールに際して、デバイスのためのｐ型III族窒化物半導体層の表面からの原子の欠損を低減できる。より大きい水素濃度のIII族窒化物半導体層からより低い水素濃度の水素低含有膜に水素原子が移動する。

本発明の一形態に係る、半導体素子を作製する方法は、六方晶系のIII族窒化物からなる主面を有する基板を準備する工程と、前記基板の前記主面上に前記半導体領域を形成する工程とを更に備えることができる。前記基板の前記主面の法線軸と前記基板の前記III族窒化物のｃ軸との成す角度は、４５度以上８０度以下又は１００度以上１３５度以下の角度範囲にあり、前記半導体領域上に成長する前記工程では、前記III族窒化物半導体層を前記基板の前記主面上に有機金属気相成長法で成長することができる。

この半導体素子を作製する方法によれば、上記の角度範囲の半極性面ではｃ面と比較して特に水素が抜けにくい。

本発明の一形態に係る、半導体素子を作製する方法は、前記水素低含有膜を除去した後に、前記ｐ型III族窒化物半導体層上に金属層を形成する工程と、前記金属層を形成した後に、前記半導体領域にリッジ構造を形成する工程とを更に備えることができる。前記水素低含有膜は前記III族窒化物半導体層に接している。

この半導体素子を作製する方法によれば、水素低含有膜はp型III族窒化物半導体層に接することができる。この場合、活性化アニールの後に、金属層が接触を成すp型III族窒化物半導体層の表面を保護できる。

本発明の一形態に係る、半導体素子を作製する方法では、前記金属層はパラジウムを備えることができる。この半導体素子を作製する方法によれば、パラジウム（Ｐｄ）は良好なオーミック接触を可能にする。

本発明の一形態に係る、半導体素子を作製する方法では、前記III族窒化物半導体層は、ＭｇドープＧａＮ、MgドープAlN、MgドープInN、ＭｇドープＡｌＧａＮ、ＭｇドープＩｎＧａＮ、ＭｇドープＩｎＡｌＧａＮ、ＭｇドープＩｎＡｌＮの少なくともいずれかを備えることができる。またこれらの層にはＢを含んでいてもよい。

この半導体素子を作製する方法によれば、上記のIII族窒化物半導体に活性化アニールを適用可能である。この作製方法は、半導体素子を構成する様々なIII族窒化物半導体においてｐ型ドーパントの活性化を可能にする。

本発明の一形態に係る、半導体素子を作製する方法は、前記III族窒化物半導体層の成長に先立って、活性層を成長する工程を更に備えることができる。

本発明の一形態に係る、半導体素子を作製する方法では、前記活性層の発光波長は４８０ｎｍ以上５５０ｎｍ以下の範囲にあることができる。この半導体素子を作製する方法によれば、半極性面の利用は長波長の発光波長の活性層の形成を可能にする。この発光素子において良好な特性のｐ型III族窒化物半導体を作製できる。

本発明の一形態に係る、半導体素子を作製する方法では、前記活性層の発光波長は５１０ｎｍ以上５４０ｎｍ以下の範囲にあることができる。この半導体素子を作製する方法によれば、半極性面の利用は緑領域の発光波長の活性層の形成を可能にする。この発光素子において良好な特性のｐ型III族窒化物半導体を作製できる。

本発明の一形態に係る、半導体素子を作製する方法では、前記水素低含有膜を電子ビーム蒸着法で形成することができる。この半導体素子を作製する方法によれば、成膜に起因する水素混入の発生を低減できる。

本発明の一形態に係る、半導体素子を作製する方法では、前記水素低含有膜の成長は摂氏１００度を超える温度で行われることができる。この半導体素子を作製する方法によれば、成膜中に取り込まれる水分の分解から発生する水素量を低減できる。

本発明の一形態に係る、半導体素子を作製する方法では、前記水素低含有膜の成長は摂氏３００度以上の温度で行われることができる。この半導体素子を作製する方法によれば、水素低含有膜の成長に際して、水素低含有膜の構成元素のマイグレーションを促進できる。このマイグレーションは、緻密な膜の形成に寄与できる。

本発明の一形態に係る、半導体素子を作製する方法では、前記水素低含有膜の成長は摂氏４００度以下の温度で行われることができる。この半導体素子を作製する方法によれば、水素低含有膜の成長に際して生じる可能性がある半導体領域表面の荒れを低減できる。

引き続いて、添付図面を参照しながら、本発明のｐ型III族窒化物半導体を作製する方法、及び半導体素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係る、ｐ型ドーピング半導体を活性化する方法、ｐ型III族窒化物半導体を作製する方法及び半導体素子を作製する方法における主要な工程を含む工程フローを示す。図２〜図４は、本実施の形態に係る方法における主要な工程を模式的に示す図面である。

図２の（ａ）部に示されるように、工程Ｓ１０１において基板５１を準備する。この基板５１は、主面５１ａ及び裏面５１ｂを有することができ、主面５１ａは例えば六方晶系のIII族窒化物からなる。この基板５１は、例えばIII族窒化物基板であることができ、III族窒化物基板は例えばＧａＮ基板である。III族窒化物からなる主面５１ａは、例えば半極性面及び無極性面のいずれかであることができる。図２の（ａ）部を参照すると、III族窒化物基板のｃ軸の方向を例示するための三種類のｃ軸ベクトル（ＣＰ、ＣＳ、ＣＮ）が示されている。これらのいずれかの向きに、III族窒化物基板のｃ軸Ｃｘは向いている。ｃ軸Ｃｘの傾きは、主面５１ａの法線ＮＶに対する傾斜角ＡＮＧＬＥにより規定される。また、ｃ軸Ｃｘの傾斜方向は、六方晶系におけるｃ軸、ｍ軸及びａ軸のうち２つの軸により規定される平面を基準に規定されることができる。

図２の（ｂ）部に示されるように、工程Ｓ１０２では、成長炉１０ａを用いて基板５１の主面５１ａ上に半導体領域５３を形成する。この成長は、例えば有機金属気相成長法、分子線ビームエピタキシー等で行われることができる。半導体領域５３の表面５３ａは、主面５１ａの面方位に従う。半導体領域５３は、いずれの半導体素子であっても、ｐ型ドーパントを含むIII族窒化物半導体層を有する。ｐ型ドーパントを含むIII族窒化物半導体層は、エピタキシャル成長だけでなく、他の方法、例えば、イオン注入により形成されることができる。

発光素子のための半導体領域５３は、第１III族窒化物半導体領域１３、活性層１５、及び第２III族窒化物半導体領域１７を含む。活性層１５は第１III族窒化物半導体領域１３と第２III族窒化物半導体領域１７との間に設けられる。第１III族窒化物半導体領域１３のエピ表面の面方位は主面５１ａの面方位に従う。活性層１５のエピ表面の面方位は主面５１ａの面方位に従う。第２III族窒化物半導体領域１７のエピ表面の面方位は主面５１ａの面方位に従う。第１III族窒化物半導体領域１３及び第２III族窒化物半導体領域１７の少なくともいずれかが、ｐ型ドーパントを意図的に添加したIII族窒化物半導体層を含む。 III族窒化物半導体層は、例えばＭｇドープＧａＮ、MgドープAlN、MgドープInN、ＭｇドープＡｌＧａＮ、ＭｇドープＩｎＧａＮ、ＭｇドープＩｎＡｌＧａＮ、ＭｇドープＩｎＡｌＮの少なくともいずれかを備えることができる。またこれらの層にはボロン（Ｂ）を含んでいてもよい。上記のIII族窒化物半導体に活性化アニールを適用可能である。この作製方法は、半導体素子を構成する様々なIII族窒化物半導体においてｐ型ドーパントの活性化を可能にする。また、III族窒化物半導体層は、ｐ型光ガイド層、ｐ型クラッド層、ｐ型コンタクト層、及びｐ型電子ブロック層といったｐ導電性を付与したい半導体層に該当する。

多くの場合、ｐ型ドーパントを含むIII族窒化物半導体層の成長に先立って、活性層１５が成長される。基板５１の主面５１ａが半極性を示すときは、活性層の発振波長は４８０ｎｍ以上５５０ｎｍ以下の範囲にあることができる。半極性面の利用は長波長の発光波長の活性層の形成を可能にする。この発光素子においては、後の工程でIII族窒化物半導体層に施されるアニールにより、良好な特性のｐ型III族窒化物半導体を作製できる。また、活性層の発光波長は５１０ｎｍ以上５４０ｎｍ以下の範囲にあることができる。半極性面の利用は緑領域の発光波長の活性層の形成を可能にする。

図３の（ａ）部に示されるように、工程Ｓ１０３においては、エピタキシャル基板Ｅの半導体領域５３上に水素低含有膜５５を成長する。水素低含有膜５５の堆積は、成膜炉１０ｂを用いて行われる。半導体領域５３は、既に説明したように、ｐ型ドーパントを含むIII族窒化物半導体層を有する。III族窒化物半導体層に含まれるｐ型ドーパントは、例えばマグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）等であることができる。水素低含有膜５５はIII族窒化物と異なる材料からなることができる。III族窒化物半導体層のｐ型ドーパント濃度は、5×１０^１６ｃｍ^−３以上であり、１×１０^２１ｃｍ^−３以下である。

水素低含有膜５５は、例えば１×１０^２０ｃｍ^−３以下の水素濃度を有し、好ましくは１×１０^１８ｃｍ^−３以下の水素濃度を有することができる。

水素低含有膜５５の成長は、例えば構成元素として水素を含む物質（例えば原料、原料ガス、プロセスガス、キャリアガス）を成膜装置において用いることなくドライプロセスにより行われる。水素低含有膜５５は気相成長法で形成されることができる。気相成長法の使用は、ウエットプロセスに比べて水素低含有膜５５の形成の際に生じる可能性のある、エピタキシャル基板Ｅの汚染を避けることが容易である。また、水素低含有膜は蒸着法で形成されることが好ましい。成膜時の水素の導入が少なくでき、また成膜に際してIII族窒化物半導体表面へのダメージが少ない。

水素低含有膜５５は、例えばシリコン酸化物、ジルコニウム酸化物、アルミニウム酸化物、チタン酸化物、タンタル酸化物、Ti（チタン）、Pd（パラジウム）、Ni（ニッケル）、Co（コバルト）、Pt（プラチナ）、Rh（ロジウム）の少なくともいずれかを含むことができる。水素低含有膜５５がこれらの材料からなるとき、水素低含有膜５５とIII族窒化物半導体との接合を形成した際に、その界面において相互拡散を引き起こしにくい。また、この材料を用いて水素低含有膜を蒸着法で形成しやすい。

シリコン酸化物としては例えばＳｉＯ_２を用いることができ、その堆積方法及び原料はＳｉＯ２バルクを用いた電子ビーム（ＥＢ）蒸着、ＳｉとＯ２を用いた反応性スパッタ等であることができる。ジルコニウム酸化物としては例えばＺｒＯ_２を用いることでき、その堆積方法及び原料はＺｒＯ_２を用いたＥＢ蒸着、スパッタ等であることができる。アルミニウム酸化物としては例えばＡｌ_２Ｏ_３を用いることでき、その堆積方法及び原料はＡｌ_２Ｏ_３を用いたＥＢ蒸着、ＡｌとＯ２を用いた反応性スパッタ等であることができる。チタン酸化物としては例えばＴｉＯ_２を用いることでき、その堆積方法及び原料はＴｉＯ_２を用いたＥＢ蒸着、ＴｉとＯ２を用いた反応性スパッタ等であることができる。タンタル酸化物としては例えばＴａ_２Ｏ_５を用いることでき、その堆積方法及び原料はＴａ_２Ｏ_５を用いたＥＢ蒸着、ＴａとＯ_２を用いた反応性スパッタ等であることができる。また金属膜を形成する場合は、EB蒸着あるいはスパッタ法を用いる事ができる。

水素低含有膜５５の成長は摂氏１００度を超える温度で行われることがよい。この成膜温度の制御は、例えば成膜炉１０ｂのステージ９の温度を調整することにより可能である。摂氏１００度を超える温度（例えば、ステージ等の温度）を用いる成膜によれば、成膜中に取り込まれる水分の分解から発生する水素量を低減できる。また、水素低含有膜５５の成長は摂氏３００度以上の温度で行われることが好ましい。水素低含有膜５５の成長に際して、水素低含有膜５５の構成元素のマイグレーションを促進できる。このマイグレーションは、緻密な膜の形成に寄与できる。結果として、水素残留の低減に寄与できる。水素低含有膜５５の成長は摂氏４００度以下の温度で行われることが好ましい。水素低含有膜の成長に際して生じる可能性がある半導体領域表面の荒れを低減できる。

図３の（ｂ）部に示されるように、工程Ｓ１０４においては、水素低含有膜５５を成長した後に半導体領域５３に活性化アニールを行って、ｐ型ドーピングのIII族窒化物半導体層からｐ型III族窒化物半導体層を形成する。この活性化アニールは、熱処理装置１０ｃを用いて行われる。熱処理装置１０ｃとしては、例えばランプアニール炉等を用いることができる。アニール時間は例えば１分である。また、アニール時間は３０秒以上であることができ、水素脱離のためにはある程度の時間保持した方が効果的である。アニール時間は６０分以下の範囲であることができ、アニール時間が長すぎると結晶が劣化し、欠陥が増大するため発光強度が低下したり、コンタクト抵抗もかえって劣化するためである。なお、活性化アニールのための熱処理が製造工程中において行われる位置は、本実施例に限定されることなく、水素低含有膜５５の下地が活性化アニールのための熱処理に耐えることができればよい。また、水素低含有膜が形成される位置は、半導体領域５３から水素低含有膜５５への水素の放出ルートを提供するように水素低含有膜５５が半導体領域５３の少なくとも一部分に接しているか、あるいは水素を輸送可能な部材を介して間接的に接続していればよい。

既に説明したように、III族窒化物半導体層は、例えばＭｇドープＧａＮ、ＭｇドープＡｌＮ、ＭｇドープＩｎＮ、ＭｇドープＡｌＧａＮ、ＭｇドープＩｎＧａＮ、ＭｇドープＩｎＡｌＧａＮ、ＭｇドープＩｎＡｌＮの少なくともいずれかを備えることができる。またこれらの層にはＢを含んでいてもよい。上記のIII族窒化物半導体に活性化アニールを適用可能である。この作製方法は、半導体素子を構成する様々なIII族窒化物半導体においてｐ型ドーパントの活性化を可能にする。活性化アニールにおいては、III族窒化物半導体層中のｐ型ドーパント濃度は実質的に変更されることなく、III族窒化物半導体層中の水素濃度が低減される。

活性化アニールでは、低い水素濃度を有する水素低含有膜５５を半導体領域（ｐ型ドーパントを含むIII族窒化物半導体層を有する半導体領域）５３上に成長した後に、半導体領域５３に活性化アニールを行ってIII族窒化物半導体層からｐ型III族窒化物半導体層を形成する。この熱処理方法によれば、活性化アニールに際して、III族窒化物と異なる材料からなる水素低含有膜５５を成長した後に、熱処理を行う。半導体領域５３内のIII族窒化物半導体層において水素がｐ型ドーパントと結合している。水素低含有膜５５が低い水素濃度を有することにより活性化アニール時に余計な水素が発生しないので、より効果的な活性化が可能になり、水素低含有膜５５を介した水素放出を促進できる。低い水素濃度を有する水素低含有膜５５は、例えば半導体領域５３内の水素濃度より小さいことが好ましい。

活性化アニールの温度ＴＡは例えば、摂氏６００度以上であることができ、望ましくは摂氏８００度以上であることができる。この熱処理温度の範囲において、より水素の放出を促進できる。活性化アニールの温度は摂氏１１００度以下であることができる。温度が高すぎると活性層の結晶性が劣化し発光強度が低下したり、コンタクト層もＧａが水素低含有膜中に拡散してコンタクト抵抗が低下したりするからである。

既に説明したように、基板５１の主面（例えばIII族窒化物からなる主面）５１ａは、例えば半極性面及び無極性面のいずれかであることができる。一方で、発明者らの知見によれば、半極性面上に成長されたIII族窒化物や窒化ガリウム半導体の半極性表面からは、活性化アニールに際して水素が抜け難い。例えば、ｃ面上のIII族窒化物や窒化ガリウム半導体と半極性面上のIII族窒化物や窒化ガリウム半導体とを同じ熱処理条件で活性化アニールを行うとき、比較によれば、ｃ面における活性化の程度は、半極性面における活性化の程度に比べて良好な結果を示す。

したがって、半極性面のIII族窒化物や窒化ガリウム半導体における活性化のための熱処理に際しては、活性化促進のための手法が求められている。このような技術的背景において、発明者らの知見によれば、活性化アニールの際のキャップ膜中の水素濃度が高いと、アニール中に水素を放出すると共に、この水素放出が半導体からの水素の放出を阻害している。

六方晶系のIII族窒化物においては、極性面としてｃ面があり、無極性面としてｍ面及びａ面がある。結晶成長に用いる半導体基板の主面が、結晶軸のｃ軸、ａ軸及びｍ軸に垂直な平面に対してある程度の大きな角度で傾斜するとき、その主面は、極性面及び無極性面と異なる性質を示す。ｃ軸に対して−１０度から＋１０度の傾斜角の範囲内の面方位は極性的な性質を示す。ａ軸及びｍ軸に対して−１０度から＋１０度の傾斜角の範囲内の面方位は無極性的な性質を示す。ｃ軸に対して−１０度から＋１０度の傾斜角の範囲外の面方位並びにａ軸及びｍ軸に対して−１０度から＋１０度の傾斜角の範囲外の面方位は、半極性的な性質を示す。

活性化アニールにおける水素放出の視点からは、半極性の性質を有する面方位は、ｃ面と比較して特に水素が抜けにくい性質を有する。発明者らの知見によれば、基板の主面の法線軸と基板のIII族窒化物のｃ軸との成す角度が４５度以上８０度以下又は１００度以上１３５度以下の角度範囲にあるとき、この角度範囲の半極性面ではｃ面と比較して特に水素が抜けにくい。上記の角度範囲の半極性面上に、III族窒化物半導体層を含む半導体領域５３を有機金属気相成長法で成長するとき、本実施の形態に係る活性化アニールを適用できる。

上記のような半導体領域５３は、水素低含有膜５５が接触を成す半極性面を含むことができる。この半極性面はIII族窒化物半導体からなる。半極性面を有する半導体領域では、ｃ面を有する半導体領域に比べて、III族窒化物半導体から水素が抜けにくい。

水素低含有膜５５はIII族窒化物半導体層に接していることできる。この形態では、半導体領域５３内のより大きい水素濃度のIII族窒化物半導体層から、より低い水素濃度の水素低含有膜５５に水素原子が移動する。

ｐ型III族窒化物半導体層を形成した後に、図４の（ａ）部に示されるように、工程Ｓ１０５において、必要な場合には水素低含有膜を除去することができる。

シリコン酸化物、例えばＳｉＯ_２の除去は、例えばフッ酸ウエットエッチング、ＣＦ_４ドライエッチング等により行われる。ジルコニウム酸化物、例えばＺｒＯ_２の除去は、例えばフッ酸等により行われる。アルミニウム酸化物、例えばＡｌ_２Ｏ_３の除去は、フッ酸等により行われる。チタン酸化物、例えばＴｉＯ_２の除去は、フッ酸等により行われる。タンタル酸化物、例えばＴａ_２Ｏ_５の除去は、フッ酸等により行われる。Ti（チタン）、Pd（パラジウム）、Ni（ニッケル）、Co（コバルト）、Pt（プラチナ）、Rh（ロジウム）の除去は、フッ酸、王水、塩酸等にて行われる。

水素低含有膜５５を除去した後に、図４の（ｂ）部に示されるように、半導体領域５３の表面５３ａが、活性化処理されたエピタキシャル基板ＥＡの表面に露出されている。エピタキシャル基板ＥＡの一例では、活性化によりIII族窒化物半導体層から改質されて形成されたｐ型III族窒化物半導体層が半導体領域５３の表面５３ａに露出されている。水素低含有膜５５は、活性化アニールに際して、デバイスのためのｐ型III族窒化物半導体層の表面からの原子の欠損を低減できる。

引き続く工程では、活性化アニールが完了したエピタキシャル基板ＥＡに、例えばリッジ構造の形成及び電極の形成のためのプロセスが行われる。

水素低含有膜５５を除去した後に、半導体領域を加工してリッジ構造を形成する。その後ｐ電極、リッジ側壁のＳｉＯ_２保護膜を形成する。また裏面研磨後にｎ電極を形成する。

この半導体素子を作製する方法によれば、水素低含有膜５５を熱処理のために用いた後に除去できるので、他の用途と兼用するための複雑さを避けることができる。水素低含有膜５５は、活性化アニールに際して、デバイスのためのｐ型III族窒化物半導体層の表面からの原子の欠損を低減できる。より大きい水素濃度のIII族窒化物半導体層からより低い水素濃度の水素低含有膜に水素が移動する。

図５は、本実施の形態に係る窒化物半導体発光素子に係る構造を示す図面である。図５には、ＸＹＺ座標系Ｓ及び結晶座標系ＣＲが記載されている。結晶座標系ＣＲはｃ軸、ａ軸及びｍ軸を有する。

III族窒化物半導体レーザ素子１１は、第１III族窒化物半導体領域１３、活性層１５、及び第２III族窒化物半導体領域１７を含む。第１III族窒化物半導体領域１３は、六方晶系のIII族窒化物半導体からなる半極性面１３ａを有する。活性層１５は、第１III族窒化物半導体領域１３の半極性面１３ａ上に設けられる。第２III族窒化物半導体領域１７は第１III族窒化物半導体領域１３の半極性面１３ａ上に設けられる。活性層１５は第１III族窒化物半導体領域１３と第２III族窒化物半導体領域１７との間に設けられる。活性層１５の発振波長は４００ｎｍ以上５５０ｎｍ以下の範囲にあることができる。発振波長は４８０ｎｍ以上５５０ｎｍ以下の範囲にあることが好ましく、またより好ましくは、活性層１５の発振波長は５１０ｎｍ以上５４０ｎｍ以下の範囲にある。活性層１５は、例えば単一量子井戸構造又は多重量子井戸構造といった量子井戸構造を有することができる。第１III族窒化物半導体領域１３、活性層１５及び第２III族窒化物半導体領域１７は、積層軸Ａｘ（座標系ＳのＺ軸の方法）に沿って順に配列される。電極１９は、第２III族窒化物半導体領域１７上に設けられ、また第２III族窒化物半導体領域１７のコンタクト層２９に接触を成す。半極性面１３ａ（基板主面も同様に）は、座標系ＳのＸ軸及びＹ軸により規定される平面に実質的に平行に設けられる。

第１III族窒化物半導体領域１３は、光ガイド層２１及び第１クラッド層２３を含む。光ガイド層２１は第１クラッド層２３上に設けられる。活性層１５は、光ガイド層２１上に設けられる。第１クラッド層２３は第１導電型（例えばｎ型）のIII族窒化物半導体からなる。光ガイド層２１は、活性層１５と第１クラッド層２３との間に設けられ、また活性層１５に接している。光ガイド層２１は、第１光ガイド層２１ａを含み、またIII族構成元素としてインジウムを含む窒化ガリウム半導体を備える。第２III族窒化物半導体領域１７は活性層１５上に設けられる。第２III族窒化物半導体領域１７は、別の光ガイド層２５と第２クラッド層２７とを含む。第２クラッド層２７は、第２導電型（例えばｐ型）のIII族窒化物半導体からなり、また光ガイド層２５上に設けられる。光ガイド層２５は、活性層１５と第２クラッド層２７との間に設けられ、また活性層１５に接することができる。光ガイド層２５は、第２光ガイド層２５ａを含み、またIII族構成元素としてインジウムを含む窒化ガリウム半導体を備える。第２III族窒化物半導体領域１７はリッジ構造３５を有する。必要な場合には、光ガイド層２５はキャリアブロック層２５ｃを含むことができる。

光ガイド層２１は、第１光ガイド層２１ａに加えて第３光ガイド層２１ｂを含む。第１光ガイド層２１ａは第３光ガイド層２１ｂと活性層１５との間に位置し、また活性層１５に接している。第３光ガイド層２１ｂは第１光ガイド層２１ａの半導体材料と異なる半導体からなり、第３光ガイド層２１ｂのバンドギャップは第１光ガイド層２１ａのバンドギャップより大きい。

別の光ガイド層２５は、第２光ガイド層２５ａに加えて第４光ガイド層２５ｂを含む。第２光ガイド層２５ａは第４光ガイド層２５ｂと活性層１５との間に位置し、また活性層１５に接している。第４光ガイド層２５ｂは第２光ガイド層２５ａの半導体材料と異なる半導体からなり、第４光ガイド層２５ｂのバンドギャップは第２光ガイド層２５ａのバンドギャップより大きい。

光ガイド層２１、活性層１５及び別の光ガイド層２５はコア領域３１を構成し、コア領域３１はｎ型クラッド層２３とｐ型クラッド層２７との間に設けられる。ｎ型クラッド層２３、コア領域３１及びｐ型クラッド層２７は光導波路構造を構成する。

活性層１５と光ガイド層２１とは第１接合ＨＪ１を構成する。ｎ型クラッド層２３はIII族窒化物半導体からなり、第１接合ＨＪ１は、ｎ型クラッド層２３のIII族窒化物半導体のｃ面に沿って延在する基準面Ｓｃに対して、ゼロより大きい傾斜角ＡＮＧＬＥで傾斜する。図５では、ｎ型クラッド層２３における基準面は、結晶座標系ＣＲのｃ軸の方向を示す軸（ベクトルＶＣで示される軸）に実質的に直交する。活性層１５と光ガイド層２５とは第２接合ＨＪ２を構成する。第２接合ＨＪ２は、ｎ型クラッド層２３のIII族窒化物半導体のｃ面に沿って延在する基準面Ｓｃに対して、ゼロより大きい傾斜角ＡＮＧＬＥで傾斜する。

また、半導体リッジ３５は、光ガイド層２５とｐ型クラッド層２７との第３接合ＨＪ３を含む。第３接合ＨＪ３は、ｎ型クラッド層２３のIII族窒化物半導体のｃ面に沿って延在する基準面Ｓｃに対して、ゼロより大きい傾斜角ＡＮＧＬＥで傾斜する。第３接合ＨＪ３は、半導体リッジ３５の側面３５ｂで終端する。半導体リッジ３５は上端ＴＯＰ及び底ＢＯＴＴＯＭを有する。半導体リッジ３５の上面３５ａは電極１９に接合Ｊ０を成す。

活性層１５は、少なくとも１つの井戸層３３ａを含み、この井戸層３３ａは例えば窒化ガリウム系半導体からなる。井戸層３３ａは圧縮歪みを内包する。井戸層３３ａは例えばＩｎＧａＮ層を含むことができる。活性層１５は、必要な場合には、複数の井戸層３３ａ及び少なくとも１つの障壁層３３ｂを含むことができる。隣り合う井戸層３３ａの間には障壁層３３ｂが設けられる。活性層１５の最外層は、井戸層からなることができる。障壁層３３ｂは、例えばＧａＮ又はＩｎＧａＮからなることができる。

既に説明したように、第２III族窒化物半導体領域１７は半導体リッジ３５を有する。半導体リッジ３５は、光ガイド層２５の一部と、ｐ型クラッド層２７と、ｐ型コンタクト層２９とを含む。光ガイド層２５はｐ型クラッド層２７に接して設けられ、このｐ型クラッド層２７に接してｐ型コンタクト層２９が設けられる。本実施例では、半導体リッジ３５は、ｎ型クラッド層２３のIII族窒化物半導体のｃ軸及びｍ軸によって規定されるｍ−ｃ面（或いは、ｃ軸及びａ軸によって規定されるａ−ｃ面）にそって延在する。また、本実施例では、半導体リッジ３５は、ｎ型クラッド層２３の主面の法線軸（或いは基板主面３９ａの法線軸）及びｍ軸によって規定されるｍ−ｎ面（或いは、上記の法線軸びａ軸によって規定されるａ−ｎ面）にそって延在する。III族窒化物半導体のｃ軸は、ｍ−ｎ面（或いはａ−ｎ面）にそって傾斜することができる。半導体発光素子（例えばIII族窒化物半導体レーザ素子１１）は端面３７ａ及び端面３７ｂを含み、一実施例では、端面３７ａ及び端面３７ｂは光共振器を構成することができる。また、リッジ構造３５がｍ−ｎ面に沿って延在するとき、しきい値電流を低くできる光学遷移をレーザ発振に利用できる。これは、リッジ構造３５に係る閉じ込め能力だけでなく、しきい値電流の低減に寄与できる。

このIII族窒化物半導体レーザ素子１１によれば、第２III族窒化物半導体領域１７はリッジ構造３５を有しており、リッジ構造３５は、その幅に応じて活性層１５へ電流を閉じ込めることができると共に、第２III族窒化物半導体領域１７における光閉じ込めにも影響する。このIII族窒化物半導体レーザ素子１１における第１光ガイド層２１ａの厚さは第２光ガイド層２５ａの厚さより厚く、また第１III族窒化物半導体領域１３内の第１光ガイド層２１ａが一例として３７０ｎｍ以上の厚さを有する。これ故に、このIII族窒化物半導体レーザ素子１１における光閉じ込め特性に関して、リッジ構造３５の幅に起因する影響を低減できる。このIII族窒化物半導体レーザ素子１１の電流の閉じ込めは、主にリッジ構造３５の幅ＷＲに応じて達成される。また、光の閉じ込めは、リッジ構造３５に加えて厚い第１光ガイド層２１ａに依存する。

再び図５を参照しながら、本実施の形態に係るIII族窒化物半導体レーザ素子１１を説明する。III族窒化物半導体レーザ素子１１は、基板３９を更に備えることができる。基板３９は、III族窒化物半導体からなる半極性の主面３９ａ及び裏面３９ｂを有する。この半極性主面３９ａは、III族窒化物半導体のｃ軸の方向の延在する軸（ベクトルＶＣで示される軸Ｃｘ）に直交する基準面Ｓｃに対して傾斜する、半極性主面３９ａと基準面Ｓｃとの成す角度（実質的に角度ＡＮＧＬＥに等しい角度）は、１０度以上８０度以下又は１００度以上１７０度以下の範囲にあることができる。第１III族窒化物半導体領域１３、活性層１５及び第２III族窒化物半導体領域１７は、半極性主面３９ａ上に設けられる。上記の基板３９上にエピタキシャル成長されるIII族窒化物半導体層は、個々の半導体層の表面は、基板３９の半極性面の面方位を引き継ぎ、また半極性の性質を有する。これ故に、第１III族窒化物半導体領域１３、活性層１５及び第２III族窒化物半導体領域１７の表面は、基板３９の半極性面の面方位に対応した面方位を有することができる。

III族窒化物半導体レーザ素子１１は、基板３９の裏面３９ｂに接触を成す電極４１を備える。基板３９は、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、及びＩｎＡｌＧａＮ、ＢＩｎＡｌＧａＮのいずれかである、六方晶系の導電性III族窒化物を備えることができる。III族窒化物半導体レーザ素子１１には、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、及びＢＩｎＡｌＧａＮのいずれかであるを適用可能である。基板３９は例えばＧａＮからなることができる。ＧａＮ基板上にコヒーレントにエピタキシャル成長されるＩｎＧａＮ層には、圧縮歪みが内包される。

また、ｃ軸に係る傾斜角ＡＮＧＬＥは、ｍ−ｎ面に沿った傾斜では６３度以上８０度以下の範囲にあることができる。上記の傾斜角ＡＮＧＬＥの半極性面３９ａは、均質なＩｎ取り込み及び高Ｉｎ組成の窒化ガリウム系半導体の成長を可能にする。また、基板３９の半極性主面３９ａと基準面Ｓｃとの成す角度が６３度以上８０度以下の範囲にあることができる。このIII族窒化物半導体レーザ素子１１によれば、６３度以上８０度以下の範囲のｃ軸傾斜を有する基板３９は、長い波長のレーザ発振に好適な活性層１５の作製に好適な面方位を提供できる。

III族窒化物半導体レーザ素子１１では、基板３９の主面３９ａの法線は、基板３９のIII族窒化物のｃ軸に対して傾斜を成し、この傾斜の傾斜角は１０度以上８０度以下の範囲にあることができる。III族窒化物のｃ軸の傾斜が１０度未満であるとき、主面３９ａが極性面に近い性質を示す。III族窒化物半導体のｃ軸の傾斜が８０度を超えるとき、主面３９ａが無極性面に近い性質を示す。

活性層１５の発振波長は４８０ｎｍ以上５５０ｎｍ以下の範囲にあることができる。このIII族窒化物半導体レーザ素子１１によれば、比較的長波長のレーザ光を提供できる。また、活性層１５は、５００ｎｍ以上５５０ｎｍ以下の範囲内にピーク波長を有する発光スペクトルを生成するように設けられることができる。５００ｎｍ以上５５０ｎｍ以下の範囲内にピーク波長を有する発光スペクトルを生成する活性層１５は、半極性面を利用して作製される。さらに、活性層１５の発光波長は５１０ｎｍ以上５４０ｎｍ以下の範囲にあることが好ましい。

III族窒化物半導体レーザ素子１１は、リッジ構造３５の上面３５ａに設けられたオーミック電極１９を更に備えることができる。第２III族窒化物半導体領域１７は、第２導電型のIII族窒化物半導体からなるコンタクト層２９を更に含み、第２クラッド層２７は、コンタクト層２９と光ガイド層２５との間に設けられ、オーミック電極１９はコンタクト層２９に接触を成すことができる。オーミック電極１９がリッジ構造３５の上面３５ａのコンタクト層２９に接触を成すので、オーミック電極１９からのキャリアがリッジ構造３５の幅に応じて閉じ込め可能になる。オーミック電極１９は例えばパラジウム（Ｐｄ）を備えることが好ましい。パラジウムは、コンタクト層２９のIII族窒化物半導体に良好な接触を提供できる。

III族窒化物半導体レーザ素子１１は、絶縁膜４３と、パッド電極４５とを更に備えることができる。絶縁膜４３は、リッジ構造３５の上面３５ａに位置合わせした開口４３ａを有すると共に第２III族窒化物半導体領域１７の表面１７ｂを覆う。パッド電極４５は、オーミック電極１９の上面を覆うと共に絶縁膜４３上に設けられる。絶縁膜４３は、またリッジ構造３５の側面３５ｂを覆っており、絶縁膜４３の屈折率は第２III族窒化物半導体領域１７の屈折率より小さい。オーミック電極１９は、絶縁膜４３の開口４３ａを介して第２III族窒化物半導体領域１７の上面１７ａ（４３ａ）に接触を成す。絶縁膜４３の屈折率が第２III族窒化物半導体領域１７の屈折率より小さいので、リッジ構造３５の側面３５ｂを覆う絶縁膜４３が光閉じ込めに関係する。

III族窒化物半導体レーザ素子１１では、第１クラッド層２３は、ｎ導電性のＩｎ_Ｘ１Ａｌ_Ｙ１Ｇａ_{１−Ｘ１−Ｙ１}Ｎであることができる。この第１クラッド層２３は、光ガイド層２１に対して良好な光閉じ込めを提供できる。また、第２クラッド層２７は、ｐ導電性のＩｎ_Ｘ２Ａｌ_Ｙ２Ｇａ_{１−Ｘ２−Ｙ２}Ｎであることができる。この第２クラッド層２７は、光ガイド層に対して良好な光閉じ込めを提供できる。このIII族窒化物半導体レーザ素子１１において、ｐ型半導体領域は、低い水素濃度の水素低含有膜５５を用いて活性化されて、ｐ型半導体領域中に残留する水素濃度が５ｘ１０^１６ｃｍ^−３（ＳＩＭＳ検出限界以下）以上であり、１ｘ１０^２０ｃｍ^−３以下である。また、ｐ型半導体領域のｐ型ドーパント濃度は、１ｘ１０^１６ｃｍ^−３以上であり、５ｘ１０^２１ｃｍ^−３以下である。上記のｐ型ドーパント濃度範囲で、残留水素濃度／ｐ型ドーパント濃度（比［Ｈ］／［ｐ］）は２５％以下になる。半極性面上ｐ型III族窒化物半導体は、III族窒化物半導体からなる半極性面基板上に形成したｐ型III族窒化物半導体領域で、ｐ型層内に含まれるＨ濃度が、ｐ型ドーパント濃度の２５％以下であり、かつｐ型層内に含まれる酸素濃度が５×１０^１７atoms/cc以下である。この半極性面上のｐ型III族窒化物半導体に関しては、十分な活性化効果を得るためには、半極性面上ではｐ型半導体層内に含まれる酸素を５×１０^１７atoms/cc以下に抑えることが必須であることを見出した。

（実施例１）
この実施例では、図６に示されるIII族窒化物半導体レーザ素子を作製する。まず、半極性ＧａＮ基板（例えばウエハ状の基板）を準備する。この半極性ＧａＮ基板の主面は例えば｛２０−２１｝面を有する。｛２０−２１｝面では、基板のＧａＮのｃ軸はこの基板主面の法線に対してＧａＮのｍ軸の方向に７５度の角度で傾斜している。エピタキシャル積層、例えば以下の半導体層を含むことができる：ｎ型窒化ガリウム系半導体層；ｎ型窒化ガリウム系半導体クラッド層；ｎ側窒化ガリウム系半導体光ガイド層；活性層；ｐ側窒化ガリウム系半導体光ガイド層；窒化ガリウム系半導体電子ブロック層；ｐ側窒化ガリウム系半導体光ガイド層；ｐ型窒化ガリウム系半導体クラッド層；及びｐ型窒化ガリウム系半導体コンタクト層。活性層は、井戸層及び障壁層を含み、これら井戸層及び障壁層が、法線軸Ｎｘの方向に交互に配列されている。
エピタキシャル積層１４の一例。
ｎ型窒化ガリウム系半導体層１６：Ｓｉドープｎ型ＧａＮ。
ｎ型窒化ガリウム系半導体クラッド層１８：Ｓｉドープｎ型ＡｌＧａＮ。
ｎ側窒化ガリウム系半導体光ガイド層２０：Ｓｉドープｎ型ＧａＮ、アンドープＩｎＧａＮ。
活性層２２：単一又は多重量子井戸構造。
活性層２２は、井戸層２２ａ及び障壁層２２ｂからなる。
井戸層２２ａ：アンドープＩｎＧａＮ。
障壁層２２ｂ：アンドープＩｎＧａＮ又はアンドープＧａＮ。
ｐ側窒化ガリウム系半導体光ガイド層２４：アンドープＩｎＧａＮ。
窒化ガリウム系半導体電子ブロック層２６：Ｚｎドープｐ型ＡｌＧａＮ。
ｐ側窒化ガリウム系半導体光ガイド層２８：Ｚｎドープｐ型ＧａＮ。
ｐ型窒化ガリウム系半導体クラッド層３０：Ｚｎドープｐ型ＩｎＡｌＧａＮ。
ｐ型窒化ガリウム系半導体コンタクト層３２：Ｚｎドープｐ型ＧａＮ。なお、極性面や無極性面上にも、類似の成膜条件でエピタキシャル成長を行って、同様にエピタキシャル基板を作製できる。ｐ型ドーパントとして、Ｚｎ以外にＭｇでも良い。
半導体リッジ４２ａは、ｐ型窒化ガリウム系半導体コンタクト層３２、ｐ型窒化ガリウム系半導体クラッド層３０及びｐ側窒化ガリウム系半導体光ガイド層２８を含む。半導体リッジを形成する際にエッチングの結果、III族窒化物半導体層２８、３０、３２がエッチングされて、これらのIII族窒化物半導体層２８、３０、３２が、エッチングされた窒化物半導体領域の表面４２ｂ及び半導体リッジ４２ａの側面４２ｃに現れる。

このエピタキシャル基板に、フォトリソグラフィ、ドライエッチング及び真空蒸着を適用するに先だって、本実施の形態に係る水素低含有膜５５を用いる活性化アニールを適用する。活性化アニールの後に、エピタキシャル基板にフォトリソグラフィ、ドライエッチング及び真空蒸着を適用して、幅２μｍの半導体リッジ及び長さ６００μｍの光共振器のリッジ型窒化ガリウム系半導体レーザを作製する。ｐ型半導体領域のｐ型ドーパント濃度が１×１０^２１ｃｍ^−３である領域において、残留水素濃度／ｐ型ドーパント濃度（比［Ｈ］／［ｐ］）は８％になる。

リッジ構造及び電極を形成した後に、基板生産物の割断を行って光共振器のための端面を形成する。これらの端面上に誘電体多層膜を成膜する。誘電体多層膜は例えばＳｉＯ_２／ＴｉＯ_２からなる。これらの工程により、ｍ軸方向に７５度の角度で傾斜させた半極性ＧａＮ基板｛２０−２１｝面上に半導体レーザが作製される。この半導体レーザは５２０ｎｍ波長帯で発光できる。

（実施例２）
３枚のＧａＮ基板を準備する。ＧａＮ基板の主面の面方位は例えば｛２０−２１｝である。これらのＧａＮ基板上に、Ｓｉドープｎ型ＧａＮバッファ層、Ｓｉドープｎ型ＡｌＧａＮクラッド層、Ｓｉドープｎ型ＩｎＧａＮガイド層、アンドープＩｎＧａＮ活性層、ＭｇドープＡｌＧａＮ電子ブロック層、ＭｇドープＩｎＧａＮ光ガイド層、ＭｇドープＡｌＧａＮクラッド層、ＭｇドープＧａＮコンタクト層を順にエピタキシャル成長して、レーザ構造のエピタキシャルウエハを作製する。このエピタキシャルウエハを活性化アニールした後に、ＧａＮコンタクト層上にオーミック金属層（例えばＰｄ層）からなる電極膜を蒸着法により作製する。この金属層の膜厚は例えば３０ｎｍである。この金属層の上にドライエッチング用マスクを形成したうえで、ドライエッチングによりリッジ構造を形成する。

実験１では、活性化アニールのための水素低含有膜を、電子ビーム蒸着により形成する。電子ビーム蒸着法の原料はペレット状のシリコン酸化物である。このペレットの水素濃度は１ｘ１０^２０ｃｍ^−３以下である。

実験２では、活性化アニールのための水素低含有膜を、プラズマＣＶＤで形成する。プラズマＣＶＤ法における原料としては、水素希釈のシランＳｉＨ_４（１０％）及びＯ_２の混合ガスを用いる。

実験３では、水素低含有膜を形成せずに、活性化アニールに際して、エピタキシャルウエハの表面にはＭｇドープＧａＮコンタクト層を露出されている。

これら３実験のために、N２雰囲気のランプアニール炉を用いた処理を行う。アニール時間はいずれも１分である。活性化アニール処理温度に対する、コンタクト抵抗、シート抵抗を測定して、熱処理前後におけるこれらの変化を調べる。なお、アニール雰囲気としてはＮ_２、Ａｒであることができる。

コンタクト抵抗（単位：×１０^−４Ω・ｃｍ^２）
熱処理温度（℃）、膜１、 膜２、 膜３。
摂氏 ８８０度、 ５．０、 ８．０、５．０。
摂氏 ９６０度、 ３．３、 ８．０、１０．０。
摂氏１０００度、 ２．０、 ９．０、２０．０。
摂氏１０４０度、 １．４、２０．０、２０．０。
熱処理温度として、摂氏８８０度〜摂氏１０４０度の範囲で行われる。膜１の実験では、この範囲で膜２を用いるアニールに比べて良好な結果を得ることができる。コンタクト抵抗の測定にはＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）法を用いることができる。本件の活性化アニール法により得られる好適なコンタクト抵抗は、１ｘ１０^−３Ωｃｍ^２以下である。

シート抵抗（単位：Ω／ｃｍ^２）
熱処理温度（℃）、 膜１、 膜２、 膜３。
摂氏 ８８０度、 ２．１、２．５、２．７。
摂氏 ９６０度、 １．９、２．３、２．５。
摂氏１０００度、 １．９、２．３、２．５。
摂氏１０４０度、 １．９、２．３、２．５。
熱処理温度として、摂氏８８０度〜摂氏１０４０度の範囲で行われる。膜１の実験では、この範囲で膜２を用いるアニールに比べて良好な結果を得ることができる。本件の活性化アニール法により得られる好適なシート抵抗は、２．０Ω／ｃｍ^２以下である。

実験１では、シリコン酸化物からなる水素低含有膜中に含まれる水素濃度は、２×１０^１８ｃｍ^−３である（水素低含有膜中の水素濃度が２×１０^１８ｃｍ^−３以下であることが好ましい）。実験２では、シリコン酸化物からなる水素低含有膜中に含まれる水素濃度は、１×１０^２１ｃｍ^−３である。これらの水素濃度の測定はＳＩＭＳ法で行われる。これらの実験におけるＭｇドープＧａＮに限られることなく、Ｚｎ等においても同様の結果が得られる。

蒸着で形成したシリコン酸化物（例えばＳｉＯ_２）は、その原料に水素が含まれていないので、少ない水素含有量である。しかし、成膜中に水分を吸着する可能性もあり、また吸着された水分が加熱により分解し水素状態で放出されることもある。このため、高密度のシリコン酸化膜を提供できることが望ましい。このような成膜は、イオンアシスト蒸着などの方法により提供される。また、蒸着した膜はアニール処理後に、ウエットエッチングなどで容易に除去できる膜が望ましい。

表面汚染を防ぐために、ドライプロセスではないウエットプロセス（例えば）有機溶媒に溶かしたＳｐｉｎ Ｏｎ Ｇｌａｓｓ（ＳＯＧ）を焼成して形成するようなシリコン酸化膜を用いることができない。このような膜では、ＧａＮ表面にカーボンや酸素などの不純物が残留し、この結果、電極のコンタクト抵抗が悪化につながる。

プラズマＣＶＤや熱ＣＶＤといった化学的気相成長法は、シラン系ガス（例えばＳｉＨ_４）または有機シラン系ガス（例えばＴＥＯＳ（Tetraethyl orthosilicate、テトラエトキシシラン））といった水素を含む原料を用いるので、成膜された膜中の水素濃度を低減することに困難が大きい。一方で、気相成長による成膜方法としては蒸着法の使用が望ましく、蒸着法においては原料中の水素濃度の制御が容易である。蒸着法では、例えば電子ビーム蒸着の使用が好ましい。電子ビーム蒸着法は、イオンプレーティング蒸着などプラズマにさらされる蒸着法に比べて、表面ダメージを低減可能である。

また、電子ビーム蒸着でも、エピ表面に残留する水分が悪影響を及ぼす可能性があるので、摂氏１００度以上又は摂氏１００度を超える温度に加熱しながら蒸着による成膜を行うことが望ましい。蒸着時の温度を上げすぎると、エピタキシャル表面の荒れの発生を避けるために、コンタクト抵抗が上昇するため、蒸着の際における加熱の上限は摂氏４００度程度が望ましい。摂氏３００度程度の温度以上では、成膜中のマイグレーションも進むので、膜密度も改善されて、高密度の蒸着膜を得ることができる。

本発明は、本実施の形態に開示された特定の構成に限定されるものではない。本実施の形態では、活性化アニールを発光素子（レーザダイオードや発光ダイオード等）に適用する実施例を説明したが、半導体素子は発光素子に限定されるものではなく、電子デバイスであってもよい。

また、別の方法として、次の実験を行った。水素低含有膜を形成せずに熱処理した場合、基板上のp型III族窒化物が形成されている面とは別の面にTiを形成した場合の、残留水素量の比較を行った。水素残留量の測定はSIMSにより実施した。結果、Tiを別の面に形成した条件では、そうでない場合に比べて水素残留量1/5〜1/10程度に減少するという結果が得られた(図７)。このように、水素低含有膜は必ずしもp型III族窒化物と直接接している必要はなく、他の伝導型の窒化物半導体など他の部材を介して接続していても、水素の除去を促進することが可能である。

本実施の形態によれば、III族窒化物半導体においてｐ型ドーパントの活性化を促進する、ｐ型III族窒化物半導体を作製する方法を提供できる。また、本実施の形態によれば、半導体表面を保護すると共にIII族窒化物半導体においてｐ型ドーパントの活性化を可能にする、半導体素子を作製する方法を提供できる。

５１…基板、５３…半導体領域、５５…水素低含有膜、Ｅ、ＥＡ…エピタキシャル基板、１１…III族窒化物半導体レーザ素子、１３…第１III族窒化物半導体領域、１５…活性層、１７…第２III族窒化物半導体領域、１９…電極、２１…光ガイド層、２３…ｎ型クラッド層、２５…光ガイド層、２７…ｐ型クラッド層、２９…ｐ型コンタクト層、Ａｘ…積層軸、３１…コア領域、３３ａ…井戸層、３３ｂ…障壁層、３５…半導体リッジ、ＢＯＴＴＯＭ…半導体リッジの底、３７ａ、３７ｂ…端面、３９…基板、３９ａ…半極性主面、ＡＮＧＬＥ…傾斜角、Ｓｃ…基準面。

Claims (17)

1. ｐ型ドーパントを含むIII族窒化物半導体層を有する半導体領域上に、１×１０^２０ｃｍ^−３以下の水素濃度を有する水素低含有膜を成長する工程と、
   前記水素低含有膜を成長した後に前記半導体領域に活性化アニールを行って、前記III族窒化物半導体層からｐ型III族窒化物半導体層を形成する工程と、
   前記ｐ型III族窒化物半導体層を前記半導体領域の表面に露出するように前記水素低含有膜を除去する工程と、
   を備え、
   前記半導体領域は半極性面基板の主面上に設けられ、
   前記水素低含有膜は、シリコン酸化物、ジルコニウム酸化物、チタン酸化物、及びタンタル酸化物の少なくともいずれかを含み、
   前記水素低含有膜は、III族窒化物と異なる材料からなり、前記半極性面基板の主面の法線軸と前記半極性面基板のｃ軸との成す角度は、導波路軸の方向に４５度以上８０度以下又は１００度以上１３５度以下の角度範囲にあり、
   前記水素低含有膜を成長する工程は、成膜装置において水素を含む物質を用いることなく前記水素低含有膜を成長するIII族窒化物半導体素子の製造方法。
2. 前記水素低含有膜は、スパッタ法、反応性スパッタ法、電子ビーム蒸着法、蒸着法の少なくともいずれかで形成される、請求項１に記載されたIII族窒化物半導体素子の製造方法。
3. 前記活性化アニールの温度は摂氏６００度以上である、請求項１又は請求項２に記載されたIII族窒化物半導体素子の製造方法。
4. 前記活性化アニールの温度は摂氏１１００度以下である、請求項１〜請求項３のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
5. 前記水素低含有膜を除去した後に、前記半導体領域の表面上に電極を形成する工程を更に備える、請求項１〜請求項４のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
6. 前記活性化アニールの雰囲気はＮ_２を含む、請求項１〜請求項５のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
7. 前記水素低含有膜は反応性スパッタ法で形成される、請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
8. 前記水素低含有膜はスパッタ法で形成される、請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
9. 前記水素低含有膜は蒸着法で形成される、請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
10. 前記水素低含有膜は電子ビーム蒸着法で形成される、請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
11. 前記水素低含有膜の成長温度は、摂氏１００度以上であり、摂氏４００度以下である、請求項１〜請求項１０のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
12. 前記ｐ型III族窒化物半導体層を形成する工程の後に、前記ｐ型III族窒化物半導体層を加工してリッジ構造を形成する工程を備え、
    前記リッジ構造は、前記半極性面基板のｃ軸とｍ軸又はａ軸とにより規定される基準面に沿って延在する、請求項１〜請求項１１のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
13. 前記III族窒化物半導体層は、ＭｇドープＧａＮ層、ＭｇドープＡｌＮ層、ＭｇドープＩｎＮ層、ＭｇドープＡｌＧａＮ層、ＭｇドープＩｎＧａＮ層、ＭｇドープＩｎＡｌＧａＮ層、ＭｇドープＩｎＡｌＮ層の少なくともいずれかを備える、請求項１〜請求項１２のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
14. 前記水素低含有膜は、前記シリコン酸化物を含む、請求項１〜請求項１３のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
15. 前記水素低含有膜は、前記ジルコニウム酸化物を含む、請求項１〜請求項１３のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
16. 前記水素低含有膜は、前記チタン酸化物を含む、請求項１〜請求項１３のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。
17. 前記水素低含有膜は、前記タンタル酸化物を含む、請求項１〜請求項１３のいずれか一項に記載されたIII族窒化物半導体素子の製造方法。

Images