CN104576869B - Iii族氮化物半导体元件、iii族氮化物半导体元件的制造方法 - Google Patents

Iii族氮化物半导体元件、iii族氮化物半导体元件的制造方法 Download PDF

Info

Publication number
CN104576869B
CN104576869B CN201410578598.2A CN201410578598A CN104576869B CN 104576869 B CN104576869 B CN 104576869B CN 201410578598 A CN201410578598 A CN 201410578598A CN 104576869 B CN104576869 B CN 104576869B
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
layer
hydrogen content
low hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410578598.2A
Other languages
English (en)
Other versions
CN104576869A (zh
Inventor
嵯峨宣弘
德山慎司
住吉和英
京野孝史
片山浩二
滨口达史
梁岛克典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sumitomo Electric Industries Ltd
Original Assignee
Sony Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sumitomo Electric Industries Ltd filed Critical Sony Corp
Publication of CN104576869A publication Critical patent/CN104576869A/zh
Application granted granted Critical
Publication of CN104576869B publication Critical patent/CN104576869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

本发明提供在III族氮化物半导体中促进p型掺杂剂活化的包含p型III族氮化物半导体的元件和制作元件的方法。在外延衬底E上生长低氢含量膜(55)。低氢含量膜(55)具有例如1×1020cm‑3以下的氢浓度。低氢含量膜(55)的生长例如在不使用包含氢的原料的情况下通过干式工艺来进行，利用蒸镀法形成。低氢含量膜(55)含有电介质、例如硅氧化物。用低氢含量膜(55)覆盖后对半导体区域(53)进行活化退火，由添加Mg的III族氮化物半导体层形成p型III族氮化物半导体层。该活化退火的温度为摄氏600度以上且摄氏1100度以下。低氢含量膜(55)中的残留氢不阻碍氢自添加Mg的III族氮化物半导体层放出。

Description

III族氮化物半导体元件、III族氮化物半导体元件的制造 方法
技术领域
本发明涉及III族氮化物半导体元件、和III族氮化物半导体元件的制造方法。
背景技术
专利文献1中记载了p型氮化镓系化合物半导体的制作方法。
现有技术文献
专利文献
专利文献1：日本特开平5-183189号公报
发明内容
发明所要解决的问题
专利文献1中记载了使用由通过等离子体CVD法生长的SiO2构成的膜对氮化镓系化合物半导体进行退火的技术。
根据发明人的研究，通过等离子体CVD沉积而成的SiN、SiO2、SiON等的膜具有1×1021～1×1022cm-3左右的氢浓度，膜中的大部分氢以Si-OH键的形式含有。Si-OH键在超过摄氏1000度左右的温度下逐渐分解，产生活性氢(H)。另外，通过等离子体CVD形成的沉积膜具有对表面的氢钝化效果。
该膜中的氢对p型掺杂剂的活化不利。另外，在半极性面上形成的p型半导体区域与具有c面的半导体区域相比，氢难以从III族氮化物半导体中脱离，因此难以进行p型掺杂剂的活化。
本发明鉴于这样的情况而进行。本发明的某侧面的目的在于提供在III族氮化物半导体中促进p型掺杂剂的活化的半导体元件和制作元件的方法。另外，本发明的某侧面的目的在于提供在III族氮化物半导体中促进p型掺杂剂的活化的制作p型III族氮化物半导体的方法。另外，本发明的某侧面的目的在于提供半极性面上p型III族氮化物半导体。
用于解决问题的方法
本发明的一个侧面的III族氮化物半导体元件，在形成于半极性面衬底上的p型III族氮化物半导体区域中，所述p型III族氮化物半导体区域内含有的H浓度为p型掺杂剂浓度的25％以下，并且所述p型III族氮化物半导体区域内含有的氧浓度为5×1017atoms/cc以下，所述半极性面衬底的主面的法线轴与所述半极性面衬底的c轴所成的角度在波导轴的方向上处于45度以上且80度以下或100度以上且135度以下的角度范围。
本发明的另一侧面的III族氮化物半导体元件的制造方法，其具备：在具有含有p型掺杂剂的III族氮化物半导体层的半导体区域上生长具有1×1020cm-3以下的氢浓度的低氢含量膜的工序；和在生长所述低氢含量膜后对所述半导体区域进行活化退火，由所述III族氮化物半导体层形成p型III族氮化物半导体层的工序，所述低氢含量膜由与III族氮化物不同的材料构成，半极性面衬底的主面的法线轴与所述半极性面衬底的c轴所成的角度在波导轴的方向上处于45度以上且80度以下或100度以上且135度以下的角度范围。
发明效果
如以上说明的，根据本发明的某侧面，可提供在III族氮化物半导体中促进p型掺杂剂活化的半导体元件和制作元件的方法。
附图说明
图1是表示包括本实施方式的制作p型III族氮化物半导体的方法和制作半导体元件的方法中的主要工序的工序流程图。
图2是示意表示本实施方式的方法中的主要工序的图。
图3是示意表示本实施方式的方法中的主要工序的图。
图4是示意表示本实施方式的方法中的主要工序的图。
图5是示出本实施方式的氮化物半导体发光元件的结构的图。
图6是表示该实施例中制作的III族氮化物半导体激光元件的图。
图7是表示基于不同退火处理的Mg浓度与H浓度的关系的图。
具体实施方式
接着对本发明的方式进行说明。本发明的一个方式的III族氮化物半导体元件，在形成于半极性面衬底上的p型III族氮化物半导体区域中，所述p型III族氮化物半导体区域内含有的H浓度为p型掺杂剂浓度的25％以下，并且所述p型III族氮化物半导体区域内含有的氧浓度为5×1017atoms/cc以下，所述半极性面衬底的主面的法线轴与所述半极性面衬底的c轴所成的角度在波导轴的方向上处于45度以上且80度以下或100度以上且135度以下的角度范围。在该III族氮化物半导体元件中，所述半导体元件的发光波长可以处于480nm以上且550nm以下的范围。
本发明的一个方式所涉及的III族氮化物半导体元件的制造方法，其具备：在具有含有p型掺杂剂的III族氮化物半导体层的半导体区域上生长具有1×1020cm-3以下的氢浓度的低氢含量膜的工序；和在生长所述低氢含量膜后对所述半导体区域进行活化退火，由所述III族氮化物半导体层形成p型III族氮化物半导体层的工序，所述低氢含量膜由与III族氮化物不同的材料构成，半极性面衬底的主面的法线轴与所述半极性面衬底的c轴所成的角度在波导轴的方向上处于45度以上且80度以下或100度以上且135度以下的角度范围。在该制造方法中，生长所述低氢含量膜的工序可以如下方式进行：在成膜装置中在不使用包含氢的物质的情况下生长所述低氢含量膜。另外，在该制造方法中，所述活化退火的温度优选为摄氏600度以上。另外，该III族氮化物半导体元件的制造方法中，所述低氢含量膜可以具备电介质。
在上述方式中，所述低氢含量膜可以包含硅氧化物、锆氧化物、铝氧化物、钛氧化物、钽氧化物中的至少任意一者。另外，在上述方式中，所述低氢含量膜可以具备具有氢吸留性的金属。另外，在上述方式中，所述低氢含量膜可以包含Ti(钛)、Pd(钯)、Ni(镍)、Co(钴)、Pt(铂)、Rh(铑)中的至少任意一者。
在上述方式中，所述低氢含量膜可以通过气相生长法形成。另外，在上述方式中，所述低氢含量膜可以通过蒸镀法形成。另外，在上述方式中，所述低氢含量膜可以通过电子束蒸镀法形成。
本方式所涉及的制造方法在形成所述p型III族氮化物半导体层后，还可以具备以使所述p型III族氮化物半导体层在所述半导体区域的表面露出的方式除去所述低氢含量膜的工序。另外，本方式所涉及的制造方法在形成所述p型III族氮化物半导体层的工序之后，具备对所述p型III族氮化物半导体层进行加工而形成脊形结构的工序，所述脊形结构可以沿所述半极性面衬底的c轴与m轴或a轴所规定的基准面延伸。在上述方式中，所述III族氮化物半导体层可以具备Mg掺杂GaN层、Mg掺杂AlN层、Mg掺杂InN层、Mg掺杂AlGaN层、Mg掺杂InGaN层、Mg掺杂InAlGaN层、Mg掺杂InAlN层中的至少任意一者。
本发明的一个方式所涉及的半极性面上p型III族氮化物半导体，在由III族氮化物半导体形成的形成于半极性面衬底上的p型III族氮化物半导体区域中，p型层内含有的H浓度为p型掺杂剂浓度的25％以下，并且p型层内含有的氧浓度为5×1017atoms/cc以下。
本发明的一个方式涉及制作p型III族氮化物半导体的方法。该方法具备：(a)使具有1×1020cm-3以下的氢浓度、并且能够吸附氢的低氢含量膜在具有含有p型掺杂剂的III族氮化物半导体层的半导体衬底上生长的工序，和(b)在生长所述低氢含量膜后对所述半导体区域进行活化退火，由所述III族氮化物半导体层形成p型III族氮化物半导体层的工序。所述低氢含量膜由与III族氮化物不同的材料构成。此时，低氢含量膜可以直接与p型III族氮化物半导体连接，也可以经由其他材料间接地与p型III族氮化物半导体连接。
根据该制作p型III族氮化物半导体的方法，在活化退火时，在生长由与III族氮化物不同的材料构成的低氢含量膜后进行热处理。在III族氮化物半导体层中氢与p型掺杂剂键合。由于低氢含量膜的氢浓度被降低，因此在活化退火时几乎不产生多余的氢。因此，能够进行更有效的活化，具有1×1020cm-3以下的氢浓度的低氢含量膜促进经由低氢含量膜的放出。
本发明的一个方式涉及制作p型III族氮化物半导体的方法。该方法具备：(a)在具有含有p型掺杂剂的III族氮化物半导体层的半导体衬底上生长氢含量为1×1020cm-3以下的低氢含量膜的工序；和(b)在生长所述低氢含量膜后对所述半导体区域进行活化退火，由所述III族氮化物半导体层形成p型III族氮化物半导体层的工序。所述低氢含量膜由与III族氮化物不同的材料构成。此时，低氢含量膜可以直接与p型III族氮化物半导体连接，也可以经由其他材料间接地与p型III族氮化物半导体连接。
根据该制作p型III族氮化物半导体的方法，在活化退火之前，生长氢含量为1×1020cm-3以下的低氢含量膜。该低氢含量膜的氢浓度被降低，含有p型掺杂剂的III族氮化物半导体层具有比低氢含量膜的氢浓度大的氢浓度。在活化退火时几乎不从低氢含量膜中产生多余的氢，因此能够进行更有效的活化，该低氢含量膜促进经由低氢含量膜的放出。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中，所述半导体区域优选包含与所述低氢含量膜形成接触的半极性面、且所述半极性面由III族氮化物半导体构成。根据该制作p型III族氮化物半导体的方法，具有半极性面的半导体区域与具有c面的半导体区域相比，氢难以从III族氮化物半导体中脱离。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中，所述活化退火的温度优选为摄氏600度以上、进一步优选为摄氏800度以上。根据该制作p型III族氮化物半导体的方法，能够通过热处理温度促进氢的放出。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中，所述低氢含量膜优选具备电介质或富于氢吸留性的金属。根据该制作p型III族氮化物半导体的方法，易于提供电介质不发生向III族氮化物半导体表面相互扩散的膜。
在本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中使用电介质时，优选所述低氢含量膜通过气相生长法形成。根据该制作p型III族氮化物半导体的方法，与湿式工艺相比，易于在形成低氢含量膜时避免污染。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中，优选所述低氢含量膜通过蒸镀法形成。根据该制作p型III族氮化物半导体的方法，能够减少成膜时氢的引入，并且在成膜时对III族氮化物半导体表面的损伤少。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中，所述低氢含量膜可以包含硅氧化物(例如SiO2)、锆氧化物(例如ZrO2)、铝氧化物(例如Al2O3)、钛氧化物(例如TiO2)、钽氧化物(例如Ta2O5)、Ti(钛)、Pd(钯)、Ni(镍)、Co(钴)、Pt(铂)、Rh(铑)中的至少任意一者。
根据该制作p型III族氮化物半导体的方法，含有这些材料的低氢含量膜在形成与III族氮化物半导体的结时，不易在其界面引起相互扩散。另外，使用该材料易于通过蒸镀法形成低氢含量膜。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法，在形成所述p型III族氮化物半导体层后，可以还具备除去所述低氢含量膜的工序。根据该制作p型III族氮化物半导体的方法，可以将低氢含量膜在用于热处理后除去，因此能够避免将低氢含量膜同时用于其它用途的复杂度。也可以通过光刻法在低氢含量膜上形成图案后，通过湿式或干式蚀刻除去低氢含量膜，将低氢含量膜用作之后的干式蚀刻用掩模。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中，优选在除去所述低氢含量膜后，使p型III族氮化物半导体层在所述半导体区域的表面露出。根据该制作p型III族氮化物半导体的方法，低氢含量膜能够在活化退火时减少原子自用于器件的p型III族氮化物半导体层的表面的缺失、与存在于工艺中的气氛中的反应性气体的反应等引起对特性的不良影响的变质。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中，所述低氢含量膜可以与所述III族氮化物半导体层相接。根据该制作p型III族氮化物半导体的方法，氢原子从氢浓度更大的III族氮化物半导体层向氢浓度更小的低氢含量膜移动。
本发明所涉及的制作p型III族氮化物半导体的方法中，所述低氢含量膜可以经由其他构件间接地与所述p型III族氮化物半导体层相接。根据该制作p型III族氮化物半导体的方法，氢原子经由所述其他构件从氢浓度更大的III族氮化物半导体层向氢浓度更小的低氢含量膜移动。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法可以还具备：准备具有由六方晶系III族氮化物构成的主面的衬底的工序；和通过有机金属气相生长法在所述衬底的所述主面上形成所述半导体区域的工序。所述衬底的所述主面的法线轴与所述衬底的所述III族氮化物的c轴所成的角度处于45度以上且80度以下或100度以上且135度以下的角度范围，在所述半导体区域上进行生长的所述工序中，可以通过有机金属气相生长法在所述衬底的所述主面上生长所述III族氮化物半导体层。
根据该制作p型III族氮化物半导体的方法，上述角度范围的半极性面与c面相比，氢特别难以脱离。
本发明的一个方式所涉及的制作p型III族氮化物半导体的方法中，所述III族氮化物半导体层可以具备Mg掺杂GaN、Mg掺杂AlN、Mg掺杂InN、Mg掺杂AlGaN、Mg掺杂InGaN、Mg掺杂InAlGaN、Mg掺杂InAlN中的至少任意一者。另外，这些层中可以含有B。
根据该制作p型III族氮化物半导体的方法，能够对上述III族氮化物半导体应用活化退火。
本发明的一个方式涉及制作包含III族氮化物半导体的半导体元件的方法。该方法具备：(a)使具有1×1020cm-3以下的氢浓度的低氢含量膜在具有含有p型掺杂剂的III族氮化物半导体层的半导体衬底上生长的工序；和(b)在生长所述低氢含量膜后对所述半导体区域进行活化退火，由所述III族氮化物半导体层形成p型III族氮化物半导体层的工序。所述低氢含量膜由与III族氮化物不同的材料构成。
根据该制作半导体元件的方法，在活化退火时，在生长由与III族氮化物不同的材料构成的低氢含量膜后进行热处理。在III族氮化物半导体层中氢与p型掺杂剂键合。在活化退火时几乎不从低氢含量膜中产生多余的氢，因此能够进行更有效的活化，具有1×1020cm-3以下的氢浓度的低氢含量膜对于经由低氢含量膜的放出是有利的。
本发明的一个方式所涉及的制作半导体元件的方法中，所述活化退火的温度优选为摄氏600度以上、进一步优选为摄氏800度以上。根据该制作半导体元件的方法，能够通过热处理温度促进氢的放出。
在本发明的一个方式所涉及的制作半导体元件的方法中在低氢含量膜中使用电介质时，优选所述低氢含量膜通过气相生长法形成。根据该制作半导体元件的方法，与湿式工艺相比，易于在形成低氢含量膜时避免污染。
本发明的一个方式所涉及的制作半导体元件的方法中，优选所述低氢含量膜通过蒸镀法形成。根据该制作半导体元件的方法，能够减少成膜时氢的引入，并且在成膜时对III族氮化物半导体表面的损伤少。
本发明的一个方式所涉及的制作半导体元件的方法中，所述低氢含量膜优选包含硅氧化物(例如SiO2)、锆氧化物(例如ZrO2)、铝氧化物(例如Al2O3)、钛氧化物(例如TiO2)、钽氧化物(例如Ta2O5)、Ti(钛)、Pd(钯)、Ni(镍)、Co(钴)、Pt(铂)、Rh(铑)中的至少任意一者。
根据该制作半导体元件的方法，含有这些材料的低氢含量膜在形成与III族氮化物半导体的结时不易在其界面引起相互扩散。另外，使用该材料易于通过蒸镀法形成低氢含量膜。
本发明的一个方式所涉及的制作半导体元件的方法，在形成所述p型III族氮化物半导体层后可以还具备除去所述低氢含量膜的工序。
根据该制作半导体元件的方法，可以将低氢含量膜在用于热处理后将其除去，因此能够避免将低氢含量膜同时用于其它用途的复杂度。低氢含量膜在活化退火时，能够减少原子自用于器件的p型III族氮化物半导体层的表面的缺失。氢原子从氢浓度更大的III族氮化物半导体层向氢浓度更小的低氢含量膜移动。
本发明的一个方式所涉及的制作半导体元件的方法可以还具备：准备具有由六方晶系III族氮化物构成的主面的衬底的工序；和在所述衬底的所述主面上形成所述半导体区域的工序。所述衬底的所述主面的法线轴与所述衬底的所述III族氮化物的c轴所成的角度处于45度以上且80度以下或100度以上且135度以下的角度范围，在所述半导体区域上进行生长的所述工序中，可以通过有机金属气相生长法在所述衬底的所述主面上生长所述III族氮化物半导体层。
根据该制作半导体元件的方法，上述角度范围的半极性面与c面相比，氢特别难以脱离。
本发明的一个方式所涉及的制作半导体元件的方法，在除去所述低氢含量膜后可以还具备：在所述p型III族氮化物半导体层上形成金属层的工序；和在形成所述金属层后在所述半导体区域形成脊形结构的工序。所述低氢含量膜与所述III族氮化物半导体层相接。
根据该制作半导体元件的方法，低氢含量膜可以与p型III族氮化物半导体层相接。此时，在活化退火后，金属层可以保护形成接触的p型III族氮化物半导体层的表面。
本发明的一个方式所涉及的制作半导体元件的方法中，所述金属层可以具备钯。根据该制作半导体元件的方法，钯(Pd)能够形成良好的欧姆接触。
本发明的一个方式所涉及的制作半导体元件的方法中，所述III族氮化物半导体层可以具备Mg掺杂GaN、Mg掺杂AlN、Mg掺杂InN、Mg掺杂AlGaN、Mg掺杂InGaN、Mg掺杂InAlGaN、Mg掺杂InAlN中的至少任意一者。另外，这些层中可以含有B。
根据该制作半导体元件的方法，能够对上述III族氮化物半导体应用活化退火。该制作方法使构成半导体元件的各种III族氮化物半导体中p型掺杂剂的活化成为可能。
本发明的一个方式所涉及的制作半导体元件的方法，在生长所述III族氮化物半导体层之前可以还具备生长活性层的工序。
本发明的一个方式所涉及的制作半导体元件的方法中，所述活性层的发光波长可以处于480nm以上且550nm以下的范围。根据该制作半导体元件的方法，半极性面的利用使长波长发光波长的活性层的形成成为可能。在该发光元件中能够制作出特性良好的p型III族氮化物半导体。
本发明的一个方式所涉及的制作半导体元件的方法中，所述活性层的发光波长可以处于510nm以上且540nm以下的范围。根据该制作半导体元件的方法，半极性面的利用使绿色范围发光波长的活性层的形成成为可能。在该发光元件中能够制作出特性良好的p型III族氮化物半导体。
本发明的一个方式所涉及的制作半导体元件的方法中，可以通过电子束蒸镀法形成所述低氢含量膜。根据该制作半导体元件的方法，能够降低起因于成膜的氢混入的发生。
本发明的一个方式所涉及的制作半导体元件的方法中，所述低氢含量膜的生长可以在超过摄氏100度的温度下进行。根据该制作半导体元件的方法，能够降低在成膜中进入的水分的分解而产生的氢量。
本发明的一个方式所涉及的制作半导体元件的方法中，所述低氢含量膜的生长可以在摄氏300度以上的温度下进行。根据该制作半导体元件的方法，在生长低氢含量膜时能够促进低氢含量膜的构成元素的迁移。该迁移有助于形成致密的膜。
本发明的一个方式所涉及的制作半导体元件的方法中，所述低氢含量膜的生长可以在摄氏400度以下的温度下进行。根据该制作半导体元件的方法，能够降低在生长低氢含量膜时有可能产生的半导体区域表面的粗糙。
接着，参照附图对制作本发明的p型III族氮化物半导体的方法、和制作半导体元件的方法的实施方式进行说明。在可能的情况下对相同的部分赋予相同的标号。
图1示出包括本实施方式所涉及的活化p型掺杂半导体的方法、制作p型III族氮化物半导体的方法和制作半导体元件的方法中的主要工序的工序流程图。图2～图4是示意表示本实施方式所涉及的方法中的主要工序的图。
如图2的(a)部分所示，在工序S101中准备衬底51。该衬底51可以具有主面51a和背面51b，主面51a例如由六方晶系III族氮化物构成。该衬底51例如可以为III族氮化物衬底，III族氮化物衬底例如为GaN衬底。由III族氮化物构成的主面51a例如可以为半极性面和无极性面中的任意一种。参照图2的(a)部分，示出用于例示III族氮化物衬底的c轴方向的三种c轴矢量(CP、CS、CN)。III族氮化物衬底的c轴Cx朝向这些中的任一方向。c轴Cx的斜度由相对于主面51a的法线NV的倾斜角ANGLE规定。另外，c轴Cx的倾斜方向能够以由六方晶系中的c轴、m轴和a轴中的2个轴规定的平面为基准进行规定。
如图2的(b)部分所示，工序S102中，使用生长炉10a在衬底51的主面51a上形成半导体区域53。该生长可以通过例如有机金属气相生长法、分子束外延等进行。半导体区域53的表面53a追随主面51a的面取向。对于任一半导体元件而言，半导体区域53均具有包含p型掺杂剂的III族氮化物半导体层。包含p型掺杂剂的III族氮化物半导体层不仅可以通过外延生长来形成，也可以通过其他方法、例如离子注入来形成。
用于发光元件的半导体区域53包括第一III族氮化物半导体区域13、活性层15、和第二III族氮化物半导体区域17。活性层15设置于第一III族氮化物半导体区域13与第二III族氮化物半导体区域17之间。第一III族氮化物半导体区域13的外延表面的面取向追随主面51a的面取向。活性层15的外延表面的面取向追随主面51a的面取向。第二III族氮化物半导体区域17的外延表面的面取向追随主面51a的面取向。第一III族氮化物半导体区域13和第二III族氮化物半导体区域17中的至少任意一者包含有意地添加了p型掺杂剂的III族氮化物半导体层。III族氮化物半导体层可以具备例如Mg掺杂GaN、Mg掺杂AlN、Mg掺杂InN、Mg掺杂AlGaN、Mg掺杂InGaN、Mg掺杂InAlGaN、Mg掺杂InAlN中的至少任意一者。另外，这些层中可以含有硼(B)。能够对上述III族氮化物半导体应用活化退火。该制作方法使构成半导体元件的各种III族氮化物半导体中p型掺杂剂的活化成为可能。另外，III族氮化物半导体层相当于p型光导层、p型覆层、p型接触层和p型电子阻挡层等希望赋予p导电性的半导体层。
多数情况下，在生长包含p型掺杂剂的III族氮化物半导体层之前，先生长活性层15。衬底51的主面51a显示出半极性时，活性层的振荡波长可以处于480nm以上且550nm以下的范围。半极性面的利用使长波长发光波长的活性层的形成成为可能。在该发光元件中，通过在后续工序中对III族氮化物半导体层实施的退火，能够制作出特性良好的p型III族氮化物半导体。另外，活性层的发光波长可以处于510nm以上且540nm以下的范围。半极性面的利用使绿色范围发光波长的活性层的形成成为可能。
如图3的(a)部分所示，在工序S103中在外延衬底E的半导体区域53上生长低氢含量膜55。低氢含量膜55的沉积使用成膜炉10b来进行。如已经说明过的，半导体区域53具有包含p型掺杂剂的III族氮化物半导体层。III族氮化物半导体层所含有的p型掺杂剂例如可以为镁(Mg)、锌(Zn)、铍(Be)等。低氢含量膜55可以由与III族氮化物不同的材料构成。III族氮化物半导体层的p型掺杂剂浓度为5×1016cm-3以上且1×1021cm-3以下。
低氢含量膜55例如可以具有1×1020cm-3以下的氢浓度，优选可以具有1×1018cm-3以下的氢浓度。
例如在成膜装置中在不使用含有氢作为构成元素的物质(例如原料、原料气体、工艺气体、载气)的情况下通过干式工艺来进行低氢含量膜55的生长。低氢含量膜55可以通过气相生长法形成。气相生长法的使用与湿式工艺相比更易于避免在形成低氢含量膜55时可能产生的外延衬底E的污染。另外，低氢含量膜优选通过蒸镀法形成。能够使成膜时氢的引入变少，并且成膜时对III族氮化物半导体表面的损伤少。
低氢含量膜55可以包含例如硅氧化物、锆氧化物、铝氧化物、钛氧化物、钽氧化物、Ti(钛)、Pd(钯)、Ni(镍)、Co(钴)、Pt(铂)、Rh(铑)中的至少任意一者。低氢含量膜55含有这些材料时，在形成低氢含量膜55与III族氮化物半导体的结时不易在其界面引起相互扩散。另外，使用该材料易于通过蒸镀法形成低氢含量膜。
作为硅氧化物，例如可以使用SiO2，其沉积方法和原料可以为使用SiO2块的电子束(EB)蒸镀、使用Si和O2的反应性溅射等。作为锆氧化物，例如可以使用ZrO2，其沉积方法和原料可以为使用ZrO2的EB蒸镀、溅射等。作为铝氧化物，例如可以使用Al2O3，其沉积方法和原料可以为使用Al2O3的EB蒸镀、使用Al和O2的反应性溅射等。作为钛氧化物，例如可以使用TiO2，其沉积方法和原料可以为使用TiO2的EB蒸镀、使用Ti和O2的反应性溅射等。作为钽氧化物，例如可以使用Ta2O5，其沉积方法和原料可以为使用Ta2O5的EB蒸镀、使用Ta和O2的反应性溅射等。另外，在形成金属膜时，可以使用EB蒸镀或溅射法。
低氢含量膜55的生长可以在超过摄氏100度的温度下进行。该成膜温度的控制能够通过例如调整成膜炉10b的工作台9的温度来实现。通过使用超过摄氏100度的温度(例如工作台等的温度)的成膜，能够降低在成膜中进入的水分的分解而产生的氢量。另外，低氢含量膜55的生长优选在摄氏300度以上的温度下进行。在低氢含量膜55的生长时，能够促进低氢含量膜55的构成元素的迁移。该迁移能够有助于形成致密的膜。结果，能够有助于降低氢残留。低氢含量膜55的生长优选在摄氏400度以下的温度下进行。能够降低在生长低氢含量膜时有可能产生的半导体区域表面的粗糙。
如图3的(b)部分所示，在工序S104中，在生长低氢含量膜55后对半导体区域53进行活化退火，由p型掺杂剂的III族氮化物半导体层形成p型III族氮化物半导体层。该活化退火通过使用热处理装置10c来进行。作为热处理装置10c，可以使用例如灯退火炉等。退火时间例如为1分钟。另外，退火时间可以为30秒以上，为了进行氢脱离，保持一定程度的时间是有效的。退火时间可以为60分钟以下的范围，这是因为，若退火时间过长，则结晶劣化，缺陷增大，因此发光强度下降、或者接触电阻也反而发生劣化。需要说明的是，在制造工序中进行用于活化退火的热处理的位置并不限定为本实施例，只要低氢含量膜55的基底能够耐受用于活化退火的热处理即可。另外，关于形成低氢含量膜的位置，只要以提供从半导体区域53向低氢含量膜55放出氢的途径的方式使低氢含量膜55与半导体区域53的至少一部分相接、或者经由能够输送氢的构件间接地连接即可。
如已经说明过的，III族氮化物半导体层可以具备例如Mg掺杂GaN、Mg掺杂AlN、Mg掺杂InN、Mg掺杂AlGaN、Mg掺杂InGaN、Mg掺杂InAlGaN、Mg掺杂InAlN中的至少任意一者。另外，这些层中可以包含B。能够对上述III族氮化物半导体应用活化退火。该制作方法使构成半导体元件的各种III族氮化物半导体中p型掺杂剂的活化成为可能。在活化退火中，可在实质上不改变III族氮化物半导体层中的p型掺杂剂浓度的情况下，降低III族氮化物半导体层中的氢浓度。
活化退火中，在半导体区域(具有包含p型掺杂剂的III族氮化物半导体层的半导体区域)53上生长具有低氢浓度的低氢含量膜55后，对半导体区域53进行活化退火，从而由III族氮化物半导体层形成p型III族氮化物半导体层。根据该热处理方法，在活化退火时，在生长由与III族氮化物不同的材料构成的低氢含量膜55后进行热处理。在半导体区域53内的III族氮化物半导体层中，氢与p型掺杂剂发生键合。由于低氢含量膜55具有低的氢浓度，在活化退火时不产生多余的氢，因此能够更有效地进行活化，能够促进经由低氢含量膜55的氢放出。具有低氢浓度的低氢含量膜55优选例如比半导体区域53内的氢浓度小。
活化退火的温度TA例如可以为摄氏600度以上、期望可以为摄氏800度以上。在该热处理温度的范围内，能够进一步促进氢的放出。活化退火的温度可以为摄氏1100度以下。这是因为，若温度过高，则活性层的结晶性劣化，发光强度下降，或者接触层也由于Ga在低氢含量膜中扩散从而导致接触电阻下降。
如已经说明过的，衬底51的主面(例如由III族氮化物构成的主面)51a例如可以为半极性面和无极性面中的任意一种。另一方面，根据发明人的发现，在活化退火时氢难以从在半极性面上生长的III族氮化物、氮化镓半导体的半极性表面脱离。例如在相同的热处理条件下对c面上的III族氮化物、氮化镓半导体和半极性面上的III族氮化物、氮化镓半导体进行活化退火时，根据比较，c面中的活化程度与半极性面中的活化程度相比，显示出更良好的结果。
因此，在用于半极性面的III族氮化物、氮化镓半导体中的活化的热处理时，正在寻求用于促进活化的方法。在这样的技术背景下，根据发明人的发现，若活化退火时盖层膜中的氢浓度高，则在退火中放出氢的同时，该氢放出阻碍氢自半导体的放出。
在六方晶系III族氮化物中，作为极性面，有c面，作为无极性面，有m面和a面。用于结晶生长的半导体衬底的主面相对于与结晶轴的c轴、a轴和m轴垂直的平面以某种程度的较大角度倾斜时，其主面显示出与极性面和无极性面不同的性质。相对于c轴为-10度至+10度的倾斜角范围内的面取向显示出极性的性质。相对于a轴和m轴为-10度至+10度的倾斜角范围内的面取向显示出无极性的性质。相对于c轴为-10度至+10度的倾斜角范围外的面取向以及相对于a轴和m轴为-10度至+10度的倾斜角范围外的面取向显示出半极性的性质。
从活化退火中的氢放出的观点出发，具有半极性的性质的面取向与c面相比，具有氢特别难以脱离的性质。根据发明人的发现，衬底的主面的法线轴与衬底的III族氮化物的c轴所成的角度处于45度以上且80度以下或100度以上且135度以下的角度范围时，该角度范围的半极性面与c面相比，氢特别难以脱离。通过有机金属气相生长法在上述角度范围的半极性面上生长包含III族氮化物半导体层的半导体区域53时，能够应用本实施方式所涉及的活化退火。
上述的半导体区域53能够包含与低氢含量膜55形成接触的半极性面。该半极性面由III族氮化物半导体构成。具有半极性面的半导体区域与具有c面的半导体区域相比，氢难以从III族氮化物半导体脱离。
低氢含量膜55可以与III族氮化物半导体层相接。该方式中，氢原子从半导体区域53内氢浓度更大的III族氮化物半导体层向氢浓度更低的低氢含量膜55移动。
在形成p型III族氮化物半导体层后，如图4的(a)部分所示，在工序S105中，可以在需要时除去低氢含量膜。
硅氧化物、例如SiO2的除去例如通过氢氟酸湿式蚀刻、CF4干式蚀刻等来进行。锆氧化物、例如ZrO2的除去例如通过氢氟酸等来进行。铝氧化物、例如Al2O3的除去通过氢氟酸等来进行。钛氧化物、例如TiO2的除去通过氢氟酸等来进行。钽氧化物、例如Ta2O5的除去通过氢氟酸等来进行。Ti(钛)、Pd(钯)、Ni(镍)、Co(钴)、Pt(铂)、Rh(铑)的除去通过氢氟酸、王水、盐酸等来进行。
在除去低氢含量膜55后，如图4的(b)部分所示，使半导体区域53的表面53a在活化处理后的外延衬底EA的表面露出。在外延衬底EA的一例中，通过活化而由III族氮化物半导体层改性形成的p型III族氮化物半导体层在半导体区域53的表面53a露出。低氢含量膜55在活化退火时能够减少原子自用于器件的p型III族氮化物半导体层的表面的缺失。
在接下来的工序中，对结束活化退火后的外延衬底EA进行例如用于形成脊形结构和形成电极的工艺。
在除去低氢含量膜55后，对半导体区域进行加工而形成脊形结构。然后，形成p电极、脊侧壁的SiO2保护膜。另外，背面研磨后形成n电极。
根据该制作半导体元件的方法，可以将低氢含量膜55在用于热处理后除去，因此能够避免将低氢含量膜同时用于其它用途的复杂度。低氢含量膜55在活化退火时能够减少原子自用于器件的p型III族氮化物半导体层的表面的缺失。氢原子从氢浓度更大的III族氮化物半导体层向氢浓度更小的低氢含量膜移动。
图5是示出本实施方式所涉及的氮化物半导体发光元件的结构的图。图5中记载了XYZ座标系S和结晶座标系CR。结晶座标系CR具有c轴、a轴和m轴。
III族氮化物半导体激光元件11包含第一III族氮化物半导体区域13、活性层15、和第二III族氮化物半导体区域17。第一III族氮化物半导体区域13具有由六方晶系III族氮化物半导体构成的半极性面13a。活性层15设置在第一III族氮化物半导体区域13的半极性面13a上。第二III族氮化物半导体区域17设置在第一III族氮化物半导体区域13的半极性面13a上。活性层15设置在第一III族氮化物半导体区域13与第二III族氮化物半导体区域17之间。活性层15的振荡波长可以处于400nm以上且550nm以下的范围。振荡波长优选处于480nm以上且550nm以下的范围，更优选活性层15的振荡波长处于510nm以上且540nm以下的范围。活性层15例如可以具有单量子阱结构或多量子阱结构等量子阱结构。第一III族氮化物半导体区域13、活性层15和第二III族氮化物半导体区域17沿层叠轴Ax(座标系S的Z轴的方向)依次排列。电极19设置在第二III族氮化物半导体区域17上，并且与第二III族氮化物半导体区域17的接触层29形成接触。半极性面13a(衬底主面也同样)与座标系S的X轴和Y轴所规定的平面实质上平行地设置。
第一III族氮化物半导体区域13包括光导层21和第一覆层23。光导层21设置在第一覆层23上。活性层15设置在光导层21上。第一覆层23由第一导电型(例如n型)的III族氮化物半导体构成。光导层21设置在活性层15与第一覆层23之间，并且与活性层15相接。光导层21包含第一光导层21a，并且具备含有铟作为III族构成元素的氮化镓半导体。第二III族氮化物半导体区域17设置在活性层15上。第二III族氮化物半导体区域17包含另一光导层25和第二覆层27。第二覆层27由第二导电型(例如p型)的III族氮化物半导体构成，并且设置在光导层25上。光导层25设置在活性层15与第二覆层27之间，并且能够与活性层15相接。光导层25包含第二光导层25a，并且具备含有铟作为III族构成元素的氮化镓半导体。第二III族氮化物半导体区域17具有脊形结构35。需要时，光导层25可以包含载流子阻挡层25c。
光导层21除第一光导层21a外还包含第三光导层21b。第一光导层21a位于第三光导层21b与活性层15之间，并且与活性层15相接。第三光导层21b由与第一光导层21a的半导体材料不同的半导体构成，第三光导层21b的带隙大于第一光导层21a的带隙。
另一光导层25除第二光导层25a外还包含第四光导层25b。第二光导层25a位于第四光导层25b与活性层15之间，并且与活性层15相接。第四光导层25b由与第二光导层25a的半导体材料不同的半导体构成，第四光导层25b的带隙大于第二光导层25a的带隙。
光导层21、活性层15和另一光导层25构成芯区域31，芯区域31设置在n型覆层23与p型覆层27之间。n型覆层23、芯区域31和p型覆层27构成光波导结构。
活性层15和光导层21构成第一结HJ1。n型覆层23由III族氮化物半导体构成，第一结HJ1相对于沿n型覆层23的III族氮化物半导体的c面延伸的基准面Sc以大于零的倾斜角ANGLE倾斜。图5中，n型覆层23中的基准面与显示结晶座标系CR的c轴的方向的轴(矢量VC所示的轴)实质上正交。活性层15和光导层25构成第二结HJ2。第二结HJ2相对于沿n型覆层23的III族氮化物半导体的c面延伸的基准面Sc以大于零的倾斜角ANGLE倾斜。
另外，半导体脊35包含光导层25与p型覆层27的第三结HJ3。第三结HJ3相对于沿n型覆层23的III族氮化物半导体的c面延伸的基准面Sc以大于零的倾斜角ANGLE倾斜。第三结HJ3在半导体脊35的侧面35b终止。半导体脊35具有顶端TOP和底BOTTOM。半导体脊35的上表面35a与电极19形成结J0。
活性层15包含至少1个阱层33a，该阱层33a例如由氮化镓系半导体构成。阱层33a内含压缩应变。阱层33a例如可以包含InGaN层。活性层15在需要时可以包含多个阱层33a和至少1个障壁层33b。在相邻的阱层33a之间设置有障壁层33b。活性层15的最外层可以由阱层构成。障壁层33b例如可以由GaN或InGaN构成。
如已经说明过的，第二III族氮化物半导体区域17具有半导体脊35。半导体脊35包含光导层25的一部分、p型覆层27和p型接触层29。光导层25与p型覆层27相接设置，与该p型覆层27相接地设置有p型接触层29。本实施例中，半导体脊35沿n型覆层23的III族氮化物半导体的c轴和m轴所规定的m-c面(或c轴和a轴所规定的a-c面)延伸。另外，本实施例中，半导体脊35沿n型覆层23的主面的法线轴(或衬底主面39a的法线轴)和m轴所规定的m-n面(或上述法线轴和a轴所规定的a-n面)延伸。III族氮化物半导体的c轴可以沿m-n面(或a-n面)倾斜。半导体发光元件(例如III族氮化物半导体激光元件11)包含端面37a和端面37b，一实施例中，端面37a和端面37b可以构成光共振器。另外，脊形结构35沿m-n面延伸时，能够将可以使阈值电流降低的光学跃迁用于激光振荡。这不仅有助于脊形结构35所涉及的限制能力，而且有助于阈值电流的降低。
根据该III族氮化物半导体激光元件11，第二III族氮化物半导体区域17具有脊形结构35，脊形结构35根据其宽度能够将电流限制于活性层15，并且也影响第二III族氮化物半导体区域17中的光限制。该III族氮化物半导体激光元件11中的第一光导层21a的厚度大于第二光导层25a的厚度，并且第一III族氮化物半导体区域13内的第一光导层21a作为一例具有370nm以上的厚度。因此，关于该III族氮化物半导体激光元件11中的光限制特性，能够降低起因于脊形结构35的宽度的影响。该III族氮化物半导体激光元件11的电流的限制主要根据脊形结构35的宽度WR来实现。另外，光的限制除脊形结构35外还取决于厚的第一光导层21a。
再次参照图5对本实施方式所涉及的III族氮化物半导体激光元件11进行说明。III族氮化物半导体激光元件11可以还具备衬底39。衬底39具有由III族氮化物半导体构成的半极性的主面39a和背面39b。该半极性主面39a相对于与III族氮化物半导体的c轴的方向延伸的轴(矢量VC所示的轴Cx)正交的基准面Sc倾斜。半极性主面39a与基准面Sc所成的角度(实质上等于角度ANGLE的角度)可以处于10度以上且80度以下或100度以上且170度以下的范围。第一III族氮化物半导体区域13、活性层15和第二III族氮化物半导体区域17设置在半极性主面39a上。在上述衬底39上外延生长的III族氮化物半导体层中，各个半导体层的表面继承衬底39的半极性面的面取向，并且具有半极性的性质。因此，第一III族氮化物半导体区域13、活性层15和第二III族氮化物半导体区域17的表面可以具有与衬底39的半极性面的面取向对应的面取向。
III族氮化物半导体激光元件11具备与衬底39的背面39b形成接触的电极41。衬底39可以具备例如为GaN、InGaN、AlGaN、和InAlGaN、BInAlGaN中的任意一种的、六方晶系导电性III族氮化物。III族氮化物半导体激光元件11能够应用GaN、InGaN、AlGaN、InAlGaN、和BInAlGaN中的任意一种。衬底39例如可以由GaN构成。在GaN衬底上相干地外延生长的InGaN层中内含压缩应变。
另外，关于c轴所涉及的倾斜角ANGLE，沿m-n面的倾斜可以处于63度以上且80度以下的范围。上述倾斜角ANGLE的半极性面39a能够实现均质的In进入和高In组成的氮化镓系半导体的生长。另外，衬底39的半极性主面39a与基准面Sc所成的角度可以处于63度以上且80度以下的范围。根据该III族氮化物半导体激光元件11，具有63度以上且80度以下的范围的c轴倾斜的衬底39可以提供适于制作活性层15的面取向，所述活性层15适合于长波长的激光振荡。
III族氮化物半导体激光元件11中，衬底39的主面39a的法线相对于衬底39的III族氮化物的c轴形成倾斜，该倾斜的倾斜角可以处于10度以上且80度以下的范围。III族氮化物的c轴的倾斜小于10度时，主面39a显示出近似于极性面的性质。III族氮化物半导体的c轴的倾斜超过80度时，主面39a显示出近似于无极性面的性质。
活性层15的振荡波长可以处于480nm以上且550nm以下的范围。根据该III族氮化物半导体激光元件11，可以提供波长较长的激光光。另外，活性层15可以以生成在500nm以上且550nm以下的范围内具有峰值波长的发光光谱的方式设置。生成在500nm以上且550nm以下的范围内具有峰值波长的发光光谱的活性层15可通过利用半极性面来制作。另外，活性层15的发光波长优选处于510nm以上且540nm以下的范围。
III族氮化物半导体激光元件11可以还具备设置于脊形结构35的上表面35a的欧姆电极19。第二III族氮化物半导体区域17可以还包含由第二导电型的III族氮化物半导体构成的接触层29，第二覆层27设置于接触层29与光导层25之间，欧姆电极19可以与接触层29形成接触。欧姆电极19与脊形结构35的上表面35a的接触层29形成接触，因此来自欧姆电极19的载流子能够根据脊形结构35的宽度进行限制。欧姆电极19例如优选具备钯(Pd)。钯对接触层29的III族氮化物半导体提供良好的接触。
III族氮化物半导体激光元件11可以还具备绝缘膜43和焊盘电极45。绝缘膜43具有与脊形结构35的上表面35a对位的开口43a，并且覆盖第二III族氮化物半导体区域17的表面17b。焊盘电极45覆盖欧姆电极19的上表面，并且设置在绝缘膜43上。绝缘膜43还覆盖脊形结构35的侧面35b，绝缘膜43的折射率小于第二III族氮化物半导体区域17的折射率。欧姆电极19经由绝缘膜43的开口43a与第二III族氮化物半导体区域17的上表面17a(43a)形成接触。绝缘膜43的折射率小于第二III族氮化物半导体区域17的折射率，因此覆盖脊形结构35的侧面35b的绝缘膜43与光限制有关。
III族氮化物半导体激光元件11中，第一覆层23可以为n导电性的InX1AlY1Ga1-X1- Y1N。该第一覆层23可以对光导层21提供良好的光限制。另外，第二覆层27可以为p导电性的InX2AlY2Ga1-X2-Y2N。该第二覆层27可以对光导层提供良好的光限制。在该III族氮化物半导体激光元件11中，p型半导体区域通过使用低氢浓度的低氢含量膜55而被活化，残留在p型半导体区域中的氢浓度为5×1016cm-3(SIMS检测限以下)以上且为1×1020cm-3以下。另外，p型半导体区域的p型掺杂剂浓度为1×1016cm-3以上且为5×1021cm-3以下。在上述p型掺杂剂浓度范围内，残留氢浓度/p型掺杂剂浓度(比[H]/[p])为25％以下。半极性面上p型III族氮化物半导体在由III族氮化物半导体构成的半极性面衬底上形成的p型III族氮化物半导体区域中，p型层内含有的H浓度为p型掺杂剂浓度的25％以下，并且p型层内含有的氧浓度为5×1017atoms/cc以下。关于该半极性面上的p型III族氮化物半导体，发现：为了得到充分的活化效果，在半极性面上需要将p型半导体层内含有的氧抑制到5×1017atoms/cc以下。
(实施例1)
该实施例中，制作图6所示的III族氮化物半导体激光元件。首先，准备半极性GaN衬底(例如晶片状的衬底)。该半极性GaN衬底的主面例如具有{20-21}面。{20-21}面中，衬底的GaN的c轴相对于该衬底主面的法线沿GaN的m轴的方向以75度的角度倾斜。可以包含外延层叠、例如以下的半导体层：n型氮化镓系半导体层；n型氮化镓系半导体覆层；n侧氮化镓系半导体光导层；活性层；p侧氮化镓系半导体光导层；氮化镓系半导体电子阻挡层；p侧氮化镓系半导体光导层；p型氮化镓系半导体覆层；和p型氮化镓系半导体接触层。活性层包含阱层和障壁层，这些阱层和障壁层沿法线轴Nx的方向交替排列。
外延层叠14的一例。
n型氮化镓系半导体层16：Si掺杂n型GaN。
n型氮化镓系半导体覆层18：Si掺杂n型AlGaN。
n侧氮化镓系半导体光导层20：Si掺杂n型GaN、无掺杂InGaN。
活性层22：单或多量子阱结构。
活性层22由阱层22a和障壁层22b构成。
阱层22a：无掺杂InGaN。
障壁层22b：无掺杂InGaN或无掺杂GaN。
p侧氮化镓系半导体光导层24：无掺杂InGaN。
氮化镓系半导体电子阻挡层26：Zn掺杂p型AlGaN。
p侧氮化镓系半导体光导层28：Zn掺杂p型GaN。
p型氮化镓系半导体覆层30：Zn掺杂p型InAlGaN。
p型氮化镓系半导体接触层32：Zn掺杂p型GaN。需要说明的是，在极性面、无极性面上，以类似的成膜条件进行外延生长，能够同样地制作外延衬底。作为p型掺杂剂，除Zn外也可以为Mg。
半导体脊42a包含p型氮化镓系半导体接触层32、p型氮化镓系半导体覆层30和p侧氮化镓系半导体光导层28。在形成半导体脊时蚀刻的结果是III族氮化物半导体层28、30、32受到蚀刻，这些III族氮化物半导体层28、30、32出现在蚀刻后的氮化物半导体区域的表面42b和半导体脊42a的侧面42c。
在对该外延衬底应用光刻、干式蚀刻和真空蒸镀之前，应用使用本实施方式所涉及的低氢含量膜55的活化退火。在活化退火后对外延衬底应用光刻、干式蚀刻和真空蒸镀，制作宽度2μm的半导体脊和长度600μm的光共振器的脊型氮化镓系半导体激光器。在p型半导体区域的p型掺杂剂浓度为1×1021cm-3的区域中，残留氢浓度/p型掺杂剂浓度(比[H]/[p])为8％。
在形成脊形结构和电极后，进行衬底产物的切割从而形成用于光共振器的端面。在这些端面上成膜电介质多层膜。电介质多层膜例如由SiO2/TiO2构成。通过这些工序，在沿m轴方向以75度的角度倾斜的半极性GaN衬底{20-21}面上制作半导体激光器。该半导体激光器可以在520nm波长带内发光。
(实施例2)
准备3片GaN衬底。GaN衬底的主面的面取向例如为{20-21}。在这些GaN衬底上依次外延生长Si掺杂n型GaN缓冲层、Si掺杂n型AlGaN覆层、Si掺杂n型InGaN引导层、无掺杂InGaN活性层、Mg掺杂AlGaN电子阻挡层、Mg掺杂InGaN光导层、Mg掺杂AlGaN覆层、Mg掺杂GaN接触层，制作激光器结构的外延晶片。在将该外延晶片活化退火后，通过蒸镀法在GaN接触层上制作由欧姆金属层(例如Pd层)构成的电极膜。该金属层的膜厚例如为30nm。在该金属层上形成干式蚀刻用掩模后，通过干式蚀刻形成脊形结构。
实验1中通过电子束蒸镀形成用于活化退火的低氢含量膜。电子束蒸镀法的原料为颗粒状的硅氧化物。该颗粒的氢浓度为1×1020cm-3以下。
实验2中通过等离子体CVD形成用于活化退火的低氢含量膜。作为等离子体CVD法中的原料，使用氢气稀释的硅烷SiH4(10％)和O2的混合气体。
实验3中不形成低氢含量膜，在活化退火时使Mg掺杂GaN接触层在外延晶片的表面露出。
对于这3个实验，进行使用N2气氛的灯退火炉。退火时间均为1分钟。测定对应活化退火处理温度的接触电阻、方块电阻，考察热处理前后中它们的变化。需要说明的是，作为退火气氛，可以为N2、Ar。
接触电阻(单位：×10-4Ω·cm2)
作为热处理温度，在摄氏880度～摄氏1040度的范围内进行。膜1的实验中，在该范围内与使用膜2的退火相比能够取得良好的结果。接触电阻的测定可以使用TLM(Transmission Line Model，传输线模型)法。通过本发明的活化退火法得到的适合的接触电阻为1×10-3Ωcm2以下。
方块电阻(单位：Ω/cm2)
作为热处理温度，可以在摄氏880度～摄氏1040度的范围内进行。膜1的实验中，在该范围内与使用膜2的退火相比能够取得良好的结果。通过本案的活化退火法得到的适合的方块电阻为2.0Ω/cm2以下。
实验1中，由硅氧化物构成的低氢含量膜中含有的氢浓度为2×1018cm-3(低氢含量膜中的氢浓度优选为2×1018cm-3以下)。实验2中，由硅氧化物构成的低氢含量膜中含有的氢浓度为1×1021cm-3。这些氢浓度的测定通过SIMS法进行。并不限定于这些实验中的Mg掺杂GaN，Zn等也可得到同样的结果。
关于通过蒸镀形成的硅氧化物(例如SiO2)，在其原料中不含有氢，因此氢含量少。但是，也存在在成膜中吸附水分的可能性，另外也有时吸附的水分通过加热进行分解而以氢状态放出。因此，期望可以提供高密度的硅酸化膜。这样的成膜可通过离子辅助蒸镀等方法提供。另外，蒸镀得到膜在退火处理后期望为能够通过湿式蚀刻等容易地除去的膜。
为了防止表面污染，不能使用将溶解于非干式工艺而是湿式工艺(例如)有机溶剂的Spin On Glass(SOG)烧成而形成的硅氧化膜。若为这样的膜，则在GaN表面残留碳、氧等杂质，结果会导致电极的接触电阻变差。
等离子体CVD、热CVD等化学气相生长法使用硅烷系气体(例如SiH4)或有机硅烷系气体(例如TEOS(Tetraethyl orthosilicate、正硅酸乙酯))等含有氢的原料，因此很难将成膜后的膜中的氢浓度降低。另一方面，作为基于气相生长的成膜方法，期望使用蒸镀法，在蒸镀法中易于控制原料中的氢浓度。蒸镀法中优选使用例如电子束蒸镀。电子束蒸镀法与离子镀蒸镀等曝露于等离子体的蒸镀法相比能够降低表面损伤。
另外，电子束蒸镀也存在残留在外延表面的水分造成不良影响的可能性，因此期望在加热至摄氏100度以上或超过摄氏100度的温度的同时通过蒸镀进行成膜。若蒸镀时的温度过于升高，则为了避免外延表面产生粗糙而要使接触电阻上升，因此蒸镀时的加热的上限期望为摄氏400度左右。若为摄氏300度左右的温度以上，则也促进成膜中的迁移，因此膜密度也得到改善，可以得到高密度的蒸镀膜。
本发明并不限定于本实施方式所公开的特定的构成。本实施方式中对将活化退火应用于发光元件(激光二极管、发光二极管等)的实施例进行了说明，但半导体元件并不限定于发光元件，也可以为电子器件。
另外，作为其他方法，进行了如下的实验。在不形成低氢含量膜而进行热处理的情况下，在与衬底上的形成有p型III族氮化物的面不同的面上形成Ti时，对残留氢量进行了比较。氢残留量的测定通过SIMS来实施。结果，在另一面上形成Ti的条件下，与不在另一面上形成Ti的情况相比，得到氢残留量减少到1/5～1/10左右的结果(图7)。可见，低氢含量膜并不需要一定与p型III族氮化物直接相接，也可以经由其他传导型的氮化物半导体等其他构件进行连接，也能够促进氢的除去。
产业上可利用性
根据本实施方式，可以提供在III族氮化物半导体中促进p型掺杂剂的活化的、制作p型III族氮化物半导体的方法。另外，根据本实施方式，能够提供在保护半导体表面的同时、在III族氮化物半导体中能够活化p型掺杂剂的、制作半导体元件的方法。
符号说明
51…衬底、53…半导体区域、55…低氢含量膜、E、EA…外延衬底、11…III族氮化物半导体激光元件、13…第一III族氮化物半导体区域、15…活性层、17…第二III族氮化物半导体区域、19…电极、21…光导层、23…n型覆层、25…光导层、27…p型覆层、29…p型接触层、Ax…层叠轴、31…芯区域、33a…阱层、33b…障壁层、35…半导体脊、BOTTOM…半导体脊的底、37a、37b…端面、39…衬底、39a…半极性主面、ANGLE…倾斜角、Sc…基准面。

Claims (9)

1.一种III族氮化物半导体元件的制造方法，其具备：
在具有含有p型掺杂剂的III族氮化物半导体层的半导体区域上生长具有1×1020cm-3以下的氢浓度的低氢含量膜的工序，和
在生长所述低氢含量膜后对所述半导体区域进行活化退火，由所述III族氮化物半导体层形成p型III族氮化物半导体层的工序，
所述低氢含量膜由与III族氮化物不同的材料构成，半极性面衬底的主面的法线轴与所述半极性面衬底的c轴所成的角度在波导轴的方向上处于45度以上且80度以下或100度以上且135度以下的角度范围，
所述低氢含量膜包含硅氧化物、锆氧化物、钛氧化物、钽氧化物中的至少任意一者。
2.如权利要求1所述的III族氮化物半导体元件的制造方法，其中，生长所述低氢含量膜的工序是在成膜装置中、在不使用包含氢的物质的情况下生长所述低氢含量膜。
3.如权利要求1所述的III族氮化物半导体元件的制造方法，其中，所述活化退火的温度为摄氏600度以上。
4.如权利要求1所述的III族氮化物半导体元件的制造方法，其中，所述低氢含量膜通过气相生长法形成。
5.如权利要求1所述的III族氮化物半导体元件的制造方法，其中，所述低氢含量膜通过蒸镀法形成。
6.如权利要求1所述的III族氮化物半导体元件的制造方法，其中，所述低氢含量膜通过电子束蒸镀法形成。
7.如权利要求1所述的III族氮化物半导体元件的制造方法，其中，在形成所述p型III族氮化物半导体层后，还具备以使所述p型III族氮化物半导体层在所述半导体区域的表面露出的方式除去所述低氢含量膜的工序。
8.如权利要求1所述的III族氮化物半导体元件的制造方法，其中，在形成所述p型III族氮化物半导体层的工序之后，具备对所述p型III族氮化物半导体层进行加工而形成脊形结构的工序，
所述脊形结构沿所述半极性面衬底的c轴与m轴或a轴所规定的基准面延伸。
9.如权利要求1所述的III族氮化物半导体元件的制造方法，其中，所述III族氮化物半导体层具备Mg掺杂GaN层、Mg掺杂AlN层、Mg掺杂InN层、Mg掺杂AlGaN层、Mg掺杂InGaN层、Mg掺杂InAlGaN层、Mg掺杂InAlN层中的至少任意一者。
CN201410578598.2A 2013-10-24 2014-10-24 Iii族氮化物半导体元件、iii族氮化物半导体元件的制造方法 Active CN104576869B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-221285 2013-10-24
JP2013221285A JP6002109B2 (ja) 2013-10-24 2013-10-24 Ｉｉｉ族窒化物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN104576869A CN104576869A (zh) 2015-04-29
CN104576869B true CN104576869B (zh) 2018-12-28

Family

ID=52994403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410578598.2A Active CN104576869B (zh) 2013-10-24 2014-10-24 Iii族氮化物半导体元件、iii族氮化物半导体元件的制造方法

Country Status (3)

Country Link
US (1) US9425348B2 (zh)
JP (1) JP6002109B2 (zh)
CN (1) CN104576869B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507891B (zh) * 2017-08-10 2019-02-15 湘能华磊光电股份有限公司 提高内量子效率的led外延生长方法
JP7195241B2 (ja) * 2019-01-09 2022-12-23 東京エレクトロン株式会社 窒化膜の成膜方法、および窒化膜の成膜装置
CN111424258B (zh) * 2019-01-09 2024-01-23 东京毅力科创株式会社 氮化膜的成膜方法及氮化膜的成膜装置
GB2584150B (en) * 2019-05-24 2021-05-19 Plessey Semiconductors Ltd LED precursor including a passivation layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US20010001079A1 (en) * 1994-07-19 2001-05-10 Nobuaki Teraguchi Electrode structure and method for fabricating the same
JP2004289014A (ja) * 2003-03-24 2004-10-14 Osaka Gas Co Ltd ＧａＮ系化合物半導体のｐ型活性化方法
US20130020551A1 (en) * 2011-07-21 2013-01-24 Sumitomo Electric Industries, Ltd. Group iii nitride semiconductor light emitting device and method of fabricating group iii nitride semiconductor light emitting device
JP2013171879A (ja) * 2012-02-17 2013-09-02 Sumitomo Electric Ind Ltd 光モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728732B2 (ja) * 1989-06-15 1998-03-18 株式会社日立製作所 電子ビーム描画によるホログラムの形成方法
JP2540791B2 (ja) * 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
JP3244980B2 (ja) * 1995-01-06 2002-01-07 株式会社東芝 半導体素子の製造方法
JP2977150B2 (ja) * 1995-03-29 1999-11-10 三洋電機株式会社 二酸化シリコン絶縁膜の製造方法
JP3509514B2 (ja) * 1997-11-13 2004-03-22 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP5397319B2 (ja) * 2003-03-26 2014-01-22 住友ベークライト株式会社 光学シート

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US20010001079A1 (en) * 1994-07-19 2001-05-10 Nobuaki Teraguchi Electrode structure and method for fabricating the same
JP2004289014A (ja) * 2003-03-24 2004-10-14 Osaka Gas Co Ltd ＧａＮ系化合物半導体のｐ型活性化方法
US20130020551A1 (en) * 2011-07-21 2013-01-24 Sumitomo Electric Industries, Ltd. Group iii nitride semiconductor light emitting device and method of fabricating group iii nitride semiconductor light emitting device
JP2013171879A (ja) * 2012-02-17 2013-09-02 Sumitomo Electric Ind Ltd 光モジュール

Also Published As

Publication number Publication date
US20150115312A1 (en) 2015-04-30
JP6002109B2 (ja) 2016-10-05
CN104576869A (zh) 2015-04-29
JP2015082641A (ja) 2015-04-27
US9425348B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
EP2544250B1 (en) Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device
TWI266436B (en) Light-emitting device and method for manufacturing the same
CN103022305B (zh) 发光装置
CN104576869B (zh) Iii族氮化物半导体元件、iii族氮化物半导体元件的制造方法
TWI359509B (en) Semiconductor light emitting element, process for
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP3705016B2 (ja) 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子
CN102484180B (zh) 氮化镓系化合物半导体发光元件
US20120097922A1 (en) Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus
KR101020958B1 (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
TWI580074B (zh) Semiconductor light emitting element
CN101960625A (zh) 半导体发光元件、该半导体发光元件的制造方法以及使用该半导体发光元件的灯
TW200848559A (en) Method of producing group III-V compound semiconductor, schottky barrier diode, light emitting diode, laser diode, and methods of fabricating the diodes
JP4959203B2 (ja) 発光素子及びその製造方法、並びにランプ
WO2006109760A1 (ja) 半導体素子およびその製造方法
TW201322487A (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
CN109671813A (zh) 一种GaN基发光二极管外延片及其制备方法
KR20220150908A (ko) 스퍼터링된 마그네슘 소스를 이용한 질화갈륨 물질에서의 마그네슘 확산 방법 및 시스템
US7982232B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2007149966A (ja) 発光素子
US8716047B2 (en) Method for producing transparent conductive layer comprising TIO2 and method for producing semiconductor light-emitting element utilizing said method for producing transparent conductive layer
US8124992B2 (en) Light-emitting device, manufacturing method thereof, and lamp
CN108538981A (zh) 一种发光二极管芯片及其制备方法
TWI242896B (en) Group III-nitride-based compound semiconductor device
CN101002337A (zh) 发光元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant