WO2012032960A1 - Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子 - Google Patents

Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子 Download PDF

Info

Publication number
WO2012032960A1
WO2012032960A1 PCT/JP2011/069488 JP2011069488W WO2012032960A1 WO 2012032960 A1 WO2012032960 A1 WO 2012032960A1 JP 2011069488 W JP2011069488 W JP 2011069488W WO 2012032960 A1 WO2012032960 A1 WO 2012032960A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
group iii
iii nitride
emitting device
semiconductor light
Prior art date
Application number
PCT/JP2011/069488
Other languages
English (en)
French (fr)
Inventor
晋 吉本
史典 三橋
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CN2011800434749A priority Critical patent/CN103098241A/zh
Priority to US13/821,857 priority patent/US20130207076A1/en
Priority to EP11823436.8A priority patent/EP2615651A4/en
Publication of WO2012032960A1 publication Critical patent/WO2012032960A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Definitions

  • the present invention relates to a method for producing a group III nitride semiconductor light emitting device and a group III nitride semiconductor light emitting device.
  • Patent Document 1 describes a method for producing a group III-V nitride semiconductor. According to this method, it is possible to manufacture an ohmic electrode capable of obtaining a low contact resistance with high reproducibility.
  • Non-Patent Document 1 describes ohmic contact to p-type GaN.
  • a metal made of Ni / Au is deposited on the p-type GaN. Thereafter, the nickel metal is converted into NiO together with the amorphous Ni—Ga—O phase and large Au grains by heat treatment.
  • a non-c plane of a gallium nitride semiconductor such as gallium nitride that is, a semipolar plane, is easily oxidized as compared to the c plane when exposed to an atmosphere containing oxygen.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a method for producing a group III nitride semiconductor light emitting device having good ohmic contact. Another object of the present invention is to provide a group III nitride semiconductor light emitting device having good ohmic contact.
  • One aspect of the present invention is a method of manufacturing a group III nitride semiconductor light emitting device.
  • the method includes (a) exposing the epitaxial substrate to a gallium atmosphere at a substrate temperature of 300 ° C. or higher in the vacuum chamber without forming a group III nitride semiconductor, and (b) in the vacuum chamber. Forming a substrate product by forming a conductive film for an electrode on the main surface of the epitaxial substrate.
  • the main surface of the epitaxial substrate has a semipolarity made of a gallium nitride semiconductor, and the epitaxial substrate includes an active layer made of a group III nitride semiconductor.
  • the epitaxial substrate is exposed to a gallium atmosphere without forming a group III nitride semiconductor at a substrate temperature of 300 ° C. or higher in a vacuum chamber.
  • an oxide is formed on the surface of the group III nitride semiconductor of the epitaxial substrate.
  • gallium is supplied to the semipolar main surface of the gallium nitride semiconductor and the surface of the semipolar main surface The gallium oxide is reduced to be modified to a gallium oxide having a low melting point.
  • the reaction at this time is expressed as follows. Ga 2 O 3 + 4Ga ⁇ 3Ga 2 O.
  • the gallium oxide Ga 2 O is released from the gallium nitride semiconductor into the hollow of the vacuum chamber by the action of the substrate temperature in the exposure step according to its melting point. Therefore, prior to the semipolar main surface forming a junction with the electrode film, the oxygen concentration in the vicinity of the semipolar main surface can be reduced by gallium irradiation to the semipolar main surface rich in oxygen bonding. Therefore, a group III nitride semiconductor light emitting device having good ohmic contact can be manufactured.
  • the manufacturing method can further include a step of growing the semiconductor region on the main surface of the substrate to form the epitaxial substrate.
  • the main surface of the substrate is made of a group III nitride semiconductor.
  • the semiconductor region includes a first conductivity type group III nitride semiconductor layer, the active layer, and a second conductivity type group III nitride semiconductor layer
  • the epitaxial substrate includes the substrate, and the main region of the substrate
  • the plane is inclined at an angle in the range of not less than 10 degrees and not more than 80 degrees from the plane orthogonal to the reference axis extending along the c-axis of the group III nitride semiconductor
  • the main surface of the epitaxial substrate is the group III nitride It is preferable to incline at an angle in the range of 10 degrees to 80 degrees from a plane orthogonal to the reference axis extending along the c-axis of the physical semiconductor.
  • the tilt angle when the tilt angle is in the range of 10 degrees or more and 80 degrees or less, the semipolar plane of the gallium nitride semiconductor is rich in oxygen bonding. Therefore, it is important to reduce oxygen during the formation of the ohmic electrode.
  • the epitaxial substrate includes a p-type gallium nitride based semiconductor layer provided on the active layer, and the p-type gallium nitride based semiconductor layer includes magnesium as a dopant,
  • the main surface of the p-type gallium nitride based semiconductor layer preferably constitutes the main surface of the epitaxial substrate.
  • an electrode that makes ohmic contact with the p-type gallium nitride based semiconductor layer can be formed.
  • the conductive film preferably includes any one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl.
  • the substrate temperature is preferably equal to or lower than a minimum temperature of film formation temperatures in the formation of the epitaxial substrate. According to this manufacturing method, it is possible to reduce thermal stress on the active layer that may occur due to the modification process in the exposing step.
  • the minimum temperature is preferably 900 degrees Celsius or less.
  • gallium oxide has various melting points. Examples of gallium oxide include the following. Ga 2 O 3 has a relatively high melting point (eg, 1725 degrees Celsius, 1 atmosphere, RT), while Ga 2 O has a relatively low melting point (eg, 500 degrees Celsius, 1 ⁇ 10 ⁇ 6 Torr).
  • the active layer may include an InGaN layer
  • the substrate temperature of the epitaxial substrate may be equal to or lower than a growth temperature of the InGaN layer of the active layer. According to this manufacturing method, the quality of the InGaN layer of the active layer can be prevented from being deteriorated by the heat treatment in the exposing step.
  • the manufacturing method according to one aspect of the present invention may further include a step of forming a pattern on the electrode after the substrate product is taken out of the vacuum chamber.
  • the alloy for the electrode is preferably not formed after the conductive film is formed. According to this manufacturing method, it is possible not to perform alloying for the electrodes.
  • the group III nitride semiconductor of the substrate is preferably GaN.
  • the main surface of the epitaxial substrate is preferably made of GaN.
  • the manufacturing method according to one aspect of the present invention further includes a step of forming a group III nitride semiconductor on the active layer after the epitaxial substrate is placed in the vacuum chamber to form the epitaxial substrate.
  • a step of forming a group III nitride semiconductor on the active layer after the epitaxial substrate is placed in the vacuum chamber to form the epitaxial substrate. Can be provided. According to this manufacturing method, the oxygen concentration of the group III nitride semiconductor grown by this film formation can be reduced.
  • the conductive film may be formed without exposing the group III nitride semiconductor after the epitaxial substrate is exposed to a gallium atmosphere.
  • the ohmic electrode can be formed on the semipolar surface provided by the modification.
  • the main surface of the epitaxial substrate has an angle in the range of not less than 63 degrees and not more than 80 degrees from a plane orthogonal to a reference axis extending along the c-axis of the group III nitride semiconductor. It is good to incline at.
  • the semipolar plane in this angular range has a step that is susceptible to oxidation.
  • the oxygen concentration in the gallium nitride based semiconductor layer in contact with the conductive film may be 1 ⁇ 10 18 cm ⁇ 3 or less. According to this manufacturing method, the oxygen concentration in the gallium nitride based semiconductor region where the electrode forms a junction can be reduced.
  • a group III nitride semiconductor light emitting device includes: (a) a first conductivity type group III nitride semiconductor layer; and (b) a main surface of the first conductivity type group III nitride semiconductor layer. An active layer provided thereon, (c) a group III nitride semiconductor layer provided on a main surface of the active layer, and (d) an electrode forming a junction with the group III nitride semiconductor layer. .
  • the group III nitride semiconductor layer has a second conductivity type, and the junction is inclined with respect to a reference plane orthogonal to the c-axis of the first conductivity type group III nitride semiconductor layer.
  • the junction is inclined with respect to the reference plane orthogonal to the c-axis of the first conductivity type group III nitride semiconductor layer, so that the electrode is the second group III nitride. Bonding to the semipolar surface of the nitride semiconductor layer. Since the electrode forms a junction with this semipolar plane, this junction exhibits good ohmic characteristics.
  • the junction can be inclined at an angle in a range of 10 degrees to 80 degrees from a plane orthogonal to the reference axis.
  • the semipolar plane inclined at an angle in the range of 10 degrees or more and 80 degrees or less is easily oxidized as compared with the c plane (polar plane), and thus the above-mentioned side face is good. .
  • the electrode includes any one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl. Can do.
  • This group III nitride semiconductor light emitting device preferably includes at least one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl.
  • the group III nitride semiconductor light-emitting device can further include a support base having a main surface made of a group III nitride semiconductor.
  • the main surface of the support base is inclined at an angle in the range of 10 degrees to 80 degrees from a plane orthogonal to a reference axis extending along the c-axis of the group III nitride semiconductor, and the first conductivity type group III
  • the nitride semiconductor layer, the active layer, and the group III nitride semiconductor layer are arranged in the direction of the normal line of the main surface of the support base.
  • the group III nitride semiconductor of the support base is preferably GaN.
  • the main surface of the group III nitride semiconductor layer is preferably made of GaN.
  • the active layer includes a gallium nitride based semiconductor layer containing indium as a group III constituent element, and the active layer has a wavelength range of 360 nm to 600 nm. Are provided so as to have a peak emission wavelength.
  • the driving voltage in the wavelength range of 360 nm or more and 600 nm or less can be lowered.
  • a method for manufacturing a group III nitride semiconductor light emitting device having good ohmic contact As described above, according to one aspect of the present invention, there is provided a method for manufacturing a group III nitride semiconductor light emitting device having good ohmic contact. In addition, according to another aspect of the present invention, a group III nitride semiconductor light emitting device having a good ohmic contact is provided.
  • FIG. 1 is a drawing schematically showing main steps in a method for manufacturing a group III nitride semiconductor light emitting device according to the present embodiment.
  • FIG. 2 is a drawing schematically showing main steps in the method of manufacturing the group III nitride semiconductor light emitting device according to the present embodiment.
  • FIG. 3 is a drawing schematically showing main steps in the method for manufacturing a group III nitride semiconductor light emitting device according to the present embodiment.
  • FIG. 4 is a drawing schematically showing main steps in the method for manufacturing a group III nitride semiconductor light emitting device according to the present embodiment.
  • FIG. 5 is a drawing showing a transmission electron microscope (TEM) image near the interface between the GaN region and the metal (gold).
  • TEM transmission electron microscope
  • FIG. 6 is a drawing showing the results of measuring the oxygen concentration in the underlying gallium nitride based semiconductor region for electrode formation by a secondary ion mass spectrometry (SIMS) method.
  • FIG. 7 is a diagram showing current-voltage characteristics.
  • FIG. 1A the substrate 11 is prepared in step S101.
  • the substrate 11 has a main surface 11a made of a group III nitride semiconductor.
  • Main surface 11a is inclined with respect to a plane perpendicular to a reference axis (indicated by vector VC) extending in the direction of the c-axis of the group III nitride semiconductor, and thus exhibits semipolarity.
  • the group III nitride semiconductor of the substrate 11 can be made of, for example, GaN.
  • a semiconductor stack 13 for a semiconductor light emitting device is grown on a substrate 11 in a growth furnace 10a to form an epitaxial substrate E.
  • a growth furnace 10a ammonia and hydrogen are supplied to the growth furnace 10a to perform thermal cleaning of the main surface 11a of the substrate 11.
  • a plurality of group III nitride semiconductor layers are grown in order on the main surface 11a of the substrate 11.
  • a metal organic chemical vapor deposition method can be used as the growth method for the growth furnace 10a.
  • the semiconductor stack 13 includes a first conductivity type group III nitride semiconductor layer such as an n-type group III nitride semiconductor region 15, an active layer 17, and a second conductivity type group III nitride such as a p-type group III nitride semiconductor region 19.
  • the n-type group III nitride semiconductor region 15 can be made of, for example, GaN, AlGaN, InAlGaN, or the like.
  • the p-type group III nitride semiconductor region 19 can be made of, for example, GaN, AlGaN, InAlGaN, or the like, and can include an electron block layer 27 and a p-type cladding layer 29.
  • the p-type group III nitride semiconductor region 19 can include a p-type contact layer if necessary.
  • the active layer 17 has, for example, a quantum well structure 21, and the quantum well structure 21 can include alternately arranged barrier layers 23 and well layers 25.
  • the band gap of the barrier layer 23 is larger than the band gap of the well layer 25.
  • the barrier layer 23 can be made of, for example, GaN, InGaN, InAlGaN, or the like
  • the well layer 25 can be made of, for example, GaN, InGaN, InAlGaN, or the like.
  • step S102 the semiconductor stack 13 is grown on the main surface 11a of the substrate 11 to form an epitaxial substrate.
  • the main surface 11a of the substrate 11 has a reference axis extending along the c-axis of the group III nitride semiconductor. It is preferable to incline at an angle in the range of 10 degrees to 80 degrees from a plane orthogonal to Cx.
  • the main surface of the epitaxial substrate E is preferably inclined at an angle in the range of 10 degrees to 80 degrees from the plane orthogonal to the reference axis Cx. When these inclination angles are in the range of 10 degrees or more and 80 degrees or less, the semipolar plane of the gallium nitride-based semiconductor is rich in oxygen bonding. Therefore, it is important to reduce oxygen during the formation of the ohmic electrode.
  • the tilt angle of the main surface of the epitaxial substrate E is preferably tilted at an angle in the range of not less than 63 degrees and not more than 80 degrees from a plane orthogonal to the reference axis extending along the c-axis of the group III nitride semiconductor.
  • the semipolar plane in this angular range has a step that is susceptible to oxidation.
  • step S103 when the epitaxial substrate E is taken out of the growth furnace 10a, the epitaxial substrate E is exposed to the atmosphere containing oxygen. As a result, natural oxide gallium oxide 12 is formed on the gallium nitride semiconductor surface exposed on the surface of the epitaxial substrate E.
  • the epitaxial substrate E is taken out from the growth furnace 10a, the epitaxial substrate E is placed in the processing apparatus 10b in step S104 as shown in part (a) of FIG.
  • the epitaxial substrate E is heated by the processing apparatus 10b.
  • the heating temperature is, for example, 750 degrees Celsius
  • the heat treatment time is 30 minutes
  • the heat treatment atmosphere is, for example, a Ga atmosphere.
  • This temperature range can be, for example, 300 degrees Celsius or more, and if the temperature is below this temperature, the Ga oxide Ga 2 O 3 is not reduced to Ga 2 O having a higher vapor pressure. Also, this temperature range can be, for example, a range of 900 degrees Celsius or less, in order to avoid damage to the active layer 17.
  • the atmosphere of the heat treatment can be, for example, a Ga atmosphere.
  • step S106 an atmosphere containing gallium is formed in the chamber of the processing apparatus 10b.
  • the surface 13a of the epitaxial substrate E is exposed.
  • the atmosphere of this treatment should not contain nitrogen in order to avoid the growth of gallium nitride based semiconductors.
  • the range of the substrate temperature in this process can be, for example, 300 degrees Celsius or more, and when the temperature is below this temperature, the Ga oxide Ga 2 O 3 is not reduced to Ga 2 O having a higher vapor pressure.
  • this temperature range can be, for example, a range of 900 degrees Celsius or less, in order to avoid damage to the active layer 17.
  • the duration for this heat treatment is, for example, 30 minutes.
  • the substrate temperature for the heating step and the exposing step is preferably equal to or lower than the minimum temperature of the film formation temperature in the formation of the epitaxial substrate E, and the activity that may be caused by the modification process in the heating step and the exposing step. Thermal stress on the layer can be reduced.
  • the substrate temperature of the epitaxial substrate E is preferably, for example, equal to or lower than the growth temperature of the InGaN well layer of the active layer, and the quality of the InGaN layer of the active layer is in the heating process and the exposing process. It is possible to avoid a decrease due to heat treatment.
  • the surface 13a of the epitaxial substrate E can be exposed by irradiating the surface 13a with the gallium flux 31.
  • Gallium oxide has various melting points. By utilizing this difference in melting point, the oxygen concentration on the semipolar main surface can be reduced.
  • Examples of gallium oxide include the following. The melting point of Ga 2 O 3 (eg, 1725 degrees Celsius, 1 atmosphere, RT) is relatively high, but the melting point of Ga 2 O (eg, 500 degrees Celsius, 1 ⁇ 10 ⁇ 6 Torr) is relatively low.
  • the modification process by heating and Ga irradiation has been performed. Thereafter, if necessary, as shown in FIG. 3A, in step S107, without breaking the vacuum, in the vacuum chamber of the processing apparatus 10b, the top of the semiconductor stack 13 including the active layer 17 is removed.
  • a new epitaxial substrate E2 can be formed by growing the gallium nitride based semiconductor layer 33 on the substrate. According to this method, the oxygen concentration of the group III nitride semiconductor grown by this film formation can be reduced.
  • the gallium nitride based semiconductor layer 33 has a desired conductivity type dopant, for example, a p-type dopant such as magnesium or zinc. It is good to add.
  • the p-type dopant concentration can be, for example, 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 21 cm ⁇ 3 or less. According to this manufacturing method, an electrode that makes ohmic contact with the p-type gallium nitride based semiconductor layer can be formed.
  • step S107 After removing the gallium atmosphere, as shown in part (b) of FIG. 3, in step S107, a conductive film for electrodes is formed on the main surface of the epitaxial substrate E2 in the vacuum chamber of the processing apparatus 10b without breaking the vacuum. 35 is deposited to form a substrate product SP.
  • the epitaxial substrate E is exposed to a gallium atmosphere at a substrate temperature of 300 degrees Celsius or higher in the vacuum chamber of the processing apparatus 10b without forming a group III nitride semiconductor.
  • gallium oxide Ga 2 O 3 is formed on the surface of the group III nitride semiconductor of the epitaxial substrate E.
  • gallium is supplied to the gallium nitride semiconductor semipolar main surface 13a and oxidized.
  • Gallium Ga 2 O 3 is modified to be modified to Ga oxide Ga 2 O having a low melting point on the semipolar main surface.
  • the Ga oxide Ga 2 O is released from the surface of the gallium nitride semiconductor into the hollow of the vacuum chamber of the growth reactor 10a by the effect of the substrate temperature in the exposing step according to the melting point. Therefore, prior to forming the junction with the electrode film, the semipolar main surface 13a can reduce the oxygen concentration in the vicinity of the semipolar main surface by irradiating the semipolar main surface 13a rich in oxygen with Ga. Therefore, a group III nitride semiconductor light emitting device having good ohmic contact can be manufactured.
  • a metal such as the conductive film 35 may be formed without forming the group III nitride semiconductor. According to this method, an ohmic electrode can be formed on the semipolar surface 13a provided by the modification.
  • the conductive film 35 preferably contains any of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl. In this manufacturing method, it is preferable to contain at least one of Au, Pd, Ni, Rh, Al, Ti, Zn, Cu, In, Ta, Pt, and Tl.
  • the epitaxial substrate E2 is taken out from the processing apparatus 10b in step S109, the epitaxial substrate E2 is exposed to the atmosphere containing oxygen.
  • the semipolar plane made of the gallium nitride semiconductor is already covered with the conductive film 35, the metal film is exposed on the surface of the substrate product SP.
  • the substrate product SP taken out from the processing apparatus 10b is placed in an atmosphere containing oxygen as shown in part (c) of FIG.
  • step S110 a pattern is formed on the conductive film 35 to form the electrode 37, as shown in part (a) of FIG.
  • This method does not perform alloying for the electrode 37 after the conductive film 35 is formed.
  • By not performing the alloy for the electrode 37 there is an advantage that electrode deterioration due to heating and interface abnormality between the electrode and the semiconductor are prevented.
  • step S ⁇ b> 111 an electrode 39 is formed on the back surface 11 b of the substrate 11.
  • the back surface of the substrate 11 can be polished to obtain a desired thickness to form a polished back surface.
  • the substrate product SP3 is produced.
  • the substrate product SP3 is separated to obtain a group III nitride semiconductor light emitting device 41.
  • the group III nitride semiconductor light emitting device 41 includes a first conductivity type group III nitride semiconductor layer 43, an active layer 45 provided on the main surface of the first conductivity type group III nitride semiconductor layer 43, and an active layer.
  • the first group III nitride semiconductor layer 49 provided on the main surface 45 and the second group III nitride semiconductor layer 51 provided on the main surface of the first group III nitride semiconductor layer 49.
  • an electrode 53 provided on the main surface of the second group III nitride semiconductor layer 51.
  • the second group III nitride semiconductor layer 51 forms a first junction J1 with the first group III nitride semiconductor layer 49.
  • the electrode 53, the second group III nitride semiconductor layer 51, and the second junction J2 are formed.
  • the first and second junctions J1 and J2 are inclined with respect to a reference plane perpendicular to the c-axis VC43 of the first conductivity type group III nitride semiconductor layer 43.
  • the main surface of the active layer 45 is inclined with respect to a reference plane orthogonal to the c-axis VC 43 of the first conductivity type group III nitride semiconductor layer 43.
  • the well layer 45b and the barrier layer 45a constituting the active layer 45 extend along a plane inclined with respect to a reference plane orthogonal to the c-axis VC43 of the first conductivity type group III nitride semiconductor layer 43.
  • the first and second group III nitride semiconductor layers 49 and 51 have the second conductivity type.
  • the electrode 53 is formed on the second group III nitride semiconductor layer 51. Join the semipolar surface. Since the electrode 53 forms a junction with the semipolar surface 51a, the second junction J2 exhibits good ohmic characteristics.
  • the first and second joints J1 and J2 are substantially parallel to the main surface 55a, and the first and second joints J1 and J2 are 10 degrees or more and 80 degrees or less from the plane orthogonal to the reference axis. It is preferable to incline at an angle in the range of.
  • the group III nitride semiconductor light emitting device 41 can further include a support base 55, and the support base 55 has a main surface 55a made of a group III nitride semiconductor.
  • the main surface 55a of the support base 55 is inclined at an angle in the range of 10 degrees to 80 degrees from a plane orthogonal to the reference axis extending along the c-axis VC55 of the group III nitride semiconductor.
  • the group III nitride semiconductor layer 43, the active layer 45, the first group III nitride semiconductor layer 49, and the second group III nitride semiconductor layer 51 are in the direction of the normal line Nx of the main surface 55a of the support base 55. Arranged.
  • the main surface 55a of the support base 55 is preferably inclined at an angle in the range of not less than 63 degrees and not more than 80 degrees from a plane orthogonal to the reference axis extending along the c-axis of the group III nitride semiconductor.
  • the semipolar plane in this angular range has a step that is susceptible to oxidation.
  • the oxygen concentration in the second group III nitride semiconductor layer 51 is preferably 1 ⁇ 10 18 cm ⁇ 3 or less.
  • the active layer 45 includes a gallium nitride based semiconductor layer containing indium as a group III constituent element, and the active layer 45 is provided so as to have a peak emission wavelength in a wavelength range of, for example, 500 nm or more and 540 nm or less.
  • FIG. 5 is a drawing showing a transmission electron microscope (TEM) image in the vicinity of the interface between the GaN region and the electrode (metal).
  • TEM transmission electron microscope
  • FIG. 6 is a drawing showing the results of measuring the oxygen concentration in the underlying gallium nitride semiconductor region for electrode formation by secondary ion mass spectrometry (SIMS).
  • SIMS secondary ion mass spectrometry
  • the following device structures were prepared for evaluation of secondary ion mass spectrometry.
  • the following layers are arranged in order on the ⁇ 20-21 ⁇ GaN substrate in the method from the left side to the right side of the horizontal axis (depth from 0.3 ⁇ m to 0.7 ⁇ m).
  • ud-GaN 630 nm.
  • p-GaN 50 nm.
  • p-GaN 400 nm.
  • n-GaN 1000 nm.
  • Epitaxial substrates up to the broken line JC shown in FIG. 6 are prepared.
  • the epitaxial substrate includes a ⁇ 20-21 ⁇ GaN substrate, an n-type GaN layer (1000 nm), a p-type GaN layer (400 nm), and a p-type GaN layer (50 nm).
  • An n-type GaN layer (1000 nm), a p-type GaN layer (400 nm), and a p-type GaN layer (50 nm) are grown on a ⁇ 20-21 ⁇ GaN substrate.
  • the surface of the p-type GaN layer (50 nm) is exposed to an atmosphere containing oxygen.
  • Epi substrates A1 and A2 having the above structure were prepared.
  • an undoped GaN (630 nm) layer is grown on the p-type GaN layer (50 nm) by the MBE method without irradiating the Ga flux to form the epi substrate B1. did.
  • an undoped GaN (630 nm) layer is grown on the p-type GaN layer (50 nm) by the MBE method, and the epi substrate B2 Formed.
  • Examples of conditions for gallium irradiation are as follows. Substrate temperature: 750 degrees Celsius. Ga flux amount: 1.4 ⁇ 10 ⁇ 6 Torr (1 Torr is converted to 133.322 Pascal). Irradiation time: 30 minutes.
  • FIG. 6 shows that the gallium oxide formed by touching the atmosphere containing oxygen can be reduced by irradiation with Ga flux.
  • the conductive film for the electrode can be formed on the semipolar surface where the amount of gallium oxide is reduced.
  • the oxygen concentration in the semiconductor film can be reduced, and the semipolar plane of the gallium nitride based semiconductor film having a low oxygen concentration is provided for the electrode.
  • a conductive film can be formed.
  • FIG. 7 is a drawing showing current-voltage characteristics. Part (a) of FIG. 7 shows the device structure used for the measurement.
  • the epitaxial substrate includes a ⁇ 20-21 ⁇ GaN substrate, an n-type GaN layer (1000 nm), a p-type GaN layer (400 nm), a first p-type GaN layer (50 nm), and a second p-type GaN layer (50 nm).
  • An n-type GaN layer (1000 nm), a p-type GaN layer (400 nm), a first p-type GaN layer (50 nm), and a second p-type GaN layer (50 nm) are grown on a ⁇ 20-21 ⁇ GaN substrate.
  • the surface of the first p-type GaN layer (50 nm) is exposed to an atmosphere containing oxygen.
  • a second p-type GaN layer (50 nm) is grown on the first p-type GaN layer (50 nm) using an MBE device without irradiating Ga flux, and a gold electrode is formed on the second p-type GaN layer (50 nm).
  • the substrate product C1 was formed by forming.
  • the second p-type GaN layer (50 nm) is continuously grown, and a gold electrode is formed on the second p-type GaN layer (50 nm) to obtain the substrate product C2.
  • Substrate products C1 and C2 having the above structure including a gold electrode having a thickness of 2000 nm were prepared.
  • the contact resistance is 1 ⁇ 10 ⁇ 3 ⁇ ⁇ cm 2 or less. Note that the reactivity of gold is low, and therefore the use of a gold electrode is good for investigating the influence of an oxide film. Therefore, the electrode material is not limited to gold.
  • the oxygen profile in the gallium nitride semiconductor to which the electrode is joined changes with Ga irradiation. Specifically, the amount of oxide film at the electrode / semiconductor film interface is reduced by Ga irradiation.
  • various experiments have been conducted.
  • the oxygen concentration at the metal / semiconductor interface is determined in the gallium nitride-based semiconductor layer to which the metal is bonded ( The oxygen concentration is 10 times or less at a depth of 100 nm from the interface. The type of semiconductor layer has not changed.
  • Example 2 The inventors estimated the relationship between the degree of vacuum in Ga irradiation and the substrate temperature by simulation.
  • the simulation was derived using a chemical reaction / equilibrium calculation software called HSC Chemistry manufactured by Outotec Research Oy. The estimate is shown below.
  • the substrate temperature can be reduced as the value of the degree of vacuum during Ga irradiation is reduced (high vacuum).
  • a method for manufacturing a group III nitride semiconductor light emitting device having good ohmic contact As described above, according to the present embodiment, there is provided a method for manufacturing a group III nitride semiconductor light emitting device having good ohmic contact. Further, according to the present embodiment, a group III nitride semiconductor light emitting device having a good ohmic contact is provided.
  • Group III nitride semiconductor light emitting device 43 ... First conductivity type group III nitride semiconductor layer, 45 ... First conductivity type Group III nitride semiconductor layer, 47 ... active layer, 49 ... first group III nitride semiconductor layer, 51 ... second group III nitride semiconductor layer, 53 ... electrode, J1, J2 ... junction, 55 ... support base .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

良好なオーミック接触を有するIII族窒化物半導体発光素子が提供される。このIII族窒化物半導体発光素子では、接合ＪＣが窒化ガリウム系半導体層のｃ軸に直交する基準面に対して傾斜しており、電極がこの窒化ガリウム系半導体層の半極性面に接合する。しかしながら、この窒化ガリウム系半導体層における酸素濃度が、接合ＪＣを形成するように成長された窒化ガリウム系半導体層における酸素濃度は低減される。この窒化ガリウム系半導体層の半極性面に電極が接合を成すので、金属／半導体接合は良好なオーミック特性を示す。

Description

III族窒化物半導体発光素子を製造する方法、及びIII族窒化物半導体発光素子
　本発明は、III族窒化物半導体発光素子を製造する方法、及びIII族窒化物半導体発光素子に関する。
　特許文献１には、III－Ｖ族窒化物半導体の製造方法が記載されている。この方法によれば、再現性よく低いコンタクト抵抗を得られるオーミック電極を製造できる。
　非特許文献１には、ｐ型ＧａＮへのオーミック接触が記載されている。Ｎｉ／Ａｕからなる金属がｐ型ＧａＮ上に堆積される。この後に、熱処理により、アモルファスＮｉ－Ｇａ－Ｏ相及び大きなＡｕグレインと共に、ＮｉＯに金属ニッケルを変換する。
特開２００８－３００４２１号公報
Jin-Kuo　Ho　et　al.,　JOURNAL　OF　APPLIED　PHYSICS,　VOL.　86,　No.　8,　1999,　"Low-resistance　ohmic　contacts　to　p-type　GaN　achieved　by　the　oxidation　of　Ni/Au　films"
　窒化ガリウムといった窒化ガリウム系半導体の非ｃ面への更に良いオーミック接触を得ることが望まれている。発明者の知見によれば、窒化ガリウムといった窒化ガリウム系半導体の非ｃ面，すなわち半極性面は、酸素を含む雰囲気に露出されたとき、ｃ面に比べて容易に酸化される。
　この知見によれば、電極膜が接合する窒化ガリウム系半導体表面の酸素濃度を低減することが重要であることを示す。しかしながら、製造工程において酸素の混入は容易に生じる。また、発明者の別の知見によれば、半極性面においては、酸素とガリウムとの結合を切断することは容易ではない。このように、金属／半導体の界面における酸素濃度の低減は、窒化ガリウム系半導体層の半極性面に固有の性質と深く関連していると考えられる。
　本発明は、このような事情を鑑みて為されたものであり、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法を提供することを目的とする。また、本発明は、良好なオーミック接触を有するIII族窒化物半導体発光素子を提供することを目的とする。
　本発明の一側面は、III族窒化物半導体発光素子を製造する方法である。この方法は、（ａ）真空チャンバ内において摂氏３００度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす工程と、（ｂ）前記真空チャンバ内において前記エピタキシャル基板の主面に電極のための導電膜を成膜して、基板生産物を形成する工程とを備える。前記エピタキシャル基板の前記主面は、窒化ガリウム系半導体からなる半極性を有し、前記エピタキシャル基板は、III族窒化物半導体からなる活性層を含む。
　この製造方法によれば、真空チャンバ内において摂氏３００度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす。このさらす工程に先立ってエピタキシャル基板のIII族窒化物半導体の表面に酸化物が形成されているけれども、さらす工程においてガリウムが窒化ガリウム系半導体の半極性主面へ供給されて半極性主面の表面にあるガリウム酸化物は還元されて、融点の低いガリウム酸化物に改質される。このときの反応は次のように表される。
Ga2O3　+　4Ga　→　3Ga2O。
このガリウム酸化物Ga2Oは、その融点に応じてさらす工程における基板温度の作用により、窒化ガリウム系半導体から真空チャンバの中空内に放出される。これ故に、半極性主面が電極膜と接合を形成することに先立って、酸素との結合性に富む半極性主面へのガリウム照射により半極性主面付近における酸素濃度を低減できる。したがって、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造できる。
　本発明の一側面に係る製造方法は、基板の主面の上に半導体領域を成長して、前記エピタキシャル基板を形成する工程を更に備えることができる。前記基板の前記主面はIII族窒化物半導体からなる。前記半導体領域は、第１導電型のIII族窒化物半導体層、前記活性層、及び第２導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することが良い。
　この製造方法によれば、傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。
　本発明の一側面に係る製造方法では、前記エピタキシャル基板は、前記活性層の上に設けられたｐ型窒化ガリウム系半導体層を含み、前記ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、前記ｐ型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記主面を構成することが良い。
　この製造方法によれば、ｐ型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。
　本発明の一側面に係る製造方法では、前記導電膜は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含むことが良い。この製造方法では、Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlの少なくともいずれかを含むことが良い。
　本発明の一側面に係る製造方法では、前記基板温度は、前記エピタキシャル基板の形成における成膜温度のうちの最低温度以下であることが良い。この製造方法によれば、さらす工程における改質処理により生じる可能性のある活性層への熱ストレスを低減できる。
　本発明の一側面に係る製造方法では、前記最低温度は摂氏９００度以下であることが良い。この製造方法によれば、ガリウム酸化物が様々な融点を有することを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Ｇａ２Ｏ３は比較的高い融点（例えば摂氏１７２５度、１気圧、ＲＴ）を有するが、Ｇａ２Ｏは比較的低い融点（例えば摂氏５００度、１×１０－６Ｔｏｒｒ）を有する。
　本発明の一側面に係る製造方法では、前記活性層はＩｎＧａＮ層を含み、前記エピタキシャル基板の前記基板温度は、前記活性層の前記ＩｎＧａＮ層の成長温度以下であることが良い。この製造方法によれば、活性層のＩｎＧａＮ層の品質が、さらす工程における熱処理により低下することを避けることができる。
　本発明の一側面に係る製造方法は、前記基板生産物を前記真空チャンバから取り出した後に、前記電極にパターン形成を行う工程を更に備えることができる。当該方法は、前記導電膜を成膜した後に前記電極のためのアロイを行わないことが良い。この製造方法によれば、電極のためのアロイを行わないようにもできる。
　本発明の一側面に係る製造方法では、前記基板の前記III族窒化物半導体はＧａＮであることが良い。また、本発明の一側面に係る製造方法では、前記エピタキシャル基板の前記主面はＧａＮからなることが良い。
　本発明の一側面に係る製造方法は、前記エピタキシャル基板を前記真空チャンバ内に配置した後に前記活性層の上にIII族窒化物半導体の成膜を行って、前記エピタキシャル基板を形成する工程を更に備えることができる。この製造方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。
　本発明の一側面に係る製造方法では、前記エピタキシャル基板をガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく、前記導電膜の成膜を行うことが良い。この製造方法によれば、改質により提供された半極性面の上にオーミック電極を形成できる。
　本発明の一側面に係る製造方法では、前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが良い。この角度範囲での半極性面は酸化されやすいステップを有する。
　本発明の一側面に係る製造方法では、前記導電膜が接触を成す窒化ガリウム系半導体層における酸素濃度は、１×１０１８ｃｍ－３以下であることができる。この製造方法によれば、電極が接合を成す窒化ガリウム系半導体領域の酸素濃度を低減できる。
　本発明の別の側面に係るIII族窒化物半導体発光素子は、（ａ）第１導電型III族窒化物半導体層と、（ｂ）前記第１導電型III族窒化物半導体層の主面の上に設けられた活性層と、（ｃ）前記活性層の主面の上に設けられたIII族窒化物半導体層と、（ｄ）前記III族窒化物半導体層と接合を成す電極とを備える。前記III族窒化物半導体層は第２導電型を有し、前記接合は、前記第１導電型III族窒化物半導体層のｃ軸に直交する基準面に対して傾斜している。
　このIII族窒化物半導体発光素子によれば、上記の接合が第１導電型III族窒化物半導体層のｃ軸に直交する基準面に対して傾斜しているので、電極は第２のIII族窒化物半導体層の半極性面に接合する。この半極性面に電極が接合を成すので、この接合は良好なオーミック特性を示す。
　本発明の別の側面に係るIII族窒化物半導体発光素子では、前記接合は、前記基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することができる。このIII族窒化物半導体発光素子によれば、１０度以上８０度以下の範囲の角度で傾斜する半極性面は、ｃ面（極性面）に比べて容易に酸化されるので、上記側面が良い。
　本発明の別の側面に係るIII族窒化物半導体発光素子は、前記電極は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含むことができる。このIII族窒化物半導体発光素子では、Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlの少なくともいずれかを含むことが良い。
　本発明の別の側面に係るIII族窒化物半導体発光素子は、III族窒化物半導体からなる主面を有する支持基体を更に備えることができる。前記支持基体の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、前記第１導電型III族窒化物半導体層、前記活性層、及び前記III族窒化物半導体層は、前記支持基体の前記主面の法線の方向に配列される。
　このIII族窒化物半導体発光素子によれば、１０度以上８０度以下の範囲の角度で傾斜した半極性面上に順に配列された半導体層を含む半導体積層の半極性上面に良好なオーミック接触が提供される。
　本発明の別の側面に係るIII族窒化物半導体発光素子では、前記支持基体の前記III族窒化物半導体はＧａＮであることが良い。また、本発明の別の側面に係るIII族窒化物半導体発光素子では、前記III族窒化物半導体層の主面はＧａＮからなることが良い。
　本発明の別の側面に係るIII族窒化物半導体発光素子では、前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、360ｎｍ以上600ｎｍ以下の波長範囲にピーク発光波長を有するように設けられる。
　このIII族窒化物半導体発光素子によれば、360ｎｍ以上600ｎｍ以下の波長範囲における駆動電圧を下げることができる。
　本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の良好な実施の形態の以下の詳細な記述から、より容易に明らかになる。
　以上説明したように、本発明の一側面によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法が提供される。また、本発明の別の側面によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子が提供される。
図１は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。 図２は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。 図３は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。 図４は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。 図５は、ＧａＮ領域と金属（金）との界面付近の透過型電子顕微鏡（ＴＥＭ）像を示す図面である。 図６は、電極形成のための下地の窒化ガリウム系半導体領域における酸素濃度を二次イオン質量分析（ＳＩＭＳ）法で測定した結果を示す図面である。 図７は、電流－電圧特性を示す図面である。
　本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII族窒化物半導体発光素子を製造する方法、及びIII族窒化物半導体発光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
　図１～図４は、本実施の形態に係るIII族窒化物半導体発光素子を製造する方法における主要な工程を模式的に示す図面である。図１の（ａ）部に示されるように、工程Ｓ１０１では基板１１を準備する。基板１１は、III族窒化物半導体からなる主面１１ａを有する。主面１１ａは、III族窒化物半導体のｃ軸の方向に延在する基準軸（ベクトルＶＣによって示される）に直交する平面に対して傾斜し、これ故に、半極性を示す。基板１１のIII族窒化物半導体は、例えばＧａＮ等からなることができる。
　図１の（ｂ）部に示されるように、工程Ｓ１０２では、半導体発光素子のための半導体積層１３を成長炉１０ａで基板１１上に成長して、エピタキシャル基板Ｅを形成する。引き続き一実施例を説明する。基板１１を成長炉１０ａに配置した後に、成長炉１０ａにアンモニア及び水素を供給して基板１１の主面１１ａのサーマルクリーニングを行う。この後に、成長炉１０ａにおいて、基板１１の主面１１ａ上に順に複数のIII族窒化物半導体層を成長する。成長炉１０ａに成長法としては、例えば有機金属気相成長法が使用可能である。
　半導体積層１３は、ｎ型III族窒化物半導体領域１５といった第１導電型のIII族窒化物半導体層、活性層１７、及びｐ型III族窒化物半導体領域１９といった第２導電型のIII族窒化物半導体層を含む。ｎ型III族窒化物半導体領域１５は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、等からなることができる。ｐ型III族窒化物半導体領域１９は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、等からなることができ、また電子ブロック層２７及びｐ型クラッド層２９を含むことができる。ｐ型III族窒化物半導体領域１９は、必要な場合にはｐ型コンタクト層を含むことができる。活性層１７は例えば量子井戸構造２１を有しており、量子井戸構造２１は、交互に配列された障壁層２３及び井戸層２５を含むことができる。障壁層２３のバンドギャップは井戸層２５のバンドギャップより大きい。障壁層２３は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができ、井戸層２５は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができる。
　工程Ｓ１０２において基板１１の主面１１ａの上に半導体積層１３を成長してエピタキシャル基板を形成することにおいて、基板１１の主面１１ａは、該III族窒化物半導体のｃ軸に沿って延びる基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜することが良い。また、エピタキシャル基板Ｅの主面は、基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜することが良い。これらの傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。
　エピタキシャル基板Ｅの主面における傾斜角は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが良い。この角度範囲での半極性面は酸化されやすいステップを有する。
　図１の（ｃ）部に示されるように、工程Ｓ１０３では、エピタキシャル基板Ｅを成長炉１０ａから取り出すと、酸素を含む大気にエピタキシャル基板Ｅがさらされる。この結果、エピタキシャル基板Ｅの表面に露出された窒化ガリウム系半導体面に自然酸化物の酸化ガリウム１２が形成される。
　成長炉１０ａからエピタキシャル基板Ｅを取り出した後に、図２の（ａ）部に示されるように、工程Ｓ１０４では処理装置１０ｂにエピタキシャル基板Ｅを配置する。
　次いで、図２の（ｂ）部に示されるように、工程Ｓ１０５では、エピタキシャル基板Ｅを処理装置１０ｂで加熱する。加熱の条件の一例では、加熱温度は例えば摂氏７５０度であり、熱処理時間は30分であり、熱処理の雰囲気は例えばGa雰囲気である。この温度範囲は例えば摂氏３００度以上であることができ、この温度以下である場合，Ga酸化物Ga2O3がより蒸気圧の高いGa2Oに還元されないからである。また、この温度範囲は例えば摂氏９００度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。熱処理の雰囲気は例えばGa雰囲気であることができる。
　エピタキシャル基板Ｅの加熱の後に、真空を破ることなく、図２の（ｃ）部に示されるように、工程Ｓ１０６では、ガリウムを含む雰囲気を処理装置１０ｂのチャンバ内に形成して、この雰囲気にエピタキシャル基板Ｅの表面１３ａをさらす。この処理の雰囲気は、窒化ガリウム系半導体の成長を避けるために雰囲気は窒素を含まないことが良い。この処理における基板温度の範囲は例えば摂氏３００度以上であることができ、この温度以下である場合，Ga酸化物Ga2O3がより蒸気圧の高いGa2Oに還元されないからである。また、この温度範囲は例えば摂氏９００度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。この熱処理のための持続時間は例えば30分である。
　この加熱工程及びさらす工程のための基板温度は、エピタキシャル基板Ｅの形成における成膜温度のうちの最低温度以下であることが良く、加熱工程及びさらす工程における改質処理により生じる可能性のある活性層への熱ストレスを低減できる。活性層はＩｎＧａＮ層を含むとき、エピタキシャル基板Ｅの基板温度は、例えば、活性層のＩｎＧａＮ井戸層の成長温度以下であることが良く、活性層のＩｎＧａＮ層の品質が、加熱工程及びさらす工程における熱処理により低下することを避けることができる。
　この工程の一実施例では、エピタキシャル基板Ｅの表面１３ａをさらすことは、ガリウムフラックス３１を表面１３ａに照射することによって可能である。
　ガリウムと酸素との化合物には様々な形態がある。そして、ガリウム酸化物が様々な融点を有する。この融点の違いを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Ｇａ２Ｏ３の融点（例えば摂氏１７２５度、１気圧、ＲＴ）は比較的高いが、Ｇａ２Ｏの融点（例えば摂氏５００度、１×１０－６Ｔｏｒｒ）は比較的低い。
　これまでの工程では、エピタキシャル基板Ｅを処理装置１０ｂの真空チャンバ内に配置した後に、加熱及びＧａ照射による改質処理を行ってきた。この後に、必要な場合には、図３の（ａ）部に示されるように、工程Ｓ１０７では、真空を破ることなく、処理装置１０ｂの真空チャンバにおいて、活性層１７を含む半導体積層１３の上に窒化ガリウム系半導体層３３を成長して、新たなエピタキシャル基板Ｅ２を形成することができる。この方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。
　窒化ガリウム系半導体層３３の上には、後の工程おいて電極のための金属が堆積されるので、窒化ガリウム系半導体層３３には所望の導電型のドーパント、例えばマグネシウム、亜鉛といったｐ型ドーパントを添加することが良い。ｐ型ドーパント濃度は例えば1×1016ｃｍ－３以上1×1021ｃｍ－３以下であることができる。この製造方法によれば、ｐ型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。
　ガリウム雰囲気を除いた後に、図３の（ｂ）部に示されるように、工程Ｓ１０７では、真空を破ることなく、処理装置１０ｂの真空チャンバにおいてエピタキシャル基板Ｅ２の主面に電極のための導電膜３５を成膜して、基板生産物ＳＰを形成する。
　この製造方法によれば、処理装置１０ｂの真空チャンバ内において摂氏３００度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板Ｅをガリウム雰囲気にさらす。このさらす工程に先立ってエピタキシャル基板ＥのIII族窒化物半導体の表面に酸化ガリウムGa2O3が形成されているけれども、さらす工程においてガリウムが窒化ガリウム系半導体半極性主面１３ａへ供給されて酸化ガリウムGa2O3は改質されて、半極性主面では融点の低いＧａ酸化物Ga2Oに改質される。このＧａ酸化物Ga2Oは、その融点に応じて、さらす工程における基板温度の作用により成長炉１０ａの真空チャンバの中空内に窒化ガリウム系半導体表面から放出される。これ故に、半極性主面１３ａが電極膜と接合を形成することに先立って、酸素との結合性に富む半極性主面１３ａへのＧａ照射により半極性主面付近における酸素濃度を低減できる。したがって、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造できる。
　本実施の形態では、エピタキシャル基板Ｅをガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく、導電膜３５といった金属の成膜を行ってもよい。この方法によれば、改質により提供された半極性面１３ａの上にオーミック電極を形成できる。
　導電膜３５は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含むことが良い。この製造方法では、Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlの少なくともいずれかを含むことが良い。
　図３の（ｃ）部に示されるように、工程Ｓ１０９において、エピタキシャル基板Ｅ２を処理装置１０ｂから取り出すと、酸素を含む大気にエピタキシャル基板Ｅ２がさらされる。しかしながら、窒化ガリウム系半導体からなる半極性面は既に導電膜３５で覆われているので、基板生産物ＳＰの表面には、金属膜が露出されている。処理装置１０ｂから取り出した基板生産物ＳＰは、図３の（ｃ）部に示されるように、酸素を含む大気中に置かれる。
　基板生産物ＳＰを処理装置１０ｂの真空チャンバから取り出した後に、図４の（ａ）部に示されるように、工程Ｓ１１０では、導電膜３５にパターン形成を行って、電極３７を形成する。当該方法は、導電膜３５を成膜した後に電極３７のためのアロイを行わない。電極３７のためのアロイを行わないことにより、加熱による電極劣化や電極と半導体の界面異常を防ぐという利点がある。
　図４の（ｂ）部に示されるように、工程Ｓ１１１では、基板１１の裏面１１ｂに電極３９を形成する。電極３９の形成に先立って、所望の厚さを得るために基板１１の裏面を研磨して、研磨された裏面を形成することができる。これらの工程により、基板生産物ＳＰ３が作製される。
　この後に、基板生産物ＳＰ３の分離を行って、III族窒化物半導体発光素子４１を得る。III族窒化物半導体発光素子４１は、第１導電型III族窒化物半導体層４３と、第１導電型III族窒化物半導体層４３の主面の上に設けられた活性層４５と、活性層４５の主面の上に設けられた第１のIII族窒化物半導体層４９と、第１のIII族窒化物半導体層４９の主面の上に設けられる第２のIII族窒化物半導体層５１と、第２のIII族窒化物半導体層５１の主面の上に設けられる電極５３とを備える。第２のIII族窒化物半導体層５１は第１のIII族窒化物半導体層４９に第１の接合Ｊ１を成す。電極５３と、第２のIII族窒化物半導体層５１と第２の接合Ｊ２を成す。
　第１及び第２の接合Ｊ１、Ｊ２は、第１導電型III族窒化物半導体層４３のｃ軸ＶＣ４３に直交する基準面に対して傾斜する。活性層４５の主面は、第１導電型III族窒化物半導体層４３のｃ軸ＶＣ４３に直交する基準面に対して傾斜する。活性層４５を構成する井戸層４５ｂ及び障壁層４５ａは、第１導電型III族窒化物半導体層４３のｃ軸ＶＣ４３に直交する基準面に対して傾斜する平面に沿って延在する。第１及び第２のIII族窒化物半導体層４９、５１は第２導電型を有する。
　このIII族窒化物半導体発光素子４１によれば、第２の接合Ｊ２がｃ軸ＶＣ４３に直交する基準面に対して傾斜しているので、電極５３は第２のIII族窒化物半導体層５１の半極性面に接合する。この半極性面５１ａに電極５３が接合を成すので、第２の接合Ｊ２は良好なオーミック特性を示す。
　第１及び第２の接合Ｊ１、Ｊ２は、主面５５ａに対して実質的に平行であり、第１及び第２の接合Ｊ１、Ｊ２は、基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することが良い。
　III族窒化物半導体発光素子４１は、支持基体５５を更に備えることができ、支持基体５５はIII族窒化物半導体からなる主面５５ａを有する。支持基体５５の主面５５ａは、該III族窒化物半導体のｃ軸ＶＣ５５に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する。III族窒化物半導体層４３、活性層４５、第１のIII族窒化物半導体層４９、及び第２のIII族窒化物半導体層５１は、支持基体５５の主面５５ａの法線Ｎｘの方向に配列される。
　支持基体５５の主面５５ａは、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが良い。この角度範囲での半極性面は酸化されやすいステップを有する。
　良好なオーミック性を得るために、第２のIII族窒化物半導体層５１における酸素濃度は１×１０１８ｃｍ－３以下であることが良い。
　活性層４５は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、活性層４５は例えば５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長を有するように設けられる。
　図５は、ＧａＮ領域と電極（金属）との界面付近の透過型電子顕微鏡（ＴＥＭ）像を示す図面である。図５の（ａ）部を参照すると、ｃ面上に金（Ａｕ）膜を形成した際に形成される接合を示す。図５の（ｂ）部を参照すると、｛２０－２１｝面上に金膜を形成した際に形成される接合を示す。図５の（ｂ）部の接合には、金（Ａｕ）と｛２０－２１｝－ＧａＮとの界面に暗く写る層が観察され、この暗層は、図５の（ｂ）部における界面の暗層に比べて厚い。この暗層は、界面における酸化物を示している。図５から理解されるように、半極性面では酸化物層がｃ面に比べて厚い。
　（実施例１）
図６は、電極形成のための下地の窒化ガリウム系半導体領域における酸素濃度を二次イオン質量分析（ＳＩＭＳ）法で測定した結果を示す図面である。二次イオン質量分析の評価のために、以下のデバイス構造が準備された。横軸の左側から右側（深さ０．３μｍから０．７μｍの方向）の方法に以下の層が｛２０－２１｝ＧａＮ基板上に順に配列される。
ud-GaN：630nm。
p-GaN：50nm。
p-GaN：400nm。
n-GaN：1000nm。
図６に示された破線ＪＣ線までのエピタキシャル基板を準備する。エピタキシャル基板は、｛２０－２１｝ＧａＮ基板、ｎ型ＧａＮ層（１０００ｎｍ）、ｐ型ＧａＮ層（４００ｎｍ）、ｐ型ＧａＮ層（５０ｎｍ）を含む。ｎ型ＧａＮ層（１０００ｎｍ）、ｐ型ＧａＮ層（４００ｎｍ）、及びｐ型ＧａＮ層（５０ｎｍ）は｛２０－２１｝ＧａＮ基板上に成長される。ｐ型ＧａＮ層（５０ｎｍ）の表面は、酸素を含む大気にさらされる。上記の構造を有するエピ基板Ａ１、Ａ２を準備した。分子エピタキシ（ＭＢＥ）装置にエピ基板Ａ１を配置した後に、Ｇａフラックスを照射することなく、ｐ型ＧａＮ層（５０ｎｍ）上にアンドープＧａＮ（６３０ｎｍ）層をＭＢＥ法で成長してエピ基板Ｂ１を形成した。また、分子エピタキシ（ＭＢＥ）装置にエピ基板Ａ２を配置した後に、Ｇａフラックスを照射した後に続けてｐ型ＧａＮ層（５０ｎｍ）上にアンドープＧａＮ（６３０ｎｍ）層をＭＢＥ法で成長してエピ基板Ｂ２を形成した。
　ガリウム照射の条件例は以下のものである。
基板温度：摂氏７５０度。
Ｇａフラックス量：１．４×１０－６Ｔｏｒｒ（１Ｔｏｒｒは１３３．３２２パスカルで換算される）。
照射時間：３０分。
　図６を参照すると、Ｇａフラックス照射無しの測定結果Ｂ１の表面には、ＳＩＭＳ分析において酸素ピーク（１×１０１９ｃｍ－３を超え１×１０２０ｃｍ－３に近いピーク値）と、ＭＢＥ法で成長されたＧａＮ層において平坦な酸素濃度（１×１０１８ｃｍ－３より大きな定常値）が観察される。
　また、図６を参照すると、Ｇａフラックス照射有りの測定結果Ｂ２の表面には、ＳＩＭＳ分析において酸素ピークは全く観察されず、測定結果Ｂ１における酸素ピーク（１×１０１９ｃｍ－３を超え１×１０２０ｃｍ－３に近いピーク値）は消失している。
　図６の結果は、Ｇａフラックスの照射を行うことにより、酸素を含む大気に触れることにより形成されたガリウム酸化物を低減できることを示す。Ｇａフラックスの照射に引き続いて導電膜を形成することにより、ガリウム酸化物の量が低減された半極性面に、電極のための導電膜を形成できる。また、Ｇａフラックスの照射に引き続いて窒化ガリウム系半導体膜を形成することにより、この半導体膜中の酸素濃度を低減でき、低い酸素濃度の窒化ガリウム系半導体膜の半極性面に、電極のための導電膜を形成できる。
　図７は、電流－電圧特性を示す図面である。図７の（ａ）部は、測定に用いたデバイス構造を示す。エピタキシャル基板は、｛２０－２１｝ＧａＮ基板、ｎ型ＧａＮ層（１０００ｎｍ）、ｐ型ＧａＮ層（４００ｎｍ）、第１ｐ型ＧａＮ層（５０ｎｍ）及び第２ｐ型ＧａＮ層（５０ｎｍ）を含む。ｎ型ＧａＮ層（１０００ｎｍ）、ｐ型ＧａＮ層（４００ｎｍ）、第１ｐ型ＧａＮ層（５０ｎｍ）及び第２ｐ型ＧａＮ層（５０ｎｍ）は｛２０－２１｝ＧａＮ基板上に成長される。第１ｐ型ＧａＮ層（５０ｎｍ）の表面は、酸素を含む大気にさらされる。第１ｐ型ＧａＮ層（５０ｎｍ）上に、Ｇａフラックスを照射することなく、ＭＢＥ装置を用いて第２ｐ型ＧａＮ層（５０ｎｍ）を成長すると共に、第２ｐ型ＧａＮ層（５０ｎｍ）上に金電極を形成して基板生産物Ｃ１を作製した。また、ＭＢＥ装置を用いてＧａフラックスを照射した後に、続けて第２ｐ型ＧａＮ層（５０ｎｍ）を成長すると共に、第２ｐ型ＧａＮ層（５０ｎｍ）上に金電極を形成して基板生産物Ｃ２を作製した。厚さ２０００ｎｍの金電極を含む上記の構造を有する基板生産物Ｃ１、Ｃ２を作製した。
　図７の（ｂ）部に示されるように、Ｇａフラックスの適用により、オーミック特性の改善及び駆動電圧の低減が可能であることが理解される。本実施の形態によれば、接触抵抗は1×１０－３Ω・ｃｍ２以下である。なお、金の反応性は低く、これ故に金電極の利用は、酸化膜の影響の調査に良い。したがって、電極の材料としては金に限定されることはない。
　電極が接合する窒化ガリウム系半導体における酸素プロファイルは、Ｇａ照射によって変化する。具体的には、Ｇａ照射によって電極／半導体膜界面における酸化膜の量が低減される。本明細書に開示された実験の他に様々な実験を行っており、これらの実験結果を含めて、金属／半導体の界面における酸素濃度は、該金属が接合する窒化ガリウム系半導体層の内部（界面から100ｎｍの深さ）における酸素濃度の１０倍以下である。半導体層の種類は変化していない。
　（実施例２）
発明者らは、Ｇａ照射における真空度と基板温度との関係をシミュレーションにより見積もった。シミュレーションはOutotec　Research　Oy社製HSC　Chemistryという化学反応／平衡の計算ソフトウェアを利用して導出した。見積もりを以下に示す。
雰囲気圧力、加熱温度（摂氏）。
7.50E-02、摂氏1070度以上。
7.50E-03、摂氏860度以上。
7.50E-04、摂氏710度以上。
7.50E-05、摂氏610度以上。
7.50E-06、摂氏540度以上。
7.50E-07、摂氏490度以上。
7.50E-08、摂氏450度以上。
7.50E-09、摂氏400度以上。
7.50E-10、摂氏370度以上。
7.50E-11、摂氏340度以上。
7.50E-12、摂氏310度以上。
7.50E-13、摂氏290度以上。
表示「7.50E-13」は“７．５０×１０－１３”を示す。この見積もりによれば、Ｇａ照射中における真空度の値を小さくする（高真空）につれて、基板温度を小さくできる。
　好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
　以上説明したように、本実施の形態によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子を製造する方法が提供される。また、本実施の形態によれば、良好なオーミック接触を有するIII族窒化物半導体発光素子が提供される。
１０ａ…成長炉、１０ｂ…処理装置、１１…基板、１２…自然酸化物酸化ガリウム、１３…半導体積層、１３ａ…半導体積層の表面、Ｅ、Ｅ２…エピタキシャル基板、１５…ｎ型III族窒化物半導体領域、１７…活性層、１９…ｐ型III族窒化物半導体領域、２１…量子井戸構造、２３…障壁層、２５…井戸層、２７…電子ブロック層、２９…ｐ型クラッド層、３１…ガリウムフラックス、３３…窒化ガリウム系半導体層、３５…導電膜、ＳＰ３…基板生産物、４１…III族窒化物半導体発光素子、４３…第１導電型III族窒化物半導体層、４５…第１導電型III族窒化物半導体層、４７…活性層、４９…第１のIII族窒化物半導体層、５１…第２のIII族窒化物半導体層、５３…電極、Ｊ１、Ｊ２…接合、５５…支持基体。

Claims (20)

  1. 　III族窒化物半導体発光素子を製造する方法であって、
    　真空チャンバ内において摂氏３００度以上の基板温度で、III族窒化物半導体の成膜を行わずにエピタキシャル基板をガリウム雰囲気にさらす工程と、
    　前記真空チャンバ内において前記エピタキシャル基板の主面に電極のための導電膜を成膜して、基板生産物を形成する工程と、
    を備え、
    　前記エピタキシャル基板の前記主面は、窒化ガリウム系半導体からなる半極性を有し、
    　前記エピタキシャル基板は、III族窒化物半導体からなる活性層を含む、III族窒化物半導体発光素子を製造する方法。
  2. 　基板の主面の上に半導体領域を成長して、前記エピタキシャル基板を形成する工程を更に備え、
    　前記基板の前記主面はIII族窒化物半導体からなり、
    　前記半導体領域は、第１導電型のIII族窒化物半導体層、前記活性層、及び第２導電型のIII族窒化物半導体層を含み、
    　前記エピタキシャル基板は前記基板を含み、
    　前記基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、
    　前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する、請求項１に記載されたIII族窒化物半導体発光素子を製造する方法。
  3. 　前記エピタキシャル基板は、前記活性層の上に設けられたｐ型窒化ガリウム系半導体層を含み、
    　前記ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、
    　前記ｐ型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記主面を構成する、請求項１又は請求項２に記載されたIII族窒化物半導体発光素子を製造する方法。
  4. 　前記導電膜は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含む、請求項１～請求項３のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  5. 　前記基板温度は、前記エピタキシャル基板の形成における成膜温度のうちの最低温度以下である、請求項１～請求項４のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  6. 　前記基板温度は摂氏９００度以下である、請求項１～請求項５のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  7. 　前記活性層はＩｎＧａＮ層を含み、
    　前記エピタキシャル基板の前記基板温度は、前記活性層の前記ＩｎＧａＮ層の成長温度以下である、請求項１～請求項６のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  8. 　前記基板生産物を前記真空チャンバから取り出した後に、前記電極にパターン形成を行う工程を更に備え、
    　当該方法は、前記導電膜を成膜した後に前記電極のためのアロイを行わない、請求項１～請求項７のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  9. 　前記基板の前記III族窒化物半導体はＧａＮであり、
    　前記エピタキシャル基板の前記主面はＧａＮからなる、請求項１～請求項８のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  10. 　前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜する、請求項１～請求項９のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  11. 　前記導電膜の成膜は、前記エピタキシャル基板をガリウム雰囲気にさらした後に、III族窒化物半導体の成膜を行うことなく行われる、請求項１～請求項１０のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  12. 　前記エピタキシャル基板をガリウム雰囲気にさらした後に前記真空チャンバ内において前記活性層の上に窒化ガリウム系半導体の成膜を行う工程を更に備える、請求項１～請求項１１のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  13. 　前記導電膜が接触を成す窒化ガリウム系半導体層における酸素濃度は、１×１０１８ｃｍ－３以下である、請求項１～請求項１１のいずれか一項に記載されたIII族窒化物半導体発光素子を製造する方法。
  14. 　III族窒化物半導体発光素子であって、
    　第１導電型III族窒化物半導体層と、
    　前記第１導電型III族窒化物半導体層の主面の上に設けられた活性層と、
    　前記活性層の主面の上に設けられたIII族窒化物半導体層と、
    　前記III族窒化物半導体層と接合を成す電極と、
    を備え、
    　前記III族窒化物半導体層は第２導電型を有し、
    　前記接合は、前記第１導電型III族窒化物半導体層のｃ軸に直交する基準面に対して傾斜している、III族窒化物半導体発光素子。
  15. 　前記接合は、前記ｃ軸の方向に沿って延在する基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する、請求項１４に記載されたIII族窒化物半導体発光素子。
  16. 　前記電極は，Au，Pd，Ni，Rh，Al，Ti，Zn，Cu，In，Ta，Pt，Tlのいずれかを含む、請求項１４又は請求項１５に記載されたIII族窒化物半導体発光素子。
  17. 　III族窒化物半導体からなる主面を有する支持基体を更に備え、
    　前記支持基体の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、
    　前記第１導電型III族窒化物半導体層、前記活性層、及び前記III族窒化物半導体層は、前記支持基体の前記主面の法線の方向に配列される、請求項１４～請求項１６のいずれか一項に記載されたIII族窒化物半導体発光素子。
  18. 　前記支持基体の前記III族窒化物半導体はＧａＮであり、
    　前記III族窒化物半導体層の主面はＧａＮからなる、請求項１４～請求項１７のいずれか一項に記載されたIII族窒化物半導体発光素子。
  19. 　前記III族窒化物半導体層における酸素濃度は、１×１０１８ｃｍ－３以下である、請求項１４～請求項１８のいずれか一項に記載されたIII族窒化物半導体発光素子。
  20. 　前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含む、請求項１４～請求項１９のいずれか一項に記載されたIII族窒化物半導体発光素子。
PCT/JP2011/069488 2010-09-08 2011-08-29 Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子 WO2012032960A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011800434749A CN103098241A (zh) 2010-09-08 2011-08-29 Iii族氮化物半导体发光元件的制造方法及iii族氮化物半导体发光元件
US13/821,857 US20130207076A1 (en) 2010-09-08 2011-08-29 Method for fabricating group iii nitride semiconductor light emitting device, and group iii nitride semiconductor light emitting device
EP11823436.8A EP2615651A4 (en) 2010-09-08 2011-08-29 PROCESS FOR PRODUCING GROUP III NITRIDE SEMICONDUCTOR ELECTROLUMINESCENT ELEMENT AND GROUP III NITRIDE SEMICONDUCTOR ELECTROLUMINESCENT ELEMENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010201116A JP5136615B2 (ja) 2010-09-08 2010-09-08 Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP2010-201116 2010-09-08

Publications (1)

Publication Number Publication Date
WO2012032960A1 true WO2012032960A1 (ja) 2012-03-15

Family

ID=45810562

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/069488 WO2012032960A1 (ja) 2010-09-08 2011-08-29 Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子

Country Status (6)

Country Link
US (1) US20130207076A1 (ja)
EP (1) EP2615651A4 (ja)
JP (1) JP5136615B2 (ja)
CN (1) CN103098241A (ja)
TW (1) TW201232810A (ja)
WO (1) WO2012032960A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
US10475930B2 (en) * 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148342A (ja) * 1995-11-21 1997-06-06 Sony Corp Ｉｉ−ｖｉ族化合物半導体の成長方法
JP2002141283A (ja) * 2000-08-08 2002-05-17 Matsushita Electric Ind Co Ltd 半導体基板、その製造方法、半導体装置及びパターン形成方法
JP2008507842A (ja) * 2004-07-23 2008-03-13 グァンジュ インスティチュート オブ サイエンス アンド テクノロジー トップエミット型窒化物系発光素子及びその製造方法
JP2008300421A (ja) 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族窒化物半導体の製造方法およびｉｉｉ−ｖ族窒化物半導体
JP2010123920A (ja) * 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177134A (ja) * 1997-12-15 1999-07-02 Sharp Corp 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
US6853663B2 (en) * 2000-06-02 2005-02-08 Agilent Technologies, Inc. Efficiency GaN-based light emitting devices
JP4593067B2 (ja) * 2002-10-31 2010-12-08 古河電気工業株式会社 半導体材料の積層構造の製造方法
KR100707167B1 (ko) * 2003-07-11 2007-04-13 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2008227540A (ja) * 2003-12-03 2008-09-25 Sumitomo Electric Ind Ltd 発光装置
JP2006253500A (ja) * 2005-03-11 2006-09-21 Kanagawa Acad Of Sci & Technol 固体表面の酸素除去方法、結晶成長方法、半導体製造方法及び半導体装置
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148342A (ja) * 1995-11-21 1997-06-06 Sony Corp Ｉｉ−ｖｉ族化合物半導体の成長方法
JP2002141283A (ja) * 2000-08-08 2002-05-17 Matsushita Electric Ind Co Ltd 半導体基板、その製造方法、半導体装置及びパターン形成方法
JP2008507842A (ja) * 2004-07-23 2008-03-13 グァンジュ インスティチュート オブ サイエンス アンド テクノロジー トップエミット型窒化物系発光素子及びその製造方法
JP2008300421A (ja) 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族窒化物半導体の製造方法およびｉｉｉ−ｖ族窒化物半導体
JP2010123920A (ja) * 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JIN-KUO HO ET AL.: "Low-resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films", JOURNAL OF APPLIED PHYSICS, vol. 86, no. 8, 1999, XP012048827, DOI: doi:10.1063/1.371392
See also references of EP2615651A4 *

Also Published As

Publication number Publication date
EP2615651A4 (en) 2015-02-25
JP5136615B2 (ja) 2013-02-06
US20130207076A1 (en) 2013-08-15
JP2012059891A (ja) 2012-03-22
CN103098241A (zh) 2013-05-08
TW201232810A (en) 2012-08-01
EP2615651A1 (en) 2013-07-17

Similar Documents

Publication Publication Date Title
US8283677B2 (en) Nitride semiconductor light-emitting device
JP4023121B2 (ja) ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
WO2006109760A1 (ja) 半導体素子およびその製造方法
JP5440674B1 (ja) Ｌｅｄ素子及びその製造方法
JPH11177134A (ja) 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
JP5749888B2 (ja) 半導体素子及び半導体素子を作製する方法
JP2001015852A (ja) ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法
JP5136615B2 (ja) Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP6002109B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
US8415707B2 (en) Group III nitride semiconductor device
JP5685555B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
WO2007119919A1 (en) Iii-nitride semiconductor light emitting device and method for manufacturing the same
JP5482771B2 (ja) Ｉｉｉ族窒化物半導体発光素子を製造する方法
KR101528098B1 (ko) 전자 빔 빗각 증착과 열처리를 이용하는 질화갈륨 계열 발광 다이오드 제조 방법
JP2012142366A (ja) 半導体デバイスの製造方法およびエピタキシャル成長用の支持基板
JP2010245109A (ja) Ｉｉｉ族窒化物系半導体素子、及び電極を作製する方法
KR20050081208A (ko) 기판 분해 방지막을 사용한 단결정 질화물계 반도체 성장및 이를 이용한 고품위 질화물계 발광소자 제작
JP5732952B2 (ja) Ｉｉｉ族窒化物半導体素子を作製する方法
KR101026059B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2005026389A (ja) ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ
TWI273727B (en) Method of fabricating light emitting diode with low operating voltage
JPH11112104A (ja) エッチング方法および半導体素子の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180043474.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11823436

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011823436

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13821857

Country of ref document: US