WO2007129773A1 - Iii族窒化物化合物半導体積層構造体 - Google Patents

Iii族窒化物化合物半導体積層構造体 Download PDF

Info

Publication number
WO2007129773A1
WO2007129773A1 PCT/JP2007/059820 JP2007059820W WO2007129773A1 WO 2007129773 A1 WO2007129773 A1 WO 2007129773A1 JP 2007059820 W JP2007059820 W JP 2007059820W WO 2007129773 A1 WO2007129773 A1 WO 2007129773A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
compound semiconductor
nitride compound
group
structure according
Prior art date
Application number
PCT/JP2007/059820
Other languages
English (en)
French (fr)
Inventor
Hisayuki Miki
Hiromitsu Sakai
Kenzo Hanawa
Yasunori Yokoyama
Yasumasa Sasaki
Hiroaki Kaji
Original Assignee
Showa Denko K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko K.K. filed Critical Showa Denko K.K.
Priority to EP07743255.7A priority Critical patent/EP2019437B1/en
Priority to CN2007800165680A priority patent/CN101438429B/zh
Priority to US12/300,306 priority patent/US8148712B2/en
Priority to JP2008514533A priority patent/JPWO2007129773A1/ja
Publication of WO2007129773A1 publication Critical patent/WO2007129773A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Definitions

  • the present invention relates to a light-emitting diode (L E D), a laser diode (L D), an electronic device, and the like that have good crystallinity used in the manufacture of I I I groups.
  • I I Group I nitride compound semiconductor shall be represented by A 1 Ga I n N
  • the present invention relates to a group I I I nitride compound semiconductor stacked structure that can be suitably used for epitaxially growing a group I II nitride compound semiconductor crystal having good crystallinity on a sapphire substrate, and a method for manufacturing the same.
  • Group III nitride compound semiconductors have a direct transition type band gap with an energy equivalent to the visible to ultraviolet light region, and can emit light with high efficiency, so they have been commercialized as LEDs and LDs. .
  • the electronic device has the potential to obtain characteristics that cannot be obtained with conventional I I I 1-V compound semiconductors.
  • I I I 1-V compound semiconductors are not yet commercially available, and I I I 1-V compound semiconductors are generally grown by growing crystals on single crystal wafers of different materials. With such a different substrate
  • the low temperature buffer layer made of aluminum nitride (A 1 N) or A 1 G a N is disclosed in In general, a method of first depositing a layer called “3” on a substrate and epitaxially growing a group III nitride compound semiconductor crystal thereon at a high temperature has been generally performed.
  • the MO C VD method is used for film formation, as in the above-described conventional technology.
  • the MO C VD method is suitable for forming a high-quality crystal film at a high growth rate, but in order to form a film having a structure like a columnar crystal with good uniformity, a plasma such as sputtering is used.
  • the film-forming method using a metalized metal material is more suitable.
  • these documents do not describe the density of columnar crystals.
  • the sapphire, silicon, silicon carbide, zinc oxide, gallium phosphide, and arsenic are disclosed in Japanese Patent Nos. 3 4 0 8 7 3 and 3 7 0 4 9 2.
  • Examples include gallium, magnesium oxide, manganese oxide, and group III nitride compound semiconductor single crystals.
  • the sapphire a-plane substrate is described as the most suitable. Disclosure of the invention
  • An object of the present invention is to stably obtain a group III nitride compound semiconductor layer having good crystallinity by using a buffer layer whose structure is controlled when forming a group III nitride compound semiconductor layer. is there.
  • Another object of the present invention is to provide an efficient method for manufacturing a buffer layer having a controlled structure.
  • the present invention provides the following inventions.
  • a first layer made of a group III nitride compound semiconductor and a second layer made of a group III nitride compound semiconductor in contact with the first layer are provided on a substrate, and the first layer Contains columnar crystals with clear crystal interfaces
  • the group III nitride compound semiconductor forming the first layer and the group III nitride compound semiconductor forming the second layer are different materials. Any one of the above (1) to (10) The group III nitride compound semiconductor multilayer structure described. . (1 2) The group III nitride compound semiconductor multilayer structure according to the above (1 1), wherein the first layer is A 1 N and the second layer is GaN.
  • Substrate is made of sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron oxide, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium oxide
  • the above (consisting of a material selected from the group consisting of gallium, lithium aluminum oxide, neodymium gallium oxide, lanthanum strontium tantalum aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten and molybdenum ( The group III nitride compound semiconductor multilayer structure according to any one of 1) to (12).
  • a first layer made of a columnar crystal of a group III nitride compound semiconductor was formed on a substrate by activating and reacting a group III metal raw material and a gas containing nitrogen element with plasma. Then, a method for producing a group III nitride compound semiconductor multilayer structure, comprising forming a second layer made of a group III nitride compound semiconductor in contact with the first layer.
  • An III group nitride compound semiconductor light emitting device comprising the III group nitride compound semiconductor multilayer structure according to any one of the above (1) to (13).
  • a lamp comprising the group III nitride compound semiconductor light-emitting device according to (2 6) above. Since the group III nitride compound semiconductor multilayer structure of the present invention has a surface layer made of a group III nitride compound semiconductor having good crystallinity, a group III nitride compound semiconductor such as an LED manufactured using the same is manufactured. The device has good characteristics. Further, in the method for producing a Group III nitride compound semiconductor multilayer structure of the present invention, the first layer is formed by a method of activating the raw material with plasma, so that a crystal film with good uniformity can be obtained in a short time. Can improve productivity. Brief Description of Drawings
  • FIG. 1 is a schematic view showing a cross section of an epitaxy 18 having an epitaxy layer structure for a semiconductor light emitting device manufactured in Example 2 of the present invention.
  • FIG. 2 is a plan view showing the electrode structure of the semiconductor light emitting device fabricated in Example 2 of the present invention.
  • FIG. 3 is a planar TEM photograph of the first layer of the I II I nitride compound semiconductor multilayer structure produced in Example 1 of the present invention.
  • FIG. 4 is a diagram schematically showing FIG.
  • FIG. 5 is a cross-sectional TEM photograph of the I II I nitride compound semiconductor multilayer structure produced in Example 1 of the present invention.
  • FIG. 6 is a diagram schematically showing FIG.
  • FIG. 7 is a planar T EM photograph of the first layer of the I II Group nitride compound semiconductor multilayer structure produced in the comparative example of the present invention.
  • Fig. 8 is a schematic diagram of Fig. 7. BEST MODE FOR CARRYING OUT THE INVENTION
  • the group III nitride compound semiconductor multilayer structure of the present invention is used when epitaxially growing a group III nitride compound semiconductor crystal on a substrate.
  • a layer containing columnar crystals with a clear crystal interface is used as the first layer on the substrate.
  • the clear interface of the columnar crystal serves as a seed crystal for the generation of the second layer formed immediately above it, and can generate the seed crystal at an appropriate density.
  • dislocations are looped and reduced, and a good crystalline layer can be formed with low dislocations.
  • a step is generated at the interface of the columnar crystal, which becomes an active point, and it is considered that a seed crystal is generated, and a minute gap is generated at the interface portion, which becomes an active point and a seed crystal is generated.
  • the details of the mechanism by which the seed crystal is generated cannot be specified.
  • the columnar crystal having a clear crystal interface in the present invention is a crystal grain having a clear crystal interface having a cross-sectional shape based on a hexagon when viewed from a plane direction. The entire layer may be filled with this crystal grain, or it may be scattered in a layer that does not have a clear crystal interface.
  • Figure 3 shows the Group III nitride compound prepared in Example 1 of the present invention.
  • FIG. 6 is a TEM photograph of the first layer of the semiconductor multilayer structure viewed from the plane direction.
  • Fig. 4 is a schematic diagram of Fig. 3. It can be seen that crystal grains surrounded by a clear crystal interface having a cross-sectional shape based on a hexagon are scattered in a crystal layer having no clear interface.
  • the size is about 5 nm to 10 nm in diameter, and the density is about 500 mm in a square surrounded by 1 / im. (The photo shows the range of 85 nm x 120 nm, in which 47 crystal grains with clear crystal interfaces are seen.)
  • a suitable density of columnar crystals with a clear crystal interface is about 100 to 100 in a square surrounded by 1 m. If the density is higher than this, many crystal interfaces are included. This is equivalent to low crystallinity. As a result, the crystallinity of the second layer is not improved. Even at a density lower than this, the crystal interface of the second layer is not improved due to too few crystal interfaces. More preferably, it is 1 5 0 0 to 5 0 0 0 0, and particularly preferably 2 0 0 0 to 1 0 0 0 0 0.
  • FIG. 7 is a TEM photograph of the first layer of the group III nitride compound semiconductor multilayer structure fabricated in Comparative Example 1 of the present invention as seen from the plane direction, and FIG. 8 schematically shows FIG. FIG.
  • FIG. 7 shows in the TEM image shown in Fig. 7, when an A 1 N crystal layer that only contains columnar crystals with about 500 distinct interfaces in 1 m 2 is used as the first layer, A favorable crystalline first layer cannot be obtained. In severe cases, the second layer does not become Mira's surface and becomes cloudy.
  • the crystallinity of the n-type layer, light-emitting layer, and p-type layer stacked on the LED is also poor, current leakage occurs, and ESD resistance And inferior aging characteristics.
  • whether or not the columnar crystal included in the first layer is a columnar crystal having a clear interface can be determined from a planar TEM photograph.
  • the density can also be measured from planar TEM photographs.
  • a columnar crystal is a crystal that has a columnar shape as a longitudinal cross-sectional shape, but whether or not it is columnar can be determined from a cross-sectional TEM photograph.
  • Fig. 5 is a TEM photograph of the cross section of the group III nitride compound semiconductor multilayer structure fabricated in Example 1 of the present invention at almost the same position as Fig. 3, and
  • Fig. 6 is a diagram schematically showing Fig. 5. is there. The first layer is delimited by the interface as shown by the solid line in Fig. 6, and the individual crystal masses between the interfaces are in the shape of hexagonal columns.
  • a crystal layer containing many columnar crystals with a clear crystal interface means an aggregate of crystals with a well-aligned crystal lattice plane with respect to the substrate surface.
  • the crystals can be continuously connected to each other, thus forming an aggregate in which the crystal interface is not clear.
  • the half-width is small. This is equivalent to an aggregate containing many. Therefore, it is desirable that the half width of the X-ray rocking curve measurement of the (0 0 0 2) plane of the first layer is 0.5 ° or less. More preferably, it is 0.1 degrees or less.
  • the width of each columnar crystal is a value between 0.1 nm and 100 nm. A value between i n m and 70 n m is more desirable.
  • the size of the columnar crystal is preferably within a certain range so that the density of the crystal interface falls within an appropriate range. For example, it is desirable that the width of each columnar crystal is a value between 1 nm and 50 nm. A value between 2 nm and 30 nm is more desirable, and a value between 3 nm and 20 nm is particularly desirable.
  • each columnar crystal can be easily measured by the above planar TEM photograph. That is, in FIG. 4, the diameter of each columnar crystal is the width of each columnar crystal.
  • the width of the columnar crystal A is a
  • the width of the columnar crystal B is b.
  • the width of each columnar crystal cannot be precisely defined, and has a certain distribution. Therefore, even if there are about several percent of crystals in which the width of each columnar crystal is out of the above range, the effect of the present invention is not affected. 90% or more within the above range It is preferable to enter.
  • the layer thickness of the first layer is preferably 10 nm to 500 nm. If it is thinner than this, the function as a buffer layer cannot be fulfilled sufficiently, and even if it is thicker than this, the function does not change, so that the processing time is simply extended. More desirably, the layer thickness is 20 nm to 10 mm.
  • the thickness of the first layer can also be easily measured by the cross-sectional TEM photograph.
  • the first layer (buffer layer) made of such columnar crystals covers the substrate without any gap. If the first layer does not cover the substrate and the surface of the substrate is partially exposed, the second layer formed on the first layer and the second layer formed directly on the substrate Because the lattice constants of the crystals differ between layers, uniform crystals cannot be obtained. : Rice field
  • the first layer needs to cover at least 60% of the substrate surface. More desirably, it is 80% or more, and most desirably covers 90% or more.
  • the proportion of the first layer covering the substrate can be measured from the cross-sectional TEM photo.
  • the first layer is formed by scanning the interface between the substrate and the layer in parallel with the substrate surface using EDS or the like. It is also possible to estimate the ratio of areas that are not present.
  • by preparing a sample on which only the first layer has been formed it is possible to measure the exposed area of the substrate using a technique such as AFM. In the present invention, the measurement was performed from the cross-sectional T EM photograph.
  • any material can be used as long as it is a group III nitride compound semiconductor represented by the general formula A 1 Ga In N.
  • As and V may be included as group V.
  • a composition containing A 1 is desirable.
  • G a A 1 N is desirable, and the composition of A 1 is preferably 50% or more.
  • a 1 N is more preferable because it can efficiently form a columnar crystal aggregate.
  • a method for forming the first layer a method generally known as a crystal growth method for a group I I I nitride compound semiconductor can be used without any problem.
  • Commonly used crystal growth methods include the MOCVD method, the MBE method, the sputtering method, and the HVPE method.
  • a method of forming a film by activating and reacting a group I II metal raw material and a gas containing nitrogen element with plasma is preferable because a columnar crystal with a clear crystal interface can be easily formed.
  • I I I Group I metal materials are converted into plasma by sputtering, PLD, PED and CVD.
  • Plasma can be generated by a sputtering method in which a high voltage is applied at a specific vacuum to generate a discharge, a PLD method that is generated by irradiating a high energy density laser, or a PED method that is generated by irradiating an electron beam.
  • the sputtering method is the simplest method, and is easy to produce columnar crystals with an appropriate density and a clear crystal interface, and is suitable for mass production.
  • the DC sputtering method may cause the target surface to be charged up and the deposition rate is likely to be unstable. Therefore, it is desirable to use pulse DC or the RF sputtering method.
  • the substrate temperature during film formation is preferably in the range of 300 to 80 ° C. Below that temperature, the first layer may not cover the entire surface of the substrate, and the substrate surface may be exposed. Above this temperature, the migration of the metal raw material becomes active and it is difficult to form columnar crystals with a clear crystal interface, which is not suitable as the first layer. More desirably, the temperature is from 400 to 80 ° C.
  • the important parameters are the pressure inside the furnace and the partial pressure of nitrogen, except for the substrate temperature. It is desirable that the pressure in the furnace is 0.3 Pa or more. At pressures below this, the amount of nitrogen present is small, and sputtered metal adheres without becoming nitrides.
  • the upper limit of the pressure is not particularly defined, but it is needless to say that the pressure is low enough to generate plasma.
  • the ratio of nitrogen flow rate to nitrogen and argon flow rate is preferably 20% to 90%. If the flow ratio is less than this, the sputter metal will adhere as metal, and if the flow ratio is higher than this, the amount of argon will be small and the spatter speed will decrease. Particularly desirable is 25% or more and 70% or less.
  • a first layer containing columnar crystals with a clear crystal interface at a desired density can be formed.
  • the film formation rate be from 0.0 1 nm to 10 nm / sec. At higher speeds, the film becomes amorphous rather than crystalline. At a deposition rate below this, the film grows in an island shape without forming a layer and cannot cover the surface of the substrate.
  • a target metal is a mixture of metal materials from the beginning (not necessarily an alloy). There is a way to do this, or you can prepare two targets made of different materials At the same time, you can take a way to splatter.
  • a target of a mixed material is used to form a film having a fixed composition, and a plurality of evening targets are installed in a chamber to form several kinds of films having different compositions.
  • the nitrogen raw material used in the present technology generally known compounds can be used without any problem.
  • ammonia and nitrogen are preferable because they are easily available and relatively inexpensive.
  • Ammonia has good decomposition efficiency and can be deposited at a high growth rate.
  • ammonia is highly reactive and toxic, requires a detoxification facility and a gas detector, and uses materials for the components used in the reaction equipment. It needs to be devised, for example, it needs to be chemically stable.
  • nitrogen is used as a raw material, the apparatus is simple, but a high reaction rate cannot be obtained.
  • the method of decomposing nitrogen by an electric field or heat and then introducing it into the apparatus is inferior to ammonia, but can provide a film forming speed that can be used, and is the most suitable considering the balance with the apparatus cost. Nitrogen source.
  • the material making up the second layer need not be the same as the first layer. According to the results of experiments conducted by the present inventors, it was desirable to use II-I group nitrides containing Ga as the material for the second layer. It is necessary to loop dislocations by migration so that the crystallinity of the first layer, which is an aggregate of columnar crystals with a clear crystal interface, is not inherited, but what is a material that tends to cause dislocation looping? , Nitride containing Ga. In particular, A 1 G a N was desirable, and G a N was also suitable.
  • the second layer can have a structure doped with a dopant as required, or a structure without doping.
  • a structure in which electrodes are attached to both sides of the chip by doping the second layer so that current flows in the layer structure in the vertical direction.
  • a chip structure in which electrodes are formed on the same surface of the chip is adopted. Therefore, the crystallinity is better if the layer immediately above the substrate is an undoped crystal.
  • the method of laminating the second layer is not particularly limited. There is no problem as long as the crystal growth technique can cause the above-described dislocation looping.
  • the MO C VD method, the MBE method, and the VPE method are generally suitable for forming such a film because they can produce such a fine film. Above all, the MO C VD method is
  • the second layer can be formed using a sputtering method.
  • a device can be made more easily than the M0 C V D method or the MB E method.
  • Annealing is not particularly required after the first layer is deposited and before the first layer is deposited.
  • the second film formation is performed by a gas phase chemical film formation method such as M 0 C VD, MB E, and VPE
  • a temperature rising process without film formation and a temperature stabilization process are performed.
  • Group V source gas is often circulated, and as a result, the effect of annealing may be produced.
  • this does not particularly use the effect of annealing, but is a generally known technique.
  • the carrier gas that circulates at that time can be used without any problem.
  • hydrogen or nitrogen widely used in gas phase chemical film formation methods such as MO C VD may be used.
  • chemically compared Temperature rise in active hydrogen may damage the crystallinity and crystal surface flatness and should not be performed for a long time.
  • the substrate temperature when forming the second layer is preferably 800 ° C. or higher.
  • the substrate temperature is high, atomic migration is likely to occur, and dislocation looping easily proceeds. More preferably, it is 90 ° C. or higher, and particularly preferably 100 ° C. or higher.
  • the film formation must be performed at a temperature lower than the temperature at which the crystals decompose, and a temperature of 120 ° C. or higher is not suitable as the growth temperature of the second layer.
  • any material can be used as long as it is generally a substrate on which an III group nitride compound semiconductor crystal can be formed.
  • the oxide substrate is known to cause chemical modification by contact with ammonia at a high temperature. Also for metal substrates, etc., the first layer acts as a coat layer, which has the effect of preventing chemical alteration and can be used as an effective film formation method.
  • the substrate is preferably subjected to wet pretreatment.
  • pretreatment can be performed using a method such as sputtering.
  • the surface can be prepared by touching in Ar or N 2 plasma.
  • plasma such as Ar gas or N 2 gas
  • plasma particles act on the substrate efficiently by applying a voltage between the substrate and the chamber.
  • a semiconductor stacked structure having functionality can be stacked to form various semiconductor elements.
  • an n-type dopant such as Si, G e and Sn
  • a P-type conductive doped with a P-type dopant such as magnesium.
  • a sex layer As a material, InGaN is widely used for the light emitting layer, and A1GaN is used for the cladding layer.
  • a device in addition to a light emitting element, it can be used for a photoelectric conversion element such as a laser element and a light receiving element, or an electronic device such as HBT and HEMT.
  • a photoelectric conversion element such as a laser element and a light receiving element
  • an electronic device such as HBT and HEMT.
  • Many of these semiconductor elements are known in various structures, and the element structure laminated on the second layer of the group III nitride compound semiconductor multilayer structure of the present invention is the well-known element structure. There is no limitation including.
  • a light emitting element in the case of a light emitting element, it is possible to package an element manufactured by this technology and use it as a lamp.
  • a technology that changes the color of emitted light by combining with a phosphor is known, and this can be used without any problems. For example, it is possible to obtain light having a longer wavelength than that of the light emitting element by appropriately selecting the phosphor, and by mixing the light emitting wavelength of the light emitting element itself with the wavelength converted by the phosphor, white light can be obtained. It can also be a package.
  • a layer including a columnar crystal having a clear crystal interface made of A 1 N is formed as a first layer using an RF sputtering method, and a second layer is formed thereon.
  • a layer made of G a N was formed using the MQ C VD method.
  • the spatter used has a high-frequency power supply and a mechanism that can move the position of the magnet in the target.
  • the substrate is heated to 75 ° C. in a sputtering apparatus, nitrogen gas is introduced at a flow rate of 15 sccm, the pressure in the chamber is maintained at 0.0 8 Pa, and the substrate is The substrate surface was cleaned by applying a high frequency bias of 50 W to the side and exposing to nitrogen plasma.
  • the substrate temperature was lowered to 500 ° C.
  • a high frequency bias of 2 00 0 W was applied to the metal
  • the pressure in the furnace was maintained at 0.5 Pa
  • Ar gas was circulated at 15 sccm
  • nitrogen gas was circulated at 5 sccm.
  • a 1 N was deposited on the sapphire substrate.
  • the growth rate was 0.12 2 m / s.
  • the magnet in the target was swung during both substrate cleaning and film formation.
  • the sample containing the GaN layer was prepared using the MO C VD method according to the following procedure. First, a sapphire substrate was introduced into the reactor. The sapphire substrate was placed on a carbon susceptor for heating in a nitrogen gas-substituted glove box.
  • the substrate temperature was raised to 1150 ° C. by operating Hihiyu. After confirming that the temperature had stabilized at 1 1 5 0 ° C, the ammonia piping valve was opened and the flow of ammonia into the furnace was started. Subsequently, hydrogen containing vapor of trimethylgallium (TMGA) was supplied into the reaction furnace, and a process of attaching the II-I group nitride compound semiconductor constituting the second layer on the sapphire substrate was started. The amount of ammonia was adjusted so that the ratio of group V element to group I I group I element was 60,000.
  • TMGA trimethylgallium
  • the valve of the TMG a piping was switched, the supply of the raw material to the reactor was terminated, and the growth was stopped. After the growth of the GaN layer was completed, the power supply to the heater was stopped and the substrate temperature was lowered to room temperature.
  • the first layer of A 1 N with a columnar crystal structure with a clear crystal interface is formed on the sapphire substrate, and an undoped GaN layer with a thickness of 2 is formed on it.
  • a group III nitride compound semiconductor multilayer structure of the invention was produced.
  • the substrate taken out had a colorless and transparent mirror shape.
  • XRC X-ray rocking curve
  • the first layer made of an A 1 N film having a number of crystal interfaces in a direction substantially perpendicular to the substrate surface is observed between the sapphire substrate and the second layer made of gallium nitride. It was done.
  • the film thickness was about 50 nm. This layer seems to be a layer containing vertically long columnar crystals.
  • the first layer covered the entire surface of the substrate.
  • a sample was produced in which only the first layer was formed at the same time in the same chamber when the first layer was formed in the spatter.
  • the plane of the A 1 N layer of the obtained sample was observed with a transmission electron microscope (TEM).
  • TEM transmission electron microscope
  • Fig. 3 is a TEM photograph
  • Fig. 4 is a schematic diagram of Fig. 3.
  • the first layer contains hexagonal columnar crystals with a clear crystal interface and a size of about 5 nm to 1 O nm at a density of about 5 X 10 3 ⁇ ⁇ ⁇ 2. It is out.
  • Example 2 the production of a group III nitride compound semiconductor light emitting device using the group III nitride compound semiconductor multilayer structure of the present invention will be described.
  • an n-type contact layer with Si as a dopant is formed on an undoped GaN crystal (second layer) manufactured over 6 using the same conditions as in Example 1.
  • an epitaxial layer having an epitaxial layer structure for a semiconductor light emitting device shown in FIG. 1 was fabricated.
  • Epitaxial wafer is formed on a c-plane sapphire substrate 9 by a growth method similar to that described in Example 1 and includes a columnar crystal structure with a clear crystal interface.
  • a 1 N layer 8 On top of the 50 nm A 1 N layer 8 (first layer), in order from the substrate side, a 6 m thick ampere G a N layer 7 (second layer), l X 1 0 19 S 1 doped thickness 2 zm having an electron concentration of c m- 3 G a N layer 6, 1 X 1 0 of 18 c m-3 with a thickness of 2 0 OA having an electron density I riQj G aQ.
  • gN clutch Layer 5 starting with GaN barrier layer and ending with GaN barrier layer, 6 layers of GaN barrier layer 3 with a layer thickness of 1600 A, and 5 layers of layer thickness of 30 A non de one-flops I n 0. 2 G a Q .
  • the fabrication of the wafer 18 having the epitaxial layer of the semiconductor light emitting device structure described above was performed by using the same MO C VD apparatus as used in Example 1 for the stack of the Si layer G a N layer 6 and the subsequent layers. And performed in the same manner as the formation of the second layer in Example 1.
  • an epitaxial wafer having an epitaxial layer structure for a semiconductor light emitting device was fabricated.
  • the Mg-doped Al Q. 02 G a Q. 98 N layer showed p-type without annealing to activate p-type carriers.
  • FIG. 2 is a plan view of the electrode structure of the light emitting diode fabricated in this example.
  • 10 is the 11-side electrode
  • 1 is the exposed side of the Si-doped GaN layer 6 to form the side electrode
  • 12 is the p-electrode bonding pad
  • 13 is translucent p electrode.
  • the produced wafer is Mg-doped A l by a known photolithography technique. .. 2 G aQ. 98 Translucent p-electrode 1 3 made of ITO on the surface of the N layer, and then on the surface of the p-electrode 1 3 A p-electrode bonding pad 1 2 having a structure in which Ti and Au are laminated is formed as a p-side electrode. After that, dry etching is performed on the wafer 18 to expose the portion 11 of the Si-doped G a N layer forming the n-side electrode, and the exposed portions of Cr, T i and A u are sequentially formed from the semiconductor side. An n-side electrode 10 consisting of three layers was produced. Through these operations, an electrode with the shape shown in Fig. 2 was fabricated on the wafer.
  • the back surface of the sapphire substrate was ground and polished into a mirror-like surface.
  • the wafer is cut into a 3500 im square chip, placed on the lead frame so that the electrode is on top, and connected to the lead frame with a gold wire to form a light emitting diode. It was.
  • the forward voltage at a current of 20 mA was 3.0 V.
  • the emission wavelength was 470 nm and the emission output was 15 mW at a current of 20 mA.
  • Such characteristics of the light-emitting diodes were obtained with no variation for the light-emitting diodes fabricated from almost the entire surface of the fabricated wafers.
  • an A 1 N layer is formed on the a-plane sapphire substrate using the DC sputtering method as the first layer, and then the second layer is formed on the G layer using the M ⁇ C VD method. a N layer was formed.
  • the substrate temperature during sputtering was set to 500 ° C.
  • the film thickness is the same as in Example 1.
  • the surface of the wafer 18 taken out from the reaction apparatus was cloudy, and many pits were observed on the surface.
  • FIG. 8 is a diagram schematically showing FIG.
  • the first layer of A 1 N formed by DC sputtering has a columnar crystal density of about 5 X 10 2 m 2 with a clear crystal interface. However, it has been found that no clear columnar crystals are contained at the density specified in the present invention.
  • the double-crystal X-ray rocking curve of the first layer was measured, and the (0 0 0 2) plane measurement showed a half-value width of 0.7 degrees.
  • a layer containing a columnar crystal with a clear crystal interface composed of A 1 N is formed as a first layer using a rotational sword type RF sputtering method.
  • a GaN layer was formed as a second layer by MOCVD, and the same epitaxial layer for LED as in Example 2 was formed thereon.
  • the substrate temperature during sputtering was 700 ° C., and other conditions were the same as in Example 2.
  • the first layer made of A 1 N deposited in 1) is a columnar crystal with a clear crystal interface with a crystal width of about 5 to 10 nm and a density of about 5 ⁇ 10 3 / im 2. Was included.
  • the Wahachi manufactured as described above was made into a light emitting diode chip in the same manner as in Example 2.
  • the forward voltage at a current of 20 mA was 3.1 V.
  • the emission wavelength was 46 O nm and the emission output was 13 mA at 20 mA.
  • the characteristics of such a light-emitting diode are manufactured from almost the entire surface of the manufactured wafer. The obtained light-emitting diodes were obtained without variation.
  • an AlGaN layer doped with Si is formed as a second layer using the MO C VD method, and the same LED epitaxial layer as in Example 2 is formed thereon.
  • the A1 composition of the first layer was 70%, and the A1 composition of the second layer was 15%.
  • the substrate temperature during sputtering was set at 500 ° C. Other conditions are the same as in Example 2.
  • the surface of the wafer taken out from the reactor was a mirror surface.
  • the first layer was observed in the same manner as in Example 1.
  • the A 1 G a N layer formed by RF sputtering contained columnar crystals with a crystal interface with a crystal width of about 20 nm and a density of about 2 XI 0 3 / m 2 .
  • the wafer manufactured as described above was used as a light emitting diode chip in the same manner as in Example 2. This time, electrodes were installed on the top and bottom of the laminated structure side and the substrate side. When a forward current was passed between the electrodes, the forward voltage at a current of 20 mA was 2.9 V.
  • the emission wavelength was 460 nm, and the emission output was 1 O mW at a current of 20 mA.
  • Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • the first layer is formed on a ZnO (0 0 0 1) substrate by using a PLD method in which a target is excited with a C 0 2 laser. Then, a layer containing columnar crystals with a clear crystal interface is formed, and a layer of A 1 G a N doped with Ge is formed thereon as a second layer using the MO C VD method.
  • the same LED epitaxial layer as in Example 2 was formed.
  • the A 1 composition of the second layer was 10%.
  • the substrate temperature during the formation of the first layer was set to 7500C.
  • we tried to produce a green LED near 525 nm this time we increased the flow rate of the In raw material during the formation of the light-emitting layer.
  • the surface of the wafer taken out from the reactor was a mirror surface.
  • the first layer was observed in the same manner as in Example 1.
  • G a N layer was film by the PLD method, the width of each crystal about 5 nm, density of 5 X 1 0 3 or Roh ⁇ m 2 about the crystal interface contained distinct columnar crystals.
  • the wafer manufactured as described above was used as a light emitting diode chip in the same manner as in Example 2.
  • the electrodes were placed above and below the laminated structure side and the substrate side.
  • the forward voltage at a current of 20 mA was 3.3 V.
  • the emission wavelength was 5 25 nm and the emission output was 10 mW at a current of 20 mA.
  • Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • an epitaxial layer structure having an epitaxial layer structure for a semiconductor light emitting device shown in FIG. I made Kishaluweiha.
  • Epitakisaruueha has a columnar crystal structure formed by the same growth method as described in Example 1 on a c-plane sapphire substrate 9 and a 50 m thick A 1 N layer.
  • G a N barrier layer and ending in G a N barrier layers Ri begins in, G a N barrier layer 3 of six layers of the 1 6 OA layer thickness, 5 layers of non-inductive In Q. 2 Ga with a layer thickness of 3 OA. .Multi-quantum well structure consisting of 8 N well layer 4 20 and 50 A Mg doped Al Q. i G ao.g N cladding layer 2 and thickness 0 Mg doped
  • a 1 Q. Q 2 G a Q. 98 N layer 1 is laminated.
  • FIG. 2 shows a plan view of the electrode structure of the semiconductor light emitting device manufactured in this example.
  • 10 is an n-side electrode
  • 1 1 is an exposed surface of a Ge-doped GaN layer 6 for forming an n-electrode
  • 12 is an electrode bonding pad
  • 13 is a translucent p-electrode. is there.
  • Fabrication of the wafer 8 having the epitaxial layer having the above-described semiconductor light-emitting element structure was performed by the following procedure using the MO C VD method. The same procedure as in Example 1 was used until an A 1 N layer (first layer) 8 having a columnar crystal structure was formed on a sapphire substrate.
  • an epitaxial wafer having an epitaxial layer structure for a semiconductor light emitting device was fabricated.
  • the Mg-doped A 1 Q .0 2 Ga 98 N layer showed p-type without annealing to activate P-type carriers.
  • a light-emitting diode which is a kind of semiconductor light-emitting element, was fabricated using an epitaxial wafer in which an epitaxial layer structure was stacked on the sapphire substrate.
  • Mg d A. Q. 2Gafl For the wafers that were produced.
  • dry etching is performed on the wafer to expose the portion 11 of the Ge-doped GaN layer forming the n-side electrode, and the exposed portion is composed of four layers of Ni, A1, Ti and Au.
  • An n-side electrode 10 was prepared. Through these operations, an electrode having the shape shown in Fig. 2 was produced on the wafer. The wafer on which the p-side and n-side electrodes were thus formed was ground and polished on the back surface of the sapphire substrate.
  • the wafer is cut into a 3500 m square chip, placed on the lead frame so that the electrode is on top, and connected to the lead frame with a gold wire and the light emitting element. did.
  • the forward voltage at a current of 20 mA was 3.0 V.
  • the emission wavelength was 470 nm and the emission output was 15 mW.
  • an A 1 G a N layer is formed on the c-plane sapphire substrate using the RF sputtering method as the first layer, and the MO C VD method is formed thereon as the second layer.
  • the substrate temperature was 300 and other conditions were the same as in Example 1.
  • the composition of A 1 in the first layer and the second layer was the same, and A 1 was 20%.
  • the surface of the wafer 8 taken out of the reaction device was a mirror surface, but when viewed with an optical microscope, it contained fine irregularities.
  • the A 1 G a N layer deposited by RF sputtering was a columnar crystal, but in some places there was a portion where A 1 N was not formed, and it was not a continuous film, but covered only about 60% of the substrate. Was not.
  • the wafer manufactured as described above was made into a light emitting diode chip in the same manner as in Example 6.
  • the forward voltage at a current of 20 mA was 2.9 V. This value is too low, indicating that current is leaking.
  • the emission wavelength was 460 nm and the emission output was only 7 mW.
  • an aggregate of columnar crystals of GaN is formed on a ZnO (0 0 0 1) substrate using a PLD method in which a target is excited with a C 0 2 laser as a first layer.
  • a layer of A 1 Ga N doped with Ge was formed as a second layer using the MO C VD method, and the same LED structure as in Example 6 was formed thereon.
  • the A 1 composition of the second layer was 10%.
  • the substrate temperature at the time of sputtering was set to 7500.
  • the surface of the wafer 8 taken out from the reactor was a mirror surface.
  • This cross section was observed using the cross-sectional TEM method.
  • the deposited GaN layer consisted of columnar crystals with a width of about 5 nm for each crystal.
  • the first layer covered the entire surface of the substrate.
  • the wafer manufactured as described above was used as a light emitting diode chip.
  • the electrodes were placed above and below the laminated structure side and the substrate side.
  • the forward voltage at a current of 20 mA was 3.3 V.
  • the luminescence wavelength was 5 25 nm and the luminescence output was 10 m W.
  • the I II I nitride compound semiconductor multilayer structure of the present invention has a surface layer made of a II II nitride compound semiconductor crystal having good crystallinity. Therefore, by forming a group III nitride compound semiconductor crystal layer having further functions on this laminated structure, a semiconductor element such as a light emitting diode, a laser diode, or an electronic device having excellent characteristics can be obtained. Can be produced.

Abstract

本発明の目的は、異種基板上に、安定して良好な結晶性のＩＩＩ族窒化物化合物半導体層を積層したＩＩＩ族窒化物化合物半導体積層構造体を得ることである。　本発明のＩＩＩ族窒化物化合物半導体積層構造体は、基板上に、ＩＩＩ族窒化物化合物半導体からなる第一の層と、該第一の層に接するＩＩＩ族窒化物化合物半導体からなる第二の層を備えており、該第一の層は結晶界面が明瞭な柱状結晶を含んでおり、その密度が１×１０3個／μｍ2～１×１０5個／μｍ2であることを特徴とするＩＩＩ族窒化物化合物半導体積層構造体である。

Description

I I I族窒化物化合物半導体積層構造体
技術分野
本発明は、 発光ダイオード （L E D ) 、 レーザダイオード （L D ) および電子デバイス等の作製に用いられる結晶性の良い I I I族 明
窒化物化合物半導体 （以下、 I I I族窒化物化合物半導体は A 1 G a I n Nで表されるものとする） 積層構造体とその製造方法に関す 書
る。 特に結晶性の良い I I I族窒化物化合物半導体結晶をサフアイ ァ基板上にェピタキシャル成長させるために好適に用いることがで きる I I I族窒化物化合物半導体積層構造体およびその製造方法に 関する。
背景技術
I I I族窒化物化合物半導体は、 可視光から紫外光領域に相当す るエネルギーの直接遷移型のバンドギャップをもち高効率な発光が 可能であるため、 L E Dや L Dとしての製品化が成されている。 ま た、 電子デバイスとしても従来の I I I 一 V族化合物半導体では得 られない特性が得られるポテンシャルを持っている。
I I I 一 V族化合物半導体の単結晶ゥエーハはいまだ市販されて おらず、 I I I 一 V族化合物半導体は異なる材料の単結晶ゥェ一八 上に結晶を成長させる方法が一般的である。 このような異種基板と
、 その上にェピタキシャル成長させる I I I族窒化物化合物半導体 結晶の間には大きな格子不整合が存在する。 例えばサファイア （A 1 2 0 3 ) と窒化ガリウム （ G a N ) の間には 1 6 %、 S i Cと窒化 ガリウムの間には 6 %の格子不整合が存在する。 一般にこのような 大きな格子不整合の存在する場合には、 基板上に結晶を直接ェピタ キシャル成長させることが困難であり、 成長させても結晶性の良好 な結晶は得られない。 そこで、 有機金属化学気相成長 （MO C VD ) 法によりサファイア単結晶基板や S 1 C単結晶基板の上に I I I 族窒化物化合物半導体結晶をェピタキシャル成長する場合、 特許第
3 0 2 6 0 8 7号公報ゃ特開平 4一 2 9 7 0 2 3号公報に示されて いるように、 窒化アルミニウム （A 1 N) や A 1 G a Nで構成され る低温バッファ層と呼ばれる層を基板の上にまず堆積し、 その上に 高温で I I I族窒化物化合物半導体結晶をェピタキシャル成長させ る方法が一般に行われてきた。
また、 バッファ層として柱状結晶の集合組織の層を用いる技術が 、 特開 2 0 0 3— 2 4 3 3 0 2号公報や、 J o u r n a l o f C r y s t a l G r o w t h , 1 9 9 1年， V o し 1 1 5 , p p . 6 2 8 — 6 3 3 に記載されている。 これらに公開された 技術では上記の従来技術と同様、 成膜に MO C VD法を用いている 。 MO C VD法は、 高い成長速度で高品質の結晶膜を成膜するのに は適しているが、 柱状結晶のような構造の膜を均一性よく成膜する には、 スパッタ法などのプラズマ化した金属原料を用いる成膜法の ほうが適している。 また、 これらの文献には、 柱状結晶の密度に関 する記述はない。
一方、 バッファ層を M〇 C VD以外の方法で成膜する技術に関し ても、 いくつか報告がある。 例えば、 特公平 5— 8 6 6 4 6号公報 には高周波スパッ夕で成膜したバッファ層上に、 MO C VDで同じ 組成の結晶を成長させる技術が記載されている。 しかし、 特許第 3
4 4 0 8 7 3号公報および特許第 3 7 0 0 4 9 2号公報のなかで、 この特公平 5— 8 6 6 4 6号公報に記載されている技術だけでは安 定して良好な結晶を得ることができない旨が記載されている。 安定 して良好な結晶を得るために、 特許第 3 4 4 0 8 7 3号公報ではバ ッファ層成長後にアンモニアと水素からなる混合ガス中でァニール することが、 特許第 3 7 0 0 4 9 2号公報ではバッファ層を 4 0 0 で以上の温度で D Cスパッ夕により成膜することが重要であると記 載されている。
しかしながら上記特許公報では、 どのような結晶性の層を基板上 に成膜することが望ましいかの記載はない。 実際、 我々が鋭意実験 を行った結果によると、 上記特許公報に記載されている条件だけで は、 安定して良好な結晶である I I I族窒化物化合物半導体結晶を 得ることができなかった。
また、 基板に関しては、 特許第 3 4 4 0 8 7 3号公報および特許 第 3 7 0 0 4 9 2号公報の中で、 サファイア、 シリコン、 炭化シリ コン、 酸化亜鉛、 リン化ガリウム、 ヒ化ガリウム、 酸化マグネシゥ ム、 酸化マンガンおよび I I I族窒化物系化合物半導体単結晶など が挙げられ、 中でもサファイアの a面基板が最も適合すると記載さ れている。 発明の開示
本発明の目的は、 I I I族窒化物化合物半導体層を形成するに当 たり、 構造を制御されたバッファ層を用いて、 安定して良好な結晶 性の I I I族窒化物化合物半導体層を得ることである。
本発明の別の目的は、 上記構造を制御されたバッファ層の効率的 な製造方法を提供することである。
本発明は、 下記の発明を提供する。
( 1 ) 基板上に、 I I I族窒化物化合物半導体からなる第一の層 と、 該第一の層に接する I I I族窒化物化合物半導体からなる第二 の層を備えており、 該第一の層は結晶界面が明瞭な柱状結晶を含ん でおり、 その密度が 1 X 1 03個ノ m2〜； 1 X 1 05個 Z m2であ ることを特徴とする I I I族窒化物化合物半導体積層構造体。
( 2 ) 第一の層が基板表面の少なく とも 9 0 %を覆っている上記 ( 1 ) に記載の I I I族窒化物化合物半導体積層構造体。
( 3 ) 結晶界面が明瞭な柱状結晶の幅が 1 n m〜 5 0 n mである 上記 （ 1 ) または（2 )に記載の I I I族窒化物化合物半導体積層構 造体。
( 4 ) 結晶界面が明瞭な柱状結晶の幅が 2 n m〜 3 0 n mである 上記 （ 3 ) に記載の I I I族窒化物化合物半導体積層構造体。
( 5 ) 第一の層の厚さが 1 0 nm〜 5 0 0 nmである上記 （ 1 ) 〜 （ 4 ) のいずれかに記載の I I I族窒化物化合物半導体積層構造 体。
( 6 ) 第一の層の厚さが 2 0 nm〜： L 0 0 nmである上記 （ 5 ) に記載の I I I族窒化物化合物半導体積層構造体。
( 7 ) 第一の層が A 1 を含む I I I族窒化物化合物半導体である 上記 （ 1 ) 〜 （ 6 ) のいずれかに記載の I I I族窒化物化合物半導 体積層構造体。
( 8 ) 第一の層が A 1 Nからなる上記 （ 7 ) に記載の I I I族窒 化物化合物半導体積層構造体。
( 9 ) 第二の層が A l G a Nである上記 （ 1 ) 〜 （ 8 ) のいずれ かに記載の I I I族窒化物化合物半導体積層構造体。
( 1 0 ) 第二の層が G a Nである上記 （ 1 ) 〜 （ 8 ) のいずれか に記載の I I I族窒化物化合物半導体積層構造体。
( 1 1 ) 第一の層を形成する I I I族窒化物化合物半導体と第二 の層を形成する I I I族窒化物化合物半導体とが異なる材料である 上記 （ 1 ) 〜 （ 1 0 ) のいずれかに記載の I I I族窒化物化合物半 導体積層構造体。 . ( 1 2 ) 第一の層が A 1 Nであり、 かつ、 第二の層が G a Nであ る上記 （ 1 1 ) に記載の I I I族窒化物化合物半導体積層構造体。
( 1 3 ) 基板が、 サファイア、 S i C、 シリコン、 酸化亜鉛、 酸 化マグネシウム、 酸化マンガン、 酸化ジルコニウム、 酸化マンガン 亜鉛鉄、 酸化マグネシウムアルミニウム、 ホウ化ジルコニウム、 酸 化ガリウム、 酸化インジウム、 酸化リチウムガリウム、 酸化リチウ ムアルミニウム、 酸化ネオジゥムガリウム、 酸化ランタンス トロン チウムアルミニウムタンタル、 酸化ス トロンチウムチタン、 酸化チ タン、 ハフニウム、 タングステンおよびモリブデンからなる群から 選ばれた材料から構成されている上記 （ 1 ) 〜 （ 1 2 ) のいずれか に記載の I I I族窒化物化合物半導体積層構造体。
( 1 4 ) 基板上に、 I I I族金属原料と窒素元素を含んだガスと をプラズマによって活性化し、 反応させることによって、 I I I族 窒化物化合物半導体の柱状結晶からなる第一の層を成膜した後、 該 第一の層に接する I I I族窒化物化合物半導体からなる第二の層を 成膜することを特徴とする I I I族窒化物化合物半導体積層構造体 の製造方法。
( 1 5 ) 第一の層の成膜法が、 スパッ夕、 P L D、 P E Dおよび C V Dからなる群の中から選ばれた一種である上記 （ 1 4) に記載 の I I I族窒化物化合物半導体積層構造体の製造方法。
( 1 6 ) 第一の層の成膜法がスパッ夕法である上記 （ 1 5 ) に記 載の I I I族窒化物化合物半導体積層構造体の製造方法。
( 1 7 ) 第一の層の成膜法が、 窒素源をリアクタ内に流通させな がら行う リアクティブスパッ夕である上記 （ 1 6 ) に記載の I I I 族窒化物化合物半導体積層構造体の製造方法。
( 1 8 ) 第一の層の成膜法が、 窒素源としてアンモニアを利用し たスパッ夕法である上記 （ 1 7 ) に記載の I I I族窒化物化合物半 導体積層構造体の製造方法。
( 1 9 ) 第一の層の成膜法が窒素源として窒素ガスを利用したス パッ夕法である上記 （ 1 7 ) に記載の I I I族窒化物化合物半導体 積層構造体の製造方法。
( 2 0 ) 第一の層の成膜法が R Fスパッ夕法である上記 （ 1 6 ) 〜 （ 1 9 ) のいずれかに記載の I I I族窒化物化合物半導体積層構 造体の製造方法。
( 2 1 ) 第一の層の成膜法が、 力ソードのマグネッ トの位置を移 動させつつ行う R Fスパッタ法である上記 （ 2 0 ) に記載の I I I 族窒化物化合物半導体積層構造体の製造方法。
( 2 2 ) 第一の層を成膜する際の基板温度が 4 0 0 °C〜 8 0 0 °C である上記 （ 1 6 ) ~ ( 2 1 ) のいずれかに記載の I I I族窒化物 化合物半導体積層構造体の製造方法の製造方法。
( 2 3 ) 第二の層の成膜法が MO C VD法である上記 （ 1 4 ) 〜 ( 2 2 ) のいずれかに記載の I I I族窒化物化合物半導体積層構造 体の製造方法。
( 2 ) 第二の層の成膜法がリアクティブスパッ夕法である上記 ( 1 4 ) 〜 （ 2 2 ) のいずれかに記載の I I I族窒化物化合物半導 体積層構造体の製造方法。
( 2 5 ) 第二の層を成膜する際の基板温度が 9 0 0 °C以上である 上記 （ 1 4 ) 〜 （ 2 4 ) のいずれかに記載の I I I族窒化物化合物 半導体積層構造体の製造方法。
( 2 6 ) 上記 （ 1 ) 〜 （ 1 3 ) のいずれかに記載の I I I族窒化 物化合物半導体積層構造体からなる I I I族窒化物化合物半導体発 光素子。
( 2 7 ) 上記 （ 2 6 ) に記載の I I I族窒化物化合物半導体発光 素子からなるランプ。 本発明の I I I族窒化物化合物半導体積層構造体は結晶性の良好 な I I I族窒化物化合物半導体からなる表層を備えているので、 そ れを用いて製造される L E D等の I I I族窒化物化合物半導体素子 は、 良好な特性を有する。 また、 本発明の I I I族窒化物化合物半 導体積層構造体の製造方法は、 第一の層をプラズマによって原料を 活性化する方法で形成するので、 均一性の良い結晶膜を短時間で得 ることができ、 生産性が改良される。 図面の簡単な説明
図 1は、 本発明の実施例 2で作製した半導体発光素子用のェピ夕 キシャル層構造を有するェピタキシャルゥェ一八の断面を示す模式 図である。
図 2は、 本発明の実施例 2で作製した半導体発光素子の電極構造 を示す平面図である。
図 3は、 本発明の実施例 1で作製した I I I族窒化物化合物半導 体積層構造体の第一の層の平面 T E M写真である。
図 4は、 図 3を模式的に表した図である。
図 5は、 本発明の実施例 1で作製した I I I族窒化物化合物半導 体積層構造体の断面 T E M写真である。
図 6は、 図 5を模式的に表した図である。
図 7は、 本発明の比較例で作製した I I I族窒化物化合物半導体 積層構造体の第一の層の平面 T E M写真である。
図 8は、 図 7 を模式的に表した図である。 発明を実施するための最良の形態
本発明の I I I族窒化物化合物半導体積層構造体は、 基板上に I I I族窒化物化合物半導体結晶をェピタキシャル成長させるに際し 、 基板上に第一の層として結晶界面が明瞭な柱状結晶を含む層を用 いたものである。 柱状結晶の明瞭な界面が、 その直上に製膜される 第二の層の発生のための種結晶の役割をし、 適度な密度で種結晶を 発生させることができる。 発生した種結晶が次第に横方向成長して ゆく過程で、 転位がループ化されて減少し、 低転位で良好な結晶性 の層を形成することができる。
柱状結晶の界面には段差が生じていて活性点となり、 種結晶が発 生するとも考えられるし、 界面部分で微小な隙間を生じていて活性 点となり、 種結晶が発生するとも考えられる。 どのような機構で種 結晶が生じるかの詳細は特定できていない。
本発明でいう結晶界面が明瞭な柱状結晶とは、 平面方向から見た 場合に六角形を基調とする断面形状を成し、 明瞭な結晶界面を持つ 結晶粒のことである。 層の全てがこの結晶粒で埋め尽くされること もあるし、 明瞭な結晶界面を持たない層中に散見されることもある 図 3は、 本発明の実施例 1で作製した I I I族窒化物化合物半導 体積層構造体の第一の層を平面方向から見た T E M写真である。 図 4は図 3 を模式的に表した図である。 六角形を基調とした断面形状 を持つ、 明瞭な結晶界面で囲まれた結晶粒が、 明瞭な界面を持たな い結晶層の中に点在しているのが判る。 大きさは直径にして 5 n m から 1 0 n m程度であり、 その密度は 1 /i mで囲まれた正方形の中 に、 5 0 0 0個程度である。 （写真は 8 5 n m X 1 2 0 n mの範囲 であり、 その中に 4 7個の結晶界面が明瞭な柱状結晶が見られる。 )
本明細書の開示する技術では、 結晶界面が明瞭な柱状結晶の好適 な密度は、 1 mで囲まれた正方形の中に、 1 0 0 0個から 1 0 0 0 0 0個程度である。 これ以上の密度だと結晶の界面が多く含まれ すぎることになり、 結晶性が低いことに相当する。 その結果、 第二 の層の結晶性が向上されない。 また、 これ以下の密度でも、 結晶の 界面が少なすぎて第二の層の結晶性が向上されない。 更に望ましく は、 1 5 0 0個から 5 0 0 0 0個であり、 特に望ましくは 2 0 0 0 個から 1 0 0 0 0個である。
例えば、 図 7は 、 本発明の比較例 1で作製した I I I族窒化物化 合物半導体積層構造体の第一の層を平面方向から見た T E M写真で あり、 図 8は図 7 を模式的に表した図である。 図 7に示す T E M像 のように、 1 m 2中に 5 0 0個程度の明瞭な界面を持つ柱状結晶 しか含まないよ Όな A 1 N結晶層を第一の層として用いた場合、 良 好な結晶性の第一の層を得ることができない。 ひどい場合には、 第 二の層はミラ の表面とはならず、 白濁する。 このような I I I族 窒化物化合物半導体積層構造体から作製した L E Dでは、 その上に 積層する n型層、 発光層および p型層の結晶性も悪いものとなり、 電流のリークが発生し、 E S D耐性やエージング特性に劣る。
上述したように、 第一の層に含まれる柱状結晶が明瞭な界面を持 つ柱状結晶であるか否かは平面 T E M写真から判断できる。 また、 その密度も平面 T E M写真から測定することができる。
なお、 柱状結晶とは縦断面形状として柱状になっている結晶をい うが、 柱状になっているか否かは断面 T E M写真から判断できる。 図 5は、 本発明の実施例 1で作製した I I I族窒化物化合物半導体 積層構造体の図 3 とほぼ同一位置の断面の T E M写真であり、 図 6 は図 5 を模式的に表した図である。 第一の層は図 6中に実線で示し たような界面によって区切られており、 界面と界面の間にある個々 の結晶塊は六角形の柱の形状をしている。
結晶界面の明瞭な柱状結晶が多く含まれる結晶層とは、 基板面に 対する結晶格子面が良く揃った結晶の集合体であることを意味する 。 基板面に対する結晶格子面が少しずつ傾いた結晶の集合体の場合 には、 結晶同士が連続的に繋がることができてしまうので、 結晶界 面が明瞭でない集合体を成す。
このような結晶性の特性は、 X線測定の結果に反映される。 基板 と平行な （ 0 0 0 2 ) 面の格子定数を一般的な 2結晶 X線ロッキン グカーブで測定した場合、 半値幅が小さいことが、 本発明で規定す る結晶界面の明瞭な柱状結晶を多く含む集合体であることに相当す る。 そこで、 第一の層の （ 0 0 0 2 ) 面の X線ロッキングカーブ測 定の半値幅が 0 . 5度以下であることが望ましい。 更に望ましくは 、 0 . 1度以下である。
本発明においては、 第二の層を良好な結晶性とするためには、 柱 状結晶の個々の結晶のグレインの幅を適正に制御する必要がある。 具体的には、 各柱状結晶の幅が、 0 . 1 n mから 1 0 0 n mの間の 値であることが望ましい。 更に望ましくは、 i n mから 7 0 n mの 間の値である。 さらに、 柱状結晶の結晶界面の密度が重要であるの で、 柱状結晶の大きさは、 結晶界面の密度が適当な範囲に入るよう に、 ある一定の範囲に入っていることが好ましい。 例えば、 各柱状 結晶の幅が、 1 n mから 5 0 n mの間の値であることが望ましい。 更に望ましくは、 2 n mから 3 0 n mの間の値であり、 特に望まし くは 3 n mから 2 0 n mの間の値である。
各柱状結晶の幅は、 上記平面 T E M写真により容易に測定するこ とが可能である。 即ち、 図 4において、 各柱状結晶の径が各柱状結 晶の幅である。 例えば、 柱状結晶 Aの幅は aであり、 柱状結晶 Bの 幅は bである。 図 3を見ても判るように、 各柱状結晶の幅は精密に 規定できるものではなく、 ある程度の分布を持つ。 従って、 各柱状 結晶の幅が上記範囲から外れる結晶が数％程度あったとしても、 本 発明の効果に影響を及ぼすものではない。 9 0 %以上が上記範囲に 入っていることが好ましい。
また、 第一の層の層厚は、 1 0 n mから 5 0 0 n mが望ましい。 これ以上薄いと充分にバッファ層としての機能を果たすことができ ず、 これ以上厚くても機能には変化がないため、 いたずらに処理時 間を延ばすのみである。 更に望ましくは層厚が、 2 0 n mから 1 0
O n mである。 第一の層の層厚も上記断面 T E M写真により容易に 測定することが可能である。
このような柱状結晶からなる第一の層 (バ ファ層 ) は 、 隙間な く基板上を覆っていることが望ましい。 第一の層が基板を覆づてお らず、 基板の表面が一部分でも露出していると 、 第一の層上に成膜 した第二の層と基板上に直接成膜された第二の層で結晶の格子定数 が異なるため、 均一な結晶とならない。 ： 田
m果として、 ヒ ックゃピ ッ 卜を生じてしまう。
このため、 第一の層は、 基板表面の少なく とも 6 0 %を覆ってい る必要がある。 更に望ましくは 8 0 %以上であり、 9 0 %以上を覆 つていることが最も望ましい。
第一の層が基板を覆っている割合は、 上記断面 T E M写真から測 定することができる。 特に、 第一の層と第二の層の材料が異なる場 合には、 E D Sなどを用いて基板と層の界面を基板面と平行にスキ ヤンすることで、 第一の層が形成されていない領域の比を見積もる こともできる。 また、 第一の層だけを成膜した試料を用意すること で、 A F Mなどの手法により基板の露出した面積を測定することも 可能である。 本発明では上記断面 T E M写真から測定した。
第一の層を構成する材料としては、 一般式 A 1 G a I n Nで表さ れる、 I I I族窒化物化合物半導体であればどのような材料をも用 いることができる。 更に、 V族として A sや Pを含んでも構わない 。 しかし、 中でも、 A 1 を含んだ組成とすることが望ましい。 また 、 特に、 G a A 1 Nとすることが望ましく、 A 1 の組成は 5 0 %以 上であることが好適である。 更に、 A 1 Nであることで、 効率的に 柱状結晶集合体とすることができるので、 更に好適である。
第一の層の製膜方法としては、 I I I族窒化物化合物半導体の結 晶成長方法として一般に知られる方法をなんら問題なく利用するこ とができる。 一般的に用いられる結晶成長方法では、 M O C V D法 、 M B E法、 スパッ夕法および H V P E法などがある。
特に、 I I I族金属原料と窒素元素を含んだガスとをプラズマに よって活性化し、 反応させることによって成膜する方法が、 結晶界 面が明瞭な柱状結晶を生成しやすいので好ましい。
I I I族金属原料をプラズマ化する成膜法としては、 スパッ夕、 P L D、 P E Dおよび C V Dなどが知られている。 プラズマを発生 させる方法としては特定の真空度で高電圧をかけて放電を起こすス パッ夕法、 高エネルギー密度のレーザーを照射して発生させる P L D法および電子線を照射させることで発生させる P E D法があるが 、 中でも、 スパッタ法が最も簡便で、 適切な密度で結晶界面が明瞭 な柱状結晶を生じやすく、 量産にも適しているため、 好適な手法で ある。 D Cスパッ夕法ではターゲッ ト表面のチャージアップを招き 、 成膜速度が安定しない可能性が高いので、 パルス D Cにするか、 R Fスパッ夕法とすることが望ましい。
スパッタ法では磁場内にプラズマを閉じ込めることによって効率 をあげるのが一般的に実用されており、 チャージアップを回避する 方法として、 マグネッ トの位置をターゲッ ト内で移動させることが 望ましい。 具体的な運動の方法は装置により選択することができ、 揺動させたり、 回転運動させたりすることができる。 このような操 作により、 適切な密度で結晶界面が明瞭な柱状結晶を有する第一の 層を成膜することができる。 本発明者等の実験では、 成膜時の基板温度は、 3 0 0〜 8 0 0 °C であることが望ましいことが判った。 それ以下の温度では、 第一の 層が基板全面を覆うことができず、 基板面が露出することがある。 これ以上の温度では金属原料のマイグレーションが活発となり、 結 晶界面が明瞭な柱状結晶を形成し難く、 第一の層として適さない。 さらに望ましくは 4 0 0〜 8 0 0 °Cである。
スパッタ法を用いて第一の層を成膜する場合、 重要なパラメ一夕 一は、 基板温度以外では、 炉内の圧力と窒素分圧である。 炉内の圧 力は 0 . 3 P a以上であることが望ましい。 これ以下の圧力では、 窒素の存在量が少なく、 スパッ夕された金属が窒化物とならずに付 着する。 圧力の上限は特に定めるものではないが、 プラズマを発生 させることができる程度の低圧が必要なことは言うまでもない。 窒 素とアルゴンの流量に対する窒素流量の比は、 窒素が 2 0 %以上 9 0 %以下であることが望ましい。 これ以下の流量比ではスパッタ金 属が金属のまま付着するし、 これ以上の流量比ではアルゴンの量が 少なく、 スパッ夕速度が低下する。 特に望ましくは 2 5 %以上 7 0 %以下である。
これらの条件を適用することにより、 結晶界面が明瞭な柱状結晶 を望ましい密度で含む第一の層を成膜することができる。
成膜速度は、 0 . 0 1 n m Z秒から 1 0 n m /秒とすることが望 ましい。 これ以上の速度では膜が結晶体とならずに非晶質となる。 これ以下の成膜速度では、 膜は層とならずに島状に成長してしまい 、 基板の表面を覆うことができない。
I I I族金属原料をプラズマ化する成膜法を用いて、 第一の層と して混晶を成膜したいときは、 ターゲッ トとなる金属を初めから金 属材料の混合物 （必ずしも、 合金を形成していなくても構わない） とする方法もあるし、 異なる材料からなる 2つのターゲッ トを用意 して同時にスパッ夕する方法を取ることもできる。 一般に、 決まつ た組成の膜を成膜したければ混合材料のターゲッ トを用い、 組成の 異なる何種類かの膜を成膜したければ複数の夕一ゲッ トをチャンバ 一内に設置する。
本技術に用いる窒素原料としては、 一般に知られている化合物を なんら問題なく用いることができるが、 特にアンモニアと窒素は取 り极いも楽で比較的安価で入手可能であり望ましい。 アンモニアは 分解の効率も良く、 高い成長速度で成膜することが可能であるが、 反応性や毒性が高く、 除害設備やガス検知器を必要としたり、 反応 装置に使用する部材の材料を化学的に安定性の高いものにする必要 があるなど、 工夫を要する。 逆に窒素を原料として用いると装置が 簡便で済む代わりに、 高い反応速度は得られない。 窒素を電界や熱 などにより分解してから装置に導入する方法ではアンモニアには劣 るが利用可能な程度の成膜速度を得ることができ、 装置コス トとの 兼ね合いを考えると、 最も好適な窒素源である。
第二の層を構成する材料は、 第一の層と同じである必要はない。 本発明者等の実験の結果では、 第二の層の材料としては G aを含 む I I I族窒化物が望ましかった。 結晶界面が明瞭な柱状結晶の集 合体である第一の層の結晶性をそのまま引き継がないように、 マイ グレーションによって転位をループ化させる必要があるが、 転位の ループ化を生じやすい材料とは、 G aを含む窒化物である。 特に、 A l G a Nが望ましく、 G a Nも好適であった。
第二の層の厚さについては特別な制限はないが、 一般に 0 . 5 n mから 2 0 mの範囲が好ましい。 0 . 5 m以下では上記転位の ループ化が不十分な場合があり、 2 0 m以上にしても機能には変 化がなく、 いたずらに処理時間を延ばすのみである。 好ましくは 1 力、ら 1 5 j mである。 第二の層は、 必要に応じてドーパントをド一プした構造とするこ ともできるし、 ドープしない構造とすることもできる。 導電性の基 板を用いる場合には、 第二の層をドーピングして層構造を縦方向に 電流が流れるようにすることで、 チップの両面に電極をつけた構造 とすることが望ましい。 絶縁性の基板を用いる場合には、 チップの 同じ面に電極が形成されたチップ構造を採ることになるので、 基板 直上の層はドープしない結晶とした方が、 結晶性は良好である。
第二の層を積層する手法は、 特に限定されない。 上記のような転 位のループ化を生じさせることができる結晶成長手法であれば問題 ない。 特に MO C VD法 、 M B E法および V P E法は、 一般にこの ようなマイクレーシヨ ンを生じることができるため、 良好な結晶性 の膜を成膜することがでさ 、 好適である。 中でも、 MO C VD法は
、 最も結晶性の良い膜を得ることができるので、 好ましい。
また、 スパッ夕法を用いて第二の層を成膜することもできる 。 ス 八ッ夕法の場合は、 M〇 C V D法や MB E法に比較して装置を簡便 に作ることができる。
第一の層の成膜後、 第一の層を成膜する前のァニールは特段に必 要ではない。
ただし、 第二の成膜を M 0 C VD、 MB Eおよび V P Eなどの気 相化学成膜方法で実施する場合には、 一般に、 成膜を伴わない昇温 過程と温度の安定化過程を経る。 これらの過程において、 V族の原 料ガスを流通することが多いので、 結果としてァニールの効果を生 じている可能性はある。 しかし、 これは特段にァニールの効果を利 用するものではなく、 一般的な公知の技術である。
また、 その際に流通するキャリアガスは、 一般的なものを問題な く使用することができる。 つまり MO C VDなど気相化学成膜方法 で広く用いられる水素や窒素を用いてよい。 しかし、 化学的に比較 的に活性な水素中での昇温は結晶性や結晶表面の平坦性を損なう恐 れがあり、 長時間行わないほうが良い。
第二の層を成膜するときの基板温度は、 8 0 0 °C以上であること が望ましい。 基板温度が高いと、 原子のマイグレーショ ンを生じや すく、 転位のループ化が容易に進行するからである。 更に望ましく は 9 0 0 °C以上、 特に望ましくは 1 0 0 0で以上である。
成膜は結晶の分解する温度よりも低温である必要があることは言 うまでもなく、 1 2 0 0 °C以上の温度は、 第二の層の成長温度とし ては適合しない。
本発明に用いることができる基板としては、 一般に I I I族窒化 物化合物半導体結晶を成膜できる基板であれば、 どのような材料も 用いることが可能である。 例えば、 サファイア、 S i C、 シリコン 、 酸化亜鉛、 酸化マグネシウム、 酸化マンガン、 酸化ジルコニウム 、 酸化マンガン亜鉛鉄、 酸化マグネシウムアルミニウム、 ホウ化ジ ルコニゥム、 酸化ガリウム、 酸化インジウム、 酸化リチウムガリウ ム、 酸化リチウムアルミニウム、 酸化ネオジゥムガリウム、 酸化ラ ン夕ンス トロンチウムアルミニウムタンタル、 酸化ス トロンチウム チタン、 酸化チタン、 ハフニウム、 タングステンおよびモリブデン などである。
第一の層をアンモニアを使用せず、 第二の層をアンモニアを使用 する手法で成膜すると、 高温でアンモニアに接触することで化学的 な変性を引き起こすことが知られている酸化物基板や金属基板など に対しても、 第一の層がコート層として作用することで化学的な変 質を防ぐ効果があり、 有効な成膜方法として利用できる。
基板は、 湿式の前処理を行うことが望ましい。 例えばシリコン基 板に対しては、 よく知られた R C A洗浄方法などを行い、 表面を水 素終端させておく ことで安定したプロセスとなる。 一方、 反応器の中に導入後に、 スパッ夕などの方法を用いて前処 理を行うことができる。 具体的には、 A rや N 2のプラズマ中にさ らす事によって表面を整えることができる。 例えば、 A rガスや N 2ガスなどのプラズマを基板表面に作用させることで、 表面に付着 した有機物や酸化物を除去することが可能である。 この場合は基板 とチヤンバ一間に電圧をかけることにより、 プラズマ粒子が効率的 に基板に作用する。
第二の層の上には、 機能性を持つ半導体積層構造を積層し、 各種 の半導体素子とすることができる。
例えば、 発光素子のための積層構造を形成する場合、 S i 、 G e および S nなどの n型ドーパントをドープした n型導電性の層や、 マグネシウムなどの P型ドーパントをドープした P型導電性の層な どがある。 材料としても、 発光層などには I n G a Nが広く用いら れており、 クラッ ド層などには A 1 G a Nが用いられる。
デバイスとしては、 発光素子のほか、 レーザー素子および受光素 子などの光電気変換素子、 または H B Tおよび H E M Tなどの電子 デバイスなどに用いることができる。 これらの半導体素子は各種構 造のものが多数知られており、 本発明の I I I族窒化物化合物半導 体積層構造体の第二の層の上に積層する素子構造は、 これら周知の 素子構造を含めて何ら制限されない。
特に発光素子の場合、 本技術で製造した素子をパッケージしてラ ンプとして使用することが可能である。 また蛍光体と組み合わせる ことにより、 発光色を変える技術が知られており、 これをなんら問 題なく利用することが可能である。 例えば、 蛍光体を適正に選定す るこどにより発光素子より長波長の発光を得ることができるし、 発 光素子自身の発光波長と蛍光体によって変換された波長とを混ぜる ことによって、 白色のパッケージとすることもできる。 実施例
以下、 本発明を実施例に基づいて具体的に説明する。 しかし、 本 発明はこれらの実施例にのみ限定されるものではない。
(実施例 1 )
本実施例では、 c面サファイア基板上に、 第一の層として R Fス パッ夕法を用いて A 1 Nからなる結晶界面が明瞭な柱状結晶を含む 層を形成し、 その上に第二の層として MQ C VD法を用いて G a N からなる層を形成した。
まず、 片面のみをェピタキシャル成長に使用できる程度に鏡面研 磨した c面サフアイァ基板を、 特に湿式の前処理を行わずにスパッ 夕機の中へ導入した。 使用するスパッ夕機は、 高周波式の電源を持 ち、 ターゲッ ト内でマグネッ トの位置を動かすことができる機構を 持っている。
はじめに、 スパッ夕装置内で基板を 7 5 0 °Cまで加熱し、 窒素ガ スを 1 5 s c c mの流量で導入した後、 チャンバ一内の圧力を 0. 0 8 P aに保持して、 基板側に 5 0 Wの高周波バイアスを印加し、 窒素プラズマに晒すことで、 基板表面を洗浄した。
続いて、 アルゴンおよび窒素ガスを導入した後、 基板温度を 5 0 0 °Cまで低下させた。 2 0 0 0 Wの高周波バイアスを金属 A 1 夕一 ゲッ ト側に印加し、 炉内の圧力を 0. 5 P aに保ち、 A rガスを 1 5 s c c m、 窒素ガスを 5 s c c m流通させた条件 （ガス全体に対 する窒素の比は 2 5 %) で、 サファイア基板上に A 1 Nを成膜した 。 成長速度は 0. 1 2 n m / sであった。
ターゲッ ト内のマグネッ トは、 基板洗浄の際も成膜の際も、 揺動 させておいた。
5 0 n mの A 1 Nを成膜後、 プラズマを立てるのを止め、 基板温 度を低下させた。 続いて、 スパッタ機から取り出した基板を MO C VD炉に導入し た。
導入後、 G a N層を含む試料の作製は、 MO C VD法を用いて以 下の手順で行った。 まず、 サファイア基板を反応炉の中に導入した 。 サファイア基板は、 窒素ガス置換されたグローブボックスの中で 、 加熱用のカーボン製のサセプ夕上に載置した。
窒素ガスを流通した後、 ヒ一夕を作動させて基板温度を 1 1 5 0 °Cに昇温させた。 1 1 5 0 °Cで温度が安定したのを確認した後、 ァ ンモニァ配管のバルブを開き、 アンモニアの炉内への流通を開始し た。 続いて卜リメチルガリウム （T M G a ) の蒸気を含む水素を反 応炉内へ供給して、 サファイア基板上に第二の層を構成する I I I 族窒化物化合物半導体を付着させる工程を開始した。 アンモニアの 量は V族元素ノ I I I族元素比が 6 0 0 0 となるように調節した。 約 1時間に渡って上記の G a N層の成長を行ったあと、 TMG aの 配管のバルブを切り替え、 原料の反応炉への供給を終了して成長を 停止した。 G a N層の成長を終了した後、 ヒー夕への通電を停止し て、 基板の温度を室温まで降温した。
以上の工程により、 サファイア基板上に結晶界面が明瞭な柱状結 晶構造を持つ A 1 Nの第一の層を形成し、 その上にアンドープで 2 の膜厚の G a N層を形成した本発明の I I I族窒化物化合物半 導体積層構造体を作製した。 取り出した基板は無色透明のミラー状 を呈していた。
次に、 上記の方法で成長を行ったアンド一プ G a N層の 4結晶 X 線ロッキングカーブ （ X R C ) 測定を行った。 この測定の結果、 本 発明の方法で作製したアンドープ G a N層は、 （ 0 0 0 2 ) 面の測 定では半値幅 5 0 a r c s e c、 ( 1 0 - 1 0 ) 面では半値幅 2 5 0 a r c s e c を示した。 また、 得られた積層構造体の断面を、 透過型電子顕微鏡 （T E M ) で観察した。 図 5はその T E M写真であり、 図 6は図 5を模式的 に表した図である。 これらの図から判るように、 サファイア基板と 窒化ガリゥムからなる第二の層との間には、 基板面と略垂直方向に 多数の結晶界面を持つ A 1 N膜からなる第一の層が観察された。 膜 厚は 5 0 n m程度であった。 この層は縦長の柱状結晶を含んだ層で あると思われる。 また、 第一の層は基板全面を覆っていた。
さらに、 スパッ夕での第一層の成膜時、 同じチャンバ一内で同時 に第一層だけを成膜した試料を作製した。 得られた試料の A 1 N層 の平面を透過型電子顕微鏡 （T E M ) で観察した。 図 3はその T E M写真であり、 図 4は図 3を模式的に表した図である。 これらの図 から判るように、 第一の層は結晶界面が明瞭な、 大きさ 5 n mから 1 O n m程度の六角柱状の結晶を、 5 X 1 0 3個 Ζ μ πι 2程度の密度 で含んでいる。
この同じ試料で、 第一の層の 2結晶 X線ロッキングカーブを測定 したところ、 （ 0 0 0 2 ) 面の測定では半値幅 0 . 0 7度を示した
(実施例 2 )
本実施例では、 本発明の I I I族窒化物化合物半導体積層構造体 を用いた、 I I I族窒化物化合物半導体発光素子の製造について説 明する。 本実施例では、 実施例 1 と同じ条件を用いて 6 に渡つ て製造したアンドープ G a N結晶 （第二の層） 上に、 S i をド一パ ントとした n型コンタク ト層を成膜するなどして、 最終的に図 1 に 示す半導体発光素子用のェピタキシャル層構造を有するェピ夕キシ ャルゥエーハを作製した。 つまりェピタキシャルゥエーハは、 c面 を有するサファイア基板 9上に、 実施例 1 に記載したのと同じ成長 方法によって形成された結晶界面が明瞭な柱状結晶の構造を含む厚 さ 5 0 nmの A 1 N層 8 (第一の層） の上に、 基板側から順に、 厚 さ 6 mのアンド一プ G a N層 7 (第二の層） 、 l X 1 019 c m-3 の電子濃度を持つ厚さ 2 zmの S 1 ドープ G a N層 6、 1 X 1 018 c m- 3の電子濃度を持つ厚さ 2 0 O Aの I riQj G aQ. gNクラッ ド 層 5、 G a N障壁層に始まり G a N障壁層に終わる、 層厚を 1 6 0 Aとする 6層の G a N障壁層 3 と、 層厚を 3 0 Aとする 5層のノン ド一プの I n0.2 G aQ.8N井戸層 4とからなる多重量子井戸構造 2 0、 厚さ 5 O Aの M gをド一プした A l Qj G aojNクラッ ド層 2 、 膜厚 0. 2 111の1^ ド一プ八 1。.。20 &().98^ 層 1、 を積層し た構造を有する。
上記の半導体発光素子構造のェピタキシャル層を有するゥェ一八 の作製は、 S i ド一プ G a N層 6以降の積層についても、 実施例 1 で用いたのと同じ MO C VD装置を用いて、 実施例 1 における第二 の層の成膜と同様にして行った。
以上のような手順により、 半導体発光素子用のェピタキシャル層 構造を有するェピタキシャルゥェ一ハを作製した。 ここで M g ドー プ A l Q.02 G aQ.98N層は p型キャリアを活性化するためのァニ一 ル処理を行わなくても p型を示した。
次いで、 上記のサファイア基板上にェピタキシャル層が積層され たェピタキシャルゥエーハを用いて半導体発光素子の一種である発 光ダイオードを作製した。 図 2は本実施例で作製した発光ダイォ一 ドの電極構造の平面図である。 図中、 1 0は11側電極、 1 1は] 側 電極を形成するための S i ドープ G a N層 6の露出面、 1 2は p電 極ボンディ ングパッ ド、 および 1 3は透光性 p電極である。
作製したゥエーハについて、 公知のフォ トリソグラフィ一技術に よって M g ドープ A l。.。2 G aQ.98N層の表面上に、 I TOからな る透光性 p電極 1 3 と、 その上に p電極 1 3の表面側から順に C r 、 T iおよび A uを積層した構造を持つ p電極ボンディ ングパッ ド 1 2 を形成し、 p側電極とした。 更にその後ゥェ一八にドライエツ チングを行い、 S i ドープ G a N層の n側電極を形成する部分 1 1 を露出させ、 露出した部分に半導体側から順に C r、 T i および A uの 3層よりなる n側電極 1 0 を作製した。 これらの作業により、 ゥエーハ上に図 2に示すような形状を持つ電極を作製した。
このようにして p側および n側の電極を形成したゥエーハについ て、 サフアイァ基板の裏面を研削および研磨してミラー状の面とし た。 その後、 該ゥェ一ハを 3 5 0 im角の正方形のチップに切断し 、 電極が上になるように、 リードフレーム上に載置し、 金線でリ一 ドフレームへ結線して発光ダイオードとした。 上記のようにして作 製した発光ダイオードの P側および n側の電極間に順方向電流を流 したところ、 電流 2 0 mAにおける順方向電圧は 3. 0 Vであった 。 また、 p側の透光性電極を通して発光を観察したところ、 発光波 長は 4 7 0 nmであり、 発光出力は電流 2 0 mAで 1 5 mWを示し た。 このような発光ダイオードの特性は、 作製したゥエー八のほぼ 全面から作製された発光ダイオードについて、 ばらつきなく得られ た。
(比較例 1 )
本比較例では、 a面サファイア基板上に、 第一の層として D Cス パッタ法を用いて A 1 Nの層を形成し、 その上に第二の層として M ◦ C VD法を用いて G a Nの層を形成した。 スパッタ時の基板温度 は 5 0 0 °Cとした。 膜厚等は実施例 1 と同じである。
そうしたところ、 MO C VD法による G a N層の成長後、 反応装 置から取り出したゥェ一八の表面は白濁しており、 表面には多数の ピッ トが認められた。
このプロセスにおける第一の層を実施例 1 と同様の方法で観察し た結果を図 7に示す。 図 8は図 7を模式的に表した図である。 これ らの図から判るように、 D Cスパッタにて成膜した A 1 Nからなる 第一の層は、 結晶界面が明瞭な柱状結晶の密度が 5 X 1 02個 m2程度で、 結晶界面が明瞭な柱状結晶を本発明で規定する密度で 含まないことが判つた。
この同じ試料で、 第一の層の 2結晶 X線ロッキングカーブを測定 したところ、 （ 0 0 0 2 ) 面の測定では半値幅 0. 7度を示した。
(実施例 3 )
本実施例では、 サファイア c面基板上に、 第一の層として回転力 ソード式の R Fスパッ夕法を用いて A 1 Nからなる結晶界面が明瞭 な柱状結晶を含む層を形成し、 その上に第二の層として MOCVD 法を用いて G a Nの層を形成し、 その上に実施例 2と同じ L ED用 ェピタキシャル層を成膜した。 スパッ夕時の基板温度は 7 0 0 °Cと し、 その他の条件は実施例 2と同一とした。
そう したところ、 MOCVD法による L ED用ェピタキシャル層 の成長後、 反応装置から取り出したゥエー八の表面は鏡面であった 実施例 1 と同様の方法で第一の層を観察した結果、 R Fスパッタ にて成膜した A 1 Nからなる第一の層は、 各結晶の幅が 5〜 1 0 n m程度、 密度が 5 X 1 03個/ / i m2程度の結晶界面が明瞭な柱状結 晶を含んでいた。
上記のようにして作製したゥエー八を、 実施例 2と同様にして発 光ダイオードチップとした。 電極間に順方向電流を流したところ、 電流 2 0 m Aにおける順方向電圧は 3. 1 Vであった。 また、 p側 の透光性電極を通して発光を観察したところ、 発光波長は 46 O n mであり、 発光出力は 2 0mAで 1 3mWを示した。 このような発 光ダイオードの特性は、 作製したゥエー八のほぼ全面から作製され た発光ダイオードについて、 ばらつきなく得られた。
(実施例 4 )
本実施例では、 S i ( 1 1 1 ) 基板上に、 第一の層として回転力 ソード式の R Fスパッ夕法を用いて A 1 G a Nからなる結晶界面が 明瞭な柱状結晶を含む層を形成し、 その上に第二の層として MO C VD法を用いて S i をドープした A l G a Nの層を形成し、 その上 に実施例 2 と同じ L E D用ェピタキシャル層を成膜した。 第一の層 の A 1組成は 7 0 %とし、 第二の層の A 1組成は 1 5 %とした。 ス パッ夕時の基板温度は 5 0 0 °Cとした。 その他の条件は実施例 2 と 同様である。
そう したところ、 MO C VD法による L E D用ェピタキシャル層 の成長後、 反応装置から取り出したゥエーハの表面は鏡面であった 実施例 1 と同様の方法で、 第一の層を観察した。 R Fスパッ夕に て成膜した A 1 G a N層は、 各結晶の幅が 2 0 n m程度、 密度が 2 X I 03個/ m2程度の結晶界面が明瞭な柱状結晶を含んでいた。 上記のようにして作製したゥェ一ハを、 実施例 2 と同様にして発 光ダイオードチップとした。 今回は、 電極を積層構造側と基板側の 上下に設置した。 電極間に順方向電流を流したところ、 電流 2 0 m Aにおける順方向電圧は 2. 9 Vであった。 また、 p側の透光性電 極を通して発光を観察したところ、 発光波長は 4 6 0 nmであり、 発光出力は電流 2 0 mAで 1 O mWを示した。 このような発光ダイ ォードの特性は、 作製したゥエー八のほぼ全面から作製された発光 ダイオードについて、 ばらつきなく得られた。
(実施例 5 )
本実施例では、 Z n O ( 0 0 0 1 ) 基板上に、 第一の層として C 02レーザでターゲッ トを励起する P L D法を用いて G a Nからな る結晶界面が明瞭な柱状結晶を含む層を形成し、 その上に第二の層 として MO C VD法を用いて G eをドープした A 1 G a Nの層を形 成し、 その上に実施例 2 と同じ L E D用ェピタキシャル層を成膜し た。 第二の層の A 1組成は 1 0 %とした。 第一の層の成膜時の基板 温度は 7 5 0 °Cとした。 また、 今回は 5 2 5 nm付近の緑色 L E D の作製を試みたため、 発光層成膜時の I n原料の流量を増量した。
そうしたところ、 MO C VD法による L E D用ェピタキシャル層 の成長後、 反応装置から取り出したゥエーハの表面は鏡面であった 実施例 1 と同様の方法で、 第一の層を観察した。 P L D法にて成 膜した G a N層は、 各結晶の幅が 5 n m程度、 密度が 5 X 1 03個 ノ^ m2程度の結晶界面が明瞭な柱状結晶を含んでいた。
上記のようにして作製したゥエーハを、 実施例 2 と同様に発光ダ ィオードチップとした。 実施例 4と同様に、 電極を積層構造側と基 板側の上下に設置した。 電極間に順方向電流を流したところ、 電流 2 0 m Aにおける順方向電圧は 3. 3 Vであった。 また、 p側の透 光性電極を通して発光を観察したところ、 発光波長は 5 2 5 nmで あり、 発光出力は電流 2 0 mAで 1 0 mWを示した。 このような発 光ダイオードの特性は、 作製したゥエーハのほぼ全面から作製され た発光ダイオードについて、 ばらつきなく得られた。
(実施例 6 )
本実施例では、 本発明の I I I族窒化物化合物半導体積層構造体 を用いた、 I I I族窒化物化合物半導体発光素子の製造方法につい て説明する。 本実施例では、 実施例 1 と同じ条件を用いて 6 mに 渡って製造したアンド一プ G a N結晶 （第二の層） 上に、 G eをド 一パントとした n型コンタク ト層を成膜するなどして、 最終的に図 1 に示す半導体発光素子用のェピタキシャル層構造を有するェピタ キシャルゥェ一ハを作製した。 つまりェピタキシャルゥェ一ハは、 c面を有するサファイア基板 9上に、 実施例 1 に記載したのと同じ 成長方法によって形成された柱状結晶の構造を持つ厚さ 5 0 mの A 1 N層 8 (第一の層） の上に、 基板側から順に、 6 mのアンド ープ G a N層 7 (第二の層） 、 1 X 1 019 c m— 3の電子濃度を持つ 2 0 の 06 ド一プ0 & 1^層 6、 1 X 1 018 c m- 3の電子濃度を持 つ 2 0 O Aの I 11。. ] 0 3 ().91^クラッ ド層 5、 G a N障壁層に始ま り G a N障壁層に終わる、 層厚を 1 6 O Aとする 6層の G a N障壁 層 3 と、 層厚を 3 O Aとする 5層のノンド一プの I n Q.2 G a。.8N 井戸層 4とからなる多重量子井戸構造 2 0、 5 0 Aの M gをドープ した A l Q. i G ao. g Nクラッ ド層 2、 膜厚 0. の M g ドープ
A 1 Q. Q2 G aQ. 98 N層 1、 を積層した構造を有する。
また、 本実施例で作製した半導体発光素子の電極構造の平面図を 図 2に示す。 図中、 1 0は n側電極、 1 1は n電極を形成するため の G e ドープ G a N層 6の露出面、 1 2は 電極ボンディ ングパッ ド、 および 1 3は透光性 p電極である。
上記の半導体発光素子構造のェピタキシャル層を有するゥエー八 の作製は、 MO C VD法を用いて以下の手順で行った。 サファイア 基板上に柱状結晶の構造を持つ A 1 N層 （第一の層） 8 を形成する までは、 実施例 1 と同一の手順を用いた。
その後の積層構造の積層も、 実施例 1で用いたのと同じ MO C V D装置を用いて、 実施例 1 における第二の層の成膜と同様にして行 つに
以上のような手順により、 半導体発光素子用のェピタキシャル層 構造を有するェピタキシャルゥエーハを作製した。 ここで M g ドー プ A 1 Q.02 G a 98N層は P型キャリアを活性化するためのァニー ル処理を行わなくても p型を示した。 次いで、 上記のサファイア基板上にェピタキシャル層構造が積層 されたェピ夕キシャルゥエーハを用いて半導体発光素子の一種であ る発光ダイオードを作製した。 作製したゥェ一ハについて、 公知の フォ トリソグラフィ一技術によって M g ド一プ A l Q.。2Gafl. g 8N層 の表面上に、 I T Oからなる透明 p電極 1 3 と、 その上に表面側か ら順にチタン、 アルミニウムおよび金を積層した構造を持つ P電極 ボンディ ングパッ ド 1 2を形成し、 p側電極とした。 更にその後ゥ エーハにドライエッチングを行い、 G e ドープ G a N層の n側電極 を形成する部分 1 1 を露出させ、 露出した部分に N i 、 A 1 、 T i および A uの 4層よりなる n側電極 1 0 を作製した。 これらの作業 により、 ゥエーハ上に図 2に示すような形状を持つ電極を作製した このようにして p側および n側の電極を形成したゥェ一ハについ て、 サフアイァ基板の裏面を研削および研磨してミラー状の面とし た。 その後、 該ゥェ一ハを 3 5 0 m角の正方形のチップに切断し 、 電極が上になるように、 リードフレーム上に載置し、 金線でリー ドフレームへ結線して発光素子とした。 上記のようにして作製した 発光ダイオードの P側および n側の電極間に順方向電流を流したと ころ、 電流 2 0 m Aにおける順方向電圧は 3. 0 Vであった。 また 、 p側の透光性電極を通して発光を観察したところ、 発光波長は 4 7 0 nmであり、 発光出力は 1 5 mWを示した。 このような発光ダ ィオードの特性は、 作製したゥエー八のほぼ全面から作製された発 光ダイオードについて、 ばらつきなく得られた。
(実施例 7 )
本実施例では、 c面サファイア基板上に、 第一の層として R Fス パッ夕法を用いて A 1 G a Nの層を形成し、 その上に第二の層とし て MO C VD法を用いて A 1 G a Nの層を形成した。 スパッ夕時の 基板温度は 3 0 0 とし、 その他の条件は実施例 1 と同一とした。 第一の層と第二の層の A 1 の組成は同じで、 A 1 を 2 0 %とした。 そうしたところ、 MO C VD法による A 1 G a N層の成長後、 反 応装置から取り出したゥエー八の表面は鏡面であつたが、 光学顕微 鏡,で見ると微細な凹凸を含んでいた。
断面 T E M法を用いてこのゥェ一ハを観察した。 R Fスパッ夕に て成膜した A 1 G a N層は、 柱状結晶ではあったが、 ところどころ に A 1 Nの形成されていない部分があり、 連続膜ではなく、 基板の 約 6 0 %しか被覆されていなかった。
上記のようにして作製したゥェ一ハを、 実施例 6 と同様にして発 光ダイオードチップとした。 電極間に順方向電流を流したところ、 電流 2 0 mAにおける順方向電圧は 2. 9 Vであった。 この値は低 すぎて、 電流がリークしていることを示している。 また、 p側の透 光性電極を通して発光を観察したところ、 発光波長は 4 6 0 nmで あり、 発光出力は 7 mWしか示さなかった。
(実施例 8 )
本実施例では、 Z n O ( 0 0 0 1 ) 基板上に、 第一の層として C 02レーザでターゲッ トを励起する P L D法を用いて G a Nの柱状 結晶の集合体を形成し、 その上に第二の層として MO C VD法を用 いて G eをド一プした A 1 G a Nの層を形成し、 その上に実施例 6 と同じ L E D構造を成膜した。 第二の層の A 1組成は 1 0 %とした 。 スパッ夕時の基板温度は 7 5 0 とした。 また、 今回は 5 2 5 η m付近の緑色 L E Dの作製を試みたため、 発光層の I n原料の流量 を増量した。
そうしたところ、 MO C VD法による L E D積層構造の成長後、 反応装置から取り出したゥエー八の表面は鏡面であつた。
断面 T E M法を用いてこのゥエー Λを観察した。 P L D法にて成 膜した G a N層は、 各結晶の幅が 5 n m程度の柱状結晶からなって いた。 また、 第一の層は基板全面を覆っていた。
上記のようにして作製したゥエーハを、 発光ダイオードチップと した。 実施例 9 と同様に、 電極を積層構造側と基板側の上下に設置 した。 電極間に順方向電流を流したところ、 電流 2 0 m Aにおける 順方向電圧は 3 . 3 Vであった。 また、 p側の透光性電極を通して 発光を観察したところ、 発光波長は 5 2 5 n mであり、 発光出力は 1 0 m Wを示した。 このような発光ダイオードの特性は、 作製した ゥエー八のほぼ全面から作製された発光ダイオードについて、 ばら つきなく得られた。 産業上の利用可能性
本発明の I I I族窒化物化合物半導体積層構造体は、 良好な結晶 性を持つ I I I族窒化物化合物半導体結晶からなる表面層を有して いる。 従って、 この積層構造体の上に、 さらに機能を持たせた I I I族窒化物化合物半導体結晶層を形成することにより、 優れた特性 を有する発光ダイオー ド、 レーザダイオード、 或いは電子デバイス 等の半導体素子を作製することが出来る。

Claims

請 求 の 範 囲
I . 基板上に、 I I I族窒化物化合物半導体からなる第一の層と 、 該第一の層に接する I I I族窒化物化合物半導体からなる第二の 層を備えており、 該第一の層は結晶界面が明瞭な柱状結晶を含んで おり、 その密度が 1 X 1 03個 Z zm2〜： L X 1 05個 m2である ことを特徴とする I I I族窒化物化合物半導体積層構造体。
2. 第一の層が基板表面の少なく とも 9 0 %を覆っている請求項 1に記載の I I I族窒化物化合物半導体積層構造体。
3. 結晶界面が明瞭な柱状結晶の幅が 1 η π！〜 5 0 n mである請 求項 1 に記載の I I I族窒化物化合物半導体積層構造体。
4. 結晶界面が明瞭な柱状結晶の幅が 2 n m〜 3 0 n mである請 求項 3に記載の I I I族窒化物化合物半導体積層構造体。
5. 第一の層の厚さが 1 0 nm〜 5 0 0 nmである請求項 1 に記 載の I I I族窒化物化合物半導体積層構造体。
6. 第一の層の厚さが 2 0 nm〜 l 0 0 n mである請求項 5に記 載の I I I族窒化物化合物半導体積層構造体。
7. 第一の層が A 1 を含む I I I族窒化物化合物半導体である請 求項 1 に記載の I I I族窒化物化合物半導体積層構造体。
8. 第一の層が A 1 Nからなる請求項 7に記載の I I I族窒化物 化合物半導体積層構造体。
9. 第二の層が A l G a Nである請求項 1 に記載の I I I族窒化 物化合物半導体積層構造体。
1 0. 第二の層が G a Nである請求項 1 に記載の I I I族窒化物 化合物半導体積層構造体。
I I . 第一の層を形成する I I I族窒化物化合物半導体と第二の 層を形成する I I I族窒化物化合物半導体とが異なる材料である請 求項 1 に記載の I I I族窒化物化合物半導体積層構造体。
1 2 . 第一の層が A 1 Nであり、 かつ、 第二の層が G a Nである 請求項 1 1 に記載の I I I族窒化物化合物半導体積層構造体。
1 3 . 基板が、 サファイア、 S i C、 シリコン、 酸化亜鉛、 酸化 マグネシウム、 酸化マンガン、 酸化ジルコニウム、 酸化マンガン亜 鉛鉄、 酸化マグネシウムアルミニウム、 ホウ化ジルコニウム、 酸化 ガリウム、 酸化インジウム、 酸化リチウムガリウム、 酸化リチウム アルミニウム、 酸化ネオジゥムガリウム、 酸化ランタンス トロンチ ゥムアルミニウムタンタル、 酸化ス トロンチウムチタン、 酸化チタ ン、 ハフニウム、 タングステンおよびモリブデンからなる群から選 ばれた材料から構成されている請求項 1 または 2に記載の I I I族 窒化物化合物半導体積層構造体。
1 . 基板上に、 I I I族金属原料と窒素元素を含んだガスとを プラズマによって活性化し、 反応させることによって、 I I I族窒 化物化合物半導体の柱状結晶からなる第一の層を成膜した後、 該第 一の層に接する I I I族窒化物化合物半導体からなる第二の層を成 膜することを特徴とする I I I族窒化物化合物半導体積層構造体の 製造方法。
1 5 . 第一の層の成膜法が、 スパッタ、 P L D 、 P E Dおよび C V Dからなる群の中から選ばれた一種である請求項 1 4に記載の I I I族窒化物化合物半導体積層構造体の製造方法。
1 6 . 第一の層の成膜法がスパッ夕法である請求項 1 5に記載の I I I族窒化物化合物半導体積層構造体の製造方法。
1 7 . 第一の層の成膜法が、 窒素源をリアクタ内に流通させなが ら行う リアクティブスパッ夕である請求項 1 6 に記載の I I I族窒 化物化合物半導体積層構造体の製造方法。
1 8 . 第一の層の成膜法が、 窒素源としてアンモニアを利用した スパッ夕法である請求項 1 7に記載の I I I族窒化物化合物半導体 積層構造体の製造方法。
1 9. 第一の層の成膜法が窒素源として窒素ガスを利用したスパ ッ夕法である請求項 1 7に記載の I I I族窒化物化合物半導体積層 構造体の製造方法。
2 0. 第一の層の成膜法が R Fスパッタ法である請求項 1 6 に記 載の I I I族窒化物化合物半導体積層構造体の製造方法。
2 1. 第一の層の成膜法が、 力ソードのマグネッ トの位置を移動 させつつ行う R Fスパッ夕法である請求項 2 0に記載の I I I族窒 化物化合物半導体積層構造体の製造方法。
2 2. 第一の層を成膜する際の基板温度が 4 0 0 °C〜 8 0 0 °Cで ある請求項 1 6に記載の I I I族窒化物.化合物半導体積層構造体の 製造方法。
2 3. 第二の層の成膜法が MO C VD法である請求項 1 4に記載 の I I I族窒化物化合物半導体積層構造体の製造方法。
2 4. 第二の層の成膜法がリアクティブスパッ夕法である請求項 1 4に記載の I I I族窒化物化合物半導体積層構造体の製造方法。
2 5. 第二の層を成膜する際の基板温度が 9 0 0 °C以上である請 求項 1 4に記載の I I I族窒化物化合物半導体積層構造体の製造方 法。
2 6. 請求項 1に記載の I I I族窒化物化合物半導体積層構造体 からなる I I I族窒化物化合物半導体発光素子。
2 7. 請求項 2 6 に記載の I I I族窒化物化合物半導体発光素子 からなるランプ。
PCT/JP2007/059820 2006-05-10 2007-05-08 Iii族窒化物化合物半導体積層構造体 WO2007129773A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP07743255.7A EP2019437B1 (en) 2006-05-10 2007-05-08 Iii nitride compound semiconductor laminated structure
CN2007800165680A CN101438429B (zh) 2006-05-10 2007-05-08 Ⅲ族氮化物化合物半导体叠层结构体
US12/300,306 US8148712B2 (en) 2006-05-10 2007-05-08 Group III nitride compound semiconductor stacked structure
JP2008514533A JPWO2007129773A1 (ja) 2006-05-10 2007-05-08 Ｉｉｉ族窒化物化合物半導体積層構造体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-131530 2006-05-10
JP2006131530 2006-05-10
JP2006-231862 2006-08-29
JP2006231862 2006-08-29

Publications (1)

Publication Number Publication Date
WO2007129773A1 true WO2007129773A1 (ja) 2007-11-15

Family

ID=38667877

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/059820 WO2007129773A1 (ja) 2006-05-10 2007-05-08 Iii族窒化物化合物半導体積層構造体

Country Status (7)

Country Link
US (1) US8148712B2 (ja)
EP (1) EP2019437B1 (ja)
JP (1) JPWO2007129773A1 (ja)
KR (1) KR101066135B1 (ja)
CN (1) CN101438429B (ja)
TW (1) TW200814369A (ja)
WO (1) WO2007129773A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
JP2009155672A (ja) * 2007-12-25 2009-07-16 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009170672A (ja) * 2008-01-16 2009-07-30 Showa Denko Kk 光源、発光装置および表示装置
WO2009096270A1 (ja) * 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
JP2014123765A (ja) * 2014-02-27 2014-07-03 Sumitomo Electric Ind Ltd ウエハ生産物、窒化ガリウム系半導体光素子
WO2017119305A1 (ja) * 2016-01-07 2017-07-13 Ｊｆｅミネラル株式会社 窒化アルミニウム単結晶
JP2017138104A (ja) * 2016-02-01 2017-08-10 スタンレー電気株式会社 積層体を構成する元素割合の算出方法
JP2019142771A (ja) * 2019-06-06 2019-08-29 Ｊｆｅミネラル株式会社 窒化アルミニウムウェーハの製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
KR101502195B1 (ko) * 2007-11-21 2015-03-12 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 및 질화물 반도체의 결정 성장 방법 그리고 질화물 반도체 발광 소자
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
DE102009060749B4 (de) 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP5492984B2 (ja) * 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
KR20130112868A (ko) * 2010-09-10 2013-10-14 엔지케이 인슐레이터 엘티디 반도체 소자용 에피택셜 기판, 반도체 소자용 에피택셜 기판의 제조방법, 및 반도체 소자
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
CN102299169A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 便于去除蓝宝石衬底的外延结构
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20140108110A (ko) * 2011-12-28 2014-09-05 파나소닉 주식회사 유기 el 소자의 제조 방법
JP5880383B2 (ja) * 2012-10-11 2016-03-09 豊田合成株式会社 半導体発光素子、発光装置
US9202906B2 (en) 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
CN114651084A (zh) * 2019-10-31 2022-06-21 东曹株式会社 层叠膜结构体和其制造方法
CN112756006B (zh) * 2019-11-06 2022-03-22 中国科学院物理研究所 氮化钛/氮化镓异质结构材料及其制备方法和应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (ja) 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH0586646B2 (ja) 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JPH11354846A (ja) * 1996-01-19 1999-12-24 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2003243302A (ja) 2002-02-15 2003-08-29 Showa Denko Kk Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2004096021A (ja) * 2002-09-04 2004-03-25 Showa Denko Kk Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005210091A (ja) * 2003-12-22 2005-08-04 Showa Denko Kk Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817283A1 (en) * 1996-01-19 1998-01-07 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
WO2005071720A1 (en) * 2004-01-26 2005-08-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
KR100841269B1 (ko) * 2004-01-26 2008-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 다층구조물

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586646B2 (ja) 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH04297023A (ja) 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH11354846A (ja) * 1996-01-19 1999-12-24 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2003243302A (ja) 2002-02-15 2003-08-29 Showa Denko Kk Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2004096021A (ja) * 2002-09-04 2004-03-25 Showa Denko Kk Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005210091A (ja) * 2003-12-22 2005-08-04 Showa Denko Kk Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JOURNAL OF CRYSTAL GROWTH, vol. 115, 1991, pages 628 - 633
See also references of EP2019437A4 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
JP2009155672A (ja) * 2007-12-25 2009-07-16 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009170672A (ja) * 2008-01-16 2009-07-30 Showa Denko Kk 光源、発光装置および表示装置
WO2009096270A1 (ja) * 2008-01-31 2009-08-06 Canon Anelva Corporation ＡｌＮヘテロエピタキシャル結晶体とその製造方法、該結晶体を用いてなるＩＩＩ族窒化物膜用下地基板、発光素子、表面弾性波デバイス、及びスパッタリング装置
JP2014123765A (ja) * 2014-02-27 2014-07-03 Sumitomo Electric Ind Ltd ウエハ生産物、窒化ガリウム系半導体光素子
WO2017119305A1 (ja) * 2016-01-07 2017-07-13 Ｊｆｅミネラル株式会社 窒化アルミニウム単結晶
JP2017122028A (ja) * 2016-01-07 2017-07-13 Ｊｆｅミネラル株式会社 窒化アルミニウム単結晶
CN108463582A (zh) * 2016-01-07 2018-08-28 杰富意矿物股份有限公司 氮化铝单晶
US10704162B2 (en) 2016-01-07 2020-07-07 Jfe Mineral Company, Ltd Aluminum nitride single crystal
JP2017138104A (ja) * 2016-02-01 2017-08-10 スタンレー電気株式会社 積層体を構成する元素割合の算出方法
JP2019142771A (ja) * 2019-06-06 2019-08-29 Ｊｆｅミネラル株式会社 窒化アルミニウムウェーハの製造方法

Also Published As

Publication number Publication date
JPWO2007129773A1 (ja) 2009-09-17
US8148712B2 (en) 2012-04-03
KR101066135B1 (ko) 2011-09-20
TW200814369A (en) 2008-03-16
CN101438429A (zh) 2009-05-20
KR20080098550A (ko) 2008-11-10
CN101438429B (zh) 2011-04-27
TWI352436B (ja) 2011-11-11
EP2019437A4 (en) 2014-05-07
US20090146161A1 (en) 2009-06-11
EP2019437B1 (en) 2018-07-11
EP2019437A1 (en) 2009-01-28

Similar Documents

Publication Publication Date Title
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101159995B1 (ko) Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
KR101042417B1 (ko) Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
TWI418057B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈
US8080484B2 (en) Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp
JP2009123718A (ja) Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
KR20090048590A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
EP2071053B1 (en) Filming method for iii-group nitride semiconductor laminated structure
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009016505A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
JP2008098245A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5261969B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07743255

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2008514533

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020087023994

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007743255

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200780016568.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 12300306

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE