CN103843161A - 用于制造光电子半导体芯片的方法和光电子半导体芯片 - Google Patents

用于制造光电子半导体芯片的方法和光电子半导体芯片 Download PDF

Info

Publication number
CN103843161A
CN103843161A CN201280048248.4A CN201280048248A CN103843161A CN 103843161 A CN103843161 A CN 103843161A CN 201280048248 A CN201280048248 A CN 201280048248A CN 103843161 A CN103843161 A CN 103843161A
Authority
CN
China
Prior art keywords
layer
nucleating
growth substrates
sputter
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280048248.4A
Other languages
English (en)
Other versions
CN103843161B (zh
Inventor
约阿希姆·赫特功
卡尔·恩格尔
贝特霍尔德·哈恩
安德烈亚斯·魏玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN103843161A publication Critical patent/CN103843161A/zh
Application granted granted Critical
Publication of CN103843161B publication Critical patent/CN103843161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在方法的至少一个实施形式中，所述方法设立为用于制造光电子半导体芯片（10）、尤其是发光二极管。所述方法包括下述步骤：提供生长衬底（1）；借助于溅镀在生长衬底（1）上生成III族氮化物成核层（3）；以及在成核层（3）上或在成核层（3）上方生长具有有源层（2a）的III族氮化物半导体层序列（2），其中生长衬底（1）的材料与成核层（3）的和/或半导体层序列（2）的材料不同。

Description

用于制造光电子半导体芯片的方法和光电子半导体芯片
技术领域
提出一种用于制造光电子半导体芯片的方法以及一种光电子半导体芯片。
发明内容
待实现的目的在于，提出一种用于有效地制造光电子半导体芯片的方法。
根据该方法的至少一个实施形式，所述方法包括在生长衬底上方生成III族氮化物成核层的步骤。借助于溅镀实现成核层的生成。因此，成核层不经由气相外延如金属有机气相外延生成，英文是MetalOrganic Chemical Vapor Phase Epitaxy，简称MOVPE。
根据该方法的至少一个实施形式，在成核层上方生长具有有源层的III族氮化物半导体层序列。半导体层序列的有源层设立为在半导体芯片运行时用于产生电磁辐射、尤其是在紫外的或可见的光谱范围中的电磁辐射。特别地，所产生的辐射的波长在430nm和680nm之间，其中包含边界值。有源层优选包括一个或多个pn结或者一个或多个量子阱结构。
半导体材料优选是氮化物化合物半导体材料如AlnIn1-n-mGamN，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，半导体层序列能够具有掺杂物以及附加的组成部分。然而，为了简单性，仅给出半导体层序列的晶格的主要组成部分，即Al、Ga、In以及N，即使这些主要组成部分能够部分地由少量的其他物质替代和/或补充时也如此。
根据该方法的至少一个实施形式，适用的是：0≤n≤0.3和/或0.35≤m≤0.95和/或0<1-n，m≤0.5。所提及的用于n和m的值域优选适用于半导体层序列的所有子层，其中不包括掺杂物。然而在此可能的是，半导体层序列具有一个或多个中间层，对于所述中间层，不同于所提及的用于n、m的值并且替代其适用的是：0.75≤n≤1或0.80≤n≤1。
根据该方法的至少一个实施形式，所述方法包含提供生长衬底的步骤。生长衬底基于不同于成核层的和/或半导体层序列的材料的材料体系。换言之，生长衬底是所谓的异质衬底。例如，生长衬底是硅衬底、具有r面或c面作为生长面的蓝宝石衬底、锗衬底、砷化镓衬底、钼衬底、碳化硅衬底或由金属合金构成的衬底。特别地，生长衬底的热膨胀系数与待生长的半导体层序列的热膨胀系数相差至多50%或至多20%。
在方法的至少一个实施形式中，所述方法设立为用于制造光电子半导体芯片、尤其是发光二极管。所述方法至少包括下述优选以给出的顺序的步骤，：
-提供生长衬底；
-借助于溅镀在生长衬底上生成III族氮化物成核层；以及
-在成核层上或其上方生长具有有源层的III族氮化物半导体层序列。
在此，生长衬底的材料不同于成核层的和/或半导体层序列的材料。
与MOVPE相比，借助于溅镀能够相对成本低地并且以相对高的生长速度生成厚的层。因此，在几分钟之内例如能够沉积例如由AlN构成的直至1μm的厚的层。
此外，能够通过借助于溅镀来生成成核层来缩短和/或简化随后的MOVPE过程。尤其可能的是，弃用附加的成核步骤。成核层优选直接在生长衬底上生成。
此外可能的是，通过溅镀成核层来减少铝在用于生成半导体层序列的MOVPE工艺中的使用。由于MOVPE工艺中高的温度通常将石墨座用作为衬底座。石墨座在MOVPE中能够被薄的、近于白色的含铝的和/或含镓的层涂盖，由此石墨座的热放射特性和加热特性改变。通过借助于溅镀在气相外延反应器外部生成成核层，明显减少了以铝和/或镓来涂盖石墨座并且能够简单地设置用于紧随其后的MOVPE工艺的参数。
根据该方法的至少一个实施形式，在溅镀成核层时添加氧。氧在尤其基于氮化铝的成核层中的重量份额优选为至少0.1%或至少0.2%或至少0.5%。此外，氧在成核层中的重量份额优选为至多10%或至多5%或至多1.5%。也在文献DE10034263B4中提出将氧引入成核层中，其公开内容通过参引并入本文。
根据该方法的一个实施形式，成核层中的氧份额沿远离生长衬底的方向单调地或严格单调地变小。特别地，在具有在10nm和30nm之间且包含边界值的厚度的薄层中，最高的氧浓度直接位于生长衬底处。沿远离生长衬底的方向，氧含量能够阶梯状地或线性地减少。
根据该方法的至少一个实施形式，生长具有至少10nm或至少30nm或至少50nm的厚度的成核层。替选地或附加地，成核层的厚度为至多1000nm或至多200nm或至多150nm。特别地，成核层的厚度为大约100nm。
根据该方法的至少一个实施形式，通过激光剥离法进行生长衬底的去除。替选地或附加地，可能的是，在去除生长衬底时使用湿化学蚀刻。
根据该方法的至少一个实施形式，生长衬底和成核层对于在剥离法中使用的激光辐射是能穿透的。因此，换言之，生长衬底的和成核层的材料不吸收或不显著地吸收所使用的激光辐射。
根据该方法的至少一个实施形式，通过激光辐射在成核层和半导体层序列之间的边界层上或在成核层和生长层之间的边界面上发生材料分解。因此，造成半导体层序列从生长衬底处剥离的材料分解优选不在紧邻生长衬底处发生。
根据该方法的至少一个实施形式，在成核层和生长衬底之间生成牺牲层。牺牲层优选不仅与生长衬底而且与成核层直接接触。牺牲层能够例如借助于原子层沉积来生成，英语是Atomic Layer Deposition或简称ALD，或借助于气相沉积或借助于溅镀来生成。
根据牺牲层的至少一个实施形式，所述牺牲层由能够湿化学地分解的材料形成，其中在湿化学的分解中，生长衬底和半导体层序列和/或生长层不随着分解或不显著地随着分解。例如，牺牲层包括氧化铝如Al2O3或由其构成。牺牲层的厚度例如位于50nm和200nm之间，其中包含边界值。
根据该方法的至少一个实时形式，生长衬底、尤其是在朝向半导体层序列的一侧上不被损坏或不显著地被损坏。特别地，生长衬底的这一侧的表面性质保持不变或尽量保持不变。因此，在生长衬底剥离时，优选仅半导体层序列的一部分和/或生长层的或牺牲层的一部分被损坏。
根据该方法的至少一个实施形式，生长层直接施加在成核层上。因此，换言之，取消夹层，所述夹层例如由具有沿远离生长衬底的方向下降的铝含量的AlGaN形成。生长层优选是掺杂的GaN层或者也可以是未掺杂的GaN层。生长层的厚度尤其位于50nm和300nm之间，其中包含边界值。生长层优选通过溅镀或通过MOVPE生成。
根据该方法的至少一个实施形式，尤其是将掩膜层直接施加到生长层上。掩膜层例如由氮化硅、氧化硅、氮氧化硅或由氮化硼或氧化镁形成。掩膜层的厚度优选为至多2nm或至多1nm或至多0.5nm。特别地，生成具有如下厚度的掩膜层，所述厚度平均为一个或两个单层。掩膜层能够通过溅镀或通过MOVPE生成。
根据该方法的至少一个实施形式，掩膜层以至少20%或至少50%或至少55%的覆盖度施加到位于其下的层上。优选地，覆盖度为至多90%或至多80%或至多70%。因此，换言之，生长衬底和/或生长层在俯视图中看来由掩膜层的材料覆盖至所提到的份额。因此也就是说生长层局部地露出。
根据该方法的至少一个实施形式，与成核层一样，生长层以及掩膜层同样通过溅镀来生成。成核层和生长层以及掩膜层的生成能够在相同的溅镀沉积设备中实现。
根据该方法的至少一个实施形式，尤其是直接在掩膜层上以及在局部露出的生长层上生长聚结层，例如借助于气相外延。聚结层优选基于未掺杂的或基本上未掺杂的GaN。聚结层在局部露出的生长层上进而在掩膜层的开口中生长。聚结层以掩膜层中的所述开口为出发点，共生为封闭的、相对缺陷少的层。
根据该方法的至少一个实施形式，生长具有至少300nm或至少400nm的厚度的聚结层。替选地或附加地，厚度为至多3μm或至多1.2μm。
根据该方法的至少一个实施形式，在聚结层上，尤其以直接的物质接触的方式生长中间层。中间层优选是AlGaN层，所述AlGaN层具有在5%和15%之间、或在75%和100%之间且包含边界值的铝含量。中间层的厚度优选位于5nm和50nm之间、尤其位于10nm和20nm之间、或者位于30nm和100nm之间、或者位于10nm和200nm之间，其中包含边界值。中间层能够是掺杂的。
根据该方法的至少一个实施形式，生长多个中间层，其中中间层分别能够在制造公差的范围中相同地构成。在两个相邻的中间层之间优选存在各一个GaN层，所述GaN层能够是掺杂的或未掺杂的。此外，GaN层优选与两个相邻的中间层直接接触。因此，GaN层的厚度优选为至少20nm或至少50nm或至少500nm，并且替选地或附加地，能够为至多3000nm或至多2000nm或至多1000nm。
根据该方法的至少一个实施形式，在中间层上或在所述中间层的距生长衬底最远的一个上生长具有有源层的半导体层序列。半导体层序列优选与中间层直接接触并且基于AlInGaN或基于InGaN。半导体层序列的邻接于中间层的层优选是n型掺杂的。n型掺杂例如借助于硅和/或借助于锗实现。
根据该方法的至少一个实施形式，在溅镀成核层和/或生长层和/或掩膜层时存在位于550℃和900℃之间且包含边界值的温度。在溅镀时此外存在尤其是在10-3mbar和1×10-2mbar之间且包含边界值的压强。
根据该方法的至少一个实施形式，在溅镀成核层或其他通过溅镀生成的层时，生长率为至少0.03nm/s和/或至多0.5nm/s。优选在具有氩气和氮气的环境下执行溅镀。氩气与氮气的比例优选为1:2，具有至多15%或至多10%的公差。
根据该方法的至少一个实施形式，在半导体层序列的与生长衬底相对置的一侧上安置载体衬底。在半导体层序列和载体衬底之间能够存在其他层，尤其是镜面层、电接触层和/或连接介质层如焊料。载体衬底例如是由陶瓷或由半导体材料如锗或由金属如钼构成的载体。载体衬底能够包括电导线。
根据该方法的至少一个实施形式，成核层在溅镀沉积设备中生成并且半导体层序列在与所述溅镀沉积设备不同的气相外延反应器中生长。尤其优选溅镀沉积设备不具有镓和/或不具有石墨。
除此之外提出一种光电子半导体芯片。所述光电子半导体芯片能够借助于如在一个或多个上述实施形式中给出的方法来制造。因此，所述方法的特征对于光电子半导体芯片也是公开的并且反之亦然。
在光电子半导体芯片的至少一个实施形式中，所述光电子半导体芯片具有半导体层序列，所述半导体层序列具有设置为用于产生辐射的有源层。半导体层序列还包括至少一个n型掺杂的层和至少一个p型掺杂的层，其中所述掺杂的层优选直接邻接于有源层。半导体层序列基于AlInGaN或InGaN。
半导体芯片包括在半导体层序列的p侧上的载体衬底。在半导体层序列的n型掺杂的层的背离载体衬底的一侧上存在中间层，所述中间层基于AlGaN并且具有高的铝含量以及以在5nm和50nm之间且包含边界值的厚度生长。能够形成多个中间层，在所述中间层之间存在氮化镓层。
在中间层或所述中间层中的一个的背离载体衬底的一侧上存在由掺杂的或未掺杂的GaN构成的聚结层，所述聚结层具有在300nm和1.5μm之间且包含边界值的厚度。此外，半导体芯片设置有粗糙部，所述粗糙部从聚结层伸展直至到半导体层序列的n型掺杂的层上或层中。半导体层序列的辐射出射面部分地由聚结层形成。中间层或所述中间层中的至少一个通过粗糙部局部地露出。
附图说明
随后，参照附图借助于实施例详细地阐述这里描述的方法以及这里描述的半导体芯片。在此，相同的附图标记表示在各个附图中的相同的元件。然而，在此不示出合乎比例的关系，更确切地说，为了更好的理解能够夸大地示出个别元件。
附图示出：
图1、2和7示出用于制造在这里所描述的光电子半导体芯片的在这里所描述的方法的实施例的示意图，以及
图3至6和8示出在这里所描述的光电子半导体芯片的实施例的示意剖面图。
具体实施方式
在图1中示意地图解说明用于制造光电子半导体芯片10的方法。根据图1A提供在溅镀沉积设备A中的生长衬底1。生长衬底1例如是蓝宝石衬底。在根据图1B的方法步骤中，在溅镀沉积设备A中将成核层3溅镀到生长衬底1上。成核层3是AlN层，对所述AlN层优选添加氧。
在溅镀成核层3时温度例如为大约760℃。溅镀沉积设备A中的压力尤其为大约5×10-2mbar，其中存在氩气-氮气环境。在溅镀成核层3时沉积率为大约0.15nm/s。溅镀功率能够在0.5kW和1.5kW之间，其中包含边界值，尤其为大约0.5kW。以大约100nm的厚度生成成核层3。溅镀沉积设备A不具有镓。
在根据图1C的方法步骤中，将生长衬底1连同成核层3从溅镀沉积设备A送入MOVPE反应器B中。生长衬底1位于优选由石墨形成的衬底座b上。由于AlN成核层3在溅镀沉积设备A中、而不在MOVPE反应器B中生成，能够借助于具有铝和/或镓的反射性的覆层防止或者大幅地减少衬底座b的起雾。
为了生长具有设置为用于产生辐射的有源层的半导体层序列，生长衬底1与成核层3保留在MOVPE反应器B中。因此，半导体层序列2被外延地施加到溅镀的成核层3上。
根据图1E，激光辐射L穿过生长衬底1和成核层3射入到半导体层序列2上。激光辐射L具有例如大约355nm的波长。例如，作为用于成核层3的材料的氮化铝具有大约210nm的吸收限从而对于激光辐射L是透明的。因此，对激光辐射L的吸收在半导体层序列2的朝向成核层3的一侧上实现。因此，也参见图1F，在半导体层序列2和成核层3之间的边界面附近发生材料分解。在此，半导体层序列2的小部分保留在成核层3上。
因此，不直接在生长衬底1上发生材料破坏。由此，生长衬底1的朝向成核层3的表面在激光剥离法中不被损坏或不显著地被损坏。这尤其能够通过成核层3的相对大的厚度实现，所述厚度能够通过借助于溅镀施加成核层3来实现。
根据图1G，将成核层3的残余物从生长衬底1去除。所述去除能够经由湿化学蚀刻实现，所述湿化学蚀刻选择性地去除成核层3的材料并且不侵蚀或不显著侵蚀生长衬底1的材料。
由于生长衬底1在激光剥离法中不受损，所以能够避免所谓的回收工艺，在所述回收工艺中，生长衬底的表面尤其经由磨光来修复。在这样的磨光中，生长衬底失去大约50μm的厚度。由于成核层3比较厚，因此通常高质量的且昂贵的生长衬底1能够受保护地并且重复地使用，并且优选不需要耗费的修复工艺。
根据图1的方法优选在晶片复合物中进行。为了简化的描述，在附图中未示出其他方法步骤如划分为各个半导体芯片10或生成附加的功能层。
在图2A和2B中示出用于去除生长衬底1的替选的方法步骤。根据图2A，与根据图1的制造方法不同，在生长衬底1和成核层3之间制成有由Al2O3构成的牺牲层31。
所述牺牲层31能够湿化学地分解，由此生长衬底1能够与半导体层序列2分离，参照图2B。在将牺牲层31去除时，生长衬底1和/或成核层3保持不被破坏或尽量不被破坏。由此，生长衬底1的重复使用是可能的，不需要耗费的修复步骤。
在图3中，示意地图解示出光电子半导体芯片10的一个实施例。在生长衬底1上存在溅镀的成核层3。除了氧之外或替选于氧，成核层3也能够具有铟和/或硅。
在成核层3上可选地跟随有夹层4。当生长衬底1是硅衬底时，优选使用这样的夹层4。直接施加到成核层3上的夹层4优选具有多个层片，在图2中未示出。所述层片例如分别具有大约50nm的厚度并且显示出沿远离生长衬底1的方向降低的铝含量，其中各个层片的铝含量能够为大约95%、60%、30%以及15%，尤其具有至多百分之十或至多百分之五的公差。
可选地存在的夹层4直接跟随有由掺杂的或未掺杂的GaN构成的生长层8。如果夹层4不存在，那么生长层8优选直接跟随成核层3。生长层8的厚度优选为大约200nm。如果生长层8是掺杂的，那么掺杂物浓度优选为半导体层序列2的n型掺杂的层2b的掺杂物浓度的至多二分之一。
沿远离生长衬底1的方向掩膜层6直接跟随着生长层8。掩膜层6覆盖生长层8优选至大约60%或大约70%。生长层8例如由少数单层氮化硅构成。
在掩膜层6的开口中，由掺杂的或未掺杂的GaN构成的聚结层7在生长层8上生长。沿远离生长衬底1的方向，聚结层7共生成连续的层。聚结层7的厚度例如在0.5μm和1.0μm之间，其中包含边界值。
中间层9直接跟随着聚结层7。优选地，中间层9是AlGaN层，所述AlGaN层具有大约10%的铝含量并且具有大约30nm或大约60nm的厚度。可选地也能够弃用中间层9。
半导体层序列2的邻接于有源层2a的n型掺杂的层2b跟随着中间层9。在有源层2a的背离生长衬底1的一侧上存在至少一个p型掺杂的层2c。半导体层序列2的层2a、2b、2c优选基于InGaN。n型掺杂的层2b的掺杂物浓度能够在5×1018/cm-3和1×1020/cm-3之间或者在1×1019/cm-3或6×1019/cm-3之间，其中包含边界值。n型掺杂的层2b的掺杂优选借助于锗和/或硅实现。p型掺杂的层2c优选掺杂有镁。
n型掺杂的层2b的厚度D例如在1.0μm和4μm之间，尤其在1.5μm和2.5μm之间，其中包含边界值。在n型掺杂的层2b的距中间层9最近的区域中，其中所述区域优选具有在100nm和500nm之间且包含边界值的厚度，掺杂物浓度可选地降低并且在所述区域中例如在5×1017/cm-3和1×1019/cm-3之间，其中包含边界值，尤其为大约1×1018/cm-3。所述较低地掺杂的区域未在附图中示出。
在根据图4的半导体芯片10的实施例中，生长衬底1以及成核层3和夹层4被去除，如这结合附图3也是可能的。在半导体层序列2的p型侧上安置有第一接触层12a。经由第一接触层12a，半导体层序列2与载体衬底11连接。载体衬底11的厚度优选在50μm和1mm之间，其中包含边界值。
在半导体层序列2的背离载体衬底11的一侧上产生粗糙部13。粗糙部13伸展直至半导体层序列2的n型掺杂的层2b上或直至其中。因此，通过粗糙部，n型掺杂的层2b以及中间层9局部地露出。尤其优选由于粗糙部13而完全地去除掩膜层6。
可选地，在背离载体衬底的一侧上安置有其他接触层12b，经由所述接触层半导体芯片10是能电接触的并且是能通电的，例如借助于接合线。其他可选的层如镜面层或连接介质层在附图中未示出。
半导体芯片10的另一实施例在图5中可见。根据图5的半导体芯片10具有两个中间层9，在所述中间层之间存在GaN层5。不同于在图5中所示出的，也能够存在多于两个的中间层9，所述中间层分别彼此相同地或彼此不同地构造。
粗糙部13伸展穿过两个中间层5直至n型掺杂的层2b中。不同于所示出的，可能的是，中间层9中的一个不碰到粗糙部。此外可能的是，距有源层2a最近的中间层9构成为用于产生粗糙部13的蚀刻阻挡层。
在图6中示出半导体芯片10的另一实施例。半导体层序列2经由例如是焊料的连接介质18固定在载体衬底11上。半导体层序列2的朝向载体衬底11的一侧经由第一电连接层14并且经由载体衬底11电接触。
此外，半导体层序列2的背离载体衬底11的一侧经由第二电连接层16接触。第二连接层16穿过有源层2a，并且从载体衬底11来看，横向地在半导体层序列2旁引导。例如，第二连接层16能够横向地在半导体层序列2旁与接合线连接，所述接合线未示出。
粗糙部13不伸展直至第二连接层16上。此外，连接层16、14通过例如由氧化硅或氮化硅构成的分离层15彼此电绝缘。在图6中未示出中间层以及聚结层。因此，半导体芯片10能够与在文献US2010/0171135A1中所给出的类似地构成，所述文献的公开内容通过参引并入本文。
在图7中示出用于制造例如在图3中图解说明的半导体芯片10的第一方法步骤。根据图7A，直接在生长衬底1上生成成核层3。根据图7B，生长层8直接生长到成核层3上。将掩膜层6局部地安置到能够具有大约1μm的厚度的生长层8上，参见图7C。所有这些层能够借助于溅镀来施加。
在生长层8中，GaN的缺陷密度能够在大约3×109cm-2的范围中。通过聚结层7与掩膜层6相结合，半导体层序列2中的缺陷密度、尤其是n型掺杂的层2b中的缺陷密度能够降低大约一个数量级。
在图7D中图解说明，聚结层7如何以掩膜层6中的开口为出发点。掩膜层6的覆盖度例如为大约70%。在图7D中示意性地图解说明在还未完全共生的状态中的聚结层7。共生的聚结层7的厚度能够为大约1.2μm。在图7中未示出其他的方法步骤。
方法步骤7A至7C优选在相同的溅镀沉积设备中进行，在图7中未示出。从根据图7D的方法步骤起，优选应用MOVPE。
半导体芯片10的另一实施例在图8中示出。半导体芯片10优选借助于如图1和7中图解说明的方法来制造。电接触结构如导线或接合线未在图8中示出。
在载体衬底11上存在具有p型掺杂的层2c、有源层2a和n型掺杂的层2b的半导体层序列2。优选在有源层2a和p型掺杂的层2c之间存在电子势垒层2d，如也在所有其他实施例中那样。
n型掺杂的层2b例如具有在100nm和300nm之间、尤其是大约200nm且包含边界值的厚度。n型掺杂的层2b的掺杂物浓度优选低于1×1018cm-3。第二中间层9b连接于n型掺杂的层2b，沿远离载体衬底11的方向跟随有第二GaN层5b、第一中间层9a和第一GaN层5a。
第一中间层9a优选具有在15nm和50nm之间、例如大约30nm的厚度，其中包括边界层。第二中间层9b的厚度更大且尤其位于25nm和100nm之间且包含边界值的、例如大约为60nm。两个中间层9a、9b由AlGaN形成，所述AlGaN具有优选5%至15%且包含边界值的Al含量。这样的可选的中间层9a、9b和同样可选的GaN层5a、5b也能够存在于所有其他的实施例中。
粗糙部13能够局部地伸展直至第一中间层9a上，但是优选不穿过第二中间层9a以及更靠近载体衬底11的层。不同于所示出的，粗糙部13也能够不伸展直至中间层9a上。
第二GaN层5b优选具有在0.5μm和2μm之间、或者在0.8μm和1.2μm之间且包含边界值的、例如为大约1μm的厚度。第二GaN层5b的掺杂物浓度优选为至少1×1019cm-3。第一GaN层5a具有尤其是至多4μm或至多3μm和/或至少1μm或至少2μm的最大厚度。
第一GaN层5a例如在具有大约1.2μm的厚度的聚结层7上生长，参见图7D。根据图8，在安置载体衬底11之后，从半导体芯片10去除在图7中图解说明的层1、3、8、6、7。
本发明不受限于借助于实施例进行的描述。更确切地说，本发明包括每个新的特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身并未明确地在权利要求中或实施例中给出时也如此。
本专利申请要求德国专利申请102011114671.0的优先权，其公开内容通过参引并入本文。

Claims (14)

1.一种用于制造光电子半导体芯片（10）的方法，具有下述步骤：
-提供生长衬底（1）；
-借助于溅镀在所述生长衬底（1）上生成III族氮化物成核层（3），其中所述生长衬底（1）的材料不同于所述成核层（3）的材料；以及
-在所述成核层（3）上生长具有有源层（2a）的III族氮化物半导体层序列（2）。
2.根据上一项权利要求所述的方法，
其中在所述成核层（3）和所述生长衬底（1）之间生成牺牲层（31），其中所述牺牲层（31）包括氧化铝并且所述牺牲层（31）在所述生长衬底（1）与所述半导体层序列（2）分离时至少部分地湿化学地分解。
3.根据上一项权利要求所述的方法，
其中所述生长衬底（1）在从所述半导体层序列（2）剥离时在朝向所述半导体层序列（2）的一侧上没有受到损坏。
4.根据上述权利要求中任一项所述的方法，
其中所述成核层（3）具有在10nm和1000nm之间、尤其是在50nm和200nm之间且包含边界值的厚度，其中所述成核层（3）基于AlN并且直接施加到所述生长衬底（1）上。
5.根据上述权利要求中任一项所述的方法，
其中将载体衬底（11）安置到所述半导体层序列（2）的背离所述生长衬底（1）的一侧上，并且随后借助于激光剥离法去除所述生长衬底（1）。
6.根据上一项权利要求所述的方法，
其中所述生长衬底（1）和所述成核层（3）对于在所述剥离法中所使用的激光辐射是能穿透的，
其中通过所述激光辐射在所述成核层（3）和所述半导体层序列（2）和/或生长层（8）之间的边界层上进行材料分解。
7.根据上述权利要求中任一项所述的方法，
其中对所述成核层（3）添加氧，其中氧的重量份额在0.1%和10%之间，其中包含边界值。
8.根据上一项权利要求所述的方法，
其中所述成核层（3）中的氧份额沿远离所述生长衬底（1）的方向单调地减少。
9.根据上述权利要求中任一项所述的方法，
其中借助于溅镀或借助于气相外延直接在所述成核层（3）上施加所述生长层（8），
其中所述生长层（8）基于GaN。
10.根据上述权利要求中任一项所述的方法，
其中直接彼此相继地并且以给出的顺序在所述生长层（8）上生成下述层：
-掩膜层（6），基于氮化硅、氧化硅或氧化镁，其中所述掩膜层（6）以在50%和90%之间且包含边界值的覆盖度来覆盖所述生长层（8）；
-聚结层（7），基于GaN；
-由AlGaN构成的一个或多个中间层（9），其中在多个中间层（9）的情况下，在两个相邻的中间层（9）之间各生长一个GaN层，以及
-所述半导体层序列（2a，2b，2c），基于AlInGaN或基于InGaN。
11.根据上述权利要求中任一项所述的方法，
其中在550℃和900℃之间的温度下并且在1×10-3mbar和1×10-2mbar之间且包含边界值的压强下执行溅镀。
12.根据上述权利要求中任一项所述的方法，
其中在溅镀时将生长率设定为在0.03nm/s和0.5nm/s之间，其中包含边界值，其中在具有Ar和N2的环境下执行溅镀，并且Ar与N2的比例为1比2，具有至多15%的公差。
13.根据上述权利要求中任一项所述的方法，
其中在溅镀沉积设备（A）中生成所述成核层（3），并且在与所述溅镀沉积设备不同的气相外延反应器（B）中生长所述半导体层序列（2），
其中所述溅镀沉积设备（A）不具有镓。
14.一种具有半导体层序列（2）的光电子半导体芯片（10），所述半导体层序列具有设置为用于产生辐射的有源层（2a）并且具有至少一个n型掺杂的层（2b），
其中
-所述n型掺杂的层（2b）邻接于所述有源层（2a）；
-所述半导体层序列（2）基于AlInGaN或基于InGaN；
-在所述n型掺杂的层（2b）的背离载体衬底（11）的一侧上生长由AlGaN构成的一个或多个中间层（9），所述中间层分别具有在25nm和200nm之间且包含边界值的厚度；
-在所述中间层（9）或所述中间层（9）中的一个的背离所述载体衬底（11）的一侧上形成由掺杂的或未掺杂的GaN构成的聚结层（7），所述聚结层具有在300nm和1.2μm之间且包含边界值的厚度，
-粗糙部（13）从所述聚结层（7）起伸展直至所述n型掺杂的层（2b）上或所述n型掺杂的层（2b）中，
-所述半导体层堆（2）的辐射出射面部分地由所述聚结层（7）形成，
-所述中间层（9）局部地露出，以及
-所述半导体芯片（10）借助于根据上述权利要求中任一项所述的方法制造。
CN201280048248.4A 2011-09-30 2012-08-23 用于制造光电子半导体芯片的方法和光电子半导体芯片 Active CN103843161B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011114671A DE102011114671A1 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114671.0 2011-09-30
PCT/EP2012/066459 WO2013045181A1 (de) 2011-09-30 2012-08-23 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
CN103843161A true CN103843161A (zh) 2014-06-04
CN103843161B CN103843161B (zh) 2017-05-03

Family

ID=46727217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280048248.4A Active CN103843161B (zh) 2011-09-30 2012-08-23 用于制造光电子半导体芯片的方法和光电子半导体芯片

Country Status (7)

Country Link
US (2) US9343615B2 (zh)
JP (2) JP2015501526A (zh)
KR (2) KR101997416B1 (zh)
CN (1) CN103843161B (zh)
DE (1) DE102011114671A1 (zh)
TW (1) TWI499086B (zh)
WO (1) WO2013045181A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011115299B4 (de) * 2011-09-29 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014101966A1 (de) 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015107661B4 (de) * 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE102017106888A1 (de) 2017-03-30 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Leuchtdiodenchips und Leuchtdiodenchip
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124353A (zh) * 2004-09-27 2008-02-13 盖利姆企业私人有限公司 生长第（ⅲ）族金属氮化物薄膜的方法和装置、以及第（ⅲ）族金属氮化物薄膜
US20080054296A1 (en) * 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Nitride-based semiconductor light emitting device and method of manufacturing the same
TW200913322A (en) * 2007-06-07 2009-03-16 Showa Denko Kk Apparatus and method for producing group-III nitride semiconductor layer, method of producing group-III nitride semiconductor light-emitting device, and lamp thereof
US20090289270A1 (en) * 2008-05-23 2009-11-26 Showa Denko K.K. Group iii nitride semiconductor multilayer structure and production method thereof
TW201030837A (en) * 2008-11-19 2010-08-16 Agency Science Tech & Res Method of at least partially releasing an epitaxial layer

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
WO1999038218A1 (fr) 1998-01-21 1999-07-29 Rohm Co., Ltd. Element luminescent a semiconducteur et procede de fabrication
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
DE10034263B4 (de) * 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
JP3509709B2 (ja) 2000-07-19 2004-03-22 株式会社村田製作所 圧電薄膜共振子及び圧電薄膜共振子の製造方法
JP4276135B2 (ja) * 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
JP4468744B2 (ja) * 2004-06-15 2010-05-26 日本電信電話株式会社 窒化物半導体薄膜の作製方法
BRPI0516136A (pt) 2004-09-27 2008-08-26 Gallium Entpr Pty Ltd método e equipamento para desenvolvimento de uma pelìcula de nitreto de um metal do grupo (iii) e a pelìcula de nitreto do metal do grupo (iii)
US7524686B2 (en) 2005-01-11 2009-04-28 Semileds Corporation Method of making light emitting diodes (LEDs) with improved light extraction by roughening
JP4535935B2 (ja) * 2005-05-19 2010-09-01 日本電信電話株式会社 窒化物半導体薄膜およびその製造方法
JP2007095845A (ja) 2005-09-27 2007-04-12 Oki Data Corp 半導体複合基板とそれを用いた半導体装置の製造方法
US7897490B2 (en) 2005-12-12 2011-03-01 Kyma Technologies, Inc. Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
KR101693849B1 (ko) 2006-02-23 2017-01-06 알로스 세미컨덕터스 게엠베하 질화물 반도체 컴포넌트 및 이의 제조를 위한 프로세스
KR100756841B1 (ko) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
KR101066135B1 (ko) 2006-05-10 2011-09-20 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 적층 구조체
JP2007329382A (ja) 2006-06-09 2007-12-20 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオード素子
TWI408733B (zh) 2006-08-18 2013-09-11 Toyoda Gosei Kk Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
JP2008047762A (ja) 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5186093B2 (ja) 2006-09-26 2013-04-17 スタンレー電気株式会社 半導体発光デバイス
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5471440B2 (ja) * 2007-05-02 2014-04-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US20100176369A2 (en) 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
JP5237780B2 (ja) 2008-12-17 2013-07-17 スタンレー電気株式会社 半導体発光素子の製造方法
US8299473B1 (en) * 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
DE102009036843A1 (de) * 2009-08-10 2011-02-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
WO2011055774A1 (ja) 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP5496623B2 (ja) * 2009-11-26 2014-05-21 スタンレー電気株式会社 光半導体装置
JP5399552B2 (ja) 2010-03-01 2014-01-29 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
JP2011082570A (ja) 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
US9012921B2 (en) * 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124353A (zh) * 2004-09-27 2008-02-13 盖利姆企业私人有限公司 生长第（ⅲ）族金属氮化物薄膜的方法和装置、以及第（ⅲ）族金属氮化物薄膜
US20080054296A1 (en) * 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Nitride-based semiconductor light emitting device and method of manufacturing the same
TW200913322A (en) * 2007-06-07 2009-03-16 Showa Denko Kk Apparatus and method for producing group-III nitride semiconductor layer, method of producing group-III nitride semiconductor light-emitting device, and lamp thereof
US20090289270A1 (en) * 2008-05-23 2009-11-26 Showa Denko K.K. Group iii nitride semiconductor multilayer structure and production method thereof
TW201030837A (en) * 2008-11-19 2010-08-16 Agency Science Tech & Res Method of at least partially releasing an epitaxial layer

Also Published As

Publication number Publication date
WO2013045181A1 (de) 2013-04-04
JP2015501526A (ja) 2015-01-15
US9343615B2 (en) 2016-05-17
US20140346541A1 (en) 2014-11-27
KR102009535B1 (ko) 2019-08-09
CN103843161B (zh) 2017-05-03
KR20180100246A (ko) 2018-09-07
JP2016184747A (ja) 2016-10-20
TW201322487A (zh) 2013-06-01
US20160225952A1 (en) 2016-08-04
KR101997416B1 (ko) 2019-07-05
TWI499086B (zh) 2015-09-01
DE102011114671A1 (de) 2013-04-04
JP6148756B2 (ja) 2017-06-14
KR20140069037A (ko) 2014-06-09
US9647174B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN103843161A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US9425281B2 (en) Enhancement mode III-nitride device and method for manufacturing thereof
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR102098250B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
CN104272430B (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
TWI497762B (zh) 用於製造光電半導體晶片之方法
US10600645B2 (en) Manufacturing method of gallium nitride substrate
US8148732B2 (en) Carbon-containing semiconductor substrate
US8154038B2 (en) Group-III nitride for reducing stress caused by metal nitride reflector
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
KR20220150908A (ko) 스퍼터링된 마그네슘 소스를 이용한 질화갈륨 물질에서의 마그네슘 확산 방법 및 시스템
KR20090081693A (ko) 질화물 반도체 및 그 제조 방법
JP6242238B2 (ja) 窒化物半導体多元混晶の製造方法
CN117561614A (zh) 铝氮化物层的制造方法
Bayram et al. Engineering future light emitting diodes and photovoltaics with inexpensive materials: Integrating ZnO and Si into GaN-based devices
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법
EP2728629B1 (en) Hetero-Substrate for nitride-Based Semiconductor Light Emitting Device, and Method for Manufacturing the same
KR101381985B1 (ko) 수직형 발광소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant