CN104272430B - 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片 - Google Patents

外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片 Download PDF

Info

Publication number
CN104272430B
CN104272430B CN201380022367.7A CN201380022367A CN104272430B CN 104272430 B CN104272430 B CN 104272430B CN 201380022367 A CN201380022367 A CN 201380022367A CN 104272430 B CN104272430 B CN 104272430B
Authority
CN
China
Prior art keywords
layer
substrate
epitaxial substrate
ground floor
nucleating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380022367.7A
Other languages
English (en)
Other versions
CN104272430A (zh
Inventor
约阿希姆·赫特功
亚历山大·弗里
克里斯蒂安·施密特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104272430A publication Critical patent/CN104272430A/zh
Application granted granted Critical
Publication of CN104272430B publication Critical patent/CN104272430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提出一种用于氮化物化合物半导体材料的外延衬底(11，12，13)，所述外延衬底具有直接在衬底(1)上的成核层(2)，其中成核层(2)具有至少一个由AlON构成的具有柱状结构的第一层(21)。此外，提出一种用于制造外延衬底的方法和一种具有外延衬底的光电子半导体芯片。

Description

外延衬底、用于制造外延衬底的方法和具有外延衬底的光电 子半导体芯片
技术领域
提出一种外延衬底、一种用于制造外延衬底的方法和一种具有外延衬底的光电子半导体芯片。
背景技术
基于III族氮化物材料的半导体材料通常异质外延地在异质衬底上沉积，例如在蓝宝石(Al2O3)上沉积。根据目前的现有技术，在异质外延工艺开始时，通常沉积由III族氮化物材料、尤其是AlN或GaN构成的成核层，在所述成核层上例如为了发光二极管(LED)又外延生长期望的III族氮化物层结构。成核层通常在大于450℃并且小于690℃的温度下外延沉积在异质衬底上。在成核层生长之前，典型地仍执行对衬底的热清洁步骤。
通常，不仅成核层、而且其后紧接着的层结构借助于金属有机的气相外延(MOVPE：“metalorganic vapor phase epitaxy”)沉积。在此，在控制下述参数时尤其能够出现问题：温度、层厚度、与衬底表面的交互作用、在成核层外延之前在热清洁的情况下与吸收阶段的交互作用、在成核层外延之后的再结晶步骤。
此外，非常耗费时间的温度匹配、即所谓的温度斜坡对于匹配在高温下发生的热清洁步骤和在明显较低的温度下沉积成核层之间的工艺温度以及在沉积成核层和同样在明显较高的温度下进行的生长期望的III族氮化物层序列之间的工艺温度是必要的。借助于在MOVPE工艺期间的原位控制、例如高温计和反射计尝试在生长成核层期间确定表面温度和生长速率，然而这在技术上是困难的。
然而，通常承受由于所使用的异质衬底中的变化造成的在热清洁步骤期间和在成核层中的不期望的变化。所述变化必须以实验的方式确定并且最小化或最优化。
作为对借助于MOVPE施加成核层的替选方案，例如从文献US 6,692,568 B2中也已知借助于溅射由AlN沉积成核层。
发明内容
特定的实施方式的至少一个目的是：提出一种用于氮化物化合物半导体材料的外延衬底。特定的实施方式的其他目的在于：提出一种用于制造外延衬底的方法和一种具有外延衬底的光电子半导体芯片。
所述目的通过一种用于氮化物化合物半导体材料的外延衬底、一种具有上述外延衬底的光电子半导体芯片以及一种用于制造上述外延衬底的方法来实现。一种用于氮化物化合物半导体材料的外延衬底，其具有直接在衬底上的成核层，其中所述成核层具有由AlON构成的具有柱状结构的至少一个第一层，其中在所述成核层上施加SiN层，其中所述柱状结构具有随距所述衬底的间距增大而减小的氧含量。一种具有上述外延衬底的光电子半导体芯片，在所述外延衬底上施加有基于氮化物化合物半导体材料的具有有源层的半导体层序列，所述有源层在所述半导体芯片运行时能够产生或检测光。一种用于制造上述外延衬底的方法，所述方法具有下述步骤：A)提供衬底；B)在大于或等于700℃并且小于或等于1000℃的温度下，直接在所述衬底上施加具有由AlON构成的至少一个第一层的成核层，所述第一层具有柱状结构。主题的和方法的有利的实施方式和改进方案的特征在于下文中的实施例并且此外在下文的描述和附图中得出。
根据至少一个实施方式，外延衬底具有成核层。也能够称作为所谓的准衬底并且尤其具有上面设置有至少一个成核层的衬底的外延衬底用作为由氮化物化合物半导体材料构成的半导体层序列的生长层。能够具有例如蓝宝石、硅或SiC或由上述材料构成的衬底又尤其用作为用于成核层的生长衬底，所述成核层直接施加在衬底上。尤其地，在此描述的外延衬底的衬底因此能够是所谓的异质衬底，所述异质衬底不具有氮化物化合物半导体材料。成核层又提供下述表面，在所述表面上能够通过外延法、例如MOVPE或MBE(Molekularstrahlepitaxie，分子束外延，“molecular beam epitaxy”)生长有由氮化物化合物半导体材料构成的半导体层序列，例如以用于制造光电子半导体芯片。
术语例如“基于GaN的材料”、“基于(In，Al，Ga)N的化合物半导体材料”和“氮化物化合物半导体材料”尤其指具有由III-V族化合物半导体材料体系InxAlyGa1-x-yN构成的材料的上述材料，其中0≤x≤1，0≤y≤1并且x+y≤1，例如即GaN、AlN、AlGaN、InGaN、AlInGaN。
成核层具有至少一个第一层，所述第一层由氧氮化铝(AlON)构成并且所述第一层具有柱状结构。成核层的由AlON构成的第一层直接施加在衬底上。柱状结构因此尤其能够构成为，使得成核层的第一层具有柱，所述柱远离衬底延伸。柱状结构的柱能够提供晶体表面，在所述晶体表面上能够施加具有高的晶体质量的其他层、尤其是由氮化物化合物半导体材料构成的半导体层。
在用于制造用于氮化物化合物半导体材料的外延衬底的方法中，提供衬底。在另一个方法步骤中在衬底的表面上直接施加具有由AlON构成的至少一个第一层的成核层。
在下文中描述的特征和实施方式同样适用于外延衬底和用于制造外延衬底的方法。
根据另一个实施方式，成核层并且尤其是由AlON构成的第一层在大于或等于700℃并且小于或等于1000℃的温度下施加。大约为1000℃的温度上限是临界极限，因为在高于1000℃的温度下施加的半导体层不再构成为成核层。大于或等于800℃的温度能够是优选的。此外，小于或等于900℃的温度能够是尤其合适的。尤其地，大于或等于825℃和/或小于或等于875℃的温度、即在850℃周围+/-25℃的范围中的温度能够是尤其优选的。成核层的由AlON构成的具有柱状结构的至少一个第一层能够在所述温度下优选借助于MOVPE并且尤其优选借助于溅射沉积。对此替选地，MBE、氢化物气相外延(HVPE，“hydride vaporphase epitaxy”)、化学气相沉积(CVD：“chemical vapor deposition”)或原子层沉积(ALD：“atomic layer deposition”)是可行的。
不同于在已知的由(Al，In，Ga)N构成的在低温下沉积的成核层、即所谓的低温成核层的情况，在此处描述的方法中在明显更高的温度下施加成核层。在此处描述的成核层中能够避免在施加低温成核层之前和之后由于用于不同方法步骤的不同温度范围所需要的上述难于控制并且长的温度斜坡。例如，在此处描述的方法中，用于沉积成核层并且尤其是沉积由AlON构成的具有柱状结构的至少一个第一层的温度与用于在成核层上沉积其他层的温度偏差小于200℃并且优选偏差小于150℃。
为了施加成核层并且尤其为了施加至少一个由AlON构成的第一层，例如能够使用气体源，所述气体源基于由O2掺入的N2和/或H2。此外，也能够使用H2O，所述H2O经由蒸汽压饱和器(“起泡器”)、即所谓的H2O起泡器掺入载气。此外，也可行的是，例如使用金属有机的气体源，所述气体源基于铝并且包含氧，例如二乙基乙氧基铝或三甲基铝和二乙基乙氧基铝的混合物。通过控制在成核层的、尤其至少一个第一层的生长方法中输送的含氧气体的量，能够控制在至少一个由AlON构成的第一层中的氧浓度。
此外，也可行的是，例如衬底的上面施加有成核层的表面用氧终止。例如对此，能够以O2等离子预处理衬底。对衬底表面的这种氧终止引起AlON也借助气体源生长，所述气体源通常用于制造AlN成核层。尤其地，能够通过O2等离子预处理蓝宝石衬底，因为蓝宝石表面的氧终止能够引起AlON专门在蓝宝石-AlN边界面上的生长。此外，也可性的是，将氧化铝施加到衬底上，例如借助于原子层沉积，所述原子层沉积同样有助于形成AlON。
用于提供氧的在上文中描述的源或方法也能够彼此组合，例如借助氧进行表面处理并且输送含氧气体。通过用氧处理衬底表面和/或将氧化铝施加到衬底的表面上和/或通过控制输送的氧量或含氧气体，能够控制由AlON构成的至少一个第一层中的氧含量。
根据另一个实施方式，由AlON构成的至少一个第一层的柱状结构具有大于或等于0.1％并且小于或等于30％的氧含量。氧浓度能够沿生长方向或在柱之间变化，但是例如优选始终位于给定的范围中。优选地，控制成核层的至少一个第一层的氧含量，使得所述氧含量在成核层的至少一个第一层的柱状结构中随着距衬底的间距增大而减小。在成核层之内的并且尤其在由AlON构成的第一层之内的氧浓度例如能够经由次级离子质谱分析法(SIMS)来测量。
由AlON构成的至少一个第一层能够紧密封装地具有柱状结构的柱，使得形成近似连贯的AlON层。换言之，这表示，至少一个第一层在朝向衬底的侧部上能够连续地构成并且在背离衬底的侧部上具有远离衬底延伸的柱。朝向衬底的侧部例如能够构成为连贯的、即无缺口的或基本无缺口的层。此外，也可行的是，由AlON构成的至少一个第一层的朝向衬底的侧部例如由于封入空气(Lufteinschlüsse)而具有缺口。如果由AlON构成的至少一个第一层在朝向衬底的侧部上连贯地或者至少近似连贯地存在，那么各个柱优选仅通过晶界彼此分开。这由于，呈各个岛的形式的至少一个第一层开始生长，所述第一层沿着衬底表面相叠生长并且彼此接触，而柱远离衬底延伸地构成。
由AlON构成的至少一个第一层的柱具有典型大于109cm-2的缺陷密度。晶体缺陷主要通过刃型位错形成，其中少量的螺旋位错也能够是可行的。典型地，在此处描述的成核层中的晶体缺陷的类型按照大于或等于1:5至小于或等于1:100的比例分成螺旋位错和刃型位错。与已知的成核层相比，在此处描述的成核层中并且尤其在至少一个由AlON构成的第一层中，螺旋位错占晶格缺陷的份额与刃型位错相比保持为非常小。这因此尤其是有利的，因为刃型位错相对于螺旋位错例如能够通过施加在成核层上的SiN层消除，即不扩展到后续的半导体层中。这种SiN层通常作为连续的层施加，其中构成多个开口，在所述开口中位于其下的层用作为核面。
根据另一个实施方式，柱分别具有大于或等于5nm并且小于或等于200nm的直径。优选地，柱能够具有大于或等于10nm并且尤其优选地大于或等于20nm的直径。此外，柱优选能够具有小于或等于100nm并且尤其优选小于或等于50nm的直径。尤其地，直径能够大于或等于20nm并且小于或等于50nm。柱此外能够具有大于或等于0.5nm并且小于或等于50nm的高度。柱的高度在此优选能够仅为由AlON构成的至少一个第一层的总高度的一部分，所述总高度例如能够大于或等于1nm并且小于或等于200nm。由AlON构成的至少一个第一层的总高度能够优选大于或等于5nm并且尤其优选大于或等于10nm。由AlON构成的至少一个第一层的总高度此外优选能够小于或等于100nm并且尤其优选小于或等于50nm。尤其地，总高度能够大于或等于10nm并且小于或等于50nm。尤其地，柱能够随距衬底的间距增大而渐缩。各个柱的尺寸、即其高度和/或其直径能够沿生长方向和/或在柱之间变化。
由AlON构成的具有柱状结构的至少一个层中的晶体缺陷的高的密度、特定的缺陷类型以及柱的设置方式的组合在借助于高分辨率的X射线衍射以本领域技术人员已知的XRD摇摆曲线或欧米伽扫描中在成核层的表征中引起构成所谓的相关峰，如其例如在文献T.Metzger等的Phys.Status Solidi A 162,529,1997中描述。在基于AlON的层中的相关峰的证明是有关的AlON层具有就本发明而言的柱状结构的明确的标记。
根据至少一个实施方式，成核层在由AlON构成的第一层上具有至少一个第二层。至少一个第二层优选能够具有AlN或基于GaN的材料。尤其地，至少一个第二层能够覆盖第一层，使得第二层跟随由AlON构成的至少一个第一层的柱状结构或者使得第二层遮盖第一层的柱状结构。此外，也可行的是，在至少一个第一层上施加呈多个第二层的形式的多个另外的层。多个第二层能够具有相同的或不同的材料并且也交替地和/或多次重复地沉积。由AlON构成的至少一个第一层和至少一个第二层或多个第二层构成的层堆因此整体上作为外延衬底的成核层以用于生长其他的基于氮化物化合物半导体材料的半导体层。至少一个或还有多个第二层的沉积能够在与沉积由AlON构成的具有柱状结构的至少一个第一层相同的工艺中进行。替选于此，至少一个第二层或多个第二层能够在一个或多个分离的工艺中沉积。用于至少一个第二层或多个第二层的沉积工艺能够与用于由AlON构成的具有柱状结构的至少一个第一层相同或不同。优选地，至少一个优选由AlN或基于GaN的材料构成的第二层借助于溅射施加在由AlON构成的至少一个层上。
根据另一个实施方式，直接在完成成核层之后在所述成核层上施加其他层，而不需要淬火步骤。其他层例如能够是要在外延衬底上生长的由氮化物化合物半导体材料构成的半导体层序列的层、缓冲层或SiN层。在已知的低温成核层中，相反地，直接在施加成核层之后的淬火步骤是必需的，以便实现成核层的再结晶。
在现有技术中通过再结晶才能够提供对于生长其他半导体层适合的表面或适合的晶体面，然而这在此处描述的成核层中是不需要的。
根据另一个实施方式，外延衬底在成核层上具有缓冲层，例如由基于GaN的材料构成的缓冲层。缓冲层例如能够用于包覆成核层并且用于构成在成核层和要在其上施加的半导体层序列之间的中间层。尤其地，缓冲层能够在大于1000℃的温度下施加。如已经在更上文中提及的那样，在大于大约1000℃的温度下施加的半导体层不再形成成核层。
根据另一个实施方式，外延衬底在成核层上或必要时在成核层上方的缓冲层上具有SiN层。SiN层例如能够以原位方法沉积并且面状地在具有开口的成核层上方形成，在所述开口中露出位于其下的半导体层并且形成用于其他半导体层的核点。如已经在更上文中描述的那样，通过这种原位沉积的SiN层能够至少部分地消除刃型位错，所述刃型位错存在于成核层中或可能存在于缓冲层中。
在此处描述的方法中，与低温成核层相比明显改进关于成核层和尤其关于由AlON构成的具有柱状结构的至少一个第一层的温度和层厚度的工艺窗口。这能够归因于在施加成核层和尤其由AlON构成的具有柱状结构的至少一个第一层时氧的提供。氧尤其能够引起与衬底的、例如蓝宝石衬底的表面的交互作用，由此能够防止对衬底表面的不期望的终止。由此，得出相对于常规的AlN成核层和/或GaN成核层的优点。由此的结果为，改进例如光电子半导体芯片的稍后生长的、外延沉积的半导体层序列的材料质量。研究已经表明，所述结果是可复现的。
根据另一个实施方式，光电子半导体芯片具有在此描述的外延衬底。在外延衬底上施加基于氮化物化合物半导体材料的半导体层序列，所述半导体层序列具有有源层，所述有源层在半导体芯片运行时能够产生或检测光。半导体层序列尤其能够借助于MOVPE方法施加。
尤其地，光电子半导体芯片能够构成为发光半导体芯片或光电二极管芯片。半导体层序列能够例如具有常规的pn结、双异质结构、单量子阱结构(SQW结构)或多量子阱结构(MQW结构)作为有源区域。半导体层序列除了有源区域之外能够包括其他功能层和功能区域，例如p型或n型掺杂的载流子传输层、未掺杂的或p型或n型掺杂的约束层、电镀层或波导层、阻挡层、平坦化层、缓冲层、保护层和/或电极以及其组合。在此描述的涉及有源区域或其他功能层和区域的结构对本领域技术人员而言尤其在构造、功能和结构方面已知并且因此在该处不再详细阐述。
生长过程尤其能够在晶片复合件中进行。换言之，外延衬底的衬底以晶片的形式提供，在所述晶片上大面积地施加成核层并且在所述成核层之上施加半导体层序列。具有生长的半导体层序列的外延衬底能够在其他的方法步骤中分割成各个半导体芯片，其中通过分割能够形成半导体芯片的侧面。
此外，在分割之前能够将半导体层序列转移到承载衬底上并且能够打薄外延衬底的至少一个衬底，即至少部分地或完全移除。
附图说明
其他的优点、有利的实施方式和改进方案从在下文中结合附图描述的实施例中得出。
附图示出：
图1示出根据一个实施例的用于氮化物化合物半导体材料的外延衬底；
图2至4示出对根据其他实施例的成核层的测量；
图5和6示出根据其他实施例的外延衬底；
图7示出根据其他实施例的具有外延衬底的光电子半导体芯片。
具体实施方式
在实施例和附图中，相同的、相同类型的或起相同作用的元件分别设有相同的附图标记。所示出的元件和其相互间的大小关系不视为是按照比例的，更确切地说，为了更好的可视性和/或为了更好的理解能够夸张大地示出个别元件，例如层、构件、器件和区域。
在图1中示出外延衬底11的一个实施例。
外延衬底11设置并且构成为用于半导体层序列、例如光电子半导体芯片的生长衬底。为此，外延衬底11具有衬底1，所述衬底在所示出的实施例中是蓝宝石衬底、尤其是蓝宝石晶片。替选于此，衬底1例如也能够是SiC衬底或硅衬底。在衬底1的表面10上施加成核层2，所述成核层在所示出的实施例中通过由AlON构成的第一层21形成。
为了制造外延衬底11，提供衬底1。在施加成核层之前还能够清洁表面10。这例如能够在MOVPE设备中在解吸步骤中在大约1080℃下在纯的氢气气氛下进行。这种清洁步骤能够典型地持续约5分钟。随后，衬底1的温度降低到大于或等于700℃并且小于或等于1000℃的温度上。例如，850℃的温度对于借助于MOVPE方法施加成核层2已经证实为是有利的。
为了沉积成核层2的至少一个第一层21，将三甲基铝和二乙基乙氧基铝以期望的并且有针对性选择的摩尔比例在添加NH3的条件下引导给反应器，衬底1在大于或等于700℃并且小于或等于1000℃的温度下位于所述反应器中。特别适当的生长温度例如能够是850℃。由此，在衬底1的表面10上形成由AlON构成的具有柱状结构的至少一个第一层21。第一层21在此具有朝向衬底的侧部，所述侧部连续地并且至少近似连贯地构成，而至少一个第一层21的背离衬底1的侧部具有带有远离衬底1延伸的柱210的柱状结构。已经证实的是，在大约25分钟的生长时间期间，在之前描述的温度和之前描述的气体源的情况下，构成具有柱状结构并且高度大约为15nm的AlON层21。
对所描述的方法替选地或附加地，例如也能够使用基于N2和/或H2的气体源，所述气体源混有O2。也可行的是，将水作为氧源经由H2O起泡器输送。此外，也可行的是，例如将衬底1的表面10通过O2等离子预处理。由此，实现衬底表面10的氧终止，所述氧终止也在利用无氧的气体源时引起氧氮化铝专门在衬底1和在其上方生长的成核层2之间的边界面上的生长。此外，也可行的是，在衬底表面10上在施加成核层2和尤其至少一个由AlON构成的层21之前例如借助于原子沉积来施加氧化铝，由此同样有利于形成AlON。
通过有针对性地设定或改变生长参数，尤其能够产生具有柱的柱状结构，所述柱具有大于或等于5nm并且小于等于200nm的直径和大于或等于0.5nm的并且小于或等于50nm的高度，其中各个柱的尺寸能够在生长方向上和/或在柱之间发生改变。优选地，柱具有大于或等于10nm并且小于或等于100nm并且尤其优选大于或等于20nm并且小于或等于50nm的直径。尤其地，柱210能够随距衬底1的间距增大而渐缩。至少一个由AlON构成的第一层21之内并且优选柱210之内的氧浓度优选为大于或等于0.1％并且小于或等于30％并且能够在生长方向上和/或在柱之间发生改变。例如通过减少在至少一个第一层21生长期间所使用的一个或多个含氧的气体源，能够实现氧浓度随距衬底1的距离增大而减小。
柱210具有大于109cm-2的典型的缺陷密度，其中晶体缺陷决定性地通过刃型位错来形成。已经确定的是，晶体缺陷以1:5至1:100的比例分成螺旋位错和刃型位错。
在图2中，成核层2的高度轮廓的原子力显微镜测量(AFM：atomic forcemicroscopy)通过在上文中描述的由AlON构成的具有柱状结构的第一层21形成，所述第一层借助于在上文中描述的方法制造，其中图2示出以纳米为单位的高度ΔH沿着长度L＝2μm的部段在平均高度值周围的变化。作为衬底1使用具有1mm的厚度和带有在结晶学的m平面的方向上的0.3°的漏切的0001取向的6寸蓝宝石衬底。所施加的成核层具有连同柱为大约17nm的高度，所述柱具有0.5nm至2nm的高度。在AFM测量中，可容易识别成核层的覆有柱的表面。
在图3中示出AlN的在002平面上的这种成核层的两次测量，所述测量借助于X射线衍射(XRD)执行。测量301在此是借助所谓的摇摆曲线光学元件的测量，而测量302借助所谓的三轴光学元件进而以改进的角度分辨率但是较小的强度执行。尤其从测量302中得出具有小于25arcsec的半值宽度的典型的相关峰。
在图4中，曲线401示出借助摇摆曲线光学元件的所谓的Ω-2Θ-扫描，其中峰403相应于AlN的002平面并且峰404相应于蓝宝石的006平面。曲线402是对17nm厚的AlN层的模拟，对于所述模拟采用5.01262nm的晶格常数c和至96.1％松弛的结构。
在图5中示出外延衬底12的另一个实施例，所述外延衬底与图1的外延衬底11相比具有成核层2，所述成核层在至少一个由AlON构成的具有柱状结构的第一层21上具有至少一个第二层22。能够在与第一层21相同的过程或分离的工艺中沉积的至少一个第二层22在所示出的实施例中具有AlN。优选地，第二层22借助于溅射施加在第一层21上。第二层22在此覆盖第一层21并且至少部分地延续第一层21的柱状结构。替选于此，也可行的是，至少一个第二层22覆盖第一层21，使得第一层21的柱状结构平坦化。至少一个第二层22的沉积优选在与第一层21的生长相似的温度下、尤其在大于或等于700℃并且小于或等于1000℃的温度下进行。
此外，也可能的是，在至少一个由AlON构成的具有柱状结构的第一层21上施加多个第二层。附加的层也能够交替地或多次重复地沉积，其中由至少一个第一层21和另外的第二层22构成的整个层堆形成成核层2。
在图6中示出外延衬底13的另一个实施例，所述外延衬底与图1的外延衬底11相比在成核层2上具有缓冲层3，所述缓冲层在示出的实施例中由未掺杂的GaN构成。由AlON构成的至少一个第一层21的柱状结构借助于缓冲层3在下述温度下过度生长，所述温度大于1000℃进而高于成核层2的生长温度大约150℃。为了减少缺陷，在缓冲层3上方施加由在原位沉积的SiN构成的层4。SiN层4典型地具有开口(没有示出)，在所述开口中，在其下露出的缓冲层3形成用于在其上施加的半导体层序列的核区域。替选于此，也可能的是，将SiN层直接施加在成核层2上。
在图7中示出光电子半导体芯片100的实施例，所述光电子半导体芯片纯示例性地具有图6的实施例的外延衬底13。替选于此，外延衬底也能够通过其他在上文中描述的外延衬底11、12中的一个形成。在外延衬底13上借助于MOVPE法施加由氮化物化合物半导体材料构成的半导体层序列5，所述半导体层序列具有用于放射或检测光的有源层6。与此相应地，光电子半导体芯片100构成为发光半导体芯片或构成为光电二极管芯片。
经由示例性示出的电接触部7能够接触半导体层序列5和尤其有源区域6。半导体层序列5和有源区域6例如能够如在概论部分中描述的那样实施。
通过在此描述的外延衬底11、12、13的能够在与已知的低温成核层相比更高的温度下施加的成核层，能够避免难于控制并且长的温度斜坡，所述温度斜坡在现有技术中是必需的以用于匹配用于成核层的施加步骤和在此之前和之后执行的方法步骤之间的温度。由此，与低温成核层相比能够明显改进关于在此描述的作为成核层的AlON柱状结构的层厚度和温度的工艺窗口。在成核层2的至少一个第一层21生长时掺入的氧引起与衬底表面的交互作用，例如在具有蓝宝石表面的蓝宝石衬底的情况下，所述蓝宝石表面防止蓝宝石表面的不期望的终止。作为对此的结果，能够改进基于氮化物化合物半导体材料的稍后外延生长的半导体层序列的材料质量。
在附图中描述的实施例和特征也能够彼此组合。对在实施例中示出的特征附加地或替选地，结合附图描述的外延衬底、用于所述外延衬底的制造方法以及光电子半导体芯片也能够具有根据概述部分中的描述的特征。
本发明不局限于根据实施例进行的描述。相反地，本发明包括每个新的特征以及特征的任意的组合，这尤其是包含在本文中的特征的任意的组合，即使所述特征或所述组合自身没有明确地在本文中或实施例中说明时也如此。
所述专利申请要求德国专利申请10 2012 103686.1的优先权，其公开内容在此通过参引并入本文。

Claims (16)

1.一种用于氮化物化合物半导体材料的外延衬底(11，12，13)，其具有直接在衬底(1)上的成核层(2)，其中所述成核层(2)具有由AlON构成的具有柱状结构的至少一个第一层(21)，其中在所述成核层(2)上施加SiN层(4)，其中所述柱状结构具有随距所述衬底(1)的间距增大而减小的氧含量。
2.根据权利要求1所述的外延衬底(11，12，13)，其中所述第一层(21)在朝向所述衬底(1)的侧部上连续地构成并且在背离所述衬底(1)的侧部上具有远离所述衬底(1)延伸的柱(210)。
3.根据权利要求2所述的外延衬底(11，12，13)，其中所述柱(210)分别具有大于或等于5nm并且小于或等于200nm的直径和大于或等于0.5nm并且小于或等于50nm的高度。
4.根据权利要求2或3所述的外延衬底(11，12，13)，其中所述柱(210)在所述第一层(21)的朝向所述衬底(1)的侧部上通过晶界彼此分开。
5.根据权利要求2或3所述的外延衬底(11，12，13)，其中所述柱(210)具有大于109cm-2的缺陷密度。
6.根据权利要求1至3中任一项所述的外延衬底(11，12，13)，其中所述柱状结构具有大于或等于0.1％并且小于或等于30％的氧含量。
7.根据权利要求1至3中任一项所述的外延衬底(11，12，13)，其中所述成核层(2)在所述第一层(21)上具有至少一个第二层(22)，所述第二层具有AlN或基于GaN的材料。
8.根据权利要求1至3中任一项所述的外延衬底(11，12，13)，其中在所述成核层(2)上施加由基于GaN的材料和/或SiN层(4)构成的缓冲层(3)。
9.根据权利要求1至3中任一项所述的外延衬底(11，12，13)，其中所述衬底(1)是蓝宝石衬底、硅衬底或SiC衬底。
10.一种具有根据权利要求1至3中任一项所述的外延衬底(11，12，13)的光电子半导体芯片(100)，在所述外延衬底上施加有基于氮化物化合物半导体材料的具有有源层(6)的半导体层序列(5)，所述有源层在所述半导体芯片(100)运行时能够产生或检测光。
11.一种用于制造根据权利要求1至3中任一项所述的外延衬底(11，12，13)的方法，所述方法具有下述步骤：
A)提供衬底(1)；
B)在大于或等于700℃并且小于或等于1000℃的温度下，直接在所述衬底(1)上施加具有由AlON构成的至少一个第一层(21)的成核层(2)，所述第一层具有柱状结构。
12.根据权利要求11所述的方法，其中为了构成所述柱状结构借助于金属有机气相外延(MOVPE)来施加所述第一层(21)。
13.根据权利要求11所述的方法，其中在方法步骤B中借助一个或多个下述子步骤来施加所述第一层(21)：
-输送气体源，所述气体源包含O2；
-输送金属有机气体源，所述金属有机气体源基于铝并且包含氧；
-借助氧终止所述衬底(1)的朝向所述成核层(2)的表面(10)；并且
-将氧化铝施加到所述衬底(1)的朝向所述成核层(2)的表面(10)上。
14.根据权利要求11所述的方法，其中在所述第一层(21)上施加所述成核层(2)的至少一个由AlN或基于GaN的材料构成的第二层(22)。
15.根据权利要求14所述的方法，其中
将所述成核层(2)的所述第二层(22)溅射在所述第一层(21)上。
16.根据权利要求11所述的方法，其中直接在完成所述成核层(2)之后施加另外的层(3，4)，而不在其间执行淬火步骤。
CN201380022367.7A 2012-04-26 2013-04-24 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片 Active CN104272430B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012103686.1 2012-04-26
DE102012103686.1A DE102012103686B4 (de) 2012-04-26 2012-04-26 Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
PCT/EP2013/058477 WO2013160343A1 (de) 2012-04-26 2013-04-24 Epitaxiesubstrat, verfahren zur herstellung eines epitaxiesubstrats und optoelektronischer halbleiterchip mit einem epitaxiesubstrat

Publications (2)

Publication Number Publication Date
CN104272430A CN104272430A (zh) 2015-01-07
CN104272430B true CN104272430B (zh) 2017-03-08

Family

ID=48236903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380022367.7A Active CN104272430B (zh) 2012-04-26 2013-04-24 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片

Country Status (6)

Country Link
US (1) US9484490B2 (zh)
JP (1) JP6055908B2 (zh)
KR (1) KR102075177B1 (zh)
CN (1) CN104272430B (zh)
DE (1) DE102012103686B4 (zh)
WO (1) WO2013160343A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014101966A1 (de) * 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
DE102014113380B4 (de) 2014-09-17 2017-05-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP3882957A1 (en) * 2015-01-09 2021-09-22 SweGaN AB Semiconductor device structure
US20180083163A1 (en) * 2016-09-21 2018-03-22 Tqyqda Gosei Co. , Ltd. Light-emitting device and method of manufacturing the same
DE102017119810B4 (de) * 2017-08-29 2019-05-09 fos4X GmbH Optoelektrischer Chip
KR101989064B1 (ko) 2017-09-01 2019-06-13 (주)조은조명 천정 조명등
KR102075236B1 (ko) 2018-03-30 2020-03-02 심갑연 조명등프레임을 결합시키는 프레임결합부
CN109671819B (zh) * 2018-11-30 2020-05-19 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109888070A (zh) * 2019-01-22 2019-06-14 华灿光电（浙江）有限公司 AlN模板、发光二极管外延片及其制造方法
TWI746321B (zh) * 2020-12-18 2021-11-11 天虹科技股份有限公司 具有氮化鋁氧化物薄膜的發光二極體的製作方法
CN114038965B (zh) * 2021-04-01 2024-01-16 重庆康佳光电技术研究院有限公司 外延基板及其制作方法
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH
US20230117013A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
KR100304881B1 (ko) * 1998-10-15 2001-10-12 구자홍 Gan계화합물반도체및그의결정성장방법
DE10034263B4 (de) 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
WO2002044444A1 (en) 2000-11-30 2002-06-06 Kyma Technologies, Inc. Method and apparatus for producing miiin columns and miiin materials grown thereon
US6744076B2 (en) * 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device
CN100389481C (zh) * 2003-08-12 2008-05-21 日本电信电话株式会社 氮化物半导体生长用衬底
US7338555B2 (en) * 2003-09-12 2008-03-04 Tokuyama Corporation Highly crystalline aluminum nitride multi-layered substrate and production process thereof
JP4276135B2 (ja) * 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
JP4468744B2 (ja) * 2004-06-15 2010-05-26 日本電信電話株式会社 窒化物半導体薄膜の作製方法
CN100369276C (zh) * 2004-09-06 2008-02-13 璨圆光电股份有限公司 发光二极管的结构
JP4441415B2 (ja) * 2005-02-07 2010-03-31 国立大学法人東京工業大学 窒化アルミニウム単結晶積層基板
JP4963816B2 (ja) * 2005-04-21 2012-06-27 シャープ株式会社 窒化物系半導体素子の製造方法および発光素子
KR101693849B1 (ko) 2006-02-23 2017-01-06 알로스 세미컨덕터스 게엠베하 질화물 반도체 컴포넌트 및 이의 제조를 위한 프로세스
JP2007258258A (ja) * 2006-03-20 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子ならびにその構造および作製方法
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
DE102007031926A1 (de) * 2007-07-09 2009-01-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper
JP2009081406A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN102449743A (zh) * 2009-04-24 2012-05-09 应用材料公司 用于后续高温第三族沉积的基材预处理
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
US8647904B2 (en) * 2010-03-01 2014-02-11 Sharp Kabushiki Kaisha Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus
US8853086B2 (en) * 2011-05-20 2014-10-07 Applied Materials, Inc. Methods for pretreatment of group III-nitride depositions

Also Published As

Publication number Publication date
CN104272430A (zh) 2015-01-07
US9484490B2 (en) 2016-11-01
KR102075177B1 (ko) 2020-02-07
US20150076507A1 (en) 2015-03-19
DE102012103686B4 (de) 2021-07-08
KR20150003788A (ko) 2015-01-09
JP6055908B2 (ja) 2016-12-27
DE102012103686A1 (de) 2013-10-31
JP2015516939A (ja) 2015-06-18
WO2013160343A1 (de) 2013-10-31

Similar Documents

Publication Publication Date Title
CN104272430B (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
KR100712753B1 (ko) 화합물 반도체 장치 및 그 제조방법
CN100466172C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
US8790999B2 (en) Method for manufacturing nitride semiconductor crystal layer
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
US8450190B2 (en) Fabrication of GaN substrate by defect selective passivation
CN105023829A (zh) 生长氮化物单晶体的方法和制造氮化物半导体器件的方法
US20100187568A1 (en) Epitaxial methods and structures for forming semiconductor materials
CN106030834B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
FR2973936A1 (fr) Procede de croissance selective sur une structure semiconductrice
CN107251189B (zh) 基于第iii族元素氮化物的半导体载体的制造
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US20100314661A1 (en) Semiconductor substrate, method of fabricating the same, semiconductor device, and method of fabricating the same
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
CN103843161A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
CN101522942A (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
JP2007335484A (ja) 窒化物半導体ウェハ
US9214341B2 (en) Method for manufacturing a semiconductor structure and semiconductor component comprising such a structure
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
CN107078186A (zh) 具有三维半导体元件的光电设备
JP5961633B2 (ja) ピット欠陥が軽減されたｉｉｉ−ｖ族半導体構造体およびその形成方法
Dadgar et al. Nitride Semiconductors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant