CN105023829A - 生长氮化物单晶体的方法和制造氮化物半导体器件的方法 - Google Patents

生长氮化物单晶体的方法和制造氮化物半导体器件的方法 Download PDF

Info

Publication number
CN105023829A
CN105023829A CN201510202044.7A CN201510202044A CN105023829A CN 105023829 A CN105023829 A CN 105023829A CN 201510202044 A CN201510202044 A CN 201510202044A CN 105023829 A CN105023829 A CN 105023829A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
semiconductor layer
source gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510202044.7A
Other languages
English (en)
Inventor
威廉·索拉里
金敏浩
李宪昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105023829A publication Critical patent/CN105023829A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了生长氮化物单晶体的方法和制造氮化物半导体器件的方法。一种生长III族氮化物晶体的方法包括以下步骤：在硅基底上形成缓冲层以及在缓冲层上生长III族氮化物晶体。通过其中提供III族金属源和氮源气体的金属有机化学气相沉积(MOCVD)来执行生长III族氮化物晶体的方法。氮源气体包括氢(H2)以及包括氨(NH3)和氮(N2)中的至少一种。可在其中氢在氮源气体中的体积分数的范围为20％至40％并且硅基底的温度范围为950℃至1040℃的条件下执行生长III族氮化物晶体的操作的至少一部分阶段。

Description

生长氮化物单晶体的方法和制造氮化物半导体器件的方法
相关申请的交叉引用
本申请要求于2014年4月25日向韩国知识产权局提交的韩国专利申请No.10-2014-0049984的优先权，该韩国专利申请的公开全文以引用方式并入本申请中。
技术领域
本公开涉及一种生长氮化物单晶体的方法，并且更具体地说，涉及一种生长氮化物单晶体的方法和一种制造氮化物半导体器件的方法。
背景技术
诸如蓝宝石基底、SiC基底等的异质基底通常用作用于生长氮化物单晶体的基底。然而，这种异质基底昂贵或具有高硬度，使得处理困难。尤其是，蓝宝石基底具有低导电率。
为了克服这种限制，提出了利用硅基底来生长氮化物单晶体的方案。然而，当在硅基底上生长氮化物单晶体薄膜时，由于硅基底与薄膜之间的晶格失配而使位错密度增大，并且由于热膨胀系数之间的差异可能发生塑性变形开裂。结果，生长在硅基底上的薄膜会具有不均匀的厚度。另外，硅元素可扩散以与III族金属(例如，镓)氮化物形成共晶金属，从而导致回熔现象。
发明内容
本文描述的本发明构思提供了能够在保持晶体质量的同时减小变形或开裂发生的比率的生长氮化物单晶体的方法和利用该方法来制造氮化物半导体器件的方法。
根据本文提供的本发明构思的示例性实施方式，一种生长III族氮化物半导体的方法，包括以下步骤：将含硅的基底保持在950℃至1040℃的温度；以及通过将金属源气体与氢的体积分数在20％至40％范围内的氮源气体同时提供至具有所述基底的反应室的内部，同时将所述基底保持在所述温度，从而来生长III族氮化物半导体。
所述方法还包括以下步骤：在所述含硅的基底的表面上形成缓冲层；并且，可以执行所述将金属源气体和氮源气体同时提供并同时将所述基底保持在所述温度的步骤，以在所述缓冲层上形成III族氮化物晶体。
形成所述缓冲层的步骤可以包括以下步骤：在所述基底上形成AlN成核层；以及在所述AlN成核层上形成晶格缓冲层。
在所述缓冲层上形成III族氮化物晶体的步骤可以包括以下步骤：在所述晶格缓冲层上形成晶格常数大于所述晶格缓冲层的晶格常数的第一氮化物半导体层；在所述第一氮化物半导体层上形成中间层，该中间层包括晶格常数小于所述第一氮化物半导体层的晶格常数的氮化物晶体；以及在所述中间层上形成第二氮化物半导体层，该第二氮化物半导体层与所述第一氮化物半导体层具有相同的组成。在形成所述第一氮化物半导体层的步骤、形成所述中间层的步骤和形成所述第二氮化物半导体层的步骤中，可以将所述基底保持在950℃至1040℃的温度，并且可以在氢的体积分数在20％至40％的范围内的情况下提供所述氮源气体。
所述方法还可以包括以下步骤：作为形成所述III族氮化物晶体的一部分，在所述缓冲层上形成应力补偿层；以及在所述应力补偿层上形成发光结构。在所述应力补偿层上形成发光结构的步骤可以包括以下步骤：在所述应力补偿层上形成第一导电类型氮化物半导体层；在所述第一导电类型氮化物半导体层上形成有源层；以及在所述有源层上形成第二导电类型氮化物半导体层。在形成所述应力补偿层的步骤和在所述应力补偿层上形成所述第一导电类型氮化物半导体层的步骤中，可以将所述基底保持在950℃至1040℃的温度，并且可以在氢的体积分数在20％至40％的范围内的情况下提供所述氮源气体。
所述方法还可以包括以下步骤：通过将所述第二导电类型氮化物半导体层结合至永久基底来将所述发光结构安装在所述永久基底上；以及去除所述含硅的基底、所述缓冲层和所述应力补偿层，以暴露出所述发光结构的所述第一导电类型氮化物半导体层。
所述方法还可以包括以下步骤：作为形成所述III族氮化物晶体的一部分，在所述缓冲层上形成应力补偿层；以及在所述应力补偿层上形成发光结构。在所述应力补偿层上形成发光结构的步骤可以包括以下步骤：在所述应力补偿层上形成第一导电类型氮化物半导体层；在所述第一导电类型氮化物半导体层上形成具有多个坑凹进的坑形成层；在所述坑形成层上形成超晶格层，以将所述坑凹进保持在所述超晶格层中；在所述超晶格层上形成有源层，以将所述坑凹进保持在所述有源层中；以及在所述有源层上形成第二导电类型氮化物半导体层，以填充所述有源层中的所述坑凹进。在形成所述应力补偿层的步骤和在所述应力补偿层上形成所述第一导电类型氮化物半导体层的步骤中，可以将所述基底保持在950℃至1040℃的温度，并且可以在氢的体积分数在20％至40％的范围内的情况下提供所述氮源气体。
在所述有源层上形成所述第二导电类型氮化物半导体层的同时，可以将所述基底保持在1000℃或更高的温度。
所述氮源气体可以包括氢(H2)以及包括氨(NH3)和氮(N2)中的至少一种，并且所述金属源气体可以包括有机金属源气体和载体气体。
所述有机金属源气体可以包括三甲基铝(TMAl)、三甲基镓(TMGa)、三乙基镓(TEGa)和三甲基铟(TMIn)中的至少一种，并且所述载体气体可以包括氩、氮、氢、氦、氖、氙和它们的组合中的至少一种。
所述氮源气体的氢的体积分数可以在20％至35％的范围内，并且可以将所述基底保持在970℃至1035℃的温度。
根据本发明的另一方面，一种生长III族氮化物半导体的方法，包括以下步骤：将含硅的基底保持在950℃至1040℃的温度；以及通过将金属源气体和包括以20000sccm至70000sccm的流率提供的氢的氮源气体同时提供至具有所述基底的反应室的内部，同时将所述基底保持在所述温度，从而生长III族氮化物半导体。
可以以20000sccm至70000sccm的流率提供氢以将氢在所述氮源气体中的体积分数保持在20％至40％的范围内。
所述方法还可以包括以下步骤：在所述含硅的基底的表面上形成缓冲层；在所述缓冲层上形成应力补偿层；以及在所述应力补偿层上形成第一导电类型氮化物半导体层。可以在将所述基底保持在950℃至1040℃的温度的同时以及在提供其中以20000sccm至70000sccm的流率提供氢的所述氮源气体的同时，形成所述应力补偿层和所述第一导电类型半导体层。
所述方法还可以包括以下步骤：在所述第一导电类型氮化物半导体层上形成有源层；以及在所述有源层上形成第二导电类型氮化物半导体层。所述第一导电类型氮化物半导体层、所述有源层和所述第二导电类型氮化物半导体层可以在所述应力补偿层上形成发光结构。
根据本发明的另一方面，提供一种在基底上形成氮化物晶体的方法。该方法包括以下步骤：在含硅的基底的表面上形成包括成核层和晶格缓冲层的缓冲层；以及在所述晶格缓冲层上形成氮化物晶体，形成所述氮化物晶体的步骤包括在所述晶格缓冲层上按次序形成第一氮化物半导体层、中间层和第二氮化物半导体层。形成所述氮化物晶体的步骤可以包括针对形成所述氮化物晶体的步骤的至少一部分提供包括以20000sccm至70000sccm的流率提供的氢的氮源气体。
所述第一氮化物半导体层的晶格常数可以大于其上形成有所述第一氮化物半导体层的所述晶格缓冲层的晶格常数，并且所述中间层的晶格常数可以小于所述第一氮化物半导体层的晶格常数。
形成所述氮化物晶体的步骤可以包括在提供包括流率为20000sccm至70000sccm的氢的所述氮源气体的同时，将所述基底保持在950℃至1040℃的温度。
所述方法还可以包括以下步骤：通过执行以下步骤在所述第二氮化物半导体层上形成发光结构：在所述第二氮化物半导体层上形成第一导电类型氮化物半导体层；在所述第一导电类型氮化物半导体层上形成有源层；以及在所述有源层上形成第二导电类型氮化物半导体层。在形成所述氮化物晶体的步骤和形成所述第一导电类型氮化物半导体层的步骤中，可以提供包括以20000sccm至70000sccm的流率提供的氢的所述氮源气体。
根据本公开的另一方面，一种在基底上形成氮化物晶体的方法，包括以下步骤：将含硅的基底保持在950℃至1040℃的温度；以及在将所述基底保持在所述温度的同时，在所述基底上形成具有平均尺寸为400μm或更小的回熔缺陷的氮化物晶体。
可以将所述氮化物晶体形成为具有不超过1％的回熔缺陷，该回熔缺陷的直径为400μm或更大。
可以通过将金属源气体和氮源气体同时提供至具有所述基底的反应室的内部，从而在所述基底上形成所述氮化物晶体，其中所述氮源气体的氢的体积分数在20％至40％的范围内。
所述氮源气体可以包括氢(H2)以及包括氨(NH3)和氮(N2)中的至少一种，并且所述金属源气体可以包括III族金属源气体和载体气体。
可以通过将金属源气体和氮源气体同时提供至具有所述基底的反应室的内部，从而在所述基底上形成所述氮化物晶体，其中所述氮源气体的流率为20000sccm至70000sccm。
所述氮源气体可以包括氢(H2)以及包括氨(NH3)和氮(N2)中的至少一种，并且所述金属源气体可以包括载体气体以及三甲基铝(TMAl)、三甲基镓(TMGa)、三乙基镓(TEGa)和三甲基铟(TMIn)中的至少一种。
附图说明
从以下结合附图的详细描述中，将更加清楚地理解本公开的以上和其它方面、特征和其它优点，其中：
图1是示出根据本发明构思的示例性实施例的生长氮化物单晶体的方法的流程图；
图2是示意性地示出可用于本发明构思的示例性实施例中的薄膜沉积设备的示例的示图；
图3是示出图1所示的生长氮化物单晶体的方法的特定示例的流程图；
图4至图7是分别示出可在本发明构思的示例性实施例中采用的缓冲层和应力补偿层的结构的各种示例的剖视图；
图8A和图8B是通过对根据改进示例1和比较例1获得的氮化物单晶体的表面进行成像而获得的原子力显微镜(AFM)照片；
图9是示出回熔缺陷的尺寸随着氢在氮源气体中的体积分数而变化的曲线图；
图10是示出根据改进示例1和比较例1获得的氮化物单晶体中直径大于或等于400μm的回熔缺陷的百分率的曲线图；
图11是示出根据本发明构思的示例性实施例的制造氮化物半导体发光器件的方法的流程图；
图12是示出根据本发明构思的另一示例性实施例的制造氮化物半导体发光器件的方法的流程图；
图13是示出根据图12的制造方法获得的氮化物半导体发光器件的剖视图；
图14A和图14B是示出根据改进示例2和比较例2获得的多个处理周期的氮化物半导体发光器件当中n型GaN层与有源层之间的界面中的曲率分布的图形；
图15是示出根据改进示例2和比较例2获得的氮化物半导体发光器件的n型GaN层与有源层之间的界面中的曲率分布随生长时间变化的曲线图；以及
图16至图22是示出根据本发明构思的示例性实施例的制造氮化物半导体发光器件的方法的主要处理的剖视图。
具体实施方式
下文中，将参照附图详细描述本发明构思的示例性实施例。
然而，可按照许多不同形式来例示本公开，并且不应将本公开理解为限于本文阐述的特定实施例。更确切地，提供这些实施例以使得本公开将是彻底和完整的，并且将把本公开的范围完全传递给本领域技术人员。
在附图中，为了清楚起见可夸大元件的形状和尺寸，并且相同的附图标记将始终用于指代相同或相似的元件。
同时，本公开中使用的表达“一个示例”不是指相同的示例，而是用于强调各个示例之间的不同特点。然而，不排除以下描述中提供的示例与另一示例的特征关联或组合并且在随后结合实现。例如，除非在其它示例中另有说明，否则即使特定示例中描述的内容未在不同示例中描述，所述内容也可作为其它示例的描述的一部分而被组合。
图1是示出根据本发明构思的示例性实施例的制造氮化物晶体的工艺的流程图。
参照图1，根据当前示例性实施例的制造工艺可始于在硅基底上形成缓冲层的操作S10。
除仅由硅材料形成的基底以外，在当前示例性实施例中采用的硅基底可包括部分地由硅材料形成的基底。例如，也可使用绝缘体上硅(SOI)基底。硅基底的一个面可用作用于生长晶体的面。硅基底可掺杂有诸如p型杂质之类的特定导电类型杂质。例如，p型杂质可为选自B、Al、Mg、Ca、Zn、Cd、Hg和Ga构成的组中的至少一个。在特定示例中，p型杂质可由硼(B)形成。
p型杂质的掺杂浓度可设为使得硅基底的比电阻(specificresistance)为1Ω㎝或更小。例如，p型杂质的掺杂浓度可在大约5×1017/cm3至大约1×1020/cm3的范围内，进一步说，在从1×1018/cm3至5×1019/cm3的范围内。
缓冲层可用于减小由硅基底与将在随后的处理步骤中形成的氮化物单晶体之间的晶格失配导致的位错，以减小由热膨胀系数之间的差异导致的变形，以及抑制裂纹的产生。缓冲层可形成为单层，或可具有包括多个层的多层结构。例如，缓冲层可包括AlN成核层和由含铝(Al)的氮化物晶体形成的晶格缓冲层。
接着，可将III族氮化物晶体形成在缓冲层上(S20)。
在该处理步骤中，III族金属源和氮源气体可被供应至反应室的内部，并且进行反应以在其中的加热的硅基底(即，缓冲层)上生长III族氮化物晶体。
可将III族金属源和氮源气体通过分离的供应线路供应至反应室。III族金属源可包括有机金属源气体(例如TMGa、TMAl、TMIn)和载有有机金属源气体的载体气体(例如N2、H2)。氮源气体可包括氢(H2)以及氨(NH3)和氮(N2)。
与氮源气体混合的氢气可用作用于生长高质量氮化物单晶体所需的催化剂。在该处理中，氢在氮源气体中的体积分数可在20％至40％的范围内。通常，使用相当大量(体积分数大于或等于50％)的氢气作为必要的催化剂，但是本申请的发明人新提出了一种将氢在氮源气体中的体积分数保持在大约40％或更小的水平，或甚至在35％或更小的水平的方案。一定体积分数的氢可按照至少20％的量混合以用作必要的催化剂。在这些条件下，III族氮化物晶体层可以以商业上可行的2微米/小时至8微米/小时的生长速度生长。相反，在其中III族-氮化物晶体在只有氮(例如，没有氢)的条件下生长的情况下，有源区的一些部分的生长速率极低(例如，远低于1微米/小时)。
发明人已证实了可通过控制氢具有小体积分数来降低氮化物单晶体的生长温度，同时保持高晶体质量(请参照图9和图10)。氮源气体的氢的体积分数可转换为诸如摩尔分数、质量分数之类的不同单位。另外，氢(H2)的体积分数可表达为通过氮源气体线路供应至反应室的流率。为了获得以上效果，氢的流率可表示为在从20000sccm(标准立方厘米/分钟)至70000sccm的范围内。
通过降低氢在氮源气体中的体积分数，具有优秀晶体质量的氮化物晶体甚至在约1040℃的温度(相对低的生长温度)也可生长。因此，通过降低生长温度，在按照该方式确保氮化物晶体质量的同时，可抑制或减小通过基底与氮化物单晶体之间的热膨胀系数差异导致的变形。另外，通过该方案，由于在具有大直径(例如，8英寸或更大)的晶圆中加剧的弯曲的发生(或曲率增大)导致的薄膜的厚度(具体地说，有源层的厚度)变化也可明显减小。另外，可明显减轻作为当氮化物晶体生长时硅基底面对的顽固问题的回熔现象。同时，生长温度的范围可设为至少950℃以确保优秀的氮化物晶体的生长。
在本公开中，生长温度是指基底的温度，该温度通过直接测量设置在反应室中的基底(或晶圆)的温度获得。尽管生长温度实际上对应于基底的温度，但生长温度可与在反应室的任何其它区中测量到的温度不同。例如，即使将基底的温度控制为大约1040℃，可在特定设备(例如，Axitron设备)中测量到其上设置有基底的承受器(或主盘)的温度为具有高于基底的实际温度的温度(例如，1150℃)。因此，在测量生长温度的过程中，需要考虑温度可根据沉积设备或测量位置而变化的事实。
调整氢在氮源气体中的体积分数的效果可描述如下。如本申请的发明人提出的那样，通过限制当氮化物晶体生长时供应的氢气的量，即使在相对低的温度下具有固定量的可用的氮，也可降低氢气与产生NH3的氮基之间发生的不期望的副反应的可能性，因此充分地确保优秀晶体的生长而不产生空隙。新提出的限制氢气的供应可以被理解为带来降低生长温度同时保持高质量晶体的效果。
氮源气体可包括直接用作氮源气体的氮(N2)以及氨(NH3)。例如，氨(NH3)在整个氮源气体中的体积分数可为大约65％或更小，并且氮气可具有大约60％或更小的体积分数。
本申请的发明人提出的限制氢气的供应的方案可应用于晶格缓冲层的至少一部分或全部、缓冲层的一部分和III族氮化物晶体。具体地说，该方案可应用于GaN生长工艺，以在1040℃或更低的温度下生长高质量晶体。
同时，对于对应的层固有地在低温下生长的情况，或对于在氮源气体中不设置氢的情况，可不应用限制氢气的供应的方案。例如，缓冲层的AlN成核层在相对低的温度下生长，因此，可不向其应用限制氢气的供应的方案。另外，当在低生长温度下应用晶格缓冲层时，可不应用限制氢气的供应的方案。按照这种方式，即使部分地未应用氢气的体积分数条件(40％或更小)，在对应的阶段中的生长温度也可被控制为1040℃以抑制回熔现象。
将参照图2详细描述根据当前示例性实施例的氮化物单晶体的生长工艺。
图2是示意性地示出作为可用于本发明构思的示例性实施例中的薄膜沉积设备的示例的金属有机化学气相沉积(MOCVD)设备的图。
图2所示的化学气相沉积设备100可包括：处理室120，其具有预定大小的内部空间；承受器130(还称作“盘”)，其以可旋转的方式安装在处理室120中；加热单元140，其设置在承受器130下方；以及室盖150，其位于处理室120的上方以接纳将被引入处理室120中的源气体。
处理室120的内部空间可具有中空结构。处理室120可包括设置在其中的反应空间135，以允许供应至承受器130的上侧的源气体发生化学反应。这里，室盖150与承受器130之间的空间可限定为反应空间135。例如，反应空间135的高度可在大约10mm至20mm的范围内，但是本发明构思不限于此。
可利用具有优秀耐磨性、耐热性和耐蚀性的金属形成处理室120。例如，这种材料可为不锈钢(SUS)。还可利用与处理室120的材料相同或相似的材料形成室盖150和承受器130。
承受器130可位于处理室120的中心部分中。处理室120的内部空间的中心轴线可与承受器130的旋转轴134的轴线基本相同。承受器130可包括具有盘形的袋132，其凹陷以允许用作沉积目标的诸如硅基底晶圆之类的晶圆(W)布置在其中。承受器130可具有多个袋132。
加热单元140可设置在承受器130下方，以将辐射热提供至承受器130。这种辐射热可加热布置在承受器130中的晶圆W。当被施加功率时产生热的作为一种热传递构件的加热单元140可被布置在对应于袋132的区域中。加热单元可选自电加热器、高频电感、红外辐射和激光器。
各个袋132可包括具有预定曲率的凸出的底表面。即使诸如硅基底之类的晶圆W在生长工艺中弯曲，各个袋132的凸出的底表面也可用于相对均匀地接触和保持硅基底的空间，因此基于其位置有效地减小硅晶圆W中的温度变化。
室盖150可具有气密地密封处理室120以保持气密性并且能够相对于处理室120打开和关闭的结构。室盖150可具有设置在处理室120上方的莲蓬头型喷射结构，以朝着在下方旋转的承受器130竖直地喷射源气体。
莲蓬头型喷射结构可包括第一源供应单元151和第二源供应单元152。第一源供应单元151可具有用于容纳通过第一进气管161引入的第一源气体G1的第一储存室155。第二源供应单元152可具有用于容纳通过第二进气管162引入的第二源气体G2的第二储存室158。
第一盖构件153可设置在第一储存室155与第二储存室158之间。第一盖构件153可具有用于喷射引入至第一储存室155的第一源气体G1的多个第一喷射管154。第一喷射管154可穿过第二储存室158，并被构造为朝着承受器130竖直地喷射第一源气体G1。
另外，第二盖构件156可设置在第二储存室158与承受器130之间。第二盖构件156可具有用于喷射引入至第二储存室158的第二源气体G2的多个第二喷射管157。第二喷射管157可被构造为朝着承受器130竖直地喷射第二源气体G2。
在III族氮化物半导体薄膜沉积处理中，第一源气体G1可设为来自氮源165的氮源气体，并且用于第一源气体G1的供应线路还被称作“氢化物线路”。通过所述线路供应的氮源气体可为N2气和H2气以及NH3的混合物。第二源气体G2可作为与载体气体一起被携带的金属源从III族金属和/或掺杂物源166提供，并且用于第二源气体G2的供应线路还被称作“金属有机(MO)源线路”。通过所述线路供应的III族金属源可包括三甲基铝(TMAl)、三甲基镓(TMGa)、三乙基镓(TEGa)和三甲基铟(TMIn)中的至少一个，以及根据需要包括掺杂物源。掺杂物源可为用于p型掺杂物的镁气体(Cp2Mg或(C5H5)2Mg)或用于n型掺杂物的镁气体(SiH4或Si2H6)。携带III族金属或掺杂物源166的载体气体可为氩、氮、氢、氦、氖、氙和它们的组合中的至少一个。沉积处理所需的源的选择和供应流率的调整可通过源供应控制器170来调整。
在莲蓬头型喷射结构中，第一源气体G1可通过第一进气管161被引入至第一储存室155的内部，并且引入的第一源气体G1可通过第一喷射管154流至反应空间135。另外，第二源气体G2可通过第二进气管162被引入至第二储存室158的内部，并且引入的第二源气体G2可通过第二喷射管157流至反应空间135。因此，第一源气体G1和第二源气体G2可沿着承受器130的表面在反应空间135中发生化学反应，并且薄膜、反应产物可沉积在晶圆W的表面上。
在反应之后，残余的第一源气体G1和第二源气体G2可从处理室120的中心朝着其外周流动，并且通过设置在处理室120的外周上的气体出口163向外排放。可通过利用排放泵180执行该排放处理。另外，真空形成泵190可设为连接至气体出口163，以在必要时(例如，在沉积处理之前)对处理室120的内部抽真空。
室盖150可具有诸如O型环之类的密封构件，以当结合至处理室120并相对于处理室120关闭时保持气密性。第一盖构件153和第二盖构件156可具有对应于室盖150的形状的整体圆形形状，并且可以以可拆卸的方式附接至室盖150。第一盖构件153和第二盖构件156可由具有优秀耐热性的材料形成。例如，第一盖构件153和第二盖构件156可由涂布有碳化硅(SiC)的石英或石墨形成。
可通过利用上述MOCVD设备来实现根据本发明构思的各种示例性实施例的制造氮化物晶体的方法。可按照各种形式来执行图1所示的生长工艺，也就是说，在硅基底上形成缓冲层和氮化物晶体的工艺。图3是示出图1所示的工艺的特定示例的流程图。
如图3所示，在硅基底上形成缓冲层的操作S10可包括形成成核层的操作S12和在成核层上形成晶格缓冲层的操作S14。
根据当前示例性实施例的形成缓冲层的操作可始于在硅基底上形成成核层的操作S12。
成核层可形成在硅基底的面上。成核层可提供具有改进的润湿性的生长表面。例如，成核层可由AlN形成。成核层可防止其中基底的硅与氮化物单晶体的镓反应以形成共晶金属的回熔现象。AlN成核层的形成可始于注射诸如三甲基铝之类的铝源的处理。首先注射Al源可防止硅基底首先暴露于氨以被硝化。例如，成核层可具有在几十nm至几百nm范围内的尺寸。
在操作S14中，晶格缓冲层可形成在成核层上。晶格缓冲层可具有形成在与将在稍后生长的氮化物晶体的界面中的位错环以降低位错密度。另外，晶格缓冲层可减轻与将在稍后生长的氮化物单晶体的晶格失配和热膨胀系数失配，以当晶体生长时有效地产生压应力，并且减小在冷却过程中产生的拉应力。晶格缓冲层可由含铝(Al)的氮化物晶体形成，并且可为单层或多层。例如，晶格缓冲层可为分级的AlxInyGa1-x-yN(0≤x，y≤1，x+y≤1)或Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N(0≤x1、x2、y1、y2≤1，x1≠x2或y1≠y2，x1+y1≤1，x2+y2≤1)超晶格层，其中诸如AlGaN或Al之类的成分的含量线性地或者按照阶梯方式增加或减少。在特定示例中，晶格缓冲层可具有其中AlGaN与AlN交替地堆叠的结构。例如，晶格缓冲层可为包括AlGaN/AlN/AlGaN的三层结构。
晶格缓冲层可在700℃至1040℃的温度范围内生长。然而，由于晶格缓冲层邻近于硅基底，因此其可灵敏地影响回熔。考虑到这一点，晶格缓冲层的生长温度可保持为较低。例如，晶格缓冲层可在大约1010℃或更低的温度下生长。
将参照图4至图7详细描述上述的缓冲层的各种示例。
形成氮化物单晶体的操作S20可包括在晶格缓冲层上按次序形成第一氮化物半导体层、中间层和第二氮化物半导体层的操作(S21、S23和S25)。
形成氮化物单晶体的操作S20可始于在晶格缓冲层上形成第一氮化物半导体层的操作S21。
第一氮化物半导体层可为晶格常数大于晶格缓冲层的晶格常数的氮化物晶体。第一氮化物半导体层可包括AlxInyGa1-x-yN(0≤x，y≤1，x+y＜1)。例如，第一氮化物半导体层可为GaN。
第一氮化物半导体层可在其与晶格缓冲层的界面处承受压应力。在生长工艺之后，当第一氮化物半导体层在室温下冷却时，由于基底与第一氮化物半导体层的热膨胀系数之间的差异可产生拉应力。为了补偿该应力，在操作S23中，中间层可形成在第一氮化物半导体层上。中间层可为晶格常数小于第一氮化物半导体层的晶格常数的氮化物晶体。例如，中间层可为AlxGa1-xN(0.4＜x＜1)。
接着，在操作S25中，第二氮化物半导体层可形成在中间层上。第二氮化物半导体层可具有高压应力。通过利用第二氮化物半导体层的压应力补偿施加至第一氮化物半导体层的相对弱的压应力或拉应力，可减少开裂。与第一氮化物半导体层相似，第二氮化物半导体层可包括AlxInyGa1-x-yN(0≤x，y≤1，x+y＜1)。例如，第二氮化物半导体层可为GaN。用作第一氮化物半导体层和第二氮化物半导体层的GaN可为未掺杂的GaN。
在特定实施例中，具有至少一个氮化物半导体层的氮化物层合物可额外形成在第二氮化物半导体层上。这种氮化物半导体层可由AlxInyGa1-x-yN(0≤x，y≤1，x+y≤1)形成，并且可为未掺杂的层，或可掺杂有n型和/或p型杂质。例如，氮化物半导体层可为作为用于执行特定功能的元件而提供的多个层。
前述沉积操作中使用的氮源气体可包括氢(H2)以及NH3和N2。氢气在氮源气体中的体积分数可为大约40％或更小。
基于控制氢以具有低体积分数的氮化物生长工艺一般可应用于整个氮化物晶体形成操作S20，或者可仅应用于部分处理。
作为另外一种选择，除氮化物晶体形成操作S20之外，基于氢的低体积分数的氮化物晶体生长也可有利地应用于不同操作的处理，以生长高温氮化物晶体，从而获得高质量晶体。例如，基于氢的低体积分数的氮化物晶体生长也可应用于在缓冲层形成操作S10中形成晶格缓冲层的操作S14和/或在第二氮化物半导体层上形成至少一个氮化物半导体层的操作。
按照这种方式，通过控制氢具有低体积分数，各个处理中的生长温度可降至具有预定范围(例如，比1050℃至1080℃的常规生长温度降低大约20℃至30℃)，同时保持优秀晶体质量。例如，即使在其中氮化物晶体生长温度为大约1040℃的条件下也可获得高质量的氮化物晶体。
通过控制氢以在氢源气体中具有低体积分数而获得的生长温度的降低可明显减小由热膨胀系数之间的差异导致的变形，并且有效改进由于生长工艺产生的弯曲导致的薄膜厚度的变化。具体地说，可预期明显减少回熔缺陷的发生的显著效果。
图4至图7是示出可在本发明构思的示例性实施例中采用的缓冲层和应力补偿层的结构的各种示例的剖视图。
如图4所示，缓冲层210、应力补偿层220和氮化物层合物230可按次序设置在硅基底201上。
硅基底201可包括部分由硅材料形成的基底以及仅由硅材料形成的基底。例如，还可利用绝缘体上硅(SOI)基底。硅基底201的上表面可为(111)面。
缓冲层210可包括设置在硅基底201上的成核层212和设置在成核层212上的晶格缓冲层214。
成核层212可为AlN。可提供成核层212以防止回熔现象。另外，成核层212可提供有利于晶体生长的具有改进的润湿性的生长表面。例如，成核层212的尺寸可在几十nm至几百nm的范围内。
晶格缓冲层214可使穿线位错弯曲以减少缺陷。在晶格缓冲层214具有较大厚度时，可减少将在稍后生长的第一氮化物半导体层221中的压应力松弛并且可减少缺陷。晶格缓冲层214的厚度范围可为几百nm至几μm。
晶格缓冲层214可具有单组分，或可为由AlxInyGa1-x-yN(0≤x，y≤1，x+y≤1)形成的分级的层，如图4所示。在当前示例性实施例中采用的分级结构可包括多个层214-1、214-2、…、214-n，并且多个层214-1、214-2、…、214-n可具有其中Al组分按次序减少的阶梯分级结构。在特定示例中，具有分级结构的晶格缓冲层214可由其中Al组分被调整的基于三组分的AlGaN实现。在另一示例中，晶格缓冲层214可具有线性分级结构而非阶梯分级结构。
晶格缓冲层214可按阶段降低AlN成核层212与第一氮化物半导体层221之间的晶格失配。具体地说，晶格缓冲层214可在晶体生长过程中有效地产生压应力，从而减小在冷却中产生的拉应力。
应力补偿层220可包括按次序设置在晶格缓冲层214上的第一氮化物半导体层221、中间层222和第二氮化物半导体层223。
第一氮化物半导体层221可为晶格常数大于晶格缓冲层214的晶格常数的氮化物晶体。第一氮化物半导体层221可包括AlxInyGa1-x-yN(0≤x，y≤1，x+y＜1)，并且可由例如GaN形成。第一氮化物半导体层221可在其与晶格缓冲层214的界面处承受压应力。
在第一氮化物半导体层221具有较大厚度时，这种压应力可被减轻。然而，如果第一氮化物半导体层221的厚度增大(大于或等于大约2μm)，则当第一氮化物半导体层在完全生长之后在室温下冷却时，难以控制由于基底201和第一氮化物半导体层221的热膨胀系数之间的差异而产生的拉应力，并且可进一步发生开裂。
中间层222可设置在第一氮化物半导体层221上以补偿在冷却操作中产生的拉应力。中间层222可为晶格常数小于第一氮化物半导体层221的晶格常数的氮化物晶体。例如，中间层222可由AlxGa1-xN(0.4＜x＜1)形成。
第二氮化物半导体层223可设置在中间层222上。第二氮化物半导体层223可具有压应力。第二氮化物半导体层223的压应力可补偿施加至第一氮化物半导体层221的相对弱的压应力或拉应力，从而抑制开裂的发生。与第一氮化物半导体层221相似，第二氮化物半导体层223可包括AlxInyGa1-x-yN(0≤x，y≤1，x+y＜1)。例如，第二氮化物半导体层223可由GaN形成。第一氮化物半导体层221和第二氮化物半导体层223中的至少一个可为未掺杂的氮化物层，但是本发明构思不限于此。
氮化物层合物230可额外设置在第二氮化物半导体层223上。氮化物层合物230可包括由AlxInyGa1-x-yN(0≤x，y≤1，x+y≤1)形成的至少一个氮化物半导体层。所述至少一个氮化物半导体层可为未掺杂的层或为掺杂有n型或p型杂质的氮化物层。例如，氮化物层合物230可为用于执行特定功能的装置(例如，半导体发光器件)的多个氮化物半导体层。
另外，在当前示例性实施例中，可在其中需要高温生长的所有氮化物晶体生长工艺中采用上述限制氢气的供应的方案。例如，限制氢气的供应的方案可应用于生长具有第一氮化物半导体层221、中间层222和第二氮化物半导体层223的应力补偿层的工艺以及生长晶格缓冲层214的工艺的全部阶段，或者可根据需要选择性地仅应用于生长工艺的至少部分阶段。例如，在需要高温生长工艺的单个晶体生长工艺中可有利地采用限制氢气的供应的方案。另外，限制氢气的供应的方案可应用于氮化物层合物230的生长工艺的部分处理。
参照图5，与图4的那些相似，缓冲层210、应力补偿层220和氮化物层合物230按次序设置在硅基底201上。
与图4相比，除非另有说明，否则由相同附图标记指示的图5中的组件与图4所示的那些相同或相似，并且以上参照图4描述的内容可与当前示例性实施例的描述组合。
与图4所示的缓冲层210相似，图5中的缓冲层210可包括AlN成核层212和晶格缓冲层214’，并且当前示例性实施例中采用的晶格缓冲层214’可具有与图4所示的晶格缓冲层214的结构不同的结构。
晶格缓冲层214’可具有其中具有不同组分的两层或更多层214a和214b交替堆叠的超晶格结构。例如，晶格缓冲层214’可为Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N(0≤x1、x2、y1、y2≤1，x1≠x2或y1≠y2，x1+y1≤1，x2+y2≤1)超晶格层。如当前示例性实施例那样具有超晶格结构的晶格缓冲层214’还可有效地减轻硅基底201与第一氮化物半导体层221之间的应力。
除以上参照图4描述的第一氮化物半导体层221和第二氮化物半导体层223以及设置在它们之间的第一中间层222以外，当前示例性实施例中采用的应力补偿层220还可包括第二中间层224和第三氮化物半导体层225。
第二中间层224和第三氮化物半导体层225可被理解为执行与第一中间层222和第二氮化物半导体层223的功能相似的功能的层。也就是说，第二中间层224可设置在第二氮化物半导体层223上以补偿在冷却过程中产生的拉应力。第二中间层224可为晶格常数小于第二氮化物半导体层223的晶格常数的氮化物晶体。例如，与第一中间层222相似，第二中间层224可由AlxGa1-xN(0.4＜x＜1)形成。
第三氮化物半导体层225可设置在第二中间层224上。第三氮化物半导体层225可具有压应力，并且第三氮化物半导体层225的这种压应力可补偿施加至布置在其下方的第一氮化物半导体层221和第二氮化物半导体层223(具体地说，第二氮化物半导体层223)的相对弱的压应力或拉应力，以抑制开裂的发生。
与第二氮化物半导体层223相似，第三氮化物半导体层225可包括AlxInyGa1-x-yN(0≤x，y≤1，x+y＜1)。例如，第三氮化物半导体层225可由GaN形成。
参照图6，与图4相似，缓冲层210、应力补偿层220和氮化物层合物230按次序设置在硅基底201上。然而，与图4所示的示例不同，图6所示的应力补偿层220包括掩模层226和形成在掩模层226上的聚结的氮化物层227。
掩模层226可设置在第一氮化物半导体层221上。
源自第一氮化物半导体层221的多数穿线位错可被掩模层226阻挡，并且残余的部分穿线位错也可通过将在稍后生长的聚结的氮化物层227弯曲。结果，可明显提高将在稍后生长的氮化物晶体的缺陷密度。聚结的氮化物层227的厚度和缺陷密度可根据(例如)诸如V/III源的温度、压强和/或摩尔比率之类的变量的生长条件而变化。
掩模层226可由氮化硅(SiNx)或氮化钛(TiN)形成。例如，可利用硅烷(SiH4)和氨气形成SiNx掩模层226。掩模层226可不完全覆盖第一氮化物半导体层221的表面。因此，可根据掩模层226覆盖第一氮化物半导体层221的程度来确定第一氮化物半导体层221的暴露区，并且在其上生长的氮化物晶体的初始岛生长形式可变化。例如，在其中氮化物半导体层的暴露区域通过增加SiNx掩模区而被减少的情况下，将被生长在掩模层226上的氮化物层227的初始岛的密度可减小，同时聚结的岛的尺寸可相对增大。因此，聚结的氮化物层227的厚度也可增大。
在其中增加了掩模层226的情况下，可通过掩模层226解除各氮化物半导体层之间的应力，从而部分地阻挡传递至聚结的氮化物层227的压应力。另外，就聚结的氮化物层227而言，在生长的岛聚结的同时可产生相对拉应力。结果，第一氮化物半导体层221可通过缓冲层210承受强压应力，而掩模层226上的聚结的氮化物层227可由于应力解除和岛聚结而承受相对弱的压应力或拉应力。当具有相对小的压应力的层的厚度超过临界点时，当冷却时薄膜中可发生开裂，因此，聚结的氮化物层227的厚度可选为符合其中缺陷密度减小同时不发生开裂的条件。
参照图7，缓冲层210、应力补偿层220和氮化物层合物230按次序设置在硅基底201上。
当前示例性实施例中采用的应力补偿层220可包括在不同生长条件下形成的第一氮化物半导体层220a和第二氮化物半导体层220b。第一氮化物半导体层220a可在二维(2D)模式下生长，以使得氮化物半导体层220a的表面粗糙度的增加速率受到控制，因此减少在第一氮化物半导体层220a与第二氮化物半导体层220b之间的界面中的扭曲晶界的产生。
可在其中第一氮化物半导体层220a的表面粗糙度与缓冲层210的表面粗糙度的比率为3或更小的第一生长条件下形成第一氮化物半导体层220a，并且第二氮化物半导体层220b可在第二生长条件下形成在第一氮化物半导体层220a上。这里，第二生长条件的温度、压强和V/III摩尔比率中的至少一个可与第一生长条件中的不同，从而相对于第一生长条件，可增强3D生长模式。
对于温度，第一氮化物半导体层220a的生长温度可设为低于第二氮化物半导体层220b的生长温度。例如，第一氮化物半导体层220a可在950℃至1040℃的温度范围(进一步说，可在970℃至1035℃的温度范围)内生长。在该生长温度条件下，第一氮化物半导体层220a可具有高结晶度，并且可有效减少扭曲晶界的产生。
第二氮化物半导体层220b可在与第一生长条件不同的第二生长条件下生长，从而增强3D生长模式。例如，第二生长条件的温度范围可设为高于第二氮化物半导体层220b的生长温度。如上所述，通过将氢在氮源气体中的体积分数控制为40％或更小，第二氮化物半导体层220b可在1040℃或更低的温度下生长。通过在相似条件下控制氢的体积分数，第一氮化物半导体层220a也可在低于1040℃的温度下生长。
还可通过调整V/III族源摩尔比率的压强来设置第一氮化物半导体层220a的第一生长条件。通常，随着压强降低，结晶度和压应力可增大，并且随着V/III比率增大，结晶度和压应力可增大。例如，第一生长条件的压强范围可为20托至500托。第二生长条件的压强范围可为50托至300托。
第一氮化物半导体层220a的厚度范围可为2nm至1000nm。第一氮化物半导体层220a的厚度增加可减少第一氮化物半导体层220a与第二氮化物半导体层220b之间的界面中的扭曲晶界的产生。然而，第一氮化物半导体层220a的厚度增加可降低整个薄膜的结晶度。这是因为，由于与氮化物层的温度相比，第一氮化物半导体层220a在更低的温度下生长，因此可进一步增加缺陷。因此，优选地，第一氮化物半导体层220a的厚度减小，从而同时减少扭曲晶界的产生。
扭曲晶界的减少可导致堆叠在第一氮化物半导体层220a上的第二氮化物半导体层220b的缺陷减少。也就是说，由于第一氮化物半导体层220a的厚度范围为2nm至1000nm，并且其粗糙度与缓冲层的粗糙度的比率为3或更小，因此可减少堆叠在其上的第二氮化物半导体层220b的缺陷。因此，由于通过较小的厚度获得了相等的结晶度，因此整体结构的厚度可减小，并且例如即使不用掩模层也可获得6μm或更小的缓冲层210和应力补偿层220的整体厚度。因此，在晶体生长工艺中的处理时间和成本可减少。
第二氮化物半导体层220b可由AlxInyGa1-x-yN(0≤x，y≤1，x+y＜1)形成。第二氮化物半导体层220b可连续地和直接地生长在第一氮化物半导体层220a上，而不在它们之间额外生长具有不同组分的层。第二氮化物半导体层220b可具有与第一氮化物半导体层220a的组分相同的组分。例如，第一氮化物半导体层220a和第二氮化物半导体层220b可为GaN。在特定示例中，第一氮化物半导体层220a可为未掺杂的GaN，第二氮化物半导体层220b可为n型GaN。
另外，在先前示例性实施例中，在需要高温生长的所有氮化物晶体生长工艺中可采用上述限制性地供应氢气的方案。按照这种方式，通过降低氢在氮源气体中的体积分数，即使在相对低的生长温度下也可生长具有优秀晶体质量的氮化物晶体。结果，可抑制由基底和氮化物单晶体的热膨胀系数之间的差异导致的变形，并且可显著减小通过弯曲的产生(或曲率的增加)导致的薄膜的厚度的变化。
具体地说，可显著减轻作为当在硅基底上生长氮化物晶体时硅基底面对的顽固问题之一的回熔现象。
下文中，可参照特定示例性实施例详细描述本发明构思的各种效果。
实验1：氮化物晶体的生长
利用MOCVD设备在硅基底的(111)面上形成缓冲层、应力补偿层和n型氮化物半导体层。
首先，在硅基底的(111)面上形成AlN成核层(大约100nm)，并且在AlN成核层上形成Al0.3Ga0.7N(大约410nm)/AlN(大约40nm)/Al0.3Ga0.7N(大约410nm)作为晶格缓冲层。接着，形成未掺杂的GaN层(大约0.6μm)/Al0.5Ga0.5N中间层(大约100nm)/未掺杂的GaN层(大约0.6μm)作为应力补偿层。接着，额外形成厚度等于大约3.5μm的n型GaN层。
在该实验中，氮化物层合物通过在相同条件下利用MOCVD工艺形成在硅基底上。将NH3+N2+H2的混合物气体用作氮源气体；然而，氢气的体积分数分别改变为35％(改进示例1)、50％(比较例1)、60％和80％。另外，在改进示例1中，氮化物在与比较例1的生长温度(大约1050℃)相比低20℃的大约1030℃的温度下生长。
首先，通过原子力显微镜(ATM)对在改进示例1中获得的n型氮化物半导体层的表面和在比较例1中获得的n型氮化物半导体层的表面成像。结果，如图8A和图8B所示，在改进示例1中获得的氮化物半导体层的表面与比较例1中的相似。也就是说，在改进示例1中，氢的体积分数降低，并且生长温度也降至比比较例1的生长温度低20℃的大约1030℃，但经确认，尽管生长温度相对低，改进示例1仍保持优秀的结晶度。通常，在低生长温度的情况下，可不充分地确保可用于氮化物晶体生长的氮，因此由氮化物晶体的表面上的氮空隙导致的晶体缺陷增加，从而明显降低晶体质量。然而，在改进示例1中，虽然氮化物晶体在相对低的温度下生长，但是限制氢气供应量以减少氢与可用的氮之间的不期望的反应，因此充分地确保实质上可用的氮，从而可确保优秀晶体质量。
接着，分析在实验中获得的氮化物层合物的每一个中产生的回熔缺陷。图9是示出作为氢的体积分数的函数的回熔缺陷的平均尺寸的变化的曲线图。
如图9所示，经确认，当氢的体积分数为50％、60％和80％时，回熔缺陷(也就是说，由硅-镓共晶金属形成的缺陷)的平均尺寸分别为大约400μm、大约500μm和大约600μm，这是相当高的，而当氢的体积分数被控制为大约35％和大约10％时，回熔缺陷的尺寸明显地减小为大约200μm的水平。这是因为回熔缺陷的产生受生长温度的影响。
关于改进示例1和比较例1，在图10的曲线图中计算和示出了在全部回熔缺陷中的直径为400μm或更大的回熔缺陷的百分率。
如图10的曲线图所示，就比较例1而言，非常大的回熔缺陷占据大比例的缺陷，即缺陷的34.17％，而就改进示例1而言，很少检测到非常大的回熔缺陷，仅0.5％的缺陷非常大。按照这种方式，通过降低生长温度和通过降低氢气在氮源气体中的体积分数可明显减少回熔缺陷的发生。
由于在保持高质量晶体以及减少回熔效果的同时可降低生长温度，因此可改进弯曲的产生(曲率增大)和由变形导致的薄膜厚度的不均匀性。将在下文中详细描述这一点。
制造氮化物晶体的方法可通常用于利用硅基底制造氮化物半导体器件。具体地说，在根据本发明构思的示例性实施例的制造氮化物半导体器件的工艺中，由于在保持高质量晶体的同时降低了生长温度，因此可减少由变形导致的缺陷的发生(开裂、不均匀的薄膜厚度的发生)，另外可使用大直径晶圆(例如，8英寸晶圆)。
图11是示出根据本发明构思的示例性实施例的生长氮化物单晶体的方法的流程图。
在操作S40中，缓冲层可形成在硅基底上。
缓冲层可形成在硅基底的(111)面上。缓冲层可被构造为一层或多层。例如，缓冲层可包括AlN成核层和由含铝(Al)的氮化物晶体形成的晶格缓冲层。晶格缓冲层可为单层或多层。例如，晶格缓冲层可为分级的AlxInyGa1-x-yN(0≤x，y≤1，x+y≤1)或Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N(0≤x1、x2、y1、y2≤1，x1≠x2或y1≠y2，x1+y1≤1，x2+y2≤1)超晶格层，其中诸如AlGaN或Al之类的成分的含量在层的厚度中线性地或以阶梯方式增加或减少。在特定示例中，晶格缓冲层可具有其中AlGaN和AlN交替地堆叠的结构。例如，晶格缓冲层可为包括AlGaN/AlN/AlGaN的三层结构。在该处理中，当晶格缓冲层在高温下生长时，氢在氮源气体中的体积分数可保持在大约40％或更小(例如，35％或更小)，并且生长温度可在其中保持高质量晶体的范围内降低(例如，至大约1040℃或更低)，以有效地抑制回熔缺陷的产生。
接着，在操作S50中，应力补偿层可形成在缓冲层上。
应力补偿层可为通过调整在生长工艺中产生的压应力而在冷却过程中控制拉应力的一层。例如，应力补偿层可设置在缓冲层上，并且包括晶格常数大于缓冲层的晶格常数的第一氮化物半导体层、晶格常数小于第一氮化物半导体层的晶格常数并且设置在第一氮化物半导体层上的中间层、以及晶格常数大于中间层的晶格常数的第二氮化物半导体层。应力补偿层可实现为具有各种结构。例如，可有利地采用以上参照图4至图7描述的各种堆叠结构。
在该处理中，氢在氮源气体中的体积分数也可保持在大约40％或更小(例如，35％或更小)的水平，以允许高质量晶体在相对低(例如，大约1040℃或更低)的温度下生长。因此，在生长过程中可减少回熔现象并且可抑制由于热膨胀导致的压应力的产生，因此明显减轻晶圆弯曲的程度。
然后，在操作S60中，第一导电类型氮化物半导体层可形成在应力补偿层上，并且在操作S70中，有源层可形成在第一导电类型氮化物半导体层上。
第一导电类型氮化物半导体层可为满足n型AlxInyGa1-x-yN(0≤x＜1，0≤y＜1，0≤x+y＜1)的氮化物半导体，这里，n型杂质可为硅(Si)。例如，第一导电类型氮化物半导体层可为n型GaN。有源层可具有其中量子阱层与量子势垒层交替地堆叠的多量子阱(MQW)结构。例如，就氮化物半导体而言，可使用GaN/InGaN结构。有源层可具有单量子阱(SQW)结构。
具体地说，在操作S60中的生长工艺中，可减小氢在氮源气体中的体积分数以降低由于热膨胀产生的应力导致的晶圆弯曲的程度，这样可有利地影响有源层的特性。也就是说，通过减小作为有源层的生长表面而提供的第一导电类型氮化物半导体层的表面的曲率，可减小根据位置的有源层中的厚度变化。例如，在其中弯曲度高的情况下，在晶圆的外周和中心，有源层(具体地说，量子阱层)可具有大的厚度变化。这可导致波长特性根据晶圆的各区而变化。相反，在当前示例性实施例中，通过降低氢在氮源气体中的体积分数来降低生长温度，可极大地减轻由于晶圆弯曲导致的问题。
在操作S80中，第二导电类型氮化物半导体层可形成在有源层上。第二导电类型氮化物半导体层可为满足p型AlxInyGa1-x-yN(0≤x＜1，0≤y＜1，0≤x+y＜1)的氮化物半导体层，这里，p型杂质可为镁(Mg)。例如，第二导电类型氮化物半导体层可为p型AlGaN/GaN。
另外，在操作S90中，可去除硅基底。根据当前示例性实施例，就发光器件而言，硅基底可吸收光，并且因此降低发光效率。因此，可额外需要抑制硅基底吸收光的方案。例如，如当前示例性实施例所示，可去除硅基底。在去除硅基底的处理之前，可额外执行将永久基底提供至与其上布置有硅基底的表面相对的表面的处理(请参照图21和图22)。
可不同地修改和实施制造氮化物半导体发光器件的方法。例如，在应力补偿层形成之后和有源层生长之前，第一导电类型氮化物半导体层(例如，n型氮化物半导体层)可具有V坑结构。将参照图12和图13描述特定示例。
图12是示出根据本发明构思的另一示例性实施例的制造氮化物半导体发光器件的方法的流程图，图13是示出根据图12的制造方法获得的氮化物半导体发光器件的剖视图。
如图13所示，缓冲层210和应力补偿层220可按次序形成在硅基底201上。在当前示例性实施例中，可以理解，除非另有说明，否则各组件与以上参照图4至图7描述的那些组件相同或相似，并且上述示例性实施例的内容可与当前示例性实施例的描述结合。
在操作S61中，第一导电类型氮化物半导体层231可生长在应力补偿层220上。
第一导电类型氮化物半导体层231可为具有AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成的氮化物单晶体。第一导电类型氮化物半导体层可为n型GaN。第一导电类型氮化物半导体层的n型杂质浓度可为2×1018/cm3或更大。
接着，在操作S62中，具有多个V坑的坑形成层232可生长在第一导电类型氮化物半导体层231上。
坑形成层232可为具有AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成的掺杂有n型杂质的氮化物单晶体。例如，与第一导电类型氮化物半导体层231相似，坑形成层232可为n型GaN。V坑可具有六棱锥形状。在特定示例中，各个坑V的斜面可为(1-101)面。可通过在相对低的温度下生长坑形成层232来形成V坑V。例如，坑形成层232可在温度950℃下(进一步说，在800℃至900℃范围内的温度下)生长。在低温晶体生长阶段中，在解决拉应力的处理中可产生V坑。在与第一导电类型氮化物半导体层231的位错相对应的位置处可产生V坑V。
为了提高结晶度，坑形成层232的杂质浓度可低于第一导电类型氮化物半导体层231的杂质浓度。例如，坑形成层232的n型杂质浓度可为1×1018/cm3或更小。
然后，在操作S63中，超晶格层233可形成在坑形成层上，从而可保持基于V坑V的凹进。
可通过交替地堆叠具有不同组成的第一氮化物膜233a和第二氮化物膜233b来形成超晶格层233。第一氮化物膜233a和第二氮化物膜233b可分别由具有不同组成的AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)形成。超晶格层233可掺杂有诸如硅(Si)之类的n型杂质或为未掺杂。
在一个示例中，第一氮化物膜233a可由InyGa1-yN(0＜y≤1)形成，第二氮化物膜233b可由GaN形成。在另一示例中，第一氮化物膜233a可由GaN形成，第二氮化物膜233b可由AlxGa1-xN(0＜x≤1)形成。超晶格层233可包括三种不同类型的氮化物膜。例如，超晶格层可通过重复地堆叠AlGaN/GaN/InGaN形成。
在特定示例中，超晶格层233的第一氮化物膜233a和第二氮化物膜233b可由具有与有源层235的量子势垒层235a和/或量子阱层235b的组成相同或相似的组成的氮化物半导体形成。第一氮化物膜233a和第二氮化物膜233b的厚度可在大约0.5nm至大约20nm的范围内。第一氮化物膜233a可比第二氮化物膜233b更薄。
接着，在操作S70’中，有源层235可形成在超晶格层233上，从而可保持基于V坑V的凹进。
有源层235可为单量子阱层(SQW)或多量子阱(MQW)结构。就MQW结构而言，有源层235可包括多个量子势垒层235a和多个量子阱层235b。例如，有源层235可具有InGaN/GaN结构。当形成有源层235时，可调整竖直生长速率和横向生长速率以不充满V坑，因此保持基于多个V坑的凹进。可通过前体的生长温度、压强和流率来调整生长速率。例如，在调整生长温度的情况下，低温(950℃或更低)生长可为期望的。
然而，根据组成，可需要在稍高温度(高于950℃)下的生长。例如，在形成InGaN量子阱层和GaN量子势垒层的情况下，在800℃至1050℃的温度范围下执行处理，这里，可在相对高的温度下执行形成GaN量子势垒层的处理。
然后，第二导电类型氮化物半导体层237可形成在有源层235上(S80’)，从而可充满V坑V的凹进。
第二导电类型氮化物半导体层237可为具有AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成的掺杂有p型杂质的氮化物单晶体。镁(Mg)可用作p型杂质。可在相对高的温度(1000℃或更高)下执行该处理以利用第二导电类型氮化物半导体层237充满V坑V。
例如，第二导电类型氮化物半导体层237可形成为包括第一层和第二层。第二层可为诸如p型GaN之类的接触层，第一层可为充满V坑的平坦化层。具体地说，第一层可由具有大的带隙的氮化物层形成，以用作电子阻挡层。在一个示例中，电子阻挡层可为p型AlGaN层。在另一示例中，第一层可具有其中具有不同组成的两层重复地堆叠的超晶格结构。例如，第一层可具有包括p型AlGaN/GaN的超晶格结构。
本申请的发明人提出的限制氢气的供应的方案还可应用于第一导电类型氮化物半导体层(例如，在步骤S60中)的生长工艺，以及应用于晶格缓冲层(例如，在步骤S40中)、缓冲层的一部分(例如，在步骤S40中)和应力补偿层(例如，在步骤S50中)。具体地说，限制氢气的供应的方案可有利地应用于第一导电类型氮化物半导体层，以在1040℃或更低的生长温度下作为高质量晶体生长。
同时，在其中对应的层固有地在低温下生长的情况下或者在其中在氮源气体中不提供氢的情况下，可不应用限制氢气的供应的方案。例如，尽管坑形成层由n型GaN形成，但是坑形成层在相对低的温度(950℃)下生长，以形成V坑，因此，可不向其应用限制氢气的供应的方案。另外，在形成像量子阱层的含铟(In)的氮化物半导体层的情况下，由于氮源气体中不含氢气，因此可不应用限制氢气的供应的方案。按照这种方式，即使不将氢气的体积分数条件(40％或更小)应用于特定处理阶段，也可将对应的阶段中的生长温度控制为1040℃以抑制回熔现象。
为了特别证实在根据当前示例性实施例的制造氮化物半导体发光器件的方法中通过降低氢在氮源气体中的体积分数而获得的效果，进行实验2。
实验2：制造氮化物半导体发光器件的方法
利用MOCVD设备在硅基底的(111)面上形成用于氮化物半导体发光器件的层合物(包括n型GaN/有源层/p型AlGaN/p型GaN)以及缓冲层和应力补偿层。
首先，在硅基底的(111)面上形成AlN成核层(大约100nm)，并且在AlN成核层上形成Al0.3Ga0.7N(大约410nm)/AlN(大约40nm)/Al0.3Ga0.7N(大约410nm)作为晶格缓冲层。接着，形成未掺杂的GaN层(大约0.6μm)/Al0.5Ga0.5N中间层(大约100nm)/未掺杂的GaN层(大约0.6μm)作为应力补偿层。接着，额外形成n型GaN层(大约3.5μm)/有源层/p型AlGaN/p型GaN。
在该实验中，在相同条件下，利用MOCVD工艺在硅基底上形成氮化物层合物。然而，在改进示例2中，氢气、氨(NH3)和氮(N2)的流率分别设为60L/min，40L/min和85L/min，而在比较例2中，氢气、氨(NH3)和氮(N2)的流率分别设为大约150L/min、30L/min和65L/min。在改进示例2中，用于生长氮化物直至n型GaN层的温度保持在大约1030℃，并且比较例2中的生长温度保持在稍高的大约1050℃。
首先，在满足实验中提出的条件的多个处理周期(run)中重复地执行该实验，并且如图14A和图14B所示地布置制造出的氮化物半导体发光器件的曲率分布。
图14A和图14B示出了测量在根据改进示例2和比较例2获得的氮化物半导体发光器件的n型GaN层与有源层之间的界面中的曲率分布的结果。
参照图14A，就改进示例2而言，测量到的曲率范围为大约9Km-1至18Km-1，并且最小测量值与最大测量值之间的差异为大约10Km-1或更小。相反，参照图14B，就比较例2而言，测量到的曲率甚至高于随高频呈现的大约20Km-1，并且如图所示，最小测量值与最大测量值之间的差异非常大，为大约35Km-1。
图15是示出根据改进示例2或比较例2获得的样本之一的n型GaN层与有源层之间的界面中的曲率分布随生长时间变化的曲线图。如图15所示，与比较例2相比，就改进示例2而言，当有源层在n型GaN生长之后生长时曲率的变化程度更小。
n型GaN层与有源层之间的界面中的曲率似乎甚至影响氮化物单晶体的厚度变化。相对于相同的整个薄膜厚度(大约3.5μm)，比较例2具有大约2％的厚度变化，而改进示例2具有0.8％的明显更小的厚度变化。该结果表示在整个晶圆区中确保了均匀厚度的有源层，并且可预期明显提高了在相同晶圆中制造的氮化物半导体发光器件的波长特性的散布。
图16至图22是示出根据本发明构思的示例性实施例的制造氮化物半导体发光器件的方法的处理的剖视图。
如图16所示，缓冲层310和应力补偿层320按次序形成在硅基底301的(111)面上，并且随后形成用于氮化物半导体发光器件的发光层合物。发光层合物包括第一导电类型氮化物半导体层322、有源层333和第二导电类型氮化物半导体层334。
缓冲层310和应力补偿层320可具有各种结构，并且图4至图7所示的示例可称作其特定示例。
可通过伴随着缓冲层310和应力补偿层320的连续处理而形成发光层合物。例如，可使用诸如金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)等的处理。第一导电类型氮化物半导体层322可为满足n型AlxInyGa1-x-yN(0≤x＜1，0≤y＜1，0≤x+y＜1)的氮化物半导体，并且n型杂质可为硅(Si)。例如，第一导电类型氮化物半导体层322可为n型GaN。有源层333可具有其中量子阱层和量子势垒层交替地堆叠的多量子阱(MQW)结构。例如，就氮化物半导体而言，可使用GaN/InGaN结构。有源层可具有单量子阱(SQW)结构。第二导电类型氮化物半导体层334可为满足p型AlxInyGa1-x-yN(0≤x＜1，0≤y＜1，0≤x+y＜1)的氮化物半导体，并且p型杂质可为镁(Mg)。例如，第二导电类型氮化物半导体层可为p型AlGaN/GaN。
在生长第一导电类型氮化物半导体层322以及缓冲层310和应力补偿层320的工艺中，可供应在氮源气体中的体积分数为40％或更小的氢以降低氮化物单晶体的生长温度(例如，大约1040℃或更低)。结果，如以上在实验结果中的描述那样(图14B和图15)，可减小第一导电类型氮化物半导体层322的界面的曲率，并且可确保生长的有源层333的均匀的厚度。
如图17所示，允许暴露第一导电类型氮化物半导体层322的局部区的孔H形成在发光层合物中。
孔H可形成为穿过第二导电类型氮化物半导体层334和有源层333。在该处理中形成的孔H构成用于形成连接至第一导电类型氮化物半导体层322的电极的结构。
如图18所示，第一绝缘层335a形成在通过孔H暴露的区的上表面上和第二导电类型氮化物半导体层334上，其中将要形成电极的区被暴露出来，并且第一电极336a和第二电极337a可形成为分别连接至第一导电类型氮化物半导体层322和第二导电类型氮化物半导体层334。第一绝缘层335a可由诸如SiO2或SiNx之类的绝缘材料形成。第二连接电极337b额外形成在第二电极337a上以完成第二电极结构337。
接着，如图19所示，可形成第二绝缘层335b以覆盖第二电极结构337并暴露第一电极336a。可通过在器件的整个上表面上沉积绝缘材料和选择性地去除绝缘材料以仅暴露出第一电极336a来获得第二绝缘层335b。第二绝缘层335b可由诸如SiO2或SiNx之类的绝缘材料形成。第二绝缘层335b可使第二连接电极337b与将在稍后形成的第一电极结构336电绝缘，并且与第一绝缘层335a一起提供器件的钝化层335。
然后，如图20所示，连接至第一电极336a的第一连接电极336b可形成在器件的上表面上，因此提供第一电极结构336。第一连接电极336b可通过孔H电连接至第一电极336a。在当前示例性实施例中，第一电极结构336可被布置在与硅基底301相对的表面中。
接着，如图21和图22所示，可执行结合永久基底341的处理和去除硅基底301的处理。
如图21所示，永久基底341可设置在第一连接电极336b上。永久基底341可为导电基底，在这种情况下，永久基底341可提供用于将第一电极结构336连接至外部电路的结构。永久基底341可通过晶圆结合工艺或通过利用结合金属层结合至发光层合物。在另一示例中，导电永久基底可利用电镀工艺形成在发光层合物的表面上。
然后，如图22所示，可去除硅基底301。可通过利用激光器的基底分离工艺、化学蚀刻工艺或机械磨削工艺执行去除硅基底301的处理。在该处理中，缓冲层和应力补偿层也可被一起去除。如当前示例性实施例中所示，凹进和突出图案P可根据需要形成在所得表面上。在去除缓冲层和应力补偿层的处理中，可利用诸如反应离子蚀刻(RIE)之类的干蚀刻或湿蚀刻形成凹进和突出图案P。另外，可将发光层合物划分为器件单元，并且额外钝化层343可形成在发光层合物的暴露的横向表面上。另外，可部分暴露第二连接电极结构337以形成结合电极338，因此提供期望的氮化物半导体发光器件。
上述制造氮化物半导体器件的方法可广泛和有利地应用于用于肖特基二极管、激光器二极管、场效应晶体管或各种功率器件的制造方法，以及应用于如以上参照图16至图22所述的制造氮化物发光器件的方法。
如上所述，根据本发明构思的示例性实施例，可通过降低氢在氮源气体中的体积分数来降低生长温度，同时保持晶体质量。因此，可抑制由基底与氮化物单晶体之间的热膨胀系数差异导致的变形。另外，可明显减小由于发生弯曲(曲率增大)导致的薄膜厚度的变化。具体地说，由于薄膜(具体地说，有源层)可实现为在氮化物半导体发光器件中具有均匀厚度，因此可在整个区域中均匀地实现诸如发射波长之类的期望特性。另外，可显著减轻作为当生长氮化物晶体时硅基底的问题之一的回熔现象。
虽然以上示出和描述了示例性实施例，但是本领域技术人员应该清楚，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可作出修改和变型。

Claims (25)

1.一种生长III族氮化物半导体的方法，包括以下步骤：
将含硅的基底保持在950℃至1040℃的温度；以及
通过将金属源气体与氢的体积分数在20％至40％范围内的氮源气体同时提供至具有所述基底的反应室的内部，同时将所述基底保持在所述温度，来生长III族氮化物半导体。
2.根据权利要求1所述的方法，还包括以下步骤：
在所述含硅的基底的表面上形成缓冲层；并且
其中，执行所述将金属源气体和氮源气体同时提供并同时将所述基底保持在所述温度的步骤，以在所述缓冲层上形成III族氮化物晶体。
3.根据权利要求2所述的方法，其中形成所述缓冲层的步骤包括以下步骤：
在所述基底上形成AlN成核层；以及
在所述AlN成核层上形成晶格缓冲层。
4.根据权利要求3所述的方法，其中，在所述缓冲层上形成III族氮化物晶体的步骤包括以下步骤：
在所述晶格缓冲层上形成晶格常数大于所述晶格缓冲层的晶格常数的第一氮化物半导体层；
在所述第一氮化物半导体层上形成中间层，该中间层包括晶格常数小于所述第一氮化物半导体层的晶格常数的氮化物晶体；以及
在所述中间层上形成第二氮化物半导体层，该第二氮化物半导体层与所述第一氮化物半导体层具有相同的组成，并且
其中，在形成所述第一氮化物半导体层的步骤、形成所述中间层的步骤和形成所述第二氮化物半导体层的步骤中，将所述基底保持在950℃至1040℃的温度，并且在氢的体积分数在20％至40％的范围内的情况下提供所述氮源气体。
5.根据权利要求2所述的方法，还包括以下步骤：
作为形成所述III族氮化物晶体的一部分，在所述缓冲层上形成应力补偿层；以及
通过执行以下步骤在所述应力补偿层上形成发光结构：
在所述应力补偿层上形成第一导电类型氮化物半导体层；
在所述第一导电类型氮化物半导体层上形成有源层；以及
在所述有源层上形成第二导电类型氮化物半导体层，
其中，在形成所述应力补偿层的步骤和在所述应力补偿层上形成所述第一导电类型氮化物半导体层的步骤中，将所述基底保持在950℃至1040℃的温度，并且在氢的体积分数在20％至40％的范围内的情况下提供所述氮源气体。
6.根据权利要求5所述的方法，还包括以下步骤：
通过将所述第二导电类型氮化物半导体层结合至永久基底来将所述发光结构安装在所述永久基底上；以及
去除所述含硅的基底、所述缓冲层和所述应力补偿层，以暴露出所述发光结构的所述第一导电类型氮化物半导体层。
7.根据权利要求2所述的方法，还包括以下步骤：
作为形成所述III族氮化物晶体的一部分，在所述缓冲层上形成应力补偿层；以及
通过执行以下步骤以在所述应力补偿层上形成发光结构：
在所述应力补偿层上形成第一导电类型氮化物半导体层；
在所述第一导电类型氮化物半导体层上形成具有多个坑凹进的坑形成层；
在所述坑形成层上形成超晶格层，以将所述坑凹进保持在所述超晶格层中；
在所述超晶格层上形成有源层，以将所述坑凹进保持在所述有源层中；以及
在所述有源层上形成第二导电类型氮化物半导体层，以填充所述有源层中的所述坑凹进，
其中，在形成所述应力补偿层的步骤和在所述应力补偿层上形成所述第一导电类型氮化物半导体层的步骤中，将所述基底保持在950℃至1040℃的温度，并且在氢的体积分数在20％至40％的范围内的情况下提供所述氮源气体。
8.根据权利要求7所述的方法，其中，在所述有源层上形成所述第二导电类型氮化物半导体层的同时，将所述基底保持在1000℃或更高的温度。
9.根据权利要求1所述的方法，其中，所述氮源气体包括氢气以及包括氨气和氮气中的至少一种，并且
其中，所述金属源气体包括有机金属源气体和载体气体。
10.根据权利要求9所述的方法，其中，所述有机金属源气体包括三甲基铝、三甲基镓、三乙基镓和三甲基铟中的至少一种，并且所述载体气体包括氩、氮、氢、氦、氖、氙和它们的组合中的至少一种。
11.根据权利要求1所述的方法，其中所述氮源气体的氢的体积分数在20％至35％的范围内，并且
其中，将所述基底保持在970℃至1035℃的温度。
12.一种生长III族氮化物半导体的方法，包括以下步骤：
将含硅的基底保持在950℃至1040℃的温度；以及
通过将金属源气体和包括以20000sccm至70000sccm的流率提供的氢的氮源气体同时提供至具有所述基底的反应室的内部，同时将所述基底保持在所述温度，来生长III族氮化物半导体。
13.根据权利要求12所述的方法，其中，以20000sccm至70000sccm的流率提供氢以将氢在所述氮源气体中的体积分数保持在20％至40％的范围内。
14.根据权利要求12所述的方法，还包括以下步骤：
在所述含硅的基底的表面上形成缓冲层；
在所述缓冲层上形成应力补偿层；以及
在所述应力补偿层上形成第一导电类型氮化物半导体层，
其中，在将所述基底保持在950℃至1040℃的温度的同时以及在提供其中以20000sccm至70000sccm的流率提供氢的所述氮源气体的同时，形成所述应力补偿层和所述第一导电类型半导体层。
15.根据权利要求14所述的方法，还包括以下步骤：
在所述第一导电类型氮化物半导体层上形成有源层；以及
在所述有源层上形成第二导电类型氮化物半导体层，
其中所述第一导电类型氮化物半导体层、所述有源层和所述第二导电类型氮化物半导体层在所述应力补偿层上形成发光结构。
16.一种在基底上形成氮化物晶体的方法，包括以下步骤：
在含硅的基底的表面上形成包括成核层和晶格缓冲层的缓冲层；以及
在所述晶格缓冲层上形成氮化物晶体，形成所述氮化物晶体的步骤包括在所述晶格缓冲层上按次序形成第一氮化物半导体层、中间层和第二氮化物半导体层，
其中形成所述氮化物晶体的步骤包括针对形成所述氮化物晶体的步骤的至少一部分提供包括以20000sccm至70000sccm的流率提供的氢的氮源气体。
17.根据权利要求16所述的方法，其中，所述第一氮化物半导体层的晶格常数大于其上形成有所述第一氮化物半导体层的所述晶格缓冲层的晶格常数，并且其中所述中间层的晶格常数小于所述第一氮化物半导体层的晶格常数。
18.根据权利要求16所述的方法，其中，形成所述氮化物晶体的步骤包括在提供包括流率为20000sccm至70000sccm的氢的所述氮源气体的同时，将所述基底保持在950℃至1040℃的温度。
19.根据权利要求16所述的方法，还包括以下步骤：
通过执行以下步骤在所述第二氮化物半导体层上形成发光结构：
在所述第二氮化物半导体层上形成第一导电类型氮化物半导体层；
在所述第一导电类型氮化物半导体层上形成有源层；以及
在所述有源层上形成第二导电类型氮化物半导体层，
其中，在形成所述氮化物晶体的步骤和形成所述第一导电类型氮化物半导体层的步骤中，提供包括以20000sccm至70000sccm的流率提供的氢的所述氮源气体。
20.一种在基底上形成氮化物晶体的方法，包括以下步骤：
将含硅的基底保持在950℃至1040℃的温度；以及
在将所述基底保持在所述温度的同时，在所述基底上形成具有平均尺寸为400μm或更小的回熔缺陷的氮化物晶体。
21.根据权利要求20所述的方法，其中，将所述氮化物晶体形成为具有不超过1％的回熔缺陷，该回熔缺陷的直径为400μm或更大。
22.根据权利要求20所述的方法，其中，通过将金属源气体和氮源气体同时提供至具有所述基底的反应室的内部，从而在所述基底上形成所述氮化物晶体，其中所述氮源气体的氢的体积分数在20％至40％的范围内。
23.根据权利要求22所述的方法，其中，所述氮源气体包括氢气以及包括氨气和氮气中的至少一种，并且
其中，所述金属源气体包括III族金属源气体和载体气体。
24.根据权利要求20所述的方法，其中，通过将金属源气体和氮源气体同时提供至具有所述基底的反应室的内部，从而在所述基底上形成所述氮化物晶体，其中所述氮源气体的流率为20000sccm至70000sccm。
25.根据权利要求24所述的方法，其中，所述氮源气体包括氢气以及包括氨气和氮气中的至少一种，并且
其中，所述金属源气体包括载体气体以及三甲基铝、三甲基镓、三乙基镓和三甲基铟中的至少一种。
CN201510202044.7A 2014-04-25 2015-04-24 生长氮化物单晶体的方法和制造氮化物半导体器件的方法 Pending CN105023829A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0049984 2014-04-25
KR1020140049984A KR102188493B1 (ko) 2014-04-25 2014-04-25 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
CN105023829A true CN105023829A (zh) 2015-11-04

Family

ID=54261850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510202044.7A Pending CN105023829A (zh) 2014-04-25 2015-04-24 生长氮化物单晶体的方法和制造氮化物半导体器件的方法

Country Status (5)

Country Link
US (1) US9871162B2 (zh)
KR (1) KR102188493B1 (zh)
CN (1) CN105023829A (zh)
DE (1) DE102015102592A1 (zh)
TW (1) TW201540861A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328772A (zh) * 2016-08-29 2017-01-11 扬州中科半导体照明有限公司 一种高质量氮化物外延片的制备方法
CN106876545A (zh) * 2017-03-10 2017-06-20 太原理工大学 一种提高GaN基LED内量子效率的外延方法
CN106876540A (zh) * 2017-03-10 2017-06-20 太原理工大学 一种提高GaN基LED内量子效率的外延生长方法
CN107078188A (zh) * 2014-11-07 2017-08-18 斯坦雷电气株式会社 半导体发光元件
WO2018014671A1 (zh) * 2016-07-19 2018-01-25 厦门三安光电有限公司 一种发光二极管及其制备方法
CN115110027A (zh) * 2018-04-19 2022-09-27 大日本印刷株式会社 一种蒸镀掩模及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608902B1 (ko) * 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
KR102320022B1 (ko) * 2017-03-09 2021-11-02 서울바이오시스 주식회사 반도체 발광 소자
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
TWI703226B (zh) * 2020-01-21 2020-09-01 樂鑫材料科技股份有限公司 銀奈米孿晶薄膜結構及其形成方法
KR20210098725A (ko) 2020-02-03 2021-08-11 삼성전자주식회사 적외선 검출 소자 및 이를 포함하는 적외선 검출 시스템
US20220344171A1 (en) * 2021-04-26 2022-10-27 Applied Materials, Inc. Localized stress modulation by implant to back of wafer
CN114664642B (zh) * 2022-03-23 2023-07-04 江苏第三代半导体研究院有限公司 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN117476825B (zh) * 2023-12-25 2024-04-12 北京中博芯半导体科技有限公司 AlGaN外延结构的生长方法及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281830A (en) * 1990-10-27 1994-01-25 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound
CN101340058A (zh) * 2007-07-02 2009-01-07 三菱电机株式会社 氮化物类半导体叠层结构及半导体光元件以及其制造方法
CN102414796A (zh) * 2009-04-30 2012-04-11 住友电气工业株式会社 制作晶片产品的方法及制作氮化镓基半导体光元件的方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143394C (zh) 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
CN1241272C (zh) 2001-08-22 2006-02-08 索尼公司 氮化物半导体器件及其制造方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
WO2008048303A2 (en) * 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US9048100B2 (en) 2007-11-21 2015-06-02 Mitsubishi Chemical Corporation Nitride semiconductor and nitride semiconductor crystal growth method
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
WO2011044451A2 (en) 2009-10-09 2011-04-14 Applied Materials, Inc. Multi-gas centrally cooled showerhead design
US20110244663A1 (en) 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
JP2012054427A (ja) 2010-09-01 2012-03-15 Panasonic Corp 化合物半導体の製造方法
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
KR101761638B1 (ko) * 2011-01-19 2017-07-27 삼성전자주식회사 질화물 반도체 발광소자
US20120258581A1 (en) 2011-03-09 2012-10-11 Applied Materials, Inc. Mocvd fabrication of group iii-nitride materials using in-situ generated hydrazine or fragments there from
CA2834430A1 (en) 2011-04-25 2012-11-01 Toray Industries, Inc. Composition and method for predicting response to trastuzumab therapy in breast cancer patients
EP2541589B1 (en) 2011-06-30 2013-08-28 Siltronic AG Layered semiconductor substrate and method for manufacturing it
GB201112327D0 (en) 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers
DE102011108080B4 (de) 2011-07-21 2015-08-20 Otto-Von-Guericke-Universität Magdeburg Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) * 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
WO2013123241A1 (en) 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
JP2014072431A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281830A (en) * 1990-10-27 1994-01-25 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound
CN101340058A (zh) * 2007-07-02 2009-01-07 三菱电机株式会社 氮化物类半导体叠层结构及半导体光元件以及其制造方法
CN102414796A (zh) * 2009-04-30 2012-04-11 住友电气工业株式会社 制作晶片产品的方法及制作氮化镓基半导体光元件的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078188A (zh) * 2014-11-07 2017-08-18 斯坦雷电气株式会社 半导体发光元件
CN107078188B (zh) * 2014-11-07 2019-07-16 斯坦雷电气株式会社 半导体发光元件
WO2018014671A1 (zh) * 2016-07-19 2018-01-25 厦门三安光电有限公司 一种发光二极管及其制备方法
CN106328772A (zh) * 2016-08-29 2017-01-11 扬州中科半导体照明有限公司 一种高质量氮化物外延片的制备方法
CN106876545A (zh) * 2017-03-10 2017-06-20 太原理工大学 一种提高GaN基LED内量子效率的外延方法
CN106876540A (zh) * 2017-03-10 2017-06-20 太原理工大学 一种提高GaN基LED内量子效率的外延生长方法
CN106876540B (zh) * 2017-03-10 2019-01-25 太原理工大学 一种提高GaN基LED内量子效率的外延生长方法
CN106876545B (zh) * 2017-03-10 2019-02-22 太原理工大学 一种提高GaN基LED内量子效率的外延方法
CN115110027A (zh) * 2018-04-19 2022-09-27 大日本印刷株式会社 一种蒸镀掩模及其制造方法
CN115110027B (zh) * 2018-04-19 2024-01-02 大日本印刷株式会社 一种蒸镀掩模及其制造方法

Also Published As

Publication number Publication date
KR20150124025A (ko) 2015-11-05
US9871162B2 (en) 2018-01-16
DE102015102592A1 (de) 2015-10-29
KR102188493B1 (ko) 2020-12-09
US20150311380A1 (en) 2015-10-29
TW201540861A (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
CN105023829A (zh) 生长氮化物单晶体的方法和制造氮化物半导体器件的方法
KR100712753B1 (ko) 화합물 반도체 장치 및 그 제조방법
KR100831843B1 (ko) 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
JP4945725B2 (ja) 改善されたエピタキシャル材料を製造するための方法
KR102036110B1 (ko) 성장 기판, 질화물 반도체 소자 및 그 제조 방법
CN104272430B (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
KR100956499B1 (ko) 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
JP6121806B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JPH0831419B2 (ja) 単結晶珪素基板上への化合物半導体単結晶の作製方法
US9564316B2 (en) Method of manufacturing semiconductor device and method of maintaining deposition apparatus
KR20190038639A (ko) 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN
CN106030834A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
CN103050594B (zh) 氮化物半导体结构的制造方法
JP6090899B2 (ja) エピタキシャルウェハの製造方法
JP5460751B2 (ja) 半導体装置
KR101142082B1 (ko) 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
Takemoto et al. Growth of GaN directly on Si (111) substrate by controlling atomic configuration of Si surface by metalorganic vapor phase epitaxy
JP5059205B2 (ja) ウェーハ及び結晶成長方法
KR20100022663A (ko) 질화물 반도체 기판 및 그 제조 방법
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
CN112447841A (zh) 一种高电子迁移率晶体管及其制备方法
JP2012084918A (ja) 窒化物半導体の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151104