CN102414796A - 制作晶片产品的方法及制作氮化镓基半导体光元件的方法 - Google Patents

制作晶片产品的方法及制作氮化镓基半导体光元件的方法 Download PDF

Info

Publication number
CN102414796A
CN102414796A CN2010800191456A CN201080019145A CN102414796A CN 102414796 A CN102414796 A CN 102414796A CN 2010800191456 A CN2010800191456 A CN 2010800191456A CN 201080019145 A CN201080019145 A CN 201080019145A CN 102414796 A CN102414796 A CN 102414796A
Authority
CN
China
Prior art keywords
iii nitride
gallium oxide
oxide substrate
resilient coating
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800191456A
Other languages
English (en)
Other versions
CN102414796B (zh
Inventor
桥本信
秋田胜史
元木健作
藤原伸介
中幡英章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Koha Co Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Koha Co Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102414796A publication Critical patent/CN102414796A/zh
Application granted granted Critical
Publication of CN102414796B publication Critical patent/CN102414796B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供制作包含生长于氧化镓衬底上的有源层且能够提高发光强度的晶片产品的方法。在步骤S105中，在摄氏600度下，在氧化镓衬底(11)的主面(11a)上生长包含GaN、AlGaN、AlN等III族氮化物的缓冲层(13)。生长缓冲层(13)后，将包含氢气和氮气的气体G2供给至生长炉(10)中，同时在摄氏1050度下使氧化镓衬底(11)及缓冲层(13)暴露于生长炉(11)的气氛中。III族氮化物半导体层(15)的沉积，在改性后的缓冲层上进行。改性后的缓冲层例如包含空隙。III族氮化物半导体层(15)可包含GaN及AlGaN。使用这些材料形成III族氮化物半导体层(15)时，可在改性后的缓冲层(14)上得到良好的结晶质量。

Description

制作晶片产品的方法及制作氮化镓基半导体光元件的方法
技术领域
本发明涉及制作晶片产品的方法及制作氮化镓基半导体光元件的方法。
背景技术
非专利文献1中，记载了在(100)β-Ga2O3衬底上通过有机金属化学气相沉积法进行的GaN外延生长。GaN外延生长中，在Ga2O3衬底上在摄氏600度下生长低温GaN缓冲层。在该低温GaN缓冲层上在摄氏1070度下直接生长1000nm的GaN层。
非专利文献2中，记载了InGaN基发光二极管。发光二极管使用形成有图案的蓝宝石衬底，并且在该蓝宝石衬底上隔着缓冲层生长多个氮化镓基半导体层。通过在蓝宝石衬底上形成图案使光的提取效率提高。
非专利文献3中，记载了InGaN-GaN发光二极管。该发光二极管包含生长于蓝宝石衬底上的GaN基膜。蓝宝石衬底使用激光与GaN基膜分离。
现有技术文献
非专利文献
非专利文献1：Jpn.J.Appl.Phys.Vol.44，No.1，2005，ppL7-L5
非专利文献2：Jpn.J.Appl.Phys.Vol.41，(2002)，pp L1431-L1433，Part 2，No.12B，15，December，2002
非专利文献3：Appl.Phys.Lett.Vol.89，071109，(2006)
发明内容
氧化镓衬底可用于氮化镓基半导体光元件的制造。根据本发明人的了解，氧化镓暴露于氮化镓基半导体层的生长所使用的含氢气氛中。为避免氢造成氧化镓衬底的损伤，使用使氧化镓衬底不与高温氢气氛接触的成膜顺序。但是，根据本发明人的研究，发现在氧化镓衬底上生长氮化镓基半导体光元件用的氮化镓基半导体层的顺序中，可以对与氧化镓接触的低温缓冲层进行改性。
本发明是鉴于上述情况而完成的，其目的在于提供制作包含生长于氧化镓衬底上的有源层且能够提高发光强度的晶片产品的方法，并且其目的还在于提供制作包含生长于氧化镓衬底上的有源层且能够提高发光强度的氮化镓基半导体光元件的方法。
本发明的一个方面是制作用于氮化镓基半导体光元件的晶片产品的方法。该方法包括：(a)准备氧化镓衬底的步骤；(b)在所述氧化镓衬底的主面上，形成包含III族氮化物的层叠体的步骤；(c)形成所述层叠体后，形成有源层的步骤；和(d)在所述有源层上生长第二III族氮化物半导体层的步骤。形成所述层叠体的所述步骤中，包括：(b1)将所述氧化镓衬底配置于生长炉中后，在第一温度下在所述氧化镓衬底的主面上生长III族氮化物缓冲层的步骤；(b2)生长所述III族氮化物缓冲层后，将衬底温度从所述第一温度变更至比所述第一温度更高的第二温度的步骤；(b3)向所述生长炉中供给氢气和氮气的同时，在所述第二温度的衬底温度下使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中的步骤；和(b4)使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中后，通过有机金属化学气相沉积法沉积用于所述氮化镓基半导体光元件的III族氮化物半导体层的步骤。所述III族氮化物半导体层具有第一导电型，所述氮化镓基半导体层具有第二导电型。所述III族氮化物缓冲层的厚度比所述III族氮化物半导体层的厚度薄。
根据该方法，将衬底温度从生长III族氮化物缓冲层的第一温度变更至第二温度后，使氧化镓衬底及III族氮化物缓冲层暴露于包含氢气和氮气的气氛中。在III族氮化物半导体层的生长之前，在包含氢气的气氛中，III族氮化物缓冲层得到改性，且III族氮化物半导体的沉积在改性后的III族氮化物缓冲层上进行。在改性后生长的III族氮化物半导体层上设置有源层。因此，具有改性后的III族氮化物缓冲层的氮化镓基半导体光元件中的光提取效率提高。III族氮化物缓冲层的厚度比III族氮化物半导体层的厚度薄，通过包含氢气和氮气的气氛所进行的改性在氧化镓衬底的表面附近产生。
在本发明的一个方面的方法中，将所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中时，适当的条件是：氢气流量为氮气流量以上，且所述第二温度为摄氏950度以上、优选约1050度。当气氛中包含氢气且衬底温度为摄氏950度以上时、更优选衬底温度为约1050度时，在III族氮化物半导体层的生长之前，III族氮化物缓冲层得到改性，并且III族氮化物半导体的沉积在改性后的III族氮化物缓冲层上进行。另外，在本发明的一个方面的方法中，使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中时，优选氢气流量为氮气流量以上。此时，可进行良好的改性。
在本发明的一个方面的方法中，暴露于所述气氛中的步骤的时间可为10秒以上。该时间为10秒以上、更优选为1分钟以上时，可有效地引起上述改性。
在本发明的一个方面的方法中，所述III族氮化物缓冲层的厚度可为2纳米以上。缓冲层的厚度为2纳米以上、更优选为10纳米时，III族氮化物半导体层的结晶质量良好。另外，在本发明的一个方面的方法中，所述III族氮化物缓冲层的厚度可为100纳米以下。缓冲层的厚度为100纳米以下时，III族氮化物半导体层的结晶质量良好。
在本发明的一个方面的方法中，所述III族氮化物缓冲层可包含GaN层、AlGaN层及AlN层中的至少一者。用这些材料形成缓冲层时，可获得改性带来的技术性帮助。
在本发明的一个方面的方法中，所述III族氮化物缓冲层可包含GaN层。缓冲层包含GaN层时，可通过GaN与氢气的反应产生改性，从而提供改性带来的技术性帮助。
在本发明的一个方面的方法中，所述III族氮化物半导体层可包含GaN及AlGaN。用这些材料形成III族氮化物半导体层时，可获得改性带来的技术性帮助。
在本发明的一个方面的方法中，所述氧化镓衬底的所述主面可为(100)面。氧化镓衬底的主面的晶面实质上为(100)面时，在III族氮化物半导体层的表面上形成c面或略倾斜于c面的面。
在本发明的一个方面的方法中，所述层叠体可包含形成于所述氧化镓衬底与所述层叠体的界面处的多个空隙。根据该方法，通过改性处理，在上述界面处形成多个空隙。
在本发明的一个方面的方法中，所述层叠体包含形成于所述氧化镓衬底与所述层叠体的界面处的过渡层，所述过渡层覆盖所述氧化镓衬底的所述主面。根据该方法，通过改性处理，在上述界面处形成过渡层。过渡层可包含III族氮化物区域。
本发明的另一个方面是制作氮化镓基半导体光元件的方法。该方法包括：(a)准备氧化镓衬底的步骤；(b)在所述氧化镓衬底的主面上，形成包含III族氮化物的层叠体的步骤。形成所述层叠体的所述步骤中，包括：(b1)将所述氧化镓衬底配置于生长炉中后，在第一温度下在所述氧化镓衬底的主面上生长III族氮化物缓冲层的步骤；(b2)生长所述III族氮化物缓冲层后，将衬底温度从所述第一温度变更至比所述第一温度高的第二温度的步骤；(b3)向所述生长炉中供给氢气和氮气的同时，在所述第二温度的衬底温度下使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中的步骤；(b4)使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中后，通过有机金属化学气相沉积法沉积用于所述氮化镓基半导体光元件的第一III族氮化物半导体层的步骤。所述III族氮化物半导体层具有第一导电型，所述氮化镓基半导体层具有第二导电型。所述III族氮化物缓冲层的厚度比所述第一III族氮化物半导体层的厚度薄。
根据该方法，将衬底温度从生长III族氮化物缓冲层的第一温度变更至第二温度后，使氧化镓衬底及III族氮化物缓冲层暴露于包含氢气和氮气的气氛中。为包含氢气的气氛时，在III族氮化物半导体层的生长之前，III族氮化物缓冲层得到改性，且III族氮化物半导体的沉积在改性后的III族氮化物缓冲层上进行。可提高在改性后的III族氮化物缓冲层上设有有源层的氮化镓基半导体光元件中的光提取效率。III族氮化物缓冲层的厚度比III族氮化物半导体层的厚度薄，通过包含氢气和氮气的气氛所进行的改性在氧化镓衬底的表面附近产生。
在本发明的另一个方面的方法中，将所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中时，为包含氢气的气氛，优选氢气流量为氮气流量以上且所述第二温度为摄氏950度以上、优选约1050度。当气氛为包含氢气的气氛、更优选氢气流量为氮气流量以上且衬底温度为摄氏950度以上、更优选衬底温度为约1050度时，在III族氮化物半导体层的生长之前，III族氮化物缓冲层得到改性。
在本发明的另一个方面的方法中，暴露于所述气氛中的步骤的时间可为10秒以上。该时间为10秒以上、更优选为1分钟以上时，可有效引起上述改性。
在本发明的另一个方面的方法中，所述III族氮化物缓冲层的厚度可为2纳米以上。缓冲层的厚度为2纳米以上、更优选为10纳米时，III族氮化物半导体层的结晶质量良好。
在本发明的另一个方面的方法中，所述III族氮化物缓冲层可包含GaN层、AlGaN层及AlN层中的至少任意一者。用这些材料形成缓冲层时，可获得改性带来的技术性帮助。另外，本发明的另一个方面的方法中，所述III族氮化物缓冲层可包含GaN层。缓冲层包含GaN层时，可通过GaN与氢气的反应产生改性，从而提供改性带来的技术性帮助。
在本发明的另一个方面的方法中，所述III族氮化物半导体层可包含GaN及AlGaN。用这些材料形成III族氮化物半导体层时，可获得改性带来的技术性帮助。
在本发明的另一个方面的方法中，所述氧化镓衬底的所述主面可为(100)面。氧化镓衬底的主面的晶面实质上为(100)面时，III族氮化物半导体层的表面具有c面或略倾斜于c面的面。
在本发明的另一个方面的方法中，所述层叠体包含位于所述氧化镓衬底与所述层叠体的界面处的改性层，所述改性层通过在所述生长炉中将所述氧化镓衬底及所述III族氮化物缓冲层暴露于包含氢气和氮气的气氛中而提供。
在本发明的另一个方面的方法中，所述改性层可包含形成于所述氧化镓衬底与所述层叠体的界面处的多个空隙。或者，在本发明的另一个方面的方法中，所述改性层具有覆盖所述氧化镓衬底的所述主面的过渡层。
在本发明的另一个方面的方法中，所述氧化镓衬底、所述III族氮化物半导体层、所述有源层及所述氮化镓基半导体层构成晶片产品。该方法可还包括：在所述晶片产品中形成对所述III族氮化物半导体层提供电位的第一电极的步骤；和在所述晶片产品中形成对所述氮化镓基半导体层提供电位的第二电极的步骤。
根据该方法，向有源层注入的载流子由第一和第二电极提供。另外，载流子经由导电性的氧化镓衬底到达有源层。
在本发明的另一个方面的方法中，所述III族氮化物缓冲层的厚度可为100纳米以下。根据该方法，III族氮化物缓冲层的厚度为100纳米以下时，可降低起因于缓冲层的电阻增加。
本发明的另一个方面的方法，可还包括：对所述有源层及所述氮化镓基半导体层进行蚀刻，使所述III族氮化物半导体层露出的步骤；在所述晶片产品中形成对所述III族氮化物半导体层提供电位的第一电极的步骤；和在所述晶片产品中形成对所述氮化镓基半导体层提供电位的第二电极的步骤。
根据该方法，可提供在一个元件面具备第一及第二电极的发光元件。
本发明的上述目的及其它目的、特征和优点，根据参考附图而进行的本发明的优选实施方式的以下详细描述，可以更容易地明白。
发明效果
如上述说明，根据本发明的一个方面，可提供制作包含生长于氧化镓衬底上的有源层且能够提高发光强度的晶片产品的方法。另外，根据本发明的另一个方面，可提供制作包含生长于氧化镓衬底上的有源层且能够提高发光强度的氮化镓基半导体光元件的方法。
附图说明
图1是显示本实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤流程的图。
图2是显示单斜晶系氧化镓晶片及单斜晶系氧化镓的晶格的图。
图3是示意性显示本实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤的图。
图4是示意性显示本实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤的图。
图5是示意性显示本实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤的图。
图6是显示实施例1的SEM像的图。
图7是显示实施例1的SEM像的图。
图8是显示实施例1的SEM像的图。
图9是显示实施例1的SEM像的图。
图10是显示实施例2的发光二极管的结构的图。
图11是显示实施例2的发光特性的图。
图12是显示另一实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤流程的图。
图13是示意性显示另一实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤的图。
图14是示意性显示另一实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤的图。
图15是以相对值显示剥离所需时间的图。
标号说明
10生长炉
10a基座
11氧化镓衬底
11a衬底主面
11b衬底背面
13III族氮化物缓冲层
14缓冲层、改性层
15III族氮化物半导体层
16层叠体
17有源层
19氮化镓基半导体层
21p型电子阻挡层
23p型接触层
E晶片产品
25、25a半导体层叠
27半导体台面
29a、29a电极
具体实施方式
本发明的见解通过参考作为例示给出的附图来考虑以下的详细描述可以容易地理解。接着，参考附图对本发明的晶片产品的制作方法及氮化镓基半导体光元件的制作方法的实施方式进行说明。可能的情况下，对同一部分标注同一符号。
图1是显示本实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤流程的图。在这些步骤流程中，作为氮化镓基半导体光元件，制作半导体光元件。在步骤流程100a的步骤S101中，准备具有包含单斜晶系氧化镓的主面的氧化镓衬底11。参考图2(a)，示出氧化镓衬底11。该衬底11包含例如β-Ga2O3单晶。衬底11含有具有包含单斜晶系氧化镓的主面的主面11a及背面11b，例如主面11a及背面11b彼此平行。衬底11的主面11a例如为单斜晶系氧化镓的(100)面。该主面11a可相对于(100)面以例如1度以下且0度以上的角度倾斜。图2(a)中示出结晶坐标系CR，结晶坐标系CR具有a轴、b轴及c轴。
参考图2(b)，示出单斜晶系氧化镓的晶格。单斜晶系氧化镓的晶格的a轴、b轴及c轴的晶格常数分别为1.223nm、0.304nm及0.58nm。向量Va、Vb、Vc分别表示a轴、b轴及c轴的方向。向量Va及Vb规定(001)面，向量Vb、Vc规定(100)面，向量Vc及Va规定(010)面。向量Va及Vb所成的角度α和向量Vb及Vc所成的角度γ为90度，向量Vc及Va所成的角度β为103.7度。为显示衬底主面11a的倾斜角AOFF，在图2(b)中用点划线示出衬底主面11a。根据该衬底11，在单斜晶系氧化镓(100)面的衬底主面11a上，生长良好形态的外延层。当氧化镓衬底11的主面11a的晶面实质上为(100)面时，用于氮化镓基半导体光元件的III族氮化物半导体层的表面具有c面或略倾斜于c面的面。
在图1所示的步骤S102中，如图3(a)所示，在生长炉10的基座10a上配置衬底11。在步骤S103中，为制作外延衬底，形成包含多个III族氮化物膜的层叠结构。III族氮化物膜的生长通过例如有机金属化学气相沉积(MOVPE)法等进行。
在生长炉10的基座上配置衬底11后，在步骤S104中，如图3(b)所示，向生长炉10中供给气体G0的同时，改变生长炉10内的氧化镓衬底11的基座温度。气体G0可包含例如氮气。氧化镓衬底11接触到供给至生长炉10内的氮气时，不会发生氧化镓衬底11被氢气侵蚀的情况。因此，与向生长炉10中供给氢气时相比，可提高基座温度。在氮气氛中，用于氧化镓衬底11的衬底温度可为例如摄氏600度。
在包含氮气的气氛中使生长炉10的温度上升至生长温度T1后，在步骤S105中，在第一温度T1下在氧化镓衬底11的主面11a上生长III族氮化物缓冲层13。缓冲层13包含例如GaN、AlGaN、AlN等III族氮化物。为沉积III族氮化物，作为原料气体，可使用有机镓原料、有机铝原料、氮原料等。
当缓冲层13包含GaN时，向生长炉10中供给包含三甲基镓(TMG)及氨气(NH3)的原料气体G1。使用GaN层缓冲时，通过GaN与氢气的反应产生改性，从而提供改性带来的技术性帮助。当缓冲层13包含AlGaN时，向生长炉10中供给包含TMG、三甲基铝(TMA)及NH3的原料气体G1。使用AlGaN层缓冲时，比GaN缓冲层对热更稳定，因此可提供可使用达到更高温度的第二温度T2这样的技术性帮助。当缓冲层13包含AlN时，向生长炉10中供给包含TMA及NH3的原料气体G1。使用AlN层缓冲时，比GaN缓冲层对热更稳定，因此可提供可使用达到更高温度的第二温度T2这样的技术性帮助。缓冲层13的生长温度T1处于例如摄氏400度以上且摄氏800度以下的范围内，缓冲层13称为所谓的低温缓冲层。
缓冲层13的膜厚可为例如2纳米以上。缓冲层的厚度为2纳米以上、更优选为10纳米以上时，后续生长的III族氮化物半导体层的结晶质量良好。另外，缓冲层的厚度可为100纳米以下。缓冲层13的厚度为100纳米以下时，III族氮化物半导体层的结晶质量良好。
在步骤S106中，在生长缓冲层13后，将生长炉10的衬底温度变更至比第一温度T1更高的第二温度T2。之后，在步骤S107中，如图3(c)所示，向生长炉10中供给包含氢气和氮气的气体G2的同时，在第二温度T2的衬底温度下使氧化镓衬底11及缓冲层13暴露于生长炉11的气氛中。气体G2可进一步包含氨气。使氧化镓衬底11及缓冲层13暴露于生长炉11的气氛中时，气氛包含氢气，更优选氢气流量为氮气流量以上。另外，第二温度T2为摄氏950度以上，更优选为约1050度。当生长炉10中氢气流量为氮气流量以上且衬底温度为摄氏950度以上时，缓冲层13变为改性后的缓冲层14。第二温度T2为摄氏1200度以下。这是因为，改性过度时无法沉积良好的外延膜。该改性在用于氮化镓基半导体光元件的III族氮化物半导体层的生长之前进行，III族氮化物半导体的沉积在改性后的缓冲层14上进行。另外，缓冲层13的厚度比III族氮化物半导体层15的厚度薄时，通过包含氢气和氮气的气氛所进行的改性在氧化镓衬底11的表面附近的缓冲层产生。
暴露于气氛中的处理时间可为10秒以上。用于改性的时间为10秒以上、更优选为1分钟以上时，可有效引起上述改性。
将氧化镓衬底11及缓冲层14暴露于生长炉10的气氛中后，在步骤S108中，将生长炉10的基座温度设定为等于或高于第二温度T2的第三温度T3。之后，在步骤S109中，如图4(a)所示，通过有机金属化学气相沉积法沉积用于氮化镓基半导体光元件的III族氮化物半导体层15。例如在缓冲层14上沉积GaN、AlGaN、InGaN、AlN等III族氮化物时，该沉积物在氧化镓衬底11上外延生长，得到六方晶系的III族氮化物半导体层15。另外，在缓冲层14上沉积III族氮化物半导体层15时，在III族氮化物半导体层15的生长初期，连续沉积缓冲层14的结构时，有时也将该初期生长层与缓冲层14一并称为改性层14。
III族氮化物半导体层15可包含GaN、InGaN或AlGaN。用这些材料形成III族氮化物半导体层15时，可在改性后的缓冲层14上获得良好的结晶质量。
III族氮化物半导体层15的膜厚可为例如1微米以上且20微米以下的范围。III族氮化物半导体层15的生长温度T3为例如摄氏950度以上且摄氏1200度以下的范围。III族氮化物半导体层15是构成氮化镓基半导体器件的半导体层，且可为非掺杂、添加p型掺杂剂及添加n型掺杂剂的半导体层。为了对外延层15赋予p型导电性或n型导电性，在生长III族氮化物半导体层15时，除原料气体以外还供给掺杂剂气体。作为掺杂剂，可使用用于p型导电性的环戊二烯基镁(Cp2Mg)、用于n型导电性的硅烷(例如SiH4)。III族氮化物半导体层15包含n型GaN时，向生长炉10中供给包含TMG、NH3及SiH4的原料气体G3。通过这些步骤，在氧化镓衬底11上形成层叠体16。
然后，在步骤S110中，如图4(b)所示，将原料气体G4供给至生长炉10中，在III族氮化物半导体层15上形成有源层17。有源层17具有量子阱结构时，有源层17包含交替排列的阱层17a及势垒层17b。阱层17a包含例如GaN、InGaN、InAlGaN等。阱层17a的生长温度为例如摄氏750度。势垒层17b包含例如GaN、InGaN、InAlGaN等。势垒层17b的生长温度为例如摄氏750度。
根据该方法，将基座温度从生长缓冲层13的第一温度T1变更至第二温度T2后，在摄氏950度以上、更优选约摄氏1050度的衬底温度下使氧化镓衬底11及缓冲层13暴露于包含氢气和氮气的气氛中，形成改性后的缓冲层14。当气氛为包含氢气的气氛、更优选氢气流量为氮气流量以上且衬底温度为摄氏950度以上、更优选衬底温度为1050度时，缓冲层14得到充分的改性。III族氮化物半导体的沉积在改性后的缓冲层14上进行。
然后，在步骤S111中，如图4(c)所示，在有源层17上形成氮化镓基半导体层19。氮化镓基半导体层19可包含例如p型电子阻挡层21及p型接触层23。
通过至此为止的氮化镓基半导体的沉积，如图5(a)所示，可获得晶片产品E。晶片产品E包含氧化镓晶片11和生长于氧化镓晶片11上的半导体层叠25。该半导体层叠25包含III族氮化物半导体层15(例如第一导电型外延层)、有源层17及氮化镓基半导体层19(例如第二导电型外延层)，有源层17设置在第一导电型外延层与第二导电型外延层之间。氧化镓衬底11、III族氮化物半导体层15、有源层17及氮化镓基半导体层19构成晶片产品。在后续步骤中，在晶片产品E中形成向III族氮化物半导体层15提供电位的第一电极，且在晶片产品E中形成向氮化镓基半导体层19提供电位的第二电极。注入到有源层17中的载流子由第一及第二电极提供。另外，载流子经由导电性的氧化镓衬底11到达有源层17。
作为电极制作步骤的一例，进行以下的步骤流程。在步骤S112中，如图5(b)所示，对晶片产品E进行蚀刻，形成半导体台面27。通过该蚀刻将半导体层叠25的一部分除去，使半导体层叠25内的III族氮化物半导体层15的一部分露出且形成半导体台面27的上表面27d(氮化镓基半导体层19c的表面19d)。
在该晶片产品E的加工后，在步骤S113中，如图5(c)所示，在III族氮化物半导体层15的露出部分15d上形成第一电极29a且在半导体台面27的上表面27d上形成第二电极29b。通过这些步骤，制作用于氮化镓基半导体发光器件的衬底产品。
由后续进行的实施例的说明可以理解，改性后的缓冲层14具有以下结构。另外，在改性步骤后生长有源层17时，有源层17的发光强度提高。
层叠体16可包含形成于氧化镓衬底11与层叠体16的界面处的多个空隙。通过改性处理，在上述界面处形成多个空隙。层叠体16包含形成于氧化镓衬底11与层叠体16的界面处的过渡层，过渡层覆盖氧化镓衬底11的主面11a。通过改性处理，在上述界面处形成过渡层。过渡层可包含III族氮化物区域。
(实施例1)
实验例1(在氧化镓衬底/外延层的界面处不存在空隙或过渡层等)
准备(100)面的氧化镓衬底。对于氧化镓衬底的主面不有意地设置倾斜角。在氧化镓衬底的(100)正直(ジヤスト)面上通过MOVPE法生长AlN缓冲层。该AlN的生长温度为摄氏600度。AlN层的厚度为10纳米。用4分钟从摄氏600度升温至摄氏1050度。该升温时，氢气(H2)流量为5升/分钟，氨气(NH3)流量为5升/分钟，氮气(N2)流量为10升/分钟。然后，在该AlN层上通过MOVPE法生长GaN外延层。该GaN层的厚度为3微米。通过这些步骤，获得外延衬底EW1。
作为参考，在蓝宝石衬底上隔着低温GaN缓冲层生长GaN层。通过这些步骤，获得外延衬底EW0。图6是显示蓝宝石衬底、AlN缓冲层及GaN外延层的剖面SEM像的图。关于GaN层的XRC的半高宽及原子力显微镜的表面粗糙度等，与蓝宝石衬底上的参考例的质量为同等水平。
另外，将外延衬底EW0与外延衬底EW1进行比较时，就外延层/氧化镓衬底的界面而言，在本实施例的界面处，与蓝宝石衬底上的参考例同样地，未观察到空隙或过渡层等。
实验例2(在氧化镓衬底/外延层的界面处形成有少量空隙)
准备(100)面的氧化镓衬底。对于氧化镓衬底的主面不有意地设置倾斜角。在氧化镓衬底的(100)正直面上通过MOVPE法生长AlN缓冲层。该AlN的生长温度为摄氏600度。AlN层的厚度为10纳米。用4分钟从摄氏600度升温至摄氏950度。该升温时，氢气(H2)流量为10升/分钟，氨气(NH3)流量为5升/分钟，氮气(N2)流量为5升/分钟。然后，在GaN外延层的生长之前，使AlN缓冲层在氢气和氮气的混合气氛中在摄氏950度下保持1分钟，进行改性处理。然后，在改性处理后的缓冲层上通过MOVPE法生长GaN外延层。该GaN层的厚度为3微米。通过这些步骤，获得外延衬底EW2。关于GaN层的XRC的半高宽及原子力显微镜的表面粗糙度等，与蓝宝石衬底上的参考例的质量为同等水平。
图7是显示实验例2的氧化镓衬底、AlN缓冲层及GaN外延层的剖面SEM像的图。在本实施例的界面处，与蓝宝石衬底上的参考例不同，观察到尺寸(宽度)100nm左右的空隙。根据温度、氢气的比例等生长条件，空隙的尺寸可在约10nm～约1μm的范围内改变。
本实验例中虽然使用了AlN缓冲层，但根据低温生长的GaN及低温生长的AlGaN的成膜条件和缓冲层的成膜后的热处理，可在界面处制作这样的过渡层。
实验例3(在氧化镓衬底/外延层的界面处形成有大空隙)
准备(100)面的氧化镓衬底。对于氧化镓衬底的主面不有意地设置倾斜角。在氧化镓衬底的(100)正直面上通过MOVPE法生长AlN缓冲层。该AlN的生长温度为摄氏600度。AlN层的厚度为10纳米。用4分钟从摄氏600度升温至摄氏1050度。该升温时，氢气(H2)流量为10升/分钟，氨气(NH3)流量为5升/分钟，氮气(N2)流量为5升/分钟。然后，在GaN外延层的生长之前，使AlN缓冲层在氢气和氮气的混合气氛中在摄氏1050度下保持1分钟，进行改性处理。然后，在改性处理后的缓冲层上通过MOVPE法生长GaN外延层。该GaN层的厚度为3微米。通过这些步骤，获得外延衬底EW3。关于GaN层的XRC的半高宽及原子力显微镜的表面粗糙度等，与蓝宝石衬底上的参考例的质量为同等水平。
图8是显示实验例3的氧化镓衬底、AlN缓冲层及GaN外延层的剖面SEM像的图。在本实施例的界面处，与蓝宝石衬底上的参考例不同，观察到尺寸(宽度)100nm左右的空隙。根据温度、氢气的比例等生长条件，空隙的尺寸可在约10nm～约1μm的范围及其以上的尺寸范围内改变。
本实验例中虽然使用了AlN缓冲层，但根据低温生长的GaN及低温生长的AlGaN的成膜条件和缓冲层的成膜后的热处理，可在这样的界面处制作空隙。
实验例4(在氧化镓衬底/外延层的界面处形成有过渡层)
准备(100)面的氧化镓衬底。对于氧化镓衬底的主面不有意地设置倾斜角。在氧化镓衬底的(100)正直面上通过MOVPE法生长GaN缓冲层。该GaN的生长温度为摄氏500度。GaN层的厚度为25纳米。用4分钟从摄氏600度升温至摄氏1050度。该升温时，氢气(H2)流量为10升/分钟，氨气(NH3)流量为5升/分钟，氮气(N2)流量为5升/分钟。然后，在GaN外延层的生长之前，使GaN缓冲层在氢气和氮气的混合气氛中在摄氏1050度下保持1分钟，进行热处理。然后，在热处理后的缓冲层上通过MOVPE法生长GaN外延层。该GaN层的厚度为3微米。通过这些步骤，获得外延衬底EW4。关于GaN层的XRC的半高宽及原子力显微镜的表面粗糙度等，与蓝宝石衬底上的参考例的质量为同等水平。
图9是显示实验例4的氧化镓衬底、GaN缓冲层及GaN外延层的剖面SEM像的图。在本实施例的界面处，与蓝宝石衬底上的参考例不同，观察到厚度2μm左右的过渡层。该过渡层由Ga、N和O构成，是GaN与Ga2O3等混合存在的层。过渡层可包含例如多孔的III族氮化物区域。
本实验例中虽然使用了GaN缓冲层，但根据低温生长的AlN及低温生长的AlGaN的成膜条件和缓冲层的成膜后热处理，可制作这样的界面处的过渡层。
(实施例2)
使用实施例1中制作的外延衬底EW0～EW4，形成用于发光二极管(LED)的外延结构。图10显示实施例2的外延结构。发光二极管结构LED包含改性层35、n型GaN层37、有源层39及p型GaN基层41。发光二极管LED中，改性层35、n型GaN层37、有源层39及p型GaN基半导体层41设置于氧化镓衬底31的主面31a上，p型GaN基半导体层41包含p型AlGaN阻挡层及p型GaN接触层。发光二极管结构LED包含通过蚀刻形成的半导体台面33。在半导体台面33的上表面33a露出p型GaN接触层。半导体台面33包含露出的n型GaN层37。n型GaN层37包含露出区域33b。在上表面33a形成p侧电极43a。在露出区域33b上形成n侧电极43b。通过这些步骤，使用外延衬底EW0～EW4分别获得发光二极管结构LED0～LED4。将发光二极管结构LED0～LED4分别配置于探针检测台(プロ一バ)上后，对发光二极管结构LED0～LED4施加20mA的电流，测定发光强度。发光二极管结构LED1～LED4中，为减小因缓冲层的厚度所造成的电阻的增加，缓冲层的厚度可为100纳米以下、更优选为30纳米以下。
图11是显示发光二极管结构LED0～LED4的发光强度的图。发光二极管结构LED1、LED2、LED3、LED4的发光强度以发光二极管结构LED0为基准，是其1.2倍、1.3倍、1.5倍、1.4倍。
图12是显示另一实施方式的制作晶片产品的方法及制作氮化镓基半导体光元件的方法的主要步骤流程的图。在步骤流程100b的步骤S101中，准备具有包含单斜晶系氧化镓的主面的氧化镓衬底11。步骤S101～S103、S110～S111与图1所示的步骤流程100a同样地进行。
在步骤S115中，如图13(a)所示，在氮化镓基半导体层19上形成电极51，制作衬底产品SP1。电极51的形成例如如下进行。在氮化镓基半导体层19的表面上形成绝缘膜53。在绝缘膜53上设置开口，绝缘膜53可包含例如硅氧化物或硅氮化物。
在步骤S116中，如图13(b)所示，准备贴合用的导电性支撑体55。该衬底55包含例如Si衬底或散热器等。另外，如图13(b)所示，以衬底产品SP1上的电极51与导电性支撑体55相向的方式配置衬底产品SP1及衬底55。
然后，在衬底产品SP1上粘贴导电性支撑体55，制作衬底产品SP2。衬底产品SP2中，导电性支撑体55与电极53形成电连接。该贴合如图13(c)所示，使用例如导电性胶粘剂57等进行。导电性胶粘剂57可为例如AuSn、PbSn等焊料。
在步骤S117中，如图14(a)所示，对衬底产品SP2的氧化镓衬底11照射激光59。激光59的波长比氧化镓衬底11的带隙所对应的波长短，且比III族氮化物半导体层15的带隙所对应的波长长。激光通过例如准分子激光提供。通过该照射，如图14(b)所示，将氧化镓衬底11从衬底产品SP2的半导体层叠25a上分离，制作包含半导体层叠25a及导电性支撑体55的衬底产品SP3。对氧化镓衬底11照射激光59时，因改性层14而更容易剥离。通过该分离，使III族氮化物半导体层15露出。在经过剥离而露出的半导体层叠25a的III族氮化物半导体层15的表面，残留粗糙。
在步骤S118中，如图14(c)所示，在III族氮化物半导体层15的表面形成电极53b。
(实施例3)
使用激光进行考察衬底剥离的实验。对氧化镓衬底的背面照射准分子激光，使氧化镓衬底从外延膜剥离。剥离实验中，从晶片产品切出10mm×10mm尺寸的实验片。对实验片照射激光，测定剥离所需的时间。图15是以相对值显示剥离所需时间的图。参考图13，剥离所需时间以相对值表示为0.36、0.38、0.17、0.08。由此可见，由于氧化镓(Ga2O3)与蓝宝石(Al2O3)相比在化学键方面较弱，因此相对值为0.36，通过激光可容易地剥离。除此之外，在氧化镓衬底/外延膜的界面处形成有空隙时，与空隙的尺寸相应地，相对值为0.28、0.17。另外，在氧化镓衬底/外延膜的界面处形成有过渡层时，与过渡层的粗密相应地，相对值为0.08。由于在氧化镓衬底/外延膜的界面处制作了空隙或过渡层，因此通过激光进行剥离所需的时间进一步缩短。
在优选实施方式中对本发明的原理进行了图示说明，但本领域技术人员应当认识到，本发明可在不脱离其原理的范围内对配置及细节加以变更。本发明并不限定于本实施方式中所公开的特定构成。因此，请求保护权利要求书请求的范围及根据其精神范围而得到的所有修正及变更。
产业实用性
为提高发光二极管的光提取效率，做过增大发光二极管的发光效率的尝试。在非专利文献2中，使蓝宝石衬底具有起伏以提高光提取效率。另外，在非专利文献3中，将衬底剥离并且在外延膜的背面制作起伏以提高光提取效率。
在蓝宝石衬底上进行GaN膜的外延生长时，在低温AlN缓冲层或低温GaN缓冲层上进行GaN的外延生长。此时，在GaN外延膜/蓝宝石衬底的界面处，未制作空隙等。另一方面，在氧化镓衬底上进行GaN膜的外延生长时，通过改良生长方法，可在GaN外延膜/氧化镓衬底的界面处形成空隙等。另外，根据改性条件的不同，不仅可形成空隙，也可形成变质层及粗糙。
对蓝宝石衬底进行加工以通过外延膜/蓝宝石衬底的界面处的散射使光提取效率提高时，需要对蓝宝石衬底实施新的精细加工。由该例可以理解，为了将GaN外延膜从蓝宝石衬底上剥离并不容易，需要长时间利用准分子激光器等高价装置。此外，还需要具备在通过剥离而露出的外延膜面上设置起伏的步骤。
在氧化镓衬底上生长GaN外延膜时，根据生长条件，可在外延膜/氧化镓衬底的界面处形成起伏或空隙等。该界面的改性，例如可通过升温气氛(高氢气分压、低氮气分压)的气氛和/或接近于GaN成膜温度的高温下的退火处理来提供。此外，通过延长该退火时间，可使外延膜/氧化镓衬底的界面形成粗糙，此外，还可制作空隙或变质层。即使不使用加工后的蓝宝石衬底等，通过外延膜/氧化镓衬底的界面的附近区域的改性，也可提高光提取效率。其结果，使发光二极管的发光效率的提高成为可能。
另外，通过形成大的空隙或界面处的过渡层、粗糙等，可容易地产生剥离，同时，通过外延生长能够在外延膜的背面实现粗糙的形成。因此，可省略用于外延膜背面的粗糙形成的加工。采用该方法实现光提取效率的提高时，可提供衬底剥离的容易性和高成品率等。另外，该方法中，在GaN外延膜的生长初期使用GaN的核作为掩模，用高温氢气对氧化镓衬底进行蚀刻。
氧化镓中镓与氧的键合较弱，因此会因高温气氛、特别是氢气等而受到损伤。因此，在缓冲层沉积后的升温时使氧化镓衬底避免不想要的损伤是非常重要的。

Claims (24)

1.一种制作用于氮化镓基半导体光元件的晶片产品的方法，其特征在于，
包括：
准备氧化镓衬底的步骤；
在所述氧化镓衬底的主面上，形成包含III族氮化物的层叠体的步骤；
形成所述层叠体后，形成有源层的步骤；和
在所述有源层上生长氮化镓基半导体层的步骤；
形成所述层叠体的所述步骤中包括：
将所述氧化镓衬底配置于生长炉中后，在第一温度下在所述氧化镓衬底的主面上生长III族氮化物缓冲层的步骤；
生长所述III族氮化物缓冲层后，将衬底温度从所述第一温度变更至比所述第一温度更高的第二温度的步骤；
向所述生长炉中供给氢气和氮气的同时，在所述第二温度的衬底温度下使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中的步骤；和
使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中后，通过有机金属化学气相沉积法沉积用于所述氮化镓基半导体光元件的III族氮化物半导体层的步骤；
所述III族氮化物半导体层具有第一导电型；
所述氮化镓基半导体层具有第二导电型；
所述III族氮化物缓冲层的厚度比所述III族氮化物半导体层的厚度薄。
2.如权利要求1所述的方法，其特征在于，所述第二温度为摄氏950度以上。
3.如权利要求1或2所述的方法，其特征在于，使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中时，氢气流量为氮气流量以上。
4.如权利要求1至3中任一项所述的方法，其特征在于，暴露于所述气氛中的步骤的处理时间为10秒以上。
5.如权利要求1至4中任一项所述的方法，其特征在于，所述III族氮化物缓冲层的厚度为2纳米以上。
6.如权利要求1至5中任一项所述的方法，其特征在于，所述III族氮化物缓冲层包含GaN层、AlGaN层及AlN层中的至少任意一者。
7.如权利要求1至6中任一项所述的方法，其特征在于，所述III族氮化物缓冲层包含GaN层。
8.如权利要求1至7中任一项所述的方法，其特征在于，所述III族氮化物半导体层包含GaN及AlGaN。
9.如权利要求1至8中任一项所述的方法，其特征在于，所述氧化镓衬底的所述主面为(100)面。
10.如权利要求1至9中任一项所述的方法，其特征在于，所述层叠体包含形成于所述氧化镓衬底与所述层叠体的界面处的多个空隙。
11.如权利要求1至9中任一项所述的方法，其特征在于，
所述层叠体包含形成于所述氧化镓衬底与所述层叠体的界面处的过渡层；
所述过渡层覆盖所述氧化镓衬底的所述主面。
12.一种制作氮化镓基半导体光元件的方法，其特征在于，
包括：
准备氧化镓衬底的步骤；
在所述氧化镓衬底的主面上，形成包含III族氮化物的层叠体的步骤；
形成所述层叠体后，形成有源层的步骤；和
在所述有源层上生长氮化镓基半导体层的步骤；
形成所述层叠体的所述步骤中包括：
将所述氧化镓衬底配置于生长炉中后，在第一温度下在所述氧化镓衬底的主面上生长III族氮化物缓冲层的步骤；
生长所述III族氮化物缓冲层后，将衬底温度从所述第一温度变更至比所述第一温度更高的第二温度的步骤；
向所述生长炉中供给氢气和氮气的同时，在所述第二温度的衬底温度下使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中的步骤；和
使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中后，通过有机金属化学气相沉积法沉积用于所述氮化镓基半导体光元件的III族氮化物半导体层的步骤；
所述III族氮化物半导体层具有第一导电型；
所述氮化镓基半导体层具有第二导电型；
所述III族氮化物缓冲层的厚度比所述III族氮化物半导体层的厚度薄。
13.如权利要求12所述的方法，其特征在于，所述第二温度为摄氏950度以上。
14.如权利要求12或13所述的方法，其特征在于，使所述氧化镓衬底及所述III族氮化物缓冲层暴露于所述生长炉的气氛中时，氢气流量为氮气流量以上。
15.如权利要求12至14中任一项所述的方法，其特征在于，暴露于所述气氛中的步骤的处理时间为10秒以上。
16.如权利要求12至15中任一项所述的方法，其特征在于，所述III族氮化物缓冲层的厚度为2纳米以上。
17.如权利要求12至16中任一项所述的方法，其特征在于，所述氧化镓衬底的所述主面为(100)面。
18.如权利要求12至17中任一项所述的方法，其特征在于，所述III族氮化物缓冲层包含GaN层、AlGaN层及AlN层中的至少任意一者。
19.如权利要求12至18中任一项所述的方法，其特征在于，所述III族氮化物半导体层包含GaN及AlGaN。
20.如权利要求12至19中任一项所述的方法，其特征在于，
所述层叠体包含位于所述氧化镓衬底与所述层叠体的界面处的改性层；
所述改性层通过在所述生长炉中使所述氧化镓衬底及所述III族氮化物缓冲层暴露于包含氢气和氮气的气氛中而生成；
所述改性层包含形成于所述氧化镓衬底与所述层叠体的界面处的多个空隙。
21.如权利要求12至19中任一项所述的方法，其特征在于，
所述层叠体包含位于所述氧化镓衬底与所述层叠体的界面处的改性层；
所述改性层通过在所述生长炉中使所述氧化镓衬底及所述III族氮化物缓冲层暴露于包含氢气和氮气的气氛中而生成；
所述改性层具有覆盖所述氧化镓衬底的所述主面的过渡层。
22.如权利要求12至21中任一项所述的方法，其特征在于，
所述氧化镓衬底、所述III族氮化物半导体层、所述有源层及所述氮化镓基半导体层构成晶片产品；
该方法还包括：
在所述晶片产品中形成对前述所述III族氮化物半导体层提供电位的第一电极的步骤；和
在所述晶片产品中形成对前述所述氮化镓基半导体层提供电位的第二电极的步骤。
23.如权利要求22所述的方法，其特征在于，所述III族氮化物缓冲层的厚度为100纳米以下。
24.如权利要求12至21中任一项所述的方法，其特征在于，
还包括：
对所述有源层及所述氮化镓基半导体层进行蚀刻，使所述III族氮化物半导体层露出的步骤；
在所述晶片产品中形成对所述III族氮化物半导体层提供电位的第一电极的步骤；和
在所述晶片产品中形成对所述氮化镓基半导体层提供电位的第二电极的步骤。
CN201080019145.6A 2009-04-30 2010-03-01 制作晶片产品的方法及制作氮化镓基半导体光元件的方法 Expired - Fee Related CN102414796B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009111197A JP5491065B2 (ja) 2009-04-30 2009-04-30 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP2009-111197 2009-04-30
PCT/JP2010/053260 WO2010125850A1 (ja) 2009-04-30 2010-03-01 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410211067.XA Division CN104022201A (zh) 2009-04-30 2010-03-01 晶片产品及包含其的氮化镓基半导体光元件

Publications (2)

Publication Number Publication Date
CN102414796A true CN102414796A (zh) 2012-04-11
CN102414796B CN102414796B (zh) 2014-06-11

Family

ID=43032004

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410211067.XA Pending CN104022201A (zh) 2009-04-30 2010-03-01 晶片产品及包含其的氮化镓基半导体光元件
CN201080019145.6A Expired - Fee Related CN102414796B (zh) 2009-04-30 2010-03-01 制作晶片产品的方法及制作氮化镓基半导体光元件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410211067.XA Pending CN104022201A (zh) 2009-04-30 2010-03-01 晶片产品及包含其的氮化镓基半导体光元件

Country Status (5)

Country Link
US (1) US8415180B2 (zh)
JP (1) JP5491065B2 (zh)
CN (2) CN104022201A (zh)
TW (1) TW201108486A (zh)
WO (1) WO2010125850A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364883A (zh) * 2012-06-01 2015-02-18 株式会社田村制作所 半导体层叠结构体和半导体元件
CN104393130A (zh) * 2014-12-15 2015-03-04 聚灿光电科技(苏州)有限公司 一种GaN基LED外延结构及其制备方法
CN105023829A (zh) * 2014-04-25 2015-11-04 三星电子株式会社 生长氮化物单晶体的方法和制造氮化物半导体器件的方法
CN105745366A (zh) * 2013-11-07 2016-07-06 日本碍子株式会社 GaN模板基板和器件基板
CN110678990A (zh) * 2017-04-10 2020-01-10 挪威科技大学 纳米结构

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089616A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体及びその製造方法
JP2013089617A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体及びその製造方法、並びに半導体素子
JP2013086976A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体の製造方法
CN103918061A (zh) 2011-10-13 2014-07-09 株式会社田村制作所 结晶层叠结构体及其制造方法以及半导体元件
KR101843513B1 (ko) * 2012-02-24 2018-03-29 서울바이오시스 주식회사 질화갈륨계 발광 다이오드
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014125688A1 (ja) 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
KR20140104756A (ko) 2013-02-21 2014-08-29 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
JP6459001B2 (ja) * 2013-07-09 2019-01-30 株式会社Flosfia 半導体装置又は結晶構造体の製造方法
JP2014199939A (ja) * 2014-06-10 2014-10-23 株式会社タムラ製作所 結晶積層構造体及び半導体素子
JP6195125B2 (ja) * 2015-02-25 2017-09-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
CN107587190A (zh) * 2017-08-14 2018-01-16 南京大学 一种制备GaN衬底材料的方法
JP2020186153A (ja) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 半導体層の成長方法、半導体装置の製造方法、及び、バルク結晶の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185643A1 (en) * 2001-06-18 2004-09-23 Toshiaki Chiyo P-type semiconductor manufacturing method and semiconductor device
JP2006032739A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP2007134463A (ja) * 2005-11-09 2007-05-31 Koha Co Ltd 窒化物半導体成長基板及びその製造方法
US20080073657A1 (en) * 2006-08-28 2008-03-27 Stanley Electric Co., Ltd. Nitride semiconductor crystal with surface texture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
JP2003077853A (ja) 2001-06-18 2003-03-14 Toyoda Gosei Co Ltd ｐ型半導体の製造方法及び半導体素子
KR100691159B1 (ko) * 2005-04-30 2007-03-09 삼성전기주식회사 질화갈륨계 반도체의 제조 방법
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP2007165626A (ja) * 2005-12-14 2007-06-28 Toyoda Gosei Co Ltd 発光素子及びその製造方法
JP5378829B2 (ja) * 2009-02-19 2013-12-25 住友電気工業株式会社 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185643A1 (en) * 2001-06-18 2004-09-23 Toshiaki Chiyo P-type semiconductor manufacturing method and semiconductor device
JP2006032739A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP2007134463A (ja) * 2005-11-09 2007-05-31 Koha Co Ltd 窒化物半導体成長基板及びその製造方法
US20080073657A1 (en) * 2006-08-28 2008-03-27 Stanley Electric Co., Ltd. Nitride semiconductor crystal with surface texture

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364883A (zh) * 2012-06-01 2015-02-18 株式会社田村制作所 半导体层叠结构体和半导体元件
CN105745366A (zh) * 2013-11-07 2016-07-06 日本碍子株式会社 GaN模板基板和器件基板
CN105023829A (zh) * 2014-04-25 2015-11-04 三星电子株式会社 生长氮化物单晶体的方法和制造氮化物半导体器件的方法
CN104393130A (zh) * 2014-12-15 2015-03-04 聚灿光电科技(苏州)有限公司 一种GaN基LED外延结构及其制备方法
CN104393130B (zh) * 2014-12-15 2017-04-12 聚灿光电科技股份有限公司 一种GaN基LED外延结构及其制备方法
CN110678990A (zh) * 2017-04-10 2020-01-10 挪威科技大学 纳米结构
CN110678990B (zh) * 2017-04-10 2024-02-06 挪威科技大学 纳米结构

Also Published As

Publication number Publication date
CN102414796B (zh) 2014-06-11
JP5491065B2 (ja) 2014-05-14
WO2010125850A1 (ja) 2010-11-04
CN104022201A (zh) 2014-09-03
US8415180B2 (en) 2013-04-09
TW201108486A (en) 2011-03-01
JP2010263007A (ja) 2010-11-18
US20120070929A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
CN102414796B (zh) 制作晶片产品的方法及制作氮化镓基半导体光元件的方法
JP3352712B2 (ja) 窒化ガリウム系半導体素子及びその製造方法
CN102326231B (zh) 外延晶片的形成方法及半导体器件的制作方法
US8541292B2 (en) Group III nitride semiconductor epitaxial substrate and method for manufacturing the same
TWI435375B (zh) Iii-v族氮化物半導體基板之製造方法
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
WO2008020599A1 (en) Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
KR20070116121A (ko) 자립 기판, 그 제조 방법 및 반도체 발광 소자
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
US20070015306A1 (en) Manufacturing method of P type group III nitride semiconductor layer and light emitting device
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP6783990B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
KR20120057169A (ko) 광전소자 및 광전소자의 제조 방법
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
CN100472718C (zh) 自支撑衬底、其制造方法及半导体发光元件
KR100693805B1 (ko) 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법
JP4765751B2 (ja) 窒化物半導体素子の製造方法
JP3895266B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
KR102680861B1 (ko) 질화 갈륨 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140611

Termination date: 20190301