JP2013089617A - 結晶積層構造体及びその製造方法、並びに半導体素子 - Google Patents

Abstract

【課題】Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が低い結晶積層構造体及びその製造方法、並びにその結晶積層構造体を含む低電圧駆動の半導体素子を提供する。
【解決手段】一実施の形態においては、Ｇａ_２Ｏ_３基板２と、Ｇａ_２Ｏ_３基板２上のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなるバッファ層３と、バッファ層３上の、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層４と、を含み、Ｇａ_２Ｏ_３基板２の表面の窒化物半導体層４の直下の領域をバッファ層３が被覆する割合が１０％以上、１００％未満であり、窒化物半導体層４の一部がＧａ_２Ｏ_３基板２の表面に接触する、結晶積層構造体１を提供する。
【選択図】図１

Description

本発明は、結晶積層構造体及びその製造方法、並びに半導体素子に関する。

従来、Ｇａ_２Ｏ_３基板、ＡｌＮバッファ層、及びＧａＮ層からなる結晶積層構造体を含む半導体素子が知られている（例えば、特許文献１参照）。特許文献１によれば、ＡｌＮバッファ層は、Ｇａ_２Ｏ_３基板上にＧａ_２Ｏ_３基板の上面を完全に被覆するように形成され、そのＡｌＮバッファ層上にＧａＮ層が形成される。ＡｌＮバッファ層を設けることにより、ＧａＮ層の結晶品質を向上させることができる。

特開２００６−３１０７６５号公報

しかし、特許文献１に記載された半導体素子は、Ｇａ_２Ｏ_３基板とＡｌＮバッファ層上のＧａＮ層との間の電気抵抗が高く、低電圧で動作しないという問題がある。

したがって、本発明の目的は、Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が低い結晶積層構造体及びその製造方法、並びにその結晶積層構造体を含む低電圧駆動の半導体素子を提供することにある。

本発明の一態様は、上記目的を達成するために、下記［１］〜［６］の結晶積層構造体、［７］の半導体素子、及び［８］〜［１３］の結晶積層構造体の製造方法を提供する。

［１］Ｇａ_２Ｏ_３基板と、前記Ｇａ_２Ｏ_３基板上のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなるバッファ層と、前記バッファ層上の、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層と、を含み、前記Ｇａ_２Ｏ_３基板の表面の前記窒化物半導体層の直下の領域を前記バッファ層が被覆する割合が１０％以上、１００％未満であり、前記窒化物半導体層の一部が前記Ｇａ_２Ｏ_３基板の前記表面に接触する、結晶積層構造体。

［２］前記割合が９０％以下である、前記［１］に記載の結晶積層構造体。

［３］前記バッファ層は、前記Ｇａ_２Ｏ_３基板上にアイランド状に配置された前記Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶である、前記［１］又は［２］に記載の結晶積層構造体。

［４］前記バッファ層は、孔を有する膜状の前記Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶である、前記［１］又は［２］に記載の結晶積層構造体。

［５］前記バッファ層の前記Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＡｌＮ結晶である、前記［１］〜［４］のいずれか１項に記載の結晶積層構造体。

［６］前記窒化物半導体層の前記Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＧａＮ結晶である、前記［１］〜［５］のいずれか１項に記載の結晶積層構造体。

［７］前記［１］〜［６］のいずれか１つに記載の前記結晶積層構造体を含み、前記Ｇａ_２Ｏ_３基板及び前記窒化物半導体層に通電する、半導体素子。

［８］Ｇａ_２Ｏ_３基板上に第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を前記Ｇａ_２Ｏ_３基板の表面の一部を被覆するように成長させてバッファ層を形成する工程と、前記バッファ層上に第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を成長させて窒化物半導体層を形成する工程と、を含み、前記Ｇａ_２Ｏ_３基板の表面の前記窒化物半導体層の直下の領域を前記バッファ層が被覆する割合が１０％以上、１００％未満であり、前記窒化物半導体層の一部が前記Ｇａ_２Ｏ_３基板の前記表面に接触する、結晶積層構造体の製造方法。

［９］前記割合が９０％以下である、前記［８］に記載の結晶積層構造体の製造方法。

［１０］前記第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶を前記Ｇａ_２Ｏ_３基板上にアイランド状に成長させて前記バッファ層を形成する、前記［８］又は［９］に記載の結晶積層構造体の製造方法。

［１１］前記第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶を前記Ｇａ_２Ｏ_３基板上に孔を有する膜状に成長させて前記バッファ層を形成する、前記［８］又は［９］に記載の結晶積層構造体の製造方法。

［１２］前記第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＡｌＮ結晶である、前記［８］〜［１１］のいずれか１項に記載の結晶積層構造体の製造方法。

［１３］前記第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＧａＮ結晶である、前記［８］〜［１２］のいずれか１項に記載の結晶積層構造体の製造方法。

本発明によれば、Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が低い結晶積層構造体及びその製造方法、並びにその結晶積層構造体を含む低電圧駆動の半導体素子を提供することができる。

図１は、第１の実施の形態に係る結晶積層構造体の断面図である。 図２は、第２の実施の形態に係るＬＥＤ素子の断面図である。 図３（ａ）、（ｂ）は、実施例１に係るバッファ層のＳＥＭ写真である。 図４は、ＭＯＣＶＤ装置のチャンバーへのＡｌ原料の供給量と、バッファ層としてのＡｌＮ結晶層の被覆率との関係を表すグラフである。 図５は、バッファ層としてのＡｌＮ結晶層の被覆率と、所定の大きさの電流が流れるときのＧａ_２Ｏ_３基板と窒化物半導体層としてのＧａＮ結晶層との間の電圧との関係を表すグラフである。

〔第１の実施の形態〕
（結晶積層構造体の構造）
図１は、第１の実施の形態に係る結晶積層構造体の断面図である。結晶積層構造体１は、Ｇａ_２Ｏ_３基板２と、Ｇａ_２Ｏ_３基板２上のバッファ層３と、バッファ層３上の窒化物半導体層４を含む。

Ｇａ_２Ｏ_３基板２は、β−Ｇａ_２Ｏ_３単結晶からなる。

バッファ層３は、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる。Ｇａ_２Ｏ_３基板２の表面の窒化物半導体４層の直下の領域をバッファ層３が被覆する割合（以下、バッファ層３の被覆率とも呼ぶ）は１０％以上１００％未満であり、好ましくは１０％以上９０％以下である。例えば、被覆率が１０％である場合は、バッファ層３の形状は、図１に示されるようなアイランド状である。また、被覆率が９０％である場合は、バッファ層３の形状は、孔の開いた膜状である。

バッファ層３の被覆率が１００％未満である場合、Ｇａ_２Ｏ_３基板２の表面のバッファ層３に被覆されない領域に窒化物半導体層４が直接接触し、Ｇａ_２Ｏ_３基板２と窒化物半導体層４の間の電気抵抗が低くなる。特に、被覆率が９０％以下の場合に、Ｇａ_２Ｏ_３基板２と窒化物半導体層４の間の電気抵抗が低くなる。

一方、被覆率が１０％より低いと、バッファ層３が窒化物半導体層４の形成のためのバッファ層としての機能を果たさなくなるため、窒化物半導体層４の結晶品質が低下し、電気抵抗が増加する。

バッファ層３は、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶の中でも、特にＡｌＮ結晶（ｘ＝１、ｙ＝ｚ＝０）からなることが好ましい。バッファ層３がＡｌＮ結晶からなる場合、Ｇａ_２Ｏ_３基板２と窒化物半導体層４との密着性がより高まる。

窒化物半導体層４は、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなり、特に、結晶品質のよいＧａＮ結晶（ｙ＝１、ｘ＝ｚ＝０）からなることが好ましい。窒化物半導体層４の厚さは、例えば、５μｍである。

なお、Ｇａ_２Ｏ_３基板２及び窒化物半導体層４は、Ｓｉ等の導電型不純物を含んでもよい。

（結晶積層構造体の製造方法）
以下に、本実施の形態の結晶積層構造体の製造工程の一例について説明する。

まず、Ｇａ_２Ｏ_３基板２に１２０分間の前処理を施す。この前処理により、Ｇａ_２Ｏ_３基板２の表面が約１０００ｎｍエッチングされる。

次に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のチャンバー内にＧａ_２Ｏ_３基板２を搬送する。

次に、チャンバー内の温度を３７０〜５００℃に保持した状態で、Ｎの原料としてのＮＨ_３ガス、Ｇａの原料としてのトリメチルガリウム（ＴＭＧ）ガス、Ａｌの原料としてのトリメチルアルミニウム（ＴＭＡ）ガス、及びＩｎの原料としてのトリメチルインジウム（ＴＭＩ）ガスをチャンバー内に供給して、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶をＧａ_２Ｏ_３基板２上に成長させ、バッファ層３を形成する。この段階では、バッファ層３は均一の厚さを有する膜であり、Ｇａ_２Ｏ_３基板２の表面を被覆する割合は１００％である。なお、それぞれの元素の原料は上記のものに限られない。

次に、チャンバー内の温度を例えば１０００℃まで上げる。ここで、チャンバー内の温度が所定の温度、例えば８００℃、に達した時点で、バッファ層３がＧａ_２Ｏ_３基板２で変動してアイランド状又は孔の開いた膜状に変形する。これにより、バッファ層３がＧａ_２Ｏ_３基板２の表面を被覆する割合が１０％以上１００％未満になる。

ただし、バッファ層３を形成する際のIII族元素（Ａｌ、Ｇａ、Ｉｎ）の原料、及びＶ族元素（Ｎ）の原料の供給量が多いほど、バッファ層３の変形後の被覆率が高くなるため、被覆率が１００％にならないようこれらの原料の供給量を制御する必要がある。

次に、チャンバー内の温度を例えば１０００℃に保持した状態で、ＮＨ_３ガス、ＴＭＧガス、ＴＭＡガス、及びＴＭＩガスをチャンバー内に供給して、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶をバッファ層３上に成長させ、窒化物半導体層４を形成する。これにより、結晶積層構造体１が得られる。

〔第２の実施の形態〕
（半導体素子の構造）
第２の実施の形態は、第１の実施の形態の結晶積層構造体１を含む半導体素子についての形態である。以下に、その半導体素子の一例として、ＬＥＤ素子について説明する。

図２は、第２の実施の形態に係るＬＥＤ素子の断面図である。ＬＥＤ素子１００は、Ｇａ_２Ｏ_３基板１２と、Ｇａ_２Ｏ_３基板１２上のバッファ層１３と、バッファ層１３上の窒化物半導体層１４と、窒化物半導体層１４上の発光層１５と、発光層１５上のｐ−ＧａＮ層１６と、ｐ−ＧａＮ層１６上のコンタクト層１７と、コンタクト層１７上のｐ型電極１８と、Ｇａ_２Ｏ_３基板１２のバッファ層１３と反対側の面上のｎ型電極１９とを有する。

ＬＥＤ素子１００は、Ｇａ_２Ｏ_３基板２側を光取り出し面とする発光素子である。窒化物半導体層１４、発光層１５、ｐ−ＧａＮ層１６、及びコンタクト層１７から構成される積層体はメサ形状を有し、その側面はＳｉＯ_２膜２０に覆われる。

ここで、Ｇａ_２Ｏ_３基板１２、バッファ層１３、及び窒化物半導体層１４は、第１の実施の形態のＧａ_２Ｏ_３基板２、バッファ層３、及び窒化物半導体層４に相当し、Ｇａ_２Ｏ_３基板１２、バッファ層１３、及び窒化物半導体層１４の積層体が第１の実施の形態の結晶積層構造体１に相当する。

ＬＥＤ素子１００は、縦型の半導体素子であり、動作時にＧａ_２Ｏ_３基板１２及び窒化物半導体層４に通電する。Ｇａ_２Ｏ_３基板１２と窒化物半導体層１４は直接接触しているため、これらの間の電気抵抗が低く、ＬＥＤ素子１００は低電圧で動作することができる。

Ｇａ_２Ｏ_３基板１２は、ｎ型のβ−Ｇａ_２Ｏ_３基板である。例えば、Ｇａ_２Ｏ_３基板１２の厚さは４００μｍであり、主面の面方位は（１０１）である。

バッファ層１３は、例えば、厚さ５ｎｍのｎ型のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶膜である。

窒化物半導体層１４は、例えば、厚さ５μｍのｎ型のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶膜である。

発光層１５は、例えば、３層の多重量子井戸構造と、その上の厚さ１０ｎｍのＧａＮ結晶膜からなる。各多重量子井戸構造は、８ｎｍのＧａＮ結晶膜と厚さ２ｎｍのＩｎＧａＮ結晶膜からなる。

ｐ−ＧａＮ層１６は、例えば、厚さ１５０ｎｍのｐ型のＧａＮ結晶膜である。

（実施の形態の効果）
本実施の形態によれば、Ｇａ_２Ｏ_３基板の表面の窒化物半導体層の直下の領域をバッファ層が被覆する割合（バッファ層の被覆率）を制御することにより、Ｇａ_２Ｏ_３基板と窒化物半導体層の間の電気抵抗が低い結晶積層構造体を得ることができる。そして、その結晶構造体を用いることにより、低電圧駆動の半導体素子を得ることができる。

図３（ａ）、（ｂ）は、実施例１に係るバッファ層のＳＥＭ（Scanning Electron Microscope）写真である。図３（ａ）、（ｂ）は、成長温度４５０℃でＧａ_２Ｏ_３基板２上に成長させた後、１０５０℃に加熱したバッファ層３としてのＡｌＮ結晶層を示す。

図３（ａ）に示されるＡｌＮ結晶層は、Ｇａ_２Ｏ_３基板２上にアイランド状に形成された複数のＡｌＮ結晶からなり、その被覆率は３５％程度である。

図３（ｂ）に示されるＡｌＮ結晶層は、図３（ａ）に示されるＡｌＮ結晶層よりも成長時にＡｌ原料及びＮ原料が多く供給されたために、厚さがほぼ一定なＡｌＮ膜からなり、その被覆率は１００％である。

図４は、ＭＯＣＶＤ装置のチャンバーへのＡｌ原料の供給量と、バッファ層としてのＡｌＮ結晶層の被覆率との関係を表すグラフである。図４の横軸はＡｌ原料（ＴＭＡ）の総供給量［μｍｏｌ］を表し、縦軸はＡｌＮ結晶層の被覆率［％］を表す。

図４に示されるように、Ａｌ原料の供給量が増加するほどＡｌＮ結晶層の被覆率が増加する。増加率はＭＯＣＶＤ装置のチャンバーの大きさや原料効率によって異なるため一義的に決定することはできないが、Ａｌ原料の供給量が増加するほどＡｌＮ結晶層の被覆率が増加するという関係は、環境に依らず成り立つ。

図５は、バッファ層としてのＡｌＮ結晶層の被覆率と、所定の大きさの電流が流れるときのＧａ_２Ｏ_３基板と窒化物半導体層としてのＧａＮ結晶層との間の電圧との関係を表すグラフである。図５の横軸はＡｌＮ結晶層の被覆率［％］を表し、縦軸はＧａＮ結晶層の表面における電流密度が２００Ａ／ｃｍ^２である電流が流れたときのＧａ_２Ｏ_３基板とＧａＮ結晶層との間の電圧［Ｖ］を表す。電圧の測定は、Ｇａ_２Ｏ_３基板及びＧａＮ結晶層にそれぞれ電極を接続して行った。

図３に示されるように、ＡｌＮ結晶層の被覆率を増加させると、電圧は被覆率が９０％を超えたあたりから増加し始め、被覆率が１００％に近づくのに伴って急激に増加する。この結果より、被覆率が９０％よりも大きい場合は、Ｇａ_２Ｏ_３基板とＧａＮ結晶層との接触面積がＧａ_２Ｏ_３基板とＧａＮ結晶層との間の電気抵抗に大きく依存しているものと考えられる。

第２の実施の形態のＬＥＤ素子１００のｐ型電極１８とｎ型電極１９との間に所定の大きさの電流を流したときの電圧を評価した。

実施例２においては、Ｇａ_２Ｏ_３基板１２は、Ｓｉを含むｎ型のβ−Ｇａ_２Ｏ_３基板である。また、Ｇａ_２Ｏ_３基板１２の厚さは４００μｍであり、主面の面方位は（１０１）である。

バッファ層１３は、成長温度４５０℃で形成された厚さ５ｎｍのＡｌＮ結晶膜であり、その被覆率は５２．３％である。

窒化物半導体層１４は、成長温度１０５０℃で形成された厚さ５μｍのｎ型のＧａＮ結晶膜である。低酸素濃度層１４ｂは、濃度１．０×１０^１８／ｃｍ^３のＳｉを含む。

発光層１５は、成長温度７５０℃で形成された３層の多重量子井戸構造と、その上の厚さ１０ｎｍのＧａＮ結晶膜からなる。各多重量子井戸構造は、８ｎｍのＧａＮ結晶膜と厚さ２ｎｍのＩｎＧａＮ結晶膜からなる。

ｐ−ＧａＮ層１６は、成長温度１０００℃で形成された厚さ１５０ｎｍのｐ型のＧａＮ結晶膜である。ｐ−ＧａＮ層１６は、濃度５．０×１０^１９／ｃｍ^３のＭｇを含む。

コンタクト層１７は、成長温度１０００℃で形成された厚さ１０ｎｍのｐ型のＧａＮ結晶膜である。コンタクト層１７は、濃度１．５×１０^２０／ｃｍ^３のＭｇを含む。

また、比較例として、バッファ層１３の代わりに被覆率が１００％であるＡｌＮ結晶膜を有するＬＥＤ素子を用意した。なお、この被覆率が１００％であるＡｌＮ結晶膜の成長時に供給したＡｌ原料（ＴＭＡ）の供給量は、上記のバッファ層１３の成長時に供給したものの２．２倍である。

（ＬＥＤ素子の評価）
ＬＥＤ素子１００及び比較例のＬＥＤをキャンタイプのステムにＡｇペーストを用いてそれぞれ実装し、電極間に２０ｍＡの電流を流したときの電圧値を測定した。

その結果、比較例のＬＥＤにおける電圧値が６．３２Ｖであったのに対して、ＬＥＤ素子１００における電圧値は２．９４Ｖであった。この結果から、ＬＥＤ素子１００が比較例のＬＥＤよりも低電圧で動作することが確認された。

以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１…結晶積層構造体、 ２、１２…Ｇａ_２Ｏ_３基板、 ３、１３…バッファ層、 ４、１４…窒化物半導体層、 １００…ＬＥＤ素子

Claims (13)

1. Ｇａ_２Ｏ_３基板と、
   前記Ｇａ_２Ｏ_３基板上のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなるバッファ層と、
   前記バッファ層上の、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層と、
   を含み、
   前記Ｇａ_２Ｏ_３基板の表面の前記窒化物半導体層の直下の領域を前記バッファ層が被覆する割合が１０％以上、１００％未満であり、
   前記窒化物半導体層の一部が前記Ｇａ_２Ｏ_３基板の前記表面に接触する、
   結晶積層構造体。
2. 前記割合が９０％以下である、
   請求項１に記載の結晶積層構造体。
3. 前記バッファ層は、前記Ｇａ_２Ｏ_３基板上にアイランド状に配置された前記Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶である、
   請求項１又は２に記載の結晶積層構造体。
4. 前記バッファ層は、孔を有する膜状の前記Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶である、
   請求項１又は２に記載の結晶積層構造体。
5. 前記バッファ層の前記Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＡｌＮ結晶である、
   請求項１〜４のいずれか１項に記載の結晶積層構造体。
6. 前記窒化物半導体層の前記Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＧａＮ結晶である、
   請求項１〜５のいずれか１項に記載の結晶積層構造体。
7. 請求項１〜６のいずれか１項に記載の前記結晶積層構造体を含み、
   前記Ｇａ_２Ｏ_３基板及び前記窒化物半導体層に通電する、
   半導体素子。
8. Ｇａ_２Ｏ_３基板上に第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を前記Ｇａ_２Ｏ_３基板の表面の一部を被覆するように成長させてバッファ層を形成する工程と、
   前記バッファ層上に第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶を成長させて窒化物半導体層を形成する工程と、
   を含み、
   前記Ｇａ_２Ｏ_３基板の表面の前記窒化物半導体層の直下の領域を前記バッファ層が被覆する割合が１０％以上、１００％未満であり、
   前記窒化物半導体層の一部が前記Ｇａ_２Ｏ_３基板の前記表面に接触する、
   結晶積層構造体の製造方法。
9. 前記割合が９０％以下である、
   請求項８に記載の結晶積層構造体の製造方法。
10. 前記第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶を前記Ｇａ_２Ｏ_３基板上にアイランド状に成長させて前記バッファ層を形成する、
    請求項８又は９に記載の結晶積層構造体の製造方法。
11. 前記第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶を前記Ｇａ_２Ｏ_３基板上に孔を有する膜状に成長させて前記バッファ層を形成する、
    請求項８又は９に記載の結晶積層構造体の製造方法。
12. 前記第１のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＡｌＮ結晶である、
    請求項８〜１１のいずれか１項に記載の結晶積層構造体の製造方法。
13. 前記第２のＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶はＧａＮ結晶である、
    請求項８〜１２のいずれか１項に記載の結晶積層構造体の製造方法。