KR20070116121A - 자립 기판, 그 제조 방법 및 반도체 발광 소자 - Google Patents

자립 기판, 그 제조 방법 및 반도체 발광 소자 Download PDF

Info

Publication number
KR20070116121A
KR20070116121A KR1020077023981A KR20077023981A KR20070116121A KR 20070116121 A KR20070116121 A KR 20070116121A KR 1020077023981 A KR1020077023981 A KR 1020077023981A KR 20077023981 A KR20077023981 A KR 20077023981A KR 20070116121 A KR20070116121 A KR 20070116121A
Authority
KR
South Korea
Prior art keywords
substrate
inorganic particles
layer
semiconductor layer
self
Prior art date
Application number
KR1020077023981A
Other languages
English (en)
Inventor
카즈마사 우에다
나오히로 니시카와
요시히코 추치다
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20070116121A publication Critical patent/KR20070116121A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2056—Epitaxial deposition of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

본 발명은, 자립 기판, 그 제조 방법 및 반도체 발광 소자를 제공한다. 자립 기판은 반도체층과 무기 입자를 포함하고, 또한 무기 입자는 반도체층에 포함된다. 자립 기판의 제조 방법은 다음의 공정 (a)∼(c)를 이 순서로 포함한다. (a) 기판 상에 무기 입자를 배치하는 공정, (b) 반도체층을 성장시키는 공정, (c) 반도체층과 기판을 분리하는 공정. 또한 자립 기판의 제조 방법은 다음의 공정 (s1), (a), (b) 및 (c)를 이 순서로 포함한다. (s1) 기판 상에 버퍼층을 성장시키는 공정, (a) 버퍼층 상에 무기 입자를 배치하는 공정, (b) 반도체층을 성장시키는 공정, (c) 반도체층과 기판을 분리하는 공정. 반도체 발광 소자는 상기한 자립 기판, 전도층, 발광층 및 전극을 포함한다.

Description

자립 기판, 그 제조 방법 및 반도체 발광 소자{FREE-STANDING SUBSTRATE, MANUFACTURING METHOD THEREOF AND SEMICONDUCTOR LIGHT-EMITTING DEVICE}
본 발명은 자립 기판, 그 제조 방법 및 반도체 발광 소자에 관한 것이다. 상세하게는 본 발명은 3-5족 질화물 반도체 자립 기판, 그 제조 방법 및 반도체 발광 소자에 관한 것이다.
3-5족 질화물 반도체는 표시장치용 반도체 발광 소자에 사용된다. 예컨대, 식 InxGayAlzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 나타내어지는 3-5족 질화물 반도체는 자외, 청색 혹은 녹색 발광 다이오드, 또는 자외, 청색 혹은 녹색 레이저 다이오드와 같은 반도체 발광 소자에 사용되고 있다.
3-5족 질화물 반도체는 벌크 결정 성장에 의한 제조가 곤란하므로, 통상, 3-5족 질화물 반도체 이외의 기판(사파이어 등) 위에, 3-5족 질화물 반도체의 층을 유기 금속 기상 성장 등으로 에피택셜 성장시킴으로써 얻어지고 있지만, 사파이어 기판의 격자 정수나 열팽창 계수가 3-5족 질화물 반도체와 다르기 때문에, 얻어지는 3-5족 질화물 반도체층은 고밀도의 전위를 포함하는 경우가 있었다. 또한, 복수의 3-5족 질화물 반도체층을 성장시켜 적층 기판을 제조하는 경우, 적층 기판에 휘 어짐이 생기거나, 또한 적층 기판이 쪼개어지거나 하는 경우가 있었다.
이 문제를 해결하기 위해서, GaN 기판 위에 질화물 반도체층을 형성한 반도체 발광 소자가 제안되어 있다(일본 특허 공개 2000-223743호 공보).
그러나, 상기한 반도체 발광 소자는 충분한 휘도를 갖는 것이 아니며, 표시 장치의 성능 향상의 관점에서, 보다 고휘도의 반도체 발광 소자 및 그 제조에 사용하는 자립 기판이 요구되고 있다.
본 발명자들은 상기 과제를 해결하기 위해서, 고휘도의 반도체 발광 소자 및 그 제조에 사용하는 자립 기판에 관해서 검토한 결과, 본 발명을 완성하기에 이르렀다.
즉 본 발명은, 반도체층과 무기 입자를 포함하고, 무기 입자가 반도체층에 포함되는 자립 기판을 제공한다.
본 발명은 다음 공정 (a)∼(c)를 포함하는 자립 기판의 제조 방법을 제공한다.
(a) 기판 상에 무기 입자를 배치하는 공정,
(b) 공정 (a)에서 얻어진 기판 상에 반도체층을 성장시키는 공정,
(c) 반도체층과 기판을 분리하는 공정.
본 발명은, 다음 공정 (s1), (a), (b) 및 (c)를 포함하는 자립 기판의 제조 방법을 제공한다.
(s1) 기판 상에 버퍼층을 성장시키는 공정,
(a) 버퍼층 상에 무기 입자를 배치하는 공정,
(b) 반도체층을 성장시키는 공정,
(c) 반도체층과 기판을 분리하는 공정.
또한 본 발명은 상기한 자립 기판, 전도층, 발광층 및 전극을 포함하는 반도체 발광 소자를 제공한다.
도 1은 반도체 발광 소자의 구조 개요를 도시한다.
도 2는 지지 부재를 부착한 자립 기판의 예를 도시한다.
도 3은 다른 지지 부재를 부착한 자립 기판의 예를 도시한다.
도 4는 자립 기판의 제조 방법을 도시한다.
도 5는 다른 자립 기판의 제조 방법을 도시한다.
도 6은 버퍼층을 형성하는 공정을 포함하는 자립 기판의 제조 방법을 도시한다.
도 7은 버퍼층을 형성하는 공정을 포함하는, 다른 자립 기판의 제조 방법을 도시한다.
도 8은 실시예 1의 반도체층과 기판을 분리하는 공정 전의 기판을 도시한다.
도 9는 실시예 1의 반도체층과 기판을 분리하는 공정 후의 자립 기판 및 기판을 도시한다.
도 10은 실시예 2의 자립 기판의 제조에서 얻어지는, 실리카 입자를 배치한 기판 표면의 사진이다.
도 11은 반도체 발광 소자의 구조를 도시한다.
<부호의 설명>
1 : 반도체 발광 소자 3 : n형 컨택트층
4 : 발광층 5 : p형 컨택트층
6, 7 : 전극 21, 31 : 기판
21A, 22A : 표면 21B : 성장 영역
22 : 자립 기판 23, 24, 32 : 무기 입자
22B, 25 : 3-5족 질화물 반도체층 26 : 버퍼층
26B : 공극 33 : GaN 버퍼층
34 : 언도프 GaN층 35 : Si 도핑 GaN층
36 : GaN층 37 : 발광층
37A : InGaN층 37B : GaN층
37C : GaN층 38 : Mg 도핑 AlGaN층
39 : Mg 도핑 GaN층
40 : 3-5족 질화물 반도체 발광 소자용 기판
101 : 금속판 102 : 반도체 발광 소자용 패키지
자립 기판
본 발명의 자립 기판은 반도체층과 무기 입자를 포함한다. 도 1에 도시한 바와 같이, 반도체층(22), 무기 입자(23)를 포함하는 자립 기판은 n형 컨택트층(3), 발광층(4), p형 컨택트층(5), 전극(6, 7)을 포함하는 질화물 반도체 발광 소자(1)와 같은 화합물 반도체 소자의 제조에 사용되며, 사파이어와 같은 기판을 포함하지 않는 것이다.
[ 반도체층 ]
반도체층은 통상 3-5족 질화물이며, 바람직하게는 InxGayAlzN(0≤X≤1, 0≤y≤1, 0≤Z≤1, x+y+z=1)으로 나타내어지는 금속질화물이다. 반도체층의 조성은 예컨대, X선 회절법이나 자립 기판을 절단하여 절단면을 SEM-EDX에 의해 분석함으로써 구하면 된다.
또한 반도체층은 예컨대, 질화물 반도체 발광 소자의 동작에 필요한 층을 고품질의 결정으로 하기 위한, 단층 혹은 다층(후막층, 초격자박막층), 또는 버퍼층을 포함하더라도 좋다.
[무기 입자]
무기 입자는 반도체층에 포함되며, 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물, 금속과 같은 무기물을 포함한다. 무기물의 함유량은 무기 입자에 대하여, 통상 50 중량% 이상, 바람직하게는 90% 이상, 보다 바람직하게는 95% 이상이다. 반도체층 중의 무기 입자의 조성은 자립 기판을 절단하여 반도체층의 단면을 SEM-EDX에 의해 분석함으로써 구하면 된다.
산화물은 예컨대, 실리카, 알루미나, 지르코니아, 티타니아, 세리아, 산화아연, 산화주석 및 이트륨알루미늄 가넷(YAG)이다.
질화물로서는 예컨대, 질화규소, 질화붕소이다.
탄화물은 예컨대, 탄화규소(SiC), 탄화붕소, 다이아몬드, 그라파이트, 플러렌류이다.
붕화물은 예컨대, 붕화지르코늄(ZrB2), 붕화크롬(CrB2)이다.
황화물은 예컨대, 황화아연, 황화카드뮴, 황화칼슘, 황화스트론튬이다.
셀렌화물은 예컨대 셀렌화아연, 셀렌화카드뮴이다.
산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물은 그것에 함유되는 원소가 타원소로 부분적으로 치환되어 있더라도 좋다. 산화물에 포함되는 원소가 타원소로 부분적으로 치환된 것의 예로서, 부활제로서 세륨이나 유로피움을 함유하는, 규산염이나 알루민산염의 형광체를 들 수 있다.
금속으로서는, 규소(Si), 니켈(Ni), 텅스텐(W), 탄탈(Ta), 크롬(Cr), 티탄(Ti), 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 금(Au), 은(Ag), 아연(Zn)을 들 수 있다.
무기 입자는 상기한 하나의 무기물로 이루어지는 입자, 또는 이들의 혼합물이나 복합화한 것의 어느 것이라도 좋다.
무기 입자가 하나의 무기물로 이루어지는 경우, 무기 입자는 바람직하게는 산화물, 보다 바람직하게는 실리카로 이루어진다. 혼합물로서는, 바람직하게는 실리카 입자와 실리카 이외의 산화물 입자의 조합, 보다 바람직하게는 실리카 입자와 티타니아 입자의 조합이다. 복합화한 것으로서는 예컨대 질화물로 이루어지는 입자 상에 산화물을 갖는 것을 들 수 있다.
무기 입자는, 반도체층의 성장에 있어서의 마스크 재료를 포함하는 것이 바람직하며, 그 표면에 마스크 재료를 갖는 것이 보다 바람직하다. 무기 입자의 표면에 마스크 재료가 존재하는 경우, 마스크 재료는 무기 입자 표면의 30%을 이상 덮는 것이 바람직하고, 50% 이상을 덮는 것이 보다 바람직하다. 마스크 재료는 예컨대, 실리카, 지르코니아, 티타니아, 질화규소, 질화붕소, 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 코발트(Co), 규소(Si), 금(Au), 지르코늄(Zr), 탄탈(Ta), 티탄(Ti), 니오븀(Nb), 니켈(Ni), 백금(Pt), 바나듐(V), 하프늄(Hf), 팔라듐(Pd)이며, 바람직하게는 실리카이다. 이들은 단독 또는 조합하여 이용하더라도 좋다. 무기 입자의 마스크 재료의 조성은 반도체 적층 소자를 절단하여, 무기 입자에 대해서 단면을 SEM-EDX에 의해 분석함으로써 구하면 된다.
무기 입자는, 형상이 구상(예컨대, 단면이 원, 타원인 것), 판상(예컨대, 길이 L과 두께 T의 종횡비 L/T가 1.5∼100인 것), 침상(예컨대, 폭 W와 길이 L의 비 L/W가 1.5∼100인 것) 또는 부정형(여러 가지 형상의 입자를 포함하며, 전체적으로 형상이 일치하지 않는 것)이라도 좋고, 바람직하게는 구상이다. 또한, 무기 입자는 평균 입자 지름이 통상 5 nm 이상, 바람직하게는 10 nm 이상, 더욱 바람직하게는 20 nm 이상이며, 또한 통상 50 μm 이하, 바람직하게는 10 μm 이하, 더욱 바람직하게는 1 μm 이하이다. 평균 입자 지름이 상기 범위인 무기 입자를 포함하면, 고휘도를 보이는 반도체 발광 소자로 되는 자립 기판을 얻을 수 있다. 무기 입자의 형상 및 평균 입자 지름은 예컨대 자립 기판을 절단하여, 반도체층의 단면을 전자 현미경에 의해 촬영하여, 얻어진 상으로부터 구하면 된다.
자립 기판은 방열 특성 또는 강성의 향상을 위해서 지지 부재를 부착하더라도 좋다. 지지 부재는 방열 특성이 우수한 재료 또는 강성이 높은 재료면 되며, 예컨대, 금속, 고분자 수지이다. 또한, 금속은 저온 합금과 같은 합금이라도 좋다. 고분자 수지는 열경화성 수지, 광경화성 수지라도 좋다. 도 2에 지지 부재로서 금속판(101)을 부착한 자립 기판(22)의 예를 나타낸다. 도 3에 지지 부재로서 반도체 발광 소자용 패키지(102)를 부착한 자립 기판(22)의 예를 도시한다. 자립 기판은 두께가 통상 3 μm 이상, 바람직하게는 10 μm 이상이며, 통상 500 μm 이하, 바람직하게는 100 μm 이하, 더욱 바람직하게는 65 μm 이하, 특히 바람직하게는 45 μm 이하이다. 지지 부재가 부착되어 있는 자립 기판의 경우, 두께에 지지 부재의 두께를 포함하지 않는다.
자립 기판의 제조 방법
본 발명의 자립 기판의 제조 방법은 기판, 또는 임의의 버퍼층 위에 무기 입자를 배치하는 공정(a)을 포함한다.
기판은, 예컨대, 사파이어, SiC, Si, MgAl2O4, LiTaO3, ZrB2, CrB2, 바람직하게는 사파이어, SiC, Si이다.
자립 기판의 제조 방법은, 기판 상에 버퍼층을 성장시키는 공정(s1)을 포함하더라도 좋다. 버퍼층은 통상 InxGayAlzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 나타내어지는 3-5족 질화물이다. 버퍼층은 1층이라도 2층 이상 있더라도 좋다. 버퍼층의 성장은 예컨대, 유기 금속 기상 성장(MOVPE), 분자선 에피택시(MBE), 하이드라이드 기상 성장(HVPE)에 의해, 400℃∼700℃의 온도 조건으로 행하면 된다.
자립 기판의 제조 방법은 또한, 버퍼층 상에 InxGayAlzN층(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)을 성장시키는 공정(s2)을 포함하더라도 좋다.
무기 입자는 예컨대, 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물, 금속과 같은 무기물을 포함한다. 무기물의 함유량은 무기 입자에 대하여, 통상 50 중량% 이상, 바람직하게는 90% 이상, 보다 바람직하게는 95% 이상이다. 무기 입자의 조성은 화학 분석, 발광 분석 등에 의해 구하면 된다.
산화물은, 예컨대, 실리카, 알루미나, 지르코니아, 티타니아, 세리아, 산화아연, 산화주석 및 이트륨알루미늄 가넷(YAG)이다.
질화물로서는 예컨대, 질화규소, 질화붕소이다.
탄화물은 예컨대, 탄화규소(SiC), 탄화붕소, 다이아몬드, 그라파이트, 플러렌류이다.
붕화물은 예컨대, 붕화지르코늄(ZrB2), 붕화크롬(CrB2)이다.
황화물은 예컨대 황화아연, 황화카드뮴, 황화칼슘, 황화스트론튬이다.
셀렌화물은 예컨대 셀렌화아연, 셀렌화카드뮴이다.
산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물은 그것에 포함되는 원소가 타원소로 부분적으로 치환되어 있더라도 좋다. 산화물에 포함되는 원소가 타원소로 부분적으로 치환된 것의 예로서, 부활제로서 세륨이나 유로피움을 함유하는, 규산염이나 알루민산염의 형광체를 들 수 있다.
금속으로서는, 규소(Si), 니켈(Ni), 텅스텐(W), 탄탈(Ta), 크롬(Cr), 티탄(Ti), 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 금(Au), 은(Ag), 아연(Zn)을 들 수 있다.
무기 입자는 가열 처리했을 때에 상기한 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물, 금속이 되는 재료라도 좋으며, 예컨대, 실리콘이라도 좋다. 실리콘은 Si-O-Si의 무기성 결합을 주골격으로서 가지며, Si에 유기 치환기를 갖는 구조의 폴리머로, 약 500℃로 가열 처리하면, 실리카로 된다.
무기 입자로서, 상기한 하나의 무기물 또는 이들의 혼합물이나 복합화한 것의 어느 것을 이용하더라도 좋다. 하나의 무기물로 이루어지는 무기 입자는 바람직하게는 산화물, 보다 바람직하게는 실리카로 이루어진다. 혼합물로서는, 바람직하게는 실리카 입자와 실리카 이외의 산화물 입자의 조합, 보다 바람직하게는 실리카 입자와 티타니아 입자의 조합이다. 복합화한 것으로서는 예컨대, 질화물로 이루어지는 입자 위에 산화물을 갖는 것을 들 수 있다.
무기 입자는 반도체층의 성장에 있어서의 마스크 재료를 포함하는 것이 바람직하며, 그 표면에 마스크 재료를 갖는 것이 보다 바람직하다. 무기 입자의 표면에 마스크 재료가 존재하는 경우, 마스크 재료는 무기 입자의 표면의 30% 이상을 덮는 것이 바람직하고, 50% 이상을 덮는 것이 보다 바람직하다. 마스크 재료는 예컨대, 실리카, 지르코니아, 티타니아, 질화규소, 질화붕소, 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 코발트(Co), 규소(Si), 금(Au), 지르코늄(Zr), 탄탈(Ta), 티탄(Ti), 니오 븀(Nb), 니켈(Ni), 백금(Pt), 바나듐(V), 하프늄(Hf), 팔라듐(Pd)이며, 바람직하게는 실리카이다. 이들은 단독 또는 조합하여 이용하더라도 좋다. 표면에 마스크 재료를 갖는 무기 입자는 예컨대, 입자 표면에 마스크 재료를 증착이나 스퍼터에 의해 덮거나, 입자 표면에 화합물을 가수 분해시키는 등의 방법에 의해 조제하면 된다.
무기 입자는 형상이 구상(예컨대, 단면이 원, 타원인 것), 판상(길이 L과 두께 T의 종횡비 L/T가 1.5∼100인 것), 침상(예컨대, 폭 W와 길이 L의 비 L/W가 1.5∼100인 것) 또는 부정형(여러 가지 형상의 입자를 포함하며, 전체적으로 형상이 일치하지 않는 것)이라도 좋으며, 바람직하게는 구상이다. 따라서, 무기 입자는 구상 실리카인 것이 보다 바람직하다. 구상 실리카로서는, 단분산이며, 비교적 입자 지름이 가지런하게 갖춰진 것을 용이하게 입수할 수 있다는 관점에서, 콜로이달 실리카의 사용이 장려된다. 콜로이달 실리카는 실리카 입자가 용매(물 등)에 콜로이드형으로 분산된 것으로, 규산나트륨을 이온 교환하는 방법, 테트라에틸오르토실리케이트(TEOS)와 같은 유기 규소 화합물을 가수분해하는 방법에 의해 얻어진다. 또한, 무기 입자는 평균 입자 지름이 통상 5 nm 이상, 바람직하게는 10 nm 이상, 더욱 바람직하게는 0.1 μm 이상이며, 또한 통상 50 μm 이하, 바람직하게는 10 μm 이하, 더욱 바람직하게는 1 μm 이하이다. 평균 입자 지름이 상기 범위인 무기 입자를 함유하면, 고휘도를 보이는 반도체 발광 소자가 되는 자립 기판을 얻을 수 있다.
또한 무기 입자는, 얻어지는 자립 기판을 이용하여 반도체 발광 소자를 제조 하는 경우, 반도체 발광 소자의 발광 파장을 λ(nm)로 하고, 무기 입자의 평균 입자 지름을 d(nm)로 했을 때, d/λ가 통상 0.01 이상, 바람직하게는 0.02 이상, 보다 바람직하게는 0.2 이상이며, 또한 통상 100 이하, 바람직하게는 30 이하, 보다 바람직하게는 3.0 이하이다.
평균 입자 지름은, 원심침강법에 의해 측정한 체적 평균 입자 지름이다. 평균 입자 지름은, 원심침강법 이외의 측정법, 예컨대 동적광산란법, 코울터카운터법, 레이저회절법, 전자현미경에 의해 측정하더라도 되는데, 그 경우에는 교정하여 원심침강법에 의해 측정한 체적 평균 입자 지름으로 환산하면 된다. 예컨대, 표준이 되는 입자의 평균 입자 지름을 원심침강법 및 다른 입도 측정법으로 구하여, 이들의 상관 계수를 산출한다. 상관 계수는 입자 지름이 다른 복수의 표준 입자에 대하여, 원심침강법에 의해 측정한 체적 평균 입자 지름에 대한 상관 계수를 산출하여 교정 곡선을 작성함으로써 구하는 것이 바람직하다. 교정 곡선을 사용하면, 원심침강법 이외의 측정법으로 얻어진 평균 입자 지름으로부터 체적 평균 입자 지름이 구해진다.
무기 입자의 배치는 예컨대, 무기 입자와 매체를 포함하는 슬러리 중에 기판을 침지하는 방법, 또는 슬러리를 기판에 도포나 분무한 후, 건조하는 방법으로 행하면 된다. 매체는 물, 메탄올, 에탄올, 이소프로판올, n-부탄올, 에틸렌글리콜, 디메틸아세토아미드, 메틸에틸케톤, 메틸이소부틸케톤 등이며, 바람직하게는 물이다. 도포는 스핀코트에 의해 행하는 것이 바람직하며, 이 방법에 따르면, 무기 입자의 배치 밀도를 균일하게 할 수 있다. 건조는 스피너를 이용하여 행하더라도 좋 다.
무기 입자의 기판에 대한 피복율은, 주사형 전자현미경(SEM)으로 무기 입자를 배치한 기판 표면을 위에서 관찰했을 때의 측정 시야 내(면적 S)에 있어서의 입자수 P와, 입자의 평균 입자 지름 d에 의해 다음의 식으로 구하면 된다.
피복율(%)=((d/2)2×π·P·100)/S
무기 입자가 하나의 무기물로 이루어지는 경우, 무기 입자의 기판에 대한 피복율은 통상 1% 이상, 바람직하게는 30% 이상, 더욱 바람직하게는 50% 이상이며, 통상 95% 이하, 바람직하게는 90% 이하, 더욱 바람직하게는 80% 이하이다.
무기 입자는, 반도체층을 에피택셜 성장하여 평탄화하기 쉬우므로, 통상 기판 상에 1층이 배치되며, 예컨대, 무기 입자의 90% 이상이 1층에 배치되는데, 반도체층을 에피택셜 성장하여 평탄화를 할 수 있으면 2층 이상이라도 좋고, 1 종류의 무기 입자를 적어도 2층 배치하더라도 좋고, 적어도 2 종류의 무기 입자를 따로따로 단층 배치하더라도 좋다. 티타니아 입자와 실리카 입자의 조합과 같이, 적어도 2 종류의 무기 입자를 배치하는 경우, 맨 처음에 배치하는 무기 입자(예컨대, 티타니아)의 기판에 대한 피복율은 통상 1% 이상, 바람직하게는 30% 이상이며, 통상 95% 이하, 바람직하게는 90% 이하, 더욱 바람직하게는 80% 이하이다. 2번째 이후에 배치하는 무기 입자(예컨대, 실리카)의 기판에 대한 피복율은 통상 1% 이상, 바람직하게는 30% 이상, 더욱 바람직하게는 50% 이상이며, 통상 95% 이하, 바람직하게는 90% 이하, 더욱 바람직하게는 80% 이하이다.
본 발명의 제조 방법은, 또한 공정(a)에서 얻어진 것 위에 반도체층을 성장시키는 공정(b)을 포함한다.
반도체층으로서는 예컨대, InxGayAlzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)로 나타내어지는 3-5족 질화물이다. 반도체층은 1층이라도 2층 이상 있더라도 좋다.
또한, 반도체층은, 패싯(facet) 구조를 형성하는 것, 또는 형성하지 않는 것 어느 것이라도 좋지만, 무기 입자의 피복율이 높은 경우, 패싯 구조를 형성하는 것이 바람직하다. 패싯 구조를 형성하는 반도체층은 평탄화되기 쉽다.
패싯 구조를 형성하면서 반도체층을 성장시키는 경우에 있어서, 3-5족 질화물 반도체층의 바람직한 조성은, 무기 입자의 입자 지름 및 배치 상태에 따라 다르지만, 무기 입자의 피복율이 높은 경우, 통상 높은 Al 조성인 것이 바람직하다. 그러나, 매립층이 GaN층, 또는 패싯 구조의 Al 조성에 비해서 낮은 Al 조성을 갖는 AlGaN층인 경우, 3-5족 질화물 반도체층의 Al 조성이 너무 높아지면, 매립층과 패싯 구조 사이에 생기는 격자 부정합이 커져, 기판에 크랙이나 전위를 일으키는 경우가 있다.
패싯 구조의 Al 조성은, 크랙이 없는 결정 품질이 우수한 결정을 얻는다는 관점에서, 무기 입자의 입자 지름, 배치 상태에 따라서 조정하더라도 좋고, 예컨대, 무기 입자의 피복율이 50% 이상인 경우, 식 : AldGa1 -dN〔0<d<1〕로 나타내어지는 패싯 구조를 성장시키는 것이 바람직하고, AldGa1 -dN〔0.01≤d≤0.5〕(AlN 혼정비 가 1.0% 이상, 50% 이하임)로 나타내어지는 패싯 구조를 성장시키는 것이 보다 바람직하다.
패싯 성장 온도는 통상 700℃ 이상, 바람직하게는 750℃ 이상이며, 또한 통상 1000℃ 이하, 바람직하게는 950℃ 이하이다. 버퍼층이 성장되는 경우, 패싯 구조의 성장 온도는 버퍼층의 성장 온도와 매립층의 성장 온도 사이인 것이 바람직하다. 패싯층은 1층이라도 2층 이상이라도 좋다.
성장은 예컨대, 유기 금속 기상 성장(MOVPE), 분자선 에피택시(MBE), 하이드라이드 기상 성장(HVPE)과 같은 에피택셜 성장 방법에 의해 행하면 된다.
3-5족 질화물 반도체층을 MOVPE에 의해 성장시키는 경우, 다음의 3족 원료와 5족 원료를 캐리어 가스에 의해서 반응로에 도입하는 방법으로 행하면 된다.
3족 원료는, 예컨대,
트리메틸갈륨[(CH3)3Ga, 이하 TMG라고 함],
트리에틸갈륨[(C2H5)3Ga, 이하 TEG라고 함]과 같은 식 :
R1R2R3Ga
〔R1, R2, R3은 저급 알킬기를 나타냄〕로 나타내어지는 트리알킬갈륨 ;
트리메틸알루미늄[(CH3)3Al, 이하 TMA라고 함],
트리에틸알루미늄[(C2H5)3Al, 이하 TEA라고 함],
트리이소부틸알루미늄[(i-C4H9)3Al]과 같은 식 :
R1R2R3Al
〔R1, R2, R3은 저급 알킬기를 나타냄〕로 나타내어지는 트리알킬알루미늄 ;
트리메틸아민아란[(CH3)3N : AlH3] ;
트리메틸인듐[(CH3)3In, 이하 TMI라고 함],
트리에틸인듐[(C2H5)3In]과 같은 식 :
R1R2R3In
〔R1, R2, R3은 저급 알킬기를 나타냄〕로 나타내어지는 트리알킬인듐 ;
디에틸인듐클로라이드[(C2H5)2InCl]과 같은 트리알킬인듐으로부터 1 내지 2개의 알킬기를 할로겐 원자로 치환한 것 ;
인듐클로라이드[InCl]과 같은 식 :
InX
〔X는 할로겐 원자〕로 나타내어지는 할로겐화인듐 등이다.
이들은 단독으로 이용하더라도 조합하여 이용하더라도 좋다.
3족 원료 중, 갈륨원으로서 TMG, 알루미늄원으로서 TMA, 인듐원으로서 TMI가 바람직하다.
5족 원료는 예컨대, 암모니아, 히드라진, 메틸히드라진, 1,1-디메틸히드라진, 1,2-디메틸히드라진, t-부틸아민, 에틸렌디아민 등을 들 수 있다. 이들은 단독으로 또는 조합할 수 있더라도 좋다. 5족 원료 중, 암모니아, 히드라진이 바람직하 고, 암모니아가 보다 바람직하다.
n형 도펀트는 예컨대, Si, Ge이다. n형 도펀트로서 사용되는 원료는 예컨대, 실란, 디실란, 게르마늄, 테트라메틸게르마늄이다.
p형 도펀트는 예컨대, Mg, Zn, Cd, Ca, Be, 바람직하게는 Mg, Ca이다. p형 도펀트로서 사용되는 Mg 원료는, 예컨대, 비스시클로펜타디에닐마그네슘[(C5H5)2Mg], 비스메틸시클로펜타디에닐마그네슘[(C5H4CH3)2Mg], 비스에틸시클로펜타디에닐마그네슘[(C5H4C2H5)2Mg]이며, Ca 원료는 비스시클로펜타디에닐칼슘[(C5H5)2Ca] 및 그 유도체, 예컨대, 비스메틸시클로펜타디에닐칼슘[(C5H4CH3)2Ca], 비스에틸시클로펜타디에닐칼슘[(C5H4C2H5)2Ca], 비스퍼플루오로시클로펜타디에닐칼슘[(C5F5)2Ca] ; 디-1-나프탈레닐칼슘 및 그 유도체; 칼슘아세틸리드 및 그 유도체, 예컨대, 비스(4,4-디플루오로-3-부텐-1-이닐)-칼슘, 비스페닐에티닐칼슘이다. 이들은 단독 또는 조합하여 사용하면 된다.
성장시의 분위기 가스 및 원료의 캐리어 가스는 예컨대, 질소, 수소, 아르곤, 헬륨, 바람직하게는 수소, 헬륨을 들 수 있다. 이들은 단독으로 이용하더라도 조합하여 이용하더라도 좋다.
반응로는 통상 원료를 보관 용기에서 반응로에 공급하는 공급 라인 및 서셉터를 갖춘다. 서셉터는 기판을 가열하는 장치이며, 반응로 안에 놓여 있다. 또한 서셉터는 반도체층을 균일하게 성장시키기 위해서, 통상 동력에 의해서 회전하는 구조로 되어 있다. 서셉터는 그 내부에 적외선램프와 같은 가열 장치가 있다. 가열 장치에 의해, 공급 라인을 통하여 반응로에 공급되는 원료가 기판 상에서 열분해하여, 기판 상에 반도체층을 기상 성장시킨다. 반응로에 공급된 원료 중 미반응 원료는 통상 배기 라인에서 반응로에서부터 외부로 배출되어, 배출 가스 처리 장치에 보내진다.
3-5족 질화물 반도체층을 HVPE에 의해 성장시키는 경우, 다음의 3족 원료와 5족 원료를 캐리어 가스에 의해 상기한 반응로 도입 방법으로 행하면 된다.
3족 원료는 예컨대, 갈륨 금속과 염화수소 가스를 고온에서 반응시킴으로써 생성되는 염화갈륨 가스, 인듐 금속과 염화수소 가스를 고온에서 반응시킴으로써 생성되는 염화인듐 가스이다.
5족 원료는 예컨대 암모니아이다.
캐리어 가스는, 예컨대, 질소, 수소, 아르곤, 헬륨, 바람직하게는 수소, 헬륨이다. 이들은 단독으로 또는 조합하여 이용하면 된다.
또한, 3-5족 질화물 반도체층을 MBE에 의해 성장시키는 경우, 반도체층의 성장은 다음의 3족 원료와 5족 원료를 캐리어 가스에 의해서 상기한 반응로 도입 방법으로 행하면 된다.
3족 원료는 예컨대, 갈륨, 알루미늄, 인듐과 같은 금속이다.
5족 원료는 예컨대, 질소나 암모니아의 가스이다.
캐리어 가스는 예컨대, 질소, 수소, 아르곤, 헬륨, 바람직하게는 수소, 헬륨이다. 이들은 단독으로 또는 조합하여 이용하면 된다.
공정(b)에서는 통상, 반도체층은 무기 입자가 존재하지 않는 곳을 성장 영역으로 하여 성장을 시작하고, 이어서, 패싯 구조가 형성된다.
공정(b)에서는 또한 반도체층의 표면을 평탄화하더라도 좋으며, 예컨대, 가로 방향 성장을 촉진시킴으로써, 패싯 구조를 형성하면서 반도체층을 성장함으로써 얻어진 기판의 패싯 구조를 매립하여 평탄화시키더라도 좋다. 이러한 성장에 의해, 패싯까지 도달한 전위는 가로 방향으로 구부려지고, 무기 입자는 반도체층에 매몰하여, 반도체층의 결정 결함이 감소한다.
또한 공정(s1)에 의해 버퍼층을 성장시킨 경우, 공정(b)에는, 버퍼층이 캐리어 가스인 수소, 원료인 암모니아에 의한 에칭 작용에 의해, 버퍼층 중, 무기 입자와 기판의 영역에 공극이 형성되는 경우가 있다.
공정(b)에서 형성되는 반도체층은 두께가 통상 3 μm 이상, 바람직하게는 10 μm 이상이며, 통상 500 μm 이하, 바람직하게는 100 μm 이하, 보다 바람직하게는 65 μm 이하, 특히 바람직하게는 45 μm 이하이다.
본 발명의 제조 방법은 또한 기판을 제거하는 공정(c)을 포함한다.
제거는, 공정(b)에서 얻어지는 반도체 적층 기판으로부터 기판을 제거하는 방법으로 행하면 되며, 내부 응력, 외부 응력과 같은 물리적 수단, 에칭과 같은 화학적 수단의 어느 것으로 행하더라도 좋다.
제거는 예컨대, 기판과 반도체층의 열팽창 계수의 차이에 의한 열응력(내부 응력)을 발생시키기 때문에, 공정(b)에서 반도체층을 성장시킨 후, 냉각하는 방법으로 행하면 된다.
제거는 연마, 레이저 리프트 오프에 의해 행하더라도 좋다. 이 방법에서는, 반도체층 위에, 강성을 갖는 지지 기판을 서로 부착시킨 후, 연마 등을 행하더라도 좋다.
또한 제거는 기판 또는 반도체층을 고정하여, 고정되어 있지 않은 다른 쪽을 외력을 가하는 방법으로 행하더라도 좋다.
본 발명의 제조 방법에서는, 공정(a) 및 공정(b)을 반복하여 행하더라도 좋다. 공정(a)으로서, 무기 입자를 배치하는 서브 공정(a1)과, 이어서 다른 무기 입자를 배치하는 서브 공정(a2)을 행하더라도 좋다. 이 경우, 서브 공정(a1)에서 이용하는 무기 입자는 예컨대 티타니아이며, 서브 공정(a2)에서 이용하는 무기 입자는 예컨대 실리카이다.
또한, 공정(b)으로서, 공정(a)에서 얻어진 것의 위에, 반도체층을 성장시키는 공정(b1)과, 얻어진 반도체층 위에 다른 반도체층을 성장시키는 공정(b2)을 행하더라도 좋다. 반복하여 실시함으로써, 보다 높은 휘도를 보이는 반도체 발광 소자의 제조에 알맞은 자립 기판을 얻을 수 있다.
본 발명의 자립 기판의 제조 방법을 도 4에 따라서 설명한다.
도 4(a)에 도시한 바와 같이, 기판(21)의 표면(21A) 상에 무기 입자(23)를 배치한다. 무기 입자(23)의 배치는 상술한 바와 같이, 무기 입자(23)를 매체(물, 메탄올, 에탄올, 이소프로판올, n-부탄올, 에틸렌글리콜, 디메틸아세트아미드, 메틸에틸케톤, 메틸이소부틸케톤 등)에 분산시킨 슬러리 중에 기판(21)을 침지하여 건조하는 방법, 또는 슬러리를 기판(21)의 표면(21A)에 도포 또는 분무하여 건조하 는 방법에 의해 행하면 된다.
이어서, 기판(21) 상에 배치한 무기 입자(23)를 메우도록, 기판(21) 상에 3-5족 질화물 반도체를 에피택셜 성장시켜, 무기 입자를 포함하는 3-5족 질화물 반도체층을 형성한다. 무기 입자(23)는 통상 3-5족 질화물 반도체의 성장에 있어서의 마스크로서 작용하여, 무기 입자(23)가 존재하지 않는 부분이 성장 영역(21B)으로 된다. 도 4(b)에 도시한 바와 같이, 3-5족 질화물 반도체의 에피택셜 성장을 위해서 원료를 공급하면, 3-5족 질화물 반도체는 성장 영역(21B)으로부터 성장하여, 패싯 구조를 형성하면서, 무기 입자(23)를 메우는 식으로 성장한다. 도 4(c)에 도시한 바와 같이, 가로 방향 성장을 촉진하여 패싯 구조를 메워 평탄화하고, 3-5족 질화물 반도체층(22B)을 성장시켜, 3-5족 질화물 반도체 적층 기판(22D)을 얻는다. 얻어지는 3-5족 질화물 반도체 적층 기판(22D)의 결정 결함은 대폭 저감되고 있다.
또한, 도 5에 도시한 바와 같이, 3-5족 질화물 반도체 적층 기판(22B)의 위에 무기 입자(24)를 배치한 후, 무기 입자(24)를 마스크로 하여 3-5족 질화물 반도체를 성장시켜 3-5족 질화물 반도체층(25)을 형성하더라도 좋다. 3-5족 질화물 반도체층(25)은 비도핑이라도 좋고, 불순물이 도핑되어 있더라도 좋다.
무기 입자(23)를 배치한 기판(21) 상에 3-5족 질화물 반도체를 성장시키는 경우, 도 4(c)에 도시한 바와 같이, 기판(21)과 3-5족 질화물 반도체층(22C)의 계면 근방에 무기 입자(23)가 존재하여, 상세하게는 무기 입자(23)는 3-5족 질화물 반도체층(22B)에 포함되며, 그 일부는 기판(21)과 3-5족 질화물 반도체층(22B)의 계면에서 기판(21)과 접촉한다.
3-5족 질화물 반도체 적층 기판(22D)에 있어서의 기판(21)과 3-5족 질화물 반도체 결정층(22B)의 결합력은 무기 입자(23)가 존재하지 않을 때의 기판과 3-5족 질화물 반도체 결정층의 결합력에 비하여 약하다.
3-5족 질화물 반도체층(22C)이 두껍게 되면, 기판(21)과 3-5족 질화물 반도체 결정층(22B)의 열팽창 계수 등의 차이에 기초한 내부 응력, 또는 외부 응력이 기판(21)과 3-5족 질화물 반도체층(22C)의 계면에 집중적으로 작용하기 쉽게 된다. 도 4(d)에 도시한 바와 같이, 예컨대, 이들 응력은 양자 사이의 계면에 대한 응력(전단 응력 등)으로서 작용한다. 응력이 결합력보다 커졌을 때에, 기판(21)과 3-5족 질화물 반도체층(22C)의 계면 또는 근방이 파단되어 기판(21)이 제거되고, 자립 기판(22)을 얻을 수 있다. 3-5족 질화물 반도체층(22C)의 두께는 통상 3 μm 이상, 바람직하게는 10 μm 이상이며, 통상 500 μm 이하, 바람직하게는 100 μm 이하, 보다 바람직하게는 65 μm 이하, 특히 바람직하게는 45 μm 이하이다.
패싯 구조를 형성하는 경우, 기판 위에 버퍼층을 형성하고, 그 위에 무기 입자를 배치하더라도 좋다. 버퍼층은 예컨대 InN, AlN 및 GaN의 혼정이며, 식 InxGayAlzN(x+y+z=1, 0≤x≤1, 0≤y≤1, 0≤z≤1)으로 나타내어지는 화합물이면 된다.
버퍼층을 형성하는 공정을 포함하는, 자립 기판의 제조 방법을 도 6, B-4에 의해 설명한다. 도 6의 (a), (b)에 도시한 바와 같이, 기판(21) 위에 버퍼층(26)을 형성한 후, 도 6(c)에 도시한 바와 같이, 버퍼층(26) 위에 무기 입자(23)를 배치한 다.
이어서, 무기 입자(23)를 메우도록, 버퍼층(26) 상에 3-5족 질화물 반도체를 에피택셜 성장시킨다. 도 6(d)에 도시한 바와 같이, 3-5족 질화물 반도체의 에피택셜 성장을 위해서 원료를 공급하면, 3-5족 질화물 반도체는 패싯 구조를 형성하면서, 무기 입자(23)를 메우도록 성장하고, 도 6(e)에 도시한 바와 같이, 3-5족 질화물 반도체의 가로 방향 성장을 촉진하여 패싯 구조를 메워 평탄화하여, 3-5족 질화물 반도체층(22B)을 형성한다. 또한, 도 7에 도시한 바와 같이, 3-5족 질화물 반도체 적층(22B) 상에 다른 3-5족 질화물 반도체층(25)을 형성하더라도 좋다. 이어서 도 6(f)에 도시한 바와 같이, 내부 응력이나 외부 응력에 의해, 기판(21)이 제거되거나 또는 기판(21)과 버퍼층(26)(도 6(f)에서는 생략)의 양자가 제거되어, 자립 기판을 얻을 수 있다.
반도체 발광 소자
본 발명의 반도체 발광 소자는, 상기한 자립 기판, 전도층, 발광층 및 전극을 포함하는 것으로, 통상 더블헤테로 구조를 지니고, 상기한 자립 기판 위에 n형 전도층, 발광층 및 p형 전도층을 이 순서로 포함하고, 또 전극을 포함한다.
n형 전도층은 예컨대, 식 InxGayAlzN(x+y+z=1, 0≤x<1, 0<y≤1, 0≤z<1)으로 나타내어지는 3-5족 질화물로 이루어지는 n형 컨택트층이다. n형 컨택트층은, 반도체 발광 소자의 동작 전압을 저감한다는 관점에서, n형 캐리어 농도가 1×1018 cm-3 이상, 1×1019 cm-3 이하인 것이 바람직하다. n형 컨택트층은 결정성을 높게 한다는 관점에서, In의 양이 통상 5% 이하(즉 x가 0.05 이하), 바람직하게는 1% 이하이며, Al의 양이 통상 5% 이하(즉 z가 0.05 이하), 바람직하게는 1% 이하이다. n형 컨택트층은 GaN으로 이루어지는 것이 보다 바람직하다.
발광층은, 식 InxGayAlzN(x+y+z=1, 0≤x<1, 0<y≤1, 0≤z<1)으로 나타내어지는 장벽층과, 식 InxGayAlzN(x+y+z=1, 0≤x<1, 0<y≤1, 0≤z<1)으로 나타내어지는 우물층으로 이루어지는 양자 우물 구조를 갖는다. 양자 우물 구조는 다중이라도, 단일이라도 좋다.
p형 전도층은 예컨대, 식 InxGayAlzN(x+y+z=1, 0≤x<1, 0<y≤1, 0≤z<1)으로 나타내어지는 3-5족 질화물로 이루어지는 p형 컨택트층이다. p형 컨택트층은, 반도체 발광 소자의 동작 전압을 저감한다는 관점에서, p형 캐리어 농도가 5×1015 cm-3 이상, 바람직하게는 1×1016 cm-3 이상, 5×1019 cm-3 이하이다.
p형 컨택트층은 접촉 저항을 저감한다는 관점에서, Al의 양이 통상 5% 이하(즉 x가 0.05 이하), 바람직하게는 1% 이하이다. p형 컨택트층은 바람직하게는 GaAlN, GaN, 더욱 바람직하게는 GaN으로 이루어진다.
전극은 n 전극, p 전극이다. n 전극은 n형 컨택트층에 접촉하여, 예컨대 Al, Ti 및 V로 이루어지는 군에서 선택되는 적어도 하나의 원소를 주성분으로서 포함하는 합금 또는 화합물, 바람직하게는 Al, TiAl, VAl이다. p 전극은 p형 컨택트층에 접촉하며, 예컨대 NiAu, ITO이다.
반도체 발광 소자는 n형 반도체와 발광층 사이에, 식 InxGayAlzN(x+y+z=1, 0≤x<1, 0<y≤1, 0≤z<1)으로 나타내어지는 3-5족 질화물로 이루어지는 층을 포함하더라도 좋다. 이 층은 단층이라도 좋고, 조성 또는 캐리어 농도가 다른 층으로 이루어지는 다층이라도 좋다.
또한 반도체 발광 소자는 발광층과 p형 컨택트층 사이에, 식 InxGayAlzN(x+y+z=1, 0≤x<1, 0<y≤1, 0≤z<1)으로 나타내어지는 3-5족 질화물, 바람직하게는 AlGaN으로 이루어지는 층을 포함하더라도 좋다. AlGaN층은 p형이라도 n형이라도 좋다. AlGaN층이 n형인 경우, 캐리어 농도는 1×1018 cm-3 이하, 바람직하게는 1×1017 cm-3 이하, 더욱 바람직하게는 5×1016 cm-3 이하이다.
또한, 반도체 발광 소자는, p형 컨택트층과 AlGaN층 사이에, AlGaN층보다 공간 전하 밀도가 낮은 식 InxGayAlzN(x+y+z=1, 0≤x<1, 0<y≤1, 0≤z<1)으로 나타내어지는 질화물로 이루어지는 층을 포함하더라도 좋다.
도 1에 도시한 바와 같이, 반도체 발광 소자(1)는 예컨대, 무기 입자(23)를 함유하는 3-5족 질화물 자립 기판(22) 위에, n형 컨택트층(3), 발광층(4), p형 컨택트층(5)을 이 순서로 포함하고, n 전극(6)은 n형 컨택트층(3) 위에, n 전극(7)은 p형 컨택트층(5) 위에 각각 형성되어 있다.
n형 컨택트층(3), 발광층(4), p형 컨택트층(5)의 형성은, MOVPE, HVPE, MBE 등에 의해 행하면 되며, 예컨대, MOVPE라면, 자립 기판(22)을 반응로 안에 두고, 상기한 유기 금속 원료 및 필요에 따라서 도펀트용 원료를 유량을 조절하면서 공급하여 성장시켜, 열처리함으로써 수행하면 된다. 예컨대, n형 컨택트층(3)의 성장 온도는 850℃ 이상, 1100℃ 이하, 발광층(4)의 성장 온도는 600℃ 이상, 1000℃ 이하, p형 컨택트층(5)의 성장 온도는 통상 800℃ 이상, 1100℃ 이하이다.
< 실시예 >
실시예에 의해 본 발명을 상세히 설명하지만, 본 발명은 실시예에 한정되는 것은 아니다.
실시예 1
〔자립 기판의 제조〕
기판(31)으로서 C면을 경면 연마한 사파이어를 이용했다. 실리카 입자(32)의 원료로서, 콜로이달실리카((주)니혼쇼쿠바이 제조, 시포스타KE-W50(상품명), 평균 입자 지름 550 nm)를 이용했다. 번호는 도 8에 기초한다. 스피너에 기판(31)을 셋트하고, 그 위에 10 중량%로 희석한 콜로이달실리카를 도포하여, 스핀 건조하여, 기판(31) 상에 실리카 입자(32)를 배치했다. SEM으로 관찰한 바, 실리카 입자는 단일층이며, 기판(31)의 실리카 입자에 의한 표면의 피복율은 36%이었다.
이하에 따라서, 3-5족 질화물 반도체층을 상압 MOVPE에 의해 에피택셜 성장시켜, 실리카 입자(32)를 포함하는 3-5족 질화물 반도체층을 성장시켰다.
1 기압으로, 서셉터의 온도를 485℃, 캐리어 가스를 수소로 하여, 캐리어 가스, 암모니아 및 TMG을 공급하여, 두께 약 500Å의 GaN 버퍼층(33)을 기판(31) 상에 성장시켰다. 서셉터의 온도를 900℃로 하여, 캐리어 가스, 암모니아 및 TMG을 공급하고, 언도프 GaN층(34)을 GaN 버퍼층(33) 상에 성장시켰다. 서셉터 온도를 1040℃로 하고 로의 압력을 1/4 기압으로 떨어뜨려, 캐리어 가스, 암모니아 및 TMG을 공급하여 언도프 GaN층(34)을 성장시켰다. 그 후, 1040℃에서부터 실온까지 냉각하여, 실리카 입자(32)를 포함하는 3-5족 질화물 반도체층으로 이루어지는 자립 기판(GaN 단결정, 두께 : 45 μm)을 얻었다. 분리는 기판(31)과 실리카 입자(32) 사이(도 9에 도시한 바와 같이 실리카 입자(32)의 아래 부분을 연결한 면)에서 생겼다.
실시예 2
13 중량%로 희석한 콜로이달실리카를 이용한 것 외에, 실시예 1의 〔자립 기판의 제조〕와 동일한 조작을 하여, 자립 기판을 얻었다. 기판의 실리카 입자에 의한 표면의 피복율은 55%이었다. 실리카 입자를 배치한 기판의 사진을 도 10에 도시한다. 이 예에서도, 분리는 기판(31)과 기판(31)과 실리카 입자(32) 사이에서 생겼다.
실시예 3
〔자립 기판의 제조〕
기판으로서 C면을 경면 연마한 사파이어를 이용했다. 실리카 입자의 원료로서, 콜로이달실리카(닛산가가쿠고교(주) 제조, MP-1040(상품명), 평균 입자 지름100 nm)를 이용했다. 스피너에 기판을 셋트하여, 그 위에 10 중량%로 희석한 콜로이달실리카를 도포하고, 스핀 건조하여, 기판 상에 실리카 입자를 배치했다. 기판의 실리카 입자에 의한 표면의 피복율은 55%이었다.
이하에 따라서, 3-5족 질화물 반도체층을 상압 MOVPE에 의해 에피택셜 성장시켜, 실리카 입자를 포함하는 3-5족 질화물 반도체층을 성장시켰다.
1 기압에서, 서셉터의 온도를 485℃, 캐리어 가스를 수소로 하고, 캐리어 가스, 암모니아 및 TMG을 공급하여, 두께 약 500Å의 GaN 버퍼층을 기판 상에 성장시켰다. 서셉터의 온도를 800℃로 하고, 캐리어 가스, 암모니아, TMA 및 TMG을 공급하여, 언도프 AlGaN층을 GaN 버퍼층 상에 성장시켰다. 서셉터 온도를 1040℃로 하고 로의 압력을 1/4 기압으로 떨어뜨려, 캐리어 가스, 암모니아 및 TMG을 공급하여 언도프 GaN층을 성장시켰다. 그 후, 1040℃에서 실온까지 냉각하여, 실리카 입자를 함유하는 3-5족 질화물 반도체층으로 이루어지는 자립 기판(GaN 단결정, 두께 : 12 μm)을 얻었다. 분리는 기판과 실리카 입자 사이에서 생겼다.
실시예 4
실리카 농도를 40 중량%로 조절한 콜로이달실리카(닛산가가쿠고교(주) 제조, MP-4540M(상품명), 평균 입자 지름450 nm)를 이용한 것, 언도프 GaN층을 40 μm까지 성장시킨 것 외에, 실시예 3의 [자립 기판의 제조 방법〕과 동일한 조작을 하여, 실리카 입자를 포함하는 3-5족 질화물 반도체층으로 이루어지는 자립 기판(GaN 단결정, 두께 : 40 μm)을 얻었다. 이 예에 있어서의 기판의 실리카 입자에 의한 표면의 피복율은 71%이었다. 또한, 분리는 기판과 실리카 입자 사이에서 생겼다.
실시예 5
기판으로서 C면을 경면 연마한 사파이어를 이용했다. 무기 입자의 원료로서, 티타니아 슬러리(씨아이가세이(주) 제조, NanoTek TiO2(상품명), 평균 입자 지름 40 nm, 분산매 : 물) 및 콜로이달실리카(닛산가가쿠고교(주) 제조, MP-1040(상품명), 평균 입자 지름 100 nm)을 이용했다. 스피너에 기판을 셋트하여, 그 위에 1 중량%로 희석한 티타니아 슬러리를 도포하고, 스핀 건조하여, 기판 상에 티타니아 입자를 배치했다. 기판의 티타니아 입자에 의한 표면의 피복율은 36%이었다. 또한, 그 위에 40 중량%로 조절한 콜로이달실리카를 도포하고, 스핀 건조하여, 기판 상에 실리카 입자를 배치했다. 기판의 실리카 입자에 의한 표면의 피복율은 71%이었다.
이하에 따라서, 3-5족 질화물 반도체층을 상압 MOVPE에 의해 에피택셜 성장시켜, 실리카 입자를 포함하는 3-5족 질화물 반도체층을 성장시켰다.
1 기압에서, 서셉터의 온도를 485℃, 캐리어 가스를 수소로 하고, 캐리어 가스, 암모니아 및 TMG을 공급하여, 두께 약 500Å의 GaN 버퍼층을 기판 상에 성장시켰다. 서셉터의 온도를 800℃로 하고, 캐리어 가스, 암모니아, TMA 및 TMG을 공급하여, 언도프 AlGaN층을 GaN 버퍼층 상에 성장시켰다. 서셉터 온도를 1040℃로 하여 로의 압력을 1/4 기압으로 떨어뜨려, 캐리어 가스, 암모니아 및 TMG을 공급하여 두께 20 μm의 언도프 GaN층을 성장시켰다. 그 후, 1040℃에서 실온까지 냉각하여, 티타니아 입자 및 실리카 입자를 포함하는 3-5족 질화물 반도체층으로 이루어지는 자립 기판(GaN 단결정, 두께 : 20 μm)을 얻었다. 분리는 기판과 무기 입자 사이에서 생겼다.
비교예 1
실리카 입자의 배치를 하지 않은 것 이외에, 실시예 1의 〔자립 기판의 제조〕와 동일한 조작을 했다. 이 예에서는, 3-5족 질화물 반도체층은 기판으로부터 분리되지 않고, 깨어졌다.
실시예 6
〔자립 기판의 제조〕
도 6에 도시하는 자립 기판을 제조했다.
기판(21)으로서 C면을 경면 연마한 사파이어를 이용했다. 기판(21) 위에, 상온 MOVPE에 의해 1 기압에서, 서셉터의 온도를 485℃, 캐리어 가스를 수소로 하고 캐리어 가스, 암모니아 및 TMG을 공급하여 두께 약 60 nm의 GaN 버퍼층(26)을 에피택셜 성장시켰다.
기판(21)을 반응로로부터 꺼내어, 스피너에 셋트하고, 그 위에 콜로이달실리카((주)니혼쇼쿠바이 제조, 시호스타KE-W50(상품명), 평균 입자 지름 550 nm)를 10 중량%로 희석한 것을 도포하고, 스핀 건조하여, GaN 버퍼층(26) 상에 실리카 입자(23)를 배치했다. SEM으로 관찰한 바, 실리카 입자는 단일층이며, GaN 버퍼층(26)의 실리카 입자에 의한 표면의 피복율은 36%이었다.
기판(21)을 반응로에 두고서, 이하에 따라서, 3-5족 질화물 반도체층을 상압 MOVPE에 의해 에피택셜 성장시켜, 실리카 입자(23)를 함유하는 3-5족 질화물 반도체층(22B)을 성장시켰다.
500 Torr에서, 서셉터의 온도를 1020℃, 캐리어 가스를 수소로 하고, 캐리어 가스, 암모니아 4.0 slm 및 TMG 20 sccm을 75분간 공급하고, 서셉터의 온도를 1120 ℃로 하여, 캐리어 가스, 암모니아 4.0 slm 및 TMG 35 sccm을 90분간 공급하고, 또한, 압력 500 Torr를 유지하면서, 서셉터 온도를 1080℃, 캐리어 가스를 수소로 하고, 캐리어 가스, 암모니아 4.0 slm 및 TMG 50 sccm을 360분간 공급하여, 언도프 GaN층(22B)을 성장시켰다. 그 후, 1080℃에서 실온까지 냉각하여, 실리카 입자(23)를 포함하는 3-5족 질화물 반도체층으로 이루어지는 자립 기판(GaN 단결정, 두께 : 35 μm)을 얻었다. 분리는 기판(21)과 실리카 입자(23)의 기판(21)측의 부분 사이에서 생겼다.
비교예 2
실리카 입자를 배치하지 않은 것 이외에는, 실시예 4의 〔자립 기판의 제조〕와 동일한 조작을 했다. 이 예에서는, 반도체층(22B)은 기판(21)으로부터 분리하지 않았다.
실시예 7
도 11에 나타내는 층 구조를 갖는 반도체 발광 소자를 제작했다.
〔반도체 발광 소자용 기판의 제조〕
실시예 1의 〔자립 기판의 제조〕에 있어서, 언도프 GaN층(34)의 성장 후, 실온까지 냉각하지 않고, 언도프 GaN층(34) 위에, n형 컨택트층으로서, 약 3.5 μm의 Si 도핑 GaN층(35)을 성장시킨 후, 이하에 따라서 발광층(37)을 성장시켰다. 반응로 온도를 내려 780℃로 하고, 질소를 캐리어 가스로 하여 GaN층(36)을 성장시킨 후, 3 nm의 InGaN층(37A), 18 nm의 GaN층(37B)을 교대로 5회 성장시켰다. InGaN층(37A) 위에 18 nm의 GaN층(37C)을 성장시켜, 발광층(37)을 얻었다.
Al 조성 0.05의 Mg 도핑 AlGaN층(38)을 25 nm 성장시키고, 반응로 온도를 1040℃로 올려, 캐리어 가스, 암모니아, TMG 및 (C5H4C2H5)2Mg(EtCp2Mg)을 30분간 공급하여, 150 nm의 Mg 도핑 GaN층(39)을 성장시켰다. 그 후, 반응로를 실온까지 냉각하여, 실리카 입자(32)를 함유하는 3-5족 질화물 반도체층으로 이루어지는 자립 기판과 반도체층을 함유하는 3-5족 질화물 반도체 발광 소자용 기판(40)을 얻었다. 분리는 기판(31)과 실리카 입자(32)의 기판(31)측 사이에서 생겼다.
〔전극의 형성〕
3-5족 질화물 반도체 발광 소자용 기판(40)의 Mg 도핑 GaN층(39)에, 포토리소그래피에 의해 p 전극용 패턴를 형성하고, NiAu를 진공증착하여, 리프트오프에 의해 전극 패턴을 형성하고, 열처리하여, 면적이 3.14×10-4 cm2인 오믹 p 전극을 얻었다. 포토리소그래피에 의해 마스크 패턴을 형성하고, 드라이 에칭하여, Si 도핑 GaN층(35)을 노출시켰다. 마스크 제거 후, 드라이 에칭면 상에 포토리소그래피에 의해 n 전극용 패턴을 형성하여, Al를 진공 증착하고, 리프트오프에 의해 전극 패턴을 형성하여 n 전극을 얻었다.
〔반도체 발광 소자의 평가〕
얻은 반도체 발광 소자에 전압을 인가하여 기판 상태에서 발광 특성을 조사했다. 발광 파장은 440 nm이며, 광 출력 10.2 mW(순방향 전류 20 mA)이었다.
비교예 3
실리카 입자를 배치하지 않은 것, 및 반도체 발광 소자용 기판을 레이저 리 프트오프에 의해 기판을 제거한 것 이외에는, 실시예 7의 〔반도체 발광 소자용 기판의 제조〕와 동일한 조작을 하여 반도체 발광 소자용 기판을 얻고, 또한 〔전극의 형성〕과 동일한 조작을 하여 반도체 발광 소자를 얻었다. 반도체 발광 소자에 대해서, 실시예 7의 〔반도체 발광 소자의 평가〕와 동일한 조건으로 평가한 결과, 발광 파장은 440 nm이고, 광 출력 4.0 mW(순방향 전류 20 mA)이었다.

Claims (27)

  1. 반도체층과 무기 입자를 함유하고, 무기 입자는 반도체층에 함유되는 것인 자립 기판.
  2. 제1항에 있어서, 반도체층이 무기 입자 이외의 부분에, 금속질화물을 함유하는 것인 자립 기판.
  3. 제1항에 있어서, 무기 입자가 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물 및 금속으로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 것인 자립 기판.
  4. 제3항에 있어서, 무기 입자가 산화물을 함유하는 것인 자립 기판.
  5. 제4항에 있어서, 산화물이 실리카, 알루미나, 지르코니아, 티타니아, 세리아, 마그네시아, 산화아연, 산화주석 및 이트륨알루미늄 가넷으로 이루어지는 군에서 선택되는 적어도 하나인 자립 기판.
  6. 제5항에 있어서, 산화물이 실리카인 자립 기판.
  7. 제1항에 있어서, 무기 입자가 반도체층의 성장에 있어서의 마스크 재료를 함유하는 것인 자립 기판.
  8. 제7항에 있어서, 무기 입자가 그 표면에 마스크 재료를 갖는 것인 자립 기판.
  9. 제7항에 있어서, 마스크 재료가 실리카, 지르코니아, 티타니아, 질화규소, 질화붕소, W, Mo, Cr, Co, Si, Au, Zr, Ta, Ti, Nb, Pt, V, Hf 및 Pd로 이루어지는 군에서 선택되는 적어도 하나인 자립 기판.
  10. 제1항에 있어서, 무기 입자는 형상이 구상, 판상, 침상이거나 또는 부정형인 자립 기판.
  11. 제10항에 있어서, 무기 입자는 형상이 구상인 자립 기판.
  12. 제1항에 있어서, 무기 입자는 평균 입자 지름이 5 nm 이상 50 μm 이하인 자립 기판.
  13. 다음의 공정 (a)∼(c)를 이 순서로 포함하는 자립 기판의 제조 방법.
    (a) 기판 상에 무기 입자를 배치하는 공정,
    (b) 반도체층을 성장시키는 공정,
    (c) 반도체층과 기판을 분리하는 공정.
  14. 다음 공정 (s1), (a), (b) 및 (c)를 이 순서로 포함하는 자립 기판의 제조 방법.
    (s1) 기판 상에 버퍼층을 성장시키는 공정,
    (a) 버퍼층 상에 무기 입자를 배치하는 공정,
    (b) 반도체층을 성장시키는 공정,
    (c) 반도체층과 기판을 분리하는 공정.
  15. 제13항 또는 제14항에 있어서, 기판은 사파이어, SiC, Si, MgAl2O4, LiTaO3, ZrB2 및 CrB2로 이루어지는 군에서 선택되는 적어도 하나인 방법.
  16. 제13항 또는 제14항에 있어서, 무기 입자는, 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물 및 금속으로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 것인 방법.
  17. 제16항에 있어서, 무기 입자가 산화물을 함유하는 것인 방법.
  18. 제17항에 있어서, 산화물이 실리카, 알루미나, 지르코니아, 티타니아, 세리아, 마그네시아, 산화아연, 산화주석 및 이트륨알루미늄 가넷으로 이루어지는 군에서 선택되는 적어도 하나인 방법.
  19. 제18항에 있어서, 산화물이 실리카인 방법.
  20. 제13항 또는 제14항에 있어서, 무기 입자는 형상이 구상, 판상, 침상이거나 또는 부정형인 방법.
  21. 제20항에 있어서, 무기 입자는 형상이 구상인 방법.
  22. 제13항 또는 제14항에 있어서, 무기 입자는 평균 입자 지름이 5 nm 이상 50 μm 이하인 방법.
  23. 제13항 또는 제14항에 있어서, 반도체층은, InxGayAlzN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 나타내어지는 3-5족 질화물인 방법.
  24. 제13항 또는 제14항에 있어서, 공정(a)은, 무기 입자를 배치하는 서브 공정(a1)과, 이어서 다른 무기 입자를 배치하는 서브 공정(a2)을 포함하는 것인 방 법.
  25. 제24항에 있어서, 서브 공정(a1)에서 이용하는 무기 입자가 티타니아로 이루어지는 것인 방법.
  26. 제24항에 있어서, 서브 공정(a2)에서 이용하는 무기 입자가 실리카로 이루어지는 것인 방법.
  27. 제1항에 기재한 자립 기판, 전도층, 발광층 및 전극을 포함하는 반도체 발광 소자.
KR1020077023981A 2005-03-22 2006-03-20 자립 기판, 그 제조 방법 및 반도체 발광 소자 KR20070116121A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00081358 2005-03-22
JP2005081358 2005-03-22
JPJP-P-2005-00145465 2005-05-18
JP2005145465 2005-05-18
JP2005156172 2005-05-27
JPJP-P-2005-00156172 2005-05-27

Publications (1)

Publication Number Publication Date
KR20070116121A true KR20070116121A (ko) 2007-12-06

Family

ID=37023871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023981A KR20070116121A (ko) 2005-03-22 2006-03-20 자립 기판, 그 제조 방법 및 반도체 발광 소자

Country Status (6)

Country Link
US (1) US20090008652A1 (ko)
KR (1) KR20070116121A (ko)
DE (1) DE112006000654T5 (ko)
GB (1) GB2438567B (ko)
TW (1) TWI415288B (ko)
WO (1) WO2006101225A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009203B1 (ko) * 2009-04-13 2011-01-19 인하대학교 산학협력단 재사용 가능한 질화갈륨기판을 구비하는 질화갈륨계 발광 다이오드장치의 질화갈륨기판 분리방법
KR101125397B1 (ko) * 2009-10-20 2012-04-02 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
GB2444448A (en) 2005-09-29 2008-06-04 Sumitomo Chemical Co Method for producing group 3-5 nitride semiconductor and method for manufacturing light-emitting device
KR100966367B1 (ko) * 2007-06-15 2010-06-28 삼성엘이디 주식회사 반도체 발광소자 및 그의 제조방법
DE102007029576A1 (de) * 2007-06-26 2009-01-08 Evonik Degussa Gmbh Verfahren zur Herstellung von folienartigen Halbleiterwerkstoffen und/oder elektronischen Elementen durch Urformen und/oder Beschichtung
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
US8686398B2 (en) * 2012-03-02 2014-04-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR102015914B1 (ko) * 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
CN103730545A (zh) * 2013-12-26 2014-04-16 广州有色金属研究院 一种AlGaN基垂直结构深紫外LED的制造方法
TWI728846B (zh) * 2020-06-19 2021-05-21 錼創顯示科技股份有限公司 發光半導體結構及發光半導體基板
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9600469D0 (en) * 1996-01-10 1996-03-13 Secr Defence Three dimensional etching process
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4470237B2 (ja) * 1998-07-23 2010-06-02 ソニー株式会社 発光素子，発光装置および表示装置並びに発光素子の製造方法
US6228538B1 (en) * 1998-08-28 2001-05-08 Micron Technology, Inc. Mask forming methods and field emission display emitter mask forming methods
JP2000196192A (ja) * 1998-12-24 2000-07-14 Sony Corp 微粒子構造体および発光素子ならびに微粒子構造体の製造方法
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
TW546850B (en) * 2000-08-18 2003-08-11 Showa Denko Kk Manufacturing method for crystallization of group III nitride semiconductor, manufacturing method for gallium nitride compound semiconductor, gallium nitride compound semiconductor, gallium nitride compound semiconductor light emitting elements and light
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6683327B2 (en) * 2001-11-13 2004-01-27 Lumileds Lighting U.S., Llc Nucleation layer for improved light extraction from light emitting devices
JP3700664B2 (ja) * 2002-03-22 2005-09-28 昭和電工株式会社 リン化硼素系半導体層、その製造方法、半導体素子
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US20080087881A1 (en) * 2004-11-24 2008-04-17 Kazumasa Ueda Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009203B1 (ko) * 2009-04-13 2011-01-19 인하대학교 산학협력단 재사용 가능한 질화갈륨기판을 구비하는 질화갈륨계 발광 다이오드장치의 질화갈륨기판 분리방법
KR101125397B1 (ko) * 2009-10-20 2012-04-02 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
TW200644288A (en) 2006-12-16
GB0718722D0 (en) 2007-11-07
WO2006101225A1 (ja) 2006-09-28
TWI415288B (zh) 2013-11-11
US20090008652A1 (en) 2009-01-08
GB2438567A (en) 2007-11-28
GB2438567B (en) 2010-06-23
DE112006000654T5 (de) 2008-04-03

Similar Documents

Publication Publication Date Title
KR20070116121A (ko) 자립 기판, 그 제조 방법 및 반도체 발광 소자
JP5023318B2 (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
US20080087881A1 (en) Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
KR101316492B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
WO2009120990A2 (en) Ultraviolet light emitting diode/laser diode with nested superlattice
WO2009120975A2 (en) Superlattice free ultraviolet emitter
WO2009120998A2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
JP2006352079A (ja) 自立基板、その製造方法及び半導体発光素子
JP2007001855A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP4749803B2 (ja) 半導体積層基板およびその製造方法
EP1869717B1 (en) Production method of group iii nitride semioconductor element
JP2007266157A (ja) 半導体単結晶基板の製造方法及び半導体デバイス
US10763395B2 (en) Light emitting diode element and method for manufacturing same
CN100472718C (zh) 自支撑衬底、其制造方法及半导体发光元件
CN110707194A (zh) Iii族氮化物半导体发光二极管及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application