TWI415288B - 獨立基板、其製造方法，以及半導體發光元件 - Google Patents

獨立基板、其製造方法，以及半導體發光元件 Download PDF

Info

Publication number
TWI415288B
TWI415288B TW095109426A TW95109426A TWI415288B TW I415288 B TWI415288 B TW I415288B TW 095109426 A TW095109426 A TW 095109426A TW 95109426 A TW95109426 A TW 95109426A TW I415288 B TWI415288 B TW I415288B
Authority
TW
Taiwan
Prior art keywords
substrate
inorganic particles
layer
group
oxide
Prior art date
Application number
TW095109426A
Other languages
English (en)
Other versions
TW200644288A (en
Inventor
Kazumasa Ueda
Naohiro Nishikawa
Yoshihiko Tsuchida
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW200644288A publication Critical patent/TW200644288A/zh
Application granted granted Critical
Publication of TWI415288B publication Critical patent/TWI415288B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2056—Epitaxial deposition of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Description

獨立基板、其製造方法，以及半導體發光元件
本發明有關獨立基板、其製造方法，以及半導體發光元件。詳言之，本發明有關3－5族氮化物半導體獨立基板、其製造方法，以及半導體發光元件。
3－5族氮化物半導體係使用於顯示裝置用半導體發光元件者。例如，以式Inx Gay Alz N(氮化銦鎵鋁)(0≦X≦1，0≦y≦1，0≦z≦1，x＋y＋z＝1)表示之3至5族氮化物半導體，係使用於紫外光、藍色或綠色發光二極體(luminous diode)、或者紫外光、藍色或綠色雷射二極體(laser diode)等的半導體發光元件。
由於3－5族氮化物半導體難於藉由塊晶成長(bulk crystal growth)方式製造，因此，通常於3至5族氮化物半導體以外的基板(藍寶石(sapphire)等)之上，以有機金屬化學氣相沈積(metal organic chemical vapor deposition)等方式使3－5族氮化物半導體之層進行磊晶成長(epitaxial growth)而製得，而由於藍寶石基板的晶格常數(lattice constant)或熱膨脹係數，與3至5族氮化物半導體相異，因此，所得3－5族氮化物半導體層，有時會含有高密度的位錯(dislocation)。又，當使複數個3－5族氮化物半導體層成長以製造層合基板時，有時層合基板會發生反翹、或層合基板會裂開。
為解決此種問題，而提案於GaN(氮化鎵)基板上形成氮化物半導體層之半導體發光元件(日本專利特開2000－223743號公報)。
但，上述半導體發光元件並非係具有足夠的亮度(brightness)者，由改善顯示裝置的性能之觀點，盼望開發一種更高亮度的半導體發光元件以及其製造中所使用之獨立基板。
本發明人等，為了解決前述課題，就高亮度的半導體發光元件及其製造所使用之獨立基板經研究之結果，遂而完成本發明。
亦即，本發明提供一種獨立基板，係包含有半導體層及無機粒子，而無機粒子包含於半導體層中。
本發明提供一種包含下述步驟(a)至(c)之獨立基板之製造方法。
(a)於基板上配置無機粒子之步驟，(b)於步驟(a)中所得基板上，使半導體層成長之步驟，(c)將半導體層與基板加以分離之步驟，本發明提供一種包含下述步驟(s1)、(a)、(b)以及(c)之獨立基板之製造方法。
(s1)於基板上，使緩衝層成長之步驟，(a)於緩衝層上配置無機粒子之步驟，(b)使半導體層成長之步驟，(c)將半導體層與基板加以分離之步驟。
又，本發明提供一種包含前述的獨立基板、傳導層、發光層以及電極之半導體發光元件。
 [發明之最佳實施形態] 獨立基板
本發明之獨立基板中，包含半導體層及無機粒子。如第1圖所示，包含半導體層22、無機粒子23之獨立基板，係使用在如包含n型接觸層3、發光層4、p型接觸層5、電極6、7之氮化物半導體發光元件1之化合物半導體元件之製造，而不為包含如藍寶石之基板者。
[半導體層]
半導體層，通常為3至5族氮化物，而較佳為以Inx Gay Alz N(0≦x≦1，0≦y≦1，0≦z≦1，x＋y＋z＝1)表示之金屬氮化物。半導體層的組成，例如，可依X射線繞射法或裁斷獨立基板後將剖面經SEM－EDX(scanning electron microscope－energy dispersive X－ray analysis：掃描式電子顯微鏡－能量色散X射線分析)之分析以求得。
又，半導體層，可為例如，將為氮化物半導體發光元件的動作所需要的層作成高品質的結晶之用的單層或者多層(厚膜層、超晶格薄膜層等)、或含有緩衝層者。
[無機粒子]
無機粒子，包含於半導體層中，係包括氧化物、氮化物、碳化物、硼化物、硫化物、硒化物、金屬等無機物。無機物的含量，相對於無機粒子，通常為50重量%以上，較佳為90%以上，更佳為95%以上。半導體層中的無機粒子的組成，可依裁斷獨立基板後將剖面依SEM－EDX加以分析而求得。
氧化物，係例如，二氧化矽、氧化鋁、氧化鋯、二氧化鈦、二氧化鈰、氧化鋅、氧化錫以及釔鋁石榴石(YAG)。
氮化物而言，可例舉如：氮化矽、氮化硼。
碳化物而言，可例舉如：碳化矽(SiC)、碳化硼、金剛石、石墨、富勒烯(fullerenes)類。
硼化物而言，可例舉如：硼化鋯(SrB2 )、硼化鉻(CrB2 )。
硫化物而言，可例舉如：硫化鋅、硫化鎘、硫化鈣、硫化鍶。
硒化物而言，可例舉如：硒化鋅、硒化鎘。
氧化物、氮化物、碳化物、硼化物、硫化物、硒化物，其中所含元素之部分可經其他元素所取代。作為氧化物中所含元素經被其他元素所部分取代者。作為氧化物中所含元素之部分經其他元素所取代者之例，可舉如：作為活化劑(activator)而含有鈰(Ce)或銪(Eu)之矽酸鹽或鋁酸鹽的螢光體。
金屬而言，可舉如：矽(Si)、鎳(Ni)、鎢(W)、鉭(Ta)、鉻(Cr)、鈦(Ti)、鎂(Mg)、鈣(Ca)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)。
無機粒子，可為由上述1種無機物所成之粒子、或此等混合物或經複合化者之任一種。
如無機粒子係由1種無機物所成時，無機粒子較佳為由氧化物，更佳為由氧化矽所成。混合物而言，較佳為氧化矽粒子與氧化矽以外的氧化物粒子的組合，更佳為氧化矽粒子與二氧化鈦粒子的組合。經複合化者而言，可例舉：於由氮化物所成粒子上具有氧化物者。
無機粒子，較佳為含有半導體層的成長時之遮罩材料(masking materials)，更佳為於其表面具有遮罩材料者。如於無機粒子表面存在有遮罩材料時，較佳為遮罩材料能覆蓋無機粒子表面的30%以上，更佳為能覆蓋50%以上。遮罩材料，係例如，二氧化矽、氧化鋯、二氧化鈦、氮化矽、氮化硼、鎢(W)、鉬(Mo)、鉻(Cr)、鈷(Co)、矽(Si)、金(Au)、鋯(Zr)、鉭(Ta)、鈦(Ti)、鈮(Nb)、鎳(Ni)、鉑(Pt)、釩(V)、鉿(Hf)、鈀(Pd)，而較佳為氧化矽。此等可以單獨或組合之方式使用。無機粒子的遮罩材料的組成，可在裁斷半導體層合元件後，就無機粒子，將剖面經SEM－EDX加以分析以求得。
無機粒子之形狀，可為球狀(例如，剖面為圓、橢圓者)、板狀(例如，長度L與厚度T的長厚比(aspect ratio)L/T在5至100者。)、針狀(例如，幅寬W與長度L的比L/W在1.5至100者。)或不定形(包括各種形狀的粒子，就全體而言，形狀不齊。)，較佳為球狀。又，無機粒子，係平均粒徑通常為5nm以上，較佳為10nm以上，更佳為20nm以上，而通常為50 μ m以下，較佳為10 μ m以下，更佳為1 μ m以下。如含有平均粒徑在前述範圍之無機粒子時，則可得成為能顯示高亮度之半導體發光元件之獨立基板。無機粒子的形狀及平均粒徑，如可在裁斷獨立基板後將半導體層的剖面以電子顯微鏡加以拍攝，並從所得影像而求得。
獨立基板上，為改善散熱特性或剛性，則可裝附支撐構件。支撐構件，祇要是散熱特性優異的材料或剛性高的材料即可，例如金屬、高分子樹脂。又，金屬可為如低溫合金之合金。高分子樹脂可為熱固性樹脂、光固性樹脂。第2圖中表示作為支撐構件而裝附有金屬板101之獨立基板22之例。第3圖中表示作為支撐構件而裝附有半導體發光元件用組件102之獨立基板22。獨立基板之厚度通常為3 μ m以上，較佳為10 μ m以上，而通常為500 μ m以下，較佳為100 μ m以下，更佳為65 μ m以下，特佳為45 μ m以下。在裝附有支撐構件之獨立基板時，其厚度並不包括支撐構件的厚度。
獨立基板之製造方法
本發明之獨立基板之製造方法中，包含將無機粒子配置於基板、或任意的緩衝層之上之步驟(a)。
基板，係例如：藍寶石、SiC、Si、MgAl2 O4 、LiTaO3 、ZrB2 、CrB2 ，較佳為藍寶石、SiC、Si。
獨立基板之製造方法中，亦可包含於基板上使緩衝層成長之步驟(s1)。緩衝層，通常為Inx Gay Alz N(0≦x≦1，0≦y≦1，0≦z≦1，x＋y＋z＝1)表示之3至5族氮化物。緩衝層可為1層亦可為2層以上。緩衝層的成長，可藉由例如，有機金屬氣相磊晶(MOVPE：metal organic vapor phase epitaxial)、分子束外延(MBE：molecular－beam epitaxy)、氫化物氣相磊晶(HVPE：hydride vapor－phase epitaxy)，在400℃至700℃的溫度條件下進行。
獨立基板之製造方法中，亦可包含使Inx Gay Alz N層(0≦x≦1，0≦y≦1，0≦z≦1，x＋y＋z＝1)成長於緩衝層上之步驟(s2)。
無機粒子，包括例如氧化物、氮化物、碳化物、硼化物、硫化物、硒化物、金屬等無機物。無機物的含量，相對於無機粒子，通常為50重量%以上，較佳為90%以上，更佳為95%以上。無機粒子的組成，則可藉由化學分析、發光分析等而求得。
氧化物，係例如：氧化矽、氧化鋁、氧化鋯、二氧化鈦、二氧化鈰、氧化鋅、氧化錫以及釔鋁石榴石(YAG)。
氮化物而言，可例舉如：氮化矽、氮化硼。
碳化物而言，可例舉如：碳化矽(SiC)、碳化硼、金剛石、石墨、富勒烯類。
硼化物而言，可例舉如：硼化鋯(ZrB2 )、硼化鉻(CrB2 )。
硫化物而言，可例舉如：硫化鋅、硫化鎘、硫化鈣、硫化鍶。
硒化物而言，可例舉如：硒化鋅、硒化鎘。
氧化物、氮化物、碳化物、硼化物、硫化物、硒化物，其中所含元素之部分可經其他元素所取代。作為氧化物中所含元素之部分經其他元素所取代者之例，可舉如：作為活化劑而含有鈰或銪之矽酸鹽或鋁酸鹽的螢光體。
金屬而言，可舉如：矽(Si)、鎳(Ni)、鎢(W)、鉭(Ta)、鉻(Cr)、鈦(Ti)、鎂(Mg)、鈣(Ca)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)。
無機粒子，經加熱處理時，能成為前述的氧化物、氮化物、碳化物、硼化物、硫化物、硒化物、金屬之材料，例如，可為聚矽氧烷(silicones)。聚矽氧烷係具有Si－O－Si的無機性結合之主要骨架，且於Si上含有有機取代基之構造的聚合物，如在500℃中進行加熱處理時，則成為氧化矽。
無機粒子，可使用上述之1種無機物，或此等混合物或經複合化者之任一種。由1種無機物所成之無機粒子較佳為氧化物，更佳為氧化矽所成。混合物而言，較佳為氧化矽粒子與氧化矽以外的氧化物粒子的組合，更佳為氧化矽粒子與二氧化鈦粒子的組合。經複合化者而言，可例舉如：於由氮化物所成粒子上具有氧化物者。
無機粒子，較佳為含有半導體層的成長時之遮罩材料，更佳為於其表面具有遮罩材料者。如於無機粒子表面存在有遮罩材料時，較佳為遮罩材料能覆蓋無機粒子表面的30%以上，更佳為能覆蓋50%以上。遮罩材料，係氧化矽、氧化鋯、二氧化鈦、氮化矽、氮化硼、鎢(W)、鉬(Mo)、鉻(Cr)、鈷(Co)、矽(Si)、金(Au)、鋯(Zr)、鉭(Ta)、鈦(Ti)、鈮(Nb)、鎳(Ni)、鉑(Pt)、釩(V)、鉿(Hf)、鈀(Pd)，而較佳為氧化矽。此等可以單獨或組合之方式使用。表面具有遮罩材料的無機粒子，係例如可於粒子表面藉由蒸鍍或濺鍍而覆蓋，或於粒子表面使化合物水解等之方法加以調製。
無機粒子之形狀，可為球狀(例如，剖面為圓、橢圓者)、板狀(例如，長度L與厚度T的長厚比L/T為5至100者。)、針狀(例如，幅寬W與長度L的比L/W為1.5至100者。)或不定形(包括各種形狀的粒子，就全體而言，形狀不齊。)，較佳為球狀。因而，無機粒子更佳為球狀氧化矽。球狀氧化矽而言，由於屬於單分散(monodisperse)，且容易取得粒徑較平均者之觀點而言，較佳為使用矽溶膠(colloidal silica)。矽溶膠係二氧化矽粒子於溶媒(水等)中經分散為膠體狀者，而可將矽酸鈉經離子交換之方法，將如原矽酸四乙酯(TEOS：tetraethylorthosilicate)等有機矽化合物經水解之方法而製得。又，無機粒子之平均粒徑通常為5nm以上，較佳為10nm以上，更佳為0.1 μ m以上，且通常為50 μ m以下，較佳為10 μ m以下，更佳為1 μ m以下。如含有平均粒徑在前述範圍之無機粒子時，則可得到成為能顯示高亮度之半導體發光元件之獨立基板。
又，無機粒子，係當使用所得獨立基板以製造半導體發光元件時，如設半導體發光元件的發光波長為λ(nm)，而無機粒子的平均粒徑為d(nm)時，則d/λ通常為0.01以上，較佳為0.02以上，更佳為0.2以上，而通常為100以下，較佳為30以下，更佳為3.0以下。
平均粒徑，係依離心沈降(centrifugal sedimentation)法所測定之體積平均粒徑。平均粒徑，可依離心沈降法以外的測定法，例如採用動態光散射(dynamic light scattering)法、庫爾特計數器(Coulter counter)法、雷射繞射(laser diffraction)法加以測定，惟在此情形，則加以校正並換算為依離心沈降法所測定之體積平均粒徑即可。例如，依離心沈降法及其他粒度測定法求出作為標準之粒子的平均粒徑，並算出此等之相關係數。相關係數，就粒徑相異的複數個標準粒子而言，較佳為算出對以離心沈降法所測定之體積平均粒徑之相關係數並經由製作校正曲線以求得。如使用校正曲線，即可從離心沈降法以外的測定法所得平均粒徑而求得體積平均粒徑。
無機粒子的配置，可依例如，將基板浸漬於含有無機粒子與介質之漿料(slurry)中之方法，或以將漿料塗佈或噴霧於基板後加以乾燥之方法而進行實施。介質係水、甲醇、乙醇、異丙醇、正丁醇、乙二醇、二甲基乙醯胺、甲基乙基酮、甲基異丁酮等，而較佳為水。塗佈作業較佳為使用旋轉塗佈法實施，如採用此法，則可使無機粒子的配置密度均勻。乾燥作業則可使用旋轉器(spinner)。
無機粒子對基板之覆蓋率(coverage)，可由依使用掃描式電子顯微鏡(SEM：scanning electron microscope)而從上面觀察配置無機粒子之基板表面時於測定視界內(面積S)之粒子數P、及粒子的平均粒徑d，並按下式求出。
覆蓋率(%)＝((d/2)2 ×π．P．100)/S
如無機粒子由1種無機物所成時，則無機粒子對基板之覆蓋率，通常為1%以上，較佳為30%以上，更佳為50%以上，而通常為95%以下，更佳為90%以下，又更佳為80%以下。
無機粒子，由於容易使半導體層進行磊晶成長並平坦化，因此，通常在基板上配置1層，例如，無機粒子的90%以上將配置為1層，惟如能使半導體層進行磊晶成長並使其平坦化，則可為2層以上，而可配置1種無機粒子至少2層，亦可將至少2種無機粒子分別加以單層配置。如依二氧化鈦粒子與二氧化矽粒子的組合方式，配置至少2種的無機粒子時，首先所配置之無機粒子(例如，二氧化鈦)對基板之覆蓋率，通常為1%以上，較佳為30%以上，而通常為95%以下，較佳為90%以下，更佳為80%以下。第2次以後所配置之無機粒子(例如，二氧化矽)對基板之覆蓋率，通常為1%以上，較佳為30%以上，更佳為50%以上，而通常為95%以下，較佳為90%以下，更佳為80%以下。
本發明之製造方法中，於步驟(a)所得者之上，再包含使半導體層成長之步驟(b)。
半導體層而言，係例如以Inx Gay Alz N(0≦x≦1，0≦y≦1，0≦z≦1，x＋y＋z＝1)表示之3至5族氮化物。半導體層可為1層亦可為2層以上者。
再者，半導體層可為形成翻光面(facet)構造者，或不會形成者之任一種，惟無機粒子的覆蓋率較高時，則會形成翻光面構造者較佳。而形成翻光面構造之半導體層，則容易使其平坦化。
在一邊形成翻光面構造並使半導體層成長時，3至5族氮化物半導體層的較佳組成，係依賴於無機粒子的粒徑，及配置狀態，惟無機粒子的覆蓋率高時，通常以高鋁(Al)組成者較佳。但，當嵌入層(embedding layer)係GaN，或係具有較翻光面構造的Al組成為低的Al組成之AlGaN層時，如3至5族氮化物半導體層的Al組成過高時，則嵌入層與翻光面構造之間所產生之晶格非匹配性(lattice unmatched)增大，以致基板上會發生龜裂或位錯的情形。
翻光面構造之Al組成，係由能製得無龜裂之結晶品質優異的結晶之觀點，因此，可依無機粒子的粒徑，配置狀態而加以調整，例如，無機粒子的覆蓋率在50%以上時，較佳為使以式：Ald Ga1 － d N[0<d<1]表示之翻光面構造成長，更佳為使以Ald Ga1 － d N[0.01≦d≦0.5](AlN混晶比在1.0%以上，50%以下者。)表示之翻光面構造成長。
翻光面成長溫度，通常為700℃以上，較佳為750℃以上，而通常為1000℃以下，較佳為950℃以下。當緩衝層在成長時，翻光面構造的成長溫度，較佳為在緩衝層的成長溫度與嵌入層的成長溫度之間。翻光面層可為1層亦可為2層以上。
成長，可依例如，有機金屬氣相磊晶(MOVPE)、分子束外延(MBE)、氫化物氣相磊晶(HVPE)等磊晶成長方法實施。
如依MOVPE使3至5族氮化物半導體層成長時，則依藉由載氣(carrier gas)而將下列3族原料及5族原料導入反應爐之方法實施即可。
3族原料係例如：如：三甲基鎵[(CH3 )3 Ga，以下簡稱TMG。]、三乙基鎵[(C2 H5 )3 Ga，以下簡稱TEG。]之以式：R1 R2 R3 Ga[在此，R1 、R2 、R3 表示低級烷基。]表示之三烷基鎵；如三甲基鋁[(CH3 )3 Al，以下簡稱TMa。]、三乙基鋁[(C2 H5 )3 Al，以下簡稱TEA。]、三異丁基鋁[(i－C4 H9 )3 Al]之以式：R1 R2 R3 Al[在此，R1 、R2 、R3 表示低級烷基。]表示之三烷基鋁；如：三甲基胺鋁烷(trimethylamine alane：TMAA)[(CH3 )3 N：AlH3 ]；如：三甲基銦[(CH3 )3 In，以下簡稱TMI。]、三乙基銦[(C2 H5 )3 In]之以式：R1 R2 R3 In[在此，R1 、R2 、R3 表示低級烷基。]表示之三烷基銦；如：從如氯化二乙基銦[(C2 H5 )2 InCl]之三烷基銦中，將1個至2個烷基取代為鹵原子者；如以氯化銦[InCl]之以式：InX[在此，X為鹵原子]表示之鹵化銦等。
此等可以單獨使用，亦可組合方式使用。
3族原料中，作為鎵源較佳為TMG，作為鋁源較佳為TMA，作為銦源較佳為TMI。
5族原料，可例舉如：氨、肼、甲基肼、1,1－二甲基肼、1,2－二甲基肼、第三丁胺、乙二胺等。此等可以單獨或組合使用。5族原料之中，較佳為氨、肼，而更佳為氨。
n型摻質(dopant)，可例舉如：Si、Ge(鍺)。作為n型摻質使用之原料，可例舉如：矽烷、二矽烷、鍺烷(germane)、四甲基鍺。
p型摻質，可例舉如：Mg、Zn、Cd(鎘)、Ca、Be(鈹)，較佳為Mg、Ca。作為p型摻質使用之Mg原料，可例舉如：雙環戊二烯基鎂[(C5 H5 )2 Mg]、雙甲基環戊二烯基鎂[(C5 H4 CH3 )2 Mg]、雙乙基環戊二烯基鎂[(C5 H4 C2 H5 )2 Mg]，而Ca原料，可例舉如：雙環戊二烯基鈣[(C5 H5 )2 Ca]及其衍生物，例如，雙甲基環戊二烯基鈣[(C5 H4 CH3 )2 Ca]、雙乙基環戊二烯基鈣[(C5 H4 C2 H5 )2 Ca]、雙全氟環戊二烯基鈣[(C5 F5 )2 Ca]；二－1－萘基鈣及其衍生物；乙炔鈣(calcium acetylide)及其衍生物，例如，雙(4,4－二氟－3－丁烯－1－基)鈣、雙苯基乙炔鈣。此等可以單獨或組合使用。
成長時的環境氣體及原料的載氣，可例舉如：氮、氫、氬、氦，而較佳為氫、氦。此等氣體可以單獨或組合使用。
反應爐，通常具備有從保管容器將原料供給於反應爐之給料管道(supply line)、及承受器(susceptor)。承受器，係加熱基板之用的裝置，並經置放於反應爐內。通常，為使半導體層均勻成長，通常作成藉由動力而使其旋轉之構造。承受器，係於其內部設置有如紅外線燈般的加熱裝置。藉由加熱裝置而經過供料管道供給於反應爐之原料即在基板上進行熱分解，以使半導體層在基板上進行氣相成長。經供給於反應爐之原料之中，未反應原料，通常從反應爐經過排氣管道而排出於外部，並送至排氣處理裝置。
3族原料係如：將鎵金屬與氯化氫氣體在高溫下經反應而生成之氯化鎵氣體、以及將銦金屬與氯化氫氣體在高溫下反應而生成之氯化銦氣體。
5族原料，可例舉：如氨。
載氣，可例舉：如氮、氫、氬、氦，以氫、氦為佳。此等可以單獨或組合使用。
如藉由MBE而使3至5族氮化物半導體層進行成長時，則可由載氣而將下述3族原料及5族原料導入前述反應爐之方法而實施。
3族原料，可例舉：如鎵(Ga)、鋁、銦(In)等金屬。
5族原料，可例舉：如氮或氨等氣體。
載體氣體，可例舉：氮、氫、氬、氦，較佳為氫、氦。此等可以單獨或組合使用。
步驟(b)中，通常，半導體層，係將不存在無機粒子之處作為成長領域而開始成長，接著形成翻光面構造。
步驟(b)中，可使半導體層表面加以平坦化，例如，可將藉由促進橫方向之成長，而在一邊形成翻光面構造一邊使半導體成長之結果所得基板的翻光面構造加以嵌入以使其平坦化。經如此之成長，而到達翻光面之位錯即往橫方向彎曲，結果無機粒子即埋沒於半導體層中而減少半導體層的晶體缺陷(crystal defect)。
又，依步驟(s1)而使緩衝層成長時，則在步驟(b)中，緩衝層即因作為載氣之氫氣，作為原料之氨所引起之蝕刻作用，而在緩衝層之中，於無機粒子與基板的領域形成氣隙。
於步驟(b)所形成之半導體層，其厚度通常為3 μ m以上，較佳為10 μ m以上，而通常為500 μ m以下，較佳為100 μ m以下，更佳為65 μ m以下，特佳為45 μ m以下。
本發明之製造方法，再包含去除基板之步驟(c)。
去除作業，祇要是能依從步驟(b)所得之半導體層合基板去除基板之方法實施即可，而可藉由如內部應力、外部應力等物理性手段，如蝕刻等化學性手段中之任一實施。
去除作業，係例如，為產生基板與半導體層的熱膨脹係數之差異所引起之熱應力(內部應力)，因此，依步驟(b)中使半導體層成長後加以冷卻之方法實施即可。
去除作業，可依研磨、雷射剝落(laser lift－off)實施。如按照此法，即經於半導體層之上貼合具有剛性之支撐基板後，再行研磨亦可。
又，去除作業，亦可依固定基板或半導體層後，對未經固定之另一方施加外力之方法實施。
本發明之製造方法中，可重複實施步驟(a)及(b)。作為步驟(a)而可實施配置無機粒子之副步驟(sub－process)(a1)、及接著配置其他無機粒子之副步驟(a2)。此時，於副步驟(a1)所用之無機粒子，係例如，為二氧化鈦，而於副步驟(a2)所用之無機粒子，係例如，為二氧化矽。
又，作為步驟(b)，亦可於步驟(a)所得者之上，實施使半導體層成長之步驟(b1)、及於所得半導體層之上使其他半導體層成長之步驟(b2)。如重複實施，即可製得適合於能顯現更高亮度之半導體發光元件之製造之獨立基板。
參考第4圖，就本發明之獨立基板之製造方法加以說明。
如第4圖(a)所示，於基板21表面21A上配置無機粒子23。無機粒子23的配置係如前述，可將基板21浸漬於介質(水、甲醇、乙醇、異丙醇、正丁醇、乙二醇、二甲基乙醯胺、甲基乙基酮、甲基異丁基酮等)中分散有無機粒子23之漿料中，並加以乾燥之方法，或將漿料塗佈或噴霧於基板21的表面21A，並加以乾燥之方法實施。
其次，按能嵌入經配置於基板21上之無機粒子23之方式，使3族至5族氮化物半導體磊晶成長於基板21上，以形成含有無機粒子之3至5族氮化物半導體層。無機粒子23，通常作為3至5族氮化物半導體的成長時的遮罩(mask)作用，而無機粒子23不存在之部分則成為成長領域21B。如第4圖(b)所示，為了3至5族氮化物半導體之磊晶成長而供給原料時，則3至5族氮化物半導體即從成長領域21B開始成長，一邊形成翻光面構造，一邊能嵌入無機粒子23之方式進行成長。如第4圖(c)表示，促進橫方向之成長並嵌入翻光面構造以使其平坦化，而使3至5族氮化物半導體層22B成長，以製得3至5族氮化物半導體層合基板22D。所得之3至5族氮化物半導體層合基板22D的晶體缺陷，則已大幅降低。
又，如第5圖所示，亦可將無機粒子24配置於3至5族氮化物半導體層合基板22B上之後，將無機粒子24作為遮罩以使3至5族氮化物半導體成長以形成3至5族氮化物半導體層25。3至5族氮化物半導體層25，可為非摻雜(non－doped)，亦可為摻雜有不純物者。
如於配置有無機粒子23之基板21上使3至5族氮化物半導體成長時，如第4圖(c)所示，於基板21與3至5族氮化物半導體層22C的界面附近存在有無機粒子23，詳言之，無機粒子23係經包含於3至5族氮化物半導體層22B中，而其一部分在基板21與3至5族氮化物半導體層22B的界面，與基板21相接觸。
於3至5族氮化物半導體層合基板22D中之基板21與3至5族氮化物半導體結晶層22B的結合力，係較不存在無機粒子23時的基板與3至5族氮化物半導體結晶層間的結合力為弱者。
如3至5族氮化物半導體層22C增厚時，則因基板21與3至5族氮化物半導體結晶層22B的熱膨脹係數等的差異所產生之內部應力，或外部應力，將容易集中性作用於基板21與3至5族氮化物半導體層22C間的界面。如第4圖(d)所示，例如，此等應力，將作為對兩者間的界面之應力(剪切應力等)發生作用。當應力較結合力為大時，基板21與3至5族氮化物半導體層22C間的界面或附近將破裂而去除基板21，結果可製獨立基板22。3至5族氮化物半導體層22C的厚度，通常為3μm以上，較佳為10μm以上，而通常為500μm以下，較佳為100μm以下，更佳為65μm以下，特佳為45μm以下。
如形成翻光面構造時，亦可於基板之上形成緩衝層，並於其上配置無機粒子。緩衝層，係例如InN(氮化銦)、AlN(氮化鋁)以及GaN(氮化鎵)的混晶(mixed crystal)，祇要是以式Inx Gay Alz N(x+y+z=1，0≦x≦1，0≦y≦1，0≦z≦1)表示之化合物即可。
茲參考第6圖，就包含形成緩衝層之步驟之獨立基板的製造方法加以說明。如第6圖(a)、(b)所示，於基板21上形成緩衝層26後，如第6圖(c)所示，於緩衝層26之上配置無機粒子23。
其次，按嵌入無機粒子23之方式，於緩衝層26上使3至5族氮化物半導體進行磊晶成長。如第6圖(d)所示，為3至5族氮化物半導體的磊晶成長起見而供給原料時，3至5族氮化物半導體一邊在形成翻光面構造之下一邊嵌入無機粒子23之方式開始成長，而如第6圖(e)所示，促進3至5族氮化物半導體的橫方向成長，並嵌入翻光面構造使其平坦化，以形成3至5族氮化物半導體層22B。又，如第7圖所示，可於3至5氮化物半導體層22B上形成其他3至5族氮化物半導體層25。接著，如第6圖(f)所示，因內部應力或外部應力而去除基板21，或去除基板21和緩衝層26(未在第6圖(f)中圖示)之兩者，結果可得獨立基板。
半導體發光元件
本發明之半導體發光元件，係包含有前述的獨立基板、傳導層、發光層以及電極者，通常具有雙異種構造(double hetero structure)，而於前述的獨立基板之上依序包含n型傳導層、發光層以及p型傳導層，且包含電極。
n型傳導層，係由例如，以式Inx Gay Alz N(x＋y＋z＝1，0≦x<1，0≦y≦1，0≦z<1)表示之3至5族氮化物所成n型接觸層(n－type contact layer)。n型接觸層，由降低半導體發光元件的操作電壓(operating voltage)之觀點而言，n型載體濃度為1×101 8 cm－ 3 以上，較佳為1×101 9 cm－ 3 以下。n型接觸層，由提高結晶性之觀點而言，In的量通常為5%以下(亦即，x為0.05以下)，較佳為1%以下，而Al的量通常為5%以下(亦即，z為0.05以下)，較佳為1%以下。更佳為n型接觸層係由GaN所成者。
發光層，係具有由以式Inx Gay Alz N(x＋y＋z＝1，0≦x<1，0<y≦1，0≦z<1)表示之障壁層、以及由以式Inx Gay Alz N(x＋y＋z＝1，0≦x<1，0<y≦1，0≦z<1)表示之井層(well layer)所成量子井構造(quantum well structure)。量子井構造，可為多重，亦可為單一。
p型傳導層，係例如以式Inx Gay Alz N(x＋y＋z＝1，0≦x<1，0<y≦1，0≦z<1)表示之由3至5族氮化物所成p型接觸層。p型接觸層，由降低半導體發光元件的操作電壓之觀點而言，p型載體濃度為5×101 5 cm－ 3 以上，較佳為1×101 6 cm－ 3 以上，5×101 9 cm－ 3 以下。
p型接觸層，由降低接觸電阻起見，Al的量，通常為5%以下(亦即，x為0.05以下)，較佳為1%以下。p型接觸層，較佳為由GaAlN、GaN，更佳為GaN所成。
電極，係n電極、p電極。n電極，係與n型接觸層相接觸，以選自例如，由Al、Ti以及V所成群中之至少1種元素作為主成分所含之合金或化合物，較佳為Al、TiAl、VAl。p電極係與p型接觸層接觸，例如，為NiAu、ITO。
半導體發光元件，可於n型半導體與發光層之間，含有由以式Inx Gay Alz N(x＋y＋z＝1，0≦x<1，0<y≦1，0≦z<1)表示之3至5族氮化物所成之層。此層可為單層，亦可為由組成或載體濃度相異的層所成之複數層。
又，半導體發光元件，可於發光層與p型接觸層之間，含有由以式Inx Gay Alz N(x＋y＋z＝1，0≦x<1，0<y≦1，0≦z<1)表示之3至5氮化物，較佳為AlGaN所成之層。AlGaN層，可為p型亦可為n型。如AlGaN層為n型時，載體濃度為1×101 8 cm－ 3 以下，較佳為1×101 7 cm－ 3 以下，更佳為5×101 6 cm－ 3 以下。
再者，半導體發光元件，可於p型接觸層與AlGaN層之間，含有由較AlGaN層之空間電荷密度(space charge density)低的以式Inx Gay Alz N(x＋y＋z＝1，0≦x<1，0<y≦1，0≦z<1)表示之氮化物所成之層。
如第1圖所示，半導體發光元件1，係於例如含有無機粒子23之3至5族氮化物獨立基板22之上，依序包含n型接觸層3、發光層4、p型接觸層5，而n電極6係經形成於n型接觸層3之上，而n電極7，係經形成於p型接觸層5之上。
n型接觸層3、發光層4、p型接觸層5之形成，可依MOVPE、HVPE、MBE等而實施，例如，如為MOVPE時，則可將獨立基板22置放於反應爐內，將前述有機金屬原料及需要時之摻質用原料在調節流量之下進行供給以使其成長後，進行加熱處理。例如，n型接觸層3的成長溫度，為850℃以上，1100℃以下，發光層4的成長溫度為600℃以上，1000℃以下，p型接觸層5的成長溫度則通常為800℃以上，1100℃以下。
實施例
茲藉由實施例而將詳細說明本發明內容，惟本發明並不因實施例而有所限定。
實施例1 [獨立基板之製造]
作為基板31，而採用將C面鏡面研磨(mirror lapping)之藍寶石。作為二氧化矽32的原料，而採用矽溶膠(日本觸媒(股)製，西荷斯達KE－W50(商品名)，平均粒徑550nm)。在此，元件符號係依據第8圖者。於旋轉器上，裝附基板31，並於其上塗佈經稀釋為10重量%之矽溶膠，並實施旋轉乾燥後，於基板31上配置二氧化矽粒子32。使用SEM觀察之結果，發現二氧化矽粒子係單一層，而二氧化矽粒子在基板31表面的覆蓋率為36%。
依照下述方式，藉由常壓MOVPE而實施3至5族氮化物半導體層之磊晶成長，以使含有二氧化矽粒子32之3至5族氮化物半導體層成長。
於1氣壓下，將承受器溫度作成485℃，載氣係採用氫氣，並供給載氣、氨以及TMG，以使厚度約500的GaN緩衝層33成長於基板31上。將承受器溫度作成900℃，並供給載氣、氨以及TMG，以使未經摻雜(undoped)GaN層34成長於GaN緩衝層33上。將承受器溫度作成1040℃並降低爐內壓力為1/4氣壓，並供給載氣、氨以及TMG以使未摻雜之GaN層34成長。然後，從1040℃冷卻至室溫，以製得含有二氧化矽粒子32之由3至5族氮化物半導體層所成之獨立基板(GaN單結晶，厚度：45 μ m)。分離係在基板31與二氧化矽粒子32之間(如第9圖所示，連結二氧化矽粒子32的下面部分之面)所發生者。
實施例2
除了採用經稀釋為13重量%之矽溶膠以外，其餘則與實施例1的[獨立基板之製造]同樣操作，製得獨立基板。二氧化矽在基板表面覆蓋率為55%。第10圖中表示配置有二氧化矽粒子之基板照片。在本例中，分離係在基板31與二氧化矽粒子32之間所發生者。
實施例3 [獨立基板之製造]
作為基板，而採用將C面經鏡面研磨之藍寶石。作為二氧化矽粒子的原料，則採用矽溶膠(日產化學工業(股)製，MP－1040(商品名)，平均粒徑100nm)。於旋轉器上，裝附基板，並於其上塗佈經稀釋為10重量%之矽溶膠，並實施旋轉乾燥後，於基板上配置二氧化矽粒子。二氧化矽粒子在基板表面的覆罩率為55%。
依照下述方式，藉由常壓MOVPE而實施3至5族氮化物半導體層之磊晶成長，以使含有二氧化矽粒子之3至5族氮化物半導體層成長。
於1氣壓下，將承受器溫度作成485℃，載氣係採用氫氣，並供給載氣、氨以及TMG，以使厚度約500的GaN緩衝層成長於基板上。將承受器溫度作成800℃，並供給載氣、氨、TMA以及TMG，以使未經摻雜AlGaN層成長於GaN緩衝層上。將承受器溫度作成1040℃並降低爐內壓力為1/4氣壓，並供給載氣、氨以及TMG以使未經摻雜GaN層成長。然後，從1040℃冷卻至室溫，以製得含有二氧化矽粒子之由3至5族氮化物半導體層所成獨立基板(GaN單結晶，厚度：12 μ m)。分離係在基板與二氧化矽粒子之間所發生者。
實施例4
除了採用經調節二氧化矽濃度為40重量%之矽溶膠(日產化學工業(股)製，MP－4540M(商品名)，平均粒徑450nm)，並使未經摻雜GaN層成長至40 μ m以外，其餘則依與實施例3的[獨立基板之製造方法]同樣操作，以製得含有二氧化矽粒子之由3至5族氮化物半導體層所成獨立基板(GaN單結晶，厚度：40 μ m)。本例中二氧化矽在基板表面的覆蓋率為71%。又，分離係在基板與二氧化矽粒子之間所發生者。
實施例5
作為基板，而採用將C面經鏡面研磨之藍寶石。作為無機粒子的原料，而採用二氧化鈦漿料(西愛化成(股)製，奈米科技(Nano Tek)TiO2 (商品名)，平均粒徑40nm，分散介質：水)及矽溶膠(日產化學工業(股)製，MP－1040(商品名)，平均粒徑100nm)。於旋轉器上，裝附基板，並於其上塗佈經稀釋為1重量%之二氧化鈦漿料，並實施旋轉乾燥後，於基板上配置二氧化鈦粒子。二氧化鈦粒子在基板表面的覆罩率為36%。再者，於其上塗佈經調節為40重量%之矽溶膠，並實施旋轉乾燥後，於基板上配置二氧化矽粒子。二氧化矽粒子在基板表面的覆蓋率為71%。
依照下述方式，藉由常壓MOVPE而實施3至5族氮化物半導體層之磊晶成長，以使含有二氧化矽粒子之3至5族氮化物半導體層成長。
於1氣壓下，將承受器溫度作成485℃，載氣係採用氮氣，並供給載氣、氨以及TMG，以使厚度約500的GaN緩衝層成長於基板上。將承受器溫度作成800℃，並供給載氣、氨、TMA以及TMG，以使未經摻雜AlGaN層成長於GaN緩衝層上。將承受器溫度作成1040℃並降低爐內壓力為1/4氣壓，並供給載氣、氨以及TMG以使厚度20 μ m之未經摻雜GaN層成長。然後，從1040℃冷卻至室溫，以製得含有二氧化鈦粒子及二氧化矽粒子之由3至5族氮化物半導體層所成獨立基板(GaN單結晶，厚度：20 μ m)。分離係在基板與無機粒子之間所發生者。
比較例
除了不實施二氧化矽粒子的配置以外，其餘則依與實施例1的[獨立基板之製造]同樣操作。本例中，3至5族氮化物半導體層並未從基板分離之下即裂開。
實施例6 [獨立基板之製造]
製造如第6圖所示之獨立基板。
作為基板21，而採用將C面經鏡面研磨之藍寶石。藉由常溫MOVPE而在1氣壓下，將承受器溫度作成485℃，載氣係採用氫氣，並供給載氣、氨以及TMG，以使厚度約60nm的GaN緩衝層26磊晶成長於基板21上。
從反應爐取出基板21，裝附於旋轉器上，並於該基板上塗佈將矽溶膠(日本觸媒(股)製，西荷斯達KE－W50(商品名)，平均粒徑550nm)稀釋為10重量%者，並實施旋轉乾燥後，於GaN緩衝層26上配置二氧化矽粒子23。使用SEM觀察之結果，二氧化矽粒子係單一層，而二氧化矽粒子在GaN緩衝層26表面的覆蓋率為36%。
將基板21置放於反應爐內，依照下述方式，藉由常壓MOVPE而實施3至5族氮化物半導體層之磊晶成長，以使含有二氧化矽粒子之3至5族氮化物半導體層22B成長。
於500托(Torr)下，將承受器溫度作成1020℃，載氣係採用氫氣，並供給載氣、氨4.0slm(每分鐘標準公升)以及TMG 20sccm(每分鐘標準立方厘米)75分鐘，並將承受器溫度作成1120℃，供給載氣、氨4.0slm以及TMG 35sccm 90分鐘，再者，在保持壓力500托下，將承受器溫度作成1080℃，載氣係採用氫氣，並供給載氣、氨4.0slm以及TMG 50sccm360分鐘，以使未經摻雜之GaN層22B成長。然後，從1080℃冷卻至室溫，以製得含有二氧化矽粒子23之由3至5族氧化物半導體層所成獨立基板(GaN單結晶，厚度：35 μ m)。分離係在基板21與二氧化矽粒子23的基板21側的部分之間所發生者。
比較例2
除未經配置二氧化矽粒子以外，其餘則實施與實施例4的[獨立基板之製造]之同樣操作。在本例中，半導體層22B未能從基板21分離。
實施例7
製作具有如第11圖所示之層構造之半導體發光元件。
[半導體發光元件用基板之製造]
於實施例1的[獨立基板之製造]中，在未經摻雜GaN層34的成長後，在不冷卻至室溫之下，於未經摻雜GaN層34之上，作為n型接觸層而使約3.5 μ m的摻雜有Si(doped)之GaN層35成長後，依照下述方式，使發光層37成長。使反應爐溫度降低為780℃，將氮氣作為載氣以使GaN層36成長後，使3nm的InGaN層37A、18nm的GaN層37B交互成長5次。於InGaN層37A之上使18nm的GaN層37C成長，以製得發光層37。
使Al組成0.05的摻雜有Mg之AlGaN層38成長25nm後，提高反應爐溫度為1040℃，並供給載氣、氨、TMG以及(C5 H4 C2 H5 )2 Mg(EtCp2 Mg)30分鐘，以成長150nm的摻雜有Mg之GaN層39。然後，將反應爐冷卻至室溫後，製得具有由含有二氧化矽粒子32之3至5族氮化物半導體層所成獨立基板和半導體層之3至5族氮化物半導體發光元件用基板40。分離係在基板31與二氧化矽粒子32的基板31側之間發生者。
[電極之形成]
藉由微影(photolithography)而於3至5族氮化物半導體發光元件用基板40的摻雜有Mg之GaN層39上形成p電極用圖型，並進行NiAu之真空蒸鍍後藉由剝離(lift－off)而形成電極圖型，實施熱處理後製得面積為3.14×10－ 4 cm2 之歐姆(ohmic)p型電極。藉由微影而形成遮罩圖型(mask pattern)，並實施乾式蝕刻(dry etching)以暴露摻雜有Si之GaN層35。去除遮罩後，藉由微影而於乾式蝕刻面上形成n電極用圖型，並實施A1之真空蒸鍍後藉由剝離而形成電極圖型以製得n電極。
[半導體發光元件之評價]
對所得半導體發光元件施加電壓，以基板狀態檢查發光特性。發光波長為440nm，而光輸出為10.2mW(順向電流20mA)。
比較例3
除未配置有二氧化矽粒子、及將半導體發光元件用基板藉由雷射剝離而去除基板以外，其餘則與實施例7的[半導體發光元件用基板之製造]之同樣操作製得半導體發光元件用基板後，再實施與[電極之形成]同樣操作，製得半導體發光元件。就半導體發光元件，在與實施例7的[半導體發光元件之評價]之同樣條件下評價之結果，發光波長為440nm，而光輸出為4.0mW(順向電流20mA)。
1．．．半導體發光元件
3．．．n型接觸層(n－type contact layer)
4．．．發光層(luminous layer)
5．．．p型接觸層(p－type contact layer)
6、7．．．電極
21、31．．．基板
21A、22A．．．表面
21B．．．成長領域
22．．．獨立基板
23、24、32．．．無機粒子
22B、25．．．3－5族氮化物半導體層
26．．．緩衝層
26B．．．氣隙(air gap)
33．．．GaN緩衝層
34．．．未摻雜GaN層
35．．．Si(矽)摻雜GaN層
36．．．GaN層
37．．．發光層
37A．．．InGaN層
37B．．．GaN層
37C．．．GaN層
38．．．Mg(鎂)摻雜AlGaN層
39．．．Mg摻雜GaN層
40．．．3－5族氮化物半導體發光元件用基板
101．．．金屬板
102．．．半導體發光元件用組件
第1圖表示半導體發光元件的構造概要。
第2圖表示裝附有支撐構件之獨立基板之例。
第3圖表示裝附有其他支撐構件之獨立基板之例。
第4圖(a)至(d)表示獨立基板之製造方法。
第5圖表示其他獨立基板之製造方法。
第6圖(a)至(f)表示包含形成緩衝層之步驟之獨立基板之製造方法。
第7圖表示包含形成緩衝層之步驟之其他獨立基板之製造方法。
第8圖表示進行將實施例1的半導體層與基板分離之步驟前之基板。
第9圖表示進行將實施例1的半導體層與基板分離之步驟後之獨立基板及基板。
第10圖係配置有實施例2的獨立基板之製造所得氧化矽粒子之基板表面的照片。
第11圖表示半導體發光元件的構造。
1．．．半導體發光元件
3．．．n型接觸層(n－type contact layer)
4．．．發光層(luminous layer)
5．．．p型接觸層(p－type contact layer)
6、7．．．電極
22．．．獨立基板
23．．．無機粒子

Claims (27)

  1. 一種獨立基板，係包含有半導體層及無機粒子，半導體層之厚度為3μm以上，500μm以下，而無機粒子係包含於半導體層中。
  2. 如申請專利範圍第1項之獨立基板，其中，該半導體層係在無機粒子以外的部分，含有金屬氮化物。
  3. 如申請專利範圍第1項之獨立基板，其中，該無機粒子含有選自氧化物、氮化物、碳化物、硼化物、硫化物、硒化物以及金屬所成之群中之至少1種。
  4. 如申請專利範圍第3項之獨立基板，其中，該無機粒子含有氧化物。
  5. 如申請專利範圍第4項之獨立基板，其中，該氧化物係選自二氧化矽、氧化鋁、氧化鋯、二氧化鈦、二氧化鈰、氧化鎂、氧化鋅、氧化錫以及釔鋁石榴石所成之群中之至少1種。
  6. 如申請專利範圍第5項之獨立基板，其中，該氧化物係二氧化矽。
  7. 如申請專利範圍第1項之獨立基板，其中，該無機粒子含有半導體層的成長時之遮罩材料。
  8. 如申請專利範圍第7項之獨立基板，其中，該無機粒子係於其表面具有遮罩材料。
  9. 如申請專利範圍第7項之獨立基板，其中，該遮罩材料係選自二氧化矽、氧化鋯、二氧化鈦、氮化矽、氮化硼、W(鎢)、Mo(鉬)、Cr(鉻)、Co(鈷)、Si(矽)、Au(金)、Zr(鋯)、Ta(鉭)、Ti(鈦)、Nb(鈮)、Pt(鉑)、V(釩)、Hf(鉿)、以及 Pd(鈀)所成之群中之至少1種。
  10. 如申請專利範圍第1項之獨立基板，其中，該無機粒子之形狀為球狀、板狀、針狀或不定形者。
  11. 如申請專利範圍第10項之獨立基板，其中，該無機粒子之形狀為球狀。
  12. 如申請專利範圍第1項之獨立基板，其中，該無機粒子之平均粒徑為5nm以上50μm以下。
  13. 一種獨立基板之製造方法，依序包含下列步驟(a)至(c)，(a)於基板上配置無機粒子之步驟，(b)使厚度為3μm以上，500μm以下之半導體層成長之步驟，(c)將該半導體層與基板分離之步驟。
  14. 一種獨立基板之製造方法，依序包含下列步驟(s1)、(a)、(b)以及(c)，(s1)於基板上使緩衝層成長之步驟，(a)於緩衝層上配置無機粒子之步驟，(b)使半導體層成長之步驟，(c)將半導體層與基板分離之步驟。
  15. 如申請專利範圍第13項或第14項之方法，其中，該基板係選自藍寶石、SiC、Si、MgAl2 O4 、LiTaO3 、ZrB2 以及CrB2 所成之群中之至少1種。
  16. 如申請專利範圍第13項或第14項之方法，其中，該無機粒子含有選自氧化物、氮化物、碳化物、硼化物、硫化物、硒化物以及金屬所成之群中之至少1種。
  17. 如申請專利範圍第16項之方法，其中，該無機粒子含 有氧化物。
  18. 如申請專利範圍第17項之方法，其中，該氧化物係選自二氧化矽、氧化鋁、氧化鋯、二氧化鈦、二氧化鈰、氧化鎂、氧化鋅、氧化錫以及釔鋁石榴石所成群中之至少1種。
  19. 如申請專利範圍第18項之方法，其中，該氧化物係二氧化矽。
  20. 如申請專利範圍第13項或第14項之方法，其中，該無機粒子之形狀為球狀、板狀、針狀或不定形者。
  21. 如申請專利範圍第20項之方法，其中，該無機粒子之形狀為球狀者。
  22. 如申請專利範圍第13項或第14項之方法，其中，該無機粒子之平均粒徑為5nm以上50μm以下。
  23. 如申請專利範圍第13項或第14項之方法，其中，該半導體層，係以Inx Gay Alz N(0≦x≦1，0≦y≦1，0≦z≦1，x+y+z=1)表示之3至5族氮化物。
  24. 如申請專利範圍第13項或第14項之方法，其中，該步驟(a)包含配置無機粒子之副步驟(a1)、以及接下來的配置其他無機粒子之副步驟(a2)。
  25. 如申請專利範圍第24項之方法，其中，副步驟(a1)中所用之無機粒子，係由二氧化鈦所成。
  26. 如申請專利範圍第24項之方法，其中，副步驟(a2)中所用之無機粒子，係由二氧化矽所成。
  27. 一種半導體發光元件，係包含有申請專利範圍第1項之獨立基板、及傳導層、發光層以及電極者。
TW095109426A 2005-03-22 2006-03-20 獨立基板、其製造方法，以及半導體發光元件 TWI415288B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005081358 2005-03-22
JP2005145465 2005-05-18
JP2005156172 2005-05-27

Publications (2)

Publication Number Publication Date
TW200644288A TW200644288A (en) 2006-12-16
TWI415288B true TWI415288B (zh) 2013-11-11

Family

ID=37023871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095109426A TWI415288B (zh) 2005-03-22 2006-03-20 獨立基板、其製造方法，以及半導體發光元件

Country Status (6)

Country Link
US (1) US20090008652A1 (zh)
KR (1) KR20070116121A (zh)
DE (1) DE112006000654T5 (zh)
GB (1) GB2438567B (zh)
TW (1) TWI415288B (zh)
WO (1) WO2006101225A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
CN101283456B (zh) * 2005-09-29 2010-10-13 住友化学株式会社 Ⅲ-ⅴ族氮化物半导体的制造方法和发光器件的制造方法
KR100966367B1 (ko) * 2007-06-15 2010-06-28 삼성엘이디 주식회사 반도체 발광소자 및 그의 제조방법
DE102007029576A1 (de) * 2007-06-26 2009-01-08 Evonik Degussa Gmbh Verfahren zur Herstellung von folienartigen Halbleiterwerkstoffen und/oder elektronischen Elementen durch Urformen und/oder Beschichtung
KR101009203B1 (ko) * 2009-04-13 2011-01-19 인하대학교 산학협력단 재사용 가능한 질화갈륨기판을 구비하는 질화갈륨계 발광 다이오드장치의 질화갈륨기판 분리방법
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
KR101125397B1 (ko) 2009-10-20 2012-04-02 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8686398B2 (en) * 2012-03-02 2014-04-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR102015914B1 (ko) 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
CN103730545A (zh) * 2013-12-26 2014-04-16 广州有色金属研究院 一种AlGaN基垂直结构深紫外LED的制造方法
TWI728846B (zh) * 2020-06-19 2021-05-21 錼創顯示科技股份有限公司 發光半導體結構及發光半導體基板
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197825A1 (en) * 2001-03-27 2002-12-26 Akira Usui Semiconductor substrate made of group III nitride, and process for manufacture thereof
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
TW546850B (en) * 2000-08-18 2003-08-11 Showa Denko Kk Manufacturing method for crystallization of group III nitride semiconductor, manufacturing method for gallium nitride compound semiconductor, gallium nitride compound semiconductor, gallium nitride compound semiconductor light emitting elements and light
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
TW200501239A (en) * 2003-06-06 2005-01-01 Soitec Silicon On Insulator A method of preparation of an expitaxial substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9600469D0 (en) * 1996-01-10 1996-03-13 Secr Defence Three dimensional etching process
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4470237B2 (ja) * 1998-07-23 2010-06-02 ソニー株式会社 発光素子，発光装置および表示装置並びに発光素子の製造方法
US6228538B1 (en) * 1998-08-28 2001-05-08 Micron Technology, Inc. Mask forming methods and field emission display emitter mask forming methods
JP2000196192A (ja) * 1998-12-24 2000-07-14 Sony Corp 微粒子構造体および発光素子ならびに微粒子構造体の製造方法
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6683327B2 (en) * 2001-11-13 2004-01-27 Lumileds Lighting U.S., Llc Nucleation layer for improved light extraction from light emitting devices
JP3700664B2 (ja) * 2002-03-22 2005-09-28 昭和電工株式会社 リン化硼素系半導体層、その製造方法、半導体素子
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
CN101061571B (zh) * 2004-11-24 2010-05-05 住友化学株式会社 半导体层叠基板、其制造方法以及发光元件
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
TW546850B (en) * 2000-08-18 2003-08-11 Showa Denko Kk Manufacturing method for crystallization of group III nitride semiconductor, manufacturing method for gallium nitride compound semiconductor, gallium nitride compound semiconductor, gallium nitride compound semiconductor light emitting elements and light
US20020197825A1 (en) * 2001-03-27 2002-12-26 Akira Usui Semiconductor substrate made of group III nitride, and process for manufacture thereof
TW200501239A (en) * 2003-06-06 2005-01-01 Soitec Silicon On Insulator A method of preparation of an expitaxial substrate

Also Published As

Publication number Publication date
GB0718722D0 (en) 2007-11-07
GB2438567B (en) 2010-06-23
US20090008652A1 (en) 2009-01-08
DE112006000654T5 (de) 2008-04-03
WO2006101225A1 (ja) 2006-09-28
TW200644288A (en) 2006-12-16
KR20070116121A (ko) 2007-12-06
GB2438567A (en) 2007-11-28

Similar Documents

Publication Publication Date Title
TWI415288B (zh) 獨立基板、其製造方法，以及半導體發光元件
TWI426620B (zh) 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP5307975B2 (ja) 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
CN101061571B (zh) 半导体层叠基板、其制造方法以及发光元件
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
US20090236629A1 (en) Sustrate and Semiconductor Light-Emitting Device
US8097891B2 (en) Group III nitride semiconductor light emitting device and method for producing the same
EP2568512A1 (en) Nitrogen compound semiconductor light emitting element and manufacturing method thereof
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
WO2006123540A1 (ja) ３－５族窒化物半導体積層基板、３－５族窒化物半導体自立基板の製造方法、及び半導体素子
TW200814369A (en) III nitride compound semiconductor laminated structure
JP2006352079A (ja) 自立基板、その製造方法及び半導体発光素子
US7601979B2 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
JP2007001855A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP4749803B2 (ja) 半導体積層基板およびその製造方法
JP2008166393A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI360234B (en) Production method of group iii nitride semiconduct
WO2008023617A1 (en) Semiconductor device manufacturing method
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2009516377A (ja) シリコン基板上に高品質の半導体発光デバイスを製造するための方法
JP2005142415A (ja) ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
JP2007123858A (ja) ３−５族窒化物半導体の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees