CN110707194A - Iii族氮化物半导体发光二极管及其制造方法 - Google Patents

Iii族氮化物半导体发光二极管及其制造方法 Download PDF

Info

Publication number
CN110707194A
CN110707194A CN201910597139.1A CN201910597139A CN110707194A CN 110707194 A CN110707194 A CN 110707194A CN 201910597139 A CN201910597139 A CN 201910597139A CN 110707194 A CN110707194 A CN 110707194A
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
group iii
layer
ramo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910597139.1A
Other languages
English (en)
Inventor
大野启
山下贤哉
石桥明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of CN110707194A publication Critical patent/CN110707194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Led Device Packages (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Electromagnetism (AREA)

Abstract

本发明提供一种III族氮化物半导体发光二极管及其制造方法。该发光二极管是光提取效率提高了的III族氮化物半导体发光二极管，包括：主要由通式RAMO4所表示的单晶体(通式中，R表示从Sc、In、Y及镧系元素中选择的一个或多个三价元素，A表示从Fe(III)、Ga及Al中选择的一个或多个三价元素，M表示从Mg、Mn、Fe(II)、Co、Cu、Zn及Cd中选择的一个或多个二价元素)构成的RAMO4层；以及层叠于所述RAMO4层的层叠体。所述层叠体至少包括包含III族氮化物半导体的发光层，所述RAMO4层中，相较于与所述层叠体之间的边界面，所述层叠体的相反侧的面的平坦度更低。

Description

III族氮化物半导体发光二极管及其制造方法
技术领域
本发明涉及III族氮化物半导体发光二极管及其制造方法。
背景技术
以氮化镓(GaN)为代表的III族氮化物系化合物半导体(在本说明书中，也称作“III族氮化物半导体”)作为发光二极管(LED)、激光二极管(LD)、功率器件等新器件的材料而备受关注。III族氮化物半导体是通式表示为InxGayAl1-x-yN(0≤x≤1、0≤y≤1、x+y≤1)，包含III族元素的铟(In)、镓(Ga)、及铝(Al)、和V族元素的氮(N)的化合物半导体。
以往，作为主要由III族氮化物半导体构成的器件的制作基板，使用蓝宝石或Si等的异种基板。然而，在这些异种基板上制作的III族氮化物半导体薄膜的位错密度较高，无法发挥III族氮化物半导体原有的物性的潜力。因此，可提供位错密度较低的III族氮化物半导体的GaN基板已被产品化。但是，仍然存在以下问题：得到的III族氮化物半导体的位错密度或基板的晶体取向的偏差较大，并且GaN基板价格高。
目前，氮化物系的LED中主要存在：使用蓝宝石基板作为基底基板的LED、和使用GaN基板作为基底基板的LED。Si基板不使LED的发光波长透射，因此基本上不被用于LED用途。关于最普遍使用的蓝宝石基板，基板为绝缘性，并且热导率不高。因此，如图8所示，一般会采用如下的倒装芯片结构(例如，专利文献1)：在蓝宝石基板801上配置包括发光层的III族氮化物半导体的层叠体820，并且在其一面上配置p侧电极807和n侧电极806。
专利文献1：日本专利第4118370号公报
发明内容
然而，在使用了以往的蓝宝石基板的倒装芯片型的LED中也存在问题。在图8所示那样的LED800中，通过蓝宝石基板801将从发光层射出的光向外部提取。然而，由于包含III族氮化物半导体的层叠体820与蓝宝石基板801的折射率之差，而在层叠体820与蓝宝石基板801之间的边界面产生反射。另外，在蓝宝石基板801与空气或与相邻于蓝宝石基板801而配置的荧光体层(未图示)之间的边界面也发生反射，光提取效率降低。
本发明解决上述那样的问题，其目的在于，提供在采用倒装芯片结构的同时，光提取效率良好的III族氮化物半导体发光二极管。
本发明提供以下的III族氮化物半导体发光二极管。
该III族氮化物半导体发光二极管是倒装芯片型的III族氮化物半导体发光二极管，其包括：主要由通式RAMO4所表示的单晶体(通式中，R表示从由Sc、In、Y、以及镧系元素构成的组中选择的一个或多个三价元素，A表示从由Fe(III)、Ga、以及Al构成的组中选择的一个或多个三价元素，M表示从由Mg、Mn、Fe(II)、Co、Cu、Zn、以及Cd构成的组中选择的一个或多个二价元素)构成的RAMO4层；以及层叠于所述RAMO4层的层叠体，所述层叠体至少包括包含III族氮化物半导体的发光层，所述RAMO4层中，相较于与所述层叠体之间的边界面，所述层叠体的相反侧的面的平坦度更低。
本发明还提供以下的III族氮化物半导体发光二极管的制造方法。
该III族氮化物半导体发光二极管的制造方法包括以下工序：在主要由通式RAMO4所表示的单晶体(通式中，R表示从由Sc、In、Y、以及镧系元素构成的组中选择的一个或多个三价元素，A表示从由Fe(III)、Ga、以及Al构成的组中选择的一个或多个三价元素，M表示从由Mg、Mn、Fe(II)、Co、Cu、Zn、以及Cd构成的组中选择的一个或多个二价元素)构成的RAMO4基板上，形成至少包括包含III族氮化物半导体的发光层的层叠体的层叠体形成工序，；以及在所述层叠体形成工序后，在保留所述RAMO4基板的一部分的同时，将所述RAMO4基板的大部分从所述层叠体上剥离，而形成在与所述层叠体之间的边界面相反侧的面上具有表面凹凸的RAMO4层的剥离工序。
根据本发明的倒装芯片型的III族氮化物半导体发光二极管，能够从光提取面侧、即RAMO4层侧高效地提取光。
附图说明
图1是本发明的实施方式1中的III族氮化物半导体发光二极管的示意图。
图2的(a)～(i)是表示本发明的实施方式1中的III族氮化物半导体发光二极管的制造流程的示意图。
图3是使用RAMO4基板且设为以往的结构的III族氮化物半导体发光二极管的示意图。
图4是使用RAMO4基板且设为以往的结构的III族氮化物半导体发光二极管的变形例的示意图。
图5是本发明的实施方式2中的III族氮化物半导体发光二极管的示意图。
图6的(a)～(i)是表示本发明的实施方式2中的III族氮化物半导体发光二极管的制造流程的示意图。
图7是本发明的实施方式1、实施方式2、以及以往的结构的III族氮化物半导体发光二极管的电流-光输出特性。
图8是表示专利文献1中记载的以往的III族氮化物半导体发光二极管的图。
图9是ScAlMgO4的晶体结构的示意图。
附图标记说明
100、300、400、500、800III族氮化物半导体发光二极管(LED)
101a、即1、401、501a RAMO4基板(ScAIMgO4基板)
101、501 RAMO4层(ScAlMgO4层)
102、502n型III族氮化物半导体层
103发光层
104p型III族氮化物半导体层
105保护膜
106、806n侧电极(n侧欧姆电极)
107、807p侧电极(p侧欧姆电极)
108焊盘电极
109子台座侧电极
110子台座基板
120、820层叠体
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
(实施方式1)
图1是表示本发明的实施方式1中的倒装芯片型的III族氮化物半导体发光二极管(以下，仅称作“LED”)100的概略剖面图。如图1所示，本实施方式的LED100具有：以(0001)面为主面的RAMO4层(ScAlMgO4层)101、和将n型III族氮化物半导体层102、发光层103、以及p型III族氮化物半导体层104层叠而成的层叠体120。另外，本实施方式的LED100还包括：由绝缘膜构成的保护膜105、与上述的n型III族氮化物半导体层102电连接的n侧欧姆电极106、与上述的p型III族氮化物半导体层104电连接的p侧欧姆电极107、与n侧欧姆电极106及p侧欧姆电极107相邻地配置的焊盘电极108和子台座(sub-mount)侧电极109、子台座基板110等。但是，不限定于这些结构，也可以还具有其他结构。另外，也可以省略它们中的任意的结构。
如在后述的制造方法中详细说明的那样，RAMO4层(ScAlMgO4层)101是用于制作LED100的基底基板的一部分，是相较于与层叠体120之间的边界面侧的面，相反侧的面的平坦度更低的层。此外，关于平坦度，可以通过原子力显微镜(AFM)、触针式表面粗糙度仪、激光式三维形状测定器或剖面SEM(扫描电子显微镜)观察等，来评价与层叠体120之间的边界面侧的平坦度、以及相反侧的面的平坦度。
在本实施方式中，使用ScAlMgO4作为RAMO4。如图9所示那样，ScAlMgO4是具有空间群R-3m的六方晶(三方晶)系的晶体结构的物质。包含该ScAlMgO4的基板的由{(GaN的晶格常数-ScAlMgO4的晶格常数)/GaN的晶格常数}表示的c面的与GaN的晶格失配较小，为-1.5％。因此，作为可期待与以往相比缺陷较少的高品质的III族氮化物半导体的层叠的基板而受到关注。通过本申请发明人的研究得知，相较于与GaN的晶格失配非常大的、该晶格失配为16％的c面蓝宝石(Al2O3)，能够将位错密度降低至约1/5左右的5×107cm-2，从晶体品质的观点来看也能够实现较高效的LED。另外，已知ScAlMgO4在c面方向上存在劈开性，能够利用与层叠体120(GaN)的热膨胀系数之差，来使ScAlMgO4自发地剥离。因此，适于实现低成本工艺，这一点在后面进行详述。
另一方面，上述层叠体120只要至少包括发光层103即可，但在本实施方式中，n型III族氮化物半导体层102、发光层103、以及p型III族氮化物半导体层104按照该顺序层叠，且都是主要由III族氮化物半导体构成的。
在本实施方式中，将“III族氮化物半导体”设为主要由GaN、AlN、以及InN中的任意一个、或由它们混合而成之物构成的结构体。发光层103可以是单层的体(bulk)层，也可以是量子阱结构那样的多层结构。另外，n型III族氮化物半导体层102主要由与发光层103相比带隙较大的n型III族氮化物半导体构成。另一方面，p型III族氮化物半导体层104主要由与发光层103相比带隙较大的p型III族氮化物半导体构成。n型III族氮化物半导体层102及p型III族氮化物半导体层104以夹着发光层103的方式相对地配置。
另外，关于保护膜105、n侧欧姆电极106、p侧欧姆电极107、焊盘电极108和子台座侧电极109、子台座基板110等，可以设为与公知的LED的各部件相同的材料或结构。
图2的(a)～图2的(i)示出制造本实施方式的倒装芯片型LED的工艺流程。参照本图，对本实施方式的LED的制造方法进行详述。
层叠体形成工序
首先，如图2的(a)所示，准备以(0001)面为主面的ScAlMgO4基板101a。ScAlMgO4基板101a也可以是主面相对于(0001)面倾斜0°～10°左右的偏角基板。
接着，如图2的(b)所示，在ScAlMgO4基板101a上，使用HVPE法(Hydride VaporPhase Epitaxy：氢化物气相生长法)或者OVPE(Oxide Vapor Phase Epitaxy：氧化物气相生长法)、MOCVD法(Metal Organic Chemical Vapor Deposition：有机金属气相生长法)等气相生长法进行晶体生长，来形成包括n型III族氮化物半导体层102、发光层103、以及p型III族氮化物半导体层104的层叠体120。以下，在本实施方式中，设为使用MOCVD法进行晶体生长。
作为III族原料，可以使用三甲基镓(TMG)、三甲基铟(TMI)、三甲基铝(TMA)等，作为V族原料，可以使用氨(NH3)气。另外，作为晶体生长时的载气，可以使用氢(H2)或氮(N2)。另外，在本实施方式中，使用甲硅烷(SiH4)作为形成n型III族氮化物半导体层时的n型的施主杂质，使用二茂镁(Cp2Mg)作为形成p型III族氮化物半导体层时的p型的受主杂质。
可以如以下那样地形成层叠体120。首先，将ScAlMgO4基板导入到MOCVD炉内，以约1000℃在氢气环境中进行热清洁10分钟。由此能除掉在ScAlMgO4基板表面附着的碳系的污物等。之后，降温到500℃，使非晶状的低温缓冲层(本实施方式中为包含GaN的层(未图示))堆积约50nm。能够通过晶体生长时间、生长温度、以及供给的III族原料的比率，来调整缓冲层的膜厚。
在缓冲层形成后，使ScAlMgO4基板101a的温度再次升温到约1000℃，使缓冲层再结晶化，形成用于主生长的晶核。之后，以1000℃～1100℃形成n型GaN层作为n型III族氮化物半导体层102。在本实施方式中，将条件设为生长温度1050℃、生长率10μm/h、V/III比200，形成厚度为50μm的n型GaN层。作为n型掺杂剂，使用N2稀释SiH4(10ppm)，将Si掺杂1×1018cm-3左右。这时，也可以出于提高晶体品质的目的而将生长初期的10μm左右设为无掺杂。
接着，层叠由包含InGaN的量子阱结构构成的发光层103(GaN)。之后，形成将镁(Mg)掺杂1×1019cm-3而成的p型GaN层，作为p型III族氮化物半导体层104。由此，制作PN接合型的LED结构层叠体120。此外，也可以在发光层103与n型III族氮化物半导体层102之间的边界面、和发光层103与p型III族氮化物半导体层104之间的边界面上，分别插入无掺杂的GaN层作为连接层(未图示)。通过使发光层103与n型III族氮化物半导体层102以及p型III族氮化物半导体层104在空间上分离，能够期待发光层103的高品质化及发光的高效化。另外，也可以在层叠体120的最表面上，进一步层叠将Mg掺杂1×1020cm-3而成的p型GaN层(未图示)作为接触层。由此能够期待p侧接触电阻的减少。
剥离工序
在本实施方式中，如图2的(c)所示，能够在基于MOCVD法的晶体生长后的降温时，使ScAlMgO4基板101a的大部分从层叠体120自发地剥离。该工艺利用了以下特性：通过GaN的a轴方向的热膨胀系数(5.6×10-6K-1以下)与ScAlMgO4的a轴方向的热膨胀系数(6.9×10-6K-1以下)之差，随着降温而产生应力，并且，ScAlMgO4具有c面劈开性。在该工艺中，在GaN/ScAlMgO4边界面附近自发产生ScAlMgO4的劈开。
为了不因剥离时的冲击而在LED的氮化物半导体层(上述的层叠体120)产生裂开或裂缝等，需要促进自发的剥离，并且需要使n型III族氮化物半导体层102的厚度充分厚以使其具有强度。通过本申请发明人的研究得知，只要与ScAlMgO4基板101a相邻的n型III族氮化物半导体层102的厚度至少为50μm，则能够不使n型III族氮化物半导体层损坏而进行剥离。膜的强度是层越厚则越强，因此希望n型III族氮化物半导体层102的厚度至少为50μm以上，更优选为100μm以上。由于ScAlMgO4基板101a的劈开是在ScAlMgO4基板101a中产生的，因此在n型III族氮化物半导体层102的一侧的面上存留有薄膜状的ScAlMgO4层101。
在是以往利用的蓝宝石基板的情况下，没有c面劈开性。因此，在想要使蓝宝石基板剥离的情况下，可以考虑施加热应力来使其劈开。然而，若施加热应力，则容易为了缓和该应力而在层叠体上产生裂开或裂缝。特别地，如果是n型III族氮化物半导体层的厚度较厚的LED结构，则在n型III族氮化物半导体层中容易产生裂开或裂缝，无法作为LED来使用。因此，在是蓝宝石基板的情况下，大多通过将n型III族氮化物半导体层的厚度抑制得较薄，来减少残留热应力量。
此外，在本实施方式中，在上述的层叠体形成工序中，通过利用MOCVD法进行的晶体生长，来制作层叠体120。然而，也能够在通过HVPE法层叠厚膜的n型III族氮化物半导体层102之后，将通过MOCVD法进行的发光层103的培育分为两次在不同的装置中实施。但在该情况下，包含多次升温降温的工艺，因此需要一种工艺设计，使得由于热应力的产生导致的ScAlMgO4基板101a的剥离不会在剥离工序以外的工序中产生。
另一方面，若准备具备有机金属化合物原料(MO原料)、Ga原料、以及HCl气体的全部的MO-HVPE设备，则也能够通过一次的培育来制作LED结构(层叠体120)。在该情况下，希望将n型III族氮化物半导体层的厚度设为100μm至200μm左右。
器件形成工序
接着，对器件的形成工序进行详述。首先，如图2的(d)所示，通过光刻将层叠体120中的形成n侧电极106的区域图案化(patterning)。具体而言，通过干式蚀刻，来将p型III族氮化物半导体层104、发光层103、n型III族氮化物半导体层102的一部分除去。可以将干式蚀刻设为使用Cl2或BCl3等氯系气体的ICP干式蚀刻等。
之后，在层叠体120的表面侧整体，如图2的(e)所示，通过等离子体CVD来对包含SiO2的保护膜105进行成膜。保护膜的成膜也能够通过常压CVD或溅射成膜来进行。保护膜105的厚度只要能够充分地确保绝缘即可，优选为100nm～500nm左右，在本实施方式中设为200nm。
接着形成n侧欧姆电极106。具体而言，在通过光刻将保护膜105图案化后，通过利用缓冲氢氟酸(BHF)溶液进行的湿式蚀刻来除去保护膜105。然后，如图2的(f)所示，在n型III族氮化物半导体层102的一部分露出的表面上，形成包含Ti/Al/Au的n侧欧姆电极106。
接下来，同样地在通过光刻进行的图案化和利用BHF进行的湿式蚀刻后，在p型III族氮化物半导体层104一部分露出的区域，形成包含Ag/Ti/Au的p侧欧姆电极107。在是倒装芯片型的LED的情况下，p侧电极优选使用反射率较高的材料，经常使用以Ag为主的材料，但在是Ag单体的情况下，在耐热性和耐蚀性上存在问题。因此，也可以使用加入了微量的添加物的Ag合金。
接着，如图2的(g)所示，在n侧欧姆电极106及p侧欧姆电极107上通过镀Au来形成焊盘电极108。优选Au镀层(焊盘电极108)的厚度为10μm以上且100μm以下，在本实施方式中设为20μm。
最后，通过切割而分割为LED芯片，如图2的(h)及图2的(i)所示，与预先将子台座侧电极109形成为图案状而成的子台座基板110进行接合(bonding)，从而能够制作倒装芯片型的LED器件100。
关于III族氮化物半导体发光二极管
如上所述，在本实施方式中，在上述的层叠体形成工序中，通过将n型III族氮化物半导体层厚度设为50μm以上以使其具有强度，从而能够在剥离工序中使ScAlMgO4基板101a自身自发地劈开，能够将其大部分剥离。这时，劈开容易在应力最集中的边界面附近产生，因此在本实施方式中，在距ScAlMgO4基板101a与n型III族氮化物半导体层102之间的边界面较近的地方产生。而且，薄膜状的ScAlMgO4层101存留于n型III族氮化物半导体层102上。存留的ScAlMgO4层101的膜厚为数nm～数μm左右，劈开不是以完全的单一面的方式产生的。因此，在ScAlMgO4层101表面上存在少量的表面凹凸。因此，剥离后存留的ScAlMgO4层101的表面平坦性(平坦度)、比ScAlMgO4层101与n型III族氮化物半导体层102之间的边界面侧的平坦性低。此外，如前述那样，能够通过AFM、触针式表面粗糙度仪、激光式三维形状测定器、或剖面SEM观察等，来确定表面凹凸。在本实施方式中，在相对于基准长度L，算术平均粗糙度Ra为L/100以上的情况下视为具有表面凹凸。例如，在相对于L＝10μm，Ra>0.1μm的情况下，或相对于L＝1μm，Ra>10nm的情况下，可以说存在表面凹凸。而且，本申请发明人发现：ScAlMgO4层101的平坦性低、以及层厚的薄度对于提高LED100的光提取效率是有效的。
图3是使用ScAlMgO4基板，制作具有与以往相同的结构的LED300时的概略剖面图。关于该LED300，是通过将n型III族氮化物半导体层102的厚度减薄为5μm左右，减小膜应力的总量，从而不使ScAlMgO4基板301剥离而制作LED。
在是这样的倒装芯片型的LED的情况下，将来自发光层103的光通过ScAlMgO4基板301向外部提取。因此，在图3所示的LED300中，ScAlMgO4基板301与n型III族氮化物半导体层102之间的折射率差较小则更易于提取光。另外，公知的是，在从ScAlMgO4基板301将光向LED300的外部提取时也同样地，ScAlMgO4基板301和与之相邻的外部的环境(空气)之间的折射率差较小则提取效率会得到提高。ScAlMgO4的波长450nm的光的折射率为1.87，蓝宝石基板的波长450nm的光的折射率为1.77。可以说，ScAlMgO4更接近n型III族氮化物半导体层102的折射率，更易于提取来自发光层103的光。另外，为了从ScAlMgO4基板301向外部(空气)高效地提取光，已知如图4所示那样在光的提取面上制作凹凸的方法。通过形成凹凸面从而向边界面的入射角度变化，而具有使全反射成分减少的效果。此外，图4所示的LED400使用在光的提取面上具有凹凸的基板401，除此以外，具有与图3所示的LED300相同的结构。
相对于此，可知，如本实施方式那样，通过ScAlMgO4基板101a的自发剥离，将ScAlMgO4基板101a的大部分除去，而仅保留ScAlMgO4基板101a的一部分(ScAlMgO4层101)的情况，对于光提取效率的改善是有效的。可以认为，由于通过剥离时的劈开而在ScAlMgO4层101表面上随机地产生的凹凸，并且ScAlMgO4层101的膜厚非常薄，薄至数nm～数μm左右，使得多重反射的效果增强，结果使光提取效率得到改善。也就是，若ScAlMgO4层101是超过0μm且为10μm以下的厚度，则在500μm见方～1000μm见方左右的大小的LED芯片之中，很可能受到10次以上的多重反射。其结果，可以认为，在ScAlMgO4层101的凹凸表面上反射角变化，光被提取至外部的几率提高。ScAlMgO4层101也可以是nm程度的极薄膜状，在该情况下也能得到多重反射的效果，因此没有厚度的下限。
此外，在上述剥离工序中，也有可能会偶发地将ScAlMgO4基板101a完全除去，而在一部分产生n型III族氮化物半导体层102露出的区域。但是，该区域相当于在后面的实施方式2中详述的ScAlMgO4层的开口部。因此，可以认为，即使产生这样的区域，也不会成为使光提取效率降低的因素。
图7是对本实施方式1的LED100、与不使ScAlMgO4基板301剥离而制作的以往的结构的LED300的电流-光输出特性进行比较的图。可知，通过将ScAlMgO4基板的一部分剥离，设为具有凹凸的ScAlMgO4层，能够实现约5％～10％左右的光输出提高。
根据本实施方式的LED，与以往的LED相比能够使一定电流下的光输出增大，能够实现更高效的LED。
(实施方式2)
图5是表示本发明的实施方式2中的倒装芯片型的III族氮化物半导体发光二极管(LED)500的图。与实施方式1的光提取面的结构不同，除此以外，具有与实施方式1相同的结构。关于与实施方式1相同的部件，标以相同的附图标记并省略详细的说明。
本实施方式的LED500同样地，如图5所示那样具有：以(0001)面为主面的RAMO4层501、和包含发光层103的层叠体120。在本实施方式中同样地，设为使用ScAlMgO4层作为RAMO4层501。
在此，在本实施方式中，在ScAlMgO4层501中形成开口部511。另外，在ScAlMgO4层501的开口部511处，在层叠体(此处为n型III族氮化物半导体层502)上形成有凹部。另外，在本实施方式中也同样地，ScAlMgO4层中，相较于与层叠体120之间的边界面侧的面，相反侧的面的平坦度更低。能够通过前述的方法来确定它们的平坦度。
图6的(a)～图6的(i)示出了制造本发明的实施方式2中的倒装芯片型LED的工艺流程。参照本图，对本实施方式的LED的制造方法进行详述。但是，关于与实施方式1相同的工序，适时地进行省略。
凹部形成工序
首先，如图6的(a)所示，准备以(0001)面为主面的ScAlMgO4基板501a。ScAlMgO4基板501a也可以是主面相对于(0001)面倾斜0°～10°左右的偏角基板。
在该ScAlMgO4基板501a上使用MOCVD法使基底GaN层(未图示)以3μm的厚度生长。接着通过光刻和干式蚀刻来在基底GaN层中形成开口部。并且将该基底GaN层作为掩模，对ScAlMgO4基板501a进行蚀刻，在ScAlMgO4基板501a上形成将在之后成为开口部511的凹部。ScAlMgO4基板501a的蚀刻能够利用将硫酸双氧水(浓硫酸与过氧化氢水的混合液)加热至80℃左右的溶液来进行。在本实施方式中，将在ScAlMgO4基板501a上形成的凹部的深度设为3μm。但是，能够通过蚀刻时间来控制凹部的深度，优选设为1μm～10μm左右。
层叠体形成工序
接着，如图6的(b)所示，在上述的凹部形成工序中所制作的、具有图案状的基底GaN层并且具有凹部的ScAlMgO4基板501a上，形成层叠体120。
在本实施方式中，将具备M0原料、Ga原料、HCl气体的MO-HVPE设备用于层叠体的晶体生长。作为III族原料，可以使用三甲基镓(TMG)、三甲基铟(TMI)、三甲基铝(TMA)等有机金属原料、或将金属镓(Ga)与HCl气体反应而得到的GaCl。作为V族原料，可以使用氨(NH3)气。作为载气，可以使用氢(H2)或氮(N2)。作为n型的施主杂质，可以使用二氯硅烷(SiH2Cl2)，作为p型的受主杂质，可以使用二茂镁(Cp2Mg)。
首先，在导入到M0-HVPE炉内的ScAlMgO4基板上，以1000℃～1100℃形成n型GaN层，作为n型III族氮化物半导体层502。在本实施方式中，在HVPE模式下使用生长温度1050℃、生长率200μm/h、V/III比20的条件，形成厚度为150μm的n型GaN层。作为n型掺杂剂，使用SiH2Cl2，将Si掺杂1×1018cm-3左右。这时，也可以出于提高晶体品质的目的而将生长初期的10μm左右设为无掺杂。
接着，在MOCVD模式下，层叠由包含InGaN的量子阱结构构成的发光层103。最后，形成将镁(Mg)掺杂1×1019cm-3而成的p型GaN层104来作为p型III族氮化物半导体层，从而制作PN接合型的LED结构(层叠体120)。也可以在发光层103与n型III族氮化物半导体层502之间的边界面、和发光层103与p型III族氮化物半导体层104之间的边界面上，分别插入无掺杂的GaN层作为连接层(未图示)。通过使发光层103与n型III族氮化物半导体层502以及p型III族氮化物半导体层104在空间上分离，能够期待发光层103的高品质化及发光的高效化。另外，也可以在最表面上，层叠将Mg掺杂1×1020cm-3而成的p型GaN层(未图示)作为接触层。
在本实施方式中，使用具备有机金属化合物原料(MO原料)、Ga原料、以及HCl气体的全部的M0-HVPE设备，一并地进行了生长，但也能够与实施方式1相同地，通过利用MOCVD法、HVPE法进行的多次的生长，来制作层叠体120。
剥离工序
接下来，在晶体生长后的降温时，利用ScAlMgO4基板501a与层叠体(此处为n型III族氮化物半导体层502)之间的热膨胀系数差，使ScAlMgO4基板的大部分自发地剥离。为了不因剥离时的冲击而在LED的氮化物半导体层产生裂开或裂缝等，需要促进ScAlMgO4基板501a的自发的剥离，并且需要使n型III族氮化物半导体层502的厚度充分厚以使其具有强度。膜的强度是层越厚则越强，因此希望n型III族氮化物半导体层502的厚度至少为50μm，更优选为100μm～200μm左右。在本实施方式中，如上所述，利用HVPE模式的高速生长率，来形成150μm的厚膜的n型GaN层(n型III族氮化物半导体层502)。
在此，由于ScAlMgO4基板501a的劈开是在ScAlMgO4中产生的，因此在n型III族氮化物半导体层502的一侧的面上存留有一些薄膜状的ScAlMgO4层501。在本实施方式中，预先在ScAlMgO4基板501a形成有凹部，因此在ScAlMgO4基板501a与n型III族氮化物半导体层502之间的边界面上形成有空隙(void)。因此，在自发剥离后存留的ScAlMgO4层501上形成有开口部511，并且在该开口部511内的n型III族氮化物半导体层上形成有凹部。
另外，这时，存留的ScAlMgO4层501的膜厚为数nm～数μm左右，劈开不是以完全的单一面的方式产生的。因此，在ScAlMgO4层501表面上存在少量的凹凸。因此，剥离后存留的ScAlMgO4层501的表面平坦性(平坦度)、比与n型III族氮化物半导体层502之间的边界面侧的ScAlMgO4层501的表面平坦性低。能够通过前述的方法来确定该表面凹凸。
器件形成工序
在器件形成工序中，如图6的(d)所示，通过光刻，将层叠体120中的形成n侧电极106的区域图案化。之后，在表面侧整体，如图6的(e)所示，通过等离子体CVD来对包含SiO2的保护膜105进行成膜。接着在通过光刻进行图案化后，将保护膜105的一部分除去。然后，如图6的(f)所示，在n型III族氮化物半导体层502的一部分露出的表面上，形成n侧欧姆电极106，在p型III族氮化物半导体层104的一部分露出的表面上形成p侧欧姆电极107。然后，如图6的(g)所示，在n侧欧姆电极106及p侧欧姆电极107上形成焊盘电极108。之后，通过切割而分割为LED芯片，如图6的(h)及图6的(i)所示，与预先将子台座侧电极109形成为图案状而成的子台座基板110进行接合(bonding)，从而能够制作倒装芯片型的LED器件500。
关于III族氮化物半导体发光二极管
在本实施方式中，在剥离后存留的ScAlMgO4层501中存在开口部511，由此还能从ScAlMgO4层501的开口部511的侧面提取在ScAlMgO4层501中反射后的光。因此，光提取效率良好。另外，在露出到开口部511中的n型III族氮化物半导体层502(层叠体120)中形成有凹部，因此可预期该区域内的光提取效率的提高。
在本实施方式中，将开口部511的图案和周期设为在ScAlMgO4内离散地配置的、点状的三角晶格配置的图案。但是，关于开口部511或存留的ScAlMgO4层501的形状及配置，不特别地限定于此，形状、配置方法、正/负的方向等无论适用怎样的图案都可以。例如，在开口部511的周期或尺寸在从亚微米至数十微米的范围内的情况下是可以见效的。但是，若考虑图案化的容易程度或效果的大小，则优选为1μm至50μm的周期，在本实施方式中设为15μm周期。若周期比1μm小，则在上述的凹部形成工序中，难以通过湿式蚀刻来形成开口部511，成品率的降低明显，因此是不优选的。另一方面，若周期为50μm以上，则相对于一般的LED芯片的大小(500μm见方～1000μm见方)，未形成充分数量的开口部511。因此，开口部511的效果有限，并不优选。
图7中示出了实施方式2的LED的电流-光输出特性。可知，与上述的实施方式1的LED相比，本实施方式的LED能够进一步实现约5％～10％左右的光输出的提高。
根据本实施方式的LED，与以往的LED相比能够使一定电流下的光输出增大，能够实现更高效的LED。
(其他)
在上述的实施方式1及实施方式2中，将基底基板设为了ScAlMgO4基板，但也能够使用包含ScAlMgO4以外的通式RAMO4所表示的单晶体的RAMO4基板作为基底基板(通式中，R表示从由Sc、In、Y、以及镧系元素构成的组中选择的一个或多个三价元素，A表示从由Fe(III)、Ga、以及Al构成的组中选择的一个或多个三价元素，M表示从由Mg、Mn、Fe(II)、Co、Cu、Zn、以及Cd构成的组中选择的一个或多个二价元素)。另外，关于ScAlMgO4，即使是化学计量比的组成在一定程度上偏离化学式的记述的ScAlMgO4，也能够利用。
工业实用性
根据本发明的III族氮化物半导体发光二极管，能够实现与以往相比提高了光提取效率的高效LED。

Claims (10)

1.一种III族氮化物半导体发光二极管，是倒装芯片型的III族氮化物半导体发光二极管，其特征在于，包括：
主要由通式RAMO4所表示的单晶体构成的RAMO4层，通式中，R表示从由Sc、In、Y、以及镧系元素构成的组中选择的一个或多个三价元素，A表示从由Fe(III)、Ga、以及Al构成的组中选择的一个或多个三价元素，M表示从由Mg、Mn、Fe(II)、Co、Cu、Zn、以及Cd构成的组中选择的一个或多个二价元素；以及
层叠于所述RAMO4层的层叠体，
所述层叠体至少包括包含III族氮化物半导体的发光层，
所述RAMO4层中，相较于与所述层叠体之间的边界面，所述层叠体的相反侧的面的平坦度更低。
2.如权利要求1所述的III族氮化物半导体发光二极管，其中，
所述RAMO4层是包含ScAlMgO4的层。
3.如权利要求1所述的III族氮化物半导体发光二极管，其中，
所述层叠体还包括：n型III族氮化物半导体层，配置于所述发光层的一侧；以及
p型III族氮化物半导体层，配置于所述发光层的另一侧。
4.如权利要求3所述的III族氮化物半导体发光二极管，其中，
还具备：n侧电极，与所述层叠体的所述n型III族氮化物半导体层电连接；以及p侧电极，与所述层叠体的所述p型III族氮化物半导体层电连接，
所述n侧电极和所述p侧电极配置于所述层叠体的相同面侧。
5.如权利要求1所述的III族氮化物半导体发光二极管，其中，
所述RAMO4层具备一个以上的开口部，所述层叠体在所述开口部中露出。
6.如权利要求5所述的III族氮化物半导体发光二极管，其中，
在所述RAMO4层的开口部处，所述层叠体具有凹部。
7.如权利要求3所述的III族氮化物半导体发光二极管，其中，
所述RAMO4层与所述n型III族氮化物半导体层相邻地配置，所述n型III族氮化物半导体层的厚度为50μm以上。
8.一种III族氮化物半导体发光二极管的制造方法，其特征在于，包括以下工序：
在主要由通式RAMO4所表示的单晶体构成的RAMO4基板上，形成至少包括包含III族氮化物半导体的发光层的层叠体的层叠体形成工序，通式中，R表示从由Sc、In、Y、以及镧系元素构成的组中选择的一个或多个三价元素，A表示从由Fe(III)、Ga、以及Al构成的组中选择的一个或多个三价元素，M表示从由Mg、Mn、Fe(II)、Co、Cu、Zn、以及Cd构成的组中选择的一个或多个二价元素；以及
在所述层叠体形成工序后，在保留所述RAMO4基板的一部分的同时，将所述RAMO4基板的大部分从所述层叠体上剥离，从而形成在与所述层叠体之间的边界面相反侧的面上具有表面凹凸的RAMO4层的剥离工序。
9.如权利要求8所述的III族氮化物半导体发光二极管的制造方法，其中，
还包括在所述层叠体形成工序前，在所述RAMO4基板上形成一个以上的凹部的凹部形成工序。
10.如权利要求8或9所述的III族氮化物半导体发光二极管的制造方法，其中，
所述RAMO4基板的剥离工序是在所述层叠体形成工序后，利用将所述RAMO4基板及所述层叠体冷却时的热膨胀系数之差，将所述RAMO4基板劈开的工序。
CN201910597139.1A 2018-07-09 2019-07-03 Iii族氮化物半导体发光二极管及其制造方法 Pending CN110707194A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-129975 2018-07-09
JP2018129975A JP7075840B2 (ja) 2018-07-09 2018-07-09 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法

Publications (1)

Publication Number Publication Date
CN110707194A true CN110707194A (zh) 2020-01-17

Family

ID=67211625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910597139.1A Pending CN110707194A (zh) 2018-07-09 2019-07-03 Iii族氮化物半导体发光二极管及其制造方法

Country Status (4)

Country Link
US (1) US11335839B2 (zh)
EP (1) EP3595020B1 (zh)
JP (1) JP7075840B2 (zh)
CN (1) CN110707194A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067623A1 (en) * 2003-09-30 2005-03-31 Jun-Seok Ha Semiconductor light emitting device and fabrication method thereof
CN103180972A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 具有提高的提取效率的发光装置
CN103180973A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 Iii族氮化物发光器件
CN107230737A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 Iii族氮化物基板以及iii族氮化物结晶的制造方法
JP2017178766A (ja) * 2016-03-25 2017-10-05 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶製造方法及びｒａｍｏ４基板
CN108221046A (zh) * 2016-12-15 2018-06-29 松下知识产权经营株式会社 Ramo4基板和iii族氮化物结晶的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7514721B2 (en) * 2005-11-29 2009-04-07 Koninklijke Philips Electronics N.V. Luminescent ceramic element for a light emitting device
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
CN103378236B (zh) * 2012-04-25 2017-04-05 清华大学 具有微构造的外延结构体
CN107230611A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 Iii族氮化物结晶制造方法以及ramo4基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067623A1 (en) * 2003-09-30 2005-03-31 Jun-Seok Ha Semiconductor light emitting device and fabrication method thereof
CN103180972A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 具有提高的提取效率的发光装置
CN103180973A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 Iii族氮化物发光器件
CN107230737A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 Iii族氮化物基板以及iii族氮化物结晶的制造方法
JP2017178766A (ja) * 2016-03-25 2017-10-05 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶製造方法及びｒａｍｏ４基板
CN108221046A (zh) * 2016-12-15 2018-06-29 松下知识产权经营株式会社 Ramo4基板和iii族氮化物结晶的制造方法

Also Published As

Publication number Publication date
US11335839B2 (en) 2022-05-17
US20200014431A1 (en) 2020-01-09
JP7075840B2 (ja) 2022-05-26
EP3595020B1 (en) 2022-03-16
JP2020009914A (ja) 2020-01-16
EP3595020A1 (en) 2020-01-15

Similar Documents

Publication Publication Date Title
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US6835966B2 (en) Method for manufacturing gallium nitride compound semiconductor
TWI497753B (zh) 包含硼之三族氮化物發光裝置
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2000323417A (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
KR20110021406A (ko) 발광소자 및 이의 제조방법
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
JP2008288397A (ja) 半導体発光装置
JP5401145B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
KR101134493B1 (ko) 발광 다이오드 및 이의 제조 방법
JP2000252219A (ja) ＧａＮ基板の製造方法
KR20070117366A (ko) 화합물 반도체 소자 제조 방법
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
CN110473943B (zh) 发光二极管元件、以及发光二极管元件的制造方法
JP3759746B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光ダイオードの製造方法
CN110707194A (zh) Iii族氮化物半导体发光二极管及其制造方法
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板
JP5898656B2 (ja) Ｉｉｉ族窒化物半導体素子
JP4356502B2 (ja) 窒化物半導体素子の製造方法
JP3540643B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Osaka, Japan

Applicant after: Panasonic Holding Co.,Ltd.

Address before: Osaka, Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

CB02 Change of applicant information