JP7075840B2 - Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法 Download PDF

Info

Publication number
JP7075840B2
JP7075840B2 JP2018129975A JP2018129975A JP7075840B2 JP 7075840 B2 JP7075840 B2 JP 7075840B2 JP 2018129975 A JP2018129975 A JP 2018129975A JP 2018129975 A JP2018129975 A JP 2018129975A JP 7075840 B2 JP7075840 B2 JP 7075840B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
iii nitride
layer
light emitting
ramo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018129975A
Other languages
English (en)
Other versions
JP2020009914A (ja
Inventor
啓 大野
賢哉 山下
明彦 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2018129975A priority Critical patent/JP7075840B2/ja
Priority to CN201910597139.1A priority patent/CN110707194B/zh
Priority to EP19185012.2A priority patent/EP3595020B1/en
Priority to US16/506,167 priority patent/US11335839B2/en
Publication of JP2020009914A publication Critical patent/JP2020009914A/ja
Application granted granted Critical
Publication of JP7075840B2 publication Critical patent/JP7075840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Led Device Packages (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Electromagnetism (AREA)

Description

本開示はＩＩＩ族窒化物半導体発光ダイオード、およびその製造方法に関する。
窒化ガリウム（ＧａＮ）に代表されるＩＩＩ族窒化物系化合物半導体（本明細書では、「ＩＩＩ族窒化物半導体」とも称する）は、発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）、パワーデバイスなどの新しいデバイスの材料として注目を集めている。ＩＩＩ族窒化物半導体は、一般式がＩｎｘＧａｙＡｌ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表され、ＩＩＩ族元素であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、およびアルミニウム（Ａｌ）と、Ｖ族元素である窒素（Ｎ）とからなる化合物半導体である。
従来、ＩＩＩ族窒化物半導体から構成されるデバイスの作製基板として、サファイアやＳｉなどの異種基板が用いられてきた。しかしながら、これらの異種基板上に作製されるＩＩＩ族窒化物半導体薄膜は転位密度が高く、ＩＩＩ族窒化物半導体本来の物理的なポテンシャルを発揮できなかった。そこで、より転位密度の低いＩＩＩ族窒化物半導体を提供可能なＧａＮ基板が製品化されているが、いまだ得られるＩＩＩ族窒化物半導体の転位密度や基板の結晶方位のばらつきが大きく、さらにＧａＮ基板は高価であるという課題がある。
現在、窒化物系のＬＥＤには主にサファイア基板を下地基板に用いたものと、ＧａＮ基板を下地基板に用いたものとが存在する。Ｓｉ基板はＬＥＤの発光波長を透過しないため、ＬＥＤ用途ではほとんど使用されていない。最も一般的に使用されているサファイア基板は、基板が絶縁性であり、さらに熱伝導率が高くない。そのため、図８に示すように、サファイア基板８０１上に発光層を含むＩＩＩ族窒化物半導体の積層体８２０を配置し、さらにその片面にｐ側電極８０７およびｎ側電極８０６を配置したフリップチップ構成を取ることが一般的である（例えば、特許文献１）。
特許第４１１８３７０号明細書
しかしながら、従来のサファイア基板を用いたフリップチップ型のＬＥＤにも課題がある。図８に示すようなＬＥＤ８００では、サファイア基板８０１を介して発光層から出射された光を外部に取り出す。しかしながら、ＩＩＩ族窒化物半導体からなる積層体８２０とサファイア基板８０１との屈折率の差により、積層体８２０とサファイア基板８０１との界面で反射が生じる。また、サファイア基板８０１と空気やサファイア基板８０１と隣接して配置される蛍光体層（図示せず）との界面でも反射が起きてしまい、光取り出し効率が低下してしまう。
本開示は、上記のような課題を解決するもので、フリップチップ構造を取りながら、光取り出し効率が良好なＩＩＩ族窒化物半導体発光ダイオードの提供を目的とする。
本開示は、以下のＩＩＩ族窒化物半導体発光ダイオードを提供する。
フリップチップ型のＩＩＩ族窒化物半導体発光ダイオードであって、一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）で構成されるＲＡＭＯ４層と、前記ＲＡＭＯ４層に積層された積層体と、を含み、前記積層体は、少なくともＩＩＩ族窒化物半導体からなる発光層を含み、前記ＲＡＭＯ４層は、前記積層体との界面より、前記積層体と反対側の面の方が、平坦度が低い、ＩＩＩ族窒化物半導体発光ダイオード。
本開示は、以下のＩＩＩ族窒化物半導体発光ダイオードの製造方法も提供する。
一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）で構成されるＲＡＭＯ４基板上に、ＩＩＩ族窒化物半導体からなる発光層を少なくとも含む積層体を形成する積層体形成工程と、前記積層体形成工程後、前記積層体から、前記ＲＡＭＯ４基板の一部を残しつつ、前記ＲＡＭＯ４基板の大部分を剥離し、前記積層体との界面とは反対側の面に表面凹凸を有するＲＡＭＯ４層を形成する工程と、を含む、ＩＩＩ族窒化物半導体発光ダイオードの製造方法。
本開示のフリップチップ型のＩＩＩ族窒化物半導体発光ダイオードによれば、光取り出し面側、すなわちＲＡＭＯ４層側から効率よく光を取り出すことができる。
本開示の実施の形態１におけるＩＩＩ族窒化物半導体発光ダイオードの模式図 本開示の実施の形態１におけるＩＩＩ族窒化物半導体発光ダイオードの製造フローを示す模式図 ＲＡＭＯ４基板を用い、従来の構成としたＩＩＩ族窒化物半導体発光ダイオードの模式図 ＲＡＭＯ４基板を用い、従来の構成としたＩＩＩ族窒化物半導体発光ダイオードの変形例の模式図 本開示の実施の形態２におけるＩＩＩ族窒化物半導体発光ダイオードの模式図 本開示の実施の形態２におけるＩＩＩ族窒化物半導体発光ダイオードの製造フローを示す模式図 本開示の実施の形態１、実施の形態２、および従来の構成のＩＩＩ族窒化物半導体発光ダイオードの電流－光出力特性 特許文献１に記載された従来のＩＩＩ族窒化物半導体発光ダイオードを示す図 ＳｃＡｌＭｇＯ４の結晶構造の模式図
以下、本開示の実施の形態について図面を参照しながら説明する。
（実施の形態１）
図１は本開示の実施の形態１におけるフリップチップ型のＩＩＩ族窒化物半導体発光ダイオード（以下、単に「ＬＥＤ」とも称する）１００を示す概略断面図である。本実施の形態のＬＥＤ１００は、図１に示すように、（０００１）面を主面としたＲＡＭＯ４層（ＳｃＡｌＭｇＯ４層）１０１と、ｎ型ＩＩＩ族窒化物半導体層１０２、発光層１０３、およびｐ型ＩＩＩ族窒化物半導体層１０４が積層された積層体１２０と、を有する。また、本実施形態のＬＥＤ１００は、さらに絶縁膜からなる保護膜１０５や、上述のｎ型ＩＩＩ族窒化物半導体層１０２と電気的に接続されたｎ側オーミック電極１０６、上述のｐ型ＩＩＩ族窒化物半導体層１０４と電気的に接続されたｐ側オーミック電極１０７、ｎ型オーミック電極１０６およびｐ型オーミック電極１０７に隣接して配置されたパッド電極１０８やサブマウント側電極１０９、サブマウント基板１１０等も含む。ただし、これらの構造に限定されず、さらに他の構成を有していてもよい。また、これらのいずれかの構成が省略されていてもよい。
ＲＡＭＯ４層（ＳｃＡｌＭｇＯ４層）１０１は、後述の製造方法で詳しく説明するように、ＬＥＤ１００を作製するための下地基板の一部であり、積層体１２０との界面側の面より、反対側の面の方が、平坦度が低い層である。なお、平坦度は、積層体１２０との界面側の平坦度、および反対側の面の平坦度は、原子間力顕微鏡（ＡＦＭ）、触針式表面粗さ計、レーザー式三次元形状測定器または断面ＳＥＭ観察などにより評価することができる。
本実施の形態では、ＲＡＭＯ４としてＳｃＡｌＭｇＯ４を用いる。ＳｃＡｌＭｇＯ４は、図９に示すように空間群Ｒ－３ｍの六方晶（三方晶）系の結晶構造をとる物質である。当該ＳｃＡｌＭｇＯ４からなる基板は、｛（ＧａＮの格子定数－ＳｃＡｌＭｇＯ４の格子定数）／ＧａＮの格子定数｝にて表されるｃ面ＧａＮとの格子不整合が－１．５％と小さい。そのため、従来より欠陥の少ない高品質なＩＩＩ族窒化物半導体の積層が期待できる基板として注目されている。本願発明者らの検討では、ＧａＮとの格子不整合が１６％と非常に大きいｃ面サファイア（Ａｌ２Ｏ３）に比べて、転位密度を約１／５程度の５×１０７ｃｍ－２に低減できることが明らかになっており、結晶品質の観点でもより高効率のＬＥＤが実現できることがわかってきている。また、ＳｃＡｌＭｇＯ４はｃ面方向に劈開性があることが知られており、後に詳述するが、積層体１２０（ＧａＮ）との熱膨張係数の差を利用して、ＳｃＡｌＭｇＯ４を自発的に剥離することが可能である。したがって、低コストプロセスの実現に適している。
一方、上記積層体１２０は、発光層１０３を少なくとも含んでいればよいが、本実施の形態では、ｎ型ＩＩＩ族窒化物半導体層１０２、発光層１０３、およびｐ型ＩＩＩ族窒化物半導体層１０４がこの順に積層されており、いずれもＩＩＩ族窒化物半導体から構成される。
本実施の形態において、「ＩＩＩ族窒化物半導体」とは、ＧａＮ、ＡｌＮ、およびＩｎＮ、のいずれか１つ、またはそれらこれらの混合でなる物から構成される構造体とする。発光層１０３は単層のバルク層であっても、量子井戸構造のような多層構造であってもよい。また、ｎ型ＩＩＩ族窒化物半導体層１０２は、発光層１０３よりもバンドギャップの大きいｎ型ＩＩＩ族窒化物半導体で構成される。一方、ｐ型ＩＩＩ族窒化物半導体層１０４は、発光層１０３よりもバンドギャップの大きいｐ型ＩＩＩ族窒化物半導体で構成される。ｎ型ＩＩＩ族窒化物半導体層１０２およびｐ型ＩＩＩ族窒化物半導体層１０４は、発光層１０３を挟むように対向して配置される。
また、保護膜１０５や、ｎ側オーミック電極１０６、ｐ側オーミック電極１０７、パッド電極１０８やサブマウント側電極１０９、サブマウント基板１１０等については、公知のＬＥＤの各部材と同様の材料や構造とすることができる。
図２は本実施の形態のフリップチップ型ＬＥＤを製造するプロセスフローを示したものである。本図を参照して、本実施の形態のＬＥＤの製造方法について詳述する。
・積層体形成工程
まず、図２ａに示すように、（０００１）面が主面であるＳｃＡｌＭｇＯ４基板１０１ａを準備する。ＳｃＡｌＭｇＯ４基板１０１ａは（０００１）面に対して主面が０～１０°程度傾斜しているオフ角基板であってもよい。
次に、図２ｂに示すように、ＳｃＡｌＭｇＯ４基板１０１ａ上に、ＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ハイドライド気相成長法）もしくはＯＶＰＥ（Ｏｘｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：酸化物気相成長法）、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）などの気相成長法を用いて結晶成長を行い、ｎ型ＩＩＩ族窒化物半導体層１０２、発光層１０３、およびｐ型ＩＩＩ族窒化物半導体層１０４を含む積層体１２０を形成する。以下、本実施の形態では、ＭＯＣＶＤ法を用いて結晶成長を行うものとする。
ＩＩＩ族原料としてはトリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）などを用いることができ、Ｖ族原料としてはアンモニア（ＮＨ３）ガスを用いることができる。また、結晶成長時のキャリアガスとしては水素（Ｈ２）または窒素（Ｎ２）を用いることができる。また、本実施の形態では、ｎ型ＩＩＩ族窒化物半導体層を形成する際のｎ型のドナー不純物として、モノシラン（ＳｉＨ４）を用い、ｐ型ＩＩＩ族窒化物半導体層を形成する際のｐ型のアクセプター不純物としては、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いている。
積層体１２０は、以下のようにして形成することができる。まず、ＳｃＡｌＭｇＯ４基板をＭＯＣＶＤ炉内に導入し、約１０００℃にて１０分間、水素雰囲気中で熱クリーニングを行う。これによりＳｃＡｌＭｇＯ４基板表面に付着しているカーボン系の汚れ等が取り除かれる。その後、５００℃まで降温し、アモルファス状の低温バッファ層（本実施の形態ではＧａＮからなる層（図示せず））を約５０ｎｍ堆積させる。バッファ層の膜厚は結晶成長時間、成長温度、および供給するＩＩＩ族原料の比率にて調整が可能である。
バッファ層形成後、ＳｃＡｌＭｇＯ４基板１０１ａの温度を約１０００℃まで再び昇温させ、バッファ層を再結晶化させて、本成長のための結晶核を形成する。その後、１０００～１１００℃でｎ型ＩＩＩ族窒化物半導体層１０２として、ｎ型ＧａＮ層を形成する。本実施の形態では、成長温度１０５０℃、成長レート１０μｍ／ｈ、Ｖ／ＩＩＩ比２００の条件とし、５０μｍの厚みのｎ型ＧａＮ層を形成する。ｎ型ドーパントとしてはＮ２希釈ＳｉＨ４（１０ｐｐｍ）を用い、Ｓｉを１×１０１８ｃｍ－３程度ドープする。この際、成長初期の１０μｍ程度は結晶品質を上げる目的でアンドープとしてもよい。
次に、ＩｎＧａＮを含む量子井戸構造からなる発光層１０３（ＧａＮ）を積層する。その後、ｐ型ＩＩＩ族窒化物半導体層１０４として、マグネシウム（Ｍｇ）を１×１０１９ｃｍ－３ドープしたｐ型ＧａＮ層を形成する。これにより、ＰＮ接合型のＬＥＤ構造積層体１２０が作製される。なお、発光層１０３とｎ型ＩＩＩ族窒化物半導体層１０２との界面、発光層１０３とｐ型ＩＩＩ族窒化物半導体層１０４との界面にはそれぞれにアンドープのＧａＮ層を接続層として挿入してもよい（図示せず）。発光層１０３とｎ型ＩＩＩ族窒化物半導体層１０２やｐ型ＩＩＩ族窒化物半導体層１０４とを空間的に離すことにより、発光層１０３の高品質化および発光の高効率化が期待できる。また、積層体１２０の最表面にコンタクト層として、Ｍｇを１×１０２０ｃｍ－３ドープしたｐ型ＧａＮ層（図示せず）をさらに積層してもよい。これによりｐ側コンタクト抵抗の低減が期待できる。
・剥離工程
本実施の形態では、図２ｃに示すように、ＭＯＣＶＤ法での結晶成長後の降温時に、ＳｃＡｌＭｇＯ４基板１０１ａの大部分を、積層体１２０から自発的に剥離させることができる。このプロセスは、ＧａＮのａ軸方向の熱膨張係数（５．６×１０－６Ｋ－１以下）とＳｃＡｌＭｇＯ４のａ軸方向の熱膨張係数（６．９×１０－６Ｋ－１以下）との差により、降温とともに応力が発生すること、さらにはＳｃＡｌＭｇＯ４がｃ面劈開性を有すること、を利用したものである。当該プロセスでは、ＧａＮ／ＳｃＡｌＭｇＯ４界面付近でＳｃＡｌＭｇＯ４の劈開が自発発生する。
剥離時の衝撃でＬＥＤの窒化物半導体層（上述の積層体１２０）に割れ・クラックなどを発生させないためには、自発的な剥離を促進させること、さらにはｎ型ＩＩＩ族窒化物半導体層１０２の厚みを十分に厚くして強度を持たせることが必要である。本願発明者らの検討の結果、ＳｃＡｌＭｇＯ４基板１０１ａに隣接するｎ型ＩＩＩ族窒化物半導体層１０２の厚みが少なくとも５０μｍであれば、ｎ型ＩＩＩ族窒化物半導体層の破損させることなく剥離が可能になることが分かった。膜の強度は層が厚いほど強くなるため、ｎ型ＩＩＩ族窒化物半導体層１０２の厚みは少なくとも５０μｍ以上が望ましく、１００μｍ以上がより好ましい。ＳｃＡｌＭｇＯ４基板１０１ａの劈開は、ＳｃＡｌＭｇＯ４基板１０１ａ中で発生するため、ｎ型ＩＩＩ族窒化物半導体層１０２の一方の面には薄膜状のＳｃＡｌＭｇＯ４層１０１が残置される。
従来から利用されているサファイア基板の場合には、ｃ面劈開性がない。そのため、サファイア基板を剥離しようとする場合、熱応力をかけて劈開させることが考えられる。しかしながら、熱応力をかけると、当該応力を緩和するため、積層体に割れやクラックが生じやすい。特に、ｎ型ＩＩＩ族窒化物半導体層の厚みが厚いＬＥＤ構造ではｎ型ＩＩＩ族窒化物半導体層に割れ・クラックが発生しやすく、ＬＥＤとして使用することができない。そのため、サファイア基板の場合には、ｎ型ＩＩＩ族窒化物半導体層の厚みを薄く抑えることで、残留熱応力量を低減することが多い。
なお、本実施の形態では、上述の積層体形成工程において、ＭＯＣＶＤ法による結晶成長により、積層体１２０を作製している。しかしながら、ＨＶＰＥ方にて厚膜のｎ型ＩＩＩ族窒化物半導体層１０２を積層した後に、ＭＯＣＶＤ法による発光層１０３の育成を２回に分けて、別の装置で実施することも可能である。ただしこの場合、昇降温のプロセスが複数回含まれるため、熱応力の発生によるＳｃＡｌＭｇＯ４基板１０１ａの剥離が剥離工程以外の工程で発生しないようにプロセス設計が必要である。
一方で、有機金属化合物原料（ＭＯ原料）、Ｇａ原料、およびＨＣｌガスの全てを備えたＭＯ－ＨＶＰＥ設備を用意すれば、一度の育成でＬＥＤ構造（積層体１２０）を作製することも可能である。この場合には、ｎ型ＩＩＩ族窒化物半導体層の厚みを１００μｍから２００μｍ程度とすることが望ましい。
・デバイス形成工程
次に、デバイスの形成工程について詳述する。まず、図２ｄに示すように、積層体１２０のうち、ｎ側電極１０６を形成する領域をフォトリソグラフィによりパターニングする。具体的には、ｐ型ＩＩＩ族窒化物半導体層１０４、発光層１０３、ｎ型ＩＩＩ族窒化物半導体層１０２の一部をドライエッチングにて除去する。ドライエッチングは、Ｃｌ２またはＢＣｌ３などの塩素系ガスを用いたＩＣＰドライエッチング等とすることができる。
その後、積層体１２０の表面側全体に、図２ｅに示すように、ＳｉＯ２からなる保護膜１０５をプラズマＣＶＤにて成膜する。保護膜の成膜は常圧ＣＶＤやスパッタ成膜でも可能である。保護膜１０５の厚みは十分に絶縁が確保できればよく、１００～５００ｎｍ程度が好ましく、本実施の形態では２００ｎｍとする。
次にｎ側オーミック電極１０６を形成する。具体的には、保護膜１０５をフォトリソグラフィによりパターニング後、保護膜１０５を緩衝フッ酸（ＢＨＦ）溶液によるウェットエッチングにより除去する。そして、図２ｆに示すように、ｎ型ＩＩＩ族窒化物半導体層１０２の一部が露出した表面にＴｉ／Ａｌ／Ａｕからなるｎ型オーミック電極１０６を形成する。
続いて、同様にフォトリソグラフィによるパターニングとＢＨＦによるウェットエッチング後、ｐ型ＩＩＩ族窒化物半導体層１０４が一部露出した領域に、Ａｇ／Ｔｉ／Ａｕからなるｐ型オーミック電極１０７を形成する。フリップチップ型のＬＥＤの場合、ｐ側電極は反射率の高い材料を使うことが好ましく、Ａｇを主とした材料がよく用いられるが、Ａｇ単体の場合、耐熱性や耐蝕性に課題がある。そのため、微量の添加物を加えたＡｇ合金を用いてもよい。
次に図２ｇに示すように、ｎ側オーミック電極１０６およびｐ側オーミック電極１０７上にＡｕメッキにてパッド電極１０８を形成する。Ａｕメッキ（パッド電極１０８）の厚みは１０μｍ以上１００μｍ以下が好ましく、本実施の形態では２０μｍとする。
最後に、ダイシングによりＬＥＤチップに分割し、図２ｈおよび図２ｉに示すように、サブマウント側電極１０９がパターン状にあらかじめ形成されたサブマウント基板１１０とボンディングを行うことで、フリップチップ型のＬＥＤデバイス１００を作製できる。
・ＩＩＩ族窒化物半導体発光ダイオードについて
既に述べたが、本実施の形態では、上述の積層体形成工程において、ｎ型ＩＩＩ族窒化物半導体層厚みを５０μｍ以上として強度を持たせることで、剥離工程において、ＳｃＡｌＭｇＯ４基板１０１ａ自体を自発的に劈開させることができ、その大部分を剥離することができる。この際に、劈開は応力の最も集中する界面付近で発生しやすいために、本実施の形態では、ＳｃＡｌＭｇＯ４基板１０１ａとｎ型ＩＩＩ族窒化物半導体層１０２との界面に近い場所で発生する。そして、薄膜状のＳｃＡｌＭｇＯ４層１０１がｎ型ＩＩＩ族窒化物半導体層１０２上に残置する。残置するＳｃＡｌＭｇＯ４層１０１の膜厚は数ｎｍ～数μｍ程度であり、完全な単一面で劈開が発生するわけではない。そのため、ＳｃＡｌＭｇＯ４層１０１表面には、わずかな表面凹凸が存在する。したがって、剥離後に残置するＳｃＡｌＭｇＯ４層１０１の表面平坦性（平坦度）は、ＳｃＡｌＭｇＯ４層１０１とｎ型ＩＩＩ族窒化物半導体層１０２との界面側の平坦性よりも低くなる。なお、表面凹凸は、前述のようにＡＦＭ、触針式表面粗さ計、レーザー式三次元形状測定器、または断面ＳＥＭ観察などにより特定することが可能であり、本実施の形態では、基準長Ｌに対して算術平均粗さＲａがＬ／１００以上である場合に表面凹凸を有するとする。例えば、Ｌ＝１０μｍに対してＲａ＞０．１μｍである場合やＬ＝１μｍに対して、Ｒａ＞１０ｎｍである場合には表面凹凸があると言える。そして、ＳｃＡｌＭｇＯ４層１０１の平坦性の低さと層厚みの薄さが、ＬＥＤ１００の光取り出し効率の向上に効果的であることを本願発明者らは見出した。
図３はＳｃＡｌＭｇＯ４基板を用いて、従来と同様の構造を有するＬＥＤ３００を作製したときの概略断面図である。当該ＬＥＤ３００は、ｎ型ＩＩＩ族窒化物半導体層１０２の厚みを５μｍ程度と薄くし、膜応力の総量を低減することでＳｃＡｌＭｇＯ４基板３０１を剥離させることなくＬＥＤを作製している。
このようなフリップチップ型のＬＥＤの場合、発光層１０３からの発光はＳｃＡｌＭｇＯ４基板３０１を通して外部に取り出す。そのため、図３に示すＬＥＤ３００では、ＳｃＡｌＭｇＯ４基板３０１とｎ型ＩＩＩ族窒化物半導体層１０２との屈折率差が小さい方が光を取り出しやすい。また、ＳｃＡｌＭｇＯ４基板３０１から光をＬＥＤ３００の外部に取り出す際も、ＳｃＡｌＭｇＯ４基板３０１とこれに隣接する外部の雰囲気（空気）との屈折率差が小さい方が取り出し効率が向上することはよく知られている。ＳｃＡｌＭｇＯ４の波長４５０ｎｍの光の屈折率は１．８７であり、サファイア基板の波長４５０ｎｍの光の屈折率は、１．７７である。ＳｃＡｌＭｇＯ４のほうが、ｎ型ＩＩＩ族窒化物半導体層１０２の屈折率に近く、発光層１０３からの光を取り出しやすいといえる。また、ＳｃＡｌＭｇＯ４基板３０１から外部（空気）へ、光を効率よく取り出すためには、図４に示すように光の取り出し面に凹凸を作製する手法が知られている。凹凸面を形成することで界面への入射角度が変化して、全反射成分を低減させる効果がある。なお、図４に示すＬＥＤ４００は、光の取り出し面に凹凸を有する基板４０１を用いている以外は、図３に示すＬＥＤ３００と同様の構成を有する。
これに対し、本実施の形態のように、ＳｃＡｌＭｇＯ４基板１０１ａの自発剥離により、ＳｃＡｌＭｇＯ４基板１０１ａの大部分を除去し、ＳｃＡｌＭｇＯ４基板１０１ａの一部のみ（ＳｃＡｌＭｇＯ４層１０１）を残した場合、光取り出し効率の改善に効果的であることが分かった。剥離時の劈開により、ＳｃＡｌＭｇＯ４層１０１表面にランダムに発生する凹凸と、ＳｃＡｌＭｇＯ４層１０１の膜厚が数ｎｍ～数μｍ程度と非常に薄いことで、多重反射の効果が高まり、結果として光取り出し効率の改善につながると考えられる。つまり、ＳｃＡｌＭｇＯ４層１０１が０μｍ超１０μｍ以下の厚さであると５００μｍ角～１０００μｍ角程度の大きさのＬＥＤチップの中で１０回以上の多重反射を受ける可能性が高くなる。その結果、ＳｃＡｌＭｇＯ４層１０１の凹凸表面で反射角が変化し、光が外部に取り出される確率が上がると考えられる。ＳｃＡｌＭｇＯ４層１０１はｎｍオーダーの極薄膜状であってもよく、この場合も、多重反射の効果が得られることから、厚みの下限はない。
なお、上記剥離工程において、偶発的にＳｃＡｌＭｇＯ４基板１０１ａが完全に除去されて、ｎ型ＩＩＩ族窒化物半導体層１０２が露出する領域が一部に生じる可能性もある。ただし、この領域は、後の実施の形態２で詳述するＳｃＡｌＭｇＯ４層の開口部に相当する。そのため、このような領域が生じても、光取り出し効率低下の要因とはならないと考えられる。
図７は本実施の形態１のＬＥＤ１００と、ＳｃＡｌＭｇＯ４基板３０１を剥離せずに作製した従来の構造のＬＥＤ３００の電流－光出力特性を比較した図である。ＳｃＡｌＭｇＯ４基板の一部を剥離し、凹凸を有するＳｃＡｌＭｇＯ４層とすることで、約５～１０％程度の光出力向上が実現できることがわかる。
本実施の形態のＬＥＤによれば、従来のＬＥＤより一定電流における光出力を増大させることができ、より高効率なＬＥＤを実現できる。
（実施の形態２）
図５は、本開示の実施の形態２におけるフリップチップ型のＩＩＩ族窒化物半導体発光ダイオード（ＬＥＤ）５００を示す図である。実施の形態１とは光取り出し面の構造が異なっている以外は、実施の形態１と同様の構成を有する。実施の形態１と同様の部材については、同一の符号を付して詳細な説明は省略する。
本実施の形態のＬＥＤ５００も、図５に示すように（０００１）面を主面としたＲＡＭＯ４層５０１と、発光層１０３を含む積層体１２０と、を有する。本実施の形態でも、ＲＡＭＯ４層５０１としてＳｃＡｌＭｇＯ４層を用いるものとする。
ここで、本実施の形態では、ＳｃＡｌＭｇＯ４層５０１に開口部５１１が形成されている。また、ＳｃＡｌＭｇＯ４層５０１の開口部５１１において、積層体（ここでは、ｎ型ＩＩＩ族窒化物半導体層５０２）に凹部が形成されている。また、本実施の形態でも、ＳｃＡｌＭｇＯ４層は、積層体１２０との界面側の面より、反対側の面の方が、平坦度が低い。これらの平坦度は、上述の方法により特定することができる。
図６は本発明の実施の形態２におけるフリップチップ型ＬＥＤを製造するプロセスフローを示したものである。本図を参照して、本実施形態のＬＥＤの製造方法について詳述する。ただし、実施の形態１と同様の工程については適時省略する。
・凹部形成工程
まず、図６ａに示すように、（０００１）面が主面のＳｃＡｌＭｇＯ４基板５０１ａを準備する。ＳｃＡｌＭｇＯ４基板５０１ａは（０００１）面に対して主面が０～１０°程度傾斜しているオフ角基板であってもよい。
当該ＳｃＡｌＭｇＯ４基板５０１ａ上にＭＯＣＶＤ法を用いて下地ＧａＮ層（図示せず）を３μｍの厚みで成長させる。次にフォトリソグラフィとドライエッチングにより下地ＧａＮ層に開口部を形成する。さらに当該下地ＧａＮ層をマスクとして、ＳｃＡｌＭｇＯ４基板５０１ａをエッチングし、ＳｃＡｌＭｇＯ４基板５０１ａに、後に開口部５１１となる凹部を形成する。ＳｃＡｌＭｇＯ４基板５０１ａのエッチングは、硫酸過水（濃硫酸と過酸化水素水の混合液）を８０℃程度に加熱した溶液により行うことが可能である。ＳｃＡｌＭｇＯ４基板５０１ａに形成する凹部の深さは、本実施の形態では３μｍとする。ただし、凹部の深さはエッチング時間で制御可能であり、１μｍ～１０μｍ程度とするのが好ましい。
・積層体形成工程
次に、図６ｂに示すように、上記の凹部形成工程で作製した、パターン状に下地ＧａＮ層を有し、さらに凹部を有するＳｃＡｌＭｇＯ４基板５０１ａ上に積層体１２０を形成する。
本実施の形態では、積層体の結晶成長には、ＭＯ原料と、Ｇａ原料と、ＨＣｌガスと、を備えたＭＯ－ＨＶＰＥ設備を用いる。ＩＩＩ族原料としてはトリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）などの有機金属原料や、金属ガリウム（Ｇａ）をＨＣｌガスで反応させたＧａＣｌを用いることができる。Ｖ族原料としてはアンモニア（ＮＨ３）ガスを用いることができる。キャリアガスとしては水素（Ｈ２）または窒素（Ｎ２）を用いることができる。ｎ型のドナー不純物としてジクロロシラン（ＳｉＨ２Ｃｌ２）を用いることができ、ｐ型のアクセプター不純物としてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。
まず、ＭＯ－ＨＶＰＥ炉内に導入されたＳｃＡｌＭｇＯ４基板に、１０００～１１００℃でｎ型ＩＩＩ族窒化物半導体層５０２として、ｎがたＧａＮ層を形成する。本実施の形態では、ＨＶＰＥモードで成長温度１０５０℃、成長レート２００μｍ／ｈ、Ｖ／ＩＩＩ比２０の条件を用いて、１５０μｍの厚みのｎ型ＧａＮ層を形成する。ｎ型ドーパントしてはＳｉＨ２Ｃｌ２を用いて、Ｓｉを１×１０１８ｃｍ－３程度ドープする。この際、成長初期の１０μｍ程度は結晶品質を上げる目的でアンドープとしてもよい。
次に、ＭＯＣＶＤモードで、ＩｎＧａＮを含む量子井戸構造からなる発光層１０３を積層する。最後にｐ型ＩＩＩ族窒化物半導体層として、マグネシウム（Ｍｇ）を１×１０１９ｃｍ－３ドープしたｐ型ＧａＮ層１０４を形成し、ＰＮ接合型のＬＥＤ構造（積層体１２０）を作製する。発光層１０３とｎ型ＩＩＩ族窒化物半導体層５０２との界面、発光層１０３とｐ型ＩＩＩ族窒化物半導体層１０４との界面にはそれぞれにアンドープのＧａＮ層を接続層（図示せず）として挿入してもよい。発光層１０３とｎ型ＩＩＩ族窒化物半導体層５０２やｐ型ＩＩＩ族窒化物半導体層１０４とを空間的に離すことにより、発光層１０３の高品質化および発光の高効率化が期待できる。また、最表面にコンタクト層として、Ｍｇを１×１０２０ｃｍ－３ドープしたｐ型ＧａＮ層（図示せず）を積層してもよい。
本実施の形態では、有機金属化合物原料（ＭＯ原料）、Ｇａ原料、およびＨＣｌガスの全てを備えたＭＯ－ＨＶＰＥ設備を用いて一括成長を行ったが、実施の形態１と同じようにＭＯＣＶＤ法、ＨＶＰＥ法による複数回の成長により積層体１２０を作製することも可能である。
・剥離工程
続いて、結晶成長後の降温時に、ＳｃＡｌＭｇＯ４基板５０１ａと積層体（ここでは、ｎ型ＩＩＩ族窒化物半導体層５０２）との熱膨張係数差を利用して、ＳｃＡｌＭｇＯ４基板の大部分を自発的に剥離させる。剥離時の衝撃でＬＥＤの窒化物半導体層に割れ・クラックなどを発生させないためには、ＳｃＡｌＭｇＯ４基板５０１ａの自発的な剥離を促進させること、さらにはｎ型ＩＩＩ族窒化物半導体層５０２の厚みを十分に厚くして強度を持たせることが、必要である。膜の強度は層が厚いほど強くなるため、ｎ型ＩＩＩ族窒化物半導体層５０２の厚みは少なくとも５０μｍが望ましく、１００～２００μｍ程度がより好ましい。本実施の形態では、上述のように、ＨＶＰＥモードによる高速成長レートを利用し、１５０μｍの厚膜ｎ型ＧａＮ層（ｎ型ＩＩＩ族窒化物半導体層５０２）を形成する。
ここで、ＳｃＡｌＭｇＯ４基板５０１ａの劈開はＳｃＡｌＭｇＯ４中で発生するため、ｎ型ＩＩＩ族窒化物半導体層５０２の一方の面には薄膜状のＳｃＡｌＭｇＯ４層５０１が若干残置される。本実施の形態では、あらかじめＳｃＡｌＭｇＯ４基板５０１ａに凹部を形成しているため、ＳｃＡｌＭｇＯ４基板５０１ａとｎ型ＩＩＩ族窒化物半導体層５０２との界面にはボイド（空隙）が形成されている。そのため、自発剥離後に残置されたＳｃＡｌＭｇＯ４層５０１には開口部５１１が形成され、さらに当該開口部５１１におけるｎ型ＩＩＩ族窒化物半導体層には凹部が形成される。
またこのとき、残置するＳｃＡｌＭｇＯ４層５０１の膜厚は数ｎｍ～数μｍ程度であり、完全な単一面で劈開が発生するわけではない。そのため、ＳｃＡｌＭｇＯ４層５０１表面には、わずかな凹凸が存在する。したがって、剥離後に残置するＳｃＡｌＭｇＯ４層５０１の表面平坦性（平坦度）は、ｎ型ＩＩＩ族窒化物半導体層５０２との界面側のＳｃＡｌＭｇＯ４層５０１の表面平坦性よりも低くなる。当該表面凹凸は、上述の方法により特定することができる。
・デバイス形成工程
デバイス形成工程では、図６ｄに示すように、積層体１２０のうち、ｎ側電極１０６を形成する領域をフォトリソグラフィによりパターニングする。その後、表面側全体に、図６ｅに示すように、ＳｉＯ２からなる保護膜１０５をプラズマＣＶＤにて成膜する。次にフォトリソグラフィによりパターニング後、保護膜１０５の一部を除去する。そして、図６ｆに示すように、ｎ型ＩＩＩ族窒化物半導体層５０２の一部が露出した表面にｎ型オーミック電極１０６を形成し、ｐ型ＩＩＩ族窒化物半導体層１０４の一部が露出した表面にｐ型オーミック電極１０７を形成する。そして、図６ｇに示すように、ｎ側オーミック電極１０６およびｐ側オーミック電極１０７上にパッド電極１０８を形成する。その後、ダイシングによりＬＥＤチップに分割し、図６ｈおよび図６ｉに示すように、サブマウント側電極１０９がパターン状にあらかじめ形成されたサブマウント基板１１０とボンディングを行うことで、フリップチップ型のＬＥＤデバイス５００を作製する。
・ＩＩＩ族窒化物半導体発光ダイオードについて
本実施形態では、剥離後に残置するＳｃＡｌＭｇＯ４層５０１に開口部５１１があることで、ＳｃＡｌＭｇＯ４層５０１中で反射された光がＳｃＡｌＭｇＯ４層５０１の開口部５１１側面からも取り出せる。そのため、光取り出し効率が良好となる。また、開口部５１１に露出するｎ型ＩＩＩ族窒化物半導体層５０２（積層体１２０）に凹部が形成されているため、その領域での光取り出し効率の向上が見込める。
本実施の形態では、開口部５１１のパターンや周期は、ＳｃＡｌＭｇＯ４内に離散的に配置された、ドット状の三角格子配置のパターンとしている。ただし、開口部５１１や残置されるＳｃＡｌＭｇＯ４層５０１の形状および配置については、特にこれに限るものではなく、形状、配置方法、ポシ・ネガの向きなどどのようなパターンを適用してもよい。例えば開口部５１１の周期やサイズはサブミクロンから数十ミクロンまで効果が見込める。ただし、パターン形成のしやすさや効果の大きさを考慮すると、１μｍから５０μｍの周期が好ましく、本実施の形態では１５μｍ周期としている。周期が１μｍより小さいと、上述の凹部形成工程において、ウェットエッチングにより開口部５１１を形成することが難しくなり、歩留まりの低下が顕著となるため好ましくない。一方、周期が５０μｍ以上になると、一般的なＬＥＤチップの大きさ（５００μｍ角～１０００μｍ角）に対して、十分な数の開口部５１１が形成されない。そのため、開口部５１１の効果が限定的になってしまい好ましくない。
図７に実施の形態２のＬＥＤの電流－光出力特性を示した。本実施の形態のＬＥＤは、上述の実施の形態１のＬＥＤと比較して、さらに約５～１０％程度の光出力の向上が実現できることがわかる。
本実施の形態のＬＥＤによれば、従来のＬＥＤより一定電流における光出力を増大することができ、より高効率なＬＥＤを実現できる。
（その他）
上述の実施の形態１および実施の形態２では、下地基板をＳｃＡｌＭｇＯ４基板としたが、ＳｃＡｌＭｇＯ４以外の一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなるＲＡＭＯ４基板も下地基板として利用可能である。また、ＳｃＡｌＭｇＯ４において化学量論的組成が表記から一定程度ずれているものも利用することができる。
本開示に係るＩＩＩ族窒化物半導体発光ダイオードによれば、従来よりも光取り出し効率が向上した高効率ＬＥＤを実現できる。
１００、３００、４００、５００、８００ ＩＩＩ族窒化物半導体発光ダイオード（ＬＥＤ）
１０１ａ、３０１、４０１、５０１ａ ＲＡＭＯ４基板（ＳｃＡｌＭｇＯ４基板）
１０１、５０１ ＲＡＭＯ４層（ＳｃＡｌＭｇＯ４層）
１０２、５０２ ｎ型ＩＩＩ族窒化物半導体層
１０３ 発光層
１０４ ｐ型ＩＩＩ族窒化物半導体層
１０５ 保護膜
１０６、８０６ ｎ側電極（ｎ側オーミック電極）
１０７、８０７ ｐ側電極（ｐ側オーミック電極）
１０８ パッド電極
１０９ サブマウント側電極
１１０ サブマウント基板
１２０、８２０ 積層体

Claims (8)

  1. フリップチップ型のＩＩＩ族窒化物半導体発光ダイオードであって、
    一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）で構成されるＲＡＭＯ４層と、
    前記ＲＡＭＯ４層に積層された積層体と、
    を含み、
    前記積層体は、少なくともＩＩＩ族窒化物半導体からなる発光層と、
    前記発光層の一方の側に配置されたｎ型ＩＩＩ族窒化物半導体層と、
    前記発光層の他方の側に配置されたｐ型ＩＩＩ族窒化物半導体層と、
    を含み、
    前記ＲＡＭＯ４層は、前記積層体との界面より、前記積層体と反対側の面の方が、平坦度が低く、
    前記ｎ型ＩＩＩ族窒化物半導体層は、前記ＲＡＭＯ ４ 層に隣接して配置されており、
    前記ｎ型ＩＩＩ族窒化物半導体層の厚さは５０μｍ以上であり、
    前記ＲＡＭＯ ４ 層の厚さは１０μｍ以下である、
    ＩＩＩ族窒化物半導体発光ダイオード。
  2. 前記ＲＡＭＯ４層がＳｃＡｌＭｇＯ４からなる層である、
    請求項１に記載のＩＩＩ族窒化物半導体発光ダイオード。
  3. 前記積層体の前記ｎ型ＩＩＩ族窒化物半導体層に電気的に接続したｎ型電極と、前記積層体の前記ｐ型ＩＩＩ族窒化物半導体層に電気的に接続したｐ型電極と、をさらに備え、
    前記ｎ型電極および前記ｐ型電極は、前記積層体の同一面側に配置されている、
    請求項１または２に記載のＩＩＩ族窒化物半導体発光ダイオード。
  4. 前記ＲＡＭＯ４層は１つ以上の開口部を備え、前記開口部には、前記積層体が露出している、
    請求項１～３のいずれか一項に記載のＩＩＩ族窒化物半導体発光ダイオード。
  5. 前記ＲＡＭＯ４層の前記開口部において、前記積層体が凹部を有する、
    請求項４に記載のＩＩＩ族窒化物半導体発光ダイオード。
  6. 一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）で構成されるＲＡＭＯ４基板上に、ＩＩＩ族窒化物半導体からなる発光層、前記発光層の一方の側に配置されたｎ型ＩＩＩ族窒化物半導体層、および前記発光層の他方の側に配置されたｐ型ＩＩＩ族窒化物半導体層を少なくとも含む積層体を形成する積層体形成工程と、
    前記積層体形成工程後、前記積層体から、前記ＲＡＭＯ４基板の一部を残しつつ、前記ＲＡＭＯ４基板の大部分を剥離し、前記積層体との界面とは反対側の面に表面凹凸を有するＲＡＭＯ４層を形成する工程と、
    を含み、
    前記積層体形成工程では、前記ＲＡＭＯ ４ 基板に隣接するように、前記ｎ型ＩＩＩ族窒化物半導体層を形成し、前記ｎ型ＩＩＩ属窒化物半導体層の厚さは５０μｍ以上であり、
    前記ＲＡＭＯ ４ 層の厚さは１０μｍ以下である、
    ＩＩＩ族窒化物半導体発光ダイオードの製造方法。
  7. 前記積層体形成工程前に、前記ＲＡＭＯ４基板に１つ以上の凹部を形成する凹部形成工程をさらに含む、
    請求項６に記載のＩＩＩ族窒化物半導体発光ダイオードの製造方法。
  8. 前記ＲＡＭＯ４基板の剥離工程は、前記積層体形成工程後、前記ＲＡＭＯ４基板および前記積層体を冷却する際の熱膨張係数の差を利用して、前記ＲＡＭＯ４基板を劈開する工程である、
    請求項６または７に記載のＩＩＩ族窒化物半導体発光ダイオードの製造方法。
JP2018129975A 2018-07-09 2018-07-09 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法 Active JP7075840B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018129975A JP7075840B2 (ja) 2018-07-09 2018-07-09 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法
CN201910597139.1A CN110707194B (zh) 2018-07-09 2019-07-03 Iii族氮化物半导体发光二极管及其制造方法
EP19185012.2A EP3595020B1 (en) 2018-07-09 2019-07-08 Flip-chip group iii nitride semiconductor light emitting diode, and method for producing the same
US16/506,167 US11335839B2 (en) 2018-07-09 2019-07-09 Group III nitride semiconductor light emitting diode, and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018129975A JP7075840B2 (ja) 2018-07-09 2018-07-09 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020009914A JP2020009914A (ja) 2020-01-16
JP7075840B2 true JP7075840B2 (ja) 2022-05-26

Family

ID=67211625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018129975A Active JP7075840B2 (ja) 2018-07-09 2018-07-09 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法

Country Status (4)

Country Link
US (1) US11335839B2 (ja)
EP (1) EP3595020B1 (ja)
JP (1) JP7075840B2 (ja)
CN (1) CN110707194B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096331A (ja) 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc Ｉｉｉ−ｖ族発光デバイスを成長させるための基板
JP2007150331A (ja) 2005-11-29 2007-06-14 Philips Lumileds Lightng Co Llc 発光デバイスのための発光セラミック素子
JP2007243090A (ja) 2006-03-13 2007-09-20 Sumitomo Chemical Co Ltd ３−５族窒化物半導体基板の製造方法
US20130285212A1 (en) 2012-04-25 2013-10-31 Yang Wei Epitaxial structure
JP2013541221A (ja) 2010-11-02 2013-11-07 コーニンクレッカ フィリップス エヌ ヴェ 改善された抽出効率を持つ発光装置
JP2013544436A (ja) 2010-11-02 2013-12-12 コーニンクレッカ フィリップス エヌ ヴェ Ｉｉｉ族窒化物発光デバイス
JP2017178766A (ja) 2016-03-25 2017-10-05 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶製造方法及びｒａｍｏ４基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
US7109048B2 (en) * 2003-09-30 2006-09-19 Lg Electronics Inc. Semiconductor light emitting device and fabrication method thereof
CN107230737B (zh) * 2016-03-25 2019-03-08 松下知识产权经营株式会社 Iii族氮化物基板以及iii族氮化物结晶的制造方法
CN107230611A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 Iii族氮化物结晶制造方法以及ramo4基板
JP6631849B2 (ja) * 2016-12-15 2020-01-15 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板、およびｉｉｉ族窒化物結晶の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096331A (ja) 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc Ｉｉｉ−ｖ族発光デバイスを成長させるための基板
JP2007150331A (ja) 2005-11-29 2007-06-14 Philips Lumileds Lightng Co Llc 発光デバイスのための発光セラミック素子
JP2007243090A (ja) 2006-03-13 2007-09-20 Sumitomo Chemical Co Ltd ３−５族窒化物半導体基板の製造方法
JP2013541221A (ja) 2010-11-02 2013-11-07 コーニンクレッカ フィリップス エヌ ヴェ 改善された抽出効率を持つ発光装置
JP2013544436A (ja) 2010-11-02 2013-12-12 コーニンクレッカ フィリップス エヌ ヴェ Ｉｉｉ族窒化物発光デバイス
US20130285212A1 (en) 2012-04-25 2013-10-31 Yang Wei Epitaxial structure
JP2017178766A (ja) 2016-03-25 2017-10-05 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶製造方法及びｒａｍｏ４基板

Also Published As

Publication number Publication date
EP3595020B1 (en) 2022-03-16
CN110707194A (zh) 2020-01-17
US20200014431A1 (en) 2020-01-09
CN110707194B (zh) 2024-06-04
EP3595020A1 (en) 2020-01-15
US11335839B2 (en) 2022-05-17
JP2020009914A (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
TWI425558B (zh) 形成電路結構的方法
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
WO2003072856A1 (fr) Procede de production de semi-conducteur a base d'un compose nitrure du groupe iii
KR20110021406A (ko) 발광소자 및 이의 제조방법
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP5401145B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
WO2007046465A1 (ja) 窒化物半導体素子およびその製法
JP3613197B2 (ja) 窒化物半導体基板の成長方法
JP3841537B2 (ja) 窒化ガリウム系化合物半導体及びその製造方法
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
JP2000252219A (ja) ＧａＮ基板の製造方法
JP4698053B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
KR20070117366A (ko) 화합물 반도체 소자 제조 방법
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
JP3753948B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP7075840B2 (ja) Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法
US10763395B2 (en) Light emitting diode element and method for manufacturing same
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP2009206461A (ja) 窒化物半導体発光素子とその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190718

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220516

R151 Written notification of patent or utility model registration

Ref document number: 7075840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151