JP2013541221A - 改善された抽出効率を持つ発光装置 - Google Patents

改善された抽出効率を持つ発光装置 Download PDF

Info

Publication number
JP2013541221A
JP2013541221A JP2013535581A JP2013535581A JP2013541221A JP 2013541221 A JP2013541221 A JP 2013541221A JP 2013535581 A JP2013535581 A JP 2013535581A JP 2013535581 A JP2013535581 A JP 2013535581A JP 2013541221 A JP2013541221 A JP 2013541221A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor structure
layer
grown
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013535581A
Other languages
English (en)
Inventor
ネイザン フレドリック ガードナー
ジョン エドワード エプラー
メルヴィン バーカー マクローリン
マイケル デヴィッド キャムラス
オーレリアン ジャン フランソワ ダヴィッド
ヴァーナー カール ゲッツ
マイケル ジェイソン グルンドマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2013541221A publication Critical patent/JP2013541221A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明の実施例においては、n型領域とp型領域との間に配置されるIII族窒化物発光層を有する半導体構造が、基板上に成長させられる。前記基板は、III族窒化物ではない材料である。前記基板は、面内格子定数asubstrateを持つ。前記半導体構造内の少なくとも1つのIII族窒化物層は、バルク格子定数alayerを持ち、[(|asubstrate-alayer|)/asubstrate]*100%は、1%以下である。前記基板の、前記半導体構造が成長させられる面とは反対側の面は、テクスチャード加工される。

Description

本発明は、光抽出機構を含むIII族窒化物発光装置に関する。
発光ダイオード(LED)、共振空洞発光ダイオード(RCLED)、垂直空洞レーザダイオード(VCSEL)及び端面発光レーザを含む半導体発光装置は、現在利用可能な最も効率的な光源である。可視スペクトルにわたって動作可能な高輝度発光装置の製造において現在興味深い材料系は、III-V族半導体、とりわけ、III族窒化物材料とも呼ばれるガリウム、アルミニウム、インジウム及び窒素の二元、三元及び四元合金を含む。一般に、III族窒化物発光装置は、異なる組成及びドーパント濃度の半導体層のスタックを、サファイア、炭化ケイ素、III族窒化物又は他の適切な基板上に、有機金属気相成長法(MOCVD)、分子線エピタキシ(MBE)又は他のエピタキシャル技術によって、エピタキシャル成長させることによって製造される。スタックは、多くの場合、基板の上に形成される、例えばSiがドーピングされている1つ以上のn型層と、1つ以上のn型層の上に形成される、活性領域中の1つ以上の発光層と、活性領域の上に形成される、例えばMgがドーピングされている1つ以上のp型層とを含む。n型及びp型領域上には電気接点が形成される。
自然III族窒化物基板は、一般に高価であり、広く利用できないことから、III族窒化物装置は、多くの場合、サファイア又はSiC基板上に成長させられる。これらのIII族窒化物ではない基板は最適ではない。なぜなら、サファイア及びSiCは、それらの上に成長させられるIII族窒化物層とは異なる格子定数を持ち、III族窒化物装置層において歪み及び結晶の欠陥をもたらし、これは、性能不足及び信頼性の問題をもたらし得るからである。更に、III族窒化物材料とこれらのIII族窒化物ではない基板との間の境界面に形成される導波路によって、III族窒化物構造内に光が閉じ込められ得る。
本発明の目的は、光抽出機構を備えるIII族窒化物装置を提供することである。
本発明の実施例においては、n型領域とp型領域との間に配置されるIII族窒化物発光層を有する半導体構造が、基板上に成長させられる。前記基板は、III族窒化物ではない材料であり、面内格子定数asubstrateを持つ。前記半導体構造内の少なくとも1つのIII族窒化物層は、バルク格子定数alayerを持ち、[(|asubstrate-alayer|)/asubstrate]*100%は、1%以下である。前記基板の、前記半導体構造が成長させられる面とは反対側の面は、テクスチャード加工される。前記テクスチャード加工は光抽出を改善し得る。
本発明の実施例による方法においては、n型領域とp型領域との間に配置されるIII族窒化物発光層を有する半導体構造が、基板上に成長させられる。前記基板は取り除かれる。前記基板は、面内格子定数asubstrateを持つIII族窒化物ではない材料である。前記半導体構造内の少なくとも1つのIII族窒化物層は、バルク格子定数alayerを持ち、[(|asubstrate-alayer|)/asubstrate]*100%は、1%以下である。前記半導体構造の厚さは、前記半導体構造内へ案内される光モード(guided optical mode)の数を減らすよう選択される。これは、光抽出を改善し得る。
本発明の実施例による方法においては、パターン形成された面を備える基板が設けられる。前記パターン形成された面は、前記基板の一部が取り除かれている、高さがより低い領域を少なくとも1つ有する。n型領域とp型領域との間に配置されるIII族窒化物発光層を有する半導体構造が、半導体材料が前記高さが低い領域を埋めるように、前記パターン形成された面上に成長させられる。前記高さがより低い領域を埋める前記半導体材料が、前記半導体構造の一部のままであるように、前記基板が取り除かれる。これは、前記装置からの光抽出を改善し得る。
ここに記載されている装置は、より少ない歪みしか持たず、それ故、従来通りに成長させられるIII族窒化物発光装置より優れた性能を持つだろう。前記装置内へ案内される光モードを減らすための厚さの選択又はテクスチャード加工などの光抽出機構は、前記装置からの光抽出を改善するよう供給される。
テクスチャード加工基板を含むフリップチップIII族窒化物装置の一部を図示する。 テクスチャード加工基板を含む垂直電流注入III族窒化物装置の一部を図示する。 基板上に形成された光抽出機構の上に成長させられたIII族窒化物装置の一部を図示する。 抽出効率を最大化するよう選択された厚さを持つIII族窒化物装置の一部を図示する。 逆角錐台の形に形成されたIII族窒化物装置の一部を図示する。 埋め込み光抽出機構を含むIII族窒化物半導体構造の一部を図示する。 埋め込み光抽出機構を含むIII族窒化物半導体構造の一部を図示する。
サファイア及びSiC基板であって、前記基板の上にIII族窒化物LEDが従来通りに成長させられる基板は、容易には、湿式化学によってエッチングされることができない。従って、テクスチャード加工された光抽出面を形成するためには、一般に、基板は、サファイアの場合にはレーザリフトオフなどの方法によって取り除かれる。基板を取り除くことによって露出したIII族窒化物材料は、次いで、テクスチャード加工され得る。基板を取り除くことは、付加的な処理ステップを必要とし、歩留まりを低下させ得る。例えば、レーザリフトオフは、III族窒化物材料に損傷を与えるおそれがあり、これは、製造歩留まりを低下させ得る。
本発明の実施例においては、装置内の少なくとも1つのIII族窒化物層に格子整合される(又はほぼ格子整合される)基板が設けられる。幾つかの実施例においては、前記基板は、III族窒化物材料と同じ六方対称性を持つ。前記基板が実質的に格子整合されることから、前記基板上に成長させられるIII族窒化物構造は、従来の装置の場合と比べて、歪まされないだろう。更に、幾つかの実施例においては、前記基板は、湿式化学エッチングで、光抽出機構を形成するようエッチングされることができる。幾つかの実施例においては、前記III族窒化物構造から前記基板に選択的にエッチングするために、湿式化学エッチングが用いられ得る。
様々な実施例において、光抽出は、前記III族窒化物構造の堆積前に前記基板内へエッチングされた光抽出機構によって、前記III族窒化物構造の堆積後に前記基板内へエッチングされた光抽出機構によって、薄い(全体的な厚さが1μm未満の)III族窒化物構造を成長させ、次いで、前記基板を取り除くことによって、改善され得る。
装置内のIII族窒化物層は、バルク格子定数及び面内格子定数によって特徴づけられ得る。前記バルク格子定数は、前記III族窒化物層と同じ組成を持つ緩和材料(relaxed material)の格子定数である。前記面内格子定数は、前記装置において成長させられるような前記III族窒化物層の格子定数である。前記装置において成長させられるような前記III族窒化物層が歪まされる場合には、前記バルク格子定数は、前記面内格子定数と異なる。前記基板であって、前記基板上に前記III族窒化物構造が成長させられる前記基板は、幾つかの実施例においては、少なくとも1つの堆積されるIII族窒化物層のバルク格子定数の1%以内の、幾つかの実施例においては、少なくとも1つの堆積されるIII族窒化物層のバルク格子定数の0.5%以内の面内格子定数を持つ、III族窒化物ではない材料である。換言すれば、[(|asubstrate- alayer |)/asubstrate]*100%は、幾つかの実施例においては、1%以下であり、幾つかの実施例においては、0.5%以下であり、幾つかの実施例においては、0.1%以下である。幾つかの実施例においては、前記基板は、前記III族窒化物構造と同様の又は同じウルツ鉱型六方対称性を持つ。幾つかの実施例においては、前記基板は、前記III族窒化物構造の堆積中に経験される熱環境及び化学物質による攻撃に実質的に影響されない。幾つかの実施例においては、前記基板は、前記III族窒化物構造の面内熱膨張係数の30%以内の熱膨張係数を持つ。幾つかの実施例においては、前記基板は、単結晶の又は実質的に単結晶の材料である。
幾つかの実施例においては、前記基板は、一般組成RAO3(MO)nの材料であり、ここで、Rは、多くの場合、Sc、In、Y及びランタニド元素(原子番号57乃至71)から選択される3価カチオンであり、Aも、多くの場合、Fe(III)、Ga及びAlから選択される3価カチオンであり、Mは、多くの場合、Mg、Mn、Fe(II)、Co、Cu、Zn及びCdから選択される2価カチオンであり、nは、1以上の整数である。幾つかの実施例においては、nは9以下であり、幾つかの実施例においては、nは3以下である。幾つかの実施例においては、RAMO4(即ち、n=1)の組成は、YbFe2O4構造のタイプのものであり、RAO3(MO)n (n≧2)の組成は、InFeO3(ZnO)n構造のタイプのものである。
適切な基板材料の例は、以下の材料を含む。
Figure 2013541221
これらの及び関連する基板材料は、Kimizuka及びMohriによる、Journal of Solid State Chemistry 78, 98 (1989)に掲載されている「Structural Classification of RAO3(MO)n Compounds (R = Sc, In, Y, or Lanthanides; A = Fe(III), Ga, Cr, or Al; M = Divalent Cation; n = 1-11)」において、詳細に記載されており、これは、参照により本願明細書に盛り込まれる。
前記基板上に、例えば、MOCVD、ハイドライド気相成長法又はMBEを含む当業界においては既知の手段のいずれかによって、III族窒化物構造が堆積される。前記III族窒化物構造と前記基板との間の完全な格子整合は必要ないが、幾つかの実施例においては、0.1%以内の格子整合が望ましい。本発明の実施例の目的のために、三元又は四元AlInGaN層の前記バルク格子定数が、Vegard則に従って推定され得る。これは、AlxInyGazNの場合は、aAlInGaN = x(aAlN) + y(aInN) + z(aGaN)と表わされ得る。ここで、変数「a」は、各二元材料のバルク格子定数を指し、x+y+z=1である。AlNは、
Figure 2013541221
というバルク格子定数を持ち、InNは、
Figure 2013541221
というバルク格子定数を持ち、GaNは、
Figure 2013541221
というバルク格子定数を持つ。
幾つかの実施例においては、前記III族窒化物構造は、前記基板の主要結晶面に対して或る角度をなす又は「ミスカット(miscut)」される前記基板の面上に成長させられる。幾つかの実施例においては、前記基板の面であって、前記面上に前記III族窒化物構造が成長させられる面が、基底(0001)面から−10乃至10度離れる方へ配向され得る。幾つかの実施例においては、前記(0001)面から−0.15乃至+0.15度傾斜しているミスカットが、望ましくはテラス縁端部に形成される欠陥数を減らし得る前記基板の面上の大きな原子テラスをもたらし得る。
下記の例においては、前記半導体装置構造は、青色又はUV光を発するIII族窒化物LEDであるが、レーザダイオード、高電子移動度トランジスタ及びヘテロ接合バイポーラトランジスタなどのLED以外の電子装置及び光電子装置も、本願明細書に記載の実施例に従って形成され得る。
事前事項として、図1乃至4に図示されているような半導体構造22は、基板10の上に成長させられる。前記半導体構造22は、n型領域24とp型領域28との間に挟まれる発光又は活性領域26を含む。n型領域24は、多くの場合、最初に成長させられ、例えば、n型であってもよく又は意図的にドーピングされてなくてもよいバッファ層又は核形成層などの準備層と、前記発光領域が効率的に光を発するのに望ましい特定の光学又は電気特性のために設計されるn型又はp型装置層とを含む、異なる組成及びドーパント濃度の多数の層を含み得る。前記n型領域24の上には、発光又は活性領域26が成長させられる。適切な発光領域26の例は、単一の厚い若しくは薄い発光層、又は障壁層によって分離される多数の薄い若しくは厚い発光層を含む多数の量子井戸発光領域を含む。前記発光領域26の上にはp型領域28が成長させられる。前記p型領域28は、前記n型領域24のように、意図的にドーピングされてない層又はn型層を含む、異なる組成、厚さ及びドーパント濃度の多数の層を含み得る。
下記の実施例において、エッチングする又はテクスチャード加工するステップは、例えば、湿式化学エッチングなどの任意の適切なエッチングによって実施され得る。例えば、参照により本願明細書に盛り込まれる、C. D. Brandle他による、Solid-State Electronics, 42, 467 (1998)に掲載されている「Dry and Wet Etching of ScMgAlO4」において報告されているように、ScMgAlO4は、H3PO4及びH2O2の水性混合物、H2SO4:H2O2:H2O、並びにHFの水性混合物によって容易に腐食させられる。幾つかの実施例においては、エッチング又はテクスチャード加工は、800ワットの印加電力においてCl2及びArのガス状混合物を用いる反応性イオンエッチングによって実施される。
図1に図示されている装置においては、前記III族窒化物構造22は、基板10の面11上に成長させられる。前記半導体構造22の全体的な厚さは、幾つかの実施例においては、2μmと100μmとの間であり、幾つかの実施例においては、3μmと6μmとの間である。前記基板10の、前記III族窒化物構造22とは反対側の面12は、前記III族窒化物構造22からの光の抽出を向上させるよう、例えば、ランダムである粗面化によって、又は規則正しくてもよく若しくはランダムであってもよいパターン形成によって、テクスチャード加工される。幾つかの実施例においては、面12は、六角錐を形成することによってテクスチャード加工される。前記角錐は、幾つかの実施例においては、100nm乃至1μm幅の底面を持ち、幾つかの実施例においては、100nm乃至1μm相隔たり得る。前記角錐は、ウェットエッチング中に自然に形成され得る。幾つかの実施例においては、面12は、従来のパターン形成によってテクスチャード加工される。例えば、面12は、柱の格子又は穴の格子を形成するようエッチングされてもよい。前記柱又は穴は、三角格子、正方格子、六方格子又はアルキメディアン格子などの任意の適切な格子状に配設され得る。前記柱又は穴は、幾つかの実施例においては、100nm乃至1μm幅のものであってもよく、幾つかの実施例においては、100nm乃至1μmの深さ又は高さのものであってもよく、幾つかの実施例においては、100nm乃至1μm相隔たっていてもよい。幾つかの実施例においては、前記基板の上に、「ランダムな」パターンを持つマスクが形成され、次いで、例えばウェットエッチングで前記基板がエッチングされる。ランダムなパターンを持つマスクは、例えば、アルミニウムなどの金属を酸化させることによって、形成され得る。面12は、III族窒化物構造22が成長させられる前にテクスチャード加工されてもよく、又はIII族窒化物構造22が成長させられた後にテクスチャード加工されてもよい。面12は、例えば、研削などの機械的手段によって、又はウェットエッチングによって、粗面化されてもよい。面12は、例えば、従来のリソグラフィパターン形成及びウェットエッチングによって、パターン形成されてもよい。基板10の屈折率がIII族窒化物構造22の屈折率と近い場合には、面12を粗面化又はパターン形成することによって供給される抽出利益は、基板10の屈折率がIII族窒化物構造22の屈折率よりずっと小さい場合と比べて、より大きい。GaNの屈折率は2.4である。従って、前記基板10の屈折率は、幾つかの実施例においては、少なくとも2.0であり、幾つかの実施例においては、少なくとも2.2であり、幾つかの実施例においては、少なくとも2.4である。
III族窒化物構造22の成長後、前記p型領域28上に金属p型接点30が形成され、次いで、前記III族窒化物構造22内へメサ構造がエッチングされ、前記n型領域24の一部を露出させ、前記一部上に金属n型接点32が形成される。n型接点32及びp型接点30の一方又は両方が、反射性であり得る。前記装置は、光が前記装置から基板10の面12を通して抽出されるような(図1には示されていない)任意の適切な取り付け台上に、フリップチップ構成で取り付けられてもよい。
図2に図示されている装置においては、前記基板10の面11上にIII族窒化物構造22が成長させられる。前記p型領域28上に金属p型接点34が堆積される。前記基板10の、前記III族窒化物構造22とは反対側の面12は、標準的なフォトリソグラフィ技術を用いて前記基板をマスキングし、例えば、HFを含む溶液又は任意の他の適切な腐食液を用いて、n型領域24までの前記基板を通る穴を選択的にエッチングすることによって形成される1つ以上のバイア穴14でパターン形成される。図2にはバイア穴14は1つしか図示されていないが、単一の装置上に多数のバイア穴が形成され得る。バイア穴14は、例えば、幾つかの実施例においては、少なくとも100nm幅のものであってもよく、幾つかの実施例においては100nm乃至5μm幅のものであってもよい。隣接するバイア穴14は、幾つかの実施例においては、少なくとも50μm相隔たっていてもよく、幾つかの実施例においては、50μm乃至500μm相隔たっていてもよく、幾つかの実施例においては、100μm乃至300μm相隔たっていてもよい。前記装置における電流拡散は、より狭い間隔のより幅が広いバイア穴に有利である。バイア穴に起因するシャドウイングによる光の損失の発生の防止は より広い間隔のより幅が狭いバイア穴に有利である。幾つかの実施例においては、バイア穴14を形成する前に基板10が薄くされ得る。例えば、基板10は、幾つかの実施例においては、薄くする前には、厚さが約1mmであってもよく、幾つかの実施例においては、機械的に自己支持できる厚さまで、例えば、100μm乃至500μmまで薄くされてもよい。
バイア穴14を形成することによって露出させられるn型領域24の面15上に金属n型接点36が形成される。n型接点36は、図2に図示されているように、バイア穴14の側壁部の全て又は一部と、基板10の面12の一部とを覆い得る。基板の面12は、バイア穴14を形成する前に、図2に図示されているようにテクスチャード加工されてもよく、又はバイア穴14を形成した後に、図2に図示されているようにテクスチャード加工されてもよい。基板の面12の、n型接点36の下の部分は、図2に図示されているようにテクスチャード加工されてもよく、又は例えば従来のマスキングステップによって、テクスチャード加工されないままにされてもよい。前記装置は、p型接点34を介して取り付け台に取り付けられ得る。n型接点36との電気接続は、ワイヤボンディングなどの任意の適切な接続によってなされ得る。p型接点34は、反射性であり得る。光は、前記装置から、基板10の面12を通して抽出される。幾つかの実施例においては、図2の装置は、ウェーハ規模でp型接点34を介して取り付け台に接続され、その場合、基板10は、機械的に自己支持できない厚さまで、例えば、幾つかの実施例においては、50μm以下まで、幾つかの実施例においては、20μm以下まで、幾つかの実施例においては、10μm以下まで、薄くされる。バイア穴14は、薄くする前に形成されてもよく、又は薄くした後に形成されてもよい。基板10の残りの薄い部分は、機械的に自己支持できなくてもよいが、後の処理ステップ中に前記半導体構造22を保護し得る機械的なロバスト性を供給し得る。例えば、前記基板10の残りの薄い部分は、ボンディングパッド及びボンドがn型接点36上に形成されるときに、前記半導体構造を損傷から保護し得る。
図3に図示されている装置においては、基板10の面11であって、前記面11上に半導体構造22が成長させられる面11が、前記半導体構造22の堆積前にパターン形成される。前記パターンは、前記基板が取り除かれる高さがより低い領域、例えば、穴又は2本の柱の間の領域を少なくとも1つ含み得る。前記パターンは、標準的なフォトリソグラフィ技術を用いてマスクを作成し、次いで、例えば、HFを含む溶液又は任意の他の適切な腐食液を用いて、前記基板内へ穴又は柱38をエッチングすることによって生成され得る。穴又は柱38は、幾つかの実施例においては、100nm乃至1μm幅のものであってもよく、幾つかの実施例においては、100nm乃至1μmの深さ又は高さのものであってもよい。次いで、上記のように基板10上に半導体構造22が成長させられる。幾つかの実施例においては、半導体材料が、前記穴を埋める、又は前記柱の間の空間を埋める。前記基板10と、穴38を埋める又は柱38の間の空間を埋める前記半導体材料との間の屈折率における差は、前記装置からの光抽出を改善し得る散乱をもたらし得る。幾つかの実施例においては、穴又は柱38は、格子状に配設され、フォトニック結晶を形成する。従来の装置においては、前記半導体材料と前記基板との間の格子定数の差のため、前記n型領域は、実質的に高い品質で成長させられるためには、厚く成長させられなければならない。図3の装置においては、前記n型領域24は、前記基板10に対してより厳密に格子整合されることから、前記n型領域24は、従来の装置の場合と比べてより薄くてもよい。これは、有利なことには、前記発光領域26のより近くに前記フォトニック結晶を配置する。例えば、従来の装置においては、前記n型領域は、厚さが少なくとも5μmであり得る。図3の装置においては、前記n型領域は、厚さが500nm乃至2μmであり得る。
幾つかの実施例においては、光抽出構造は、図6A及び6Bに図示されているように、前記装置の半導体層に埋め込まれる。図6A及び6Bは、n型領域24に埋め込まれる光抽出構造を図示しているが、光抽出構造は、前記装置内の任意の半導体層に埋め込まれ得る。図6Aに図示されている半導体構造の一部においては、n型領域24の第1部分24aが成長させられ、次いで、例えば第1部分24aにエッチングすることによって、又は例えばパターン形成されたマスクを介して、第1部分24aを選択的に成長させることによって、パターン52が形成される。パターン52は、高さがより低い領域、例えば、穴又は2本の柱の間の領域を少なくとも1つ含み得る。パターン52は、穴又は柱であってもよく、これらは、幾つかの実施例においては、格子状に配設され、フォトニック結晶を形成する。パターン52が形成された後、パターンの上にn型領域24の第2部分24bが成長させられる。幾つかの実施例においては、材料24a及び24bは異なる屈折率を持ち、半導体材料24bは、前記穴を埋める、又は前記柱の間の空間を埋める。第1部分24aと第2部分24bとの間の屈折率における差は、前記装置からの光抽出を改善し得る散乱をもたらし得る。例えば、ScMgAlO4基板上に成長させられる装置においては、第1部分24aは、In0.14Ga0.86N及びIn0.3Al0.7Nのうちの一方であってもよく、第2部分24bは、In0.14Ga0.86N及びIn0.3Al0.7Nのうちの他方であってもよい。パターン52の機構は、幾つかの実施例においては、50乃至1000nmの幅及び深さを持ち得る。幾つかの実施例においては、第2材料24bは、パターン52において空隙が形成されるように成長させられ、これは、前記装置からの光抽出を改善し得る散乱をもたらし得る。図6Bに図示されている前記半導体構造の一部においては、前記n型領域の第1部分が成長させられ、異なる屈折率を持つ材料の領域54が前記n型領域の前記第1部分の上に形成され、次いで、前記異なる屈折率を持つ材料の領域54の上に前記n型領域の第2部分が成長させられる。異なる屈折率を持つ材料の領域54は、例えば、ケイ素の酸化物、ケイ素の窒化物、SiO2、Si3N4又は空気であり得る。
図3に図示されている装置は、図1に図示されているフリップチップ構成、又は図2に図示されている垂直電流注入構成に加工され得る。幾つかの実施例においては、上で図1及び2に関して記載したように、基板10の面12であって、前記面12から光が前記装置から光が抽出される面12も、テクスチャード加工され得る。基板10の面11及び12の両方ともテクスチャード加工することは、図1及び2に図示されているように一方の面しかテクスチャード加工しないのに比べて、より高い光抽出効率をもたらし得る。
幾つかの実施例においては、図3の基板10は、例えば、前記III族窒化物半導体構造を腐食させずに基板10を取り除く腐食液でエッチングすることによって、半導体構造22から取り除かれる。基板10をエッチングして取り除くことによって露出させられる半導体構造22の面は、半導体材料が基板10のパターン形成された面11上の前記穴を埋めていた又は前記柱の間の前記空間を埋めていた場合に、半導体構造22の成長中に形成される半導体材料のパターンを含む。
図1、2及び3に図示されている装置のための適切な半導体構造22の一例においては、ScMgAlO4基板10上にn型のIn0.12Ga0.88Nの層24が堆積される。前記n型層24上には、In0.14Ga0.86Nで形成される発光層26が堆積される。前記発光層26上には、GaN及びIn0.12Ga0.88Nで形成されるp型層スタック28が堆積される。前記ScMgAlO4基板は、H2SO4:H2Oの溶液中で10分間エッチングすることによってランダムにテクスチャード加工され得る、又は従来のリソグラフィステップによってパターン形成され、次いで、HFでエッチングされ得る。
図1、2及び3に図示されている装置のような、前記基板10が、完成した前記装置の一部のままである構造においては、前記基板10だけ又は前記基板10と前記半導体構造22との両方が、幾つかの実施例においては、例えば、光抽出を改善するよう、成形される。図5は、逆角錐台の形に形成された装置を図示している。図5に図示されているように、前記基板10の上面及び側面は、鋭角を形成する。幾つかの実施例においては、前記基板10の上面及び側面は、鈍角を形成してもよく、又は曲面によって接続されてもよい。装置は、例えば、鋭利な刃で成形する斜めの鋸切断、研削、エッチング、又は下記の前記基板を取り除くための方法の幾つかによって成形され得る。幾つかの実施例においては、図5の基板10は透明であり、前記装置は、光が前記装置から基板10を通して抽出されるようなフリップチップである。
図4に図示されている装置においては、前記光抽出機構は、前記半導体構造内へ案内される光モードの数を最小限にすることによって前記抽出効率を最大限にするよう選択される前記半導体構造22の厚さである。前記厚さは、前記半導体材料及び前記基板の屈折率、並びに前記半導体において発せられる光の波長に依存する。前記装置内の全てのIII族窒化物層を含む半導体構造22の全体的な厚さは、幾つかの実施例においては、200nm乃至2μmであり、幾つかの実施例においては、500nm乃至1μmである。図4に図示されている装置においては、半導体構造22は、上記のように基板上に成長させられる。前記p型領域28上には、金属p型接点40が堆積される。前記基板、半導体構造22及びp型接点40を含む構造は、例えば、金属−金属結合によって又は半田によって、p型接点40を介して(図4には示されていない)取り付け台に取り付けられる。
次いで、任意の適切な方法又は方法の組み合わせによって、前記基板が取り除かれる。透明な基板は、レーザリフトオフによって取り除かれ得る。前記レーザリフトオフにおいては、前記基板上に最初に成長させられたIII族窒化物材料の層が、レーザ光を吸収し、融解し、半導体構造22を前記基板から解放する。レーザリフトオフは、前記基板上に最初に成長させられるエネルギーギャップがより狭い材料のオプションの層によって容易にされ得る。前記エネルギーギャップがより狭い層の組成は、それが半導体構造22の残りの部分より多くの入射レーザ光を吸収するように選択され得る。このことは、必要とされる入射光束を減らすかもしれず、前記半導体構造22全体にわたってより分散されない損傷をもたらすかもしれない。
幾つかの実施例においては、前記III族窒化物材料と前記基板との境界面のところに又は近くに、その境界面の破壊を促進し、それによって、前記半導体構造22を前記基板から取り除くことをより容易にするために、オプションの脆弱な領域が設けられる。脆弱な領域は、前記半導体構造22の全て又は一部の堆積の前又は後にH若しくはN又は他の原子の1つ以上を注入することによって前記基板又は前記半導体構造22内に設けられ得る。半導体構造22内の脆弱な領域は、最初に(或る成長温度で)より高いモル分率のInNを備える層を成長させ、次いで、より低いモル分率のInNを備える層を成長させることによって、設けられ得る。より多くのInNを含有する層は、残りの半導体構造22をその相図に従って成長させるのに用いられるより高い成長温度で、より高いインジウム組成の領域及びより低いインジウム組成の領域に変わり得る。最も高いインジウム組成の領域は、入射レーザ光を吸収力がより高く、空間的に変化するインジウム組成による機械的応力は、前記半導体構造内に機械的に脆弱な層を作成し得る。
脆弱な領域は、結晶構造内に複数のミクロン規模の結晶の欠陥又は空隙を作成するのに十分な強度及び光子エネルギの強く集束されているパルスレーザビームのパターンにウェーハをさらすことによっても、前記半導体構造/基板の境界面に設けられ得る。結晶の損傷のパターンは、前記ウェーハにわたって1つ以上のレーザビームをラスタリング(rastering)することによって、又はエキシマレーザなどの単一の光出力レーザから多数のスポットを生成するよう回折光学素子を用いることによって、生成され得る。前記レーザビームは、短いサブマイクロ秒パルスで強く集束していてもよく、非常に局部化された損傷をもたらし得る。この露光は、露光後に更なるウェーハ処理が行われ得る十分に少ない量で、成長後に、エピタキシスタックを介して行われ得る。幾つかの実施例においては、前記基板は、その後のウェーハ処理の後に、例えば、ウェーハレベル処理ではなくダイレベル処理において、取り除かれる。また、前記露光の全出力は、従来のレーザリフトオフのために必要とされる全出力より少なくてもよく、このことは、機械的な衝撃をより少なくし得る。
脆弱な領域は、前記半導体構造22の堆積前に(例えば、基板材料の隆起部の矩形格子又は三角格子で)前記基板の面をパターン形成することによっても、前記半導体構造/基板の境界面に設けられ得る。
上記の表に示されている基板材料は、結晶の基底面(即ち、前記基板の配向が(0001)である場合に前記基板の面に平行な面)が優先的に砕ける雲母の特性を持つ。このような基板は、機械的な研削をすること、前記基板と前記半導体構造との間に回転力を加えること、前記基板に接着剤被覆プラスチックフィルムを取り付け、前記半導体構造に第2接着剤被覆プラスチックフィルムを取り付け、前記基板と前記半導体構造とを引き離すこと、前記基板と前記半導体構造との間の境界面を鋭利な刃を用いて壊すこと、前記基板と前記半導体構造との間の境界面を音波エネルギのパルス又は不均一な温度分布を用いて壊すこと、及び前記半導体構造/基板の境界面の面における熱的に誘導される応力がその境界面の破壊をもたらすのに十分であるような前記半導体構造及び基板に垂直な面にわたる温度勾配を加えること(例えば、前記半導体構造の一方の面にはより高い温度が加えられ、前記基板の一方の面にはより低い温度が加えられること)、を含むが、これらに限定されない機械的な方法によって取り除かれ得る。
幾つかの実施例においては、前記基板は、湿式化学エッチングによって取り除かれる。例えば、C. D. Brandle他による、Solid-State Electronics, 42, 467 (1998)に掲載されている「Dry and Wet Etching of ScMgAlO4」において報告されているように、ScMgAlO4は、H3PO4及びH2O2の水性混合物、H2SO4:H2O2:H2O、並びにHFの水性混合物によって容易に腐食させられる。幾つかの実施例においては、成長基板30の全て又は一部が、800ワットの印加電力においてCl2及びArのガス状混合物を用いる反応性イオンエッチングによって取り除かれる。幾つかの実施例においては、最後の除去ステップは、HFを用いる湿式化学エッチングである。幾つかの実施例においては、前記基板を取り除いた後に、前記半導体構造の面が、例えば、前記面を平らにするために、且つ/又はエッチングに起因する損傷を取り除くために、処理され得る。例えば、前記面は、研削することによって平らにされ、次いで、ウェットエッチングで洗浄され得る。
インジウムスズ酸化物、酸化亜鉛、マグネシウムがドーピングされている酸化亜鉛、アルミニウムがドーピングされており、マグネシウムがドーピングされている酸化亜鉛、ガリウムがドーピングされており、マグネシウムがドーピングされている酸化亜鉛、アルミニウムがドーピングされている酸化亜鉛、ガリウムがドーピングされている酸化亜鉛、又は酸化ルテニウムなどの導電性の透明な金属酸化物の層42は、例えば、前記基板を取り除くことによって露出させられたn型領域24の面の上に堆積される。導電層42は、十分な電流拡散能力を持つn型接点を形成し得る。幾つかの実施例においては、導電層42は、電流拡散層としての役割を果たし、導電層42上に別の金属n型接点44が形成される。導電層42は、幾つかの実施例においては、厚さが100nm乃至1μmであってもよく、幾つかの実施例においては、厚さが100nm乃至300nmであってもよい。光は、前記装置から導電層42を通して抽出される。
図4に図示されているような装置の一例においては、ScMgAlO4基板上にn型のIn0.12Ga0.88Nの層24が堆積される。前記n型層24上には、In0.14Ga0.86Nで形成される発光層26が堆積される。前記発光層26上には、GaN及びIn0.12Ga0.88Nで形成されるp型層スタック28が堆積される。
上記の装置は、白色光又は他の色のモノクロ光を作成するために蛍光体、量子ドット又は色素などの1つ以上の波長変換材料と組み合され得る。前記LEDによって発せられる光の全て又は一部だけが、前記波長変換材料によって変換され得る。LEDによって発せられる未変換光が、光の最終的なスペクトル一部であってもよいが、そうである必要はない。一般的な組み合わせの例は、黄色発光蛍光体と組み合わされる青色発光LED、緑色及び赤色蛍光体と組み合わされる青色発光LED、青色及び黄色発光蛍光体と組み合わされるUV放射LED、並びに青色、緑色及び赤色発光蛍光体と組み合わされるUV放射LEDを含む。前記装置から発せられる光のスペクトルを調整するために、他の色の光を発する波長変換材料が加えられ得る。
波長変換素子は、例えば、前記LEDに接着若しくは接合される又は前記LEDから間隔をおいて配置される予め形成されたセラミック蛍光体層であってもよく、又は前記LEDの上に、ステンシルで刷られる、スクリーン印刷される、吹き付けられる、沈殿される、蒸着される、スパッタリングされる、又はさもなければ分配される若しくは堆積される、有機又は無機カプセル材料内に配置された粉末蛍光体又は量子ドットであってもよい。
本発明を詳細に説明したが、当業者には、本開示を鑑みて、ここに記載されている本発明の思想の趣旨から外れない修正が本発明に対してなされ得ることは分かるであろう。それ故、本発明の範囲を、図示及び記載されている特定の実施例に限定する意図はない。

Claims (20)

  1. 基板と、
    前記基板上に成長させられる半導体構造とを有する装置であり、前記半導体構造が、n型領域とp型領域との間に配置されるIII族窒化物発光層を有する装置であって、
    前記基板が、III族窒化物ではない材料であり、
    前記基板が、面内格子定数asubstrateを持ち、
    前記半導体構造内の少なくとも1つのIII族窒化物層が、バルク格子定数alayerを持ち、
    [(|asubstrate-alayer|)/asubstrate]*100%が、1%以下であり、
    前記基板の、前記半導体構造が成長させられる面とは反対側の面が、テクスチャード加工される装置。
  2. 前記基板が、ScMgAlO4である請求項1に記載の装置。
  3. 前記基板が、RAO3(MO)nであり、ここで、Rは、Sc、In、Y及びランタニド元素から選択され、Aは、Fe(III)、Ga及びAlから選択され、Mは、Mg、Mn、Fe(II)、Co、Cu、Zn及びCdから選択され、nは、1以上の整数である請求項1に記載の装置。
  4. 前記n型領域上に配置される金属n型接点及び前記p型領域上に配置される金属p型接点を更に有し、前記n型接点及び前記p型接点が、両方とも、前記半導体構造の同じ側に形成される請求項1に記載の装置。
  5. 前記n型領域上に配置される金属n型接点及び前記p型領域上に配置される金属p型接点を更に有し、前記n型接点が、前記n型領域の、前記基板を通るバイア穴をエッチングすることによって露出させられる面上に配置され、前記n型接点と前記p型接点とが、前記半導体構造の反対側に形成される請求項1に記載の装置。
  6. 前記基板の屈折率が、少なくとも2.0である請求項1に記載の装置。
  7. 前記基板の面であって、前記面上に前記半導体構造が成長させられる面が、テクスチャード加工される請求項1に記載の装置。
  8. 前記基板の面であって、前記面上に前記半導体構造が成長させられる面上に形成される穴又は柱の格子を更に有する請求項1に記載の装置。
  9. 前記基板が、逆角錐台の形にされる請求項1に記載の装置。
  10. 前記基板の面であって、前記面上に前記半導体構造が成長させられる面、及び前記半導体構造内の半導体層のうちの一方に形成されるフォトニック結晶を更に有する請求項1に記載の装置。
  11. 前記フォトニック結晶が、前記III族窒化物発光層の2μm以内に配置される請求項10に記載の装置。
  12. 前記基板の、前記半導体構造が成長させられる面とは反対側の面が、六角錐でテクスチャード加工される請求項1に記載の装置。
  13. 前記半導体構造が、取り付け台に取り付けられ、前記基板の厚さが、50μm未満である請求項1に記載の装置。
  14. n型領域とp型領域との間に配置されるIII族窒化物発光層を有する半導体構造を、基板上に成長させるステップと、
    前記基板を取り除くステップとを有する方法であって、
    前記基板が、III族窒化物ではない材料であり、
    前記基板が、面内格子定数asubstrateを持ち、
    前記半導体構造内の少なくとも1つのIII族窒化物層が、バルク格子定数alayerを持ち、
    [(|asubstrate-alayer|)/asubstrate]*100%が、1%以下であり、
    前記半導体構造の厚さが、前記半導体構造内へ案内される光モードの数を減らすよう選択される方法。
  15. 前記基板を取り除いた後に、前記半導体構造の露出させられた面上に導電材料を堆積させるステップを更に有する請求項14に記載の方法。
  16. 前記導電材料が、透明な酸化物である請求項15に記載の方法。
  17. 前記半導体構造の厚さが、200nmと2μmとの間である請求項14に記載の方法。
  18. 基板に、パターン形成された面を設けるステップであって、前記パターン形成された面が、前記基板の一部が取り除かれている少なくとも1つの高さがより低い領域を有するステップと、
    n型領域とp型領域との間に配置されるIII族窒化物発光層を有する半導体構造を、前記パターン形成された面上に成長させるステップであって、半導体材料が、前記高さがより低い領域を埋めるステップと、
    前記高さがより低い領域を埋めている前記半導体材料が、前記半導体構造の一部のままであるように、前記基板を取り除くステップとを有する方法であって、
    前記基板が、III族窒化物ではない材料であり、
    前記基板が、面内格子定数asubstrateを持ち、
    前記半導体構造内の少なくとも1つのIII族窒化物層が、バルク格子定数alayerを持ち、
    [(|asubstrate-alayer|)/asubstrate]*100%が、1%以下である方法。
  19. 前記パターン形成された面が、前記基板の面上に形成された複数の柱を有し、前記少なくとも1つの高さがより低い領域が、2つの柱の間の領域を有する請求項18に記載の方法。
  20. 前記取り除くステップが、前記半導体材料を腐食させずに前記基板を取り除く腐食液を用いて取り除くステップを有する請求項18に記載の方法。
JP2013535581A 2010-11-02 2011-11-01 改善された抽出効率を持つ発光装置 Pending JP2013541221A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40916010P 2010-11-02 2010-11-02
US61/409,160 2010-11-02
PCT/IB2011/054847 WO2012059862A2 (en) 2010-11-02 2011-11-01 Light emitting device with improved extraction efficiency

Publications (1)

Publication Number Publication Date
JP2013541221A true JP2013541221A (ja) 2013-11-07

Family

ID=45563456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013535581A Pending JP2013541221A (ja) 2010-11-02 2011-11-01 改善された抽出効率を持つ発光装置

Country Status (6)

Country Link
US (4) US9209359B2 (ja)
EP (1) EP2636077A2 (ja)
JP (1) JP2013541221A (ja)
KR (1) KR20130140048A (ja)
CN (1) CN103180972A (ja)
WO (1) WO2012059862A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069463A (ja) * 2015-09-30 2017-04-06 旭化成株式会社 半導体発光素子及びその製造方法
JP2018197179A (ja) * 2017-05-24 2018-12-13 パナソニック株式会社 Ramo4基板及び窒化物半導体装置
JP2019192828A (ja) * 2018-04-26 2019-10-31 パナソニックIpマネジメント株式会社 Ramo4基板のエッチング方法
JP2020009914A (ja) * 2018-07-09 2020-01-16 パナソニック株式会社 Iii族窒化物半導体発光ダイオード、およびその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130181241A1 (en) * 2012-01-18 2013-07-18 Moser Baer India Limited Method of molding structures in a plastic substrate
JP2015509669A (ja) * 2012-03-06 2015-03-30 ソラア インコーポレーテッドSoraa Inc. 導波光効果を低減させる低屈折率材料層を有する発光ダイオード
CN103579380A (zh) 2012-08-09 2014-02-12 索尼公司 受光或者发光元件、太阳能电池、光传感器、发光二极管
US10230022B2 (en) 2014-03-13 2019-03-12 General Electric Company Lighting apparatus including color stable red emitting phosphors and quantum dots
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102014223003B4 (de) 2014-11-11 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Streustrahlung
KR102504008B1 (ko) * 2015-02-18 2023-02-28 코닌클리케 필립스 엔.브이. 다수의 적층된 발광 디바이스를 갖는 디바이스
KR102487989B1 (ko) * 2015-09-30 2023-01-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
WO2017127461A1 (en) * 2016-01-18 2017-07-27 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
US20190229496A1 (en) * 2016-07-27 2019-07-25 Sony Corporation Nitride semiconductor laser and electronic apparatus
US10304740B2 (en) * 2016-12-15 2019-05-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 monocrystalline substrate
JP6631849B2 (ja) * 2016-12-15 2020-01-15 パナソニックIpマネジメント株式会社 Ramo4基板、およびiii族窒化物結晶の製造方法
JP7133786B2 (ja) * 2018-10-29 2022-09-09 パナソニックIpマネジメント株式会社 Iii族窒化物半導体およびその製造方法
US11949043B2 (en) 2020-10-29 2024-04-02 PlayNitride Display Co., Ltd. Micro light-emitting diode
CN116682912B (zh) * 2023-06-21 2024-05-28 惠科股份有限公司 发光芯片、显示面板、发光组件及其制作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
DE10245628A1 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
US6784460B2 (en) * 2002-10-10 2004-08-31 Agilent Technologies, Inc. Chip shaping for flip-chip light emitting diode
JP4393306B2 (ja) * 2003-10-30 2010-01-06 シャープ株式会社 半導体発光素子およびその製造方法並びに半導体装置
KR100568297B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
EP1768463A4 (en) * 2004-05-17 2011-04-13 Zeon Corp ELECTROLUMINESCENT ELEMENT, LIGHTING APPARATUS AND DISPLAY EQUIPMENT
US7361938B2 (en) * 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
US20050269577A1 (en) * 2004-06-08 2005-12-08 Matsushita Electric Industrial Co., Ltd. Surface treatment method and surface treatment device
TWI269466B (en) * 2004-06-18 2006-12-21 Showa Denko Kk Group III nitride semiconductor light emitting device
KR100649494B1 (ko) 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 3족 질화물 발광 소자 및 그 제조 방법
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
WO2007044711A1 (en) 2005-10-07 2007-04-19 University Of Florida Research Foundation, Inc. Multiple component nanoparticles for multiplexed signaling and optical encoding
WO2008048303A2 (en) * 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
DE102007029370A1 (de) * 2007-05-04 2008-11-06 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US8378567B2 (en) * 2007-11-21 2013-02-19 Industrial Technology Research Institute Light-polarizing structure
JP5003527B2 (ja) * 2008-02-22 2012-08-15 住友電気工業株式会社 Iii族窒化物発光素子、及びiii族窒化物系半導体発光素子を作製する方法
CN102231991A (zh) 2008-07-31 2011-11-02 生物工程大学精神物质实验室 应用于生物分析的活性粒子及其制备方法
IT1391530B1 (it) 2008-07-31 2012-01-11 Cyanagen S R L Particelle attive per applicazioni bio-analitiche e metodi per la loro preparazione
US7982232B2 (en) * 2008-08-27 2011-07-19 Showa Denko K.K. Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2010087217A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子およびその製造方法
US8642369B2 (en) * 2009-03-03 2014-02-04 Zn Technology, Inc. Vertically structured LED by integrating nitride semiconductors with Zn(Mg,Cd,Be)O(S,Se) and method for making same
CN101859828A (zh) * 2009-04-07 2010-10-13 裕星企业有限公司 发光二极管的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069463A (ja) * 2015-09-30 2017-04-06 旭化成株式会社 半導体発光素子及びその製造方法
JP2018197179A (ja) * 2017-05-24 2018-12-13 パナソニック株式会社 Ramo4基板及び窒化物半導体装置
JP2019192828A (ja) * 2018-04-26 2019-10-31 パナソニックIpマネジメント株式会社 Ramo4基板のエッチング方法
JP7016044B2 (ja) 2018-04-26 2022-02-21 パナソニックIpマネジメント株式会社 Ramo4基板のエッチング方法
JP2020009914A (ja) * 2018-07-09 2020-01-16 パナソニック株式会社 Iii族窒化物半導体発光ダイオード、およびその製造方法
JP7075840B2 (ja) 2018-07-09 2022-05-26 パナソニックホールディングス株式会社 Iii族窒化物半導体発光ダイオード、およびその製造方法

Also Published As

Publication number Publication date
WO2012059862A3 (en) 2012-09-13
EP2636077A2 (en) 2013-09-11
US9209359B2 (en) 2015-12-08
WO2012059862A2 (en) 2012-05-10
US20170317237A1 (en) 2017-11-02
US20140048817A1 (en) 2014-02-20
US20160163927A1 (en) 2016-06-09
US10586891B2 (en) 2020-03-10
US20190259914A1 (en) 2019-08-22
CN103180972A (zh) 2013-06-26
KR20130140048A (ko) 2013-12-23
US10217901B2 (en) 2019-02-26
US9711687B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
US10586891B2 (en) Light emitting device with improved extraction efficiency
US7754507B2 (en) Method of removing the growth substrate of a semiconductor light emitting device
JP5091233B2 (ja) 垂直型発光素子及びその製造方法
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US9991414B2 (en) Method of forming a composite substrate
JP6419077B2 (ja) 波長変換発光デバイス
KR20070042214A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
TWI631736B (zh) 用於形成發光裝置的方法及用於發光裝置的結構
US20100244065A1 (en) Semiconductor light emitting device grown on an etchable substrate
JP6321013B2 (ja) 成形された基板を含む発光デバイス
KR20130112903A (ko) 기판 상에 성장된 iii-질화물층
KR101179700B1 (ko) 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법
KR100905859B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법