JP2007243090A - ３−５族窒化物半導体基板の製造方法 - Google Patents

３−５族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP2007243090A
JP2007243090A JP2006067012A JP2006067012A JP2007243090A JP 2007243090 A JP2007243090 A JP 2007243090A JP 2006067012 A JP2006067012 A JP 2006067012A JP 2006067012 A JP2006067012 A JP 2006067012A JP 2007243090 A JP2007243090 A JP 2007243090A
Authority
JP
Japan
Prior art keywords
group
nitride semiconductor
substrate
base substrate
inorganic particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006067012A
Other languages
English (en)
Other versions
JP4879614B2 (ja
Inventor
Kazumasa Ueda
和正 上田
Naohiro Nishikawa
直宏 西川
Kenji Kasahara
健司 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006067012A priority Critical patent/JP4879614B2/ja
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to GB0818662A priority patent/GB2450652A/en
Priority to PCT/JP2007/055161 priority patent/WO2007105782A1/ja
Priority to DE112007000578T priority patent/DE112007000578T5/de
Priority to TW096107986A priority patent/TWI435375B/zh
Priority to CN2007800080860A priority patent/CN101432850B/zh
Priority to US12/224,984 priority patent/US20090093122A1/en
Priority to KR1020087023815A priority patent/KR101286927B1/ko
Publication of JP2007243090A publication Critical patent/JP2007243090A/ja
Application granted granted Critical
Publication of JP4879614B2 publication Critical patent/JP4879614B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2056—Epitaxial deposition of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Abstract

【課題】高品質の自立３−５族窒化物半導体基板を低コストで容易に得る。
【解決手段】下地基板１上に配置された無機粒子２をエッチングマスクとして下地基板１をドライエッチング処理して下地基板１の表面に無機粒子２の形状に対応した凸部１Ｂを形成した後、下地基板１上にエピタキシャル成長マスク用の被膜３を形成する。しかる後、凸部１Ｂの上に残留している無機粒子２を除去することによって凸部１Ｂの各頂部において下地基板１を露出させ、各頂部の下地基板露出面から３−５族窒化物半導体を成長させて３−５族窒化物半導体層５を形成した後、３−５族窒化物半導体層５を下地基板１から分離して、自立３−５族窒化物半導体基板を得る。
【選択図】図１

Description

本発明は、下地基板を用いて自立型の３−５族窒化物半導体基板を得るようにした３−５族窒化物半導体基板の製造方法に関する。
式Ｉｎx Ｇａy Ａｌz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で示される３−５族窒化物半導体は、紫外、青色もしくは緑色発光ダイオード素子、または紫外、青色もしくは緑色レーザダイオード素子等の半導体発光素子の製造に用いられており、これらの半導体発光素子には、表示装置用として高い輝度が求められている。
上記の３−５族窒化物半導体はバルク結晶成長が難しいので、バルク結晶成長による実用に耐える自立基板は未だ得られていない。現在広く一般に実用化されているのは、サファイア基板の上に有機金属気相成長法（ＭＯＶＰＥ法）等で３−５族窒化物半導体をエピタキシャル成長させる方法である。
ところが、サファイア基板は、３−５族窒化物半導体と格子定数や熱膨張係数が異なるため、サファイア基板を用いる上述の従来方法によると、エピタキシャル成長後に高密度の転位が導入されたり、基板に反りが生じたりするほか、最悪の場合には割れの原因となる等の問題点を有していた。このため、３−５族窒化物半導体のバルク基板の開発が望まれていた。
そこで、最近、サファイアのような下地基板上に成長させた３−５族窒化物半導体を、その下地基板から独立させて３−５族窒化物半導体基板を得る方法が種々提案されている。
例えば、ハイドライド気相成長法（ＨＶＰＥ法）などの方法でＧａＮの厚膜をサファイア基板上に成長させ、その後サファイア基板を研磨して機械的に除去する方法、或いは、サファイア基板上にＨＶＰＥ法でＧａＮを厚く成長させ、その後レーザーパルスを照射して、ＧａＮ層だけを剥離させる方法等が試みられている。その他、特許文献１には、除去しやすい基板としてＧａＡｓ基板を用い、ＧａＡｓ基板上にＨＶＰＥ法でＧａＮを厚く成長させ、その後ＧａＡｓ基板を王水により溶解除去する方法が開示されている。また、特許文献２には、サファイア基板を凹凸加工し、凸部の側面及び上面にＳｉＯ2 膜を形成した後ＧａＮを成長させ、その後冷却させることにより剥離を生じさせて、独立した３−５族窒化物半導体基板を得る方法が開示されている。
特開２０００−１２９００号公報 特開２００４−５５７９９号公報
しかし、下地基板を研磨或いはレーザーパルス照射等で機械的に除去する方法によると、研磨の過程で基板の反りが増大し、基板が割れてしまったり、レーザーパルス照射で基板にクラックが入りやすいという問題点があった。
また、特許文献１による方法では、ＧａＮ結晶成長中にＧａＡｓ基板が分解し、これにより生じたＡｓがＧａＮ中に不純物として混入してしまうという問題点を有しており、特許文献２による方法では、凹凸加工するにはフォトリソグラフィー技術を用いる必要があるので、レジスト露光等の工程を必要とし、コストが高くなる上に処理時間も長くなるという問題点を有している。
本発明の目的は、より簡便な方法で下地基板から独立した３−５族窒化物半導体基板を得ることができる、３−５族窒化物半導体基板の製造方法を提供することにある。
請求項１の発明によれば、３−５族窒化物半導体基板の製造方法において、下地基板上に配置された無機粒子をエッチングマスクとして該下地基板をドライエッチング処理して前記下地基板表面に前記無機粒子の形状に対応した凸部を形成した後、前記下地基板上にエピタキシャル成長マスク用の被膜を形成し、しかる後、前記凸部の上に残留している前記無機粒子を除去することによって前記凸部の各頂部において前記下地基板を露出させ、前記各頂部の下地基板露出面から３−５族窒化物半導体を成長させて３−５族窒化物半導体層を形成し、しかる後、該３−５族窒化物半導体層を前記下地基板から分離するようにしたことを特徴とする３−５族窒化物半導体基板の製造方法が提案される。
請求項２の発明によれば、３−５族窒化物半導体基板の製造方法において、下地基板上に配置された無機粒子をエッチングマスクとして該下地基板をドライエッチング処理して前記下地基板表面に前記無機粒子の形状に対応した凸部を形成した後、前記凸部の上に残留している各無機粒子を除去してから前記下地基板上にエピタキシャル成長マスク用の被膜を形成し、しかる後、前記凸部の頂部の被膜を除去して前記凸部の各頂部のみにおいて前記下地基板が露出するようにしたエピタキシャル成長マスクを形成し、前記各頂部の下地基板露出面から３−５族窒化物半導体を成長させて３−５族窒化物半導体層を形成し、、しかる後、該３−５族窒化物半導体層を前記下地基板から分離するようにしたことを特徴とする３−５族窒化物半導体基板の製造方法が提案される。
請求項３の発明によれば、請求項１又は２の発明において、前記３−５族窒化物半導体を成長させる工程で前記下地基板と前記３−５族窒化物半導体層との間にボイドを形成させるようにした３−５族窒化物半導体基板の製造方法が提案される。
請求項４の発明によれば、請求請求項１、２又は３の発明において、前記無機粒子が、酸化物、窒化物、炭化物、硼化物、硫化物、セレン化物及び金属からなる群より選ばれる少なくとも１つを含む３−５族窒化物半導体基板の製造方法が提案される。
請求項５の発明によれば、請求請求項４の発明において、前記無機粒子が、シリカ、アルミナ、ジルコニア、チタニア、セリア、マグネシア、酸化亜鉛、酸化スズおよびイットリウムアルミニウムガーネットの各々からなる群より選ばれる少なくとも１つである３−５族窒化物半導体基板の製造方法が提案される。
請求項６の発明によれば、請求請求項１、２、３、４又は５の発明において、前記無機粒子の形状が、球状、板状、針状又は不定形である３−５族窒化物半導体基板の製造方法が提案される。
請求項７の発明によれば、請求請求項１、２、３、４、５又は６の発明において、前記３−５族窒化物半導体層と前記下地基板とを分離する工程が、応力を加えて機械的に分離する工程を含む３−５族窒化物半導体基板の製造方法が提案される。
請求項８の発明によれば、請求請求項７の発明において、前記３−５族窒化物半導体層と前記下地基板を分離する前記工程が、前記３−５族窒化物半導体層を成長後、雰囲気温度を降下させることにより前記下地基板を自然剥離する工程を含む３−５族窒化物半導体基板の製造方法が提案される。
本発明の製造方法によれば、レジスト露光等の工程が不要であり、下地基板の分離除去が容易であるから、高品質の自立３−５族窒化物半導体基板を低コストで容易に得ることができる。
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
図１は、本発明による３−５族窒化物半導体基板の製造方法の一実施形態を説明するための工程図である。以下、図１を参照して本発明の一実施形態について説明する。
先ず、図１の（ａ）に示されるように、下地基板１を用意し、下地基板１の表面１Ａ上に無機粒子２を配置する。
下地基板１としては、サファイア、ＳｉＣ、Ｓｉ、ＭｇＡｌ2 Ｏ4 、ＬｉＴａＯ3 、ＺｒＢ2 、ＣｒＢ2 からなる基板を用いることができる。これらの中で３−５族窒化物半導体との反応性、熱膨張係数差、高温での安定性、入手の容易性等の観点から、サファイア、ＳｉＣ、Ｓｉがより好ましく、サファイアが特に好ましい。
無機粒子２としては、例えば、酸化物、窒化物、炭化物、硼化物、硫化物およびセレン化物及び金属を含むものであってもよい。これらの含有量は、無機粒子に対して、通常５０重量％以上、好ましくは９０重量％以上、より好ましくは９５重量％以上である。
酸化物としては、例えば、シリカ、アルミナ、ジルコニア、チタニア、セリア、酸化亜鉛、酸化スズおよびイットリウムアルミニウムガーネット（ＹＡＧ）が挙げられる。
窒化物としては、例えば、窒化珪素、窒化硼素が挙げられる。
炭化物としては、例えば、炭化珪素（ＳｉＣ）、炭化硼素、ダイヤモンド、グラファイト、フラーレン類が挙げられる。
硼化物としては、例えば、硼化ジルコニウム（ＺｒＢ2 ）、硼化クロム（ＣｒＢ2 ）が挙げられる。
硫化物としては、例えば、硫化亜鉛、硫化カドミウム、硫化カルシウム、硫化ストロンチウムが挙げられる。
セレン化物としては、例えば、セレン化亜鉛、セレン化カドミウムが挙げられる。
酸化物、窒化物、炭化物、硼化物、硫化物、セレン化物は、それに含まれる元素が他元素で部分的に置換されていてもよく、これらの例として、付活剤としてセリウムやユーロピウムを含む、珪酸塩やアルミン酸塩の蛍光体が挙げられる。
金属としては、珪素（Ｓｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）が挙げられる
無機粒子は、加熱処理したとき、前記の酸化物、窒化物、炭化物、硼化物、硫化物、セレン化物、金属となる材料であってもよく、例えば、シリコーンであってもよい。シリコーンはＳｉ−Ｏ−Ｓｉの無機性結合を主骨格として持ち、Ｓｉに有機置換基を有する構造のポリマーであり、約５００℃に加熱処理すると、シリカとなる。
上記の無機粒子は、それぞれ単独で無機粒子２として用いることができる他、これらの無機粒子を混合したものを無機粒子２として用いることもできる。また、窒化物からなる無機粒子を酸化物で被覆したような被覆粒子も無機粒子２として用いることができる。これらの中でも、無機粒子として好ましいのは酸化物であり、より好ましくはシリカである。
無機粒子は、形状が球状（例えば、断面が円、楕円であるもの）、板状（長さＬと厚さＴのアスペクト比Ｌ／Ｔが１．５〜１００であるもの）、針状（例えば、幅Ｗと長さＬの比Ｌ／Ｗが１．５〜１００であるもの）、又は不定形（様々な形状の粒子を含み、全体として形状が不揃いのもの）であってもよく、球状であるのが好ましい。したがって、無機粒子は球状シリカであることがより好ましい。
本発明による方法に用いる無機粒子の平均粒径は、通常５ｎｍ〜５０μｍ、好ましくは１０ｎｍ〜１０μｍである。平均粒径が５ｎｍ以上であれば、続く無機粒子をマスクとしたドライエッチングを行う工程においてドライエッチングを長時間行うことが可能となり、下地基板を深くエッチングすることが容易になるので好ましい。平均粒径が５０μｍ以下であれば、後述する３−５族窒化物半導体層の成長工程において凸部間隔が近くなるため、それぞれを合体させて成長させることが容易になるので好ましい。上記平均粒径の範囲内において、粒径の異なる無機粒子を混合して用いても良い。
上記平均粒径は、遠心沈降法により測定した体積平均粒径である。平均粒径は、遠心沈降法以外の測定法、例えば、動的光散乱法、コールターカウンター法、レーザー回折法、電子顕微鏡により測定してもよいが、その場合には、較正して、遠心沈降法により測定した体積平均粒径に換算すればよい。
例えば、標準となる粒子の平均粒径を遠心沈降法及び他の粒度測定法で求め、これらの相関係数を算出する。相関係数は、粒径の異なる複数の標準粒子について、遠心沈降法により測定した体積平均粒径に対する相関係数を算出して較正曲線を作成することにより求めることが好ましい。較正曲線を使えば、遠心沈降法以外の測定法で得られた平均粒径から体積平均粒径が求められる。
下地基板１の表面１Ａ上に無機粒子を配置する方法としては、例えば、無機粒子と媒体を含むスラリー中へ基板を浸漬する方法、又はスラリーを基板に塗布や噴霧した後乾燥する方法でもよい。媒体は、水、メタノール、エタノール、イソプロパノール、ｎ−ブタノール、エチレングリコール、ジメチルアセトアミド、メチルエチルケトン、メチルイソブチルケトン等であり、好ましくは水である。塗布は、スピンコートにより行うことが好ましく、この方法によれば無機粒子２の配置密度を均一にできる。乾燥はスピナーを用いて行ってもよい。
無機粒子２の下地基板１に対する被覆率は、走査型電子顕微鏡（ＳＥＭ）で無機粒子２を配置した下地基板１の表面１Ａを上から観察したときの、測定視野内（面積Ｓ）における粒子数Ｐと粒子の平均粒径ｄとにより、次式で求めればよい。
被覆率（％）＝（（ｄ／２）2 ×π・Ｐ・１００）／Ｓ
この被覆率は、特に限定されないが、好ましくは１％〜９５％であり、より好ましくは３０％〜９５％であり、さらに好ましくは５０％〜９５％である。１％以上であれば、後の工程で、下地基板１から３−５族窒化物半導体層５が容易に剥がれやすくなり好ましい。また下地基板１の上に配置した無機粒子２は、何層構造でもよいが、１層構造、即ち単粒子構造であることが望ましい。
図１の（ａ）は、このようにして下地基板１の表面１Ａに無機粒子２が配置された状態での構造断面図を示している。
以上のようにして下地基板１上に無機粒子２を配置させた後、無機粒子２をマスクにして下地基板１のドライエッチングを行う。ドライエッチング処理には、ＥＣＲドライエッチング装置やＩＣＰドライエッチング装置等公知のドライエッチング装置を使用することができる。無機粒子２をマスクとしてドライエッチングを行うことにより、下地基板１に無機粒子２に対応した凸部１Ｂを形成する（図１の（ｂ））。
ドライエッチングによるエッチングの深さ、すなわち凸部１Ｂの高さは１０ｎｍ〜５μｍであればよいが、好ましくは３０ｎｍ〜３μｍである。
以上のようにして無機粒子２をエッチングマスクにして下地基板１をドライエッチングして図１の（ｂ）に示す状態を得たならば、次に図１の（ｃ）に示すように、下地基板１上にエピタキシャル成長マスク用の被膜３を形成する。被膜３の材料は３−５族窒化物半導体のエピタキシャル成長の成長を阻止することができる材料であり、例えば、二酸化珪素（ＳｉＯ2 ）、窒化珪素（ＳｉＮx ）その他の化合物を用いることができる。被膜３の形式は、ＣＶＤや蒸着法等により上記材料で下地基板１を覆うようにして行う。この結果、凸部１Ｂの間の谷部の表面、無機粒子２の露出面が被膜３によって覆われ、図１の（ｃ）に示す状態となる。
次に、図１の（ｃ）に示す状態において、無機粒子２を除去し、凸部１Ｂの各頂部において下地基板１を露出させる。これにより、凸部１Ｂ間に形成される各谷部１Ｃの表面にのみ被膜３を残すことにより、成長マスク４を形成する（図１の（ｄ））。無機粒子２を除去する方法としては、ブラシロール洗浄機や研磨機等を用いて物理的に除去することが可能である。また無機粒子２と被膜３との選択エッチングが可能な場合にはウェットエッチングも可能である。
無機粒子２の除去によっても凸部１Ｂの頂部に被膜３の一部が残っている場合には、ブラシロール洗浄機を用いて除去してもよいが、その他の適宜の公知の手段を用いて除去してもよい。
このようにして、図１の（ｄ）に示されるように、凸部１Ｂの各頂部１Ｂａには下地基板１を露出させ、凸部１Ｂの間の谷部１Ｃの表面にのみ成長マスク４として被膜３を残し、この成長マスク４によって谷部１Ｃの表面におけるエピタキシャル成長を阻止することができるようにする。
そして、図１の（ｄ）に示す状態の下地基板１上に３−５族窒化物半導体をエビタキシャル成長する。したがって、このエビタキシャル成長は、成長マスク４によって覆われていない凸部１Ｂの各頂部１Ｂａに３−５族窒化物半導体層を成長させることになる。３−５族窒化物半導体層としては、Ｉｎx Ｇａy Ａｌz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で示される３−５族窒化物半導体が好ましい。
凸部１Ｂの各頂部１Ｂａから３−５族窒化物半導体を成長させ、このようにして成長させた各３−５族窒化物半導体を合体させることで３−５族窒化物半導体層５を形成する。この時、下地基板１の各谷部１Ｃにボイド（空隙）を形成させるように３−５族窒化物半導体層を成長させると、成長した３−５族窒化物半導体層５が後工程において下地基板１から剥がれやすくなるため好ましい。
３−５族窒化物半導体層５のエピタキシャル成長方法としては、有機金属気相成長法（ＭＯＶＰＥ法）、ハライド気相成長法（ＨＶＰＥ法）、分子線エピタキシー法（ＭＢＥ法）などが挙げられる。
ＭＯＶＰＥ法を用いて３−５族窒化物半導体層５を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。
３族原料としては、例えばトリメチルガリウム［（ＣＨ3 ）3 Ｇａ、以下ＴＭＧと記すことがある］、トリエチルガリウム［（Ｃ2 Ｈ5 ）3 Ｇａ、以下ＴＥＧと記すことがある］等の一般式Ｒ1 Ｒ2 Ｒ3 Ｇａ（ここで、Ｒ1 、Ｒ2 、Ｒ3 は、低級アルキル基を示す）で表されるトリアルキルガリウム；トリメチルアルミニウム［（ＣＨ3 ）3 Ａｌ、以下ＴＭＡと記すことがある］、トリエチルアルミニウム［（Ｃ2 Ｈ5 ）3 Ａｌ、以下ＴＥＡと記すことがある］、トリイソブチルアルミニウム［（ｉ−Ｃ4 Ｈ9 ）3 Ａｌ］等の一般式Ｒ1 Ｒ2 Ｒ3 Ａｌ（ここで、Ｒ1 、Ｒ2 、Ｒ3 は、低級アルキル基を示す）で表されるトリアルキルアルミニウム；トリメチルアミンアラン［（ＣＨ3 ）3 Ｎ：ＡｌＨ3 ］；トリメチルインジウム［（ＣＨ3 ）3 Ｉｎ、以下ＴＭＩと記すことがある］、トリエチルインジウム［（Ｃ2 Ｈ5 ）3 Ｉｎ］等の一般式Ｒ1 Ｒ2 Ｒ3 Ｉｎ（ここで、Ｒ1 、Ｒ2 、Ｒ3 は、低級アルキル基を示す）で表されるトリアルキルインジウム、ジエチルインジウムクロライド［（Ｃ2 Ｈ5 ）2 ＩｎＣｌ］などのトリアルキルインジウムから１ないし２つのアルキル基をハロゲン原子に置換したもの、インジウムクロライド［ＩｎＣｌ］など一般式ＩｎＸ（Ｘはハロゲン原子）で表されるハロゲン化インジウム等が挙げられる。これらは、単独で用いても混合して用いてもよい。
これらの３族原料の中で、ガリウム源としてはＴＭＧ、アルミニウム源としてはＴＭＡ、インジウム源としてはＴＭＩが好ましい。
５族原料としては、例えばアンモニア、ヒドラジン、メチルヒドラジン、１，１−ジメチルヒドラジン、１，２−ジメチルヒドラジン、ｔ−ブチルアミン、エチレンジアミンなどが挙げられる。これらは単独でまたは任意の組み合わせで混合して用いることができる。これらの原料のうち、アンモニアとヒドラジンは、分子中に炭素原子を含まないため、半導体中への炭素の汚染が少なく好適であり、高純度品が入手しやすい観点からアンモニアがより好適である。
ＭＯＶＰＥ法においては、成長時雰囲気ガス及び有機金属原料のキャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。
以上の原料ガスを反応炉に導入して、成長マスク４が形成されている下地基板１上に３−５族窒化物半導体層５を成長させる。反応炉は、原料供給装置から原料ガスを反応炉に供給する原料供給ラインを備え、反応炉内には基板を加熱するためのサセプタが設けられている。サセプタは、窒化物半導体層を均一に成長させるために、通常は回転装置によって回転できる構造となっている。サセプタの内部には、サセプタを加熱するための赤外線ランプ等の加熱装置が備えられている。この加熱により、原料供給ラインを通じて反応炉に供給される原料ガスが成長基板上で熱分解し、基板上に所望の化合物を気相成長させることができるようになっている。反応炉に供給された原料ガスのうち未反応の原料ガスは、排気ラインより反応炉の外部に排出され、排ガス処理装置へ送られる。
また、ＨＶＰＥ法を用いて窒化物半導体層を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。３族原料としては、ガリウム金属を塩化水素ガスと高温で反応させて生成する塩化ガリウムガスやインジウム金属を塩化水素ガスと高温で反応させて生成する塩化インジウムガス等が挙げられる。５族原料としては、アンモニアが挙げられる。キャリアガスとしては、窒素、水素、アルゴン、ヘリウムなどの気体を単独あるいは混合して用いることができ、水素、ヘリウムが好ましい。以上の原料ガスを反応炉に導入して下地基板１上に３−５族窒化物半導体層５を所定の厚みにまで成長させ、図１の（ｅ）に示す状態とする。
また、ＭＢＥ法を用いて窒化物半導体層を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。３族原料としては、ガリウム、アルミニウム及びインジウム等の金属が挙げられる。５族原料としては、窒素やアンモニア等のガスが挙げられる。以上の原料ガスを反応炉に導入して３−５族窒化物半導体層５を成長させる。
また、ＭＢＥ法を用いて下地基板１上に３−５族窒化物半導体層５を結晶成長させる場合、以下のような化合物を出発原料として用いることができる。３族原料としては、ガリウム、アルミニウム及びインジウム等の金属が挙げられる。５族原料としては、窒素やアンモニア等のガスが挙げられる。以上の原料ガスを反応炉に導入して３−５族窒化物半導体層５を成長させる。
次に、本発明の製造方法における、３−５族窒化物半導体層５と下地基板１とを分離する分離工程について説明する。
以上のようにして、下地基板１上に３−５族窒化物半導体層５を所定の厚みにエピタキシャル成長したならば（図１の（ｅ））、３−５族窒化物半導体層５を下地基板１から分離し、３−５族窒化物半導体層５を自立基板として得る（図１の（ｆ））。３−５族窒化物半導体層５を下地基板１から分離するための手段は特に限定されない。下地基板１と３−５族窒化物半導体層５との間には、成長マスク４の働きで谷部１Ｃに空間が出来ているため、両者を簡単に分離することができる。
例えば、図１の（ｆ）に示す分離工程において、３−５族窒化物半導体層５と下地基板１とを分離する方法としては、応力を加えて機械的に下地基板１を３−５族窒化物半導体層５から剥離する方法が挙げられる。応力としては、内部応力でも外部応力でもよい。
３−５族窒化物半導体層５と下地基板１とを分離する具体的方法として、内部応力および／または外部応力を当該界面に加えることが挙げられる。該内部応力および／または外部応力を当該界面に加えることにより、容易に下地基板１と３−５族窒化物半導体層５とを分離（剥離）することができる。
内部応力としては、３−５族窒化物半導体層５の成長後、３−５族窒化物半導体層５と下地基板４との熱膨張係数差に基く応力を利用して下地基板４を自然剥離する方法が挙げられる。具体的には、図１の（ｅ）の状態で、３−５族窒化物半導体層５の成長温度から室温に向けて冷却、室温から液体窒素等の低温媒体を用いた冷却、および室温から再度加熱した後に液体窒素等の低温媒体を用いた冷却等の、熱変化付与を用いることができる。外部応力としては、３−５族窒化物半導体層５か又は下地基板１の一方を固定して、他方に衝撃を加える方法が挙げられる。このようにして、下地基板１から独立した３−５族窒化物半導体結晶である３−５族窒化物半導体層５を得ることができる。
以上、本発明の一実施形態について図１を参照して説明したが、本発明はこの一実施形態に限定されるものではない。
図２には、本発明の他の実施形態を説明するための工程図が示されている。図２に示す（ａ）、（ｂ）の工程は、図１の（ａ）、（ｂ）に示す工程と全く同じである。
図２に示す実施形態の場合には、図２の（ｂ）のドライエッチング処理が終了した状態において、無機粒子２を除去して図２（ｃ）の状態とする。
そして、エピタキシャル成長マスク用の被膜１３を下地基板１上に形成する。被膜１３の形成は、図１の（ｃ）の工程で説明したのと同様である。図２に示す実施形態では、被膜１３の形成の工程時には無機粒子２が既に除去されているので、被膜１３は、凹凸状態になっている下地基板１の表面全体を覆い、凸部１Ｂ間の谷部１Ｃの表面は勿論のこと、凸部１Ｂの各頂部も被膜１３で覆われることになる（図２の（ｄ））。
その後、凸部１Ｂの各頂部に形成された被膜１３のみを適宜の方法、例えば研磨により除去することにより、凸部１Ｂ間の谷部１Ｃの表面上にのみ被膜１３を残し、これによりエピタキシャル成長マスク４を形成する（図２の（ｅ））。この状態は、図１の（ｄ）の状態に対応している。
この後、３−５族窒化物半導体層５を形成し（図２の（ｆ））、３−５族窒化物半導体層５を下地基板１から分離する（図２の（ｇ））ことによって自立した３−５族窒化物半導体層５が得られる。これらの各工程は、図１の（ｅ）、（ｆ）の各工程と全く同じである。
上記において、本発明の実施の形態について説明を行ったが、これらの実施形態は、あくまで例示であって、本発明の範囲はこれらの実施の形態に限定されない。本発明の範囲は、特許請求の範囲によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変形を含むものである。
以下、さらに具体的に本発明を実施例により説明するが、本発明は、これらに限定されるものではない。
実施例１
下地基板として、サファイアのＣ面を鏡面研磨したサファイア基板を用いた。無機粒子として、球状のシリカ粒子（宇部日東化成（株）社製、ハイプレシカ（商品名）平均粒径３μｍ）を用い、これをエタノールに分散させた８重量％スラリーを用いた。該スラリーを停止しているスピナー上で該サファイア基板に塗布した後、５００ｒｐｍで１０秒間回転させ、続けて２５００ｒｐｍで４０秒間回転して該サファイア基板を乾燥させた。サファイア基板上のシリカ粒子の被覆率は８７％であった。続いて、該サファイア基板を深さ０．３５μｍまでドライエッチングして、サファイア基板表面にシリカ粒子の形状に対応した凸部を形成した。
ドライエッチングは、ＩＣＰドライエッチング装置を用い、基板バイアスパワー３００Ｗ、ＩＣＰパワー８００Ｗ、圧力２Ｐａ、塩素ガス３２ｓｃｃｍ、三塩化硼素ガス４８ｓｃｃｍ、アルゴンガス１９０ｓｃｃｍ、処理時間５分間の条件で処理した。
続いて、サファイア基板上にシリカ粒子がついている状態で、蒸着にて二酸化珪素（ＳｉＯ2 ）膜をサファイア基板上に２０００Å形成した。続いて、サファイア基板の凸部上のＳｉＯ2 をシリカ粒子とともに綿棒にて除去した。続いて、サファイア基板上に３−５族窒化物半導体層をエピタキシャル成長させた。
エピタキシャル成長にはＭＯＶＰＥ法を用いた。１気圧で、サセプタの温度を４８５℃、キャリアガスを水素とし、キャリアガス、アンモニア及びＴＭＧを供給して、厚みが約５００ÅのＧａＮバッファ層を成長した。次に、サセプタの温度を９００℃にしたのち、キャリアガス、アンモニア、ＴＭＧを供給して、アンドープＧａＮ層を形成した。次に、サセプタ温度１０４０℃にして炉圧力を１／４気圧に落とし、キャリアガス、アンモニア及びＴＭＧを供給してアンドープＧａＮ層を形成した。最終的にアンドープＧａＮ層は、２０μｍまで成長させた後、成長温度の１０４０℃から略室温までゆっくりと冷却した。この冷却により、サファイア基板界面で剥離が生じ、サファイア基板から独立した３−５族窒化物半導体基板（ＧａＮ単結晶、厚み２０μｍ）を得た。
実施例２
下地基板として、サファイアのＣ面を鏡面研磨したサファイア基板を用いた。無機粒子として球状のシリカ粒子（宇部日東化成（株）社製、ハイプレシカ（商品名）平均粒径１μｍ）を用い、これをエタノールに分散させた８重量％スラリーを用いた。該スラリーを停止しているスピナー上で該サファイア基板に塗布した後、５００ｒｐｍで１０秒間回転させ、続けて２５００ｒｐｍで４０秒間回転して該サファイア基板を乾燥させた。サファイア基板上のシリカ粒子の被覆率は８３％であった。続いて、該サファイア基板を深さ０．２１μｍまでドライエッチングして、サファイア基板表面にシリカ粒子の形状に対応した凸部を形成した。
ドライエッチングは、ＩＣＰドライエッチング装置を用い、基板バイアスパワー３００Ｗ、ＩＣＰパワー８００Ｗ、圧力２Ｐａ、塩素ガス３２ｓｃｃｍ、三塩化硼素ガス４８ｓｃｃｍ、アルゴンガス１９０ｓｃｃｍ、処理時間３分間の条件で処理した。
続いて、サファイア基板上にシリカ粒子がついている状態で、蒸着にて二酸化珪素（ＳｉＯ2 ）膜をサファイア基板上に２０００Å形成した。続いて、サファイア基板の凸部上のＳｉＯ2 をシリカ粒子とともに綿棒にて除去した。続いて、実施例１と同様にしてサファイア基板上に３−５族窒化物半導体層をエピタキシャル成長させた。
最終的にアンドープＧａＮ層は、２０μｍまで成長させた後、成長温度の１０４０℃から略室温までゆっくりと冷却した。この冷却により、サファイア基板界面で剥離が生じ、サファイア基板から独立した３−５族窒化物半導体基板（ＧａＮ単結晶、厚み２０μｍ）を得た。
実施例３
下地基板として、サファイアのＣ面を鏡面研磨したサファイア基板を用いた。無機粒子として、コロイダルシリカ（日本触媒（株）製、シーホスターＫＥ−Ｗ５０（商品名）、平均粒径５５０ｎｍ、水溶媒）に含まれている球状シリカ粒子を用いた。該サファイア基板をスピナー上にセットし、８００ｒｐｍで回転させながら、１６重量％に希釈したスラリーを滴下し、さらに８０００ｒｐｍで４０秒間回転して該サファイア基板を乾燥させた。サファイア基板上のシリカ粒子の被覆率は９２％であった。続いて、該サファイア基板を深さ０．１μｍまでドライエッチングして、サファイア基板表面にシリカ粒子の形状に対応した凸部を形成した。
ドライエッチングは、ＩＣＰドライエッチング装置を用い、基板バイアスパワー３００Ｗ、ＩＣＰパワー８００Ｗ、圧力２Ｐａ、塩素ガス３２ｓｃｃｍ、三塩化硼素ガス４８ｓｃｃｍ、アルゴンガス１９０ｓｃｃｍ、処理時間１．５分間の条件で処理した。
続いて、サファイア基板上にシリカ粒子がついている状態で、蒸着にて二酸化珪素（ＳｉＯ2 ）膜をサファイア基板上に２０００Å形成した。
続いて、サファイア基板の凸部上のＳｉＯ2 をシリカ粒子とともに綿棒にて除去した。続いて、実施例１と同様にしてサファイア基板上に３−５族窒化物半導体層をエピタキシャル成長させた。
最終的にアンドープＧａＮ層は、２０μｍまで成長させた後、成長温度の１０４０℃から略室温までゆっくりと冷却した。この冷却により、サファイア基板界面で剥離が生じ、サファイア基板から独立した３−５族窒化物半導体基板（ＧａＮ単結晶、厚み２０μｍ）を得た。
比較例１
下地基板であるサファイア基板の加工を行うことなく、実施例１と同様にして、加工していないサファイア基板上に３−５族窒化物半導体層のエピタキシャル成長を行った。最終的にアンドープＧａＮ層を、２０μｍまで成長させた後、成長温度の１０４０℃から略室温までゆっくりと冷却しても、形成されたＧａＮ層がサファイア基板からの剥離が生じることはなかった。さらに成長を続けて最終的にアンドープＧａＮ層を、４５μｍまで成長させた後、成長温度の１０４０℃から略室温までゆっくりと冷却したところ、該ＧａＮ層がサファイア基板から剥離することはなく、サファイア基板とともに一緒に割れた。
本発明の一実施形態を説明するための工程概略図。 本発明の別の実施形態を説明するための工程概略図。
符号の説明
１ 下地基板
１Ａ 表面
１Ｂ 凸部
１Ｃ 谷部
２ 無機粒子
３、１３ 被膜
４ 成長マスク
５ ３−５族窒化物半導体層

Claims (8)

  1. ３−５族窒化物半導体基板の製造方法において、下地基板上に配置された無機粒子をエッチングマスクとして該下地基板をドライエッチング処理して前記下地基板表面に前記無機粒子の形状に対応した凸部を形成した後、前記下地基板上にエピタキシャル成長マスク用の被膜を形成し、しかる後、前記凸部の上に残留している前記無機粒子を除去することによって前記凸部の各頂部において前記下地基板を露出させ、前記各頂部の下地基板露出面から３−５族窒化物半導体を成長させて３−５族窒化物半導体層を形成し、、しかる後、該３−５族窒化物半導体層を前記下地基板から分離するようにしたことを特徴とする３−５族窒化物半導体基板の製造方法。
  2. ３−５族窒化物半導体基板の製造方法において、下地基板上に配置された無機粒子をエッチングマスクとして該下地基板をドライエッチング処理して前記下地基板表面に前記無機粒子の形状に対応した凸部を形成した後、前記凸部の上に残留している各無機粒子を除去してから前記下地基板上にエピタキシャル成長マスク用の被膜を形成し、しかる後、前記凸部の頂部の被膜を除去して前記凸部の各頂部のみにおいて前記下地基板が露出するようにしたエピタキシャル成長マスクを形成し、前記各頂部の下地基板露出面から３−５族窒化物半導体を成長させて３−５族窒化物半導体層を形成し、、しかる後、該３−５族窒化物半導体層を前記下地基板から分離するようにしたことを特徴とする３−５族窒化物半導体基板の製造方法。
  3. 前記３−５族窒化物半導体を成長させる工程で前記下地基板と前記３−５族窒化物半導体層との間にボイドを形成させるようにした請求項１又は２記載の３−５族窒化物半導体基板の製造方法。
  4. 前記無機粒子が、酸化物、窒化物、炭化物、硼化物、硫化物、セレン化物及び金属からなる群より選ばれる少なくとも１つを含む請求請求項１、２又は３記載の３−５族窒化物半導体基板の製造方法。
  5. 前記無機粒子が、シリカ、アルミナ、ジルコニア、チタニア、セリア、マグネシア、酸化亜鉛、酸化スズおよびイットリウムアルミニウムガーネットの各々からなる群より選ばれる少なくとも１つである請求請求項４記載の３−５族窒化物半導体基板の製造方法。
  6. 前記無機粒子の形状が、球状、板状、針状又は不定形である請求請求項１、２、３、４又は５記載の３−５族窒化物半導体基板の製造方法。
  7. 前記３−５族窒化物半導体層と前記下地基板とを分離する工程が、応力を加えて機械的に分離する工程を含む請求請求項１、２、３、４、５又は６記載の３−５族窒化物半導体基板の製造方法。
  8. 前記３−５族窒化物半導体層と前記下地基板を分離する前記工程が、前記３−５族窒化物半導体層を成長後、雰囲気温度を降下させることにより前記下地基板を自然剥離する工程を含む請求請求項７記載の３−５族窒化物半導体基板の製造方法。
JP2006067012A 2006-03-13 2006-03-13 ３−５族窒化物半導体基板の製造方法 Expired - Fee Related JP4879614B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006067012A JP4879614B2 (ja) 2006-03-13 2006-03-13 ３−５族窒化物半導体基板の製造方法
PCT/JP2007/055161 WO2007105782A1 (ja) 2006-03-13 2007-03-08 ３－５族窒化物半導体基板の製造方法
DE112007000578T DE112007000578T5 (de) 2006-03-13 2007-03-08 Verfahren zur Herstellung eines Substrats eines Nitridhalbleiters der Gruppe III-V
TW096107986A TWI435375B (zh) 2006-03-13 2007-03-08 Iii-v族氮化物半導體基板之製造方法
GB0818662A GB2450652A (en) 2006-03-13 2007-03-08 Method for manufacturing group 3-5 nitride semiconductor substrate
CN2007800080860A CN101432850B (zh) 2006-03-13 2007-03-08 Ⅲ-ⅴ族氮化物半导体基板的制造方法
US12/224,984 US20090093122A1 (en) 2006-03-13 2007-03-08 Method For Producing Group III-V Nitride Semiconductor Substrate
KR1020087023815A KR101286927B1 (ko) 2006-03-13 2007-03-08 3-5족 질화물 반도체 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067012A JP4879614B2 (ja) 2006-03-13 2006-03-13 ３−５族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007243090A true JP2007243090A (ja) 2007-09-20
JP4879614B2 JP4879614B2 (ja) 2012-02-22

Family

ID=38509595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067012A Expired - Fee Related JP4879614B2 (ja) 2006-03-13 2006-03-13 ３−５族窒化物半導体基板の製造方法

Country Status (8)

Country Link
US (1) US20090093122A1 (ja)
JP (1) JP4879614B2 (ja)
KR (1) KR101286927B1 (ja)
CN (1) CN101432850B (ja)
DE (1) DE112007000578T5 (ja)
GB (1) GB2450652A (ja)
TW (1) TWI435375B (ja)
WO (1) WO2007105782A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102218A (ja) * 2007-10-24 2009-05-14 Siltron Inc 化合物半導体基板の製造方法
KR100956499B1 (ko) * 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
WO2013141561A1 (ko) * 2012-03-19 2013-09-26 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
WO2014163323A1 (en) * 2013-04-05 2014-10-09 Seoul Viosys Co., Ltd. Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
JP2020009914A (ja) * 2018-07-09 2020-01-16 パナソニック株式会社 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE522644T1 (de) * 2007-05-24 2011-09-15 Nat Inst For Materials Science Verfahren zur herstellung eines uv- lichtemittierenden hexagonalen bornitridkristalls
US20090136652A1 (en) * 2007-06-24 2009-05-28 Applied Materials, Inc. Showerhead design with precursor source
US20080314311A1 (en) * 2007-06-24 2008-12-25 Burrows Brian H Hvpe showerhead design
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
KR101159438B1 (ko) * 2007-11-16 2012-06-22 가부시키가이샤 아루박 기판 처리 방법, 및 이 방법에 의해 처리된 기판
WO2010068460A2 (en) * 2008-12-12 2010-06-17 3M Innovative Properties Company Particle reflow etching
KR101108244B1 (ko) * 2008-12-31 2012-01-31 광주과학기술원 발광다이오드의 제조방법
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
WO2010143778A1 (ko) 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
KR101106149B1 (ko) * 2009-08-26 2012-01-20 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR101106150B1 (ko) * 2009-08-26 2012-01-20 서울옵토디바이스주식회사 발광 소자 제조 방법
CN102640307B (zh) 2009-08-26 2015-04-01 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
CN102117869B (zh) 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
TW201237963A (en) 2011-03-08 2012-09-16 Univ Nat Chiao Tung Method of semiconductor manufacturing process
TWI446583B (zh) * 2011-06-29 2014-07-21 Univ Nat Chiao Tung 半導體製程方法
TW201347231A (zh) 2012-05-04 2013-11-16 Lextar Electronics Corp 發光二極體元件
TWI632696B (zh) * 2013-10-11 2018-08-11 王子控股股份有限公司 半導體發光元件用基板之製造方法、半導體發光元件之製 造方法、半導體發光元件用基板、以及半導體發光元件
JP2015111649A (ja) * 2013-10-30 2015-06-18 京セラ株式会社 金属体付きサファイア構造体、金属体付きサファイア構造体の製造方法、電子機器、および外装体
US20150258769A1 (en) * 2014-02-05 2015-09-17 John Farah Rapid Thinning of GaN and SiC Substrates and Dry Epitaxial Lift-off
US9607881B2 (en) * 2014-06-20 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Insulator void aspect ratio tuning by selective deposition
KR20160008382A (ko) * 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
US9406506B2 (en) 2014-11-05 2016-08-02 International Business Machines Corporation Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
KR102378823B1 (ko) * 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
KR20200006652A (ko) 2018-07-10 2020-01-21 삼성디스플레이 주식회사 잉크조성물, 그 제조 방법, 및 이를 이용한 양자점-폴리머 복합체 패턴 제조방법
CN111081531B (zh) * 2019-10-30 2022-03-18 华灿光电（浙江）有限公司 外延层剥离方法
CN111129242B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种led制备方法与待剥离led结构
CN113257970A (zh) * 2021-07-15 2021-08-13 广东中图半导体科技股份有限公司 一种用于led生长的图形化衬底、外延片和制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0892741A (ja) * 1994-09-20 1996-04-09 New Japan Radio Co Ltd ダイヤモンド堆積用超硬合金の表面処理方法
JP2002353152A (ja) * 2001-03-23 2002-12-06 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2003304036A (ja) * 2002-04-08 2003-10-24 Matsushita Electric Ind Co Ltd 半導体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US7468105B2 (en) * 2001-10-16 2008-12-23 Micron Technology, Inc. CMP cleaning composition with microbial inhibitor
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
JP4115187B2 (ja) 2002-07-19 2008-07-09 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子
KR101183776B1 (ko) * 2003-08-19 2012-09-17 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0892741A (ja) * 1994-09-20 1996-04-09 New Japan Radio Co Ltd ダイヤモンド堆積用超硬合金の表面処理方法
JP2002353152A (ja) * 2001-03-23 2002-12-06 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2003304036A (ja) * 2002-04-08 2003-10-24 Matsushita Electric Ind Co Ltd 半導体の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102218A (ja) * 2007-10-24 2009-05-14 Siltron Inc 化合物半導体基板の製造方法
KR100956499B1 (ko) * 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
WO2013141561A1 (ko) * 2012-03-19 2013-09-26 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
US9263255B2 (en) 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
US9882085B2 (en) 2012-03-19 2018-01-30 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
WO2014163323A1 (en) * 2013-04-05 2014-10-09 Seoul Viosys Co., Ltd. Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
US9520533B2 (en) 2013-04-05 2016-12-13 Seoul Viosys Co., Ltd. Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
JP2020009914A (ja) * 2018-07-09 2020-01-16 パナソニック株式会社 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法
JP7075840B2 (ja) 2018-07-09 2022-05-26 パナソニックホールディングス株式会社 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法

Also Published As

Publication number Publication date
GB0818662D0 (en) 2008-11-19
GB2450652A (en) 2008-12-31
CN101432850B (zh) 2011-03-23
KR101286927B1 (ko) 2013-07-16
TWI435375B (zh) 2014-04-21
US20090093122A1 (en) 2009-04-09
JP4879614B2 (ja) 2012-02-22
KR20080100466A (ko) 2008-11-18
WO2007105782A1 (ja) 2007-09-20
DE112007000578T5 (de) 2009-01-15
CN101432850A (zh) 2009-05-13
TW200739692A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
JP4879614B2 (ja) ３−５族窒化物半導体基板の製造方法
TWI445054B (zh) 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US9431477B2 (en) Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
KR101355593B1 (ko) 개선된 에피택시 재료들의 제조 방법
US7910937B2 (en) Method and structure for fabricating III-V nitride layers on silicon substrates
JP3631724B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
US20090236629A1 (en) Sustrate and Semiconductor Light-Emitting Device
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
US20050260781A1 (en) Method for manufacturing gallium nitride compound semiconductor
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JP4996448B2 (ja) 半導体基板の作成方法
JP2006179879A (ja) 半導体積層基板、その製造方法及び発光素子
JP2007001855A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP4749803B2 (ja) 半導体積層基板およびその製造方法
JP2005183997A (ja) 発光素子用窒化物半導体テンプレートおよびその製造方法
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2005112713A (ja) 窒化ガリウム系単結晶基板の製造方法
JP2001274093A (ja) 半導体基材及びその製造方法
JP2000340509A (ja) ＧａＮ基板およびその製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP2014224020A (ja) ＧａＮ自立基板の製造方法
JP2012121772A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111130

R150 Certificate of patent or registration of utility model

Ref document number: 4879614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees