KR101159438B1 - 기판 처리 방법, 및 이 방법에 의해 처리된 기판 - Google Patents

기판 처리 방법, 및 이 방법에 의해 처리된 기판 Download PDF

Info

Publication number
KR101159438B1
KR101159438B1 KR1020107011380A KR20107011380A KR101159438B1 KR 101159438 B1 KR101159438 B1 KR 101159438B1 KR 1020107011380 A KR1020107011380 A KR 1020107011380A KR 20107011380 A KR20107011380 A KR 20107011380A KR 101159438 B1 KR101159438 B1 KR 101159438B1
Authority
KR
South Korea
Prior art keywords
substrate
particles
processing method
etching
mask
Prior art date
Application number
KR1020107011380A
Other languages
English (en)
Other versions
KR20100074300A (ko
Inventor
스스무 사키오
히데오 타케이
카즈야 사이토
카즈히로 와타나베
신스케 이구치
히로유키 야마카와
쿠즈오 나카무라
유-신 린
양-충 창
통-중 우
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20100074300A publication Critical patent/KR20100074300A/ko
Application granted granted Critical
Publication of KR101159438B1 publication Critical patent/KR101159438B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Surface Treatment Of Glass (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Abstract

공정수를 줄여 기판 표면에 요철 구조를 형성할 수 있는 기판 처리 방법을 제공한다. 본 발명과 관련되는 기판 처리 방법은, 기판(10)의 표면(10s)에 입자(11)를 살포하고, 입자를 마스크로서 기판의 표면을 에칭하여 기판의 표면에 요철 구조(12)를 형성하는 것과 동시에, 마스크(11)를 상기 에칭에 의해서 제거 한다. 이 방법에 의하면, 요철 구조(12)의 형성 후, 기판 표면(10s)으로부터 마스크(11)를 제거하는 공정이 불필요해진다. 따라서, 기판 표면으로의 요철 구조의 형성에 필요한 공정수가 큰 폭으로 삭감 되므로, 생산성의 큰 향상을 도모하는 것이 가능해진다.

Description

기판 처리 방법, 및 이 방법에 의해 처리된 기판{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSED BY THIS METHOD}
본 발명은, 기판의 표면에 미세한 요철 구조를 형성하기 위한 기판 처리 방법, 및 이 방법에 의해 처리된 기판에 관한 것이다.
근래, 태양전지 디바이스의 개발이 활발히 진행되고 있다. 태양전지는, 광전 변환층을 가지고 있다. 이 광전 변환층에 빛을 좋은 효율로 획득하는 것이, 디바이스의 고성능화에 불가결하다. 그 중에서도, 디바이스의 빛 입사면에 미세한 요철 구조를 형성하고, 계면에서의 빛의 반사를 현저히 저감 시키는 것이 알려져 있다(예컨대, 특허 문헌 1, 2 참조).
기판의 표면에 미세한 요철 구조를 형성하는 방법으로서 특허 문헌 1에는, 잉크젯 방식으로 기판 표면에 레지스트 재료를 패턴을 그린 후, 해당 레지스트 재료를 마스크로서 기판을 에칭하는 방법이 개시되고 있다. 또한, 특허 문헌 2에는, 기판의 표면에 살포한 실리카 미립자를 마스크로서 기판을 에칭한 후, 잔류하는 미립자를 제거하는 방법이 개시되고 있다.
특허 문헌 1 : 특개 2006-210394호 공보 특허 문헌 2 : 특개 2000-261008호 공보
하지만, 에칭 마스크에 레지스트 재료나 실리카 미립자를 이용하는 종래의 기판 처리 방법에서는, 에칭 공정 후, 기판 표면에 잔류하는 마스크를 제거하는 공정이 필요하다. 이 때문에, 기판 처리에 필요한 공정 수의 대폭적인 삭감을 도모하지 못하고, 생산성의 향상을 도모할 수 없다라는 문제가 있다.
이상과 같은 사정을 고려하여, 본 발명의 목적은, 공정 수를 줄여 기판 표면으로의 요철 구조를 형성할 수 있는 기판 처리 방법을 제공하는 것에 있다.
본 발명의 일형태와 관련되는 기판 처리 방법은, 기판의 표면에 입자를 살포하고, 상기 입자를 마스크로서 상기 기판의 표면을 에칭하여 상기 기판의 표면에 요철 구조를 형성하는 것과 동시에, 상기 마스크를 상기 에칭에 의해서 제거 한다.
도 1은 본 발명의 실시 형태에 의한 기판 처리 방법을 설명하는 개략 공정도이다.
도 2는 본 발명과 관련되는 기판 처리 방법에 의해 형성된 요철 구조의 일례를 나타내는 SEM 사진이다.
도 3은 요철 구조를 구성하는 볼록부의 형상 일례를 나타내는 단면도이다.
도 4는 요철 구조를 구성하는 볼록부의 형상 외 일례를 나타내는 그림이며, A는 사시도, B는 단면도이다.
도 5는 요철 구조를 구성하는 볼록부의 형상의 또 다른 일례를 나타내는 도면이며, A는 사시도, B는 단면도이다.
도 6은 요철 구조를 구성하는 볼록부의 형상의 또 다른 일례를 나타내는 도면이며, A는 사시도, B는 단면도이다.
도 7는 본 발명과 관련되는 기판 처리 방법에 의해 처리된 기판의 적용예를 설명하는 디바이스의 개략 구성도이다.
도 8은 본 발명과 관련되는 기판 처리 방법에 의해 처리된 기판의 적용예를 설명하는 다른 디바이스의 개략 구성도이다.
본 발명의 일 실시 형태와 관련되는 기판 처리 방법은, 기판의 표면에 입자를 살포하고, 상기 입자를 마스크로서 상기 기판의 표면을 에칭하여 상기 기판의 표면에 요철 구조를 형성하는 것과 동시에, 상기 마스크를 상기 에칭에 의해서 제거 한다.
이 방법에 의하면, 요철 구조의 형성 후, 기판 표면으로부터 마스크를 제거하는 공정이 불필요해진다. 따라서, 기판 표면으로의 요철 구조의 형성에 필요한 공정수가 큰 폭으로 삭감되기 때문에, 생산성의 큰 향상을 도모하는 것이 가능해진다.
기판 표면으로의 입자의 살포 방법은, 건조 살포법(dry dispersion), 습식 살포법(wet dispersion) 중 어느 하나의 방식에도 적용 가능하다. 건조 살포법이란, 압축 가스와 함께 기판 상에 입자를 흡취하는 방식을 일컫는다. 습식 살포법이란, 입자를 함유한 용제를 스핀 코터(spin coater), 디스펜서, 잉크젯 노즐 등을 이용하여 기판 상에 도포하는 방식을 일컫는다.
기판의 표면에 살포되는 입자의 형상, 크기, 구성 재료 등은 특별히 한정되지 않고, 기판 상에 형성 되어야 할 요철 구조의 형태에 따라 적당히 선정된다. 본 발명에서, 해당 입자는, 기판의 에칭 시에 기판 재료와 동시에 에칭 되는 것이 가능한 재료이면 특히 한정되지 않고, 예컨대 폴리스티렌이나 디비닐벤젠 공중합체 등의 유기물 재료를 이용하는 것이 가능하다. 에칭은 건식 에칭(플라스마 에칭)으로 수행되지만, 습식 에칭으로 수행하여도 무방하다.
입자의 입자 지름은 작은 만큼, 미세한 요철 구조를 형성 할 수 있다. 입자 지름(직경)으로서는, 예컨대 0.01㎛ 이상 10㎛ 이다. 입자의 에칭 속도는, 기판의 에칭 속도보다 늦어도 무방하고, 빨라도 무방하다. 즉, 형성하는 요철 구조의 오목부의 깊이에 따라서, 최적한 에칭 선택비를 얻을 수 있는 재료로 입자를 구성 할 수 있다.
본 발명의 기판 처리 방법을 실시함으로써, 기판의 표면에 미세한 요철 구조를 형성 할 수 있다. 이상과 같이 하여 처리된 기판은, 표면에 발광층이 형성되는 발광 다이오드 용의 사파이어 기판으로서 이용하거나, 또는 표면에 광전 변환층이 형성되는 태양전지 용의 실리콘 기판으로서 이용할 수 있다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명의 실시 형태에 의한 기판 처리 방법을 설명하는 개략 공정도이다.
도 1A에 도시한 바와 같이, 우선 미세한 요철 구조가 형성되어야 할 표면(10s)을 가지는 기판(10)을 준비한다. 표면(10s)은 평탄면이지만, 곡면이라도 파상면이라도 상관없다. 기판(10)으로서는, 실리콘 기판, 사파이어 기판 등이 이용되지만, 이외에도, 유리 기판, 플라스틱 기판, 금속 기판 등이 이용된다.
다음으로, 도 1B에 도시한 바와 같이 기판(10)의 표면(10s)에 미립자(11)를 살포한다. 미립자(11)는, 0.01㎛ 이상 10㎛ 이하의 입경(particle diameter)을 가지는 입자이고, 이후의 에칭 공정에서 마스크로서 기능한다. 본 실시 형태에서는, 미립자(11)는, 폴리스티렌이나 디비닐벤젠 공중합체 등의 절연성 유기물 재료로 구성된다. 또한, 살포되는 미립자(11)의 입자 지름은 각각 동일 사이즈의 것인 경우에 한정되지 않고, 다른 입자 지름의 미립자로 이루어지는 혼합 입자라도 무방하다.
미립자(11)의 살포에는, 건조 살포법을 이용할 수 있다. 건조 살포법에서는, 비교적 세밀한 압송관의 끝단에 접속된 노즐(미도시)로부터, 미립자(11)가 압축 가스와 함께 기판 상에 분무된다. 이 때, 미립자(11)는, 고속 기류에 의해 압송 관내를 이동 함으로써 분산 되고, 한편 압송관의 내벽과의 마찰에 의해 대전한다. 대전된 미립자(11)는, 노즐로부터 취출되고, 기판 표면(10s)에 정전기력에 의해 부착한다. 이 때, 미립자(11)는 기판(10)에 부착하여도 곧 방전되지 않기 때문에 기판 상에서는 미립자 상호간이 서로 반발하고, 재응집하지 않으며, 도 1B에 도시한 것처럼 일정 간격을 유지하여 부착한다.
또한, 미립자(11)의 살포에는, 습식 살포법을 이용하는 것도 가능하다. 이 경우, 미립자를 물이나 알코올 등의 용매에 혼합하고, 그 혼합액을 기판 표면(10s)에 스핀 코터를 이용하여 전면 도포한다. 또는, 디스펜서 노즐이나 잉크젯 노즐(헤드)을 이용하여 기판 표면(10s)의 소정 위치에 점 상태로 도포 한다.
각각의 미립자(11)는, 서로 일정 이상의 간격을 두어 기판 표면(10s)에 부착한다. 미립자(11) 상호간의 간격은 일정한 경우에 한정되지 않는다. 단위 면적(평방 미터) 당 미립자(11)의 개수(살포 밀도)는, 미립자(11)의 입자 지름에 따라 다르다. 예컨대, 입자 지름이 0.01㎛~0.1㎛ 일 경우의 살포 밀도는, 2*109개~2*1010개, 입자 지름이 0.1㎛~1㎛ 일 경우의 살포 밀도는, 2*107개~2*108개, 입자 지름이 1㎛~10㎛ 일 경우의 살포 밀도는, 2*105개~2*106개이다.
또한, 미립자(11)의 살포 영역은, 기판 표면의 전영역인 경우에 한정되지 않고, 기판 표면의 일부의 영역이라도 무방하다.
계속해서, 살포한 미립자(11)를 마스크로서 기판(10)의 표면(10s)을 에칭 한다. 본 실시 형태에서, 에칭은 건식 에칭(플라스마 에칭)으로 수행된다. 이 에칭 공정에서는, 미립자(11)가 부착한 기판(10)을 도시하지 않는 에칭 챔버에 장전한 후, 챔버 안을 소정의 진공도로 감압한다. 그리고, 기판(10) 및 미립자(11)의 각 구성 재료에 따라 적절한 에칭 가스를 챔버 내에 도입하고, 해당 에칭 가스의 플라스마를 발생 시킴으로써, 미립자(11)를 마스크로 하는 기판 표면(10s)의 에칭을 실시한다.
에칭 가스의 플라스마를 발생시키는 방법으로서는, 유도 결합(ICP) 형, 용량 결합(CCP) 형, 전자 사이클로트론 공명(ECR) 형 등의 다양한 방식이 있지만, 어느 방식을 채용하여도 무방하다. 또한, 기판(10)에 고주파 바이어스 전력을 인가 함으로써, 플라스마 내의 이온을 주기적으로 기판 상에 조사 시키도록 하여도 무방하다. 에칭 가스로는, 기판(10)이 실리콘 기판인 경우에는, SF6나 NF3, CoF2 등의 불소계 가스를 이용할 수 있고, 기판(10)이 사파이어 기판인 경우에는, Cl2 등의 염소계 가스외, CHF3 등의 프로로 카본계 가스를 이용할 수 있다.
기판(10)의 에칭 공정에서, 미립자(11)는, 에칭 마스크로서 기능한다. 따라서 도 1C에 도시한 바와 같이, 미립자(11)가 부착하지 않는 기판(10)의 표면 영역은 선택적으로 에칭 되어 오목부(12a)가 형성된다. 한편, 이 에칭 공정과 동시에, 도시한 것과 같이 미립자(11)도 에칭 되는 결과, 마스크의 두께가 감소한다.
에칭이 더욱 진행하면, 기판 표면(10s)에 형성되는 오목부도 깊어지고, 도 1D에 도시한 바와 같이 소정 깊이의 오목부(12b)가 형성된 시점에서, 마스크(11)가 해당 에칭 처리에 의해 제거된다. 이 오목부(12b)의 깊이는, 에칭 조건, 마스크로서의 미립자(11)의 구성 재료 등에 의해서 제어된다.
이상과 같이 하여, 기판(10)의 표면(10s)에, 요철 구조(12)가 형성된다(도 1E). 본 실시 형태에 의하면, 요철 구조(12)의 형성 후, 기판 표면(10s)으로부터 마스크(11)를 제거하는 공정이 불필요해진다. 이것에 의해, 기판 표면(10s)으로의 요철 구조(12)의 형성에 필요한 공정수가 큰 폭으로 삭감 되므로, 기판(10)의 처리 효율, 즉 생산성의 큰 향상을 도모하는 것이 가능해진다.
또한, 본 실시 형태에 의하면, 마스크로서 이용하는 미립자(11)의 입자 지름에 의해서, 기판 표면(10s)에 형성되는 오목부(12b)의 깊이나 피치(인접하는 오목부 간의 거리) 등이 제어 가능하게 되어, 원하는 요철 구조(12)를 용이하게 얻는 것이 가능해진다. 예컨대, 미립자(11)의 입자 지름을 작게 하는 만큼, 기판 표면(10s)에 부착하는 미립자(11)의 간격을 작게 할 수 있으므로, 형성되는 오목부(12b)의 피치가 좁아진다.
또한, 오목부(12b)의 깊이나 피치는, 기판(10)에 대한 미립자(11)의 에칭 선택비에 의해도 제어될 수 있다. 예컨대, 미립자(11)로서 기판(10)보다 에칭 속도가 빠른 재료를 이용하는 경우, 미립자(11)의 내에칭성이 저하되기 때문에, 기판 표면(10s)에 비교적 얕은 오목부가 형성된다. 한편, 미립자(11)로서 기판(10)보다 에칭 속도가 늦은 재료를 이용하는 경우, 미립자(11)가 에칭에 의해 소실할 때까지의 사이에 기판 표면이 받는 에칭 처리 시간이 길어지기 때문에, 기판 표면(10s)에 비교적 깊은 오목부가 형성된다.
도 2는, 상술한 본 발명과 관련되는 기판 처리 방법의 실시 결과를 얻을 수 있는 샘플의 SEM 사진이다. 표면에 볼록부가 랜덤하게 형성되고 있는 상태가 나타나고 있다. 해당 볼록부의 형성 영역은, 마스크로서의 미립자가 부착하고 있던 영역에 대응한다. 또한, 기판은 사파이어제로, 마스크용의 미립자에는 입자 지름 0.1㎛~4㎛의 폴리스티렌 입자를 이용했다.
요철 구조를 형성하는 볼록부(13)(도 1E)의 형상은 특별히 한정되지 않는다. 도 3은 반구 형상의 볼록부(13A)를 나타내고 있고, 도 4A, B는 원추 형상의 볼록부(13B)를 나타내고 있다. 또한, 도 5A, B는 탄두 형상 또는 범종 형상의 볼록부(13C)를 나타내고 있고, 도 6A, B는 원추대 형상의 볼록부(13D)를 나타내고 있다. 이들 볼록부의 형상은, 기판(10) 및 미립자(11)의 구성 재료, 에칭 조건(에칭 시간, 에칭 압력, 에칭 가스 등)에 의해 제어하는 것이 가능하고, 적용되는 디바이스의 종류에 따라 임의로 선정할 수 있다.
또한, 도 4 및 도 6에 도시한 것처럼 측부에 직선적인 경사면이 형성되는 볼록부(13B, 13D)에서, 해당 경사면의 테이퍼 각(taper angle)은 특별히 한정되지 않고, 바람직하게는, 45도에서 80도이다.
도 7 및 도 8은, 표면에 상술의 요철 구조의 형성 처리가 시행된 기판(10)을 이용한 광학 디바이스의 개략 구성도이다.
도 7은 면발광 다이오드에서의 적용예를 나타내고 있다. 기판(10)은 사파이어 기판으로 구성되고, 요철 구조(12)가 형성된 면상에는 발광층(21)이 버퍼층(22)을 통해 적층되고 있다. 발광층(21)은, 예컨대 질화갈륨계의 반도체 발광층으로 형성되고 있다. 발광층(21)에서 발생한 빛은, 주로 정면측(도면 내 상방측)으로 출사된다. 발광층(21)의 배면측(도면 내 하방측)으로 출사된 광 L1은, 버퍼층(22)를 투과하여 기판(10)의 표면에서 반사된다.
도시한 예에서는, 기판(10)의 표면에는 미세한 요철 구조(12)가 형성되고 있기 때문에, 발광층(21)으로부터 배면측으로 출사된 광 L1은, 기판 표면의 요철 구조(12)에 의해 반사 또는 굴절 투과 함으로써, 정면측으로 배향된다. 이에 의해, 발광층(21)의 정면측으로의 집광성을 높일 수 있기 때문에, 광 취출 효율의 향상을 도모하는 것이 가능해진다.
한편, 도 8은 태양전지에서의 적용예를 나타내고 있다. 기판(10)은 실리콘 기판으로 구성되고, 예컨대 p형 반도체층을 구성하고 있다. 이 기판(10)의 표면에는, n형 반도체층(31)이 형성되고 있다. 이들 p형 반도체층(기판, 10)과 n형 반도체층(31)에 의해, 광전 변환층이 구성되고 있다. 기판(10)의 이면측에는 이면 전극(32)이 형성되고 있고, n형 반도체층(31)의 표면에는 정면 전극(33)이 패턴 형성되고 있다. 외광(태양광) L2는, n형 반도체층(31)의 표면측으로부터 광전 변환층으로 입사하고, 광전 변환층에서 입사 에너지에 따른 전압으로 변환된다. 발생된 전압은 이면 전극(32) 및 정면 전극(33)에 의해 외부로 취출되어 축전된다.
도시한 예에서는, 기판(10)의 표면에는 미세한 요철 구조(12)가 형성되고 있기 때문에, 이 기판(10)의 표면에 형성되는 n형 반도체층(31)과의 계면 및 n형 반도체층(31)의 표면에도 미세한 요철 구조가 형성된다. 도면에서는 개략적으로 도시하고 있지만, 해당 요철 구조는 입사광의 파장 이하의 요철 피치로 형성되는 것이 바람직하다. 이 구성에 의해, n형 반도체층(31)의 표면에서의 빛의 반사율이 큰 폭으로 저감되고, 광전 변환층에 입사하는 외광의 광량을 높이고, 변환 효율의 향상을 도모하는 것이 가능해진다.
또한, 본 발명은 상술한 실시 형태에서만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양한 변경을 가할 수 있는 것은 물론이다.
예컨대 이상의 실시 형태에서는, 기판(10)의 표면에 요철 구조를 형성하도록 하였지만, 기판(10)의 표면에 형성된 층 또는 막의 표면에 요철 구조를 형성하는 경우에도 본 발명은 적용 가능하다. 예컨대, 실리콘 기판의 표면에 형성된 자연 산화막이나, 유리 기판의 표면에 형성된 투명 전극막에 대해서 요철 구조를 부여하는 경우에도, 본 발명을 매우 적합하게 실시할 수 있다.
10 : 기판
11 : 미립자(마스크)
12 : 요철 구조
12a, 12b : 오목부
13, 13A, 13B, 13C, 13D : 볼록부

Claims (6)

  1. 압송관의 내벽과의 마찰에 의해 대전된 입자를 상기 압송관에 의해 기판의 표면에 살포하는 것으로, 대전에 의한 반발을 통해, 입자 사이가 상기 기판 상에서 일정 간격을 유지하도록, 상기 입자를 상기 기판상에 부착시키고,
    상기 입자를 마스크로서 상기 기판의 표면을 에칭하여 상기 기판의 표면에 요철 구조를 형성하는 것과 동시에, 상기 마스크를 상기 에칭에 의해 제거하는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 입자는, 유기물 재료인, 기판 처리 방법.
  3. 제2항에 있어서,
    상기 입자의 입경은, 0.01㎛ 이상 10㎛ 이하인, 기판 처리 방법.
  4. 제1항에 있어서,
    상기 기판은, 상기 표면에 발광층이 형성되는 발광 다이오드 용의 사파이어 기판인, 기판 처리 방법.
  5. 제1항에 있어서,
    상기 기판은, 상기 표면에 광전 변환층이 형성되는 태양전지 용의 실리콘 기판인, 기판 처리 방법.
  6. 압송관의 내벽과의 마찰에 의해 대전된 입자가 살포되어, 대전에 의한 반발을 통해, 입자 사이가 일정 간격을 유지하도록 부착되는 표면과,
    상기 입자를 마스크로 하여 에칭 처리를 실시하여 상기 입자를 제거 함으로써 상기 표면에 형성된 요철 구조를 구비하는 기판.
KR1020107011380A 2007-11-16 2008-11-13 기판 처리 방법, 및 이 방법에 의해 처리된 기판 KR101159438B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007297810 2007-11-16
JPJP-P-2007-297810 2007-11-16
PCT/JP2008/070713 WO2009063954A1 (ja) 2007-11-16 2008-11-13 基板処理方法及びこの方法によって処理された基板

Publications (2)

Publication Number Publication Date
KR20100074300A KR20100074300A (ko) 2010-07-01
KR101159438B1 true KR101159438B1 (ko) 2012-06-22

Family

ID=40638801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107011380A KR101159438B1 (ko) 2007-11-16 2008-11-13 기판 처리 방법, 및 이 방법에 의해 처리된 기판

Country Status (8)

Country Link
US (1) US20100310828A1 (ko)
EP (1) EP2211374A4 (ko)
JP (1) JP5232798B2 (ko)
KR (1) KR101159438B1 (ko)
CN (1) CN101861640B (ko)
RU (1) RU2459312C2 (ko)
TW (1) TWI423325B (ko)
WO (1) WO2009063954A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839317B (zh) * 2003-05-19 2012-05-30 东丽株式会社 选择结合性物质固定化载体
WO2011027679A1 (ja) * 2009-09-07 2011-03-10 エルシード株式会社 半導体発光素子
JP2011091374A (ja) * 2009-09-11 2011-05-06 Samco Inc サファイア基板のエッチング方法
JP2011091261A (ja) * 2009-10-23 2011-05-06 Ulvac Japan Ltd 基板処理装置、基板処理方法及びこの方法によって処理された基板
KR20110054841A (ko) 2009-11-18 2011-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102263174B (zh) * 2010-05-24 2015-04-29 广镓光电股份有限公司 半导体发光元件
JP5519422B2 (ja) * 2010-06-17 2014-06-11 帝人デュポンフィルム株式会社 テクスチャーフィルムの製造方法
CN102130285B (zh) * 2010-11-03 2012-12-26 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
WO2012086522A1 (ja) * 2010-12-21 2012-06-28 三洋電機株式会社 光電変換装置及びその製造方法
KR101293205B1 (ko) * 2011-02-15 2013-08-05 한국기계연구원 나노 딤플 패턴의 형성방법 및 나노 구조물
KR102051976B1 (ko) * 2011-12-28 2020-01-08 오지 홀딩스 가부시키가이샤 유기발광다이오드, 유기발광다이오드의 제조방법, 화상표시장치 및 조명장치
JP2013168505A (ja) * 2012-02-15 2013-08-29 Ulvac Japan Ltd テクスチャー構造形成方法
CN102544289B (zh) * 2012-03-06 2013-12-18 中国科学院半导体研究所 将氮化镓基发光二极管的外延结构表面粗化的方法
JP5868503B2 (ja) * 2012-06-13 2016-02-24 三菱電機株式会社 太陽電池およびその製造方法
EP2922103B1 (en) 2012-08-21 2017-04-05 Oji Holdings Corporation Substrate for semiconductor light emitting elements and semiconductor light emitting element
CN103681302B (zh) * 2012-09-25 2016-07-27 南亚科技股份有限公司 选择性蚀刻方法
JP6256220B2 (ja) * 2013-06-17 2018-01-10 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
CN103730525B (zh) * 2014-01-21 2016-03-30 南通大学 一种同心圆型波纹式太阳能电池硅基片及其制造工艺
CN103746018B (zh) * 2014-01-21 2016-04-13 南通大学 一种瓦片状型波纹式太阳能电池硅基片及其制造工艺
JP2016201445A (ja) * 2015-04-09 2016-12-01 王子ホールディングス株式会社 凹凸基板の製造方法。
CN108886075B (zh) * 2015-07-29 2021-07-13 日机装株式会社 发光元件的制造方法
CN107204288A (zh) * 2017-05-26 2017-09-26 武汉纺织大学 一种三维微结构的刻蚀方法及其应用
JP7072801B2 (ja) * 2018-05-15 2022-05-23 王子ホールディングス株式会社 光電変換素子用構造体及び光電変換素子
RU2707663C1 (ru) * 2019-01-18 2019-11-28 Федеральное государственное бюджетное учреждение науки Институт Ядерной Физики им. Г.И. Будкера Сибирского отделения (ИЯФ СО РАН) Способ изготовления брэгговской структуры с гофрировкой поверхности
CN111250863B (zh) * 2020-03-31 2021-06-29 格物感知（深圳）科技有限公司 一种特殊无铝焊接键合工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012971A (ja) * 2005-07-01 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4407695A (en) * 1981-12-31 1983-10-04 Exxon Research And Engineering Co. Natural lithographic fabrication of microstructures over large areas
SU1481267A1 (ru) * 1987-06-01 1989-05-23 Республиканский инженерно-технический центр порошковой металлургии Способ травлени материалов
EP0700065B1 (en) * 1994-08-31 2001-09-19 AT&T Corp. Field emission device and method for making same
US5817373A (en) * 1996-12-12 1998-10-06 Micron Display Technology, Inc. Dry dispense of particles for microstructure fabrication
JP2000261008A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp 太陽電池用シリコン基板の粗面化方法
US6350388B1 (en) * 1999-08-19 2002-02-26 Micron Technology, Inc. Method for patterning high density field emitter tips
JP3969698B2 (ja) * 2001-05-21 2007-09-05 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2006210394A (ja) 2005-01-25 2006-08-10 Canon Inc シリコン基体表面の凹凸形成方法
TW200637037A (en) * 2005-02-18 2006-10-16 Sumitomo Chemical Co Semiconductor light-emitting element and fabrication method thereof
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012971A (ja) * 2005-07-01 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法

Also Published As

Publication number Publication date
KR20100074300A (ko) 2010-07-01
RU2010124378A (ru) 2011-12-27
RU2459312C2 (ru) 2012-08-20
WO2009063954A1 (ja) 2009-05-22
TW200943409A (en) 2009-10-16
TWI423325B (zh) 2014-01-11
EP2211374A1 (en) 2010-07-28
CN101861640A (zh) 2010-10-13
US20100310828A1 (en) 2010-12-09
EP2211374A4 (en) 2012-10-10
CN101861640B (zh) 2013-07-03
JP5232798B2 (ja) 2013-07-10
JPWO2009063954A1 (ja) 2011-03-31

Similar Documents

Publication Publication Date Title
KR101159438B1 (ko) 기판 처리 방법, 및 이 방법에 의해 처리된 기판
US7833425B2 (en) Method for fabricating micro and nano structures
US7419912B2 (en) Laser patterning of light emitting devices
US8507924B2 (en) Light emitting diode with high aspect ratio submicron roughness for light extraction and methods of forming
US8263993B2 (en) System and method for emitter layer shaping
US9461198B2 (en) Backside transparent substrate roughening for UV light emitting diode
US20120152353A1 (en) Solar cell and method for making the same
JP5661771B2 (ja) シリコン基板の表面のテクスチャリング方法および太陽電池用のテクスチャード加工シリコン基板
US20140272309A1 (en) Non-Planar Graphite Based Devices and Fabrication Methods
JP2007173579A (ja) 半導体発光素子およびその製造方法
JP6617300B2 (ja) 半導体基板をランダムにテクスチャリングするための方法
JP2017518646A5 (ko)
TW201140684A (en) Process for anisotropic etching of semiconductors
CN114823994A (zh) 一种图形化衬底、图形化衬底的制备方法及led芯片
US20120090682A1 (en) Solar Cell and Manufacturing Method Thereof
JP6324904B2 (ja) シリコン基板の表面を粗面化する方法、粗面化した基板及び粗面化した基板を備える光電池
KR20110105541A (ko) 다중 스케일 표면 가공 방법 및 이 방법에 의해 제조된 다중 스케일 표면을 가지는 고체 기재
Kim et al. Analysis of the effect of silicon with nano-size surface structure on an electrode formed using screen printing
CN114038968A (zh) N-GaN层的粗化方法、芯片及其制作方法
JP2019067962A (ja) 発光装置
KR20160059083A (ko) 광반사 억제 구조물 및 이의 제조 방법
KR20140039414A (ko) 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
TW201631793A (zh) 覆晶式發光二極體及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 7