KR20140039414A - 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드 - Google Patents

나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드 Download PDF

Info

Publication number
KR20140039414A
KR20140039414A KR1020120105180A KR20120105180A KR20140039414A KR 20140039414 A KR20140039414 A KR 20140039414A KR 1020120105180 A KR1020120105180 A KR 1020120105180A KR 20120105180 A KR20120105180 A KR 20120105180A KR 20140039414 A KR20140039414 A KR 20140039414A
Authority
KR
South Korea
Prior art keywords
layer
conductivity type
nitride semiconductor
refractive index
semiconductor layer
Prior art date
Application number
KR1020120105180A
Other languages
English (en)
Inventor
이종람
김성주
유철종
김성준
Original Assignee
포항공과대학교 산학협력단
서울바이오시스 주식회사
주식회사 포스코엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 서울바이오시스 주식회사, 주식회사 포스코엘이디 filed Critical 포항공과대학교 산학협력단
Priority to KR1020120105180A priority Critical patent/KR20140039414A/ko
Publication of KR20140039414A publication Critical patent/KR20140039414A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드가 개시된다. 개시되는 발광다이오드 제조방법은, 기판 상에 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 형성하는 단계, 제2 도전형 질화물 반도체층 상에 투명전극을 형성하는 단계, 투명전극 상에 나노 임프린트 레지스트층을 형성하는 단계, 나노 임프린트 몰드를 나노 임프린트 레지스트층에 가압하여 나노 패턴을 나노 임프린트 레지스트층에 전사하는 단계, 그리고 나노 임프린트 레지스트층의 나노 패턴을 투명전극으로 전사하도록 나노 임프린트 레지스트층 및 투명전극을 식각하는 단계를 포함한다. 그리하여, 본 발명은 광추출 효율을 향상시킬 수 있고, 나노 패턴을 효율적이고 경제적으로 형성할 수 있다.

Description

나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드{LIGHT EMITTING DIODE MANUFACTURING METHOD USING NANO IMPRINT MOLD AND LIGHT EMITTING DIODE MANUFACTURED BY THE SAME}
본 발명은 발광다이오드 및 발광다이오드 제조방법에 관한 것이며, 구체적으로는 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드에 관한 것이다.
통상적으로, 백색광원 질화갈륨계 발광다이오드는 에너지 변환 효율이 높고, 수명이 길며, 빛의 지향성이 높고, 저전압 구동이 가능하며, 예열 시간을 필요로 하지 않으며, 복잡한 구동회로도 필요로 하지 않을 뿐만 아니라, 충격과 진동에도 강하기 때문에 다양한 형태의 고품격 조명 시스템의 구현이 가능하다. 따라서, 가까운 미래에 백열등, 형광등, 수은등과 같은 기존의 광원을 대체할 고체 조명(solid-state lighting) 광원으로 기대되고 있다.
현재 일본의 (주)니치아공업화학, 독일의 오스람사와 같은 국외 발광다이오드 제조업체들과 서울반도체, 삼성전기, LG이노텍과 같은 국내 기업들이 질화갈륨계 발광다이오드의 상용화 및 성능향상을 위해 활발한 연구 개발을 진행하고 있고, 오스람사와 같은 일부 제조업체들에서는 이미 관련 제품을 판매하고 있는 실정이다.
질화갈륨계 발광다이오드가 기존의 수은등이나 형광등을 대체하여 백색광원으로서 쓰이기 위해서는 열적 안정성이 뛰어나야 할 뿐만 아니라 낮은 소비 전력에서도 고출력 빛을 발할 수 있어야 한다.
질화갈륨계 발광다이오드의 제조에 있어 소자의 광출력을 크게 향상시킬 수 있는 부분이 소자 가장 상부의 투명 전극층 또는 p형 반도체층이다. 일반적으로 투명 전극층 또는 p형 반도체층이 매끄러운 평면인 경우, 각 층과 대기의 큰 굴절률 차이로 인해(대표적인 투명전극인 ITO(Indium Tin Oxide)의 굴절률은 1.9, p형 반도체층의 굴절률은 2.4이하이고, 대기의 굴절률은 1임), 대기와 발광다이오드의 계면에서 전반사가 발생하여 활성층 즉, 발광층에서 발생된 빛의 상당 부분이 외부로 빠져나올 수 없기 때문에 높은 광출력을 기대할 수 없다.
따라서 발광다이오드 상부 표면을 인위적으로 변형하여 전반사가 일어나는 것을 방지하여 최소한의 손실로 빛을 외부로 빠져 나오게 하는 것이 필요하다.
기존에는 아노다이즈드 알루미늄 산화물 템플릿(anodized aluminum oxide template)(Optics Express, Vol. 19, pp. A1104, 2011)이나, 열처리나 수처리된 금속 나노 아일랜드(Optics Express, Vol. 19, pp. 1065, 2011), 나노미터 크기의 구(Applied physics letters, Vol. 100, pp. 061120, 2012)를 건식 식각을 위한 식각 마스크로 사용하여 상부 전극 또는 상부 p형 반도체층에 나노 패턴을 형성하여 전반사가 일어나는 것을 억제하고 광추출 효율을 높이는 결과들이 보고되고 있다.
하지만 이와 같은 기존의 방법들은 대면적에 균일한 나노구조물을 형성하기 어려우며, 그 모양이나 크기, 간격을 조절하는 것이 어렵고 제한되어 있어, 실제 다이오드 상부에 소자의 광추출 효율을 최대화시킬 수 있는 최적 모양을 형성하는데 어려움이 있다.
따라서, 상기 제 문제들을 감안하여 안출된 것으로서, 본 발명이 해결하고자 하는 과제는 발광다이오드의 광추출 효율을 향상시키기 위한 나노 패턴을 효율적이고 경제적으로 형성할 수 있는 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 발광다이오드를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 나노 임프린트를 이용하여 형성한 나노 패터닝된 임프린트 레진을 건식 또는 습식 에칭을 사용하여 광추출 효율 향상을 위한 나노 패턴을 효율적이고 정교하게 형성할 수 있는 발광다이오드 제조방법 및 그 방법에 의해 제조된 발광다이오드를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 단순화된 공정을 통하여 적은 비용으로 대면적에 나노 패턴을 형성하여 높은 광추출 효율을 갖는 발광다이오드 및 그 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 양상에 따른 발광다이오드 제조방법은, 기판 상에 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 형성하는 단계; 상기 제2 도전형 질화물 반도체층 상에 투명전극을 형성하는 단계; 상기 투명전극 상에 나노 임프린트 레지스트층을 형성하는 단계; 나노 임프린트 몰드를 상기 나노 임프린트 레지스트층에 가압하여 나노 패턴을 상기 나노 임프린트 레지스트층에 전사하는 단계; 및 상기 나노 임프린트 레지스트층의 나노 패턴을 상기 투명전극으로 전사하도록 상기 나노 임프린트 레지스트층 및 상기 투명전극을 식각하는 단계를 포함한다.
바람직하게는, 상기 제2 도전형 질화물 반도체층, 상기 활성층 및 상기 제1 도전형 질화물 반도체층의 일부를 메사 식각하여 상기 제1 도전형 질화물 반도체층의 일부를 노출시키는 단계; 및 상기 나노 패턴이 형성된 투명전극 상에 제2 도전형 전극을 형성하고 상기 제1 도전형 질화물 반도체층의 노출 영역에 제1 도전형 전극을 형성하는 단계를 더 포함한다.
바람직하게는, 상기 나노 패턴을 형성하는 단계는 상기 제2 도전형 질화물 반도체층까지 나노 패턴을 형성한다.
바람직하게는, 상기 임프린트 몰드의 나노 패턴은 반구, 원기둥, 다각기둥, 원뿔, 또는 다각뿔의 형상일 수 있다.
바람직하게는, 상기 임프린트 몰드의 나노 패턴의 크기는 10nm 내지 100㎛이고, 나노 패턴 간의 간격은 100㎛ 이하일 수 있다.
바람직하게는, 상기 나노 임프린트 레지스트층 및 상기 투명전극을 식각하는 단계 이후, 상기 나노 임프린트 레지스트층을 제거하는 단계를 더 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 양상에 따른 발광다이오드 제조방법은, 기판 상에 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 형성하는 단계; 상기 제2 도전형 질화물 반도체층 상에 투명전극을 형성하는 단계; 상기 투명전극 상에 상기 투명전극의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 굴절률 조절층을 형성하는 단계; 상기 굴절률 조절층 상에 나노 임프린트 레지스트층을 형성하는 단계; 나노 임프린트 몰드를 상기 나노 임프린트 레지스트층에 가압하여 나노 패턴을 상기 나노 임프린트 레지스트층에 전사하는 단계; 및 상기 나노 임프린트 레지스트층의 나노 패턴을 상기 굴절률 조절층으로 전사하도록 상기 나노 임프린트 레지스트층 및 상기 굴절률 조절층을 식각하는 단계를 포함한다.
바람직하게는, 상기 제2 도전형 질화물 반도체층, 상기 활성층 및 상기 제1 도전형 질화물 반도체층의 일부를 메사 식각하여 상기 제1 도전형 질화물 반도체층의 일부를 노출시키는 단계; 및 상기 나노 패턴이 형성된 굴절률 조절층 상에 상기 투명전극과 전기적으로 연결되도록 제2 도전형 전극을 형성하고 상기 제1 도전형 질화물 반도체층의 노출 영역에 제1 도전형 전극을 형성하는 단계를 더 포함한다.
바람직하게는, 상기 굴절률 조절층을 형성하는 단계는 순차적으로 제1 굴절률 조절층을 형성하는 단계 및 상기 제1 굴절률 조절층의 굴절률보다 작은 굴절률을 갖는 제2 굴절률 조절층을 적층한다.
바람직하게는, 상기 제1 굴절률 조절층 및 상기 제2 굴절률 조절층은 ZnO, Al-doped ZnO, In-doped ZnO, Ga-doped ZnO, ZrO2, TiO2, SiO2, SiO, Al2O3, CuOX, SnOx, InOx, Sn-doped InOx, FTO SiNx, SiOxNy 및 MgO로 이루어진 군에서 선택된 하나 이상을 포함한다.
바람직하게는, 상기 제1 굴절률 조절층 및 상기 제2 굴절률 조절층을 이루는 물질은 상기 물질에 다른 원소를 첨가하여 형성된 다원화합물일 수 있다.
상기 임프린트 레지스트는 유기 화합물 또는 졸겔(Sol-gel) 무기 화합물로 이루어질 수 있다.
또한, 상기 식각은 건식 식각 또는 습식 식각일 수 있다.
바람직하게는, 상기 제2 도전형 전극은 상기 나노 패턴이 형성된 투명전극에 도전성 물질을 증착하여 형성된다.
바람직하게는, 상기 제2 도전형 전극은 상기 나노 패턴이 형성된 굴절률 조절층에 도전성 물질을 증착하여 형성된다.
나아가, 상기 기판에는 입사되는 광을 산란시키기 위한 패턴이 형성될 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 양상에 따른 발광다이오드는, 기판;
상기 기판 상에 순차적으로 적층된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하며, 상기 제2 도전형 질화물 반도체층, 상기 활성층 및 상기 제1 도전형 질화물 반도체층의 일부가 메사 식각되어 상기 제1 도전형 질화물 반도체층의 일부가 노출된, 반도체 적층체; 상기 제2 도전형 질화물 반도체층 상에 형성되고, 나노 패턴을 갖는 투명전극; 상기 제1 도전형 질화물 반도체층의 노출 영역에 형성된 제1 도전형 전극; 및 상기 투명전극 상에 형성된 제2 도전형 전극을 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 양상에 따른 발광다이오드는, 기판; 상기 기판 상에 순차적으로 적층된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하며, 상기 제2 도전형 질화물 반도체층, 상기 활성층 및 상기 제1 도전형 질화물 반도체층의 일부가 메사 식각되어 상기 제1 도전형 질화물 반도체층의 일부가 노출된, 반도체 적층체; 상기 제2 도전형 질화물 반도체층 상에 형성되는 투명전극; 상기 투명전극 상에 형성되고 나노 패턴을 가지며 상기 투명전극의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 굴절률 조절층; 상기 제1 도전형 질화물 반도체층의 노출 영역에 형성된 제1 도전형 전극; 및 상기 투명전극 상에 형성된 제2 도전형 전극을 포함한다.
본 발명은 발광다이오드의 광추출 효율을 향상시키기 위한 나노 패턴을 효율적이고 경제적으로 형성할 수 있는 나노 임프린트를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드가 제공한다.
본 발명에서와 같이 나노 임프린트 방식을 이용할 경우, 발광다이오드 상에 기존의 방법으로는 형성이 어려운 다각뿔, 다각기둥, 원기둥, 또는 반원을 포함하는 다양한 모양을 형성하는 것이 가능하며, 또한 그 크기와 간격을 다양하게 형성방법을 제공하는 효과가 있다. 이러한 다양한 모양 및 크기, 간격은 소자의 광추출효율을 최대화 시키는데 중요하며, 이를 통해 종래의 방법은 형성할 수 없는 전반사를 최소로 만들 수 있는 구조물을 쉽게 형성할 수 있다.
또한, 위와 같이 다양한 형태의 구조물을 식각을 통해서 그대로 발광다이오드 상에 전사함으로 발광다이오드와 임프린트 레진 사이의 굴절률 차이에 의한 프레넬 반사(fresnel reflection)를 없앨 수 있고, 이를 통해 더 높은 광추출효율을 갖는 발광다이오드를 제공하는 효과가 있다.
이 뿐만 아니라, 본 발명은 나노 임프린트 공정이라는 단순화된 공정을 통하여 종래의 방법들보다 적은 비용으로 대면적에 나노 패턴을 형성하여 높은 광추출 효율을 갖는 발광다이오드 및 그 제조방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드 제조방법에 있어서 반도체/대기 계면에서의 전반사와 이를 효과적으로 제거하기 위해 전반사 임계각에 해당하는 표면 구조물을 형성하는 것을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 발광다이오드 제조방법에 따라 제조되는 질화물갈륨계 반도체의 구조를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 발광다이오드 제조방법에 따라 제조되는 메사 식각된 질화물갈륨계 반도체의 구조를 설명하기 위한 도면이다.
도 4는 도 3의 발광다이오드 상에 임프린트 레지스트(imprint resist)층을 형성한 후 나노 임프린트 몰드를 가압하는 임프린트 공정을 설명하기 위한 도면이다.
도 5는 도 4의 나노 임프린트 몰드의 나노 패턴을 임프린트 레지스트층에 전사한 결과를 나타내는 도면이다.
도 6은 도 5의 나노 패터닝된 임프린트 레지스트층을 마스크로 하여 투명전극에 나노 패턴을 전사시킨 결과를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 발광다이오드 제조방법에 있어서, 나노 패터닝된 임프린트 레지스트층을 마스크로 하여 투명전극에 나노 패턴을 전사시킨 상태를 보여주는 주사전자현미경 사진이다.
도 8은 도 6에서 투명 전극에 나노 패턴이 전사된 이후 전극을 형성한 결과를 나타내는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법에 따라 투명전극상에 굴절률 조절층이 형성된 구조를 나타내는 도면이다.
도 10은 도 9의 굴절률 조절층 상에 임프린트 레지스트층을 적층한 후 나노 패턴을 임프린트 레지스트에 전사한 상태를 보여주는 도면이다.
도 11은 도 10의 나노 패터닝된 임프린트 레지스트층을 마스크로 하여 굴절률 조절층에 나노 패턴을 전사시킨 결과를 나타내는 도면이다.
도 12는 도 11에서 굴절률 조절층에 나노 패턴이 전사된 이후 전극을 형성한 결과를 나타내는 도면이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광다이오드 제조방법에 따라 광산란층이 형성된 기판을 사용한 질화물갈륨계 발광다이오드를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소는 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 하나의 구성요소가 다른 구성요소의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 하나의 구성요소와 다른 구성요소의 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1의 (a) 및 (b)는 본 발명의 일 실시예에 따른 발광다이오드 제조방법에 있어서 반도체/대기 계면에서의 전반사와 이를 효과적으로 제거하기 위해 전반사 임계각에 해당하는 표면 구조물을 형성하는 것을 설명하기 위한 도면이다. 도 1을 참조하여 본 발명에 따른 광추출 효율의 향상 효과를 종래의 경우와 대비하여 설명하도록 한다.
도 1의 (a)에 도시된 바와 같이, 종래의 발광다이오드에 있어서 질화물 반도체층과 대기와의 굴절률 차이 때문에 계면에서 발생하는 내부 전반사로 인하여 광추출 효율이 저하되는 것을 알 수 있다.
종래의 경우와 같이 매끈한 표면의 반도체 기판의 경우, 질화갈륨 반도체 기판의 굴절률이 약 2.5이고 대기의 굴절률이 1이기 때문에, 두 층간의 굴절률 차이가 커서 경계면에서의 전반사에 대한 임계각이 23.5°에 불과하다. 이 외에 대표적인 투명전극 층인 ITO의 경우 그 굴절률이 약 1.9이며, 이때 전반사에 대한 임계각 역시 31.8°에 불과하다. 따라서 반도체 내부에서 발생한 빛이 외부로 빠져 나오지 못하고, 내부에서 소멸되어 광추출 효율이 낮아지는 문제점이 있다.
도 1의 (b)는 본 발명에 있어서, 광진행 경로 상에 파라미드 형태의 나노 패턴을 형성함으로써 발광다이오드의 광추출 효율을 향상시키는 원리를 설명하기 위한 도면이다.
도 1의 (b)를 참조하면, 반도체층 표면에 피라미드 형태의 나노구조물을 형성할 경우, 다중 산란에 의해 빛이 대기 중으로 방출될 확률이 급격하게 증가하여 발광다이오드의 광추출 효율을 획기적으로 향상시킬 수 있다.
[실시예 1]
도 2 내지 도 8을 참조하면, 본 발명의 제1 실시예에 따른 발광다이오드 제조방법은, 기판(20, 30) 상에 제1 도전형 질화물 반도체층(21, 31), 활성층(22, 32) 및 제2 도전형 질화물 반도체층(23, 33)을 형성하는 단계, 제2 도전형 질화물 반도체층(23, 33) 상에 투명전극(34)을 형성하는 단계, 투명전극(34) 상에 나노 임프린트 레지스트층(35)을 형성하는 단계, 나노 임프린트 몰드(40)를 나노 임프린트 레지스트층(35)에 가압하여 나노 패턴(41)을 나노 임프린트 레지스트층(35)에 전사하는 단계 및 나노 임프린트 레지스트층(35)의 나노 패턴을 투명전극(34)으로 전사하도록 나노 임프린트 레지스트층(35') 및 투명전극(34)을 식각하는 단계를 포함한다.
도 2에 도시된 바와 같이, 상기 발광다이오드는 기판(20) 상에 n형 질화물 반도체층(21), 활성층(22) 및 p형 질화물 반도체층(23)을 순차적으로 형성한 구조, 즉, 수직형 발광다이오드일 수 있다. 기판(20)은 사파이어(Al2O3) 기판일 수 있다.
또 다르게는, 도 3에 도시된 바와 같이, 상기 발광다이오드는 p형 질화물 반도체층(33), 활성층(32) 및 n형 질화물 반도체층(31)의 일부를 메사 식각하여 n형 질화물 반도체층(31)의 일부를 외부로 노출시켜 형성된 구조, 즉 수평형 발광다이오드일 수 있다. 여기서의 투명전극은 ITO(Indium Tin Oxide)일 수 있다.
이하에서는, 도 3의 수평형 발광다이오드를 예로 들어 설명하나, 도 2의 수직형 발광다이오드인 경우에도 동일하게 적용될 수 있다.
도 4는 도 3의 발광다이오드 상에 임프린트 레지스트(imprint resist)층을 형성한 후 나노 임프린트 몰드를 가압하는 임프린트 공정을 설명하기 위한 도면이고, 5는 도 4의 나노 임프린트 몰드의 나노 패턴을 임프린트 레지스트층에 전사한 결과를 나타내는 도면이며, 도 6은 도 5의 나노 패터닝된 임프린트 레지스트층을 마스크로 하여 투명전극에 나노 패턴을 전사시킨 결과를 나타내는 도면이며, 도 7은 본 발명의 일 실시예에 따른 발광다이오드 제조방법에 있어서, 나노 패터닝된 임프린트 레지스트층을 마스크로 하여 투명전극에 나노 패턴을 전사시킨 상태를 보여주는 주사전자현미경 사진이고, 도 8은 도 6에서 투명 전극에 나노 패턴이 전사된 이후 전극을 형성한 결과를 나타내는 도면이다.
먼저, 도 4를 참조하면, 도 3의 구조물에서 투명전극(3) 상에 나노 임프린트 레지스트층(35)을 형성한다. 예를 들어, 나노 임프린트 레지스트층(35)은 TiO2 전구체(precursor)를 스핀코팅을 이용하여 코팅한 후 용매를 제거하기 위해 약 100℃에서 약 10초간 베이킹(baking) 한다. 나노 임프린트 레지스트층(35)은 유기 화합물로 이루어질 수도 있고, 졸겔(Sol-gel) 무기 화합물 이루어질 수도 있다.
다음으로 도 4 및 도 5를 함께 참조하면, 예를 들어, 나노 패턴(41)을 갖는 나노 임프린트 몰드(40)를 나노 임프린트 레지스트층(35)에 약 150℃에서 약 50bar의 힘으로 약 30분간 가압하여 나노 패턴(41)을 나노 임프린트 레지스트층(35)에 전사한다.
나노 임프린트 몰드(40)의 나노 패턴(41)의 형태는 반구, 원기둥, 다각기둥, 원뿔 또는 다각뿔의 형태를 가진 것으로 이루어질 수 있다. 또한, 각 나노 패턴(41)의 하나의 크기는 대략 10nm 내지 100㎛일 수 있고, 나노 패턴(41) 간의 간격은 대략 100㎛ 이하일 수 있다. 나노 임프린트(40) 가압시에 열을 가할 수도 있으며, 자외선(UV)을 조사할 수도 있으며, 열과 자외선을 동시에 가할 수도 있다.
다음으로 도 6을 참조하면, 나노 패턴(42)이 형성된 나노 임프린트 레지스트층(35')을 마스크로 하여 나노 패턴을 투명전극(34)에 전사시킨다.
식각 방법으로서는 비등방성의 건식 식각이 이용될 수 있다. 예를 들어, Cl2:BCl3가 혼합된 가스로 유도결합 플라즈마(Inductively Coupled Plasma, ICP)를 이용하여 건식 식각을 통해 투명전극(34)을 식각함으로써 나노 패턴(43)을 투명전극(34)으로 전사할 수 있다.
건식 식각 방법이외에도 등방성인 습식 식각 방법에 의해 나노 패턴(42)이 형성된 나노 임프린트 레지스트층(35') 및 투명전극(34)을 식각할 수도 있다. 또한, 임프린트 레지스트층(35')이 모두 제거될 때까지 식각이 수행될 수도 있고, 원하는 두께만큼 식각한 후, 잔존하는 임프린트 레지스트를 제거할 수도 있다.
도시되지는 않았으나, 나노패턴(42)은 제2 도전형 질화물 반도체층(33), 즉 p형 질화물 반도체층까지 형성될 수도 있다.
또한, 도 6 및 도 7을 함께 참조하면, 시간에 따른 식각된 샘플의 단면 및 상부 SEM 사진으로 나노 패터닝된 임프린트 레지스트층(35')의 패턴의 모양이 실제 샘플에 잘 전사됨을 알 수 있다.
다음으로 도 8을 참조하면, 나노 패턴이 형성된 투명전극(34')에 제2 도전형 전극(82)을 형성하고, 노출된 제1 도전형 질화물 반도체층(31) 상에 제1 도전형 전극(81)을 형성한다. 예를 들어, 제2 도전형 질화물 반도체층이 p형 질화물로 이루어진 경우, 제2 도전형 전극(82)은 p형 전극이고, 제1 도전형 질화물 반도체층이 n형 질화물로 이루어진 경우, 제1 도전형 전극(81)은 n형 전극이다.
예를 들어, 상기 p형 전극(82)은 나노 패턴이 형성된 투명전극층(34') 상에 도전성 물질을 증착하여 형성될 수 있으며, n형 전극(81)은 메사 식각 후에 남아 있는 n형 질화물 반도체층(31) 상에 형성될 수 있다.
[실시예 2]
도 9 내지 도 12를 참조하면, 본 발명의 제2 실시예에 따른 발광다이오드 제조방법은, 기판(30) 상에 제1 도전형 질화물 반도체층(31), 활성층(32) 및 제2 도전형 질화물 반도체층(33)을 형성하는 단계, 제2 도전형 질화물 반도체층(33) 상에 투명전극(34)을 형성하는 단계, 투명전극(34) 상에 투명전극(34)의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 굴절률 조절층(90, 91)을 형성하는 단계, 굴절률 조절층(90, 91) 상에 나노 임프린트 레지스트층을 형성하는 단계, 나노 임프린트 몰드를 나노 임프린트 레지스트층에 가압하여 나노 패턴(42)을 상기 나노 임프린트 레지스트층(35')에 전사하는 단계, 및 나노 임프린트 레지스트층의 나노 패턴(42)을 굴절률 조절층(90, 91)으로 전사하도록 나노 임프린트 레지스트층(35') 및 굴절률 조절층(90, 91)을 식각하는 단계를 포함한다.
먼저, 도 9에 도시된 바와 같이, 투명전극(34) 상에, 예를 들어, 전자선 증착법 등을 이용하여 굴절률 조절층(90, 91)을 형성한다.
굴절률 조절층(90, 91)은 나노 임프린트 레지스트층을 형성하기 이전에 투명 전극층(34) 상에 형성되는 층으로서, 굴절률 조절층(90, 91)은 투명전극(34)보다는 굴절률이 작고 공기보다는 굴절률이 큰 굴절률을 갖는다. 굴절률 조절층(90, 91)은 활성층(32)으로부터의 광을 서로 다른 굴절률로 굴절시키는 제1 굴절률 조절층과 제2 굴절률 조절층을 순차적으로 적층하여 형성될 수 있다. 예를 들어, 1.9의 굴절률을 갖는 투명전극 ITO층(34) 상에 1.8의 굴절률을 갖는 ZnO이 제1 굴절률 조절층(90)으로 증착될 수 있고, 나아가 1.7의 굴절률을 갖는 MgO가 제2 굴절률 조절층(91)으로 증착될 수 있다.
제1 굴절률 조절층(90)은 투명전극(34) 상에 형성되고 제1 굴절률 조절층(90)의 굴절률은 투명전극(34)의 굴절률보다 작고, 제2 굴절률 조절층(91)은 제1 굴절률 조절층(90) 상에 형성되고 제2 굴절률 조절층(91)의 굴절률은 제1 굴절률 조절층(90)의 굴절률보다 작고 공기의 굴절률보다 크다.
이와 같이, 투명전극(34)과 공기 사이에 이들의 굴절률의 중간값에 해당하는 굴절률을 갖는 제 1 굴절률 조절층(90)과 제 2 굴절률 조절층(91)을 삽입하여 버퍼층의 기능을 수행하도록 함으로써, 광추출 효율을 더욱 높일 수 있다.
예를 들어, 제1 굴절률 조절층(90) 및 제2 굴절률 조절층(91)은 ZnO, Al-doped ZnO, In-doped ZnO, Ga-doped ZnO, ZrO2, TiO2, SiO2, SiO, Al2O3, CuOX, SnOx, InOx, Sn-doped InOx, FTO, SiNx, SiOxNy 및 MgO로 이루어진 군에서 선택된 하나 이상의 물질을 포함할 수 있으며, 또한 이 물질에 다른 원소를 첨가하여 형성된 다원화합물일 수 있다.
다음으로 도 10을 참조하면, 굴절률 조절층(90, 91) 상에 [실시예 1]과 마찬가지로 나노 임프린트 레지스트층을 형성하고, 나노 임프린트 몰드로 가압한 뒤 나노 임프린트 몰드를 분리하여 나노 패턴(42)을 형성한다.
다음으로 도 11을 참조하면, 나노 패턴(42)이 형성된 나노 임프린트 레지스트층(35')을 마스크로 하여, 굴절률 조절층으로 나노 패턴을 전사시킨다(90', 91').
예를 들어, 굴절률 조절층으로의 나노 패턴 전사는 Cl2:BCl3가 혼합된 가스로 ICP 건식 식각을 이용하여 이뤄질 수 있다. 식각 방식은 비등방성인 건식 식각 방식일 수도 있고 등방성인 습식 식각 방식일 수도 있다.
제1 굴절률 조절층(90)과 제2 굴절률 조절층(91), 그리고 투명전극(34)을 모두 식각할 수 있고, 제1 굴절률 조절층(90)과 제2 굴절률 조절층(91)만을 식각할 수 있으며, 제2 굴절률 조절층(92)만을 식각할 수도 있다.
다음으로 도 12를 참조하면, 나노 패턴(93)이 형성된 굴절률 조절층(90', 91')을 일부 식각해 내어 p형 전극(122)을 형성하고, n형 질화물 반도체층(31) 상에 n형 전극(121)을 형성한다. p형 전극(122)은 투명전극(34)과 전기적으로 연결되도록 형성되어야 한다. 따라서, 예를 들어, 굴절률 조절층(90', 91')의 일부를 식각하여 노출된 투명전극(34) 상에 p형 전극(122)을 형성할 수 있다. 예를 들어, 이 p형 전극(122)은 나노 패턴이 형성된 투명전극층(30) 상에 도전성 물질을 증착하여 형성될 수 있으며, n형 전극(121)은 메사 식각 후에 남아있는 n형 질화물 반도체층(30) 상에 형성될 수 있다.
[실시예 3]
도 13을 참조하면, 본 발명의 제3 실시 예에 따른 발광다이오드 제조 방법은 입사되는 광을 산란시켜 반사시키기 위한 패턴(139)이 형성되어 있는 기판(130) 상에 제1 실시예와 동일한 방법으로 나노 임프린트를 이용하여 발광다이오드를 제조하는 것이다. 이렇게 함으로써, 더 높은 특성의 광추출 효율을 갖는 발광다이오드소자를 제공할 수 있다.
다음으로, 본 발명에 따른 발광다이오드 제조방법에 의해 제조되는 발광다이오드의 예들을 도 8 및 도 12를 참조하여 설명하면 이하와 같다.
본 발명의 일 실시예에 따른 발광다이오드 제조방법에 의해 제조되는 발광다이오드는 기판(30), 기판(30) 상에 순차적으로 적층된 제1 도전형 질화물 반도체층(31), 활성층(32) 및 제2 도전형 질화물 반도체층(33)을 포함하며, 제2 도전형 질화물 반도체층(33), 활성층(32) 및 제1 도전형 질화물 반도체층(31)의 일부가 메사 식각되어 제1 도전형 질화물 반도체층(33)의 일부가 노출된, 반도체 적층체, 제2 도전형 질화물 반도체층(33) 상에 형성되고, 나노 패턴을 갖는 투명전극(34'), 제1 도전형 질화물 반도체층(31)의 노출 영역에 형성된 제1 도전형 전극(81), 및 투명전극(34') 상에 형성된 제2 도전형 전극(82)을 포함한다.
한편, 본 발명의 다른 실시예에 따른 발광다이오드 제조방법에 의해 제조되는 발광다이오드는 기판(30), 기판(30) 상에 순차적으로 적층된 제1 도전형 질화물 반도체층(31), 활성층(32) 및 제2 도전형 질화물 반도체층(33)을 포함하며, 제2 도전형 질화물 반도체층(33), 활성층(32) 및 제1 도전형 질화물 반도체층(31)의 일부가 메사 식각되어 제1 도전형 질화물 반도체층(31)의 일부가 노출된, 반도체 적층체, 제2 도전형 질화물 반도체층(33) 상에 형성되는 투명전극(34), 투명전극(34) 상에 형성되고 나노 패턴(93)을 가지며 투명전극(34)의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 굴절률 조절층(90', 91'), 제1 도전형 질화물 반도체층(31)의 노출 영역에 형성된 제1 도전형 전극(121), 및 투명전극(34) 상에 형성된 제2 도전형 전극(122)을 포함한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 발광다이오드의 광추출 효율을 향상시키기 위한 나노 패턴을 효율적이고 경제적으로 형성할 수 있는 나노 임프린트를 이용한 발광다이오드 제조방법을 제공한다.
또한, 발광다이오드 상에 기존의 방법으로는 형성이 어려운 다각뿔, 다각기둥, 원기둥, 반원, 다양한 모양을 형성 가능하며, 또한 그 크기와 간격을 다양하게 형성방법을 제공하는 효과가 있다. 이러한 다양한 모양 및 크기, 간격은 소자의 광추출효율을 최대화 시키는데 중요하며, 이를 통해 종래의 방법은 형성할 수 없는 전반사를 최소로 만들 수 있는 구조물을 쉽게 형성할 수 있다.
또한, 위와 같이 다양한 형태의 구조물을 식각을 통해서 그대로 발광다이오드 상에 전사함으로 발광다이오드와 나노 임프린트 레지스트 간의 굴절률 차이에 의한 프레넬 반사를 없앨 수 있고, 이를 통해 보다 더 높은 광추출효율을 갖는 발광다이오드를 제공하며, 나노 임프린트 공정이라는 단순화 된 공정을 통하여 종래의 방법들보다 적은 비용으로 대면적에 나노 패턴을 형성하여 높은 광추출 효율을 갖는 발광다이오드를 제조할 수 있다.
따라서, 본 발명에 따른 발광다이오드 제조방법은 제조 공정이 간단하며, 발광다이오드의 광출력을 획기적으로 향상시켜, 백색광원 질화갈륨계 발광다이오드를 이용한 고체 조명 시대의 도래를 보다 앞당길 수 있는 에너지 절약 친환경 기술이다.
30 : 기판 31 : 제1 도전형 질화물 반도체층
32 : 활성층 33 : 제2 도전형 질화물 반도체층
34, 34' : 투명전극 42 : 패턴
90', 91' : 굴절률 조절층

Claims (20)

  1. 발광다이오드 제조방법에 있어서,
    기판 상에 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 형성하는 단계;
    상기 제2 도전형 질화물 반도체층 상에 투명전극을 형성하는 단계;
    상기 투명전극 상에 나노 임프린트 레지스트층을 형성하는 단계;
    나노 임프린트 몰드를 상기 나노 임프린트 레지스트층에 가압하여 나노 패턴을 상기 나노 임프린트 레지스트층에 전사하는 단계; 및
    상기 나노 임프린트 레지스트층의 나노 패턴을 상기 투명전극으로 전사하도록 상기 나노 임프린트 레지스트층 및 상기 투명전극을 식각하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  2. 청구항 1에 있어서,
    상기 제2 도전형 질화물 반도체층, 상기 활성층 및 상기 제1 도전형 질화물 반도체층의 일부를 메사 식각하여 상기 제1 도전형 질화물 반도체층의 일부를 노출시키는 단계; 및
    상기 나노 패턴이 형성된 투명전극 상에 제2 도전형 전극을 형성하고 상기 제1 도전형 질화물 반도체층의 노출 영역에 제1 도전형 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  3. 청구항 1에 있어서,
    상기 나노 패턴을 형성하는 단계는 상기 제2 도전형 질화물 반도체층까지 나노 패턴을 형성하는 것을 특징으로 하는 발광다이오드 제조방법.
  4. 청구항 1에 있어서,
    상기 임프린트 몰드의 나노 패턴은 반구, 원기둥, 다각기둥, 원뿔, 또는 다각뿔의 형상을 갖는 것을 특징으로 하는 발광다이오드 제조방법.
  5. 청구항 1에 있어서,
    상기 임프린트 몰드의 나노 패턴의 크기는 10nm 내지 100㎛이고, 나노 패턴 간의 간격은 100㎛ 이하인 것을 특징으로 하는 발광다이오드 제조방법.
  6. 청구항 1에 있어서,
    상기 나노 임프린트 레지스트층 및 상기 투명전극을 식각하는 단계 이후, 상기 나노 임프린트 레지스트층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  7. 기판 상에 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 형성하는 단계;
    상기 제2 도전형 질화물 반도체층 상에 투명전극을 형성하는 단계;
    상기 투명전극 상에 상기 투명전극의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 굴절률 조절층을 형성하는 단계;
    상기 굴절률 조절층 상에 나노 임프린트 레지스트층을 형성하는 단계;
    나노 임프린트 몰드를 상기 나노 임프린트 레지스트층에 가압하여 나노 패턴을 상기 나노 임프린트 레지스트층에 전사하는 단계; 및
    상기 나노 임프린트 레지스트층의 나노 패턴을 상기 굴절률 조절층으로 전사하도록 상기 나노 임프린트 레지스트층 및 상기 굴절률 조절층을 식각하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  8. 청구항 7에 있어서,
    상기 제2 도전형 질화물 반도체층, 상기 활성층 및 상기 제1 도전형 질화물 반도체층의 일부를 메사 식각하여 상기 제1 도전형 질화물 반도체층의 일부를 노출시키는 단계; 및
    상기 나노 패턴이 형성된 굴절률 조절층 상에 상기 투명전극과 전기적으로 연결되도록 제2 도전형 전극을 형성하고 상기 제1 도전형 질화물 반도체층의 노출 영역에 제1 도전형 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  9. 청구항 7에 있어서,
    상기 굴절률 조절층을 형성하는 단계는 순차적으로 제1 굴절률 조절층을 형성하는 단계 및 상기 제1 굴절률 조절층의 굴절률보다 작은 굴절률을 갖는 제2 굴절률 조절층을 적층하는 것을 특징으로 하는 발광다이오드 제조방법.
  10. 청구항 9에 있어서,
    상기 제1 굴절률 조절층 및 상기 제2 굴절률 조절층은 ZnO, Al-doped ZnO, In-doped ZnO, Ga-doped ZnO, ZrO2, TiO2, SiO2, SiO, Al2O3, CuOX, SnOx, InOx, Sn-doped InOx, FTO SiNx, SiOxNy 및 MgO로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
  11. 청구항 10에 있어서,
    상기 제1 굴절률 조절층 및 상기 제2 굴절률 조절층을 이루는 물질은 상기 물질에 다른 원소를 첨가하여 형성된 다원화합물인 것을 특징으로 하는 발광다이오드 제조방법.
  12. 청구항 1 또는 7에 있어서,
    상기 임프린트 레지스트는 유기 화합물로 이루어진 것을 특징으로 하는 발광다이오드 제조방법.
  13. 청구항 1 또는 7에 있어서,
    상기 임프린트 레지스트는 졸겔(Sol-gel) 무기 화합물로 이루어진 것을 특징으로 하는 발광다이오드 제조방법.
  14. 청구항 1 또는 7에 있어서,
    상기 식각은 건식 식각인 것을 특징으로 하는 발광다이오드 제조방법.
  15. 청구항 1 또는 7에 있어서,
    상기 식각은 습식 식각인 것을 특징으로 하는 발광다이오드 제조방법.
  16. 청구항 2에 있어서,
    상기 제2 도전형 전극은 상기 나노 패턴이 형성된 투명전극에 도전성 물질을 증착하여 형성되는 것을 특징으로 하는 발광다이오드 제조방법.
  17. 청구항 8에 있어서,
    상기 제2 도전형 전극은 상기 나노 패턴이 형성된 굴절률 조절층에 도전성 물질을 증착하여 형성되는 것을 특징으로 하는 발광다이오드 제조방법.
  18. 청구항 1 또는 7에 있어서,
    상기 기판에는 입사되는 광을 산란시키기 위한 패턴이 형성되는 것을 특징으로 하는 발광다이오드 제조방법.
  19. 기판;
    상기 기판 상에 순차적으로 적층된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하며, 상기 제2 도전형 질화물 반도체층, 상기 활성층 및 상기 제1 도전형 질화물 반도체층의 일부가 메사 식각되어 상기 제1 도전형 질화물 반도체층의 일부가 노출된, 반도체 적층체;
    상기 제2 도전형 질화물 반도체층 상에 형성되고, 나노 패턴을 갖는 투명전극;
    상기 제1 도전형 질화물 반도체층의 노출 영역에 형성된 제1 도전형 전극; 및
    상기 투명전극 상에 형성된 제2 도전형 전극을 포함하는 것을 특징으로 하는 발광다이오드.
  20. 기판;
    상기 기판 상에 순차적으로 적층된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하며, 상기 제2 도전형 질화물 반도체층, 상기 활성층 및 상기 제1 도전형 질화물 반도체층의 일부가 메사 식각되어 상기 제1 도전형 질화물 반도체층의 일부가 노출된, 반도체 적층체;
    상기 제2 도전형 질화물 반도체층 상에 형성되는 투명전극;
    상기 투명전극 상에 형성되고 나노 패턴을 가지며 상기 투명전극의 굴절률보다 작고 공기의 굴절률보다 큰 굴절률을 갖는 굴절률 조절층;
    상기 제1 도전형 질화물 반도체층의 노출 영역에 형성된 제1 도전형 전극; 및
    상기 투명전극 상에 형성된 제2 도전형 전극을 포함하는 것을 특징으로 하는 발광다이오드.




KR1020120105180A 2012-09-21 2012-09-21 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드 KR20140039414A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120105180A KR20140039414A (ko) 2012-09-21 2012-09-21 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120105180A KR20140039414A (ko) 2012-09-21 2012-09-21 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드

Publications (1)

Publication Number Publication Date
KR20140039414A true KR20140039414A (ko) 2014-04-02

Family

ID=50650036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120105180A KR20140039414A (ko) 2012-09-21 2012-09-21 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드

Country Status (1)

Country Link
KR (1) KR20140039414A (ko)

Similar Documents

Publication Publication Date Title
US20090230407A1 (en) Led device and method for fabricating the same
CN101075652A (zh) 粗化电极用于高亮度正装led芯片和垂直led芯片的制作工艺
CN101740689A (zh) 发光器件及其制造方法
KR101233062B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
KR101215299B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
US8951820B2 (en) Method of fabricating nano-imprint mold for a light emitting diode
An et al. Increased light extraction from vertical GaN light-emitting diodes with ordered, cone-shaped deep-pillar nanostructures
WO2016041471A1 (zh) 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
KR20120077534A (ko) 나노 구조체를 이용한 발광다이오드 제조 방법과 이에 의해 제조된 발광다이오드
KR101535852B1 (ko) 나노구조체 전사를 이용한 발광다이오드 제조방법과 그 발광다이오드
CN102479894A (zh) 一种GaN基材料的发光二极管及其制备方法
WO2012045222A1 (zh) 发光装置及其制造方法
KR20160092635A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
TW201340388A (zh) 發光二極體晶粒及其製造方法
WO2012040978A1 (zh) 发光装置及其制造方法
Tsai et al. Self-assembled two-dimensional surface structures for beam shaping of GaN-based vertical-injection light-emitting diodes
TWI474504B (zh) 發光二極體結構及其製作方法
KR101221075B1 (ko) 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
KR101383097B1 (ko) 광추출 효율을 높인 질화갈륨계 발광다이오드 소자, 광추출 효율을 높인 유기 발광다이오드 소자의 제조방법
KR20140039414A (ko) 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR20130000262A (ko) 광효율이 향상된 발광 다이오드 및 그 제조 방법
KR101325641B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR101102998B1 (ko) 발광다이오드 칩
KR101286211B1 (ko) 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
KR20140036403A (ko) 발광 다이오드의 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application