JP2003304036A - 半導体の製造方法 - Google Patents
半導体の製造方法Info
- Publication number
- JP2003304036A JP2003304036A JP2002104826A JP2002104826A JP2003304036A JP 2003304036 A JP2003304036 A JP 2003304036A JP 2002104826 A JP2002104826 A JP 2002104826A JP 2002104826 A JP2002104826 A JP 2002104826A JP 2003304036 A JP2003304036 A JP 2003304036A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- gan
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 高温および高光出力動作においても長寿命化
が可能なＧａＮ系半導体レーザを高歩留り且つ低コスト
で製造する方法を提供することを目的とする。 【解決手段】 基板上に第１の化合物半導体層を成長す
る工程と、前記第１の半導体層の上部に、基板面方向に
互いに間隔をおいて延びる複数の凸部を形成する工程
と、互いに隣接する前記凸部同士に挟まれてなる凹部の
底面を酸化する工程と、前記第１の半導体層上に、酸化
していない前記各凸部の頂面から第２の化合物半導体層
を成長する工程とを備えた半導体の製造方法である。半
導体層自身を酸化させて選択成長マスクとするため、絶
縁膜のマスクレスとなり、上記オートドーピングの影響
を極力抑制することが可能になる。
が可能なＧａＮ系半導体レーザを高歩留り且つ低コスト
で製造する方法を提供することを目的とする。 【解決手段】 基板上に第１の化合物半導体層を成長す
る工程と、前記第１の半導体層の上部に、基板面方向に
互いに間隔をおいて延びる複数の凸部を形成する工程
と、互いに隣接する前記凸部同士に挟まれてなる凹部の
底面を酸化する工程と、前記第１の半導体層上に、酸化
していない前記各凸部の頂面から第２の化合物半導体層
を成長する工程とを備えた半導体の製造方法である。半
導体層自身を酸化させて選択成長マスクとするため、絶
縁膜のマスクレスとなり、上記オートドーピングの影響
を極力抑制することが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体、特
に窒化物系III−Ｖ族化合物半導体で構成される半導体
の製造方法に関する。
に窒化物系III−Ｖ族化合物半導体で構成される半導体
の製造方法に関する。
【０００２】
【従来の技術】近年、次世代の高密度光ディスク用光源
として青紫色の光を発するレーザダイオードに対する要
望が高まり、特に、青紫光から紫外光に及ぶ短波長領域
で動作可能な窒化ガリウム（ＧａＮ）系のIII−Ｖ族化
合物半導体発光素子の研究開発が盛んに行われている。
さらに、短波長発光素子を用いる光ディスク装置は、レ
コーダーとして高密度・高速記録用が待望されているた
め、高光出力で信頼性の高いＧａＮ系半導体レーザが必
要となっている。
として青紫色の光を発するレーザダイオードに対する要
望が高まり、特に、青紫光から紫外光に及ぶ短波長領域
で動作可能な窒化ガリウム（ＧａＮ）系のIII−Ｖ族化
合物半導体発光素子の研究開発が盛んに行われている。
さらに、短波長発光素子を用いる光ディスク装置は、レ
コーダーとして高密度・高速記録用が待望されているた
め、高光出力で信頼性の高いＧａＮ系半導体レーザが必
要となっている。
【０００３】最近、ＧａＮ系レーザの長寿命化のため
に、サファイア基板上に成長したＧａＮ系半導体膜上に
二酸化珪素（ＳｉＯ2）などの絶縁膜を部分的に堆積
し、この絶縁膜上にＧａＮ系半導体を選択成長し転位密
度を低減する手法が提案されている。この選択成長に関
しては、第１の文献「ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ
Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕ
ｍ Ｅｌｅｃｔｒｏｎｉｃｓ， Ｖｏｌ．４ （１９９
８） ４８３−４８９」がある。第１の文献によれば、
ＧａＮの＜１−１００＞方向にラインアンドスペース状
のＳｉＯ2膜を周期的に形成することで、ＳｉＯ2上を横
方向（ＥＬＯ）成長したＧａＮ膜が平坦につながり、低
転位基板として利用できるようになることが示されてい
る。このＥＬＯ選択成長技術をレーザに適用した文献と
して、第２の文献「Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ， Ｖｏｌ．７７ （２０００） １９
３１−１９３３」および第３の文献「ＩＥＩＣＥ Ｔｒ
ａｎｓｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ， Ｖｏｌ．Ｅ
８３−Ｃ （２０００） ５２９−５３５」がある。第
２の文献によれば、選択成長によりレーザ構造の活性層
部分での転位密度を１Ｅ１０ｃｍ-2程度から１Ｅ７ｃｍ
-2程度に低減できることが示されている。また、第３の
文献によれば、この選択成長法を適用することで、転位
密度低減に伴う非発光再結合の低減および無効（リー
ク）電流の低減により、レーザの動作電流および消費電
力（動作電流と動作電圧の積）が低減し１０００時間オ
ーダーの長寿命化が図れることが示されている。
に、サファイア基板上に成長したＧａＮ系半導体膜上に
二酸化珪素（ＳｉＯ2）などの絶縁膜を部分的に堆積
し、この絶縁膜上にＧａＮ系半導体を選択成長し転位密
度を低減する手法が提案されている。この選択成長に関
しては、第１の文献「ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ
Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕ
ｍ Ｅｌｅｃｔｒｏｎｉｃｓ， Ｖｏｌ．４ （１９９
８） ４８３−４８９」がある。第１の文献によれば、
ＧａＮの＜１−１００＞方向にラインアンドスペース状
のＳｉＯ2膜を周期的に形成することで、ＳｉＯ2上を横
方向（ＥＬＯ）成長したＧａＮ膜が平坦につながり、低
転位基板として利用できるようになることが示されてい
る。このＥＬＯ選択成長技術をレーザに適用した文献と
して、第２の文献「Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ， Ｖｏｌ．７７ （２０００） １９
３１−１９３３」および第３の文献「ＩＥＩＣＥ Ｔｒ
ａｎｓｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ， Ｖｏｌ．Ｅ
８３−Ｃ （２０００） ５２９−５３５」がある。第
２の文献によれば、選択成長によりレーザ構造の活性層
部分での転位密度を１Ｅ１０ｃｍ-2程度から１Ｅ７ｃｍ
-2程度に低減できることが示されている。また、第３の
文献によれば、この選択成長法を適用することで、転位
密度低減に伴う非発光再結合の低減および無効（リー
ク）電流の低減により、レーザの動作電流および消費電
力（動作電流と動作電圧の積）が低減し１０００時間オ
ーダーの長寿命化が図れることが示されている。
【０００４】一方、上記ＥＬＯ選択成長法の一種とし
て、ＥＬＯ成長したＧａＮ膜の結晶性改善について、特
開２０００−３４７６６９号公報に記載がある。この公
報によると、ＳｉＯ2上を迫出してＥＬＯ成長したＧａ
Ｎ膜はＳｉＯ2と隙間（空間）を形成することで、結晶
の配勾性（チルト）等においてその結晶性を顕著に改善
できることが示されている。しかしながら、上記公報に
よると、上記隙間形成のためのプロセスが非常に複雑で
精度を要するため、これを基板として上面にＧａＮ系レ
ーザを作製した場合には、歩留り低下および生産コスト
の高騰を避けられない。
て、ＥＬＯ成長したＧａＮ膜の結晶性改善について、特
開２０００−３４７６６９号公報に記載がある。この公
報によると、ＳｉＯ2上を迫出してＥＬＯ成長したＧａ
Ｎ膜はＳｉＯ2と隙間（空間）を形成することで、結晶
の配勾性（チルト）等においてその結晶性を顕著に改善
できることが示されている。しかしながら、上記公報に
よると、上記隙間形成のためのプロセスが非常に複雑で
精度を要するため、これを基板として上面にＧａＮ系レ
ーザを作製した場合には、歩留り低下および生産コスト
の高騰を避けられない。
【０００５】そこで、我々は上記公報によるプロセスに
おいて、新たに選択酸化技術を用いることにより、大幅
なプロセスの簡略化に成功した。
おいて、新たに選択酸化技術を用いることにより、大幅
なプロセスの簡略化に成功した。
【０００６】ＧａＮ系半導体の選択酸化に関しては、第
４の文献「応用物理 第７０巻 （２００１） ５５０
−５５３」があるが、電子デバイスの無効（リーク）電
流低減を目的とした素子分離酸化膜として適用されてい
るのみである。
４の文献「応用物理 第７０巻 （２００１） ５５０
−５５３」があるが、電子デバイスの無効（リーク）電
流低減を目的とした素子分離酸化膜として適用されてい
るのみである。
【０００７】我々は、上記公報の選択成長マスクとして
ＳｉＯ2ではなく選択酸化されたＧａＮ膜を適用するこ
とで、プロセス工程を大幅に簡略化して、高光出力およ
び高温において長寿命化が可能なＧａＮ系レーザを、高
歩留り且つ低コストで製造する方法を提供する。
ＳｉＯ2ではなく選択酸化されたＧａＮ膜を適用するこ
とで、プロセス工程を大幅に簡略化して、高光出力およ
び高温において長寿命化が可能なＧａＮ系レーザを、高
歩留り且つ低コストで製造する方法を提供する。
【０００８】また、ＧａＮ系レーザのさらなる低コスト
化に向けて、導電性基板を採用する方法がある。現在の
ＧａＮ系レーザは基板としてサファイア（Ａｌ2Ｏ3）も
しくは炭化珪素（ＳｉＣ）が使用されている。しかしな
がら、ＳｉＣ基板は導電性を有するが非常に高価なた
め、一般的には導電性を有しないサファイア基板が多用
されている。サファイア基板上にＧａＮ系レーザを作製
すると、ｎ型およびｐ型の配線電極は共に、基板片側の
結晶成長面側で形成する必要がある。このため、現状で
は、レーザ素子１個のサイズが大きく、基板面内で作製
できるレーザ素子数が少なくなり、製造コストの高騰を
招いている。しかしながら、サファイア基板上に成長し
たＧａＮ膜を何らかの方法でサファイア基板と分離する
ことが可能になり、ＧａＮ膜自身を導電性（ＧａＮ）基
板としてＧａＮ系レーザに適用できれば、ＧａＮ系レー
ザ以外の従来の半導体レーザのように、基板の表側と裏
側で電極形成ができるため、レーザ素子サイズを小型化
でき低コスト化に大きく寄与する。上記のサファイア基
板分離方法として、第５の文献「ＪａｐａｎｅｓｅＪｏ
ｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，
Ｖｏｌ．３９ （２０００） Ｌ６４７−Ｌ６５０」
がある。この文献では、サファイア基板上にＥＬＯ選択
成長により厚膜（約１５０mｍ）のＧａＮ膜を成長した
後、サファイア基板を研磨で除去する方法が示されてい
る。さらに、第６の文献「Ｊａｐａｎｅｓｅ Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖ
ｏｌ．３８ （１９９９） Ｌ２１７−Ｌ２１９」で
は、Ｎｄ：ＹＡＧレーザの第３高調波を利用したレーザ
光を照射することにより、サファイア基板との界面付近
の低結晶性ＧａＮ膜を熱分解させて基板分離する方法が
示されている。また、特開平１１−２９９６４１号公報
では、ＧａＮよりもバンドギャップエネルギーの小さな
ＩｎＧａＮの相分離現象を利用して、基板分離する方法
が開示されている。
化に向けて、導電性基板を採用する方法がある。現在の
ＧａＮ系レーザは基板としてサファイア（Ａｌ2Ｏ3）も
しくは炭化珪素（ＳｉＣ）が使用されている。しかしな
がら、ＳｉＣ基板は導電性を有するが非常に高価なた
め、一般的には導電性を有しないサファイア基板が多用
されている。サファイア基板上にＧａＮ系レーザを作製
すると、ｎ型およびｐ型の配線電極は共に、基板片側の
結晶成長面側で形成する必要がある。このため、現状で
は、レーザ素子１個のサイズが大きく、基板面内で作製
できるレーザ素子数が少なくなり、製造コストの高騰を
招いている。しかしながら、サファイア基板上に成長し
たＧａＮ膜を何らかの方法でサファイア基板と分離する
ことが可能になり、ＧａＮ膜自身を導電性（ＧａＮ）基
板としてＧａＮ系レーザに適用できれば、ＧａＮ系レー
ザ以外の従来の半導体レーザのように、基板の表側と裏
側で電極形成ができるため、レーザ素子サイズを小型化
でき低コスト化に大きく寄与する。上記のサファイア基
板分離方法として、第５の文献「ＪａｐａｎｅｓｅＪｏ
ｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，
Ｖｏｌ．３９ （２０００） Ｌ６４７−Ｌ６５０」
がある。この文献では、サファイア基板上にＥＬＯ選択
成長により厚膜（約１５０mｍ）のＧａＮ膜を成長した
後、サファイア基板を研磨で除去する方法が示されてい
る。さらに、第６の文献「Ｊａｐａｎｅｓｅ Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖ
ｏｌ．３８ （１９９９） Ｌ２１７−Ｌ２１９」で
は、Ｎｄ：ＹＡＧレーザの第３高調波を利用したレーザ
光を照射することにより、サファイア基板との界面付近
の低結晶性ＧａＮ膜を熱分解させて基板分離する方法が
示されている。また、特開平１１−２９９６４１号公報
では、ＧａＮよりもバンドギャップエネルギーの小さな
ＩｎＧａＮの相分離現象を利用して、基板分離する方法
が開示されている。
【０００９】しかしながら、上記のような方法では、何
れもサファイア基板分離に時間を要する等の製造コスト
の高騰は避けられず、またクラック発生等によりＧａＮ
基板の大面積化も困難である。
れもサファイア基板分離に時間を要する等の製造コスト
の高騰は避けられず、またクラック発生等によりＧａＮ
基板の大面積化も困難である。
【００１０】そこで、我々は上記特開２０００−３４７
６６９号公報の選択成長技術に更なる改良を加え、大面
積の導電性ＧａＮ基板を高歩留り且つ低コストで製造す
る方法も開発した。
６６９号公報の選択成長技術に更なる改良を加え、大面
積の導電性ＧａＮ基板を高歩留り且つ低コストで製造す
る方法も開発した。
【００１１】
【発明が解決しようとする課題】本発明は、高温および
高光出力動作においても長寿命化が可能なＧａＮ系半導
体レーザを高歩留り且つ低コストで製造する方法を提供
することを目的とする。
高光出力動作においても長寿命化が可能なＧａＮ系半導
体レーザを高歩留り且つ低コストで製造する方法を提供
することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係る第１の半導
体の製造方法は、前記の目的を達成し、基板上に第１の
化合物半導体層を成長する工程と、前記第１の半導体層
の上部に、基板面方向に互いに間隔をおいて延びる複数
の凸部を形成する工程と、互いに隣接する前記凸部同士
に挟まれてなる凹部の底面を酸化する工程と、前記第１
の半導体層上に、酸化していない前記各凸部の頂面から
第２の化合物半導体層を成長する工程とを備えているこ
とを特徴とする。前記第１の半導体層の酸化した領域
は、前記第２の半導体層を成長する際に、選択成長のマ
スクとなる。従来の選択成長ではＳｉＯ2などの絶縁膜
をマスクとしており、絶縁膜を構成する元素が不純物と
して、選択成長する半導体層へ自然にドーピング（オー
トドーピング）される課題があった。また、前記絶縁膜
の形成には、絶縁膜の選択的な除去など複雑且つ精度の
高いプロセスが必要であった。しかしながら、本発明に
よる半導体の製造方法では、半導体層自身を酸化させて
選択成長マスクとするため、絶縁膜のマスクレスとな
り、上記オートドーピングの影響を極力抑制することが
可能になる。さらに、酸化により選択成長マスクを形成
するため、複雑且つ精度の高いプロセスが簡略化でき、
高歩留り且つ生産コスト低減が実現できる。
体の製造方法は、前記の目的を達成し、基板上に第１の
化合物半導体層を成長する工程と、前記第１の半導体層
の上部に、基板面方向に互いに間隔をおいて延びる複数
の凸部を形成する工程と、互いに隣接する前記凸部同士
に挟まれてなる凹部の底面を酸化する工程と、前記第１
の半導体層上に、酸化していない前記各凸部の頂面から
第２の化合物半導体層を成長する工程とを備えているこ
とを特徴とする。前記第１の半導体層の酸化した領域
は、前記第２の半導体層を成長する際に、選択成長のマ
スクとなる。従来の選択成長ではＳｉＯ2などの絶縁膜
をマスクとしており、絶縁膜を構成する元素が不純物と
して、選択成長する半導体層へ自然にドーピング（オー
トドーピング）される課題があった。また、前記絶縁膜
の形成には、絶縁膜の選択的な除去など複雑且つ精度の
高いプロセスが必要であった。しかしながら、本発明に
よる半導体の製造方法では、半導体層自身を酸化させて
選択成長マスクとするため、絶縁膜のマスクレスとな
り、上記オートドーピングの影響を極力抑制することが
可能になる。さらに、酸化により選択成長マスクを形成
するため、複雑且つ精度の高いプロセスが簡略化でき、
高歩留り且つ生産コスト低減が実現できる。
【００１３】第２の半導体発光素子の製造方法は、前記
第１の半導体の製造方法において、前記第１の半導体層
の凸部側面も酸化することを特徴とする。前記第１の半
導体層の凸部側面も酸化することで、凸部側面からの前
記第２の半導体層の成長は抑制され、未酸化の凸部頂面
から選択的に成長が開始することになる。このため、凸
部形成時のダメージが残る凸部側面の影響を受けずに、
前記第２の半導体層が高結晶品質で選択成長できること
になり、高歩留り且つ低コスト化に大きく寄与する。
第１の半導体の製造方法において、前記第１の半導体層
の凸部側面も酸化することを特徴とする。前記第１の半
導体層の凸部側面も酸化することで、凸部側面からの前
記第２の半導体層の成長は抑制され、未酸化の凸部頂面
から選択的に成長が開始することになる。このため、凸
部形成時のダメージが残る凸部側面の影響を受けずに、
前記第２の半導体層が高結晶品質で選択成長できること
になり、高歩留り且つ低コスト化に大きく寄与する。
【００１４】本発明に係る第３の半導体の製造方法は、
上記第１および第２の製造方法において、酸素が含まれ
る雰囲気中で加熱処理することで、前記第１の半導体層
が酸化する工程を備えていることを特徴とする。このよ
うな酸化方法は、最も一般的であるため、設備導入も容
易で、プロセスも比較的容易であるため、高歩留り且つ
低コスト化に大きく寄与する。
上記第１および第２の製造方法において、酸素が含まれ
る雰囲気中で加熱処理することで、前記第１の半導体層
が酸化する工程を備えていることを特徴とする。このよ
うな酸化方法は、最も一般的であるため、設備導入も容
易で、プロセスも比較的容易であるため、高歩留り且つ
低コスト化に大きく寄与する。
【００１５】第４の半導体発光素子の製造方法は、前記
第１、２および第３の半導体の製造方法において、前記
第２の半導体層で転位密度の疎密が発生することを特徴
とする。前記第１の半導体層の凸部の酸化していない頂
面上に成長した前記第２の半導体層は、前記第１の半導
体層の結晶性を引継ぐ。このため、前記第１の半導体層
が高転位密度の場合には、前記第１の半導体層の凸部の
酸化していない頂面上に成長した前記第２の半導体層
は、高転位密度になる。一方、前記第１の半導体層の凸
部の酸化していない頂面から基板と水平方向に成長した
前記第２の半導体層は、酸化領域がマスクとなり、前記
第１の半導体層の結晶性を引継がないため、前記第１の
半導体層が高転位密度の場合でも、この領域においては
転位密度が低減する。また、基板と水平方向に成長した
前記第２の半導体層は、隣接する凸部から同様に成長し
た第２の半導体層と、前記第１の半導体層の凹部の中央
部で合体することになる。この合体領域では、必然的に
転位密度は高くなる。以上のように、前記第２の半導体
層では転位密度の疎密が発生するが、転位密度の低い領
域に発光素子の活性層を配置することにより、発光素子
の信頼性および歩留りが著しく向上する。
第１、２および第３の半導体の製造方法において、前記
第２の半導体層で転位密度の疎密が発生することを特徴
とする。前記第１の半導体層の凸部の酸化していない頂
面上に成長した前記第２の半導体層は、前記第１の半導
体層の結晶性を引継ぐ。このため、前記第１の半導体層
が高転位密度の場合には、前記第１の半導体層の凸部の
酸化していない頂面上に成長した前記第２の半導体層
は、高転位密度になる。一方、前記第１の半導体層の凸
部の酸化していない頂面から基板と水平方向に成長した
前記第２の半導体層は、酸化領域がマスクとなり、前記
第１の半導体層の結晶性を引継がないため、前記第１の
半導体層が高転位密度の場合でも、この領域においては
転位密度が低減する。また、基板と水平方向に成長した
前記第２の半導体層は、隣接する凸部から同様に成長し
た第２の半導体層と、前記第１の半導体層の凹部の中央
部で合体することになる。この合体領域では、必然的に
転位密度は高くなる。以上のように、前記第２の半導体
層では転位密度の疎密が発生するが、転位密度の低い領
域に発光素子の活性層を配置することにより、発光素子
の信頼性および歩留りが著しく向上する。
【００１６】本発明に係る第５の半導体の製造方法は、
前記第４の製造方法において、前記第１の半導体層が酸
化した領域上で、前記第２の半導体層の転位密度が低減
することを特徴とする。前記第１の半導体層の凸部の酸
化していない頂面から基板と水平方向に成長した前記第
２の半導体層は、酸化領域がマスクとなり、前記第１の
半導体層の結晶性を引継がないため、前記第１の半導体
層が高転位密度の場合でも、この領域においては転位密
度が低減する。この低転位密度領域に発光素子の活性層
を配置することにより、発光素子の信頼性および歩留り
が著しく向上する。
前記第４の製造方法において、前記第１の半導体層が酸
化した領域上で、前記第２の半導体層の転位密度が低減
することを特徴とする。前記第１の半導体層の凸部の酸
化していない頂面から基板と水平方向に成長した前記第
２の半導体層は、酸化領域がマスクとなり、前記第１の
半導体層の結晶性を引継がないため、前記第１の半導体
層が高転位密度の場合でも、この領域においては転位密
度が低減する。この低転位密度領域に発光素子の活性層
を配置することにより、発光素子の信頼性および歩留り
が著しく向上する。
【００１７】第６の半導体の製造方法は、前記第５の製
造方法において、前記第２の半導体層の転位密度が低減
した領域内に、化合物半導体発光素子の活性層を形成す
ることを特徴とする。低転位密度領域に発光素子の活性
層を形成することにより、非発光再結合が低減し、活性
層の発光効率が格段に向上するため、発光素子の信頼性
等の特性が向上し、高歩留り且つ低コスト化が実現でき
る。
造方法において、前記第２の半導体層の転位密度が低減
した領域内に、化合物半導体発光素子の活性層を形成す
ることを特徴とする。低転位密度領域に発光素子の活性
層を形成することにより、非発光再結合が低減し、活性
層の発光効率が格段に向上するため、発光素子の信頼性
等の特性が向上し、高歩留り且つ低コスト化が実現でき
る。
【００１８】本発明に係る第７の半導体の製造方法は、
基板上に化合物半導体を成長する工程と、該半導体層を
部分的に酸化して電流注入を抑制することを特徴とす
る。化合物半導体層の酸化された領域は、高抵抗化する
ため電流が流れにくい。このため、酸化領域を選択する
ことにより、電流非注入構造および電流狭窄構造を作製
することができる。
基板上に化合物半導体を成長する工程と、該半導体層を
部分的に酸化して電流注入を抑制することを特徴とす
る。化合物半導体層の酸化された領域は、高抵抗化する
ため電流が流れにくい。このため、酸化領域を選択する
ことにより、電流非注入構造および電流狭窄構造を作製
することができる。
【００１９】第８の半導体の製造方法は、前記第７の製
造方法において、化合物半導体を部分的にエッチングす
る工程と、該エッチングした箇所を酸化することを特徴
とする半導体の製造方法。ウエットエッチングおよびド
ライエッチングされた化合物半導体層は、エッチングダ
メージを受けるため、点欠陥発生等の結晶性劣化を招
く。このエッチングダメージは、ドライエッチングで問
題になることが多い。しかしながら、エッチング箇所を
選択的に酸化することにより、エッチングダメージを受
けた半導体層を酸化して、高抵抗化することができる。
これにより、エッチングダメージを受けた半導体層で
の、点欠陥等に起因する無効（リーク）電流を抑制し
て、半導体素子の高歩留り化に寄与できる。
造方法において、化合物半導体を部分的にエッチングす
る工程と、該エッチングした箇所を酸化することを特徴
とする半導体の製造方法。ウエットエッチングおよびド
ライエッチングされた化合物半導体層は、エッチングダ
メージを受けるため、点欠陥発生等の結晶性劣化を招
く。このエッチングダメージは、ドライエッチングで問
題になることが多い。しかしながら、エッチング箇所を
選択的に酸化することにより、エッチングダメージを受
けた半導体層を酸化して、高抵抗化することができる。
これにより、エッチングダメージを受けた半導体層で
の、点欠陥等に起因する無効（リーク）電流を抑制し
て、半導体素子の高歩留り化に寄与できる。
【００２０】本発明に係る第９の半導体の製造方法は、
基板上に第３の化合物半導体層を成長する工程と、前記
第３の半導体層の上に、前記第３の半導体層よりも小さ
なバンドギャップエネルギーを有する第４の化合物半導
体を成長する工程と、前記第４の半導体層の上に、前記
第４の半導体層よりも大きなバンドギャップエネルギー
を有する第５の化合物半導体を成長する工程と、前記第
４の半導体層を選択的に除去する工程とを備えているこ
とを特徴とする。バンドギャップエネルギー差を利用し
て、バンドギャップエネルギーの小さな前記第４の半導
体層を選択的に除去することができれば、基板もしくは
前記第３の半導体層と、前記第５の半導体層を空間的に
分離することができるため、前記第５の半導体層は基板
もしくは前記第３の半導体層から受ける熱膨張係数差に
依存する熱応力を緩和することができ、ストレスフリー
且つクラックフリーの基板として使用することが可能に
なる。また、前記第５の半導体層にｐ型もしくはｎ型の
不純物をドーピングすることにより、前記基板に電気伝
導を持たせることも可能になる。
基板上に第３の化合物半導体層を成長する工程と、前記
第３の半導体層の上に、前記第３の半導体層よりも小さ
なバンドギャップエネルギーを有する第４の化合物半導
体を成長する工程と、前記第４の半導体層の上に、前記
第４の半導体層よりも大きなバンドギャップエネルギー
を有する第５の化合物半導体を成長する工程と、前記第
４の半導体層を選択的に除去する工程とを備えているこ
とを特徴とする。バンドギャップエネルギー差を利用し
て、バンドギャップエネルギーの小さな前記第４の半導
体層を選択的に除去することができれば、基板もしくは
前記第３の半導体層と、前記第５の半導体層を空間的に
分離することができるため、前記第５の半導体層は基板
もしくは前記第３の半導体層から受ける熱膨張係数差に
依存する熱応力を緩和することができ、ストレスフリー
且つクラックフリーの基板として使用することが可能に
なる。また、前記第５の半導体層にｐ型もしくはｎ型の
不純物をドーピングすることにより、前記基板に電気伝
導を持たせることも可能になる。
【００２１】第１０の半導体の製造方法は、前記第９の
製造方法の前記第３、第４および第５の半導体層が、前
記第１の製造方法に記載の前記第１の半導体層を構成す
ることを特徴とする。前記第１の製造方法において凹凸
が形成された前記第１の半導体層が、複数の半導体層で
構成されることにより、凸部の側面に複数の半導体層を
露出させることが可能になる。ここで、例えば、凸部の
側面が露出した半導体層中にバンドギャップエネルギー
の小さな前記第４の半導体層が含まれる場合、前記第４
の半導体層を選択的に除去する際に除去面積が低減でき
ることにより、選択的除去が容易化する。前記第４の半
導体層を選択的に除去することにより、基板もしくは前
記第３の半導体層と、前記第５の半導体層を空間的に分
離することができるため、前記第５の半導体層は基板も
しくは前記第３の半導体層から受ける熱膨張係数差に依
存する熱応力を緩和することができ、ストレスフリー且
つクラックフリーの基板として使用することが可能にな
る。また、前記第５の半導体層にｐ型もしくはｎ型の不
純物をドーピングすることにより、前記基板に電気伝導
を持たせることも可能になる。
製造方法の前記第３、第４および第５の半導体層が、前
記第１の製造方法に記載の前記第１の半導体層を構成す
ることを特徴とする。前記第１の製造方法において凹凸
が形成された前記第１の半導体層が、複数の半導体層で
構成されることにより、凸部の側面に複数の半導体層を
露出させることが可能になる。ここで、例えば、凸部の
側面が露出した半導体層中にバンドギャップエネルギー
の小さな前記第４の半導体層が含まれる場合、前記第４
の半導体層を選択的に除去する際に除去面積が低減でき
ることにより、選択的除去が容易化する。前記第４の半
導体層を選択的に除去することにより、基板もしくは前
記第３の半導体層と、前記第５の半導体層を空間的に分
離することができるため、前記第５の半導体層は基板も
しくは前記第３の半導体層から受ける熱膨張係数差に依
存する熱応力を緩和することができ、ストレスフリー且
つクラックフリーの基板として使用することが可能にな
る。また、前記第５の半導体層にｐ型もしくはｎ型の不
純物をドーピングすることにより、前記基板に電気伝導
を持たせることも可能になる。
【００２２】本発明に係る第１１の半導体の製造方法
は、上記第１０の製造方法において、互いに隣接する前
記凸部同士に挟まれてなる凹部の底面が前記第３および
第４の半導体層であることを特徴とする。前記第１の製
造方法において凹凸が形成された前記第１の半導体層
が、複数の半導体層で構成されることにより、凸部の側
面に複数の半導体層を露出させることが可能になる。凸
部の側面が露出した半導体層中で、バンドギャップエネ
ルギーの小さな前記第４の半導体層が含まれる場合、前
記第４の半導体層を選択的に除去する際に除去面積が低
減できることにより、選択的除去が容易化する。また、
露出して現れた凹部の底面が前記第４の半導体層である
場合、前記第４の半導体層を選択的に除去する際に前記
第５の半導体層とは部分的にしか接していないために、
基板もしくは前記第３の半導体層と、前記第５の半導体
層を空間的に分離することが容易になる。このような選
択除去により、前記第５の半導体層は基板もしくは前記
第３の半導体層から受ける熱膨張係数差に依存する熱応
力を緩和することができ、ストレスフリー且つクラック
フリーの基板として使用することが可能になる。また、
前記第５の半導体層にｐ型もしくはｎ型の不純物をドー
ピングすることにより、前記基板に電気伝導を持たせる
ことも可能になる。
は、上記第１０の製造方法において、互いに隣接する前
記凸部同士に挟まれてなる凹部の底面が前記第３および
第４の半導体層であることを特徴とする。前記第１の製
造方法において凹凸が形成された前記第１の半導体層
が、複数の半導体層で構成されることにより、凸部の側
面に複数の半導体層を露出させることが可能になる。凸
部の側面が露出した半導体層中で、バンドギャップエネ
ルギーの小さな前記第４の半導体層が含まれる場合、前
記第４の半導体層を選択的に除去する際に除去面積が低
減できることにより、選択的除去が容易化する。また、
露出して現れた凹部の底面が前記第４の半導体層である
場合、前記第４の半導体層を選択的に除去する際に前記
第５の半導体層とは部分的にしか接していないために、
基板もしくは前記第３の半導体層と、前記第５の半導体
層を空間的に分離することが容易になる。このような選
択除去により、前記第５の半導体層は基板もしくは前記
第３の半導体層から受ける熱膨張係数差に依存する熱応
力を緩和することができ、ストレスフリー且つクラック
フリーの基板として使用することが可能になる。また、
前記第５の半導体層にｐ型もしくはｎ型の不純物をドー
ピングすることにより、前記基板に電気伝導を持たせる
ことも可能になる。
【００２３】第１２の半導体の製造方法は、前記第９、
１０および第１１の製造方法において、ウエットエッチ
ングによって前記第４の半導体層を除去することを特徴
とする。バンドギャップエネルギーの小さな前記第４の
半導体層のエッチングレートが、基板および前記第１、
２、３および第５の半導体層よりも速いエッチング溶液
を用いることにより、前記第４の半導体層のみを選択的
に除去することが可能になり、前記第５の半導体層をス
トレスフリー且つクラックフリーの基板として容易に分
離できる。
１０および第１１の製造方法において、ウエットエッチ
ングによって前記第４の半導体層を除去することを特徴
とする。バンドギャップエネルギーの小さな前記第４の
半導体層のエッチングレートが、基板および前記第１、
２、３および第５の半導体層よりも速いエッチング溶液
を用いることにより、前記第４の半導体層のみを選択的
に除去することが可能になり、前記第５の半導体層をス
トレスフリー且つクラックフリーの基板として容易に分
離できる。
【００２４】本発明に係る第１３の半導体の製造方法
は、前記第１２の製造方法において、ウエットエッチン
グ溶液が前記第４の半導体層に浸透しやすいように、前
記第５の半導体層の主面から前記第３および第４の半導
体層が露出するまで、ウエハー内にエッチング領域を設
ける工程を備えていることを特徴とする。凹凸が形成さ
れた前記第４の半導体層上に前記第５の半導体層を平坦
化するまで成長した場合、前記第４と第５の半導体層と
の間には、結晶成長方向に空間（隙間）が形成される
が、ウエハーの端面以外では前記第４の半導体層が大気
中に露出している箇所はない。この状態で、ウエットエ
ッチングを実施すると、エッチング溶液がウエハーの端
面から毛細管現象によりウエハー内部に浸透してウエッ
トエッチングが進行することになる。しかしながら、よ
り効率的なエッチングを考慮した場合、前記第５の半導
体層の主面から前記第３および第４の半導体層が露出す
るまで、ウエハー内にエッチング領域を設けることが重
要になる。この場合、設けられたエッチング領域からも
エッチング溶液が浸透するために、前記第４の半導体層
の選択的除去が短時間で均一性よく実施できることにな
る。さらに、エッチング領域を設けることにより、前記
第５の半導体層の熱的応力をより緩和することが可能に
なり、前記第５の半導体層の分離をクラックフリーで容
易化でき、歩留りおよび低コスト化に寄与する。
は、前記第１２の製造方法において、ウエットエッチン
グ溶液が前記第４の半導体層に浸透しやすいように、前
記第５の半導体層の主面から前記第３および第４の半導
体層が露出するまで、ウエハー内にエッチング領域を設
ける工程を備えていることを特徴とする。凹凸が形成さ
れた前記第４の半導体層上に前記第５の半導体層を平坦
化するまで成長した場合、前記第４と第５の半導体層と
の間には、結晶成長方向に空間（隙間）が形成される
が、ウエハーの端面以外では前記第４の半導体層が大気
中に露出している箇所はない。この状態で、ウエットエ
ッチングを実施すると、エッチング溶液がウエハーの端
面から毛細管現象によりウエハー内部に浸透してウエッ
トエッチングが進行することになる。しかしながら、よ
り効率的なエッチングを考慮した場合、前記第５の半導
体層の主面から前記第３および第４の半導体層が露出す
るまで、ウエハー内にエッチング領域を設けることが重
要になる。この場合、設けられたエッチング領域からも
エッチング溶液が浸透するために、前記第４の半導体層
の選択的除去が短時間で均一性よく実施できることにな
る。さらに、エッチング領域を設けることにより、前記
第５の半導体層の熱的応力をより緩和することが可能に
なり、前記第５の半導体層の分離をクラックフリーで容
易化でき、歩留りおよび低コスト化に寄与する。
【００２５】第１４の半導体の製造方法は、前記第１２
および第１３の製造方法において、光を照射しながら前
記第４の半導体層を除去することを特徴とする。半導体
のバンドギャップエネルギーよりもエネルギーの大きな
光を半導体に照射することにより、半導体が照射光を吸
収して電子と正孔を生成することができる。生成された
電子もしくは正孔を利用することで、電気化学的に半導
体層をエッチングすることが可能である。本製造方法で
は、前記第４の半導体層を電気化学的にエッチング除去
することで、前記第５の半導体層を分離して、ストレス
フリー且つクラックフリーの基板を容易に得ることがで
きる。
および第１３の製造方法において、光を照射しながら前
記第４の半導体層を除去することを特徴とする。半導体
のバンドギャップエネルギーよりもエネルギーの大きな
光を半導体に照射することにより、半導体が照射光を吸
収して電子と正孔を生成することができる。生成された
電子もしくは正孔を利用することで、電気化学的に半導
体層をエッチングすることが可能である。本製造方法で
は、前記第４の半導体層を電気化学的にエッチング除去
することで、前記第５の半導体層を分離して、ストレス
フリー且つクラックフリーの基板を容易に得ることがで
きる。
【００２６】本発明に係る第１５の半導体の製造方法
は、前記第１４の製造方法において、照射する光のエネ
ルギーが、前記第４の半導体層のバンドギャップエネル
ギーよりも大きいことを特徴とする。前記第４の半導体
層のバンドギャップエネルギーよりも大きなエネルギー
を有する光を照射することにより、前記第４の半導体層
中に電子と正孔を生成することができる。この電子およ
び正孔を利用した電気化学エッチングにより、前記第４
の半導体層をエッチング除去することが可能になる。
は、前記第１４の製造方法において、照射する光のエネ
ルギーが、前記第４の半導体層のバンドギャップエネル
ギーよりも大きいことを特徴とする。前記第４の半導体
層のバンドギャップエネルギーよりも大きなエネルギー
を有する光を照射することにより、前記第４の半導体層
中に電子と正孔を生成することができる。この電子およ
び正孔を利用した電気化学エッチングにより、前記第４
の半導体層をエッチング除去することが可能になる。
【００２７】第１６の半導体の製造方法は、前記第１５
の製造方法において、照射する光のエネルギーが、前記
第３および第５の半導体層のバンドギャップエネルギー
よりも小さいことを特徴とする。前記第３および第５の
半導体層のバンドギャップエネルギーよりも小さいエネ
ルギーを有する光を照射した場合、前記第３および第５
の半導体層では光の吸収はなく、そのため電子および正
孔は生成されない。一方、前記第４の半導体層では照射
光は吸収され、電子および正孔が生成される。且つ、前
記第４の半導体層は、前記第３の半導体層と前記第５の
半導体層の中間に位置するため、前記第４の半導体層で
生成された電子および正孔は効率よく前記第４の半導体
層中に閉込められることになる。このため、電気化学エ
ッチングを実施した場合には、前記第４の半導体層が選
択的にエッチング除去され、前記第５の半導体層の分離
が容易になる。
の製造方法において、照射する光のエネルギーが、前記
第３および第５の半導体層のバンドギャップエネルギー
よりも小さいことを特徴とする。前記第３および第５の
半導体層のバンドギャップエネルギーよりも小さいエネ
ルギーを有する光を照射した場合、前記第３および第５
の半導体層では光の吸収はなく、そのため電子および正
孔は生成されない。一方、前記第４の半導体層では照射
光は吸収され、電子および正孔が生成される。且つ、前
記第４の半導体層は、前記第３の半導体層と前記第５の
半導体層の中間に位置するため、前記第４の半導体層で
生成された電子および正孔は効率よく前記第４の半導体
層中に閉込められることになる。このため、電気化学エ
ッチングを実施した場合には、前記第４の半導体層が選
択的にエッチング除去され、前記第５の半導体層の分離
が容易になる。
【００２８】本発明に係る第１７の半導体の製造方法
は、前記第９、１０、１１、１２、１３、１４、１５お
よび第１６の製造方法において、前記第４の半導体層が
少なくともインジウム原子を含むことを特徴とする。前
記第４の半導体層が少なくともインジウム原子を含む構
成にすることにより、前記第４の半導体層のバンドギャ
ップエネルギーを小さくすることができるため、前記第
４の半導体層の選択的除去を容易化できる。
は、前記第９、１０、１１、１２、１３、１４、１５お
よび第１６の製造方法において、前記第４の半導体層が
少なくともインジウム原子を含むことを特徴とする。前
記第４の半導体層が少なくともインジウム原子を含む構
成にすることにより、前記第４の半導体層のバンドギャ
ップエネルギーを小さくすることができるため、前記第
４の半導体層の選択的除去を容易化できる。
【００２９】第１８の半導体の製造方法は、前記第９、
１０、１１、１２、１３、１４、１５、１６および第１
７の製造方法において、前記第５の半導体層を保持する
基板に貼付ける工程を備えることを特徴とする。前記第
４の半導体層を選択的除去した場合、前記第５の半導体
層を分離することができる。ただし、前記第５の半導体
層は結晶成長で選られた半導体層であるため、一般的な
基板程度に膜厚を厚くすることが困難な場合が多い。こ
のため、前記第４の半導体層を選択除去する前に、前記
第５の半導体層を保持する基板に貼付けることにより、
前記第４の半導体層を除去した後の前記第５の半導体層
のハンドリングが容易になる。
１０、１１、１２、１３、１４、１５、１６および第１
７の製造方法において、前記第５の半導体層を保持する
基板に貼付ける工程を備えることを特徴とする。前記第
４の半導体層を選択的除去した場合、前記第５の半導体
層を分離することができる。ただし、前記第５の半導体
層は結晶成長で選られた半導体層であるため、一般的な
基板程度に膜厚を厚くすることが困難な場合が多い。こ
のため、前記第４の半導体層を選択除去する前に、前記
第５の半導体層を保持する基板に貼付けることにより、
前記第４の半導体層を除去した後の前記第５の半導体層
のハンドリングが容易になる。
【００３０】本発明に係る第１９の半導体の製造方法
は、前記第９、１０、１１、１２、１３、１４、１５、
１６、１７および第１８の製造方法において、前記第５
の半導体層が基板として使用できることを特徴とする。
例えば、従来のようにサファイア基板上にＧａＮ系半導
体層を成長した場合、本製造方法によれば、前記第５の
半導体層がＧａＮ系半導体であるので、このＧａＮ系半
導体をＧａＮ系基板としてサファイア基板から分離使用
できることになる。ＧａＮ系基板はサファイア基板と異
なり、電気伝導が可能であり、また放熱性およびへき開
性にも優れるため、ＧａＮ系発光素子および電子デバイ
ス用の基板として非常に利用価値があり、デバイスの歩
留り向上および低コスト化にも大きく寄与する。
は、前記第９、１０、１１、１２、１３、１４、１５、
１６、１７および第１８の製造方法において、前記第５
の半導体層が基板として使用できることを特徴とする。
例えば、従来のようにサファイア基板上にＧａＮ系半導
体層を成長した場合、本製造方法によれば、前記第５の
半導体層がＧａＮ系半導体であるので、このＧａＮ系半
導体をＧａＮ系基板としてサファイア基板から分離使用
できることになる。ＧａＮ系基板はサファイア基板と異
なり、電気伝導が可能であり、また放熱性およびへき開
性にも優れるため、ＧａＮ系発光素子および電子デバイ
ス用の基板として非常に利用価値があり、デバイスの歩
留り向上および低コスト化にも大きく寄与する。
【００３１】第２０の半導体の製造方法は、前記第９、
１０、１１、１２、１３、１４、１５、１６、１７、１
８および第１９の製造方法において、前記第４の半導体
層を除去する際に、前記第５の半導体層に応力開放によ
るクラック等の欠陥が発生しないように、前記第５の半
導体層をウエハー内で分割する工程を備えていることを
特徴とする。前記第４の半導体層を選択除去する前に、
前記第５の半導体層をウエハー内で分割することによ
り、前記第４の半導体層を除去した際に前記第５の半導
体層内で発生する応力変化を大幅に緩和することがで
き、ストレスフリー且つクラックフリーの基板として前
記第５の半導体層を使用できることになる。
１０、１１、１２、１３、１４、１５、１６、１７、１
８および第１９の製造方法において、前記第４の半導体
層を除去する際に、前記第５の半導体層に応力開放によ
るクラック等の欠陥が発生しないように、前記第５の半
導体層をウエハー内で分割する工程を備えていることを
特徴とする。前記第４の半導体層を選択除去する前に、
前記第５の半導体層をウエハー内で分割することによ
り、前記第４の半導体層を除去した際に前記第５の半導
体層内で発生する応力変化を大幅に緩和することがで
き、ストレスフリー且つクラックフリーの基板として前
記第５の半導体層を使用できることになる。
【００３２】本発明に係る第２１の半導体の製造方法
は、前記第１、２、３、４、５、６、７、８、９、１
０、１１、１２、１３、１４、１５、１６、１７、１
８、１９および第２０の製造方法において、前記化合物
半導体層が窒化物系III−Ｖ族化合物半導体であること
を特徴とする。従来のようにサファイア基板上にＧａＮ
系半導体層を成長した場合、本製造方法によれば、前記
第５の半導体層がＧａＮ系半導体であるので、このＧａ
Ｎ系半導体をＧａＮ系基板としてサファイア基板から分
離使用できることになる。ＧａＮ系基板はサファイア基
板と異なり、電気伝導が可能であり、また放熱性および
へき開性にも優れるため、ＧａＮ系発光素子および電子
デバイス用の基板として非常に利用価値があり、デバイ
スの歩留り向上および低コスト化にも大きく寄与する。
は、前記第１、２、３、４、５、６、７、８、９、１
０、１１、１２、１３、１４、１５、１６、１７、１
８、１９および第２０の製造方法において、前記化合物
半導体層が窒化物系III−Ｖ族化合物半導体であること
を特徴とする。従来のようにサファイア基板上にＧａＮ
系半導体層を成長した場合、本製造方法によれば、前記
第５の半導体層がＧａＮ系半導体であるので、このＧａ
Ｎ系半導体をＧａＮ系基板としてサファイア基板から分
離使用できることになる。ＧａＮ系基板はサファイア基
板と異なり、電気伝導が可能であり、また放熱性および
へき開性にも優れるため、ＧａＮ系発光素子および電子
デバイス用の基板として非常に利用価値があり、デバイ
スの歩留り向上および低コスト化にも大きく寄与する。
【００３３】
【発明の実施の形態】（第１の実施形態）本発明に係る
第１の実施形態は、ＧａＮ系半導体レーザにおいて、高
温および高光出力動作においても長寿命化が可能なＧａ
Ｎ系レーザを高歩留り且つ低コストで製造する方法を提
供することを目的とする。
第１の実施形態は、ＧａＮ系半導体レーザにおいて、高
温および高光出力動作においても長寿命化が可能なＧａ
Ｎ系レーザを高歩留り且つ低コストで製造する方法を提
供することを目的とする。
【００３４】以下、本発明の第１の実施形態による有機
金属気相（ＭＯＶＰＥ）成長法を用いたＧａＮ膜の結晶
成長方法の詳細について図面を参照しながら説明する。
金属気相（ＭＯＶＰＥ）成長法を用いたＧａＮ膜の結晶
成長方法の詳細について図面を参照しながら説明する。
【００３５】図１は本実施形態に係るＧａＮ膜の構成断
面図を示している。まず、（０００１）面を主面とする
サファイア基板１１を、酸溶液を用いて洗浄を行なう。
その後、洗浄した基板１１をＭＯＶＰＥ装置（図示せ
ず）の反応炉内のサセプタに保持し、反応炉を真空排気
する。
面図を示している。まず、（０００１）面を主面とする
サファイア基板１１を、酸溶液を用いて洗浄を行なう。
その後、洗浄した基板１１をＭＯＶＰＥ装置（図示せ
ず）の反応炉内のサセプタに保持し、反応炉を真空排気
する。
【００３６】続いて、反応炉内を、圧力が３００Ｔｏｒ
ｒ(1Torr=133.322Pa)の水素雰囲気とし、温度を約１１
００℃にまで昇温して基板１１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
ｒ(1Torr=133.322Pa)の水素雰囲気とし、温度を約１１
００℃にまで昇温して基板１１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
【００３７】次に、反応炉を約５００℃にまで降温した
後、基板１１の主面上に、供給量７ｓｃｃｍのトリメチ
ルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアン
モニア（ＮＨ３）ガスと、キャリアガスとして水素とを
同時に供給することにより、厚さが２０ｎｍのＧａＮよ
りなる低温バッファ層を成長する。
後、基板１１の主面上に、供給量７ｓｃｃｍのトリメチ
ルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアン
モニア（ＮＨ３）ガスと、キャリアガスとして水素とを
同時に供給することにより、厚さが２０ｎｍのＧａＮよ
りなる低温バッファ層を成長する。
【００３８】続いて、反応炉を約１０００℃にまで昇温
し、厚さが約１mｍ のＧａＮ層１２を成長する（図１
（ａ））。
し、厚さが約１mｍ のＧａＮ層１２を成長する（図１
（ａ））。
【００３９】この後、基板１１を反応炉から取り出し、
ＧａＮ層１２上にドライエッチングのマスクとして絶縁
膜１３を堆積させる。絶縁膜１３はＳｉＯ2とし、プラ
ズマＣＶＤ装置（図示せず）で１００ｎｍ程度堆積させ
る（図１（ｂ））。続いて、絶縁膜１３上にレジスト膜
１４を塗布しフォトリソグラフィー法により、ラインア
ンドスペース状のレジストパターンを形成する（図１
（ｃ））。なお、この実施例では、「レジスト膜の幅
（Ｗｓ）：レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」
としている。ただし、このストライプ方向はＧａＮ膜の
＜１−１００＞方向である。
ＧａＮ層１２上にドライエッチングのマスクとして絶縁
膜１３を堆積させる。絶縁膜１３はＳｉＯ2とし、プラ
ズマＣＶＤ装置（図示せず）で１００ｎｍ程度堆積させ
る（図１（ｂ））。続いて、絶縁膜１３上にレジスト膜
１４を塗布しフォトリソグラフィー法により、ラインア
ンドスペース状のレジストパターンを形成する（図１
（ｃ））。なお、この実施例では、「レジスト膜の幅
（Ｗｓ）：レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」
としている。ただし、このストライプ方向はＧａＮ膜の
＜１−１００＞方向である。
【００４０】この後、レジスト膜１４をエッチングマス
クとして、レジスト除去部の絶縁膜１３をフッ酸溶液で
除去しＧａＮ層１２を露出させる。続いて、アセトンな
どの有機溶液によりレジスト膜１４を除去する（図１
（ｄ））。次に、絶縁膜１３をドライエッチングのマス
クとして、ドライエッチングでＧａＮ層１２を０．５m
ｍ程度掘り込む。この結果、ＧａＮ層１２に凸部（幅：
３mｍ）と凹部（幅：１５mｍ）とが形成される（図１
（ｅ））。
クとして、レジスト除去部の絶縁膜１３をフッ酸溶液で
除去しＧａＮ層１２を露出させる。続いて、アセトンな
どの有機溶液によりレジスト膜１４を除去する（図１
（ｄ））。次に、絶縁膜１３をドライエッチングのマス
クとして、ドライエッチングでＧａＮ層１２を０．５m
ｍ程度掘り込む。この結果、ＧａＮ層１２に凸部（幅：
３mｍ）と凹部（幅：１５mｍ）とが形成される（図１
（ｅ））。
【００４１】この後、ＧａＮ層１２に凹凸が形成された
基板１１を酸化炉（図示せず）に搬送して、ＧａＮ層１
２の選択酸化をおこなう（図１（ｆ））。酸化条件は、
９５０℃で４時間の熱処理で、酸素雰囲気中のドライ酸
化とした。選択酸化処理中では、ＧａＮ層１２の凸部上
にある絶縁膜１３は、保護膜として機能しており、絶縁
膜１３下のＧａＮ層１２の酸化を防いでいる。しかしな
がら、凸形状のＧａＮ層１２の側面は酸素雰囲気中に露
出しているために、酸化が進行する。ＧａＮ層１２の凸
部側面から結晶内部に進行する酸化の領域は、酸化条件
に依存しており、上記酸化条件の場合、この酸化領域１
５は０．３mｍ程度である。したがって、ＧａＮ層１２
の凸部（幅：３mｍ）では、両側面から酸化が進行する
ために、酸化されていない領域は２．４mｍ幅に減少す
ることになる。また、凹部のＧａＮ層１２の表面も酸素
雰囲気中に露出しているため酸化が進行し、その酸化領
域１５は０．３mｍ程度である。
基板１１を酸化炉（図示せず）に搬送して、ＧａＮ層１
２の選択酸化をおこなう（図１（ｆ））。酸化条件は、
９５０℃で４時間の熱処理で、酸素雰囲気中のドライ酸
化とした。選択酸化処理中では、ＧａＮ層１２の凸部上
にある絶縁膜１３は、保護膜として機能しており、絶縁
膜１３下のＧａＮ層１２の酸化を防いでいる。しかしな
がら、凸形状のＧａＮ層１２の側面は酸素雰囲気中に露
出しているために、酸化が進行する。ＧａＮ層１２の凸
部側面から結晶内部に進行する酸化の領域は、酸化条件
に依存しており、上記酸化条件の場合、この酸化領域１
５は０．３mｍ程度である。したがって、ＧａＮ層１２
の凸部（幅：３mｍ）では、両側面から酸化が進行する
ために、酸化されていない領域は２．４mｍ幅に減少す
ることになる。また、凹部のＧａＮ層１２の表面も酸素
雰囲気中に露出しているため酸化が進行し、その酸化領
域１５は０．３mｍ程度である。
【００４２】選択酸化終了後、ＧａＮ層１２の凸部上に
ある絶縁膜１３をフッ酸溶液で除去する（図１
（ｇ））。この後、ＧａＮを再度成長した場合には、選
択酸化された領域がマスクとなり、ＧａＮ層が選択成長
されることになる。
ある絶縁膜１３をフッ酸溶液で除去する（図１
（ｇ））。この後、ＧａＮを再度成長した場合には、選
択酸化された領域がマスクとなり、ＧａＮ層が選択成長
されることになる。
【００４３】ここで、選択酸化されたＧａＮ層について
事前検討した結果を述べる。
事前検討した結果を述べる。
【００４４】オージェ電子分光（ＡＥＳ）法を用いて、
上記選択酸化された領域を評価した。酸化領域では、酸
素原子がＧａＮ層奥（０．３mｍ程度）にまで侵入して
おり、酸化ガリウム（ＧａＯ）層が形成されていること
がわかった。また、選択酸化されたＧａＮ層１２の表面
および断面を走査電子顕微鏡（ＳＥＭ）で観察したとこ
ろ、酸化によりＧａＮ層１２の表面荒れが顕著になり、
最大５０ｎｍ程度の凹凸が形成されていることがわかっ
た。
上記選択酸化された領域を評価した。酸化領域では、酸
素原子がＧａＮ層奥（０．３mｍ程度）にまで侵入して
おり、酸化ガリウム（ＧａＯ）層が形成されていること
がわかった。また、選択酸化されたＧａＮ層１２の表面
および断面を走査電子顕微鏡（ＳＥＭ）で観察したとこ
ろ、酸化によりＧａＮ層１２の表面荒れが顕著になり、
最大５０ｎｍ程度の凹凸が形成されていることがわかっ
た。
【００４５】次に、ＧａＮ層を選択成長するために、基
板１１を上記ＭＯＶＰＥ装置の反応炉内のサセプタに再
び保持し、反応炉を真空排気する。続いて、反応炉内を
圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０
００℃にまで昇温して、供給量７ｓｃｃｍのトリメチル
ガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモ
ニア（ＮＨ3）ガスと、キャリアガスとして水素を同時
に供給することにより、ＧａＮ層１６を選択成長する。
板１１を上記ＭＯＶＰＥ装置の反応炉内のサセプタに再
び保持し、反応炉を真空排気する。続いて、反応炉内を
圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０
００℃にまで昇温して、供給量７ｓｃｃｍのトリメチル
ガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモ
ニア（ＮＨ3）ガスと、キャリアガスとして水素を同時
に供給することにより、ＧａＮ層１６を選択成長する。
【００４６】ここで、凹凸形状を有する選択酸化された
ＧａＮ層１２上へのＧａＮ層１６の選択成長形態につい
て説明する。
ＧａＮ層１２上へのＧａＮ層１６の選択成長形態につい
て説明する。
【００４７】ＧａＮ層１６は選択成長初期には、ＧａＮ
層１２の凸部上の未酸化領域（２．４mｍ幅）で成長を
開始するが（図１（ｈ））、成長が進行すると上記凸部
上の酸化領域上に横方向（ＥＬＯ）成長し、やがてＧａ
Ｎ層１２の凹部上に迫出して成長する（図１（ｉ））。
この状態で選択成長を続けると、やがてＧａＮ層１６は
ＧａＮ層１２の凹部の中央付近で合体して平坦化する
（図１（ｊ））。この段階で、ＧａＮ層１２の凹部の上
部には隙間（空間）１７が形成される。この隙間（空
間）１７の形成により、ＧａＮ層１２の凹部の上側にあ
る選択成長ＧａＮ層１６はＧａＮ層１２の結晶性を引継
ぐことなく、転位密度低減などの結晶性が大幅に改善さ
れる。
層１２の凸部上の未酸化領域（２．４mｍ幅）で成長を
開始するが（図１（ｈ））、成長が進行すると上記凸部
上の酸化領域上に横方向（ＥＬＯ）成長し、やがてＧａ
Ｎ層１２の凹部上に迫出して成長する（図１（ｉ））。
この状態で選択成長を続けると、やがてＧａＮ層１６は
ＧａＮ層１２の凹部の中央付近で合体して平坦化する
（図１（ｊ））。この段階で、ＧａＮ層１２の凹部の上
部には隙間（空間）１７が形成される。この隙間（空
間）１７の形成により、ＧａＮ層１２の凹部の上側にあ
る選択成長ＧａＮ層１６はＧａＮ層１２の結晶性を引継
ぐことなく、転位密度低減などの結晶性が大幅に改善さ
れる。
【００４８】本実施形態の選択成長の初期検討として、
ＧａＮ膜１６の貫通転位密度を断面透過電子顕微鏡（Ｔ
ＥＭ）で評価したところ、ＧａＮ層１２の凸部上の未酸
化領域では約１Ｅ１０ｃｍ-2、ＧａＮ層１２の凹部上
（合体領域は除く）においては約５Ｅ８ｃｍ-2となり、
選択酸化を用いた選択成長により転位密度が１／２０程
度に低減できることがわかった。しかしながら、選択成
長終了後に断面ＳＥＭで観察すると、部分的にではある
が、ＧａＮ層１２の凹部上面に多結晶（ポリ）状のＧａ
Ｎ１８が析出していることがわかった（図２）。これ
は、選択酸化によりＧａＮ層１２の凹部表面に荒れが生
じるために、ＧａＮ層１６の選択成長中において、Ｇａ
Ｎ層１２の凹部表面上でのガリウム（Ｇａ）原子のマイ
グレーションが阻害されることに起因しているものと思
われる。
ＧａＮ膜１６の貫通転位密度を断面透過電子顕微鏡（Ｔ
ＥＭ）で評価したところ、ＧａＮ層１２の凸部上の未酸
化領域では約１Ｅ１０ｃｍ-2、ＧａＮ層１２の凹部上
（合体領域は除く）においては約５Ｅ８ｃｍ-2となり、
選択酸化を用いた選択成長により転位密度が１／２０程
度に低減できることがわかった。しかしながら、選択成
長終了後に断面ＳＥＭで観察すると、部分的にではある
が、ＧａＮ層１２の凹部上面に多結晶（ポリ）状のＧａ
Ｎ１８が析出していることがわかった（図２）。これ
は、選択酸化によりＧａＮ層１２の凹部表面に荒れが生
じるために、ＧａＮ層１６の選択成長中において、Ｇａ
Ｎ層１２の凹部表面上でのガリウム（Ｇａ）原子のマイ
グレーションが阻害されることに起因しているものと思
われる。
【００４９】次に、上記選択酸化を用いた選択成長にお
ける特徴について説明する。
ける特徴について説明する。
【００５０】従来の選択成長では絶縁膜をマスクとして
使用しているため、高温でのＧａＮ系半導体の選択成長
中に絶縁膜を構成している原子がＧａＮ系半導体膜に不
純物として添加される可能性が高い。例えば、絶縁膜と
して、ＳｉＯ2を使用した場合にはシリコン（Ｓｉ）と
酸素（Ｏ）、窒化珪素（ＳｉＮ）を使用した場合にはＳ
ｉと窒素（Ｎ）が、ＧａＮ膜に自然にドープされる（オ
ートドーピング）。特に、Ｓｉ原子はＧａＮにおいてｎ
型ドーパントとなるため、電気伝導型制御に不都合を与
える可能性がある。一方、選択酸化では半導体の構成原
子を酸化させるため、基本的に選択酸化膜は半導体の構
成原子で構成される。本実施形態の場合では、選択酸化
膜の構成原子はＧａとＯであるため、選択成長したＧａ
Ｎ膜にはＯ原子がオートドープされる可能性がある程度
である。ＧａＮ中のＯ原子ドーピングについては、現在
のところ詳細にはわかっていないが、我々の電気的伝導
特性評価では、何ら影響を及ぼす程度のものではない。
使用しているため、高温でのＧａＮ系半導体の選択成長
中に絶縁膜を構成している原子がＧａＮ系半導体膜に不
純物として添加される可能性が高い。例えば、絶縁膜と
して、ＳｉＯ2を使用した場合にはシリコン（Ｓｉ）と
酸素（Ｏ）、窒化珪素（ＳｉＮ）を使用した場合にはＳ
ｉと窒素（Ｎ）が、ＧａＮ膜に自然にドープされる（オ
ートドーピング）。特に、Ｓｉ原子はＧａＮにおいてｎ
型ドーパントとなるため、電気伝導型制御に不都合を与
える可能性がある。一方、選択酸化では半導体の構成原
子を酸化させるため、基本的に選択酸化膜は半導体の構
成原子で構成される。本実施形態の場合では、選択酸化
膜の構成原子はＧａとＯであるため、選択成長したＧａ
Ｎ膜にはＯ原子がオートドープされる可能性がある程度
である。ＧａＮ中のＯ原子ドーピングについては、現在
のところ詳細にはわかっていないが、我々の電気的伝導
特性評価では、何ら影響を及ぼす程度のものではない。
【００５１】さらに、従来の選択成長では絶縁膜をマス
クとして使用しているため、プロセス工程が複雑および
高精度化して、選択成長により転位密度が低減されたＧ
ａＮ膜上にＧａＮ系レーザを作製する場合、歩留り低下
および生産コストの高騰を招くことになる。特に、上記
特開２０００−３４７６６９号公報に記載の選択成長法
によれば、ドライエッチングしたＧａＮ層の側面にも絶
縁膜を堆積させることが必須となるため、制御性に優れ
且つ複雑なプロセス工程が必要になる。しかしながら、
本実施形態の選択酸化法を用いることにより、このよう
な課題が大幅に解決され、高温および高光出力動作にお
いても長寿命化が可能なＧａＮ系レーザを高歩留り且つ
低コストで製造できる。
クとして使用しているため、プロセス工程が複雑および
高精度化して、選択成長により転位密度が低減されたＧ
ａＮ膜上にＧａＮ系レーザを作製する場合、歩留り低下
および生産コストの高騰を招くことになる。特に、上記
特開２０００−３４７６６９号公報に記載の選択成長法
によれば、ドライエッチングしたＧａＮ層の側面にも絶
縁膜を堆積させることが必須となるため、制御性に優れ
且つ複雑なプロセス工程が必要になる。しかしながら、
本実施形態の選択酸化法を用いることにより、このよう
な課題が大幅に解決され、高温および高光出力動作にお
いても長寿命化が可能なＧａＮ系レーザを高歩留り且つ
低コストで製造できる。
【００５２】尚、本実施形態では、化合物半導体として
ＧａＮ系半導体を用いたが、砒化ガリウム（ＧａＡ
ｓ）、燐化インジウム（ＩｎＰ）及びセレン化ジンク
（ＺｎＳｅ）等の他の化合物半導体においても適用可能
である。
ＧａＮ系半導体を用いたが、砒化ガリウム（ＧａＡ
ｓ）、燐化インジウム（ＩｎＰ）及びセレン化ジンク
（ＺｎＳｅ）等の他の化合物半導体においても適用可能
である。
【００５３】（第１の実施形態の比較例１）本発明に係
る第１の実施形態の比較例１は、上記第１の実施形態に
おいて、ＧａＮ層１２の凹部表面上での多結晶（ポリ）
状ＧａＮ１８の析出を抑制する方法を検討した。
る第１の実施形態の比較例１は、上記第１の実施形態に
おいて、ＧａＮ層１２の凹部表面上での多結晶（ポリ）
状ＧａＮ１８の析出を抑制する方法を検討した。
【００５４】本比較例１に係るＧａＮ膜の製造方法の詳
細は、ドライエッチングでサファイア基板１１が露出す
るまでＧａＮ層１２を掘り込むこと以外、上記第１の実
施形態と同様である。
細は、ドライエッチングでサファイア基板１１が露出す
るまでＧａＮ層１２を掘り込むこと以外、上記第１の実
施形態と同様である。
【００５５】絶縁膜１３をマスクとして、ドライエッチ
ングでサファイア基板１１の主面が露出するまでＧａＮ
層１２を掘り込んだ状態を図３（ａ）および図３（ｂ）
に示す。この後、ＧａＮ層１２に凹凸が形成された基板
１１を酸化炉（図示せず）に搬送して、ＧａＮ層１２の
選択酸化をおこなう（図３（ｃ））。酸化条件は、９５
０℃で４時間の熱処理で、酸素雰囲気中のドライ酸化と
した。ＧａＮ層１２の凸部側面は酸化膜１５となるが、
凹部はサファイア基板１１が露出しているため酸化され
ない。次に、ＧａＮ層を選択成長するために、ＧａＮ層
１２の凸部上にある絶縁膜１３をフッ酸溶液で除去した
後（図３（ｄ））、基板１１を上記ＭＯＶＰＥ装置の反
応炉内のサセプタに再び保持し、反応炉を真空排気す
る。続いて、反応炉内を圧力が２００Ｔｏｒｒの水素雰
囲気とし、温度を約１０００℃にまで昇温して、供給量
７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量
が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリ
アガスとして水素を同時に供給することにより、ＧａＮ
層１６を選択成長し平坦化する（図３（ｅ））。
ングでサファイア基板１１の主面が露出するまでＧａＮ
層１２を掘り込んだ状態を図３（ａ）および図３（ｂ）
に示す。この後、ＧａＮ層１２に凹凸が形成された基板
１１を酸化炉（図示せず）に搬送して、ＧａＮ層１２の
選択酸化をおこなう（図３（ｃ））。酸化条件は、９５
０℃で４時間の熱処理で、酸素雰囲気中のドライ酸化と
した。ＧａＮ層１２の凸部側面は酸化膜１５となるが、
凹部はサファイア基板１１が露出しているため酸化され
ない。次に、ＧａＮ層を選択成長するために、ＧａＮ層
１２の凸部上にある絶縁膜１３をフッ酸溶液で除去した
後（図３（ｄ））、基板１１を上記ＭＯＶＰＥ装置の反
応炉内のサセプタに再び保持し、反応炉を真空排気す
る。続いて、反応炉内を圧力が２００Ｔｏｒｒの水素雰
囲気とし、温度を約１０００℃にまで昇温して、供給量
７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量
が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリ
アガスとして水素を同時に供給することにより、ＧａＮ
層１６を選択成長し平坦化する（図３（ｅ））。
【００５６】本比較例１でのＧａＮ層１６の選択成長形
態を断面ＳＥＭで観察した。結果として、上記第１の実
施形態（図２）で部分的に観察されたＧａＮ層１２の凹
部表面上での多結晶（ポリ）状ＧａＮ１８の析出は観察
されなかった（図３（ｅ））。これは、露出したサファ
イア基板１１の主面は酸化されないために表面荒れが少
なく、この領域でのＧａのマイグレーションがスムーズ
おこなわれることに起因すると思われる。多結晶（ポ
リ）状ＧａＮの析出は、ＧａＮ層１６がＧａＮ層１２の
凹部上に迫出して横方向成長することを阻害し、新たに
転位を発生させるなどの結晶性低下を誘発する可能性が
ある。このため、本比較例１による選択成長法では、こ
の課題を解決でき、選択成長により転位密度が低減され
たＧａＮ膜上にＧａＮ系レーザを作製する場合、高温お
よび高光出力動作においても長寿命化が可能なＧａＮ系
レーザを高歩留り且つ低コストで製造できる。
態を断面ＳＥＭで観察した。結果として、上記第１の実
施形態（図２）で部分的に観察されたＧａＮ層１２の凹
部表面上での多結晶（ポリ）状ＧａＮ１８の析出は観察
されなかった（図３（ｅ））。これは、露出したサファ
イア基板１１の主面は酸化されないために表面荒れが少
なく、この領域でのＧａのマイグレーションがスムーズ
おこなわれることに起因すると思われる。多結晶（ポ
リ）状ＧａＮの析出は、ＧａＮ層１６がＧａＮ層１２の
凹部上に迫出して横方向成長することを阻害し、新たに
転位を発生させるなどの結晶性低下を誘発する可能性が
ある。このため、本比較例１による選択成長法では、こ
の課題を解決でき、選択成長により転位密度が低減され
たＧａＮ膜上にＧａＮ系レーザを作製する場合、高温お
よび高光出力動作においても長寿命化が可能なＧａＮ系
レーザを高歩留り且つ低コストで製造できる。
【００５７】（第１の実施形態の比較例２）本発明に係
る第１の実施形態の比較例２は、上記第１の実施形態の
比較例１での選択酸化において、選択酸化条件を変化さ
せることで、選択成長されたＧａＮ膜の結晶性がどのよ
うに変化するかを比較検討した。
る第１の実施形態の比較例２は、上記第１の実施形態の
比較例１での選択酸化において、選択酸化条件を変化さ
せることで、選択成長されたＧａＮ膜の結晶性がどのよ
うに変化するかを比較検討した。
【００５８】本比較例２に係るＧａＮ膜の製造方法の詳
細は、選択酸化処理条件以外、上記比較例１と同様であ
る。ここで、選択酸化条件として、酸化温度は上記比較
例１と同様の９５０℃で一定にし、酸化時間を４時間か
ら、８時間および１２時間と変化させた。酸化温度を一
定にした理由は、ＧａＮ膜の成長温度が約１０００℃で
あり、この温度以上の酸化条件ではＧａＮ膜が熱的ダメ
ージを受け、結晶性が悪化するためである。さらに、９
５０℃以下の酸化条件では、酸化レートが極端に低下す
る傾向があり、酸化膜を形成するのに要する時間が長時
間に及び、製造時のプロセス工程として不都合である。
細は、選択酸化処理条件以外、上記比較例１と同様であ
る。ここで、選択酸化条件として、酸化温度は上記比較
例１と同様の９５０℃で一定にし、酸化時間を４時間か
ら、８時間および１２時間と変化させた。酸化温度を一
定にした理由は、ＧａＮ膜の成長温度が約１０００℃で
あり、この温度以上の酸化条件ではＧａＮ膜が熱的ダメ
ージを受け、結晶性が悪化するためである。さらに、９
５０℃以下の酸化条件では、酸化レートが極端に低下す
る傾向があり、酸化膜を形成するのに要する時間が長時
間に及び、製造時のプロセス工程として不都合である。
【００５９】図４に、ＧａＮ膜の酸化領域膜厚の酸化時
間依存性を示す。酸化時間を長時間にすることで、酸化
領域の膜厚が増加する傾向がわかる。具体的な酸化領域
膜厚は、約０．３mｍ（４時間酸化）、約０．６mｍ（８
時間酸化）および約１mｍ（１２時間酸化）である。こ
のような酸化領域膜厚の増加は、上記実施形態におい
て、ＧａＮ層１６の選択成長開始領域、つまりＧａＮ層
１２の凸部上の未酸化領域幅が低減されることを意味す
る。ＧａＮ層１２の凸部は約３mｍ幅で形成されている
ため、上記各酸化時間に応じて、ＧａＮ層１６の選択成
長開始領域の幅は、約２．４mｍ（４時間酸化）、約
１．８mｍ（８時間酸化）および約１mｍ（１２時間酸
化）となる（図５）。
間依存性を示す。酸化時間を長時間にすることで、酸化
領域の膜厚が増加する傾向がわかる。具体的な酸化領域
膜厚は、約０．３mｍ（４時間酸化）、約０．６mｍ（８
時間酸化）および約１mｍ（１２時間酸化）である。こ
のような酸化領域膜厚の増加は、上記実施形態におい
て、ＧａＮ層１６の選択成長開始領域、つまりＧａＮ層
１２の凸部上の未酸化領域幅が低減されることを意味す
る。ＧａＮ層１２の凸部は約３mｍ幅で形成されている
ため、上記各酸化時間に応じて、ＧａＮ層１６の選択成
長開始領域の幅は、約２．４mｍ（４時間酸化）、約
１．８mｍ（８時間酸化）および約１mｍ（１２時間酸
化）となる（図５）。
【００６０】ＧａＮ層１６の選択成長開始領域が低減さ
れることによって、ＧａＮ層１２の凸部（未酸化領域）
上でのＧａＮ層１６の貫通転位数が低減できる。ＧａＮ
層１６の低転位領域であるＧａＮ層１２の凹部上（合体
領域は除く）の転位の一部は、ＧａＮ層１２の凸部（未
酸化領域）上の貫通転位が横方向に屈曲したものを起源
にしている。このため、ＧａＮ層１２の凸部（未酸化領
域）上でのＧａＮ層１６の貫通転位数の低減は、ＧａＮ
層１２の凹部上（合体領域は除く）でのＧａＮ層１６の
大幅な転位密度低減に寄与する。本比較例の場合、断面
ＴＥＭ観察を実施すると、低転位領域での転位密度は、
約５Ｅ８ｃｍ-2（４時間酸化）、約３Ｅ８ｃｍ-2（８時
間酸化）および約１Ｅ８ｃｍ-2（１２時間酸化）となる
（図６）。このような低転位密度領域上にＧａＮ系レー
ザを作製した場合、転位密度低減により、高温および高
光出力での長寿命化がより顕著になり、高歩留り且つ低
コスト化に大きく寄与する。
れることによって、ＧａＮ層１２の凸部（未酸化領域）
上でのＧａＮ層１６の貫通転位数が低減できる。ＧａＮ
層１６の低転位領域であるＧａＮ層１２の凹部上（合体
領域は除く）の転位の一部は、ＧａＮ層１２の凸部（未
酸化領域）上の貫通転位が横方向に屈曲したものを起源
にしている。このため、ＧａＮ層１２の凸部（未酸化領
域）上でのＧａＮ層１６の貫通転位数の低減は、ＧａＮ
層１２の凹部上（合体領域は除く）でのＧａＮ層１６の
大幅な転位密度低減に寄与する。本比較例の場合、断面
ＴＥＭ観察を実施すると、低転位領域での転位密度は、
約５Ｅ８ｃｍ-2（４時間酸化）、約３Ｅ８ｃｍ-2（８時
間酸化）および約１Ｅ８ｃｍ-2（１２時間酸化）となる
（図６）。このような低転位密度領域上にＧａＮ系レー
ザを作製した場合、転位密度低減により、高温および高
光出力での長寿命化がより顕著になり、高歩留り且つ低
コスト化に大きく寄与する。
【００６１】従来の選択成長では絶縁膜をマスクとして
使用しているため、選択成長開始領域を１mｍ程度に低
減することはプロセス工程で極めて困難である。しかし
ながら、上記選択酸化法を用いれば、容易に選択成長開
始領域を１mｍ程度以下に低減することも可能である。
また、選択成長開始領域の低減は低転位密度領域の増加
につながる。このため、低転位密度領域にＧａＮ系レー
ザのリッジ構造を形成するプロセス工程が容易化し、プ
ロセスマージンが増加することで高歩留り化に寄与す
る。このように、選択成長開始領域を容易に変化できる
ことも、本発明の選択酸化法による選択成長の大きな特
徴である。
使用しているため、選択成長開始領域を１mｍ程度に低
減することはプロセス工程で極めて困難である。しかし
ながら、上記選択酸化法を用いれば、容易に選択成長開
始領域を１mｍ程度以下に低減することも可能である。
また、選択成長開始領域の低減は低転位密度領域の増加
につながる。このため、低転位密度領域にＧａＮ系レー
ザのリッジ構造を形成するプロセス工程が容易化し、プ
ロセスマージンが増加することで高歩留り化に寄与す
る。このように、選択成長開始領域を容易に変化できる
ことも、本発明の選択酸化法による選択成長の大きな特
徴である。
【００６２】尚、本比較例２では、化合物半導体として
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
【００６３】（第２の実施形態）本発明に係る第２の実
施形態は、ＧａＮ系半導体レーザにおいて、高温および
高光出力動作においても長寿命化が可能なＧａＮ系レー
ザを高歩留り且つ低コストで製造する方法を提供するこ
とを目的とする。
施形態は、ＧａＮ系半導体レーザにおいて、高温および
高光出力動作においても長寿命化が可能なＧａＮ系レー
ザを高歩留り且つ低コストで製造する方法を提供するこ
とを目的とする。
【００６４】以下、本発明の第２の実施形態によるＭＯ
ＶＰＥ法を用いたＧａＮ系レーザの結晶成長方法の詳細
について図面を参照しながら説明する。
ＶＰＥ法を用いたＧａＮ系レーザの結晶成長方法の詳細
について図面を参照しながら説明する。
【００６５】図７は本実施形態に係るＧａＮ系レーザの
構成断面図を示している。
構成断面図を示している。
【００６６】まず、（０００１）面を主面とするサファ
イア基板２１を酸溶液を用いて洗浄を行なう。その後、
洗浄した基板２１をＭＯＶＰＥ装置の反応炉内のサセプ
タに保持し、反応炉を真空排気する。続いて、反応炉内
を圧力が３００Ｔｏｒｒの水素雰囲気とし、温度を約１
１００℃にまで昇温して基板２１を加熱し表面のサーマ
ルクリーニングを約１０分間行なう。
イア基板２１を酸溶液を用いて洗浄を行なう。その後、
洗浄した基板２１をＭＯＶＰＥ装置の反応炉内のサセプ
タに保持し、反応炉を真空排気する。続いて、反応炉内
を圧力が３００Ｔｏｒｒの水素雰囲気とし、温度を約１
１００℃にまで昇温して基板２１を加熱し表面のサーマ
ルクリーニングを約１０分間行なう。
【００６７】次に、反応炉を約５００℃にまで降温した
後、基板２１の主面上に、供給量７ｓｃｃｍのトリメチ
ルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアン
モニア（ＮＨ3）ガスと、キャリアガスとして水素とを
同時に供給することにより、厚さが２０ｎｍのＧａＮよ
りなる低温バッファ層を成長する。
後、基板２１の主面上に、供給量７ｓｃｃｍのトリメチ
ルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアン
モニア（ＮＨ3）ガスと、キャリアガスとして水素とを
同時に供給することにより、厚さが２０ｎｍのＧａＮよ
りなる低温バッファ層を成長する。
【００６８】続いて、反応炉を約１０００℃にまで昇温
し、厚さが約１mｍ のＧａＮ層２２を成長する（図７
（ａ））。
し、厚さが約１mｍ のＧａＮ層２２を成長する（図７
（ａ））。
【００６９】この後、基板２１を反応炉から取り出し、
ＧａＮ層１２上にドライエッチングのマスクとして絶縁
膜２３を堆積させる。絶縁膜２３はＳｉＯ2とし、プラ
ズマＣＶＤ装置で１００ｎｍ程度堆積させる（図７
（ｂ））。続いて、絶縁膜２３上にレジスト膜２４を塗
布しフォトリソグラフィー法により、ラインアンドスペ
ース状のレジストパターンを形成する（図７（ｃ））。
なお、この実施形態では、「レジスト膜の幅（Ｗｓ）：
レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」としてい
る。ただし、このストライプ方向はＧａＮ膜の＜１−１
００＞方向である。この後、レジスト膜２４をエッチン
グマスクとして、レジスト除去部の絶縁膜２３をフッ酸
溶液で除去しＧａＮ層２２を露出させる。続いて、アセ
トンなどの有機溶液によりレジスト膜２４を除去する
（図７（ｄ））。次に、絶縁膜２３をドライエッチング
のマスクとして、ドライエッチングでサファイア基板１
１の主面が露出するまでＧａＮ層２２を掘り込む。この
結果、ＧａＮ層２２に凸部（幅：３mｍ）と凹部（幅：
１５mｍ）が形成される（図７（ｅ））。
ＧａＮ層１２上にドライエッチングのマスクとして絶縁
膜２３を堆積させる。絶縁膜２３はＳｉＯ2とし、プラ
ズマＣＶＤ装置で１００ｎｍ程度堆積させる（図７
（ｂ））。続いて、絶縁膜２３上にレジスト膜２４を塗
布しフォトリソグラフィー法により、ラインアンドスペ
ース状のレジストパターンを形成する（図７（ｃ））。
なお、この実施形態では、「レジスト膜の幅（Ｗｓ）：
レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」としてい
る。ただし、このストライプ方向はＧａＮ膜の＜１−１
００＞方向である。この後、レジスト膜２４をエッチン
グマスクとして、レジスト除去部の絶縁膜２３をフッ酸
溶液で除去しＧａＮ層２２を露出させる。続いて、アセ
トンなどの有機溶液によりレジスト膜２４を除去する
（図７（ｄ））。次に、絶縁膜２３をドライエッチング
のマスクとして、ドライエッチングでサファイア基板１
１の主面が露出するまでＧａＮ層２２を掘り込む。この
結果、ＧａＮ層２２に凸部（幅：３mｍ）と凹部（幅：
１５mｍ）が形成される（図７（ｅ））。
【００７０】この後、基板２１を酸化炉に搬送して、Ｇ
ａＮ層２２の選択酸化をおこなう（図７（ｆ））。酸化
条件は、９５０℃で１２時間の熱処理で、酸素雰囲気中
のドライ酸化とした。選択酸化処理中では、ＧａＮ層１
２の凸部上にある絶縁膜２３は、保護膜として機能して
おり、絶縁膜２３下のＧａＮ層２２の酸化を防いでい
る。しかしながら、凸形状のＧａＮ層２２の側面は酸素
雰囲気中に露出しているために、酸化が進行する。Ｇａ
Ｎ層２２の側面から内部に進行する酸化の領域は、酸化
条件に依存しており、上記条件の場合、この酸化領域２
５は１mｍ程度である。したがって、ＧａＮ層２２の凸
部（幅：３mｍ）では、両側面から酸化が進行するため
に、未酸化領域は１mｍ幅に減少することになる。選択
酸化終了後、ＧａＮ層２２の凸部上にある絶縁膜２３を
フッ酸溶液で除去する（図７（ｇ））。この後、ＧａＮ
を再度成長した場合には、選択酸化された領域がマスク
となり、ＧａＮ層が選択成長されることになる。
ａＮ層２２の選択酸化をおこなう（図７（ｆ））。酸化
条件は、９５０℃で１２時間の熱処理で、酸素雰囲気中
のドライ酸化とした。選択酸化処理中では、ＧａＮ層１
２の凸部上にある絶縁膜２３は、保護膜として機能して
おり、絶縁膜２３下のＧａＮ層２２の酸化を防いでい
る。しかしながら、凸形状のＧａＮ層２２の側面は酸素
雰囲気中に露出しているために、酸化が進行する。Ｇａ
Ｎ層２２の側面から内部に進行する酸化の領域は、酸化
条件に依存しており、上記条件の場合、この酸化領域２
５は１mｍ程度である。したがって、ＧａＮ層２２の凸
部（幅：３mｍ）では、両側面から酸化が進行するため
に、未酸化領域は１mｍ幅に減少することになる。選択
酸化終了後、ＧａＮ層２２の凸部上にある絶縁膜２３を
フッ酸溶液で除去する（図７（ｇ））。この後、ＧａＮ
を再度成長した場合には、選択酸化された領域がマスク
となり、ＧａＮ層が選択成長されることになる。
【００７１】次に、ＧａＮ層を選択成長するために、Ｇ
ａＮ層２２に凹凸が形成された基板２１を上記ＭＯＶＰ
Ｅ装置の反応炉内のサセプタに再び保持し、反応炉を真
空排気する。続いて、反応炉内を圧力が２００Ｔｏｒｒ
の水素雰囲気とし、温度を約１０００℃にまで昇温し
て、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）
と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガス
と、キャリアガスとして水素を同時に供給することによ
り、ＧａＮ層２６を選択成長する。ＧａＮ層２６を平坦
化するまで選択成長した後（図７（ｈ））、以下のよう
なレーザ構造の結晶成長を開始する。まず厚さ約５mｍ
の上記ＧａＮ膜２６上にｎ型ドーパントとしてシラン
（ＳｉＨ4）ガスも供給して、厚さが約２mｍ でＳｉ不
純物濃度が約１Ｅ１８ｃｍ-3のｎ型ＧａＮよりなるｎ型
コンタクト層２７を成長する。次に、トリメチルアルミ
ニウム（ＴＭＡ）も供給しながら、厚さが約０．７mｍ
でＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ型Ａｌ0.07Ｇ
ａ0.93Ｎよりなるｎ型クラッド層２８を成長する。続い
て、厚さが約１２０ｎｍでＳｉ不純物濃度が約１Ｅ１８
ｃｍ-3のｎ型ＧａＮよりなる第１の光ガイド層２９を成
長した後、温度を約８００℃にまで降温し、キャリアガ
スを水素から窒素に変更して、トリメチルインジウム
（ＴＭＩ）とＴＭＧを供給して厚さが約３ｎｍのＩｎ
0.1Ｇａ0.9Ｎよりなる量子井戸（３層）と、厚さが約９
ｎｍのＧａＮよりなるバリア層（３層）からなる多重量
子井戸活性層を成長する。この際、活性層の発光効率を
向上させるために、バリア層の成長時にＳｉＨ4ガスも
供給して、バリア層のみにＳｉ不純物濃度が２Ｅ１８ｃ
ｍ-3程度のＳｉをドーピングしている。尚、活性層の層
構造の詳細は、光ガイド層２９に近い方から順番に、第
１のＧａＮバリア層３０、第１のＩｎ0.1Ｇａ0.9Ｎ量子
井戸３１、第２のＧａＮバリア層３２、第２のＩｎ0.1
Ｇａ0.9Ｎ量子井戸３３、第３のＧａＮバリア層３４、
第３のＩｎ0.1Ｇａ0.9Ｎ量子井戸３５である。引き続い
て、再び反応炉内の温度を約１０００℃にまで昇温しキ
ャリアガスを窒素から水素に戻して、ｐ型ドーパントで
あるＣｐ2Ｍｇガスを供給しながら、厚さが約２０ｎｍ
でＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型Ａｌ0.18Ｇ
ａ0.82Ｎよりなるキャップ層３６を成長する。次に、厚
さが約１２０ｎｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3
のｐ型ＧａＮよりなる第２の光ガイド層３７を成長す
る。続いて、厚さが約０．５mｍでＭｇ不純物濃度が約
１Ｅ１９ｃｍ-3のｐ型Ａｌ0.07Ｇａ0.93Ｎよりなるｐ型
クラッド層３８を成長する。最後に、厚さが約０．０５
mｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型ＧａＮ
よりなるｐ型コンタクト層３９を成長する（図７
（ｉ））。また、活性層付近のレーザ構成断面図を図８
に示す。
ａＮ層２２に凹凸が形成された基板２１を上記ＭＯＶＰ
Ｅ装置の反応炉内のサセプタに再び保持し、反応炉を真
空排気する。続いて、反応炉内を圧力が２００Ｔｏｒｒ
の水素雰囲気とし、温度を約１０００℃にまで昇温し
て、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）
と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガス
と、キャリアガスとして水素を同時に供給することによ
り、ＧａＮ層２６を選択成長する。ＧａＮ層２６を平坦
化するまで選択成長した後（図７（ｈ））、以下のよう
なレーザ構造の結晶成長を開始する。まず厚さ約５mｍ
の上記ＧａＮ膜２６上にｎ型ドーパントとしてシラン
（ＳｉＨ4）ガスも供給して、厚さが約２mｍ でＳｉ不
純物濃度が約１Ｅ１８ｃｍ-3のｎ型ＧａＮよりなるｎ型
コンタクト層２７を成長する。次に、トリメチルアルミ
ニウム（ＴＭＡ）も供給しながら、厚さが約０．７mｍ
でＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ型Ａｌ0.07Ｇ
ａ0.93Ｎよりなるｎ型クラッド層２８を成長する。続い
て、厚さが約１２０ｎｍでＳｉ不純物濃度が約１Ｅ１８
ｃｍ-3のｎ型ＧａＮよりなる第１の光ガイド層２９を成
長した後、温度を約８００℃にまで降温し、キャリアガ
スを水素から窒素に変更して、トリメチルインジウム
（ＴＭＩ）とＴＭＧを供給して厚さが約３ｎｍのＩｎ
0.1Ｇａ0.9Ｎよりなる量子井戸（３層）と、厚さが約９
ｎｍのＧａＮよりなるバリア層（３層）からなる多重量
子井戸活性層を成長する。この際、活性層の発光効率を
向上させるために、バリア層の成長時にＳｉＨ4ガスも
供給して、バリア層のみにＳｉ不純物濃度が２Ｅ１８ｃ
ｍ-3程度のＳｉをドーピングしている。尚、活性層の層
構造の詳細は、光ガイド層２９に近い方から順番に、第
１のＧａＮバリア層３０、第１のＩｎ0.1Ｇａ0.9Ｎ量子
井戸３１、第２のＧａＮバリア層３２、第２のＩｎ0.1
Ｇａ0.9Ｎ量子井戸３３、第３のＧａＮバリア層３４、
第３のＩｎ0.1Ｇａ0.9Ｎ量子井戸３５である。引き続い
て、再び反応炉内の温度を約１０００℃にまで昇温しキ
ャリアガスを窒素から水素に戻して、ｐ型ドーパントで
あるＣｐ2Ｍｇガスを供給しながら、厚さが約２０ｎｍ
でＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型Ａｌ0.18Ｇ
ａ0.82Ｎよりなるキャップ層３６を成長する。次に、厚
さが約１２０ｎｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3
のｐ型ＧａＮよりなる第２の光ガイド層３７を成長す
る。続いて、厚さが約０．５mｍでＭｇ不純物濃度が約
１Ｅ１９ｃｍ-3のｐ型Ａｌ0.07Ｇａ0.93Ｎよりなるｐ型
クラッド層３８を成長する。最後に、厚さが約０．０５
mｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型ＧａＮ
よりなるｐ型コンタクト層３９を成長する（図７
（ｉ））。また、活性層付近のレーザ構成断面図を図８
に示す。
【００７２】次に、プロセス後のレーザ構成断面図を示
した図９を参照しながら、レーザ加工プロセスについて
説明する。
した図９を参照しながら、レーザ加工プロセスについて
説明する。
【００７３】成長終了後、まずｐ型半導体層の活性化加
熱処理を行う。本実施形態においては、窒素雰囲気中で
７００℃、１５分程度の加熱処理とした。その後、基板
２１の表面をＳｉＯ2よりなる絶縁膜で堆積させる。続
いて、この絶縁膜上にレジスト膜を堆積させ、フォトリ
ソグラフィー法によりｐ型コンタクト層３９のリッジ形
成位置（リッジ幅は約２mｍ）のみにレジスト膜が残る
ようにする。この際、リッジ形成位置は低転位密度領域
となるＧａＮ層２２の凹部（合体部は除く）に設定す
る。この後、レジスト膜をエッチングマスクとして、レ
ジスト除去部の絶縁膜をフッ酸溶液で除去しｐ型コンタ
クト層３９を露出させる。続いて、リッジ形成位置以外
をドライエッチング装置でエッチングし、ｐ型層の残し
膜厚を０．１mｍ程度にする。その後、アセトンなどの
有機溶液により、リッジ上のレジスト膜を除去する。
熱処理を行う。本実施形態においては、窒素雰囲気中で
７００℃、１５分程度の加熱処理とした。その後、基板
２１の表面をＳｉＯ2よりなる絶縁膜で堆積させる。続
いて、この絶縁膜上にレジスト膜を堆積させ、フォトリ
ソグラフィー法によりｐ型コンタクト層３９のリッジ形
成位置（リッジ幅は約２mｍ）のみにレジスト膜が残る
ようにする。この際、リッジ形成位置は低転位密度領域
となるＧａＮ層２２の凹部（合体部は除く）に設定す
る。この後、レジスト膜をエッチングマスクとして、レ
ジスト除去部の絶縁膜をフッ酸溶液で除去しｐ型コンタ
クト層３９を露出させる。続いて、リッジ形成位置以外
をドライエッチング装置でエッチングし、ｐ型層の残し
膜厚を０．１mｍ程度にする。その後、アセトンなどの
有機溶液により、リッジ上のレジスト膜を除去する。
【００７４】次に、ｎ型電極の形成位置以外をＳｉＯ2
よりなる絶縁膜で覆い、ドライエッチングでｎ型コンタ
クト層２７を露出させる。また、ｐ側とｎ側の電気的分
離はＳｉＯ2からなる絶縁膜４０で形成し、リッジ位置
のｐ型コンタクト層３９上の絶縁膜をフッ酸溶液で除去
する。この後、ｎ側電極４１としてチタン（Ｔｉ）とア
ルミニウム（Ａｌ）を蒸着し、ｐ側電極４２としてニッ
ケル（Ｎｉ）と白金（Ｐｔ）と金（Ａｕ）を蒸着形成す
る。
よりなる絶縁膜で覆い、ドライエッチングでｎ型コンタ
クト層２７を露出させる。また、ｐ側とｎ側の電気的分
離はＳｉＯ2からなる絶縁膜４０で形成し、リッジ位置
のｐ型コンタクト層３９上の絶縁膜をフッ酸溶液で除去
する。この後、ｎ側電極４１としてチタン（Ｔｉ）とア
ルミニウム（Ａｌ）を蒸着し、ｐ側電極４２としてニッ
ケル（Ｎｉ）と白金（Ｐｔ）と金（Ａｕ）を蒸着形成す
る。
【００７５】続いて、レーザ共振器端面の１次へき開工
程に移る。まず、基板２１をサファイア基板の裏面から
研磨し総膜厚を１００mｍ程度に薄膜化する。その後、
共振器端面がサファイア基板の＜１−１００＞方向とな
るように、基板２１をへき開装置（図示せず）でへき開
する。尚、レーザ共振器長は６５０mｍとした。従来の
選択成長では絶縁膜をマスクとしているため、１次へき
開時に端面が荒れることがあった。これは、ＧａＮ系半
導体とは材料が全く異なるＳｉＯ2などの絶縁膜が結晶
内部に埋込まれているためである。ところが、本実施形
態の場合では、選択成長のマスクとして、ＧａＮ系半導
体の酸化膜を利用しているため、材料的にもＧａＮ系半
導体に近いため、へき開で平坦な端面を高歩留りで得る
ことができる。
程に移る。まず、基板２１をサファイア基板の裏面から
研磨し総膜厚を１００mｍ程度に薄膜化する。その後、
共振器端面がサファイア基板の＜１−１００＞方向とな
るように、基板２１をへき開装置（図示せず）でへき開
する。尚、レーザ共振器長は６５０mｍとした。従来の
選択成長では絶縁膜をマスクとしているため、１次へき
開時に端面が荒れることがあった。これは、ＧａＮ系半
導体とは材料が全く異なるＳｉＯ2などの絶縁膜が結晶
内部に埋込まれているためである。ところが、本実施形
態の場合では、選択成長のマスクとして、ＧａＮ系半導
体の酸化膜を利用しているため、材料的にもＧａＮ系半
導体に近いため、へき開で平坦な端面を高歩留りで得る
ことができる。
【００７６】続いて、レーザ共振器の後端面に、ＳｉＯ
2と二酸化チタン（ＴｉＯ2）の３対で構成される誘電体
多層膜を堆積させ、９０％程度の高反射膜コートを施し
た。
2と二酸化チタン（ＴｉＯ2）の３対で構成される誘電体
多層膜を堆積させ、９０％程度の高反射膜コートを施し
た。
【００７７】最後に、バー状態のレーザ素子の２次へき
開をおこなってレーザチップに分離して、レーザキャン
にｐサイドダウンで実装する。実装時には、レーザチッ
プをＳｉＣからなるサブマウントに半田を介して実装す
る。
開をおこなってレーザチップに分離して、レーザキャン
にｐサイドダウンで実装する。実装時には、レーザチッ
プをＳｉＣからなるサブマウントに半田を介して実装す
る。
【００７８】第２の実施形態は、レーザ素子特性に以下
に述べる大きな特徴を有している。
に述べる大きな特徴を有している。
【００７９】本実施形態により作製したレーザ素子１
は、電流注入により室温連続発振に到った。この際の閾
値電流およびスロープ効率は各々３５ｍＡ、１．２Ｗ／
Ａであった（図１０）。次に、室温において３０ｍＷの
高光出力での一定光出力（ＡＰＣ）寿命試験を実施した
（図１１）。図１１から、レーザ素子１での劣化率（動
作電流の増加率）は１時間当たり０．０３ｍＡ程度であ
り、１０００時間以上の寿命時間（初期動作電流の２
倍）を確認した。さらに、高温（６０℃）状態でのＡＰ
Ｃ寿命試験（３０ｍＷ）も実施した。結果として、室温
時と同様に１０００時間以上の安定動作が確認された。
したがって、本発明による選択酸化法を用いた選択成長
により、高温および高光出力動作においても長寿命化が
可能なＧａＮ系レーザを高歩留り且つ低コストで製造で
きることが確認できた。
は、電流注入により室温連続発振に到った。この際の閾
値電流およびスロープ効率は各々３５ｍＡ、１．２Ｗ／
Ａであった（図１０）。次に、室温において３０ｍＷの
高光出力での一定光出力（ＡＰＣ）寿命試験を実施した
（図１１）。図１１から、レーザ素子１での劣化率（動
作電流の増加率）は１時間当たり０．０３ｍＡ程度であ
り、１０００時間以上の寿命時間（初期動作電流の２
倍）を確認した。さらに、高温（６０℃）状態でのＡＰ
Ｃ寿命試験（３０ｍＷ）も実施した。結果として、室温
時と同様に１０００時間以上の安定動作が確認された。
したがって、本発明による選択酸化法を用いた選択成長
により、高温および高光出力動作においても長寿命化が
可能なＧａＮ系レーザを高歩留り且つ低コストで製造で
きることが確認できた。
【００８０】尚、本実施形態では、化合物半導体として
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
【００８１】（第３の実施形態）本発明に係る第３の実
施形態は、ＧａＮ系半導体レーザにおいて、高温および
高光出力動作においても長寿命化が可能なＧａＮ系レー
ザを高歩留り且つ低コストで製造する方法を提供するこ
とを目的とする。
施形態は、ＧａＮ系半導体レーザにおいて、高温および
高光出力動作においても長寿命化が可能なＧａＮ系レー
ザを高歩留り且つ低コストで製造する方法を提供するこ
とを目的とする。
【００８２】以下、本発明の第４の実施形態によるＭＯ
ＶＰＥ法を用いたＧａＮ系半導体の結晶成長方法の詳細
について図面を参照しながら説明する。
ＶＰＥ法を用いたＧａＮ系半導体の結晶成長方法の詳細
について図面を参照しながら説明する。
【００８３】図１２は本実施形態に係るＧａＮ系半導体
の構成断面図を示している。
の構成断面図を示している。
【００８４】まず、（０００１）面を主面とするサファ
イア基板５１を、酸溶液を用いて洗浄を行なう。その
後、洗浄した基板５１をＭＯＶＰＥ装置の反応炉内のサ
セプタに保持し、反応炉を真空排気する。続いて、反応
炉内を圧力が３００Ｔｏｒｒの水素雰囲気とし、温度を
約１１００℃にまで昇温して基板５１を加熱し表面のサ
ーマルクリーニングを約１０分間行なう。
イア基板５１を、酸溶液を用いて洗浄を行なう。その
後、洗浄した基板５１をＭＯＶＰＥ装置の反応炉内のサ
セプタに保持し、反応炉を真空排気する。続いて、反応
炉内を圧力が３００Ｔｏｒｒの水素雰囲気とし、温度を
約１１００℃にまで昇温して基板５１を加熱し表面のサ
ーマルクリーニングを約１０分間行なう。
【００８５】次に、反応炉を約５００℃にまで降温した
後、基板５１の主面上に、供給量７ｓｃｃｍのトリメチ
ルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアン
モニア（ＮＨ3）ガスと、キャリアガスとして水素とを
同時に供給することにより、厚さが２０ｎｍのＧａＮよ
りなる低温バッファ層を成長する。続いて、反応炉を約
１０００℃にまで昇温し、厚さが約１mｍ のＧａＮ層
５２を成長する。続いて、温度を約８００℃にまで降温
し、キャリアガスを水素から窒素に変更して、トリメチ
ルインジウム（ＴＭＩ）とＴＭＧを供給して厚さが約
０．１mｍ のＩｎ0.05Ｇａ0.95Ｎ層５３を成長する。
引き続いて、再び反応炉内の温度を約１０００℃にまで
昇温しキャリアガスを窒素から水素に戻して、厚さが約
０．５mｍのＧａＮ キャップ層５４を成長する。（図
１２（ａ））。
後、基板５１の主面上に、供給量７ｓｃｃｍのトリメチ
ルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアン
モニア（ＮＨ3）ガスと、キャリアガスとして水素とを
同時に供給することにより、厚さが２０ｎｍのＧａＮよ
りなる低温バッファ層を成長する。続いて、反応炉を約
１０００℃にまで昇温し、厚さが約１mｍ のＧａＮ層
５２を成長する。続いて、温度を約８００℃にまで降温
し、キャリアガスを水素から窒素に変更して、トリメチ
ルインジウム（ＴＭＩ）とＴＭＧを供給して厚さが約
０．１mｍ のＩｎ0.05Ｇａ0.95Ｎ層５３を成長する。
引き続いて、再び反応炉内の温度を約１０００℃にまで
昇温しキャリアガスを窒素から水素に戻して、厚さが約
０．５mｍのＧａＮ キャップ層５４を成長する。（図
１２（ａ））。
【００８６】この後、基板５１を反応炉から取り出し、
ＧａＮキャップ層５４上にドライエッチングのマスクと
して絶縁膜３５を堆積させる。絶縁膜５５はＳｉＯ2と
し、プラズマＣＶＤ装置で１００ｎｍ程度堆積させる
（図１２（ｂ））。続いて、絶縁膜５５上にレジスト膜
５６を塗布しフォトリソグラフィー法により、ラインア
ンドスペース状のレジストパターンを形成する（図１２
（ｃ））。なお、この実施形態では、「レジスト膜の幅
（Ｗｓ）：レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」
としている。ただし、このストライプ方向はＧａＮ膜の
＜１−１００＞方向である。この後、レジスト膜５６を
エッチングマスクとして、レジスト除去部の絶縁膜５５
をフッ酸溶液で除去しＧａＮキャップ層５４を露出させ
る。続いて、アセトンなどの有機溶液によりレジスト膜
５６を除去する（図１２（ｄ））。次に、絶縁膜５５を
ドライエッチングのマスクとして、ドライエッチングで
サファイア基板５１の主面が露出するまでＧａＮキャッ
プ層５４から掘り込む。この結果、ＧａＮ系結晶成長層
に凸部（幅：３mｍ）と凹部（幅：１５mｍ）が形成され
る（図１２（ｅ））。
ＧａＮキャップ層５４上にドライエッチングのマスクと
して絶縁膜３５を堆積させる。絶縁膜５５はＳｉＯ2と
し、プラズマＣＶＤ装置で１００ｎｍ程度堆積させる
（図１２（ｂ））。続いて、絶縁膜５５上にレジスト膜
５６を塗布しフォトリソグラフィー法により、ラインア
ンドスペース状のレジストパターンを形成する（図１２
（ｃ））。なお、この実施形態では、「レジスト膜の幅
（Ｗｓ）：レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」
としている。ただし、このストライプ方向はＧａＮ膜の
＜１−１００＞方向である。この後、レジスト膜５６を
エッチングマスクとして、レジスト除去部の絶縁膜５５
をフッ酸溶液で除去しＧａＮキャップ層５４を露出させ
る。続いて、アセトンなどの有機溶液によりレジスト膜
５６を除去する（図１２（ｄ））。次に、絶縁膜５５を
ドライエッチングのマスクとして、ドライエッチングで
サファイア基板５１の主面が露出するまでＧａＮキャッ
プ層５４から掘り込む。この結果、ＧａＮ系結晶成長層
に凸部（幅：３mｍ）と凹部（幅：１５mｍ）が形成され
る（図１２（ｅ））。
【００８７】この後、基板５１を酸化炉に搬送して、選
択酸化をおこなう（図１２（ｆ））。酸化条件は、９５
０℃で１２時間の熱処理で、酸素雰囲気中のドライ酸化
とした。選択酸化処理中では、ＧａＮキャップ層５４の
凸部上にある絶縁膜５５は、保護膜として機能してお
り、絶縁膜５５下のＧａＮキャップ層５４の酸化を防い
でいる。しかしながら、凸形状のＧａＮ層５２、Ｉｎ
0.05Ｇａ0.95Ｎ層５３およびＧａＮキャップ層５４の側
面は酸素雰囲気中に露出しているために、酸化が進行す
る。ＧａＮ層およびＩｎ0.05Ｇａ0.95Ｎ層の凸部側面か
ら結晶内部に進行する酸化の領域は、酸化条件に依存し
ており、上記条件の場合、この酸化領域５７はＧａＮ層
で１mｍ程度である。また、Ｉｎ0.05Ｇａ0.95Ｎ層の酸
化領域５７は１．２mｍ程度である。Ｉｎ0.05Ｇａ0.95
Ｎ層で酸化領域５７が広いのは、ＧａＮと比較してＩｎ
0.1Ｇａ0.9Ｎでは結晶結合が弱いために、容易に酸化が
進行するものと推測される。選択酸化終了後、ＧａＮキ
ャップ層５４の凸部上にある絶縁膜５５をフッ酸溶液で
除去する（図１２（ｇ））。この後、ＧａＮを再度成長
した場合には、選択酸化された領域がマスクとなり、Ｇ
ａＮ層が選択成長されることになる。
択酸化をおこなう（図１２（ｆ））。酸化条件は、９５
０℃で１２時間の熱処理で、酸素雰囲気中のドライ酸化
とした。選択酸化処理中では、ＧａＮキャップ層５４の
凸部上にある絶縁膜５５は、保護膜として機能してお
り、絶縁膜５５下のＧａＮキャップ層５４の酸化を防い
でいる。しかしながら、凸形状のＧａＮ層５２、Ｉｎ
0.05Ｇａ0.95Ｎ層５３およびＧａＮキャップ層５４の側
面は酸素雰囲気中に露出しているために、酸化が進行す
る。ＧａＮ層およびＩｎ0.05Ｇａ0.95Ｎ層の凸部側面か
ら結晶内部に進行する酸化の領域は、酸化条件に依存し
ており、上記条件の場合、この酸化領域５７はＧａＮ層
で１mｍ程度である。また、Ｉｎ0.05Ｇａ0.95Ｎ層の酸
化領域５７は１．２mｍ程度である。Ｉｎ0.05Ｇａ0.95
Ｎ層で酸化領域５７が広いのは、ＧａＮと比較してＩｎ
0.1Ｇａ0.9Ｎでは結晶結合が弱いために、容易に酸化が
進行するものと推測される。選択酸化終了後、ＧａＮキ
ャップ層５４の凸部上にある絶縁膜５５をフッ酸溶液で
除去する（図１２（ｇ））。この後、ＧａＮを再度成長
した場合には、選択酸化された領域がマスクとなり、Ｇ
ａＮ層が選択成長されることになる。
【００８８】次に、ＧａＮ層を選択成長するために、基
板５１を上記ＭＯＶＰＥ装置の反応炉内のサセプタに再
び保持し、反応炉を真空排気する。続いて、反応炉内を
圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０
００℃にまで昇温して、供給量７ｓｃｃｍのトリメチル
ガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモ
ニア（ＮＨ3）ガスと、キャリアガスとして水素を同時
に供給することにより、ＧａＮ層５８を平坦化するまで
選択成長する（図１２（ｈ））。
板５１を上記ＭＯＶＰＥ装置の反応炉内のサセプタに再
び保持し、反応炉を真空排気する。続いて、反応炉内を
圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０
００℃にまで昇温して、供給量７ｓｃｃｍのトリメチル
ガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモ
ニア（ＮＨ3）ガスと、キャリアガスとして水素を同時
に供給することにより、ＧａＮ層５８を平坦化するまで
選択成長する（図１２（ｈ））。
【００８９】この後、結晶成長したＧａＮ系半導体とサ
ファイア基板の分離を以下の図１３に示すプロセス工程
でおこなう。
ファイア基板の分離を以下の図１３に示すプロセス工程
でおこなう。
【００９０】まず、ＧａＮ層５８上にＴｉおよびＡｕで
構成される電極５９を蒸着する（図１３（ａ））。続い
て、主面上にＡｕ電極６０が蒸着された保持基板６１を
準備し、基板５１と保持基板６１を熱的に融着させる
（図１３（ｂ））。具体的には、基板５１の電極５９側
と、保持基板６１の電極６０側が対向するように配置
し、両基板に加重を加え、３００℃程度に加熱すること
で電極同士を融着させる。保持基板６１としては、Ｇａ
Ｎに熱膨張係数が近い材料を選択することで、サファイ
ア基板分離時にＧａＮに加わる熱歪を緩和することがで
きる。この観点から、本実施形態では、保持基板６１と
してＧａＡｓ基板を使用した。次に、光学電気化学（Ｐ
ＥＣ）エッチング法を用いて、Ｉｎ0.05Ｇａ0.95Ｎ層３
３の選択エッチングをおこなう。第７の文献「Ｊｏｕｒ
ｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃ
ｈｎｏｌｏｇｙ， Ｖｏｌ．Ｂ１９ （２００１） ２
８３８−２８４１」によると、ＰＥＣ法を用いて、Ｉｎ
0.12Ｇａ0.88ＮをＧａＮで挟込んだ構造を水酸化カリウ
ム（ＫＯＨ）中でサファイア基板の裏面から紫外線（Ｕ
Ｖ）を照射すると、Ｉｎ0.12Ｇａ0.88Ｎのみが選択的に
エッチング（アンダーカット）されることが示されてい
る。この選択エッチングは、上記第７の文献によると、
Ｉｎ0.12Ｇａ0.88ＮはＧａＮよりもバンドギャップエネ
ルギーが小さいために、Ｉｎ0.12Ｇａ0.88Ｎで電子−正
孔対が選択的に生成され、この正孔が電気化学エッチン
グに寄与することに起因する。本実施形態では、紫外線
としてキセノン（Ｘｅ）−水銀（Ｈｇ）ランプを使用
し、エッチング液としてＫＯＨを使用した。このような
ＰＥＣ法によると、Ｉｎ0.05Ｇａ0.95Ｎ層５３が選択的
にエッチングされ、サファイア基板３１とＧａＮ膜５８
が、ＧａＮ層５２とＧａＮキャップ層５５との間で空間
的に分離できる（図１３（ｃ））。サファイア基板５１
の分離後、分離面（ＧａＮキャップ層５５）を機械的研
磨により平坦化する（図１３（ｄ））。その後、化学エ
ッチングで電極５９と電極６０を除去することで、保持
基板６１とＧａＮ層５８を分離でき、ＧａＮ層５８をＧ
ａＮ基板として利用できるようになる（図１３
（ｅ））。
構成される電極５９を蒸着する（図１３（ａ））。続い
て、主面上にＡｕ電極６０が蒸着された保持基板６１を
準備し、基板５１と保持基板６１を熱的に融着させる
（図１３（ｂ））。具体的には、基板５１の電極５９側
と、保持基板６１の電極６０側が対向するように配置
し、両基板に加重を加え、３００℃程度に加熱すること
で電極同士を融着させる。保持基板６１としては、Ｇａ
Ｎに熱膨張係数が近い材料を選択することで、サファイ
ア基板分離時にＧａＮに加わる熱歪を緩和することがで
きる。この観点から、本実施形態では、保持基板６１と
してＧａＡｓ基板を使用した。次に、光学電気化学（Ｐ
ＥＣ）エッチング法を用いて、Ｉｎ0.05Ｇａ0.95Ｎ層３
３の選択エッチングをおこなう。第７の文献「Ｊｏｕｒ
ｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃ
ｈｎｏｌｏｇｙ， Ｖｏｌ．Ｂ１９ （２００１） ２
８３８−２８４１」によると、ＰＥＣ法を用いて、Ｉｎ
0.12Ｇａ0.88ＮをＧａＮで挟込んだ構造を水酸化カリウ
ム（ＫＯＨ）中でサファイア基板の裏面から紫外線（Ｕ
Ｖ）を照射すると、Ｉｎ0.12Ｇａ0.88Ｎのみが選択的に
エッチング（アンダーカット）されることが示されてい
る。この選択エッチングは、上記第７の文献によると、
Ｉｎ0.12Ｇａ0.88ＮはＧａＮよりもバンドギャップエネ
ルギーが小さいために、Ｉｎ0.12Ｇａ0.88Ｎで電子−正
孔対が選択的に生成され、この正孔が電気化学エッチン
グに寄与することに起因する。本実施形態では、紫外線
としてキセノン（Ｘｅ）−水銀（Ｈｇ）ランプを使用
し、エッチング液としてＫＯＨを使用した。このような
ＰＥＣ法によると、Ｉｎ0.05Ｇａ0.95Ｎ層５３が選択的
にエッチングされ、サファイア基板３１とＧａＮ膜５８
が、ＧａＮ層５２とＧａＮキャップ層５５との間で空間
的に分離できる（図１３（ｃ））。サファイア基板５１
の分離後、分離面（ＧａＮキャップ層５５）を機械的研
磨により平坦化する（図１３（ｄ））。その後、化学エ
ッチングで電極５９と電極６０を除去することで、保持
基板６１とＧａＮ層５８を分離でき、ＧａＮ層５８をＧ
ａＮ基板として利用できるようになる（図１３
（ｅ））。
【００９１】このようなＧａＮ基板では、上記第１の実
施形態と同様に、低転位密度領域（約１Ｅ８ｃｍ-2）と
高転位密度領域（約１Ｅ１０ｃｍ-2）が形成されてい
る。
施形態と同様に、低転位密度領域（約１Ｅ８ｃｍ-2）と
高転位密度領域（約１Ｅ１０ｃｍ-2）が形成されてい
る。
【００９２】このようなＧａＮ基板の低転位密度領域上
にＧａＮ系レーザを作製した場合、高温および高光出力
での長寿命化がより顕著になり、高歩留り且つ低コスト
化に大きく寄与する。また、レーザ作製プロセスの１次
へき開においては、へき開困難なファイア基板が存在し
ないために、へき開が大幅に容易になり、高歩留り且つ
低コスト化に大きく寄与する。さらに、サファイア基板
が存在しないために、従来の一般的な半導体レーザと同
様に、レーザの電極を基板側と結晶成長面側とで形成す
ることが可能になり、レーザ素子サイズが小型化でき、
低コスト化に大きく寄与することになる。
にＧａＮ系レーザを作製した場合、高温および高光出力
での長寿命化がより顕著になり、高歩留り且つ低コスト
化に大きく寄与する。また、レーザ作製プロセスの１次
へき開においては、へき開困難なファイア基板が存在し
ないために、へき開が大幅に容易になり、高歩留り且つ
低コスト化に大きく寄与する。さらに、サファイア基板
が存在しないために、従来の一般的な半導体レーザと同
様に、レーザの電極を基板側と結晶成長面側とで形成す
ることが可能になり、レーザ素子サイズが小型化でき、
低コスト化に大きく寄与することになる。
【００９３】尚、本実施形態では、化合物半導体として
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
【００９４】（第４の実施形態）本発明に係る第４の実
施形態は、上記第３の実施形態において、高温および高
光出力動作においても長寿命化が可能なＧａＮ系レーザ
を高歩留り且つ低コストで製造する方法を提供すること
を目的とする。
施形態は、上記第３の実施形態において、高温および高
光出力動作においても長寿命化が可能なＧａＮ系レーザ
を高歩留り且つ低コストで製造する方法を提供すること
を目的とする。
【００９５】以下、本発明の第４の実施形態によるＧａ
Ｎ系レーザの結晶成長方法の詳細について図面を参照し
ながら説明する。
Ｎ系レーザの結晶成長方法の詳細について図面を参照し
ながら説明する。
【００９６】図１４は本実施形態に係るＧａＮ系レーザ
の構成断面図を示している。
の構成断面図を示している。
【００９７】選択酸化法を用いてＧａＮ層５８を選択成
長するまでは、上記第３の実施形態と同様である。
長するまでは、上記第３の実施形態と同様である。
【００９８】ＧａＮ層５８を平坦化するまで成長後、ｎ
型ドーパントとしてＳｉＨ4ガスも供給して、厚さが約
１００mｍ でＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ
型ＧａＮよりなるｎ型コンタクト層６２を成長する。次
に、トリメチルアルミニウム（ＴＭＡ）も供給しなが
ら、厚さが約０．７mｍでＳｉ不純物濃度が約１Ｅ１８
ｃｍ-3のｎ型Ａｌ0.07Ｇａ0.93Ｎよりなるｎ型クラッド
層６３を成長する。続いて、厚さが約１２０ｎｍでＳｉ
不純物濃度が約１Ｅ１８ｃｍ-3のｎ型ＧａＮよりなる第
１の光ガイド層６４を成長した後、温度を約８００℃に
まで降温し、キャリアガスを水素から窒素に変更して、
トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して厚
さが約３ｎｍのＩｎ0.1Ｇａ0.9Ｎよりなる量子井戸（３
層）と、厚さが約９ｎｍのＧａＮよりなるバリア層（３
層）からなる多重量子井戸活性層を成長する。この際、
活性層の発光効率を向上させるために、バリア層の成長
時にＳｉＨ4ガスも供給して、バリア層のみにＳｉ不純
物濃度が２Ｅ１８ｃｍ-3程度のＳｉをドーピングしてい
る。尚、活性層の層構造の詳細は、光ガイド層６４に近
い方から順番に、第１のＧａＮバリア層６５、第１のＩ
ｎ0.1Ｇａ0.9Ｎ量子井戸６６、第２のＧａＮバリア層６
７、第２のＩｎ0.1Ｇａ0.9Ｎ量子井戸６８、第３のＧａ
Ｎバリア層６９、第３のＩｎ0.1Ｇａ0.9Ｎ量子井戸７０
である。引き続いて、再び反応炉内の温度を約１０００
℃にまで昇温しキャリアガスを窒素から水素に戻して、
ｐ型ドーパントであるＣｐ2Ｍｇガスを供給しながら、
厚さが約２０ｎｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3
のｐ型Ａｌ0.18Ｇａ0.82Ｎよりなるキャップ層７１を成
長する。次に、厚さが約１２０ｎｍでＭｇ不純物濃度が
約１Ｅ１９ｃｍ-3のｐ型 ＧａＮよりなる第２の光ガイ
ド層７２を成長する。
型ドーパントとしてＳｉＨ4ガスも供給して、厚さが約
１００mｍ でＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ
型ＧａＮよりなるｎ型コンタクト層６２を成長する。次
に、トリメチルアルミニウム（ＴＭＡ）も供給しなが
ら、厚さが約０．７mｍでＳｉ不純物濃度が約１Ｅ１８
ｃｍ-3のｎ型Ａｌ0.07Ｇａ0.93Ｎよりなるｎ型クラッド
層６３を成長する。続いて、厚さが約１２０ｎｍでＳｉ
不純物濃度が約１Ｅ１８ｃｍ-3のｎ型ＧａＮよりなる第
１の光ガイド層６４を成長した後、温度を約８００℃に
まで降温し、キャリアガスを水素から窒素に変更して、
トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して厚
さが約３ｎｍのＩｎ0.1Ｇａ0.9Ｎよりなる量子井戸（３
層）と、厚さが約９ｎｍのＧａＮよりなるバリア層（３
層）からなる多重量子井戸活性層を成長する。この際、
活性層の発光効率を向上させるために、バリア層の成長
時にＳｉＨ4ガスも供給して、バリア層のみにＳｉ不純
物濃度が２Ｅ１８ｃｍ-3程度のＳｉをドーピングしてい
る。尚、活性層の層構造の詳細は、光ガイド層６４に近
い方から順番に、第１のＧａＮバリア層６５、第１のＩ
ｎ0.1Ｇａ0.9Ｎ量子井戸６６、第２のＧａＮバリア層６
７、第２のＩｎ0.1Ｇａ0.9Ｎ量子井戸６８、第３のＧａ
Ｎバリア層６９、第３のＩｎ0.1Ｇａ0.9Ｎ量子井戸７０
である。引き続いて、再び反応炉内の温度を約１０００
℃にまで昇温しキャリアガスを窒素から水素に戻して、
ｐ型ドーパントであるＣｐ2Ｍｇガスを供給しながら、
厚さが約２０ｎｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3
のｐ型Ａｌ0.18Ｇａ0.82Ｎよりなるキャップ層７１を成
長する。次に、厚さが約１２０ｎｍでＭｇ不純物濃度が
約１Ｅ１９ｃｍ-3のｐ型 ＧａＮよりなる第２の光ガイ
ド層７２を成長する。
【００９９】続いて、厚さが約０．５mｍでＭｇ不純物
濃度が約１Ｅ１９ｃｍ-3のｐ型Ａｌ0 .07Ｇａ0.93Ｎより
なるｐ型クラッド層７３を成長する。最後に、厚さが約
０．０５mｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ
型ＧａＮよりなるｐ型コンタクト層５４を成長する（図
１４）。
濃度が約１Ｅ１９ｃｍ-3のｐ型Ａｌ0 .07Ｇａ0.93Ｎより
なるｐ型クラッド層７３を成長する。最後に、厚さが約
０．０５mｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ
型ＧａＮよりなるｐ型コンタクト層５４を成長する（図
１４）。
【０１００】次に、プロセス後のレーザ構成断面図を示
した図１５を参照しながら、レーザ加工プロセスについ
て説明する。
した図１５を参照しながら、レーザ加工プロセスについ
て説明する。
【０１０１】ＰＥＣ法を用いた選択エッチングの要領
は、上記第３の実施形態と同様である。このＩｎ0.05Ｇ
ａ0.95Ｎ層５３の選択エッチングにより、サファイア基
板５１とレーザ構造部分が分離できる。引続いて、保持
基板６１を付けた状態で、ＧａＮキャップ層５４および
ＧａＮ層５８を機械的研磨でｎ型コンタクト層６２が露
出するまで除去する。この結果、ｎ側電極７６はｎ型コ
ンタクト層６２の裏面全体に形成できることになる。
尚、ｎ側電極形成以外の絶縁膜（ＳｉＯ2）７５および
ｐ側電極７７等のレーザ加工プロセスは上記第２の実施
形態と同様である。
は、上記第３の実施形態と同様である。このＩｎ0.05Ｇ
ａ0.95Ｎ層５３の選択エッチングにより、サファイア基
板５１とレーザ構造部分が分離できる。引続いて、保持
基板６１を付けた状態で、ＧａＮキャップ層５４および
ＧａＮ層５８を機械的研磨でｎ型コンタクト層６２が露
出するまで除去する。この結果、ｎ側電極７６はｎ型コ
ンタクト層６２の裏面全体に形成できることになる。
尚、ｎ側電極形成以外の絶縁膜（ＳｉＯ2）７５および
ｐ側電極７７等のレーザ加工プロセスは上記第２の実施
形態と同様である。
【０１０２】第４の実施形態は、レーザ素子特性に以下
に述べる大きな特徴を有している。
に述べる大きな特徴を有している。
【０１０３】本実施形態により作製したレーザ素子２
は、電流注入により室温連続発振に到った。この際の閾
値電流およびスロープ効率は各々３５ｍＡ、１．２Ｗ／
Ａであった。次に、室温で光出力３０ｍＷのＡＰＣ寿命
試験を実施した。結果として、レーザ素子２では、レー
ザ素子１と同様に、劣化率（動作電流の増加率）は１時
間当たり０．０３ｍＡ程度であり、１０００時間以上の
寿命時間を確認した。さらに、高温（６０℃）状態での
ＡＰＣ寿命試験（３０ｍＷ）も実施した。結果として、
室温時と同様に１０００時間以上の安定動作が確認され
た。したがって、本発明によるサファイア基板分離方法
において、高温および高光出力動作においても長寿命化
が可能なＧａＮ系レーザを高歩留り且つ低コストで製造
できることが確認できた。レーザ素子２（図１５）で
は、レーザ素子１（図９）と比較して、素子サイズが大
幅に縮小できる。このため、レーザ素子２では、ウエハ
ー面内で製造できる素子数を大幅に増加することがで
き、製造コスト低減に大きく寄与することになる。ま
た、本実施形態ではレーザ素子の放熱を高めるためｐサ
イドダウンで実装したが、レーザ素子２では基板がＧａ
Ｎとなり、サファイア基板よりも熱伝導性に優れるた
め、実装が容易化するｐサイドアップで実装することが
でき、この実装面においても低コスト化が可能になる。
は、電流注入により室温連続発振に到った。この際の閾
値電流およびスロープ効率は各々３５ｍＡ、１．２Ｗ／
Ａであった。次に、室温で光出力３０ｍＷのＡＰＣ寿命
試験を実施した。結果として、レーザ素子２では、レー
ザ素子１と同様に、劣化率（動作電流の増加率）は１時
間当たり０．０３ｍＡ程度であり、１０００時間以上の
寿命時間を確認した。さらに、高温（６０℃）状態での
ＡＰＣ寿命試験（３０ｍＷ）も実施した。結果として、
室温時と同様に１０００時間以上の安定動作が確認され
た。したがって、本発明によるサファイア基板分離方法
において、高温および高光出力動作においても長寿命化
が可能なＧａＮ系レーザを高歩留り且つ低コストで製造
できることが確認できた。レーザ素子２（図１５）で
は、レーザ素子１（図９）と比較して、素子サイズが大
幅に縮小できる。このため、レーザ素子２では、ウエハ
ー面内で製造できる素子数を大幅に増加することがで
き、製造コスト低減に大きく寄与することになる。ま
た、本実施形態ではレーザ素子の放熱を高めるためｐサ
イドダウンで実装したが、レーザ素子２では基板がＧａ
Ｎとなり、サファイア基板よりも熱伝導性に優れるた
め、実装が容易化するｐサイドアップで実装することが
でき、この実装面においても低コスト化が可能になる。
【０１０４】尚、本実施形態では、ＰＥＣ法によるサフ
ァイア基板除去を、レーザ構造の結晶成長後に実施した
が、レーザ構造結晶成長前にサファイア基板を分離して
も何ら問題はない。
ァイア基板除去を、レーザ構造の結晶成長後に実施した
が、レーザ構造結晶成長前にサファイア基板を分離して
も何ら問題はない。
【０１０５】また、ＰＥＣ法によるサファイア基板除去
工程では、サファイア基板のウエハーサイズで実施する
必要はない。例えば、２ｃｍ角程度のレーザ構造結晶膜
が残るように、ドライエッチングでｐ型コンタクト層７
４からサファイア基板まで掘込み（トレンチ）を形成し
た後、ＰＥＣ法でサファイア基板を分離してもよい。こ
の工程によれば、サファイア基板分離時に発生するレー
ザ構造結晶膜の応力開放が大幅に低減できるため、応力
開放に伴うクラック等の発生が抑制され、製造歩留り向
上に寄与することになる。
工程では、サファイア基板のウエハーサイズで実施する
必要はない。例えば、２ｃｍ角程度のレーザ構造結晶膜
が残るように、ドライエッチングでｐ型コンタクト層７
４からサファイア基板まで掘込み（トレンチ）を形成し
た後、ＰＥＣ法でサファイア基板を分離してもよい。こ
の工程によれば、サファイア基板分離時に発生するレー
ザ構造結晶膜の応力開放が大幅に低減できるため、応力
開放に伴うクラック等の発生が抑制され、製造歩留り向
上に寄与することになる。
【０１０６】尚、本実施形態では、化合物半導体として
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
【０１０７】（第５の実施形態）本発明に係る第５の実
施形態は、ＧａＮ系半導体レーザにおいて、選択酸化技
術を無効（リーク）電流低減に応用して、高温および高
光出力動作においても長寿命化が可能なＧａＮ系レーザ
を高歩留り且つ低コストで製造する方法を提供すること
を目的とする。
施形態は、ＧａＮ系半導体レーザにおいて、選択酸化技
術を無効（リーク）電流低減に応用して、高温および高
光出力動作においても長寿命化が可能なＧａＮ系レーザ
を高歩留り且つ低コストで製造する方法を提供すること
を目的とする。
【０１０８】本発明の第５の実施形態によるＧａＮ系レ
ーザの結晶成長方法の詳細については、前記第４の実施
形態と同様である。
ーザの結晶成長方法の詳細については、前記第４の実施
形態と同様である。
【０１０９】次に、プロセス後のレーザ構成断面図を示
した図１６を参照しながら、レーザ加工プロセスについ
て説明する。
した図１６を参照しながら、レーザ加工プロセスについ
て説明する。
【０１１０】ＰＥＣ法を用いた選択エッチングの要領お
よびｎ側電極の形成方法は、上記第４の実施形態と同様
である。一般的に、ＧａＮ系レーザのリッジ構造はドラ
イエッチングで形成され、リッジ側面はエッチングダメ
ージにより結晶性が劣化しているため、リッジ側面の欠
陥等を介して流れる無効（リーク）電流が発生する。特
に、ＧａＮ系レーザでは、リッジ幅を約２mｍ程度以下
に設計するため、この無効電流が閾値電流に大きな影響
を与える。また、ＧａＮ系レーザではキンク抑制および
遠視視野（ＦＦＰ）像のアスペクト比低減のために、ド
ライエッチングによるリッジ形成の際に、ｐ型層残し厚
を０．１mｍ程度に制御する必要がある。しかしなが
ら、ドライエッチングでｐ型層残し厚を０．１mｍ程度
に高歩留りで制御することは極めて困難であり、またド
ライエッチングを施した下部には、レーザ素子のｐｎ接
合および活性層が存在するため、エッチングダメージに
よるレーザ素子の特性劣化が危惧される。このため、ド
ライエッチングによるｐ型層残し厚のマージンを少なく
とも０．１mｍ程度以上に大きくすることができれば、
レーザ素子の高歩留り化に寄与することになる。
よびｎ側電極の形成方法は、上記第４の実施形態と同様
である。一般的に、ＧａＮ系レーザのリッジ構造はドラ
イエッチングで形成され、リッジ側面はエッチングダメ
ージにより結晶性が劣化しているため、リッジ側面の欠
陥等を介して流れる無効（リーク）電流が発生する。特
に、ＧａＮ系レーザでは、リッジ幅を約２mｍ程度以下
に設計するため、この無効電流が閾値電流に大きな影響
を与える。また、ＧａＮ系レーザではキンク抑制および
遠視視野（ＦＦＰ）像のアスペクト比低減のために、ド
ライエッチングによるリッジ形成の際に、ｐ型層残し厚
を０．１mｍ程度に制御する必要がある。しかしなが
ら、ドライエッチングでｐ型層残し厚を０．１mｍ程度
に高歩留りで制御することは極めて困難であり、またド
ライエッチングを施した下部には、レーザ素子のｐｎ接
合および活性層が存在するため、エッチングダメージに
よるレーザ素子の特性劣化が危惧される。このため、ド
ライエッチングによるｐ型層残し厚のマージンを少なく
とも０．１mｍ程度以上に大きくすることができれば、
レーザ素子の高歩留り化に寄与することになる。
【０１１１】そこで、本実施形態では、ｐ側のリッジ構
造をドライエッチングで形成した後に、選択酸化技術を
利用して、エッチングダメージに起因する無効（リー
ク）電流低減を試みた。具体的には、ｐ側のリッジをド
ライエッチングで形成した後に、ドライエッチングで露
出した底面および凸形状のリッジ側面に酸化領域５８を
形成した。尚、ドライエッチングの際のｐ型層残し厚は
０．２mｍ程度に大きくした。また、酸化条件は、７５
０℃で１２時間の熱処理で酸素雰囲気中のドライ酸化と
した。選択酸化処理中では、ｐ型コンタクト層７４上は
絶縁膜を保護膜として堆積し、絶縁膜下のｐ型コンタク
ト層７４の酸化を防いでいる。尚、酸化条件の温度を９
５０℃から７５０℃程度に低温化したのは、活性層の成
長温度が８００℃程度であり、活性層の熱的劣化を防止
するためである。この酸化条件により、ドライエッチン
グで露出した底面および凸形状のリッジ側面に酸化領域
７８の厚さは各々０．１mｍ程度になった。このため、
ｐ型層残し厚は、ドライエッチングでは０．２mｍ程度
であるが、その後の酸化により０．１mｍ程度に減少す
ることができ、ドライエッチングを施した下部およびリ
ッジ側面へのエッチングダメージを緩和することが可能
になる。
造をドライエッチングで形成した後に、選択酸化技術を
利用して、エッチングダメージに起因する無効（リー
ク）電流低減を試みた。具体的には、ｐ側のリッジをド
ライエッチングで形成した後に、ドライエッチングで露
出した底面および凸形状のリッジ側面に酸化領域５８を
形成した。尚、ドライエッチングの際のｐ型層残し厚は
０．２mｍ程度に大きくした。また、酸化条件は、７５
０℃で１２時間の熱処理で酸素雰囲気中のドライ酸化と
した。選択酸化処理中では、ｐ型コンタクト層７４上は
絶縁膜を保護膜として堆積し、絶縁膜下のｐ型コンタク
ト層７４の酸化を防いでいる。尚、酸化条件の温度を９
５０℃から７５０℃程度に低温化したのは、活性層の成
長温度が８００℃程度であり、活性層の熱的劣化を防止
するためである。この酸化条件により、ドライエッチン
グで露出した底面および凸形状のリッジ側面に酸化領域
７８の厚さは各々０．１mｍ程度になった。このため、
ｐ型層残し厚は、ドライエッチングでは０．２mｍ程度
であるが、その後の酸化により０．１mｍ程度に減少す
ることができ、ドライエッチングを施した下部およびリ
ッジ側面へのエッチングダメージを緩和することが可能
になる。
【０１１２】第５の実施形態は、レーザ素子特性に以下
に述べる大きな特徴を有している。
に述べる大きな特徴を有している。
【０１１３】本実施形態により作製したレーザ素子３
は、電流注入により室温連続発振に到った。この際の閾
値電流およびスロープ効率は各々３０ｍＡ、１．２Ｗ／
Ａであり、レーザ素子２と比較して、エッチングダメー
ジに起因する無効（リーク）電流が低減され、閾値電流
が５ｍＡ程度低減できた。次に、室温で光出力３０ｍＷ
のＡＰＣ寿命試験を実施した。結果として、レーザ素子
３では、レーザ素子２と同様に、劣化率（動作電流の増
加率）は１時間当たり０．０３ｍＡ程度であり、１００
０時間以上の寿命時間を確認した。さらに、高温（６０
℃）状態でのＡＰＣ寿命試験（３０ｍＷ）も実施した。
結果として、室温時と同様に１０００時間以上の安定動
作が確認された。したがって、本実施形態により閾値電
流が低減でき、消費電力も低減できることで、高温およ
び高光出力動作においても長寿命化が可能なＧａＮ系レ
ーザを高歩留り且つ低コストで製造できることが確認で
きた。
は、電流注入により室温連続発振に到った。この際の閾
値電流およびスロープ効率は各々３０ｍＡ、１．２Ｗ／
Ａであり、レーザ素子２と比較して、エッチングダメー
ジに起因する無効（リーク）電流が低減され、閾値電流
が５ｍＡ程度低減できた。次に、室温で光出力３０ｍＷ
のＡＰＣ寿命試験を実施した。結果として、レーザ素子
３では、レーザ素子２と同様に、劣化率（動作電流の増
加率）は１時間当たり０．０３ｍＡ程度であり、１００
０時間以上の寿命時間を確認した。さらに、高温（６０
℃）状態でのＡＰＣ寿命試験（３０ｍＷ）も実施した。
結果として、室温時と同様に１０００時間以上の安定動
作が確認された。したがって、本実施形態により閾値電
流が低減でき、消費電力も低減できることで、高温およ
び高光出力動作においても長寿命化が可能なＧａＮ系レ
ーザを高歩留り且つ低コストで製造できることが確認で
きた。
【０１１４】尚、本実施形態では、ＰＥＣ法によるサフ
ァイア基板除去を、レーザ構造の結晶成長後に実施した
が、レーザ構造結晶成長前にサファイア基板を分離して
も何ら問題はない。
ァイア基板除去を、レーザ構造の結晶成長後に実施した
が、レーザ構造結晶成長前にサファイア基板を分離して
も何ら問題はない。
【０１１５】また、ＰＥＣ法によるサファイア基板除去
工程では、サファイア基板のウエハーサイズで実施する
必要はない。例えば、２ｃｍ角程度のレーザ構造結晶膜
が残るように、ドライエッチングでｐ型コンタクト層７
３からサファイア基板まで掘込み（トレンチ）を形成し
た後、ＰＥＣ法でサファイア基板を分離してもよい。こ
の工程によれば、サファイア基板分離時に発生するレー
ザ構造結晶膜の応力開放が大幅に低減できるため、応力
開放に伴うクラック等の発生が抑制され、製造歩留り向
上に寄与することになる。
工程では、サファイア基板のウエハーサイズで実施する
必要はない。例えば、２ｃｍ角程度のレーザ構造結晶膜
が残るように、ドライエッチングでｐ型コンタクト層７
３からサファイア基板まで掘込み（トレンチ）を形成し
た後、ＰＥＣ法でサファイア基板を分離してもよい。こ
の工程によれば、サファイア基板分離時に発生するレー
ザ構造結晶膜の応力開放が大幅に低減できるため、応力
開放に伴うクラック等の発生が抑制され、製造歩留り向
上に寄与することになる。
【０１１６】尚、本実施形態では、化合物半導体として
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
ＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎ
Ｓｅ等の他の化合物半導体においても適用可能である。
【０１１７】
【発明の効果】本発明に係る第１の半導体の製造方法
は、前記の目的を達成し、基板上に第１の化合物半導体
層を成長する工程と、前記第１の半導体層の上部に、基
板面方向に互いに間隔をおいて延びる複数の凸部を形成
する工程と、互いに隣接する前記凸部同士に挟まれてな
る凹部の底面を酸化する工程と、前記第１の半導体層上
に、酸化していない前記各凸部の頂面から第２の化合物
半導体層を成長する工程とを備えていることを特徴とす
る。前記第１の半導体層の酸化した領域は、前記第２の
半導体層を成長する際に、選択成長のマスクとなる。従
来の選択成長ではＳｉＯ２などの絶縁膜をマスクとして
おり、絶縁膜を構成する元素が不純物として、選択成長
する半導体層へ自然にドーピング（オートドーピング）
される課題があった。また、前記絶縁膜の形成には、絶
縁膜の選択的な除去など複雑且つ精度の高いプロセスが
必要であった。しかしながら、本発明による半導体の製
造方法では、半導体層自身を酸化させて選択成長マスク
とするため、絶縁膜のマスクレスとなり、上記オートド
ーピングの影響を極力抑制することが可能になる。さら
に、酸化により選択成長マスクを形成するため、複雑且
つ精度の高いプロセスが簡略化でき、高歩留り且つ生産
コスト低減が実現できる。
は、前記の目的を達成し、基板上に第１の化合物半導体
層を成長する工程と、前記第１の半導体層の上部に、基
板面方向に互いに間隔をおいて延びる複数の凸部を形成
する工程と、互いに隣接する前記凸部同士に挟まれてな
る凹部の底面を酸化する工程と、前記第１の半導体層上
に、酸化していない前記各凸部の頂面から第２の化合物
半導体層を成長する工程とを備えていることを特徴とす
る。前記第１の半導体層の酸化した領域は、前記第２の
半導体層を成長する際に、選択成長のマスクとなる。従
来の選択成長ではＳｉＯ２などの絶縁膜をマスクとして
おり、絶縁膜を構成する元素が不純物として、選択成長
する半導体層へ自然にドーピング（オートドーピング）
される課題があった。また、前記絶縁膜の形成には、絶
縁膜の選択的な除去など複雑且つ精度の高いプロセスが
必要であった。しかしながら、本発明による半導体の製
造方法では、半導体層自身を酸化させて選択成長マスク
とするため、絶縁膜のマスクレスとなり、上記オートド
ーピングの影響を極力抑制することが可能になる。さら
に、酸化により選択成長マスクを形成するため、複雑且
つ精度の高いプロセスが簡略化でき、高歩留り且つ生産
コスト低減が実現できる。
【０１１８】第２の半導体発光素子の製造方法は、前記
第１の半導体の製造方法において、前記第１の半導体層
の凸部側面も酸化することを特徴とする。前記第１の半
導体層の凸部側面も酸化することで、凸部側面からの前
記第２の半導体層の成長は抑制され、未酸化の凸部頂面
から選択的に成長が開始することになる。このため、凸
部形成時のダメージが残る凸部側面の影響を受けずに、
前記第２の半導体層が高結晶品質で選択成長できること
になり、高歩留り且つ低コスト化に大きく寄与する。
第１の半導体の製造方法において、前記第１の半導体層
の凸部側面も酸化することを特徴とする。前記第１の半
導体層の凸部側面も酸化することで、凸部側面からの前
記第２の半導体層の成長は抑制され、未酸化の凸部頂面
から選択的に成長が開始することになる。このため、凸
部形成時のダメージが残る凸部側面の影響を受けずに、
前記第２の半導体層が高結晶品質で選択成長できること
になり、高歩留り且つ低コスト化に大きく寄与する。
【０１１９】本発明に係る第３の半導体の製造方法は、
上記第１および第２の製造方法において、酸素が含まれ
る雰囲気中で加熱処理することで、前記第１の半導体層
が酸化する工程を備えていることを特徴とする。このよ
うな酸化方法は、最も一般的であるため、設備導入も容
易で、プロセスも比較的容易であるため、高歩留り且つ
低コスト化に大きく寄与する。
上記第１および第２の製造方法において、酸素が含まれ
る雰囲気中で加熱処理することで、前記第１の半導体層
が酸化する工程を備えていることを特徴とする。このよ
うな酸化方法は、最も一般的であるため、設備導入も容
易で、プロセスも比較的容易であるため、高歩留り且つ
低コスト化に大きく寄与する。
【０１２０】第４の半導体発光素子の製造方法は、前記
第１、２および第３の半導体の製造方法において、前記
第２の半導体層で転位密度の疎密が発生することを特徴
とする。前記第１の半導体層の凸部の酸化していない頂
面上に成長した前記第２の半導体層は、前記第１の半導
体層の結晶性を引継ぐ。このため、前記第１の半導体層
が高転位密度の場合には、前記第１の半導体層の凸部の
酸化していない頂面上に成長した前記第２の半導体層
は、高転位密度になる。一方、前記第１の半導体層の凸
部の酸化していない頂面から基板と水平方向に成長した
前記第２の半導体層は、酸化領域がマスクとなり、前記
第１の半導体層の結晶性を引継がないため、前記第１の
半導体層が高転位密度の場合でも、この領域においては
転位密度が低減する。また、基板と水平方向に成長した
前記第２の半導体層は、隣接する凸部から同様に成長し
た第２の半導体層と、前記第１の半導体層の凹部の中央
部で合体することになる。この合体領域では、必然的に
転位密度は高くなる。以上のように、前記第２の半導体
層では転位密度の疎密が発生するが、転位密度の低い領
域に発光素子の活性層を配置することにより、発光素子
の信頼性および歩留りが著しく向上する。
第１、２および第３の半導体の製造方法において、前記
第２の半導体層で転位密度の疎密が発生することを特徴
とする。前記第１の半導体層の凸部の酸化していない頂
面上に成長した前記第２の半導体層は、前記第１の半導
体層の結晶性を引継ぐ。このため、前記第１の半導体層
が高転位密度の場合には、前記第１の半導体層の凸部の
酸化していない頂面上に成長した前記第２の半導体層
は、高転位密度になる。一方、前記第１の半導体層の凸
部の酸化していない頂面から基板と水平方向に成長した
前記第２の半導体層は、酸化領域がマスクとなり、前記
第１の半導体層の結晶性を引継がないため、前記第１の
半導体層が高転位密度の場合でも、この領域においては
転位密度が低減する。また、基板と水平方向に成長した
前記第２の半導体層は、隣接する凸部から同様に成長し
た第２の半導体層と、前記第１の半導体層の凹部の中央
部で合体することになる。この合体領域では、必然的に
転位密度は高くなる。以上のように、前記第２の半導体
層では転位密度の疎密が発生するが、転位密度の低い領
域に発光素子の活性層を配置することにより、発光素子
の信頼性および歩留りが著しく向上する。
【０１２１】本発明に係る第５の半導体の製造方法は、
前記第４の製造方法において、前記第１の半導体層が酸
化した領域上で、前記第２の半導体層の転位密度が低減
することを特徴とする。前記第１の半導体層の凸部の酸
化していない頂面から基板と水平方向に成長した前記第
２の半導体層は、酸化領域がマスクとなり、前記第１の
半導体層の結晶性を引継がないため、前記第１の半導体
層が高転位密度の場合でも、この領域においては転位密
度が低減する。この低転位密度領域に発光素子の活性層
を配置することにより、発光素子の信頼性および歩留り
が著しく向上する。
前記第４の製造方法において、前記第１の半導体層が酸
化した領域上で、前記第２の半導体層の転位密度が低減
することを特徴とする。前記第１の半導体層の凸部の酸
化していない頂面から基板と水平方向に成長した前記第
２の半導体層は、酸化領域がマスクとなり、前記第１の
半導体層の結晶性を引継がないため、前記第１の半導体
層が高転位密度の場合でも、この領域においては転位密
度が低減する。この低転位密度領域に発光素子の活性層
を配置することにより、発光素子の信頼性および歩留り
が著しく向上する。
【０１２２】第６の半導体の製造方法は、前記第５の製
造方法において、前記第２の半導体層の転位密度が低減
した領域内に、化合物半導体発光素子の活性層を形成す
ることを特徴とする。低転位密度領域に発光素子の活性
層を形成することにより、非発光再結合が低減し、活性
層の発光効率が格段に向上するため、発光素子の信頼性
等の特性が向上し、高歩留り且つ低コスト化が実現でき
る。
造方法において、前記第２の半導体層の転位密度が低減
した領域内に、化合物半導体発光素子の活性層を形成す
ることを特徴とする。低転位密度領域に発光素子の活性
層を形成することにより、非発光再結合が低減し、活性
層の発光効率が格段に向上するため、発光素子の信頼性
等の特性が向上し、高歩留り且つ低コスト化が実現でき
る。
【０１２３】本発明に係る第７の半導体の製造方法は、
基板上に化合物半導体を成長する工程と、該半導体層を
部分的に酸化して電流注入を抑制することを特徴とす
る。化合物半導体層の酸化された領域は、高抵抗化する
ため電流が流れにくい。このため、酸化領域を選択する
ことにより、電流非注入構造および電流狭窄構造を作製
することができる。
基板上に化合物半導体を成長する工程と、該半導体層を
部分的に酸化して電流注入を抑制することを特徴とす
る。化合物半導体層の酸化された領域は、高抵抗化する
ため電流が流れにくい。このため、酸化領域を選択する
ことにより、電流非注入構造および電流狭窄構造を作製
することができる。
【０１２４】第８の半導体の製造方法は、前記第７の製
造方法において、化合物半導体を部分的にエッチングす
る工程と、該エッチングした箇所を酸化することを特徴
とする半導体の製造方法。ウエットエッチングおよびド
ライエッチングされた化合物半導体層は、エッチングダ
メージを受けるため、点欠陥発生等の結晶性劣化を招
く。このエッチングダメージは、ドライエッチングで問
題になることが多い。しかしながら、エッチング箇所を
選択的に酸化することにより、エッチングダメージを受
けた半導体層を酸化して、高抵抗化することができる。
これにより、エッチングダメージを受けた半導体層で
の、点欠陥等に起因する無効（リーク）電流を抑制し
て、半導体素子の高歩留り化に寄与できる。
造方法において、化合物半導体を部分的にエッチングす
る工程と、該エッチングした箇所を酸化することを特徴
とする半導体の製造方法。ウエットエッチングおよびド
ライエッチングされた化合物半導体層は、エッチングダ
メージを受けるため、点欠陥発生等の結晶性劣化を招
く。このエッチングダメージは、ドライエッチングで問
題になることが多い。しかしながら、エッチング箇所を
選択的に酸化することにより、エッチングダメージを受
けた半導体層を酸化して、高抵抗化することができる。
これにより、エッチングダメージを受けた半導体層で
の、点欠陥等に起因する無効（リーク）電流を抑制し
て、半導体素子の高歩留り化に寄与できる。
【０１２５】本発明に係る第９の半導体の製造方法は、
基板上に第３の化合物半導体層を成長する工程と、前記
第３の半導体層の上に、前記第３の半導体層よりも小さ
なバンドギャップエネルギーを有する第４の化合物半導
体を成長する工程と、前記第４の半導体層の上に、前記
第４の半導体層よりも大きなバンドギャップエネルギー
を有する第５の化合物半導体を成長する工程と、前記第
４の半導体層を選択的に除去する工程とを備えているこ
とを特徴とする。バンドギャップエネルギー差を利用し
て、バンドギャップエネルギーの小さな前記第４の半導
体層を選択的に除去することができれば、基板もしくは
前記第３の半導体層と、前記第５の半導体層を空間的に
分離することができるため、前記第５の半導体層は基板
もしくは前記第３の半導体層から受ける熱膨張係数差に
依存する熱応力を緩和することができ、ストレスフリー
且つクラックフリーの基板として使用することが可能に
なる。また、前記第５の半導体層にｐ型もしくはｎ型の
不純物をドーピングすることにより、前記基板に電気伝
導を持たせることも可能になる。
基板上に第３の化合物半導体層を成長する工程と、前記
第３の半導体層の上に、前記第３の半導体層よりも小さ
なバンドギャップエネルギーを有する第４の化合物半導
体を成長する工程と、前記第４の半導体層の上に、前記
第４の半導体層よりも大きなバンドギャップエネルギー
を有する第５の化合物半導体を成長する工程と、前記第
４の半導体層を選択的に除去する工程とを備えているこ
とを特徴とする。バンドギャップエネルギー差を利用し
て、バンドギャップエネルギーの小さな前記第４の半導
体層を選択的に除去することができれば、基板もしくは
前記第３の半導体層と、前記第５の半導体層を空間的に
分離することができるため、前記第５の半導体層は基板
もしくは前記第３の半導体層から受ける熱膨張係数差に
依存する熱応力を緩和することができ、ストレスフリー
且つクラックフリーの基板として使用することが可能に
なる。また、前記第５の半導体層にｐ型もしくはｎ型の
不純物をドーピングすることにより、前記基板に電気伝
導を持たせることも可能になる。
【０１２６】第１０の半導体の製造方法は、前記第９の
製造方法の前記第３、第４および第５の半導体層が、前
記第１の製造方法に記載の前記第１の半導体層を構成す
ることを特徴とする。前記第１の製造方法において凹凸
が形成された前記第１の半導体層が、複数の半導体層で
構成されることにより、凸部の側面に複数の半導体層を
露出させることが可能になる。ここで、例えば、凸部の
側面が露出した半導体層中にバンドギャップエネルギー
の小さな前記第４の半導体層が含まれる場合、前記第４
の半導体層を選択的に除去する際に除去面積が低減でき
ることにより、選択的除去が容易化する。前記第４の半
導体層を選択的に除去することにより、基板もしくは前
記第３の半導体層と、前記第５の半導体層を空間的に分
離することができるため、前記第５の半導体層は基板も
しくは前記第３の半導体層から受ける熱膨張係数差に依
存する熱応力を緩和することができ、ストレスフリー且
つクラックフリーの基板として使用することが可能にな
る。また、前記第５の半導体層にｐ型もしくはｎ型の不
純物をドーピングすることにより、前記基板に電気伝導
を持たせることも可能になる。
製造方法の前記第３、第４および第５の半導体層が、前
記第１の製造方法に記載の前記第１の半導体層を構成す
ることを特徴とする。前記第１の製造方法において凹凸
が形成された前記第１の半導体層が、複数の半導体層で
構成されることにより、凸部の側面に複数の半導体層を
露出させることが可能になる。ここで、例えば、凸部の
側面が露出した半導体層中にバンドギャップエネルギー
の小さな前記第４の半導体層が含まれる場合、前記第４
の半導体層を選択的に除去する際に除去面積が低減でき
ることにより、選択的除去が容易化する。前記第４の半
導体層を選択的に除去することにより、基板もしくは前
記第３の半導体層と、前記第５の半導体層を空間的に分
離することができるため、前記第５の半導体層は基板も
しくは前記第３の半導体層から受ける熱膨張係数差に依
存する熱応力を緩和することができ、ストレスフリー且
つクラックフリーの基板として使用することが可能にな
る。また、前記第５の半導体層にｐ型もしくはｎ型の不
純物をドーピングすることにより、前記基板に電気伝導
を持たせることも可能になる。
【０１２７】本発明に係る第１１の半導体の製造方法
は、上記第１０の製造方法において、互いに隣接する前
記凸部同士に挟まれてなる凹部の底面が前記第３および
第４の半導体層であることを特徴とする。前記第１の製
造方法において凹凸が形成された前記第１の半導体層
が、複数の半導体層で構成されることにより、凸部の側
面に複数の半導体層を露出させることが可能になる。凸
部の側面が露出した半導体層中で、バンドギャップエネ
ルギーの小さな前記第４の半導体層が含まれる場合、前
記第４の半導体層を選択的に除去する際に除去面積が低
減できることにより、選択的除去が容易化する。また、
露出して現れた凹部の底面が前記第４の半導体層である
場合、前記第４の半導体層を選択的に除去する際に前記
第５の半導体層とは部分的にしか接していないために、
基板もしくは前記第３の半導体層と、前記第５の半導体
層を空間的に分離することが容易になる。このような選
択除去により、前記第５の半導体層は基板もしくは前記
第３の半導体層から受ける熱膨張係数差に依存する熱応
力を緩和することができ、ストレスフリー且つクラック
フリーの基板として使用することが可能になる。また、
前記第５の半導体層にｐ型もしくはｎ型の不純物をドー
ピングすることにより、前記基板に電気伝導を持たせる
ことも可能になる。
は、上記第１０の製造方法において、互いに隣接する前
記凸部同士に挟まれてなる凹部の底面が前記第３および
第４の半導体層であることを特徴とする。前記第１の製
造方法において凹凸が形成された前記第１の半導体層
が、複数の半導体層で構成されることにより、凸部の側
面に複数の半導体層を露出させることが可能になる。凸
部の側面が露出した半導体層中で、バンドギャップエネ
ルギーの小さな前記第４の半導体層が含まれる場合、前
記第４の半導体層を選択的に除去する際に除去面積が低
減できることにより、選択的除去が容易化する。また、
露出して現れた凹部の底面が前記第４の半導体層である
場合、前記第４の半導体層を選択的に除去する際に前記
第５の半導体層とは部分的にしか接していないために、
基板もしくは前記第３の半導体層と、前記第５の半導体
層を空間的に分離することが容易になる。このような選
択除去により、前記第５の半導体層は基板もしくは前記
第３の半導体層から受ける熱膨張係数差に依存する熱応
力を緩和することができ、ストレスフリー且つクラック
フリーの基板として使用することが可能になる。また、
前記第５の半導体層にｐ型もしくはｎ型の不純物をドー
ピングすることにより、前記基板に電気伝導を持たせる
ことも可能になる。
【０１２８】第１２の半導体の製造方法は、前記第９、
１０および第１１の製造方法において、ウエットエッチ
ングによって前記第４の半導体層を除去することを特徴
とする。バンドギャップエネルギーの小さな前記第４の
半導体層のエッチングレートが、基板および前記第１、
２、３および第５の半導体層よりも速いエッチング溶液
を用いることにより、前記第４の半導体層のみを選択的
に除去することが可能になり、前記第５の半導体層をス
トレスフリー且つクラックフリーの基板として容易に分
離できる。
１０および第１１の製造方法において、ウエットエッチ
ングによって前記第４の半導体層を除去することを特徴
とする。バンドギャップエネルギーの小さな前記第４の
半導体層のエッチングレートが、基板および前記第１、
２、３および第５の半導体層よりも速いエッチング溶液
を用いることにより、前記第４の半導体層のみを選択的
に除去することが可能になり、前記第５の半導体層をス
トレスフリー且つクラックフリーの基板として容易に分
離できる。
【０１２９】本発明に係る第１３の半導体の製造方法
は、前記第１２の製造方法において、ウエットエッチン
グ溶液が前記第４の半導体層に浸透しやすいように、前
記第５の半導体層の主面から前記第３および第４の半導
体層が露出するまで、ウエハー内にエッチング領域を設
ける工程を備えていることを特徴とする。凹凸が形成さ
れた前記第４の半導体層上に前記第５の半導体層を平坦
化するまで成長した場合、前記第４と第５の半導体層と
の間には、結晶成長方向に空間（隙間）が形成される
が、ウエハーの端面以外では前記第４の半導体層が大気
中に露出している箇所はない。この状態で、ウエットエ
ッチングを実施すると、エッチング溶液がウエハーの端
面から毛細管現象によりウエハー内部に浸透してウエッ
トエッチングが進行することになる。しかしながら、よ
り効率的なエッチングを考慮した場合、前記第５の半導
体層の主面から前記第３および第４の半導体層が露出す
るまで、ウエハー内にエッチング領域を設けることが重
要になる。この場合、設けられたエッチング領域からも
エッチング溶液が浸透するために、前記第４の半導体層
の選択的除去が短時間で均一性よく実施できることにな
る。さらに、エッチング領域を設けることにより、前記
第５の半導体層の熱的応力をより緩和することが可能に
なり、前記第５の半導体層の分離をクラックフリーで容
易化でき、歩留りおよび低コスト化に寄与する。
は、前記第１２の製造方法において、ウエットエッチン
グ溶液が前記第４の半導体層に浸透しやすいように、前
記第５の半導体層の主面から前記第３および第４の半導
体層が露出するまで、ウエハー内にエッチング領域を設
ける工程を備えていることを特徴とする。凹凸が形成さ
れた前記第４の半導体層上に前記第５の半導体層を平坦
化するまで成長した場合、前記第４と第５の半導体層と
の間には、結晶成長方向に空間（隙間）が形成される
が、ウエハーの端面以外では前記第４の半導体層が大気
中に露出している箇所はない。この状態で、ウエットエ
ッチングを実施すると、エッチング溶液がウエハーの端
面から毛細管現象によりウエハー内部に浸透してウエッ
トエッチングが進行することになる。しかしながら、よ
り効率的なエッチングを考慮した場合、前記第５の半導
体層の主面から前記第３および第４の半導体層が露出す
るまで、ウエハー内にエッチング領域を設けることが重
要になる。この場合、設けられたエッチング領域からも
エッチング溶液が浸透するために、前記第４の半導体層
の選択的除去が短時間で均一性よく実施できることにな
る。さらに、エッチング領域を設けることにより、前記
第５の半導体層の熱的応力をより緩和することが可能に
なり、前記第５の半導体層の分離をクラックフリーで容
易化でき、歩留りおよび低コスト化に寄与する。
【０１３０】第１４の半導体の製造方法は、前記第１２
および第１３の製造方法において、光を照射しながら前
記第４の半導体層を除去することを特徴とする。半導体
のバンドギャップエネルギーよりもエネルギーの大きな
光を半導体に照射することにより、半導体が照射光を吸
収して電子と正孔を生成することができる。生成された
電子もしくは正孔を利用することで、電気化学的に半導
体層をエッチングすることが可能である。本製造方法で
は、前記第４の半導体層を電気化学的にエッチング除去
することで、前記第５の半導体層を分離して、ストレス
フリー且つクラックフリーの基板を容易に得ることがで
きる。
および第１３の製造方法において、光を照射しながら前
記第４の半導体層を除去することを特徴とする。半導体
のバンドギャップエネルギーよりもエネルギーの大きな
光を半導体に照射することにより、半導体が照射光を吸
収して電子と正孔を生成することができる。生成された
電子もしくは正孔を利用することで、電気化学的に半導
体層をエッチングすることが可能である。本製造方法で
は、前記第４の半導体層を電気化学的にエッチング除去
することで、前記第５の半導体層を分離して、ストレス
フリー且つクラックフリーの基板を容易に得ることがで
きる。
【０１３１】本発明に係る第１５の半導体の製造方法
は、前記第１４の製造方法において、照射する光のエネ
ルギーが、前記第４の半導体層のバンドギャップエネル
ギーよりも大きいことを特徴とする。前記第４の半導体
層のバンドギャップエネルギーよりも大きなエネルギー
を有する光を照射することにより、前記第４の半導体層
中に電子と正孔を生成することができる。この電子およ
び正孔を利用した電気化学エッチングにより、前記第４
の半導体層をエッチング除去することが可能になる。
は、前記第１４の製造方法において、照射する光のエネ
ルギーが、前記第４の半導体層のバンドギャップエネル
ギーよりも大きいことを特徴とする。前記第４の半導体
層のバンドギャップエネルギーよりも大きなエネルギー
を有する光を照射することにより、前記第４の半導体層
中に電子と正孔を生成することができる。この電子およ
び正孔を利用した電気化学エッチングにより、前記第４
の半導体層をエッチング除去することが可能になる。
【０１３２】第１６の半導体の製造方法は、前記第１５
の製造方法において、照射する光のエネルギーが、前記
第３および第５の半導体層のバンドギャップエネルギー
よりも小さいことを特徴とする。前記第３および第５の
半導体層のバンドギャップエネルギーよりも小さいエネ
ルギーを有する光を照射した場合、前記第３および第５
の半導体層では光の吸収はなく、そのため電子および正
孔は生成されない。一方、前記第４の半導体層では照射
光は吸収され、電子および正孔が生成される。且つ、前
記第４の半導体層は、前記第３の半導体層と前記第５の
半導体層の中間に位置するため、前記第４の半導体層で
生成された電子および正孔は効率よく前記第４の半導体
層中に閉込められることになる。このため、電気化学エ
ッチングを実施した場合には、前記第４の半導体層が選
択的にエッチング除去され、前記第５の半導体層の分離
が容易になる。
の製造方法において、照射する光のエネルギーが、前記
第３および第５の半導体層のバンドギャップエネルギー
よりも小さいことを特徴とする。前記第３および第５の
半導体層のバンドギャップエネルギーよりも小さいエネ
ルギーを有する光を照射した場合、前記第３および第５
の半導体層では光の吸収はなく、そのため電子および正
孔は生成されない。一方、前記第４の半導体層では照射
光は吸収され、電子および正孔が生成される。且つ、前
記第４の半導体層は、前記第３の半導体層と前記第５の
半導体層の中間に位置するため、前記第４の半導体層で
生成された電子および正孔は効率よく前記第４の半導体
層中に閉込められることになる。このため、電気化学エ
ッチングを実施した場合には、前記第４の半導体層が選
択的にエッチング除去され、前記第５の半導体層の分離
が容易になる。
【０１３３】本発明に係る第１７の半導体の製造方法
は、前記第９、１０、１１、１２、１３、１４、１５お
よび第１６の製造方法において、前記第４の半導体層が
少なくともインジウム原子を含むことを特徴とする。前
記第４の半導体層が少なくともインジウム原子を含む構
成にすることにより、前記第４の半導体層のバンドギャ
ップエネルギーを小さくすることができるため、前記第
４の半導体層の選択的除去を容易化できる。
は、前記第９、１０、１１、１２、１３、１４、１５お
よび第１６の製造方法において、前記第４の半導体層が
少なくともインジウム原子を含むことを特徴とする。前
記第４の半導体層が少なくともインジウム原子を含む構
成にすることにより、前記第４の半導体層のバンドギャ
ップエネルギーを小さくすることができるため、前記第
４の半導体層の選択的除去を容易化できる。
【０１３４】第１８の半導体の製造方法は、前記第９、
１０、１１、１２、１３、１４、１５、１６および第１
７の製造方法において、前記第５の半導体層を保持する
基板に貼付ける工程を備えることを特徴とする。前記第
４の半導体層を選択的除去した場合、前記第５の半導体
層を分離することができる。ただし、前記第５の半導体
層は結晶成長で選られた半導体層であるため、一般的な
基板程度に膜厚を厚くすることが困難な場合が多い。こ
のため、前記第４の半導体層を選択除去する前に、前記
第５の半導体層を保持する基板に貼付けることにより、
前記第４の半導体層を除去した後の前記第５の半導体層
のハンドリングが容易になる。
１０、１１、１２、１３、１４、１５、１６および第１
７の製造方法において、前記第５の半導体層を保持する
基板に貼付ける工程を備えることを特徴とする。前記第
４の半導体層を選択的除去した場合、前記第５の半導体
層を分離することができる。ただし、前記第５の半導体
層は結晶成長で選られた半導体層であるため、一般的な
基板程度に膜厚を厚くすることが困難な場合が多い。こ
のため、前記第４の半導体層を選択除去する前に、前記
第５の半導体層を保持する基板に貼付けることにより、
前記第４の半導体層を除去した後の前記第５の半導体層
のハンドリングが容易になる。
【０１３５】本発明に係る第１９の半導体の製造方法
は、前記第９、１０、１１、１２、１３、１４、１５、
１６、１７および第１８の製造方法において、前記第５
の半導体層が基板として使用できることを特徴とする。
例えば、従来のようにサファイア基板上にＧａＮ系半導
体層を成長した場合、本製造方法によれば、前記第５の
半導体層がＧａＮ系半導体であるので、このＧａＮ系半
導体をＧａＮ系基板としてサファイア基板から分離使用
できることになる。ＧａＮ系基板はサファイア基板と異
なり、電気伝導が可能であり、また放熱性およびへき開
性にも優れるため、ＧａＮ系発光素子および電子デバイ
ス用の基板として非常に利用価値があり、デバイスの歩
留り向上および低コスト化にも大きく寄与する。
は、前記第９、１０、１１、１２、１３、１４、１５、
１６、１７および第１８の製造方法において、前記第５
の半導体層が基板として使用できることを特徴とする。
例えば、従来のようにサファイア基板上にＧａＮ系半導
体層を成長した場合、本製造方法によれば、前記第５の
半導体層がＧａＮ系半導体であるので、このＧａＮ系半
導体をＧａＮ系基板としてサファイア基板から分離使用
できることになる。ＧａＮ系基板はサファイア基板と異
なり、電気伝導が可能であり、また放熱性およびへき開
性にも優れるため、ＧａＮ系発光素子および電子デバイ
ス用の基板として非常に利用価値があり、デバイスの歩
留り向上および低コスト化にも大きく寄与する。
【０１３６】第２０の半導体の製造方法は、前記第９、
１０、１１、１２、１３、１４、１５、１６、１７、１
８および第１９の製造方法において、前記第４の半導体
層を除去する際に、前記第５の半導体層に応力開放によ
るクラック等の欠陥が発生しないように、前記第５の半
導体層をウエハー内で分割する工程を備えていることを
特徴とする。前記第４の半導体層を選択除去する前に、
前記第５の半導体層をウエハー内で分割することによ
り、前記第４の半導体層を除去した際に前記第５の半導
体層内で発生する応力変化を大幅に緩和することがで
き、ストレスフリー且つクラックフリーの基板として前
記第５の半導体層を使用できることになる。
１０、１１、１２、１３、１４、１５、１６、１７、１
８および第１９の製造方法において、前記第４の半導体
層を除去する際に、前記第５の半導体層に応力開放によ
るクラック等の欠陥が発生しないように、前記第５の半
導体層をウエハー内で分割する工程を備えていることを
特徴とする。前記第４の半導体層を選択除去する前に、
前記第５の半導体層をウエハー内で分割することによ
り、前記第４の半導体層を除去した際に前記第５の半導
体層内で発生する応力変化を大幅に緩和することがで
き、ストレスフリー且つクラックフリーの基板として前
記第５の半導体層を使用できることになる。
【０１３７】本発明に係る第２１の半導体の製造方法
は、前記第１、２、３、４、５、６、７、８、９、１
０、１１、１２、１３、１４、１５、１６、１７、１
８、１９および第２０の製造方法において、前記化合物
半導体層が窒化物系III−Ｖ族化合物半導体であること
を特徴とする。従来のようにサファイア基板上にＧａＮ
系半導体層を成長した場合、本製造方法によれば、前記
第５の半導体層がＧａＮ系半導体であるので、このＧａ
Ｎ系半導体をＧａＮ系基板としてサファイア基板から分
離使用できることになる。ＧａＮ系基板はサファイア基
板と異なり、電気伝導が可能であり、また放熱性および
へき開性にも優れるため、ＧａＮ系発光素子および電子
デバイス用の基板として非常に利用価値があり、デバイ
スの歩留り向上および低コスト化にも大きく寄与する。
は、前記第１、２、３、４、５、６、７、８、９、１
０、１１、１２、１３、１４、１５、１６、１７、１
８、１９および第２０の製造方法において、前記化合物
半導体層が窒化物系III−Ｖ族化合物半導体であること
を特徴とする。従来のようにサファイア基板上にＧａＮ
系半導体層を成長した場合、本製造方法によれば、前記
第５の半導体層がＧａＮ系半導体であるので、このＧａ
Ｎ系半導体をＧａＮ系基板としてサファイア基板から分
離使用できることになる。ＧａＮ系基板はサファイア基
板と異なり、電気伝導が可能であり、また放熱性および
へき開性にも優れるため、ＧａＮ系発光素子および電子
デバイス用の基板として非常に利用価値があり、デバイ
スの歩留り向上および低コスト化にも大きく寄与する。
【図１】本発明の第１の実施形態に係るＧａＮ膜の構成
断面図
断面図
【図２】本発明の第１の実施形態に係る多結晶（ポリ）
状ＧａＮの構成断面図
状ＧａＮの構成断面図
【図３】本発明の第１の実施形態の比較例１に係るＧａ
Ｎ膜の構成断面図
Ｎ膜の構成断面図
【図４】本発明の第１の実施形態の比較例２に係るＧａ
Ｎ膜の酸化領域膜厚の酸化時間依存性を示す図
Ｎ膜の酸化領域膜厚の酸化時間依存性を示す図
【図５】本発明の第１の実施形態の比較例２に係るＧａ
Ｎ膜の選択成長開始領域の酸化時間依存性を示す図
Ｎ膜の選択成長開始領域の酸化時間依存性を示す図
【図６】本発明の第１の実施形態の比較例２に係るＧａ
Ｎ膜の低転位領域での転位密度の酸化時間依存性を示す
図
Ｎ膜の低転位領域での転位密度の酸化時間依存性を示す
図
【図７】本発明の第２の実施形態に係るＧａＮ系半導体
レーザ（レーザ素子１）の構成断面図
レーザ（レーザ素子１）の構成断面図
【図８】本発明の第２の実施形態に係るＧａＮ系半導体
レーザ（レーザ素子１）の活性層付近の構成断面図
レーザ（レーザ素子１）の活性層付近の構成断面図
【図９】本発明の第２の実施形態に係るＧａＮ系半導体
レーザ（レーザ素子１）のプロセス終了後の構成断面図
レーザ（レーザ素子１）のプロセス終了後の構成断面図
【図１０】本発明の第２の実施形態に係るＧａＮ系半導
体レーザ（レーザ素子１）の電流−光出力特性を示す図
体レーザ（レーザ素子１）の電流−光出力特性を示す図
【図１１】本発明の第２の実施形態に係るＧａＮ系半導
体レーザ（レーザ素子１）の３０ｍＷの室温ＡＰＣ寿命
試験の結果を示す図
体レーザ（レーザ素子１）の３０ｍＷの室温ＡＰＣ寿命
試験の結果を示す図
【図１２】本発明の第３の実施形態に係るＧａＮ系半導
体の構成断面図
体の構成断面図
【図１３】本発明の第３の実施形態に係るＧａＮ系半導
体とサファイア基板の分離を示す構成断面図
体とサファイア基板の分離を示す構成断面図
【図１４】本発明の第４の実施形態に係るＧａＮ系半導
体レーザ（レーザ素子２）の構成断面図
体レーザ（レーザ素子２）の構成断面図
【図１５】本発明の第４の実施形態に係るＧａＮ系半導
体レーザ（レーザ素子２）のプロセス終了後の構成断面
図
体レーザ（レーザ素子２）のプロセス終了後の構成断面
図
【図１６】本発明の第５の実施形態に係るＧａＮ系半導
体レーザ（レーザ素子３）の構成断面図
体レーザ（レーザ素子３）の構成断面図
１１ サファイア基板
１２ ＧａＮ層
１３ ＳｉＯ2膜
１４ レジスト膜
１５ 酸化領域
１６ ＧａＮ層
１７ 隙間（空間）
１８ 多結晶（ポリ）状ＧａＮ
２１ サファイア基板
２２ ＧａＮ層
２３ ＳｉＯ2膜
２４ レジスト膜
２５ 酸化領域
２６ ＧａＮ層
２７ ｎ型ＧａＮコンタクト層
２８ ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
２９ ｎ型ＧａＮ光ガイド層
３０ 第１ＧａＮバリア層
３１ 第１Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
３２ 第２ＧａＮバリア層
３３ 第２Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
３４ 第３ＧａＮバリア層
３５ 第３Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
３６ ｐ型 Ａｌ0.18Ｇａ0.82Ｎキャップ層
３７ ｐ型 ＧａＮ光ガイド層
３８ ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
３９ ｐ型ＧａＮコンタクト層
４０ ＳｉＯ2膜
４１ ｎ側電極
４２ ｐ側電極
５１ サファイア基板
５２ ＧａＮ層
５３ Ｉｎ0.05Ｇａ0.95Ｎ層
５４ ＧａＮキャップ層
５５ ＳｉＯ2膜
５６ レジスト膜
５７ 酸化領域
５８ ＧａＮ層
５９ ＧａＮ層側電極
６０ 保持基板側電極
６１ 保持基板
６２ ｎ型ＧａＮコンタクト層
６３ ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
６４ ｎ型ＧａＮ光ガイド層
６５ 第１ＧａＮバリア層
６６ 第１Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
６７ 第２ＧａＮバリア層
６８ 第２Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
６９ 第３ＧａＮバリア層
７０ 第３Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
７１ ｐ型 Ａｌ0.18Ｇａ0.82Ｎキャップ層
７２ ｐ型 ＧａＮ光ガイド層
７３ ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
７４ ｐ型ＧａＮコンタクト層
７５ ＳｉＯ2膜
７６ ｎ側電極
７７ ｐ側電極
７８ 酸化領域
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山田 篤志
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F045 AA04 AB14 AB31 AC08 BB06
CA12 DA67 DB02
5F073 AA74 AA83 BA06 CA07 CB02
CB05 DA05 DA07 DA23 DA24
DA32 DA33 EA24 EA28 EA29
FA15 FA22
Claims (21)
- 【請求項１】 基板上に第１の化合物半導体層を成長す
る工程と、前記第１の化合物半導体層の上部に、基板面
方向に互いに間隔をおいて延びる複数の凸部を形成する
工程と、互いに隣接する前記凸部同士に挟まれてなる凹
部の底面を酸化する工程と、前記第１の化合物半導体層
上に、酸化していない前記各凸部の頂面から第２の化合
物半導体層を成長する工程とを備えていることを特徴と
する半導体の製造方法。 - 【請求項２】 前記第１の化合物半導体層の凸部側面も
酸化することを特徴とする請求項１に記載の半導体の製
造方法。 - 【請求項３】 酸素が含まれる雰囲気中で加熱処理する
ことで、前記第１の化合物半導体層が酸化する工程を備
えていることを特徴とする請求項１または２に記載の半
導体の製造方法。 - 【請求項４】 前記第２の化合物半導体層で転位密度の
疎密が発生することを特徴とする請求項１〜３のいずれ
かに記載の半導体の製造方法。 - 【請求項５】 前記第１の化合物半導体層が酸化した領
域上で、前記第２の化合物半導体層の転位密度が低減す
ることを特徴とする請求項４に記載の半導体の製造方
法。 - 【請求項６】 前記第２の化合物半導体層の転位密度が
低減した領域内に、化合物半導体発光素子の活性層を形
成することを特徴とする請求項５に記載の半導体の製造
方法。 - 【請求項７】 基板上に化合物半導体を成長する工程
と、前記化合物半導体層を部分的に酸化して電流注入を
抑制することを特徴とする半導体の製造方法。 - 【請求項８】 化合物半導体を部分的にエッチングする
工程と、該エッチングした箇所を酸化することを特徴と
する請求項７に記載の半導体の製造方法。 - 【請求項９】 基板上に第３の化合物半導体層を成長す
る工程と、前記第３の化合物半導体層の上に、前記第３
の化合物半導体層よりも小さなバンドギャップエネルギ
ーを有する第４の化合物半導体を成長する工程と、前記
第４の化合物半導体層の上に、前記第４の化合物半導体
層よりも大きなバンドギャップエネルギーを有する第５
の化合物半導体を成長する工程と、前記第４の化合物半
導体層を選択的に除去する工程とを備えていることを特
徴とする半導体の製造方法。 - 【請求項１０】 基板上に第１の化合物半導体層を成長
する工程と、前記第１の化合物半導体層の上部に、基板
面方向に互いに間隔をおいて延びる複数の凸部を形成す
る工程と、互いに隣接する前記凸部同士に挟まれてなる
凹部の底面を酸化する工程と、前記第１の化合物半導体
層上に、酸化していない前記各凸部の頂面から第２の化
合物半導体層を成長する工程とを備えていることを特徴
とする半導体の製造方法であって、前記第１の化合物半
導体層が、前記第３、第４および第５の化合物半導体層
の少なくともいずれかであることを特徴とする請求項９
に記載の半導体の製造方法。 - 【請求項１１】 互いに隣接する前記凸部同士に挟まれ
てなる凹部の底面が前記第３および第４の半導体層であ
ることを特徴とする請求項１０に記載の半導体の製造方
法。 - 【請求項１２】 請求項９、１０および請求項１１にお
いて、ウエットエッチングによって前記第４の半導体層
を除去することを特徴とする半導体の製造方法。 - 【請求項１３】 請求項１２において、ウエットエッチ
ング溶液が前記第４の半導体層に浸透しやすいように、
前記第５の半導体層の主面から前記第３および第４の半
導体層が露出するまで、ウエハー内にエッチング領域を
設ける工程を備えていることを特徴とする半導体の製造
方法。 - 【請求項１４】 請求項１２または請求項１３におい
て、光を照射しながら前記第４の半導体層を除去するこ
とを特徴とする半導体の製造方法。 - 【請求項１５】 請求項１４において、照射する光のエ
ネルギーが、前記第４の半導体層のバンドギャップエネ
ルギーよりも大きいことを特徴とする半導体の製造方
法。 - 【請求項１６】 請求項１５において、照射する光のエ
ネルギーが、前記第３および第５の半導体層のバンドギ
ャップエネルギーよりも小さいことを特徴とする半導体
の製造方法。 - 【請求項１７】 請求項９から１６のいずれかにおい
て、前記第４の半導体層が少なくともインジウム原子を
含むことを特徴とする半導体の製造方法。 - 【請求項１８】 請求項９から１７のいずれかにおい
て、前記第５の半導体層を保持する基板に貼付ける工程
を備えることを特徴とする半導体の製造方法。 - 【請求項１９】 請求項９から１８のいずれかにおい
て、前記第５の半導体層が基板として使用できることを
特徴とする半導体の製造方法。 - 【請求項２０】 請求項９から１９のいずれかにおい
て、前記第４の半導体層を除去する際に、前記第５の半
導体層に応力開放によるクラック等の欠陥が発生しない
ように、前記第５の半導体層をウエハー内で分割する工
程を備えていることを特徴とする半導体の製造方法。 - 【請求項２１】 請求項１から２０のいずれかにおい
て、前記化合物半導体層が窒化物系III−Ｖ族化合物半
導体であることを特徴とする半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104826A JP4250904B2 (ja) | 2002-04-08 | 2002-04-08 | 半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104826A JP4250904B2 (ja) | 2002-04-08 | 2002-04-08 | 半導体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003304036A true JP2003304036A (ja) | 2003-10-24 |
| JP4250904B2 JP4250904B2 (ja) | 2009-04-08 |
Family
ID=29389832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002104826A Expired - Fee Related JP4250904B2 (ja) | 2002-04-08 | 2002-04-08 | 半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4250904B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286338A (ja) * | 2004-03-30 | 2005-10-13 | Matsushita Electric Ind Co Ltd | ４ｈ型ポリタイプ基板上に形成された４ｈ型ポリタイプ窒化ガリウム系半導体素子 |
| JP2006216816A (ja) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置及びその製造方法 |
| JP2007042944A (ja) * | 2005-08-04 | 2007-02-15 | Rohm Co Ltd | 窒化物半導体素子の製法 |
| JP2007243090A (ja) * | 2006-03-13 | 2007-09-20 | Sumitomo Chemical Co Ltd | ３−５族窒化物半導体基板の製造方法 |
| JP2008010635A (ja) * | 2006-06-29 | 2008-01-17 | Rohm Co Ltd | 半導体発光素子 |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| US7442644B2 (en) | 2004-07-21 | 2008-10-28 | Nichia Corporation | Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same |
| JP2009016367A (ja) * | 2005-06-21 | 2009-01-22 | Unit Light Technology Inc | 発光ダイオードの製造方法 |
| JP2015154074A (ja) * | 2014-02-10 | 2015-08-24 | ソラア レイザー ダイオード インク | 基板材料の使用を改良したガリウムおよび窒素を含有するレーザ装置を製造する方法 |
| US10367334B2 (en) | 2014-02-10 | 2019-07-30 | Soraa Laser Diode, Inc. | Manufacturable laser diode |
| CN110223914A (zh) * | 2018-03-02 | 2019-09-10 | 赛奥科思有限公司 | GaN材料和半导体装置的制造方法 |
| US10566767B2 (en) | 2014-02-10 | 2020-02-18 | Soraa Laser Diode, Inc. | Manufacturable multi-emitter laser diode |
| US10749315B2 (en) | 2014-02-10 | 2020-08-18 | Soraa Laser Diode, Inc. | Manufacturable RGB laser diode source |
-
2002
- 2002-04-08 JP JP2002104826A patent/JP4250904B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286338A (ja) * | 2004-03-30 | 2005-10-13 | Matsushita Electric Ind Co Ltd | ４ｈ型ポリタイプ基板上に形成された４ｈ型ポリタイプ窒化ガリウム系半導体素子 |
| US7442644B2 (en) | 2004-07-21 | 2008-10-28 | Nichia Corporation | Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same |
| JP2006216816A (ja) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置及びその製造方法 |
| JP4718852B2 (ja) * | 2005-02-04 | 2011-07-06 | パナソニック株式会社 | 窒化物半導体装置及びその製造方法 |
| US9559252B2 (en) | 2005-02-23 | 2017-01-31 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| JP2009016367A (ja) * | 2005-06-21 | 2009-01-22 | Unit Light Technology Inc | 発光ダイオードの製造方法 |
| JP2007042944A (ja) * | 2005-08-04 | 2007-02-15 | Rohm Co Ltd | 窒化物半導体素子の製法 |
| JP2007243090A (ja) * | 2006-03-13 | 2007-09-20 | Sumitomo Chemical Co Ltd | ３−５族窒化物半導体基板の製造方法 |
| WO2007105782A1 (ja) * | 2006-03-13 | 2007-09-20 | Sumitomo Chemical Company, Limited | ３－５族窒化物半導体基板の製造方法 |
| GB2450652A (en) * | 2006-03-13 | 2008-12-31 | Sumitomo Chemical Co | Method for manufacturing group 3-5 nitride semiconductor substrate |
| KR101286927B1 (ko) * | 2006-03-13 | 2013-07-16 | 스미또모 가가꾸 가부시키가이샤 | 3-5족 질화물 반도체 기판의 제조 방법 |
| JP2008010635A (ja) * | 2006-06-29 | 2008-01-17 | Rohm Co Ltd | 半導体発光素子 |
| JP2015154074A (ja) * | 2014-02-10 | 2015-08-24 | ソラア レイザー ダイオード インク | 基板材料の使用を改良したガリウムおよび窒素を含有するレーザ装置を製造する方法 |
| US10367334B2 (en) | 2014-02-10 | 2019-07-30 | Soraa Laser Diode, Inc. | Manufacturable laser diode |
| US10566767B2 (en) | 2014-02-10 | 2020-02-18 | Soraa Laser Diode, Inc. | Manufacturable multi-emitter laser diode |
| US10749315B2 (en) | 2014-02-10 | 2020-08-18 | Soraa Laser Diode, Inc. | Manufacturable RGB laser diode source |
| US11011889B2 (en) | 2014-02-10 | 2021-05-18 | Kyocera Sld Laser, Inc. | Manufacturable multi-emitter laser diode |
| US11139637B2 (en) | 2014-02-10 | 2021-10-05 | Kyocera Sld Laser, Inc. | Manufacturable RGB laser diode source and system |
| US11658456B2 (en) | 2014-02-10 | 2023-05-23 | Kyocera Sld Laser, Inc. | Manufacturable multi-emitter laser diode |
| US11710944B2 (en) | 2014-02-10 | 2023-07-25 | Kyocera Sld Laser, Inc. | Manufacturable RGB laser diode source and system |
| CN110223914A (zh) * | 2018-03-02 | 2019-09-10 | 赛奥科思有限公司 | GaN材料和半导体装置的制造方法 |
| CN110223914B (zh) * | 2018-03-02 | 2024-06-25 | 住友化学株式会社 | GaN材料和半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4250904B2 (ja) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4246242B2 (ja) | 半導体発光素子 | |
| JP3688843B2 (ja) | 窒化物系半導体素子の製造方法 | |
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| US7083996B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US6958493B2 (en) | Method for fabricating semiconductor light emitting device | |
| JP5280439B2 (ja) | 半導体層構造 | |
| US6690700B2 (en) | Nitride semiconductor device | |
| US20070195846A1 (en) | Semiconductor laser and process for manufacturing the same | |
| JP5507792B2 (ja) | Ｉｉｉ族窒化物半導体光素子 | |
| JP4250904B2 (ja) | 半導体の製造方法 | |
| US7720124B2 (en) | Semiconductor device and fabrication method thereof | |
| JP3311275B2 (ja) | 窒化物系半導体発光素子 | |
| JP4426980B2 (ja) | 半導体発光素子の製造方法 | |
| JP2002324913A (ja) | Ｉｉｉ族窒化物半導体およびその作製方法および半導体装置およびその作製方法 | |
| JP2005203411A (ja) | 窒化物半導体発光素子 | |
| JP2009038408A (ja) | 半導体発光素子 | |
| WO2000024097A1 (en) | Improved far-field nitride based semiconductor device | |
| JP2000183466A (ja) | 化合物半導体レーザおよびその製造方法 | |
| JP4712241B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2002151415A (ja) | 窒化物系半導体素子、窒化物系半導体基板、及びそれらの製造方法 | |
| JP5341353B2 (ja) | Ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体素子の製造方法 | |
| JP3464991B2 (ja) | 半導体レーザ発光装置の製造方法 | |
| JP2007194664A (ja) | 半導体レーザ及びその製造方法 | |
| JP2007208290A (ja) | 半導体レーザ及びその製造方法 | |
| JP2004179487A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050331 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |