KR20080100466A - 3-5족 질화물 반도체 기판의 제조 방법 - Google Patents

3-5족 질화물 반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR20080100466A
KR20080100466A KR1020087023815A KR20087023815A KR20080100466A KR 20080100466 A KR20080100466 A KR 20080100466A KR 1020087023815 A KR1020087023815 A KR 1020087023815A KR 20087023815 A KR20087023815 A KR 20087023815A KR 20080100466 A KR20080100466 A KR 20080100466A
Authority
KR
South Korea
Prior art keywords
group
nitride semiconductor
substrate
base substrate
inorganic particles
Prior art date
Application number
KR1020087023815A
Other languages
English (en)
Other versions
KR101286927B1 (ko
Inventor
카즈마사 우에다
나오히로 니시카와
켄지 카사하라
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20080100466A publication Critical patent/KR20080100466A/ko
Application granted granted Critical
Publication of KR101286927B1 publication Critical patent/KR101286927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H01L21/2056—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 3-5족 질화물 반도체 기판의 제조 방법에 관한 것이다. 본 발명의 3-5족 질화물 반도체 기판의 제조 방법은 공정 (I-1) 내지 공정 (I-6)을 포함한다. (I-1) 하지 기판 상에 무기 입자를 배치한다. (I-2) 무기 입자를 에칭 마스크로 하여 하지 기판을 드라이 에칭하고, 하지 기판에 볼록부를 형성한다. (I-3) 하지 기판 상에 에피택셜 성장 마스크용 피막을 형성한다. (I-4) 무기 입자를 제거하여 하지 기판의 노출면을 형성한다. (I-5) 하지 기판의 노출면 상에 3-5족 질화물 반도체를 성장시킨다. (I-6) 3-5족 질화물 반도체를 하지 기판으로부터 분리시킨다. 또한, 본 발명의 3-5족 질화물 반도체 기판의 제조 방법은 공정 (II-1) 내지 공정 (II-7)을 포함한다. (II-1) 하지 기판 상에 무기 입자를 배치한다. (II-2) 무기 입자를 에칭 마스크로 하여 하지 기판을 드라이 에칭하고, 하지 기판에 볼록부를 형성한다. (II-3) 무기 입자를 제거한다. (II-4) 하지 기판 상에 에피택셜 성장 마스크용 피막을 형성한다. (II-5) 볼록부의 정상부의 피막을 제거하여 하지 기판의 노출면을 형성한다. (II-6) 하지 기판의 노출면 상에 3-5족 질화물 반도체를 성장시킨다. (II-7) 3-5족 질화물 반도체를 하지 기판으로부터 분리시킨다.

Description

3-5족 질화물 반도체 기판의 제조 방법{METHOD FOR MANUFACTURING GROUP 3-5 NITRIDE SEMICONDUCTOR SUBSTRATE}
본 발명은 3-5족 질화물 반도체 기판의 제조 방법에 관한 것이다.
식 InxGayAlzN(단, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 표시되는 3-5족 질화물 반도체는 자외, 청색 혹은 녹색 발광 다이오드 소자 또는 자외, 청색 혹은 녹색 레이저 다이오드 소자 등의 반도체 발광 소자에 이용되고 있다. 반도체 발광 소자는 표시 장치에 응용되고 있다.
3-5족 질화물 반도체는 벌크 결정 성장이 어렵기 때문에, 3-5족 질화물 반도체 자립 기판의 제조 방법은 실용화되고 있지 않다. 따라서, 사파이어 기판 상에 유기 금속 기상 성장법(MOVPE) 등으로 3-5족 질화물 반도체를 에피택셜 성장시키는 방법에 의해, 3-5족 질화물 반도체 기판이 제조되고 있다.
그런데, 사파이어 기판은 3-5족 질화물 반도체와 격자 정수나 열팽창계수가 다르기 때문에, 사파이어 기판을 이용하는 방법에서는, 얻어지는 3-5족 질화물 반도체 기판에 고밀도의 전위가 도입되거나, 변형이 일어나거나, 균열이 발생하는 경우가 있었다.
또한, 사파이어와 같은 하지 기판 상에 성장시킨 3-5족 질화물 반도체를, 그 하지 기판으로부터 분리시켜 3-5족 질화물 반도체 기판을 제조하는 방법이 제안되어 있다. 예컨대, 하이드라이드 기상 성장법(HVPE)으로 GaN층을 사파이어 기판 상에 성장시키고, 그 후 사파이어 기판을 연마하여 기계적으로 제거하는 방법, 혹은, 사파이어 기판 상에 HVPE로 GaN층을 성장시키고, 그 후 레이저 펄스를 조사하여 GaN층을 박리시키는 방법이 제안되어 있다. 또한, 일본 특허 공개 제2000-12900호 공보에는 제거하기 쉬운 기판으로서 GaAs 기판을 이용하여 GaAs 기판 상에 HVPE로 GaN을 성장시키고, 그 후 GaAs 기판을 왕수(王水)에 의해 용해 제거하는 방법이 개시되어 있다. 또한, 일본 특허 공개 제2004-55799호 공보에는 사파이어 기판을 요철 가공하여 볼록부의 측면 및 상면에 SiO2막을 형성한 후, GaN을 성장시키고, 그 후 냉각시켜 박리하여 3-5족 질화물 반도체 기판을 얻는 방법이 개시되어 있다.
그러나, 이들 방법은 모두 실용화되고 있지 않아 3-5족 질화물 반도체 기판을 제조하는 방법이 요구되고 있었다.
발명의 개시
본 발명의 목적은 3-5족 질화물 반도체 기판의 제조 방법을 제공하는 것에 있다. 본 발명자들은 3-5족 질화물 반도체 기판의 제조 방법에 대해서 검토한 결과, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 공정 (I-1) 내지 (I-6)을 포함하는 3-5족 질화물 반도체 기판의 제조 방법을 제공한다.
(I-1) 하지 기판 상에 무기 입자를 배치하는 공정,
(I-2) 무기 입자를 에칭 마스크로 하여 하지 기판을 드라이 에칭하고, 하지 기판에 볼록부를 형성하는 공정,
(I-3) 하지 기판 상에 에피택셜 성장 마스크용 피막을 형성하는 공정,
(I-4) 무기 입자를 제거하여 하지 기판의 노출면을 형성하는 공정,
(I-5) 하지 기판의 노출면 상에 3-5족 질화물 반도체를 성장시키는 공정,
(I-6) 3-5족 질화물 반도체를 하지 기판으로부터 분리시키는 공정.
또한, 본 발명은 공정 (II-1) 내지 (II-7)을 포함하는 3-5족 질화물 반도체 기판의 제조 방법을 제공한다.
(II-1) 하지 기판 상에 무기 입자를 배치하는 공정,
(II-2) 무기 입자를 에칭 마스크로 하여 하지 기판을 드라이 에칭하고, 하지 기판에 볼록부를 형성하는 공정,
(II-3) 무기 입자를 제거하는 공정,
(II-4) 하지 기판 상에 에피택셜 성장 마스크용 피막을 형성하는 공정,
(II-5) 볼록부의 정상부의 피막을 제거하여 하지 기판의 노출면을 형성하는 공정,
(II-6) 하지 기판의 노출면 상에 3-5족 질화물 반도체를 성장시키는 공정,
(II-7) 3-5족 질화물 반도체를 하지 기판으로부터 분리시키는 공정.
도 1은 본 발명의 3-5족 질화물 반도체 기판의 제조 방법 1의 공정을 도시한 도면.
도 2는 본 발명의 3-5족 질화물 반도체 기판의 제조 방법 2의 공정을 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 하지 기판
1A : 하지 기판의 표면
1B : 볼록부
1C : 골부
2 : 무기 입자
3, 13 : 피막
4 : 성장 마스크
5 : 3-5족 질화물 반도체층
발명의 실시를 위한 최선의 형태
3-5족 질화물 반도체 기판의 제조 방법 1
본 발명의 3-5족 질화물 반도체 기판의 제조 방법 1은 공정 (I-1) 내지 (I-6)을 포함한다.
공정 (I-1)에서는, 하지 기판 상에 무기 입자를 배치한다. 예컨대, 도 1(a)에 도시된 바와 같이, 하지 기판(1)을 준비하고, 하지 기판(1)의 표면(1A) 상에 무 기 입자(2)를 배치한다.
하지 기판은, 예컨대, 사파이어, SiC, Si, MgAl2O4, LiTaO3, ZrB2, CrB2로 이루어지고, 3-5족 질화물 반도체와의 반응성, 열팽창계수차, 고온 안정성의 관점으로부터, 바람직하게는 사파이어, SiC, Si이며, 보다 바람직하게는 사파이어이다.
무기 입자는, 예컨대, 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물, 금속으로 이루어진다. 이들의 함유량은 무기 입자에 대하여 통상 50 중량% 이상, 바람직하게는 90 중량% 이상, 보다 바람직하게는 95 중량% 이상이다. 산화물로서는, 예컨대, 실리카, 알루미나, 지르코니아, 티타니아, 세리아, 산화아연, 산화주석, 이트륨알루미늄가넷(YAG)을 들 수 있다. 질화물로서는, 예컨대, 질화규소, 질화붕소를 들 수 있다. 탄화물로서는, 예컨대, 탄화규소(SiC), 탄화붕소, 다이아몬드, 그래파이트, 풀러린류를 들 수 있다. 붕화물로서는, 예컨대, 붕화지르코늄(ZrB2), 붕화크롬(CrB2)을 들 수 있다. 황화물로서는, 예컨대, 황화아연, 황화카드뮴, 황화칼슘, 황화스트론튬을 들 수 있다. 셀렌화물로서는, 예컨대, 셀렌화아연, 셀렌화카드뮴을 들 수 있다. 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물은, 그것에 함유되는 원소가 타원소로 부분적으로 치환되어 있어도 좋고, 이들의 예로서, 활성화제로서 세륨이나 유로퓸을 함유하는 규산염이나 알루민산염의 형광체를 들 수 있다. 금속으로서는, 규소(Si), 니켈(Ni), 텅스텐(W), 탄탈(Ta), 크롬(Cr), 티탄(Ti), 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 금(Au), 은(Ag), 아연(Zn)을 들 수 있다.
무기 입자는 가열 처리했을 때, 상기 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물, 금속이 되는 재료이어도 좋고, 예컨대, 실리콘이어도 좋다. 실리콘은 Si-O-Si의 무기성 결합을 주골격으로서 가지며, Si에 유기 치환기를 갖는 구조의 폴리머로서, 약 500℃로 가열 처리하면, 실리카가 된다.
무기 입자는 단독으로 이용하여도 좋고, 또한, 이들을 혼합하여 이용하여도 좋다. 또한, 무기 입자는, 예컨대, 질화물로 이루어진 무기 입자를 산화물로 피복한 피복 입자이어도 좋다. 이들 중에서도, 무기 입자는 바람직하게는 산화물이며, 보다 바람직하게는 실리카이다.
무기 입자는, 형상이 구형(예컨대, 단면이 원, 타원인 것), 판형(길이 L과 두께 T의 종횡비 L/T가 1.5∼100인 것), 바늘형(예컨대, 폭 W와 길이 L의 비 L/W가 1.5∼100인 것) 또는 부정형(다양한 형상의 입자를 포함하고, 전체적으로 형상이 고르지 않은 것)이어도 좋고, 구형인 것이 바람직하다. 따라서, 무기 입자는 구형 실리카인 것이 보다 바람직하다.
무기 입자는 평균 입자 직경이 통상 5 ㎚∼50 ㎛, 바람직하게는 10 ㎚∼10 ㎛이다. 평균 입자 직경이 5 ㎚ 이상이면, 후술하는 드라이 에칭 공정을 장시간 행하는 것이 가능해져서 하지 기판을 깊게 에칭하는 것이 용이해진다. 평균 입자 직경이 50 ㎛ 이하이면, 후술하는 3-5족 질화물 반도체층의 성장 공정에 있어서 볼록부 간격이 가까워지기 때문에, 각각을 합체시켜 성장시키는 것이 용이해진다. 상기 평균 입자 직경의 범위 내에서, 입자 직경이 다른 무기 입자를 혼합하여 이용하여도 좋다. 평균 입자 직경은 원심 침강법에 의해 측정한 체적 평균 입자 직경이다. 평균 입자 직경은 원심 침강법 이외의 측정법, 예컨대, 동적 광산란법, 쿨터 카운터법, 레이저 회절법, 전자현미경에 의해 측정하여도 좋지만, 그 경우에는, 교정하여 원심 침강법에 의해 측정한 체적 평균 입자 직경으로 환산하면 좋다. 예컨대, 표준이 되는 입자의 평균 입자 직경을 원심 침강법 및 다른 입도 측정법으로 구하여 이들의 상관계수를 산출한다. 상관계수는 입자 직경이 다른 복수의 표준 입자에 대해서, 원심 침강법에 의해 측정한 체적 평균 입자 직경에 대한 상관계수를 산출하여 교정 곡선을 작성함으로써 구하는 것이 바람직하다. 교정 곡선을 사용하면, 원심 침강법 이외의 측정법에 의해 얻어진 평균 입자 직경으로부터 체적 평균 입자 직경을 구할 수 있다.
배치는, 예컨대, 무기 입자와 매체를 함유하는 슬러리 내에 하지 기판을 침지하는 방법 또는 슬러리를 하지 기판에 도포나 분무한 후 건조시키는 방법에 의해 행하면 좋다.
매체는, 예컨대, 물, 메탄올, 에탄올, 이소프로판올, n-부탄올, 에틸렌글리콜, 디메틸아세트아미드, 메틸에틸케톤, 메틸이소부틸케톤이며, 바람직하게는 물이다.
도포는 스핀 코트에 의해 행하는 것이 바람직하다. 이 방법에 따르면 무기 입자를 하지 기판 상에 균일한 밀도로 배치할 수 있다. 건조는 스피너를 이용하여 행하면 좋다.
무기 입자의 하지 기판에 대한 피복율은 통상 1%∼95%, 바람직하게는 30%∼95%, 보다 바람직하게는 50%∼95%이다. 1% 이상이면, 후 공정에서, 하지 기판으로 부터 3-5족 질화물 반도체층이 용이하게 박리된다. 하지 기판 상에 배치한 무기 입자는 몇층 구조라도 좋지만, 1층 구조, 즉, 단입자 구조인 것이 바람직하다. 피복율은 주사형 전자현미경(SEM)을 이용하여 구하면 좋고, 예컨대, 도 1(a)에 있어서, 무기 입자(2)를 배치한 하지 기판(1)의 표면(1A)을 상면에서 관찰했을 때의, 측정 시야 내(면적 S)에 있어서의 입자수(P)와 입자의 평균 입자 직경(d)으로부터 다음 식에 의해 구하면 좋다.
피복율(%)=((d/2)2×π·P·100)/S
공정 (I-2)에서는, 무기 입자를 에칭 마스크로 하여 하지 기판을 드라이 에칭하고, 하지 기판에 볼록부를 형성한다. 예컨대, 도 1(b)에 도시된 바와 같이, 무기 입자(2)를 마스크로 하여 하지 기판(1)의 드라이 에칭을 행함으로써, 하지 기판(1)에 무기 입자(2)에 대응한 볼록부(1B)를 형성한다.
드라이 에칭은, 예컨대, ECR 드라이 에칭 장치, ICP 드라이 에칭 장치를 이용하여 행하면 좋다. 드라이 에칭은, 통상, 볼록부의 높이가 10 ㎚∼5 ㎛, 바람직하게는 30 ㎚∼3 ㎛가 되는 조건으로 행한다.
공정 (I-3)에서는, 하지 기판 상에 에피택셜 성장 마스크용 피막을 형성한다. 예컨대, 도 1(c)에 도시된 바와 같이, 하지 기판(1) 상에 에피택셜 성장 마스크용 피막(3)을 형성하고, 볼록부(1B) 사이의 골부의 표면, 무기 입자(2)의 노출면이 피막(3)에 의해 덮인다.
피막은 3-5족 질화물 반도체의 에피택셜 성장을 억제하는 재료로 이루어진 것이면 좋고, 예컨대, 이산화규소(SiO2), 질화규소(SiNx)로 이루어진다.
형성은, 예컨대, CVD, 증착법에 의해 하지 기판을 덮는 조건으로 행하면 좋다.
(I-4) 무기 입자를 제거하여 하지 기판의 노출면을 형성한다. 예컨대, 도 1(d)에 도시된 바와 같이, 무기 입자(2)를 제거하고, 볼록부(1B)의 각 정상부에 있어서 하지 기판(1)을 노출시키며, 또한 볼록부(1B) 사이에 형성되는 각 골부(1C)의 표면에 피막(3)을 남겨둠으로써, 성장 마스크(4)를 형성한다.
제거는, 예컨대, 브러시롤 세정기, 연마기를 이용하는 물리적 방법으로 행하면 좋다. 또한, 무기 입자와 피막의 선택 에칭이 가능한 경우, 제거는 웨트 에칭에 의해 행하여도 좋다.
(I-5) 하지 기판의 노출면 상에 3-5족 질화물 반도체를 에피택셜 성장시킨다. 예컨대, 도 1(d) 및 도 1(e)에 도시된 바와 같이, 성장 마스크(4)에 의해 덮여 있지 않은 볼록부(1B)의 각 정상부(1Ba)에 3-5족 질화물 반도체를 성장시키고, 성장시킨 각 3-5족 질화물 반도체를 합체시킴으로써 3-5족 질화물 반도체층(5)을 형성한다.
3-5족 질화물 반도체층은, 통상, InxGayAlzN(단, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 표시된다.
에피택셜 성장은, 예컨대, 유기 금속 기상 성장법(MOVPE), 할라이드 기상 성장법(HVPE), 분자선 에피택시법(MBE)에 의해 행하면 좋다.
MOVPE에서는, 이하의 원료를 이용하면 좋다. 3족 원료로서는, 예컨대, 트리메틸갈륨[(CH3)3Ga, 이하 "TMG"라고 기재함], 트리에틸갈륨[(C2H5)3Ga, "TEG"]과 같은 식 R1R2R3Ga(R1, R2, R3은 저급 알킬기를 나타냄)로 표시되는 트리알킬갈륨; 트리메틸알루미늄[(CH3)3Al, "TMA"], 트리에틸알루미늄[(C2H5)3Al, "TEA"], 트리이소부틸알루미늄[(i-C4H9)3Al]과 같은 식 R1R2R3Al(R1, R2, R3은 저급 알킬기를 나타냄)로 표시되는 트리알킬알루미늄; 트리메틸아민알란[(CH3)3N:AlH3]; 트리메틸인듐[(CH3)3In, "TMI"], 트리에틸인듐[(C2H5)3In]과 같은 식 R1R2R3In(R1, R2, R3은 저급 알킬기를 나타냄)로 표시되는 트리알킬인듐, 디에틸인듐클로라이드[(C2H5)2InCl]와 같은 트리알킬인듐으로부터 1 내지 2개의 알킬기를 할로겐 원자로 치환한 것, 인듐클로라이드[InCl]와 같은 식 InX(X는 할로겐 원자)로 표시되는 할로겐화인듐을 들 수 있다. 이들은 단독으로 이용하여도 좋고, 혼합하여 이용하여도 좋다. 이들 3족 원료 중에서, 갈륨원으로서는 TMG, 알루미늄원으로서는 TMA, 인듐원으로서는 TMI가 바람직하다. 5족 원료로서는, 예컨대, 암모니아, 히드라진, 메틸히드라진, 1,1-디메틸히드라진, 1,2-디메틸히드라진, t-부틸아민, 에틸렌디아민 등을 들 수 있다. 이들은 단독으로 또는 임의의 조합으로 혼합하여 이용할 수 있다. 이들 원료 중, 암모니아와 히드라진은 분자 내에 탄소 원자를 함유하지 않기 때문에, 반도체 내로의 탄소의 오염이 적어 적합하며, 고순도품을 입수하기 쉬운 관점에서 암모니아가 보다 적합하다. MOVPE에서는, 성장시 분위기 가스 및 유기 금속 원료의 캐리어 가스로서, 질 소, 수소, 아르곤, 헬륨, 바람직하게는 수소, 헬륨을 이용하면 좋다. 이들은 단독 또는 혼합하여 이용하면 좋다. MOVPE에서는, 통상, 원료 가스를 반응로에 도입하여 성장 마스크가 형성되어 있는 하지 기판 상에 3-5족 질화물 반도체층을 성장시킨다. 반응로는 원료 공급 장치로부터 원료 가스를 반응로에 공급하는 원료 공급 라인을 구비하고, 반응로 내에는 기판을 가열하기 위한 서셉터가 설치되어 있다. 서셉터는 질화물 반도체층을 균일하게 성장시키기 위해서 통상은 회전 장치에 의해 회전할 수 있는 구조로 되어 있다. 서셉터의 내부에는 서셉터를 가열하기 위한 적외선 램프 등의 가열 장치가 구비되어 있다. 이 가열에 의해, 원료 공급 라인을 통해 반응로에 공급되는 원료 가스가 성장 기판 상에서 열분해되고, 기판 상에 원하는 화합물을 기상 성장시킨다. 반응로에 공급된 원료 가스 중 미반응의 원료 가스는 배기 라인으로부터 반응로의 외부로 배출되어 배출 가스 처리 장치로 보내진다.
HVPE에서는, 이하의 원료를 이용하면 좋다. 3족 원료로서는, 예컨대, 갈륨 금속을 염화수소 가스와 고온에서 반응시켜 생성되는 염화갈륨 가스나 인듐 금속을 염화수소 가스와 고온에서 반응시켜 생성되는 염화인듐 가스를 들 수 있다. 5족 원료로서는, 예컨대, 암모니아를 들 수 있다. 캐리어 가스로서는, 예컨대, 질소, 수소, 아르곤, 헬륨, 바람직하게는 수소, 헬륨을 들 수 있다. 이들은 단독 또는 혼합하여 이용하면 좋다. HVPE에서는, 이들 원료 가스를 반응로에 도입하여 하지 기판 상에 3-5족 질화물 반도체층을 소정의 두께로까지 성장시키면 좋다.
또한, MBE에서는, 이하의 원료를 이용하면 좋다. 3족 원료로서는, 예컨대, 갈륨, 알루미늄, 인듐 금속을 들 수 있다. 5족 원료로서는, 예컨대, 질소, 암모니 아를 들 수 있다. MBE에서도, 이들의 원료 가스를 반응로에 도입하여 3-5족 질화물 반도체층을 성장시키면 좋다.
에피택셜 성장에서는, 하지 기판과 3-5족 질화물 반도체층 사이에 보이드(공극)를 형성하는 것이 바람직하고, 예컨대, 도 1(b) 및 도 1(e)에 도시된 바와 같이, 하지 기판(1)의 각 골부(1C)에 보이드를 형성할 수 있도록 3-5족 질화물 반도체층(5)을 성장시키는 것이 바람직하다. 보이드를 형성하면, 3-5족 질화물 반도체층과 하지 기판의 분리가 용이해진다.
공정 (I-6)에서는, 3-5족 질화물 반도체를 하지 기판으로부터 분리시킨다. 예컨대, 도 1(f)에 도시된 바와 같이, 3-5족 질화물 반도체층(5)을 하지 기판(1)으로부터 분리시켜 3-5족 질화물 반도체층(5)으로 이루어진 자립 기판을 얻을 수 있다.
분리는, 응력을 가하여 기계적으로 하지 기판을 3-5족 질화물 반도체층으로부터 박리시키는 방법으로 행하면 좋고, 응력으로서는 내부 응력, 외부 응력 중 어느 하나라도 좋다.
분리는, 예컨대, 내부 응력 및/또는 외부 응력을 하지 기판과 3-5족 질화물 반도체층의 계면에 가하는 방법으로 행하면 좋다. 내부 응력 및/또는 외부 응력을 계면에 가함으로써, 하지 기판과 3-5족 질화물 반도체층을 용이하게 분리(박리)시킬 수 있다.
내부 응력을 이용하는 방법으로서는, 3-5족 질화물 반도체층을 성장시킨 후, 3-5족 질화물 반도체층과 하지 기판과의 열팽창계수차에 기인한 응력에 의해 하지 기판을 자연 박리시키는 방법을 들 수 있다. 전형적으로는, 3-5족 질화물 반도체층의 성장 온도로부터 실온까지 냉각시키는 것, 실온으로부터 저온 매체(액체 질소 등)에 의해 저온까지 냉각시키는 것, 또는, 실온으로부터 가열한 후, 저온 매체(액체 질소 등)에 의해 저온까지 냉각시킴으로써 행하면 좋다.
외부 응력을 이용하는 방법으로서는, 3-5족 질화물 반도체층, 하지 기판 중 어느 한쪽을 고정시키고 다른 쪽에 충격을 가하는 방법을 들 수 있다.
3-5족 질화물 반도체 기판의 제조 방법 2
본 발명의 3-5족 질화물 반도체 기판의 제조 방법 2는 공정 (II-1) 내지 (II-7)을 포함한다.
공정 (II-1)에서는, 하지 기판 상에 무기 입자를 배치한다. 예컨대, 도 2(a)에 도시된 바와 같이, 하지 기판(1)을 준비하고, 하지 기판(1)의 표면(1A) 상에 무기 입자(2)를 배치한다. 하지 기판, 무기 입자로서는, 상기 공정 (I-1)과 동일한 것을 사용하면 좋고, 또한, 배치도 상기 공정 (I-1)과 동일한 방법으로 행하면 좋다.
공정 (II-2)에서는, 무기 입자를 에칭 마스크로 하여 하지 기판을 드라이 에칭하고, 하지 기판에 볼록부를 형성한다. 예컨대, 도 2(b)에 도시된 바와 같이, 무기 입자(2)를 마스크로 하여 하지 기판(1)의 드라이 에칭을 행함으로써, 하지 기판(1)에 무기 입자(2)에 대응한 볼록부(1B)를 형성한다. 드라이 에칭은 상기 공정 (I-2)와 동일한 방법으로 행하면 좋다.
공정 (II-3)에서는, 무기 입자를 제거한다. 예컨대, 도 2(b) 및 도 2(c)에 도시된 바와 같이, 무기 입자(2)가 제거된 볼록부(1B)를 형성하고, 볼록부(1B) 사이의 골부(1C)를 갖는 기판(1)을 얻는다. 제거는, 예컨대, 브러시롤 세정기, 연마기를 이용하는 물리적 방법으로 행하면 좋다.
공정 (II-4)에서는, 하지 기판 상에 에피택셜 성장 마스크용 피막을 형성한다. 예컨대, 도 2(d)에 도시된 바와 같이, 하지 기판(1) 상에 에피택셜 성장 마스크용의 피막(13)을 형성한다. 도 2(d)에서는, 피막(13)은 요철 상태로 되어 있는 하지 기판(1)의 표면 전체를 덮고, 즉, 볼록부(1B) 사이의 골부(1C)의 표면 및 볼록부(1B)의 각 정상부를 덮는다. 피막은, 상기한 공정 (I-3)과 동일한 것을 이용하면 좋고, 또한, 형성은 공정 (I-3)과 동일한 방법으로 행하면 좋다.
공정 (II-5)에서는, 볼록부의 정상부의 피막을 제거하여 하지 기판의 노출면을 형성한다. 예컨대, 도 2(e)에 도시된 바와 같이, 볼록부(1B) 사이의 골부(1C)의 표면에 피막(13)을 남겨두어 에피택셜 성장 마스크(4)를 형성하는 한편, 그 이외의 피막을 제거한다. 제거는, 예컨대, 연마에 의해 행하면 좋다.
공정 (II-6)에서는, 하지 기판의 노출면 상에 3-5족 질화물 반도체를 성장시킨다. 예컨대, 도 2(e) 및 도 (f)에 도시된 바와 같이, 성장 마스크(4)에 의해 덮여 있지 않은 볼록부(1B)의 각 정상부(1Ba)에 3-5족 질화물 반도체를 성장시키고, 성장시킨 각 3-5족 질화물 반도체를 합체시킴으로써 3-5족 질화물 반도체층(5)을 형성한다.
공정 (II-7)에서는, 3-5족 질화물 반도체를 하지 기판으로부터 분리시킨다. 예컨대, 도 2(g)에 도시된 바와 같이, 3-5족 질화물 반도체층(5)을 하지 기판(1)으 로부터 분리시켜 3-5족 질화물 반도체층(5)으로 이루어진 자립 기판을 얻을 수 있다. 분리는, 상기한 공정 (II-6)과 동일한 방법으로 행하면 좋다.
실시예
본 발명을 실시예에 의해 설명하지만, 본 발명은 이들에 한정되지 않는다.
실시예 1
하지 기판으로서, 사파이어의 C면을 경면 연마한 사파이어 기판을 이용하였다. 무기 입자로서, 구형의 실리카 입자(우베닛토카세이 가부시키가이샤에서 제조, 하이프레시카(상품명) 평균 입자 직경 3 ㎛)를 이용하여 이것을 에탄올에 분산시킨 8 중량% 슬러리를 이용하였다. 슬러리를 정지되어 있는 스피너 상에서 사파이어 기판에 도포한 후, 500 rpm으로 10초간 회전시키고, 계속해서 2500 rpm으로 40초간 회전하여 사파이어 기판을 건조시켰다. 사파이어 기판 상의 실리카 입자의 피복율은 87%였다.
사파이어 기판을 깊이 0.35 ㎛까지 드라이 에칭하여 사파이어 기판 표면에 실리카 입자의 형상에 대응한 볼록부를 형성하였다. 드라이 에칭은 ICP 드라이 에칭 장치를 이용하고, 기판 바이어스 파워 300 W, ICP 파워 800 W, 압력 2 Pa, 염소 가스 32 sccm, 삼염화붕소 가스 48 sccm, 아르곤 가스 190 sccm, 처리 시간 5분간의 조건으로 행하였다.
사파이어 기판 상에 실리카 입자가 부착되어 있는 상태에서 증착으로써 이산화규소(SiO2)막을 사파이어 기판 상에 2000 Å 형성하였다.
사파이어 기판의 볼록부 상의 SiO2를 실리카 입자와 함께 면봉으로 제거하였다.
사파이어 기판 상에 3-5족 질화물 반도체층을 에피택셜 성장시켰다. 에피택셜 성장은 MOVPE에 의해, 1기압으로, 서셉터 온도 485℃, 캐리어 가스를 수소로 하고, 캐리어 가스, 암모니아 및 TMG를 공급하여 두께가 약 500Å인 GaN 버퍼층을 성장시켰다. 서셉터 온도를 900℃로 한 후, 캐리어 가스, 암모니아, TMG를 공급하여 언도프 GaN층을 형성하였다. 서셉터 온도 1040℃로 하여 압력을 1/4 기압으로 떨어뜨리고, 캐리어 가스, 암모니아 및 TMG를 공급하여 언도프 GaN층을 형성하였다. 언도프 GaN층은 20 ㎛까지 성장시킨 후, 성장 온도인 1040℃에서 실온까지 천천히 냉각시켰다. 냉각에 의해, 사파이어 기판 계면에서 박리가 발생하였다. 사파이어 기판을 분리시켜 3-5족 질화물 반도체 자립 기판(GaN 단결정, 두께 20 ㎛)을 얻었다.
실시예 2
하지 기판으로서, 사파이어의 C면을 경면 연마한 사파이어 기판을 이용하였다. 무기 입자로서 구형의 실리카 입자(우베닛토카세이 가부시키가이샤에서 제조, 하이프레시카(상품명) 평균 입자 직경 1 ㎛)를 이용하여 이것을 에탄올에 분산시킨 8 중량% 슬러리를 이용하였다. 슬러리를 정지되어 있는 스피너 상에서 사파이어 기판에 도포한 후, 500 rpm으로 10초간 회전시키고, 계속해서 2500 rpm으로 40초간 회전하여 사파이어 기판을 건조시켰다. 사파이어 기판 상의 실리카 입자의 피복율은 83%였다.
사파이어 기판을 깊이 0.21 ㎛까지 드라이 에칭하여 사파이어 기판 표면에 실리카 입자의 형상에 대응한 볼록부를 형성하였다. 드라이 에칭은 ICP 드라이 에칭 장치를 이용하여 기판 바이어스 파워 300 W, ICP 파워 800 W, 압력 2 Pa, 염소 가스 32 sccm, 삼염화붕소 가스 48 sccm, 아르곤 가스 190 sccm, 처리 시간 3분간의 조건으로 행하였다.
사파이어 기판 상에 실리카 입자가 부착되어 있는 상태에서 증착으로써 이산화규소(SiO2)막을 사파이어 기판 상에 2000 Å 형성하였다.
사파이어 기판의 볼록부 상의 SiO2를 실리카 입자와 함께 면봉으로 제거하였다.
계속해서, 실시예 1과 동일하게 하여 사파이어 기판 상에 3-5족 질화물 반도체층을 에피택셜 성장시켰다.
언도프 GaN층을 20 ㎛까지 성장시킨 후, 성장 온도 1040℃에서 실온까지 천천히 냉각시켰다. 냉각에 의해 사파이어 기판 계면에서 박리가 발생하였다. 사파이어 기판을 분리시켜 3-5족 질화물 반도체 자립 기판(GaN 단결정, 두께 20 ㎛)을 얻었다.
실시예 3
하지 기판으로서, 사파이어의 C면을 경면 연마한 사파이어 기판을 이용하였다. 무기 입자로서, 콜로이달 실리카(니혼쇼꾸바이 가부시키가이샤 제조, 씨 호스터 KE-W50(상품명), 평균 입자 직경 550 ㎚, 수용매)에 함유되어 있는 구형 실리카 입자를 이용하였다. 사파이어 기판을 스피너 상에 세팅하고, 800 rpm으로 회전시키면서, 16 중량%로 희석한 슬러리를 적하하여 8000 rpm으로 40초간 더 회전하여 사파이어 기판을 건조시켰다. 사파이어 기판 상의 실리카 입자의 피복율은 92%였다.
사파이어 기판을 깊이 O.1 ㎛까지 드라이 에칭하여 사파이어 기판 표면에 실리카 입자의 형상에 대응한 볼록부를 형성하였다. 드라이 에칭은 ICP 드라이 에칭 장치를 이용하여 기판 바이어스 파워 300 W, ICP 파워 800 W, 압력 2 Pa, 염소 가스 32 sccm, 삼염화붕소 가스 48 sccm, 아르곤 가스 190 sccm, 처리 시간 1.5분간의 조건으로 행하였다.
사파이어 기판 상에 실리카 입자가 부착되어 있는 상태에서 증착으로써 이산화규소(SiO2)막을 사파이어 기판 상에 2000 Å 형성하였다.
사파이어 기판의 볼록부 상의 SiO2를 실리카 입자와 함께 면봉으로 제거하였다.
계속해서, 실시예 1과 동일하게 하여 사파이어 기판 상에 3-5족 질화물 반도체층을 에피택셜 성장시켰다.
언도프 GaN층을 20 ㎛까지 성장시킨 후, 성장 온도 1040℃에서 실온까지 천천히 냉각시켰다. 냉각에 의해 사파이어 기판 계면에서 박리가 발생하였다. 사파이어 기판을 분리시켜 3-5족 질화물 반도체 자립 기판(GaN 단결정, 두께 20 ㎛)을 얻었다.
비교예 1
하지 기판인 사파이어 기판의 가공을 행하지 않고 실시예 1과 동일하게 하여 가공하지 않은 사파이어 기판 상에 3-5족 질화물 반도체층의 에피택셜 성장을 행하였다.
언도프 GaN층을 20 ㎛까지 성장시킨 후, 성장 온도 1040℃에서 실온까지 천천히 냉각시켰다. GaN층과 사파이어 기판 계면에서 박리가 발생하는 일은 없었다.
또한, 성장을 계속하여 언도프 GaN층을 45 ㎛까지 성장시킨 후, 성장 온도 1040℃에서 실온까지 천천히 냉각시켰다. 이 냉각에 있어서, GaN층과 사파이어 기판 계면에서 박리가 발생하지 않고 GaN층과 사파이어 기판은 모두 균열되었다.
본 발명의 제조 방법에 따르면, 3-5족 질화물 반도체 자립 기판을 용이하게 얻을 수 있었다.

Claims (9)

  1. 공정 (I-1) 내지 (I-6)을 포함하는 3-5족 질화물 반도체 기판의 제조 방법:
    (I-1) 하지 기판 상에 무기 입자를 배치하는 공정,
    (I-2) 무기 입자를 에칭 마스크로 하여 하지 기판을 드라이 에칭하고, 하지 기판에 볼록부를 형성하는 공정,
    (I-3) 하지 기판 상에 에피택셜 성장 마스크용 피막을 형성하는 공정,
    (I-4) 무기 입자를 제거하여 하지 기판의 노출면을 형성하는 공정,
    (I-5) 하지 기판의 노출면 상에 3-5족 질화물 반도체를 성장시키는 공정,
    (I-6) 3-5족 질화물 반도체를 하지 기판으로부터 분리시키는 공정.
  2. 공정 (II-1) 내지 (II-7)을 포함하는 3-5족 질화물 반도체 기판의 제조 방법:
    (II-1) 하지 기판 상에 무기 입자를 배치하는 공정,
    (II-2) 무기 입자를 에칭 마스크로 하여 하지 기판을 드라이 에칭하고, 하지 기판에 볼록부를 형성하는 공정,
    (II-3) 무기 입자를 제거하는 공정,
    (II-4) 하지 기판 상에 에피택셜 성장 마스크용 피막을 형성하는 공정,
    (II-5) 볼록부의 정상부의 피막을 제거하여 하지 기판의 노출면을 형성하는 공정,
    (II-6) 하지 기판의 노출면 상에 3-5족 질화물 반도체를 성장시키는 공정,
    (II-7) 3-5족 질화물 반도체를 하지 기판으로부터 분리시키는 공정.
  3. 제1항 또는 제2항에 있어서, 무기 입자는 산화물, 질화물, 탄화물, 붕화물, 황화물, 셀렌화물 및 금속으로 이루어진 군으로부터 선택되는 적어도 하나로 이루어지는 3-5족 질화물 반도체 기판의 제조 방법.
  4. 제3항에 있어서, 산화물은 실리카, 알루미나, 지르코니아, 티타니아, 세리아, 산화아연, 산화주석 및 이트륨알루미늄가넷으로 이루어진 군으로부터 선택되는 적어도 하나인 3-5족 질화물 반도체 기판의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 무기 입자는 형상이 구형, 판형, 바늘형 또는 부정형인 3-5족 질화물 반도체 기판의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 공정 (I-5) 또는 공정 (II-6)에 있어서, 하지 기판과 3-5족 질화물 반도체층 사이에 보이드를 형성하는 3-5족 질화물 반도체 기판의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 공정 (I-6) 또는 공정 (II-7)에 있어서, 분리는, 응력을 가하여 기계적으로 하지 기판을 3-5족 질화물 반도체층으로부터 박리시 키는 방법으로 행해지는 3-5족 질화물 반도체 기판의 제조 방법.
  8. 제7항에 있어서, 분리는 내부 응력 또는 외부 응력을 이용하여 행해지는 3-5족 질화물 반도체 기판의 제조 방법.
  9. 제8항에 있어서, 분리는 3-5족 질화물 반도체층과 하지 기판과의 열팽창계수차에 기인한 응력에 의해 하지 기판을 자연 박리시키는 방법으로 행해지는 3-5족 질화물 반도체 기판의 제조 방법.
KR1020087023815A 2006-03-13 2007-03-08 3-5족 질화물 반도체 기판의 제조 방법 KR101286927B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006067012A JP4879614B2 (ja) 2006-03-13 2006-03-13 ３−５族窒化物半導体基板の製造方法
JPJP-P-2006-00067012 2006-03-13
PCT/JP2007/055161 WO2007105782A1 (ja) 2006-03-13 2007-03-08 ３－５族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20080100466A true KR20080100466A (ko) 2008-11-18
KR101286927B1 KR101286927B1 (ko) 2013-07-16

Family

ID=38509595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023815A KR101286927B1 (ko) 2006-03-13 2007-03-08 3-5족 질화물 반도체 기판의 제조 방법

Country Status (8)

Country Link
US (1) US20090093122A1 (ko)
JP (1) JP4879614B2 (ko)
KR (1) KR101286927B1 (ko)
CN (1) CN101432850B (ko)
DE (1) DE112007000578T5 (ko)
GB (1) GB2450652A (ko)
TW (1) TWI435375B (ko)
WO (1) WO2007105782A1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010068460A2 (en) * 2008-12-12 2010-06-17 3M Innovative Properties Company Particle reflow etching
WO2011025149A3 (ko) * 2009-08-26 2011-04-21 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
WO2011099685A1 (en) * 2010-02-10 2011-08-18 Seoul Opto Device Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
WO2011099772A3 (en) * 2010-02-10 2011-11-24 Seoul Opto Device Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR101106150B1 (ko) * 2009-08-26 2012-01-20 서울옵토디바이스주식회사 발광 소자 제조 방법
KR101106149B1 (ko) * 2009-08-26 2012-01-20 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR101108244B1 (ko) * 2008-12-31 2012-01-31 광주과학기술원 발광다이오드의 제조방법
CN102683280A (zh) * 2011-03-08 2012-09-19 财团法人交大思源基金会 半导体制程方法
US8294183B2 (en) 2009-06-10 2012-10-23 Seoul Opto Device Co., Ltd. Semiconductor substrate, method of fabricating the same, semiconductor device, and method of fabricating the same
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR20170029678A (ko) * 2015-09-07 2017-03-16 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008146865A1 (ja) * 2007-05-24 2008-12-04 National Institute For Materials Science 紫外線発光六方晶窒化ホウ素結晶体の製造方法
US20090136652A1 (en) * 2007-06-24 2009-05-28 Applied Materials, Inc. Showerhead design with precursor source
US20080314311A1 (en) * 2007-06-24 2008-12-25 Burrows Brian H Hvpe showerhead design
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
KR100921789B1 (ko) * 2007-10-24 2009-10-15 주식회사 실트론 화합물 반도체 기판 제조 방법
CN101861640B (zh) * 2007-11-16 2013-07-03 株式会社爱发科 基板处理方法以及用该方法进行处理而形成的基板
KR100956499B1 (ko) * 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
CN102117869B (zh) * 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
TWI446583B (zh) * 2011-06-29 2014-07-21 Univ Nat Chiao Tung 半導體製程方法
US9263255B2 (en) 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
TW201347231A (zh) 2012-05-04 2013-11-16 Lextar Electronics Corp 發光二極體元件
KR102108196B1 (ko) 2013-04-05 2020-05-08 서울바이오시스 주식회사 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
TWI632696B (zh) * 2013-10-11 2018-08-11 王子控股股份有限公司 半導體發光元件用基板之製造方法、半導體發光元件之製 造方法、半導體發光元件用基板、以及半導體發光元件
JP2015111649A (ja) * 2013-10-30 2015-06-18 京セラ株式会社 金属体付きサファイア構造体、金属体付きサファイア構造体の製造方法、電子機器、および外装体
US20150258769A1 (en) * 2014-02-05 2015-09-17 John Farah Rapid Thinning of GaN and SiC Substrates and Dry Epitaxial Lift-off
US9607881B2 (en) * 2014-06-20 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Insulator void aspect ratio tuning by selective deposition
KR20160008382A (ko) * 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
US9406506B2 (en) 2014-11-05 2016-08-02 International Business Machines Corporation Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
JP7075840B2 (ja) * 2018-07-09 2022-05-26 パナソニックホールディングス株式会社 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法
KR20200006652A (ko) 2018-07-10 2020-01-21 삼성디스플레이 주식회사 잉크조성물, 그 제조 방법, 및 이를 이용한 양자점-폴리머 복합체 패턴 제조방법
CN111081531B (zh) * 2019-10-30 2022-03-18 华灿光电（浙江）有限公司 外延层剥离方法
CN111129242B (zh) * 2019-12-27 2021-06-18 广东省半导体产业技术研究院 一种led制备方法与待剥离led结构
CN113257970A (zh) * 2021-07-15 2021-08-13 广东中图半导体科技股份有限公司 一种用于led生长的图形化衬底、外延片和制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0892741A (ja) * 1994-09-20 1996-04-09 New Japan Radio Co Ltd ダイヤモンド堆積用超硬合金の表面処理方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP3805673B2 (ja) * 2001-03-23 2006-08-02 松下電器産業株式会社 窒化物半導体基板の製造方法
US7468105B2 (en) * 2001-10-16 2008-12-23 Micron Technology, Inc. CMP cleaning composition with microbial inhibitor
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
JP4250904B2 (ja) * 2002-04-08 2009-04-08 パナソニック株式会社 半導体の製造方法
JP4115187B2 (ja) 2002-07-19 2008-07-09 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010068460A3 (en) * 2008-12-12 2010-08-12 3M Innovative Properties Company Particle reflow etching
WO2010068460A2 (en) * 2008-12-12 2010-06-17 3M Innovative Properties Company Particle reflow etching
KR101108244B1 (ko) * 2008-12-31 2012-01-31 광주과학기술원 발광다이오드의 제조방법
US8294183B2 (en) 2009-06-10 2012-10-23 Seoul Opto Device Co., Ltd. Semiconductor substrate, method of fabricating the same, semiconductor device, and method of fabricating the same
US10128403B2 (en) 2009-06-10 2018-11-13 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US9773940B2 (en) 2009-06-10 2017-09-26 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US9425347B2 (en) 2009-06-10 2016-08-23 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US9202685B2 (en) 2009-06-10 2015-12-01 Seoul Viosys Co., Ltd. Method of manufacturing a compound semiconductor substrate in a flattened growth substrate
US9006084B2 (en) 2009-06-10 2015-04-14 Seoul Viosys Co., Ltd. Method of preparing semiconductor layer including cavities
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8329488B2 (en) 2009-08-26 2012-12-11 Seoul Opto Device Co., Ltd. Method of fabricating semiconductor substrate and method of fabricating light emitting device
US8026119B2 (en) 2009-08-26 2011-09-27 Seoul Opto Device Co., Ltd. Method of fabricating semiconductor substrate and method of fabricating light emitting device
US8183075B2 (en) 2009-08-26 2012-05-22 Seoul Opto Device Co., Ltd. Method of fabricating semiconductor substrate and method of fabricating light emitting device
WO2011025149A3 (ko) * 2009-08-26 2011-04-21 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
US8609449B2 (en) 2009-08-26 2013-12-17 Seoul Opto Device Co., Ltd. Method of fabricating semiconductor substrate and method of fabricating light emitting device
KR101106150B1 (ko) * 2009-08-26 2012-01-20 서울옵토디바이스주식회사 발광 소자 제조 방법
KR101106149B1 (ko) * 2009-08-26 2012-01-20 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
WO2011099772A3 (en) * 2010-02-10 2011-11-24 Seoul Opto Device Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
WO2011099685A1 (en) * 2010-02-10 2011-08-18 Seoul Opto Device Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8564134B2 (en) 2010-02-10 2013-10-22 Seoul Opto Device Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8906778B2 (en) 2011-03-08 2014-12-09 National Chiao Tung University Method of semiconductor manufacturing process
KR101352242B1 (ko) * 2011-03-08 2014-01-17 네이셔널 치아오 텅 유니버시티 반도체 제조방법
CN102683280A (zh) * 2011-03-08 2012-09-19 财团法人交大思源基金会 半导体制程方法
KR20170029678A (ko) * 2015-09-07 2017-03-16 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법

Also Published As

Publication number Publication date
GB0818662D0 (en) 2008-11-19
WO2007105782A1 (ja) 2007-09-20
GB2450652A (en) 2008-12-31
TW200739692A (en) 2007-10-16
JP2007243090A (ja) 2007-09-20
DE112007000578T5 (de) 2009-01-15
US20090093122A1 (en) 2009-04-09
KR101286927B1 (ko) 2013-07-16
TWI435375B (zh) 2014-04-21
JP4879614B2 (ja) 2012-02-22
CN101432850B (zh) 2011-03-23
CN101432850A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
KR101286927B1 (ko) 3-5족 질화물 반도체 기판의 제조 방법
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
US6121121A (en) Method for manufacturing gallium nitride compound semiconductor
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US8450192B2 (en) Growth of planar, non-polar, group-III nitride films
KR100992960B1 (ko) 유기금속 화학기상 증착법에 의해 성장된 무극성 α면질화갈륨 박막
GB2441705A (en) Substrate and semiconductor light emitting element
US20040079958A1 (en) Method for manufacturing gallium nitride compound semiconductor
WO2009040579A1 (en) Non-polar iii-v nitride material and production method
WO2009011407A1 (ja) Ｉｉｉ族窒化物単結晶の製造方法
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JP4996448B2 (ja) 半導体基板の作成方法
KR101426319B1 (ko) 기판의 가장자리에서의 성장을 방지하면서 기판상 에피택셜 성장에 의해 질화물의 단결정을 제조하는 방법
JP2007001855A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2006352079A (ja) 自立基板、その製造方法及び半導体発光素子
JP4749803B2 (ja) 半導体積層基板およびその製造方法
JP5129186B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
Vilchis et al. A comparative analysis between nitride films on GaAs and epitaxial films of GaN by MOCVD system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 6