CN102683280A - 半导体制程方法 - Google Patents

半导体制程方法 Download PDF

Info

Publication number
CN102683280A
CN102683280A CN2011101221968A CN201110122196A CN102683280A CN 102683280 A CN102683280 A CN 102683280A CN 2011101221968 A CN2011101221968 A CN 2011101221968A CN 201110122196 A CN201110122196 A CN 201110122196A CN 102683280 A CN102683280 A CN 102683280A
Authority
CN
China
Prior art keywords
substrate
semiconductor substrate
semiconductor
concaveconvex structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101221968A
Other languages
English (en)
Other versions
CN102683280B (zh
Inventor
吴耀铨
王宝明
萧丰庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Yang Ming Chiao Tung University NYCU
Original Assignee
National Chiao Tung University NCTU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Chiao Tung University NCTU filed Critical National Chiao Tung University NCTU
Publication of CN102683280A publication Critical patent/CN102683280A/zh
Application granted granted Critical
Publication of CN102683280B publication Critical patent/CN102683280B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

本发明提供一种半导体制程方法，包含下列步骤：提供一成长基板；在该成长基板上形成一半导体基板；在该半导体基板与该成长基板之间形成一第一凹凸结构；以及改变该成长基板与该半导体基板的温度。

Description

半导体制程方法
技术领域
本发明相关于一种半导体制程方法，尤指关于剥离半导体基板的半导体制程方法。
背景技术
在传统的发光二极管制程(Light-Emitting Diode；LED)中，为了在成长基板上成长出较高品质的氮化物半导体(例如：形成镓基(GaN-based)磊晶薄膜)，一般会选择晶体结构与氮化镓的晶体结构类似的蓝宝石(Al-2O3)基板作为成长基板。但蓝宝石基板在导电性质与导热性质上是比较差的，因此氮化镓发光二极管在高电流、高功率、长时间操作下，存在着散热不佳、影响晶粒的发光效率与发光面积、可靠度不良等问题，因而对氮化镓发光二极管的制造与发光效率的提升造成阻碍与限制。
为了改善上述缺失，传统作法是去除蓝宝石基板，已知的技术是以晶圆接合技术将氮化物半导体元件从蓝宝石成长基板转移至接合基板，藉以使LED的元件特性提升，也就是将氮化镓元件磊晶层自蓝宝石基板剥离，转移至具有高导电率、高导热率的基板。在上述制程中，大部分以激光剥离(LaserLift Off)技术来去除蓝宝石成长基板。然而激光剥离法会使LED的元件特性劣化，影响LED元件的良率，而且激光剥离成本较高。因此，如果能在晶圆接合过程中将氮化物半导体元件从成长基板剥离，避免使用激光剥离技术，则能大大降低制造成本。
职是之故，申请人鉴于已知技术中所产生的缺失，经过悉心试验与研究，并一本锲而不舍的精神，终构思出本案“半导体制程方法”，能够克服上述缺点，以下为本案的简要说明。
发明内容
本发明提出一种新的制程技术，在制程中减少成长基板与氮化物半导体基板间的接触面积，在晶圆接合步骤因为加热而产生温度变化的过程中，因为成长基板与氮化物半导体的膨胀系数不同，产生应力集中，藉此导致氮化物半导体基板与成长基板剥离而制造出氮化物半导体元件。无需使用激光剥离技术来进行去除成长基板的制程，因而有效降低制程成本。
根据本发明的第一构想，提供一种半导体制程方法，包含下列步骤：提供一成长基板；在该成长基板上形成一半导体基板；在该半导体基板与该成长基板之间形成一第一凹凸结构；以及改变该成长基板与该半导体基板的温度。
较佳地，改变该成长基板与该半导体基板的温度更包括一晶圆接合步骤：加热该成长基板与该半导体基板，并施加一压力使该半导体基板接合至一接合基板。
较佳地，在改变该成长基板与该半导体基板的温度之前包括一步骤：在该半导体基板上形成一半导体元件。
较佳地，该接合基板的材质为一铜材质、一铝材质、一硅材质、一钻石材质、一铜合金材质或一铝合金材质其中之一。
较佳地，该半导体基板是一氮化物半导体基板，而该成长基板为一氧化铝材质、一蓝宝石(Sapphire)材质、一碳化硅(SiC)材质或一硅(Si)材质其中之一。
较佳地，在该半导体基板形成一第一凹凸结构是通过一化学湿式蚀刻或一干式蚀刻来图形化该半导体基板而形成该第一凹凸结构，以减少该半导体基板与该成长基板间的接触面积。
较佳地，该化学湿式蚀刻为使用一氢氧化钾(KOH)溶液进行蚀刻。
较佳地，在该成长基板上形成一半导体基板之前更包括以下步骤：在该成长基板上形成一介电层；以及在该介电层上以曝光、显影与蚀刻的方式形成一第二凹凸结构。
较佳地，在该半导体基板与该成长基板间形成一第一凹凸结构之前更包括以下步骤：在该第二凹凸结构上形成该半导体基板；以及以一湿式蚀刻方式去除该介电层以形成该第一凹凸结构。
较佳地，该湿式蚀刻方式为使用氟化氢(HF)溶液。
较佳地，该介电层为一二氧化硅材质。
较佳地，该第二凹凸结构裸露出该成长基板且为一连续凹凸结构。
根据本发明的第二构想，提供一种半导体制程方法，包含下列步骤：提供一第一基板，其具有一上表面；提供一第二基板，其具有一下表面；减少该上表面与该下表面间的一接触面积；以及加热该第一与该第二基板。
根据本发明的第三构想，提供一种半导体制程方法，包含下列步骤：提供一第一基板，其具有一上表面；提供一第二基板，其具有一下表面与该上表面接触；以及加热该第一与该第二基板，以使该上表面与该下表面处于分离状态。
附图说明
图1为本发明第一较佳实施例的流程图。
图2为说明第一较佳实施例的结构图。
图3为说明第一较佳实施例的结构图。
图4为说明第一较佳实施例的结构图。
图5为说明第一较佳实施例的结构图。
图6为本发明第一较佳实施例的流程图。
图7为说明第一较佳实施例的结构图。
图8(a)与图8(b)说明第一较佳实施例的结构图。
图9为说明第一较佳实施例的结构图。
图10为说明第一较佳实施例的结构图。
【主要元件符号说明】
1：成长基板
2：半导体基板
22：第一凹凸结构
2a：介电层
2a1：第二凹凸结构
3：半导体元件
31：半导体基板
33：第一凹凸结构
4：接合基板
具体实施方式
本案将可由以下的实施例说明而得到充分了解，使得熟习本领域的人士可以据以完成，但是本案的实施并非可由下列实施案例而被限制其实施型态。其中相同的标号始终代表相同的组件。
请参考图1至图5，其中图1为本发明第一较佳实施例的流程图，而图2至图5为说明第一较佳实施例的结构图。本发明的第一较佳实施例包含步骤S11～S15，以下分别作说明。
步骤S11：提供一第一基板如：成长基板1，成长基板1较佳为一氧化铝(Al2O3)材质、一蓝宝石(Sapphire)材质、一碳化硅(SiC)材质或一硅(Si)材质其中之一。
步骤S12：如图2所示，在该成长基板上形成一第二基板如：半导体基板2，而半导体基板2较佳为氮化物半导体材质，如：氮化镓(GaN)等。而其中成长基板1与半导体基板2可由传统半导体制程方法所形成。
步骤S13：通过一化学湿式蚀刻或一干式蚀刻来图形化半导体基板2，而在半导体基板2与成长基板1之间形成第一凹凸结构22，如图3所示，以减少半导体基板2与成长基板1间的接触面积。本领域具一般知识的技术人员可理解的是第一凹凸结构22可通过一化学湿式蚀刻(如使用氢氧化钾(KOH)溶液等)或一干式蚀刻来图形化半导体基板2而形成。
步骤S14：进行后续元件制作，在半导体基板2上形成半导体元件3。
步骤S15：如图4所示，进行晶圆接合，在晶圆接合过程中改变成长基板1与半导体基板2的温度，成长基板1与半导体基板2将被加热，且受到一压力使半导体基板2接合至接合基板4，其中接合基板4的材质较佳为一铜材质、一铝材质、一硅材质、一钻石材质、一铜合金材质或一铝合金材质其中之一。
如图5所示，在晶圆接合过程中，成长基板1与半导体基板2的温度改变，而由于成长基板1与半导体基板2的热膨胀系数不同，并产生应力集中，导致成长基板1自半导体基板2剥离。
而可以为本领域技术人员理解的是，第一凹凸结构22用于减少半导体基板2与成长基板1间的接触面积，因此第一凹凸结构22可在形成半导体基板2之后与晶圆接合之前的任一步骤形成。而第一凹凸结构22也不限于图2至图5所示规则排列的凹凸结构，只要是可以减少半导体基板2与成长基板1间的接触面积的凹凸结构皆可达到本发明的效果。
然而，形成上述第一凹凸结构的方法不限于第一实施例所提供的流程。请继续参考图6至图10，其中图6为本发明第二较佳实施例的流程图，而图7至图10为说明第二较佳实施例的结构图。第二实施例与第一较佳实施例类似，在半导体基板31与成长基板1相邻处形成第一凹凸结构33，以使半导体基板31与成长基板1间的接触面积减少，唯其第一凹凸结构33的形成方式与第一较佳实施例不同，其步骤如下。
步骤S21：提供一成长基板1，如第一较佳实施例所述，该成长基板1较佳为一氧化铝(Al2O3)材质、一蓝宝石(Sapphire)材质、一碳化硅(SiC)材质或一硅(Si)材质其中之一。
步骤S22：如图7所示，在成长基板1上形成介电层2a，并在介电层2a上以曝光、显影与蚀刻的方式形成第二凹凸结构2a1，而介电层2a较佳为采用二氧化硅材质。
图8(b)所显示的是第二凹凸结构2a1在成长基板1上形成后的侧视示意图，而图8(a)是对应图8(b)的俯视示意图。如图8(a)与图8(b)所示，第二凹凸结构2a1裸露出成长基板1且较佳为一连续凹凸结构。
步骤S23：如图9所示，在第二凹凸结构2a1上形成半导体基板31。如第一较佳实施例所述，半导体基板31较佳为氮化物半导体材质，如：氮化镓(GaN)等。
步骤S24：以湿式蚀刻方式去除介电层2a所形成的第二凹凸结构2a1，而在半导体基板31的下表面处形成对应第二凹凸结构2a1的第一凹凸结构33。而前述湿式蚀刻方式较佳可使用氟化氢(HF)溶液来进行。
步骤S25：形成第一凹凸结构33之后，接续进行后续元件制作以及晶圆接合流程。与第一较佳实施例类似，成长基板1与半导体基板31在晶圆接合过程中被加热，使得成长基板1与半导体基板31的温度改变，而由于两者的热膨胀系数不同，并产生应力集中，导致成长基板1自半导体基板31剥离。
与第一较佳实施例类似，本实施例第二凹凸结构2a1图8(a)与图8(b)所显示的凹凸方式，而可以是任意排列方式的凹凸结构，使得对应形成的第一凹凸结构33不限于图10所示规则排列的凹凸结构，只要是可以减少半导体基板31与成长基板1间的接触面积的凹凸结构皆可达到本发明的效果。
总结而言，本案实为一难得一见，值得珍惜的难得发明，但以上所述者，仅为本发明的最佳实施例而已，当不能以之限定本发明所实施的范围。即大凡依本发明申请权利要求所作的均等变化与修饰，皆应仍属于本发明专利涵盖的范围内，谨请贵审查委员明鉴，并祈惠准，是所至祷。

Claims (14)

1.一种半导体制程方法，包含下列步骤：
提供一成长基板；
在该成长基板上形成一半导体基板；
在该半导体基板与该成长基板之间形成一第一凹凸结构；以及
改变该成长基板与该半导体基板的温度。
2.如权利要求1所述的制程方法，其中改变该成长基板与该半导体基板的温度更包括一晶圆接合步骤：加热该成长基板与该半导体基板，并施加一压力使该半导体基板接合至一接合基板。
3.如权利要求1所述的制程方法，其中在改变该成长基板与该半导体基板的温度之前包括一步骤：在该半导体基板上形成一半导体元件。
4.如权利要求3所述的制程方法，其中该接合基板的材质为一铜材质、一铝材质、一硅材质、一钻石材质、一铜合金材质或一铝合金材质其中之一。
5.如权利要求1所述的制程方法，其中该半导体基板是一氮化物半导体基板，而该成长基板为一氧化铝材质、一蓝宝石(Sapphire)材质、一碳化硅(SiC)材质或一硅(Si)材质其中之一。
6.如权利要求1所述的制程方法，其中在该半导体基板形成一第一凹凸结构是通过一化学湿式蚀刻或一干式蚀刻来图形化该半导体基板而形成该第一凹凸结构，以减少该半导体基板与该成长基板间的接触面积。
7.如权利要求6所述的制程方法，其中该化学湿式蚀刻为使用一氢氧化钾(KOH)溶液进行蚀刻。
8.如权利要求1所述的制程方法，其中在该成长基板上形成一半导体基板之前更包括以下步骤：
在该成长基板上形成一介电层；以及
在该介电层上以曝光、显影与蚀刻的方式形成一第二凹凸结构。
9.如权利要求8所述的制程方法，其中在该半导体基板与该成长基板间形成一第一凹凸结构之前更包括以下步骤：
在该第二凹凸结构上形成该半导体基板；以及
以一湿式蚀刻方式去除该介电层以形成该第一凹凸结构。
10.如权利要求9所述的制程方法，其中该湿式蚀刻方式为使用氟化氢(HF)溶液。
11.如权利要求8所述的制程方法，其中该介电层为一二氧化硅材质。
12.如权利要求8所述的制程方法，其中该第二凹凸结构裸露出该成长基板且为一连续凹凸结构。
13.一种半导体制程方法，包含下列步骤：
提供一第一基板，其具有一上表面；
提供一第二基板，其具有一下表面；
减少该上表面与该下表面间的一接触面积；以及
加热该第一与该第二基板。
14.一种半导体制程方法，包含下列步骤：
提供一第一基板，其具有一上表面；
提供一第二基板，其具有一下表面与该上表面接触；
加热该第一与该第二基板，以使该上表面与该下表面处于分离状态。
CN201110122196.8A 2011-03-08 2011-05-12 半导体制程方法 Expired - Fee Related CN102683280B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100107823A TW201237963A (en) 2011-03-08 2011-03-08 Method of semiconductor manufacturing process
TW100107823 2011-03-08

Publications (2)

Publication Number Publication Date
CN102683280A true CN102683280A (zh) 2012-09-19
CN102683280B CN102683280B (zh) 2015-05-27

Family

ID=46795958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110122196.8A Expired - Fee Related CN102683280B (zh) 2011-03-08 2011-05-12 半导体制程方法

Country Status (5)

Country Link
US (1) US8906778B2 (zh)
JP (1) JP5486578B2 (zh)
KR (1) KR101352242B1 (zh)
CN (1) CN102683280B (zh)
TW (1) TW201237963A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461388A (zh) * 2018-03-26 2018-08-28 云谷（固安）科技有限公司 一种衬底结构、加工方法和显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471608B1 (ko) * 2013-06-12 2014-12-11 광주과학기술원 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
KR102075994B1 (ko) 2014-03-25 2020-02-12 삼성전자주식회사 기판 분리 장치 및 기판 분리 시스템
CN110767846B (zh) * 2019-10-31 2022-04-08 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064247A (ja) * 2003-08-12 2005-03-10 Sony Corp 半導体発光素子及びその製造方法
JP2007099567A (ja) * 2005-10-05 2007-04-19 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法およびｉｉｉ族窒化物半導体基板
KR20080100466A (ko) * 2006-03-13 2008-11-18 스미또모 가가꾸 가부시키가이샤 3-5족 질화물 반도체 기판의 제조 방법
CN101645482A (zh) * 2008-08-05 2010-02-10 夏普株式会社 氮化物半导体发光元件及其制造方法
KR20110021565A (ko) * 2009-08-26 2011-03-04 서울옵토디바이스주식회사 발광 소자 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP4438277B2 (ja) 2002-09-27 2010-03-24 日亜化学工業株式会社 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2005097045A (ja) * 2003-09-25 2005-04-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物ウエハの製造方法
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
JP2006316307A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
US7629209B2 (en) * 2005-10-17 2009-12-08 Chunghwa Picture Tubes, Ltd. Methods for fabricating polysilicon film and thin film transistors
TW200842967A (en) 2007-04-16 2008-11-01 Univ Nat Chiao Tung Method of etching nitride semiconductor
KR101404781B1 (ko) 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
JP4811376B2 (ja) * 2007-09-25 2011-11-09 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層およびそれを用いた基板
JP2009190918A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP2010010613A (ja) * 2008-06-30 2010-01-14 Tokuyama Corp 積層体、自立基板製造用基板、自立基板およびこれらの製造方法
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
TWI442460B (zh) 2009-01-07 2014-06-21 Advanced Optoelectronic Tech 分離兩種材料的方法
KR101229832B1 (ko) * 2009-08-26 2013-02-04 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064247A (ja) * 2003-08-12 2005-03-10 Sony Corp 半導体発光素子及びその製造方法
JP2007099567A (ja) * 2005-10-05 2007-04-19 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法およびｉｉｉ族窒化物半導体基板
KR20080100466A (ko) * 2006-03-13 2008-11-18 스미또모 가가꾸 가부시키가이샤 3-5족 질화물 반도체 기판의 제조 방법
CN101645482A (zh) * 2008-08-05 2010-02-10 夏普株式会社 氮化物半导体发光元件及其制造方法
KR20110021565A (ko) * 2009-08-26 2011-03-04 서울옵토디바이스주식회사 발광 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461388A (zh) * 2018-03-26 2018-08-28 云谷（固安）科技有限公司 一种衬底结构、加工方法和显示装置

Also Published As

Publication number Publication date
JP5486578B2 (ja) 2014-05-07
JP2012188342A (ja) 2012-10-04
KR20120102486A (ko) 2012-09-18
CN102683280B (zh) 2015-05-27
TW201237963A (en) 2012-09-16
KR101352242B1 (ko) 2014-01-17
US20120231614A1 (en) 2012-09-13
US8906778B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
CN101604717B (zh) 一种垂直GaN基LED芯片及其制作方法
US8507357B2 (en) Method for lift-off of light-emitting diode substrate
JP4871973B2 (ja) 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
KR101077789B1 (ko) Ｌｅｄ 디스플레이 제조 방법 및 이에 의하여 제조된 ｌｅｄ 디스플레이
US9356188B2 (en) Tensile separation of a semiconducting stack
TW200913320A (en) Light emitting diodes and fabrication methods thereof
CN101150156A (zh) 发光元件及其制造方法
CN105826434A (zh) 一种金刚石热沉GaN基LED制作方法
TWI397989B (zh) 發光二極體陣列
CN102683280B (zh) 半导体制程方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
WO2014110982A1 (zh) 一种基于激光剥离的半导体发光器件的制备方法
WO2015035736A1 (zh) 一种半导体发光器件的制备方法
JP6017035B2 (ja) 金属拡散を防止する保護層付きの複合基板
GB2426123A (en) Substrate-free flip chip light emitting diode
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
CN102856254A (zh) 半导体制程方法
US20130130420A1 (en) Method of laser lift-off for leds
KR101296263B1 (ko) 다양한 분리층 물질을 이용한 레이저 리프트 오프 방법
TWI474381B (zh) Preparation method of epitaxial substrate
TWI405353B (zh) Method for manufacturing photovoltaic element
Lee et al. A study of mechanical lift-off technology for high-efficiency vertical LEDs using Micro-Porous GaN template
WO2018040660A1 (zh) 一种激光二极管及其制作方法
TWI225315B (en) Method for forming LED
KR100889978B1 (ko) 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150527

Termination date: 20210512

CF01 Termination of patent right due to non-payment of annual fee