JP2007099567A - Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板 - Google Patents
Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板 Download PDFInfo
- Publication number
- JP2007099567A JP2007099567A JP2005292297A JP2005292297A JP2007099567A JP 2007099567 A JP2007099567 A JP 2007099567A JP 2005292297 A JP2005292297 A JP 2005292297A JP 2005292297 A JP2005292297 A JP 2005292297A JP 2007099567 A JP2007099567 A JP 2007099567A
- Authority
- JP
- Japan
- Prior art keywords
- covering portion
- semiconductor layer
- group iii
- iii nitride
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】マスク11の第二被覆部113の幅寸法を、第一被覆部112の幅寸法よりも広くする。これにより、GaN半導体層13により第二被覆部113を覆うのに要する時間が、GaN半導体層13により第一被覆部112を覆うのに要する時間よりも長くなる。そのため、第二被覆部113上に、GaN半導体層13により覆われていない露出部113Aを形成して第一被覆部112、および第二被覆部113をエッチングすることができるので、空隙14を確実に形成できる。
【選択図】 図1
Description
まず、サファイア(Al2O3)基板上に、ストライプ状に配置された断面矩形形状の被覆部および被覆部間に形成された開口部を有するマスクを形成する。このマスクの被覆部は、サファイア基板の<11−20>、GaN半導体基板の<1−100>方向に延在する。
マスク形成後、その開口部からGaN半導体層を成長させ、前記マスクの被覆部の上面を完全には覆わない状態で成長を止める。これにより、マスクの被覆部上面の一部が露出した露出部が形成される。このときGaN半導体層は、特許文献1の請求項1等に記載されているように、断面略T字型となる。
次に、マスクをドライエッチングにより除去して空隙を形成し、さらにGaN半導体層を成長させる。その後、サファイア基板を剥離し、GaN半導体層を有するGaN半導体基板を得る。
特許文献1のサファイア基板とGaN半導体層を分離する方法は、原理的に空隙の形成が重要である。
特許文献1に記載されたGaN半導体層を成長させる方法は、開口部からGaNを核発生させ、サファイア<1−100>方向(GaNの<11−20>方向)へGaN半導体層を横方向成長させている。一般的にこの結晶方位関係で横方向成長を行うと、横成長の先端部分では、サファイア<1−100>方向(GaNの<11−20>方向)に成長速度の揺らぎが生じやすく、その結果、横方向成長の先端面に凹凸が発生する。
被覆部の幅を狭くした場合には、横方向成長するGaN半導体層の成長速度のゆらぎのため、被覆部を覆わないタイミングでGaN半導体層の成長を制御性良く止めることが難しく、被覆部上に露出部を形成することが困難である。
露出部が形成されず、GaN半導体層により被覆部が完全に覆われてしまうと、エッチングにより被覆部を除去することが困難となる。被覆部を除去できない場合には、空隙を形成することができなくなるため、サファイア基板とGaN半導体層とが分離しにくくなり、GaN半導体層に損傷を与えてしまう可能性がある。
一方で、被覆部の幅を広くした場合には、露出部の面積が広くなりすぎてしまう。露出部の面積が広すぎると、その後のGaN半導体層の形成初期に空隙へ原料ガスが進入し易く、空隙の内部でGaNが成長するので空隙を消滅させてしまうことがある。空隙が消滅してしまうとサファイア基板と、GaN半導体層とが分離しにくくなり、GaN半導体層に損傷を与えてしまう可能性がある。
なお、一対の開口部により挟まれる領域の幅のすべてが第一被覆部の開口部に挟まれた領域の幅よりも広ければ、第二被覆部において第一被覆部よりもはやく覆われてしまう領域がなくなるため、より確実に第二被覆部上面にIII族窒化物半導体層に覆われていない露出部を形成することができる。
また、開口部により挟まれる領域の幅が均一でなく、徐々に広がっているような場合には、第二被覆部の開口部により挟まれる領域の最大幅が第一被覆部の開口部により挟まれる領域の最大幅よりも大きければよい。
さらに、第一被覆部は第二被覆部に連続して形成されているので、第一被覆部上がIII族窒化物半導体層で覆われていても、エッチングが第二被覆部を起点に第一被覆部側へ徐々に進んでいくことで、第一被覆部もエッチングすることが可能となる。
このように、少なくとも、第二被覆部の一部をエッチングすることで、空隙を形成することが可能となり、サファイア基板と、GaN半導体層との分離を容易に行うことができる。そのため、損傷の少ないIII族窒化物半導体層を形成することができる。
第一被覆部に、露出部を形成する場合には、第一被覆部の露出部の面積は、第二被覆部の露出部よりも小さくなるため、第一被覆部のエッチングにより形成された空隙内には、第二被覆部のエッチングにより形成された空隙内よりも、III族窒化物半導体層の原料ガスが進入しにくい。すなわち、第一被覆部のエッチングにより形成された空隙は、埋まりにくくなっている。従って、サファイア基板と、GaN半導体層との分離を容易に行うことができるのである。
第一被覆部のエッチングにより形成された空隙上面は、III族窒化物半導体層により覆われているので、第一被覆部のエッチングにより形成された空隙内にIII族窒化物半導体層の原料ガスがほとんど進入することがない。そのため、サファイア基板と、GaN半導体層との分離を容易に行うことができるのである。
第二被覆部に複数の第一被覆部を連続させれば、空隙を形成する工程で、第二被覆部にエッチャントを接触させるだけで複数の第一被覆部を除去することが可能となる。
すべての第一被覆部を第二被覆部に連続させることで、空隙を形成する工程で、第二被覆部にエッチャントを接触させることにより、ほとんどの第一被覆部を除去することが可能となる。
第一被覆部に交差する第三被覆部を形成することで、第三被覆部を介して第一被覆部をエッチングすることが可能となる。
第一被覆部と第三被覆部の交点に第二被覆部を形成することで、第二被覆部のエッチング面を第一被覆部及び第三被覆部の双方の側に進行させて、第一被覆部及び第三被覆部を確実にエッチングすることができる。
このような製造方法によれば、前述した方法で製造されたIII族窒化物半導体層を含むIII族窒化物半導体基板を製造できるので、損傷の少ないIII族窒化物半導体層を有するIII族窒化物半導体基板を製造することができる。
(第一実施形態)
図1及び図2(A)を参照して本実施形態を説明する。
図1は、本実施形態にかかるGaN半導体基板の製造方法を模式的に示す工程断面図であり、サファイア基板10の(1−100)面から見た断面図である。図2(A)は、本実施形態で使用するマスクを上面側からみた平面図である。
本実施形態のIII族窒化物半導体基板であるGaN半導体基板の製造方法は次のようである。
まず、下地基板であるサファイア(Al2O3)基板10に、第一被覆部112及び第二被覆部113を有するマスク11を形成し、開口部111からGaN半導体層13を選択成長させる。ここで、形成するマスク11の第二被覆部113の幅寸法は、第一被覆部112の幅寸法よりも広い。次に、GaN半導体層13が少なくともマスク11の第二被覆部113上面全面を覆わないうちに、成長を止め、第二被覆部113上面の露出部113Aにエッチャントを接触させる。これにより、第二被覆部113上面の露出部113Aからエッチングが進行し、マスク11を除去して、空隙14を形成できる。この空隙14を残しつつ、GaN半導体層13をさらに成長させ、その後、GaN半導体層13とサファイア基板10とを分離する。
まず、フォトリソグラフィ法とエッチングにより、下地基板であるサファイア(Al2O3)基板10上に、二酸化珪素(SiO2)のマスク11を形成する。
マスク11を形成するには、まず、サファイア基板10上にSiO2膜を形成し、このSiO2膜上にレジストマスクを形成する。このレジストマスクは、マスク11と同じパターンを有する。このレジストマスクが形成されたサファイア基板10をエッチング液に浸すと、レジストマスクの開口部から露出したSiO2膜が除去され、マスク11が形成される。
レジストマスクを形成するには、まず、レジスト液をSiO2膜上に塗布し、乾燥させてレジスト膜を形成する。次に、レジストマスクのパターンと同じパターンのマスクをレジスト膜上に設置する。そして、光を照射することで、前記マスクの開口部から露出したレジスト膜の一部が露光され、その露光された部分を現像液で除去することで、レジストマスクが形成されることとなる。
なお、レジスト膜が光硬化性である場合には、レジストパターンを形成するためのマスクはレジストマスクのパターンを反転したパターンとなる。
第一被覆部112は、平面略矩形形状であり、その長手方向がサファイア基板10の<1−100>方向、GaN半導体層13の<11−20>方向に沿っている。
複数本の第一被覆部112は、サファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に所定の間隔を開けて等間隔にストライプ状に配置されるとともに、サファイア基板10の<1−100>方向(GaN半導体層13の<11−20>方向)にも所定の間隔をあけて配置されている。
サファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に並ぶ複数本の第一被覆部112間には平面矩形形状の開口部111A或いは開口部111Bが形成される。換言すると、第一の被覆部112は、開口部111A及び開口部111B、或いは、一対の開口部111Bに挟まれている。
また、第二被覆部113は、サファイア基板10の<1−100>方向に沿って隣接する一対の開口部111Bにも挟まれるように形成されている。
さらに、この第二被覆部113は、複数本の第一被覆部112に接続されており、第一被覆部112の長手方向と直交する方向に広がった形状となっている。
第二被覆部113は、第一被覆部112のサファイア基板10の<1−100>方向(GaN半導体層13の<11−20>方向)に隣接する第一被覆部112間に形成されており、複数本の第一被覆部112に挟まれるように配置されている。本実施形態では、すべての第一被覆部112が、第二被覆部113に連続している。具体的には、本実施形態では、第二被覆部113を挟んで一方の側に3本の第一被覆部112が接続され、第二被覆部113を挟んで他方の側に3本の第一被覆部112が接続されている。
すなわち、第二被覆部113上面のサファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿った幅寸法W1は、第一被覆部112上面のサファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿った幅寸法W2よりも広くなっている。
以上がマスクを形成する工程である。
開口部111から成長するGaN半導体層13は、サファイア基板10の基板面に対して傾斜するファセット面{1−101}を有するものとなる(図1(B))。
このようにしてマスク11を除去することにより、空隙14(14A,14B)が形成される。前述したように、マスク11の第一被覆部112上面はGaN半導体層13により覆われているので、第一被覆部112が除去されることで形成される空隙14Aは、上面がGaN半導体層13により覆われた状態となる。
なお、マスク11の第二被覆部113が除去されることで形成される空隙14Bは、上面がGaN半導体層13により覆われていない。
以上が空隙を形成する工程である(図1(D))。
以上がGaN半導体層13をさらに成長させる工程である。
GaN半導体層13とサファイア基板10の熱膨張係数の違いを利用し、分離を行う。GaN半導体層13及びサファイア基板10を冷却する工程で、空隙14に隣接する隔壁13Aに応力が集中し、GaN半導体層13はサファイア基板10の界面近傍から剥離される(図1(F))。剥離されたGaN半導体層13の表面および裏面を研磨することで、最終的に平坦化した自立基板であるGaN基板を作製することができる。
第二被覆部113の幅寸法W1及びW3を、第一被覆部112の幅寸法W2よりも大きくしているため、第一被覆部112をGaN半導体層13により覆う時間に比べ、第二被覆部113をGaN半導体層13により覆う時間のほうが長くなる。GaN半導体層13で覆われるのに時間を要する第二被覆部113を形成することで、GaN半導体層13の横方向成長の速度や開口部111から成長するGaN半導体層13の形状にばらつきがあったとしても、第二被覆部113を覆わないタイミングでGaN半導体層13の成長を止めることが容易となる。
従って、第二被覆部113に確実に露出部113Aを形成することができる。
そして、第二被覆部113の露出部113Aにエッチャントを接触させて、第二被覆部113をエッチングすることができるので、空隙14Bを確実に形成できる。このように、空隙14Bを確実に形成することができるので、GaN半導体層13とサファイア基板10との分離が行いやすくなり、損傷の少ないGaN半導体層13を形成することができる。
また、第一被覆部112は第二被覆部113に連続しているため、第二被覆部113をエッチングする際に、第二被覆部113のエッチング面が、徐々に第一被覆部112側まで進み、第一被覆部112もエッチングすることが可能となる。
これにより、第一被覆部112が除去された空隙14Aを形成することができ、GaN半導体層13とサファイア基板10との分離が、より一層、行いやすくなる。
また、GaN半導体層13を成長させる工程において、空隙14B内にGaN半導体層13の原料が入り込んでしまい、空隙14B内でGaN半導体層13が成長し、空隙14Bが埋まってしまうことがあっても、本実施形態では、空隙14Aが埋まることがなく、空隙14Aを保つことができるので、GaN半導体層13とサファイア基板10とを容易に分離することが可能となる。
これにより、結晶欠陥の少ないGaN半導体層13、さらには、結晶欠陥の少ないGaN半導体層13を有するGaN基板を製造することができる。
前記実施形態では、図2(A)に示すマスク11を使用したが本実施形態では、図2(B)に示すようなマスク21を使用する。図2(B)は、本実施形態で使用するマスクを上面側からみた平面図である。
このマスク21には平面略正六角形形状の複数の開口部211が形成されている。マスク21の開口部211を構成する6つの側壁面211Aは、GaN半導体層13の<11−20>方向(サファイア基板10の<1−100>方向)に沿って形成されている。
換言すると、平面略正六角形形状の開口部211の各辺がGaN半導体層13の<11−20>方向(サファイア基板10の<1−100>方向)に沿っている。
ここで、側壁面211AがGaN半導体層13の<11−20>方向(サファイア基板10の<1−100>方向)に沿って形成されているとは、側壁面211AがGaN半導体層13の<11−20>(サファイア基板10の<1−100>方向)に完全に沿っているもののみでなく、側壁面211AがGaN半導体層13の<11−20>(サファイア基板10の<1−100>方向)に対し、5°以下のオフセット角を有しているものも含む。
6つの開口部211で囲まれた平面略円形形状の部分が第二被覆部213であり、第二被覆部213以外の部分であって、対向する一対の開口部211に挟まれた平面矩形形状の部分が第一被覆部212である。
第二被覆部213には6本の第一被覆部212が接続されている。また、第一被覆部212は、互いに連続し、網の目状に延びている。すなわち、第一被覆部212の一部は直接、第二被覆部213に接続され、また、他の第一被覆部212は、隣接する第一被覆部212を介して第二被覆部213に接続されている。
また、第二被覆部213は、第一被覆部212の長手方向と直交する方向に広がった形状となっている。
ここで、幅寸法W4は、第二被覆部213の一対の開口部211に挟まれた領域の最大の幅寸法である。
また、第二被覆部213の隣接した一対の開口部211に挟まれた領域の幅寸法W6も、第一被覆部212の幅寸法W5よりも大きくなっている。ここで、隣接した一対の開口部211に挟まれた領域の幅寸法W6は、隣接した一対の開口部211の第二被覆部213を区画する2辺間の寸法の平均値である。
マスク21においては、第二被覆部213の一対の開口部211に挟まれた領域すべての幅寸法が、第一被覆部212の幅寸法W5よりも大きくなっている。
このようなマスク21を使用して、第一実施形態と同様の方法でGaN基板を製造することができる。
本実施形態では、第一実施形態で述べたのと同様の作用効果にくわえ、以下の作用効果を奏する。
GaN半導体層は、結晶方位により成長速度が異なるが、開口部211の平面形状を略正六角形形状とすることで、開口部211の各辺におけるGaN結晶面方位が等価となる。これにより、GaN半導体層13が開口部211の各辺をせりあがるように成長する際、開口部211の各辺における成長速度を均一なものとすることができる。
また、開口部211を構成する側壁面211AをGaN半導体層13の<11−20>に沿った面とすることで、FIELO(facet-initiated epitaxial lateral overgrowth)とよばれる方法で、GaN半導体層13を成長させることができる。このFIELO法で、GaN半導体層13を成長させる場合には、GaN半導体層13の横方向の結晶成長が遅く、また、成長するGaN半導体層13の形状のばらつきも少なくなる。このため、第二被覆部213上でのGaN半導体層の成長を制御性良く止めることができ、露出部を確実に形成することができる。
さらに、開口部211を構成する側壁面211AをGaN半導体層13の<11−20>方向に沿ったものとすることで、開口部211から成長するGaN半導体層13は、サファイア基板10の基板面に対して傾斜するファセット面{1−101}が6方にできた六角錘形状となる。GaN半導体層13は、サファイア基板10に対して傾斜するファセットを形成しながら成長が進むため、開口部211においてサファイア基板10から受け継いだ転位がファセット面で折れ曲がり、積層方向上部への転位の伝播を効果的に抑制することができる。これにより、GaN半導体層13中での結晶欠陥の発生をより確実に抑制することができる。
本実施形態では、第一実施形態とは使用するマスクの形状が異なる。
本実施形態で使用するマスクの形状は、図2(C)に示すような形状である。図2(C)は、本実施形態で使用するマスクを上面側からみた平面図である。
図2(C)に示すマスク31は、複数本、例えば3本の第一被覆部312と、この第一被覆部312に直交して設けられる第三被覆部314と、第一被覆部312及び第三被覆部314の交点に設けられた第二被覆部313とを有する被覆体310を備える。被覆体310の周囲は開口部311により囲まれている。
第三被覆部314も平面略矩形形状であり、サファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿って延びている。また、第三被覆部314は、各第一被覆部312の長手方向の中央に交差している。
各被覆体310において、すべての第一被覆部312が第二被覆部313に接続されている。本実施形態では、3本の第一被覆部312のうち、1本は、直接、第二被覆部313に接続されるとともに、他の2本は、第三被覆部314を介して第二被覆部313に接続されているのである。
すなわち、サファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿った幅寸法W7は、第一被覆部312のサファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿った幅寸法W8よりも大きい。
また、第二被覆部313の開口部311に挟まれた領域の幅寸法W9、すなわち、サファイア基板10の<1−100>方向(GaN半導体層13の<11−20>方向)に沿った幅寸法も、第一被覆部312の幅寸法W8よりも大きい。
以上のような被覆体310は、所定の間隔を開けて複数形成されており、被覆体310の第一被覆部312間に、隣接する被覆体310の第一被覆部312の端部が挿入された形となっている。
なお、マスク31をエッチングにより除去する工程では、第二被覆部313の露出部にエッチャントを接触させることで、第二被覆部313がエッチングされ、エッチング面が一部の第一被覆部312側に進み、第一被覆部312がエッチングされる。また、第二被覆部313のエッチング面は、第三被覆部314側にも進み、第三被覆部314がエッチングされ、さらには、第三被覆部314に接続された一部の第一被覆部312もエッチングされる。
本実施形態では、第一実施形態で述べたのと同様の作用効果にくわえ、以下の作用効果を奏する。
第一被覆部312をサファイア基板10の<1−100>方向に沿って延ばすことで、開口部311から成長するGaN半導体層13を、サファイア基板10の基板面に対して傾斜するファセット面{1−101}を有する構造体とすることができる。これにより、GaN半導体層13中に結晶欠陥が発生することが抑制される。
さらに、マスク31のすべての第一被覆部312が第二被覆部313に接続されているので、第二被覆部313をエッチングすることにより、第一被覆部312も確実にエッチングすることができる。
本実施形態では、第一実施形態と使用するマスクの形状が異なる。本実施形態で使用するマスクの形状は、図2(D)に示すような形状である。なお、図2(D)は、本実施形態で使用するマスクを上面側からみた平面図である。
マスク41は格子状である。このマスク41は、サファイア基板10の<1−100>方向(GaN半導体層13の<11−20>方向)に沿って延びた複数本の第一被覆部412と、サファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿って延びた複数本の第三被覆部414と、第一被覆部412及び第三被覆部414の交点に形成された第二被覆部413とを備える。第一被覆部412及び第三被覆部414で囲まれた部分が開口部411となっている。
複数本の第一被覆部412は平面略矩形形状であり、ストライプ状に配置されている。また、複数本の第三被覆部414も平面略矩形形状であり、ストライプ状に配置される。
この第二被覆部413は、第一被覆部412の長手方向と直交する方向に広がるとともに、第三被覆部414の長手方向と直交する方向にも広がっている。
すなわち、第二被覆部413のサファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿った幅寸法W10は、第一被覆部412のサファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿った幅寸法W11よりも大きい。
また、第二被覆部413の開口部411に挟まれた領域の幅寸法W12は、第一被覆部412の幅寸法W11よりも大きい。
すなわち、第二被覆部413のサファイア基板10の<1−100>方向(GaN半導体層13の<11−20>方向)に沿った幅寸法W12は、第一被覆部412の幅寸法W11よりも大きい。
なお、マスク41をエッチングにより除去する工程では、第二被覆部413の露出部にエッチャントを接触させることで、第二被覆部413がエッチングされ、エッチング面が一部の第一被覆部412側に進み、第一被覆部412がエッチングされる。また、第二被覆部413のエッチング面は、第三被覆部414側にも進み、第三被覆部414がエッチングされ、さらには、第三被覆部414に接続された一部の第一被覆部412がエッチングされる。
本実施形態では、第一実施形態で述べたのと同様の作用効果にくわえ、以下の作用効果を奏する。
第一被覆部412をサファイア基板10の<1−100>方向に沿って延ばすことで、開口部411から成長したGaN半導体層13をサファイア基板10の基板面に対して傾斜するファセット面{1−101}を有する構造体とすることができる。これにより、GaN半導体層13中に結晶欠陥が発生することが抑制される。
本実施形態では、第一実施形態と使用するマスクの形状が異なる。
本実施形態で使用するマスクの形状は、図3に示すような形状である。図3は、本実施形態で使用するマスクを上面側からみた平面図である。
マスク51は、格子状となっている。このマスク51は、サファイア基板10の<1−100>方向(GaN半導体層13の<11−20>方向)に沿って延びた複数本の第一被覆部512と、この第一被覆部512に対して交差する複数本の第三被覆部514と、第一被覆部512及び第三被覆部514の交点に形成された第二被覆部513とを備える。第一被覆部512及び第三被覆部514で囲まれた部分が開口部511となっている。
第一被覆部512は平面略矩形形状であり、ストライプ状に配置されている。
また、第三被覆部514も平面略矩形形状であり、ストライプ状に配置されている。
第二被覆部513は、第一被覆部512と第三被覆部514との交点のうち、一部の交点に形成されている。
すなわち、一部の第一被覆部512のみが直接第二被覆部513に接続されており、他の第一被覆部512は、第三被覆部514を介して第二被覆部513に接続される。
第二被覆部513は、第一被覆部512の長手方向と直交する方向に広がるとともに、第三被覆部514の長手方向と直交する方向にも広がっている。
すなわち、第二被覆部513の第三被覆部514の延在方向に沿った幅寸法W13は、第一被覆部512のサファイア基板10の<11−20>方向(GaN半導体層13の<1−100>方向)に沿った幅寸法W14よりも大きい。
また、第二被覆部513の開口部511に挟まれた領域の幅寸法W15も、第一被覆部512の開口部511に挟まれた領域の幅寸法W14よりも大きい。
すなわち、第二被覆部513のサファイア基板10の<1−100>方向(GaN半導体層13の<11−20>方向)に沿った幅寸法W15は、第一被覆部512の幅寸法W14よりも大きい。
このようなマスク51を使用して第四実施形態と同様、GaN基板を製造することができる。
本実施形態では、第四実施形態で述べたのと同様の作用効果にくわえ、以下の作用効果を奏する。
第三被覆部514は第一被覆部512に対して50°〜70°傾斜して延びているため、開口部511から成長するGaN半導体層13は、ファセット面が4方にできた構造となる。これにより、GaN半導体層13中での結晶欠陥の発生をより確実に抑制することができる。
例えば、前記各実施形態では、下地基板としてサファイア基板10を使用したが、これに限らず他の異種基板を使用してもよい。また、マスク11としてSiO2を用いたが、ウェットエッチング、あるいはドライエッチングなどによって除去できれば良く、他の材質を用いても良い。
また、前記各実施形態では、マスク11,21,31,41,51の第一被覆部112,212,312,412,512、第二被覆部113,213,313,413,513、第三被覆部314,414,514をエッチングにより除去したが、サファイア基板10と、GaN半導体層13との分離が可能な程度であれば、第一被覆部、第二被覆部、第三被覆部が完全に除去されずに、エッチング残りがあってもよい。エッチング残りがある場合でも、GaN半導体層13全面にわたって空隙が形成されていることがより好ましい。空隙がGaN半導体層13全面にわたって形成されていれば、サファイア基板10と、GaN半導体層13とをより一層、容易に分離することができる。
ただし、前記各実施形態のようにすべての被覆部を除去することで、GaN半導体層13全体にわたって空隙が形成されるので、サファイア基板10と、GaN半導体層13との分離を容易に行うことができるため、すべてのマスクを除去することが特に好ましい。
また、第一被覆部の周縁は、直線的でなくてもよく、曲線的であってもよい。
第二被覆部の上面の開口部に挟まれた領域の幅寸法が第一被覆部上面の開口部に挟まれた領域の幅寸法よりも大きければ、第二被覆部の形状は任意である。
また、開口部から成長するGaN半導体層13は、結晶欠陥の低減のために面に対して傾斜するファセット面{1−101}を有する構造体とすることが好ましいが、横方向成長して第二被覆部上で露出部が形成できれば良く、GaN半導体層13の断面形状は限定されるものではない。例えば矩形、台形等でも良い。
また、GaN半導体層13の作製を行ったが、GaN半導体層13にシリコン(Si)、酸素(O)、マグネシウム(Mg)等の不純物をドーピングすることでn型やp型の導電性を持つGaN半導体層を形成することができる。また、GaN半導体層に限らず、InXGa1−XN半導体層(0<x≦1)やAlXGa1−XN半導体層(0<x≦1)を形成してもよい。
また、前記各実施形態では、GaN半導体層13を成長させた直後にサファイア基板10を分離していたが、これに限らず、GaN半導体層13上に発光ダイオード等の発光素子、または、トランジスタ等の電子デバイスを作成した後に、サファイア基板10を除去し、デバイスを得てもよい。
このような半導体レーザを製造する場合には、下地基板上に第一層目のGaN半導体層を形成し、この第一層上に第二層目、第三層目等のIII族窒化物半導体の層を成長させた後、最後に下地基板を分離させる。
これらの各層にシリコン(Si)、酸素(O)、マグネシウム(Mg)等の不純物をドーピングすることでn型やp型の導電性を持つ第一、第二、および第三の層を形成することができる。
第一実施形態と同様の方法で、GaN基板を製造した。
厚さ430μmの<1−100>方向へ0.2°オフした(0001)面のサファイア基板10の上に、EB(電子ビーム)蒸着によって厚さ1.2μmのSiO2層を形成し、フォトリソグラフィとフッ酸系のウェットエッチングによって、図2(A)に示したようなマスク11を形成した。
マスク11において、第一被覆部112のサファイア基板10の<11−20>方向に沿った幅寸法W2を8μmとした。
また、サファイア基板10が露出した開口部111(111A,111B)のサファイア基板10の<11−20>方向に沿った幅寸法を4μmとした。
さらに、第二被覆部113のサファイア基板10の<1−100>方向の幅寸法W3を30μmとした。また、第二被覆部113のサファイア基板10の<11−20>方向の幅寸法W1を32μmとした。
次に、原料としてTMG(トリメチルガリウム)とアンモニアを用いるMOCVD法によって、サファイア基板10のマスク11上にGaN低温バッファ層12を形成した。
具体的には、サファイア基板10を1050℃で10分間熱処理した後、降温して500℃で安定させ、TMGとアンモニアガスを供給してGaN低温バッファ層12を形成した。TMG、アンモニアガスの供給量は、それぞれ10μmol/min、5000cc/minとし、GaN低温バッファ層12は70nmの厚さとした。
次に、金属ガリウムと塩化水素ガスを反応して得られる塩化ガリウム、およびアンモニアガスを原料として用いるHVPE法によって、マスク11の開口部111からGaN半導体層13を成長させた。
具体的には、昇温時にGaN低温バッファ層12の分解を抑制するために、サファイア基板10へアンモニアガスを2000cc/minの流量で供給し、サファイア基板10の温度が1040℃で安定したら、アンモニアガスを1000cc/minの流量で供給するとともに、金属ガリウム上へ塩化水素ガスを30cc/minの流量で供給して塩化ガリウムを生成し、サファイア基板10へ供給した。これにより、マスク11の開口部111からGaN半導体層13が成長した。
さらに原料ガスの供給を続けて、GaN半導体層13の成長を続けると、第一被覆部112上で横方向成長するGaN半導体層13が合体した。このとき、第二被覆部113上では、第二被覆部113上のGaN半導体層13間には隙間が形成され、第二被覆部113の一部が露出していた。
次に、GaN半導体層13が形成されたサファイア基板10をフッ酸25%溶液に5時間浸し、露出部113Aに薬液を接触させることによってマスク11をエッチングして完全に除去し、空隙14を形成した。その後超純水で流水洗浄した。
その後、再び、上記で用いたHVPE法を用いてGaN半導体層13の成長を行った。アンモニアガスを供給しながらサファイア基板10を1040℃、および金属ガリウムの温度を850℃に昇温して、温度が安定してから金属ガリウム上へ供給する塩化水素ガス、およびアンモニアガスをそれぞれ300cc/min、3000cc/min供給してGaN層13を形成した。このとき、300μm/hourの成長速度が得られ、約7時間の成長でGaN半導体層13を2mmの厚さに成長させた。GaN半導体層13を形成後、塩化ガリウムの供給を停止して、自然冷却によりサファイア基板10を冷却した。この冷却過程でサファイア基板10とGaN半導体層13の熱膨張係数の差により、サファイア基板10とGaN半導体層13の界面に応力が集中し、サファイア基板10とGaN半導体層13を分離することができた。分離したGaN半導体層13をスライス、または研磨し、GaN基板を得ることができた。
また、以上の方法によって作製されたGaN半導体層13の表面の転位密度は、エッチピット密度およびカソードルミネッセンスの暗点密度の測定から2×106cm-2であり、高品質な窒化ガリウム結晶であることが分かった。
実施例2について、図4を参照して説明する。図4は、GaN半導体基板の製造方法を模式的に示す工程断面図であり、サファイア基板10の(1−100)面から見た断面図である。
厚さ430μmの<1−100>方向へ0.2°オフした(0001)面のサファイア基板10の上に、原料としてTMG(トリメチルガリウム)とアンモニアガスを用いたMOCVD法により、低温バッファ層15を形成した(図4(A))。具体的には、サファイア基板10を1050℃で10分間熱処理した後、降温して500℃で安定させ、TMGとアンモニアガスをそれぞれ10μmol/min、5000cc/minの流量で供給した。そして、低温バッファ層15を厚さ30nmとした。
その後、TMGの供給を止め、アンモニアガスを供給しながら1050℃の温度まで昇温して、温度が安定してからTMGの供給を40μmol/minの流量で再開して厚さ2μmのGaN半導体膜16を形成した(図4(B))。
その後、実施例1と同様のマスク11を形成した(図4(C))。次に実施例1と同様な条件で、厚さ2.5mmのGaN半導体層13を形成した。そして、自然冷却時にサファイア基板10およびGaN半導体膜16からGaN半導体層13を分離することができた(図4(D)〜図4(F))。
以上の方法によって作製されたGaN半導体層13の表面の転位密度は、エッチピット密度およびカソードルミネッセンスの暗点密度の測定から1×106cm-2であった。
11,21,31,41,51 マスク
12 GaN低温バッファ層
13 GaN半導体層
13A 隔壁
14,14A,14B 空隙
15 GaN低温バッファ層
16 GaN半導体膜
111,111A,111B、211,311,411,511 開口部
112,212,312,412,512 第一被覆部
113,213,313,413,513 第二被覆部
314,414,514 第三被覆部
113A 露出部
211A 側壁面
310 被覆体
Claims (8)
- 開口部に挟まれて配置された第一被覆部と、この第一被覆部に連続し、開口部に挟まれて配置された第二被覆部とを備え、前記第二被覆部上面の前記開口部に挟まれた領域の幅が、前記第一被覆部の前記開口部に挟まれた領域の幅よりも広いマスクを、下地基板上に形成する工程と、
前記開口部からIII族窒化物半導体層を選択成長させ、前記III族窒化物半導体層が少なくとも前記マスクの第二被覆部上面全面を覆わないうちに、前記III族窒化物半導体層の成長を止める工程と、
少なくとも前記III族窒化物半導体層により覆われてない前記第二被覆部上面の露出部にエッチャントを接触させて、少なくとも前記第二被覆部の一部をエッチングし、空隙を形成する工程と、
前記空隙を残しつつ、前記III族窒化物半導体層をさらに成長させる工程と、
前記III族窒化物半導体層と前記下地基板とを分離する工程とを備えることを特徴とするIII族窒化物半導体層の形成方法。 - 請求項1に記載のIII族窒化物半導体層の形成方法において、
マスクを形成する前記工程では、前記マスクの前記第二被覆部が、前記第一被覆部の長手方向と直交する方向に広がっており、
前記第一被覆部の前記開口部に挟まれた領域の幅及び前記第二被覆部の前記開口部に挟まれた領域の幅は、前記第一被覆部の長手方向に直交した方向の幅であるマスクを形成することを特徴とするIII族窒化物半導体層の形成方法。 - 請求項1または2に記載のIII族窒化物半導体層の形成方法において、
マスクを形成する前記工程では、前記第二被覆部に複数の第一被覆部が連続したマスクを形成することを特徴とするIII族窒化物半導体層の形成方法。 - 請求項1乃至3のいずれかに記載のIII族窒化物半導体層の形成方法において、
マスクを形成する前記工程では、すべての前記第一被覆部が前記第二被覆部に連続したマスクを形成することを特徴とするIII族窒化物半導体層の形成方法。 - 請求項1乃至4のいずれかに記載のIII族窒化物半導体層の形成方法において、
マスクを形成する前記工程では、複数の第一被覆部が、所定の方向に沿ってストライプ状に配置されており、この第一被覆部に交差して、前記所定の方向と異なる方向に延びる第三被覆部を有するマスクを形成することを特徴とするIII族窒化物半導体層の形成方法。 - 請求項5に記載のIII族窒化物半導体層の形成方法において、
前記第一被覆部と前記第三被覆部の交点に前記第二被覆部が形成されていることを特徴とするIII族窒化物半導体層の形成方法。 - 請求項1乃至6のいずれかに記載の方法を用いたIII族窒化物半導体基板の製造方法であって、
III族窒化物半導体層と下地基板とを分離する前記工程により、前記III族窒化物半導体層を含むIII族窒化物半導体基板を得ることを特徴とするIII族窒化物半導体基板の製造方法。 - 請求項7に記載のIII族窒化物半導体基板の製造方法により製造されたことを特徴とするIII族窒化物半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292297A JP4885507B2 (ja) | 2005-10-05 | 2005-10-05 | Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292297A JP4885507B2 (ja) | 2005-10-05 | 2005-10-05 | Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007099567A true JP2007099567A (ja) | 2007-04-19 |
JP4885507B2 JP4885507B2 (ja) | 2012-02-29 |
Family
ID=38026860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005292297A Expired - Fee Related JP4885507B2 (ja) | 2005-10-05 | 2005-10-05 | Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4885507B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008297143A (ja) * | 2007-05-30 | 2008-12-11 | National Sun Yat-Sen Univ | Cvdとhvpeによる窒化ガリウムの生長方法 |
JP2011066410A (ja) * | 2009-09-18 | 2011-03-31 | Taiwan Semiconductor Manufacturing Co Ltd | ハニカムヘテロエピタキシーを含む半導体装置 |
CN102683280A (zh) * | 2011-03-08 | 2012-09-19 | 财团法人交大思源基金会 | 半导体制程方法 |
JP2012206926A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体の製造方法 |
JP2013173652A (ja) * | 2012-02-27 | 2013-09-05 | Tokuyama Corp | 自立基板の製造方法 |
WO2023145799A1 (ja) * | 2022-01-27 | 2023-08-03 | 京セラ株式会社 | 半導体基板の製造方法および製造装置、並びに制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329672A (ja) * | 2001-05-02 | 2002-11-15 | Nichia Chem Ind Ltd | 窒化物半導体から成る単体基板の製造方法 |
JP2003055097A (ja) * | 2001-08-07 | 2003-02-26 | Nichia Chem Ind Ltd | 窒化物半導体から成る単体基板及びその製造方法 |
JP2004193371A (ja) * | 2002-12-11 | 2004-07-08 | Nec Corp | Iii族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法 |
-
2005
- 2005-10-05 JP JP2005292297A patent/JP4885507B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329672A (ja) * | 2001-05-02 | 2002-11-15 | Nichia Chem Ind Ltd | 窒化物半導体から成る単体基板の製造方法 |
JP2003055097A (ja) * | 2001-08-07 | 2003-02-26 | Nichia Chem Ind Ltd | 窒化物半導体から成る単体基板及びその製造方法 |
JP2004193371A (ja) * | 2002-12-11 | 2004-07-08 | Nec Corp | Iii族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008297143A (ja) * | 2007-05-30 | 2008-12-11 | National Sun Yat-Sen Univ | Cvdとhvpeによる窒化ガリウムの生長方法 |
JP2011066410A (ja) * | 2009-09-18 | 2011-03-31 | Taiwan Semiconductor Manufacturing Co Ltd | ハニカムヘテロエピタキシーを含む半導体装置 |
CN102683280A (zh) * | 2011-03-08 | 2012-09-19 | 财团法人交大思源基金会 | 半导体制程方法 |
JP2012188342A (ja) * | 2011-03-08 | 2012-10-04 | Jiaotong Univ | 半導体製造方法 |
US8906778B2 (en) | 2011-03-08 | 2014-12-09 | National Chiao Tung University | Method of semiconductor manufacturing process |
JP2012206926A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体の製造方法 |
JP2013173652A (ja) * | 2012-02-27 | 2013-09-05 | Tokuyama Corp | 自立基板の製造方法 |
WO2013128892A1 (ja) * | 2012-02-27 | 2013-09-06 | 国立大学法人山口大学 | 自立基板の製造方法 |
WO2023145799A1 (ja) * | 2022-01-27 | 2023-08-03 | 京セラ株式会社 | 半導体基板の製造方法および製造装置、並びに制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4885507B2 (ja) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4032538B2 (ja) | 半導体薄膜および半導体素子の製造方法 | |
KR100680870B1 (ko) | 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치 | |
JP3863720B2 (ja) | 窒化物系半導体素子および窒化物系半導体の形成方法 | |
JP4178936B2 (ja) | Iii族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法 | |
JP4614125B2 (ja) | 欠陥の少ない窒化物半導体薄膜及びその成長方法 | |
US8212287B2 (en) | Nitride semiconductor structure and method of making same | |
JP3557441B2 (ja) | 窒化物半導体基板およびその製造方法 | |
JP2002164296A (ja) | 半導体基材及びその作製方法 | |
JP2010141369A (ja) | ナイトライド系iii−v族化合物半導体装置、及び半導体装置の製造方法 | |
JP4885507B2 (ja) | Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法 | |
JP2002261032A (ja) | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 | |
JP2006316307A (ja) | Iii族窒化物半導体基板の製造方法 | |
JP6966343B2 (ja) | 結晶成長方法および半導体素子の製造方法 | |
JP2010521810A (ja) | 半導体ヘテロ構造及びその製造 | |
JP2002008985A (ja) | 窒化物半導体の製造方法及び窒化物半導体基板 | |
JP2022104771A (ja) | 半導体基板、半導体デバイス、電子機器 | |
JP2006273716A (ja) | GaN単結晶基板の製造方法 | |
JP4734022B2 (ja) | Iii族窒化物半導体層の形成方法、およびiii族窒化物半導体基板の製造方法 | |
JP4979674B2 (ja) | 窒化物単結晶の成長方法及び窒化物半導体発光素子の製造方法 | |
JP4381397B2 (ja) | 窒化物系半導体素子および窒化物系半導体の形成方法 | |
JP2006316308A (ja) | Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法、iii族窒化物半導体基板 | |
JP2000077770A (ja) | 半導体レ―ザおよび半導体レ―ザの形成方法 | |
JP4416761B2 (ja) | 窒化物系半導体素子および窒化物系半導体の形成方法 | |
JP2005532692A (ja) | 半導体材料における欠陥の減少 | |
JP2007266625A (ja) | 半導体基材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |