JP4734022B2 - Ｉｉｉ族窒化物半導体層の形成方法、およびｉｉｉ族窒化物半導体基板の製造方法 - Google Patents
Ｉｉｉ族窒化物半導体層の形成方法、およびｉｉｉ族窒化物半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4734022B2 JP4734022B2 JP2005139084A JP2005139084A JP4734022B2 JP 4734022 B2 JP4734022 B2 JP 4734022B2 JP 2005139084 A JP2005139084 A JP 2005139084A JP 2005139084 A JP2005139084 A JP 2005139084A JP 4734022 B2 JP4734022 B2 JP 4734022B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- group iii
- iii nitride
- nitride semiconductor
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、III族窒化物半導体層の形成方法、およびIII族窒化物半導体基板の製造方法に関する。
近年、窒化ガリウム（ＧａＮ）結晶のバルク結晶を基板に使用する試みが、多くの研究機関で行なわれている。しかしながら、ＧａＮのような結晶では、窒素の解離圧が高いことにより、ＧａＡｓのように溶液から大きなバルク結晶を得ることが難しく、工業的に利用できるバルクＧａＮ半導体結晶の作製は非常に困難である。
このため、ＧａＮ半導体基板の作製には、ＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法が主に用いられている。
特許文献１には、ＨＶＰＥ法を用いたＧａＮ半導体基板の製造方法が開示されている。この製造方法では、サファイア（Ａｌ2Ｏ3）基板上に、ストライプ状に配置された断面矩形形状の被覆部および被覆部間に形成された開口部を有するマスクを形成する。このマスクの被覆部は、サファイア基板の<１１−２０>、ＧａＮ半導体の<１−１００>方向に延在する。
マスク形成後、その開口部からＧａＮ半導体層を成長させ、前記マスクの被覆部上面を、完全には覆わない状態で成長を止める。このときＧａＮ半導体層は、特許文献１の請求項１等に記載されているように、その断面形状が略Ｔ字型となる。
次に、マスクをドライエッチングにより除去し、ＧａＮ半導体層上にさらにＧａＮ半導体層を成長させる。その後、サファイア基板をそのまま剥離し、ＧａＮ半導体基板を得る。
特開２００３−５５０９７号公報
特許文献１には、ＨＶＰＥ法を用いたＧａＮ半導体基板の製造方法が開示されている。この製造方法では、サファイア（Ａｌ2Ｏ3）基板上に、ストライプ状に配置された断面矩形形状の被覆部および被覆部間に形成された開口部を有するマスクを形成する。このマスクの被覆部は、サファイア基板の<１１−２０>、ＧａＮ半導体の<１−１００>方向に延在する。
マスク形成後、その開口部からＧａＮ半導体層を成長させ、前記マスクの被覆部上面を、完全には覆わない状態で成長を止める。このときＧａＮ半導体層は、特許文献１の請求項１等に記載されているように、その断面形状が略Ｔ字型となる。
次に、マスクをドライエッチングにより除去し、ＧａＮ半導体層上にさらにＧａＮ半導体層を成長させる。その後、サファイア基板をそのまま剥離し、ＧａＮ半導体基板を得る。
しかしながら、近年における半導体素子の高性能化にともない、半導体素子を構成するＧａＮ半導体層、特にＧａＮ半導体基板に求められる結晶品質も従来以上の水準が求められている。
前述した従来技術では、こうした高水準の要求に応える結晶品質を実現することは困難である。
前述した従来技術では、こうした高水準の要求に応える結晶品質を実現することは困難である。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、結晶性のよいIII族窒化物半導体層を形成することができるIII族窒化物半導体層の形成方法、このIII族窒化物半導体層の形成方法を用いたIII族窒化物半導体基板の製造方法、およびIII族窒化物半導体基板を提供することにある。
本発明によれば、下地基板の上部にIII族窒化物半導体からなるバッファ層を形成する工程と、
前記バッファ層の上部に、開口部を有するマスクを形成する工程と、
前記開口部からIII族窒化物半導体層を選択成長させて、第一のIII族窒化物半導体層を成長させる工程と、
前記マスクの少なくとも一部を除去して空隙を形成する工程と、
前記空隙を残しつつ前記第一のIII族窒化物半導体層上に第二のIII族窒化物半導体層をさらに成長させ、前記第一のIII族窒化物半導体層および第二のIII族窒化物半導体層を含む前記III族窒化物半導体層を得る工程と、を含み、
前記マスクの少なくとも一方向の断面形状が、前記下地基板側から上方に向かって幅狭となる形状であり、
前記マスクは複数の膜を含み、前記下地基板側に位置する膜が、その上部にある膜よりも所定のエッチャントに対するエッチング速度が遅いことを特徴とするIII族窒化物半導体層の形成方法が提供される。
前記バッファ層の上部に、開口部を有するマスクを形成する工程と、
前記開口部からIII族窒化物半導体層を選択成長させて、第一のIII族窒化物半導体層を成長させる工程と、
前記マスクの少なくとも一部を除去して空隙を形成する工程と、
前記空隙を残しつつ前記第一のIII族窒化物半導体層上に第二のIII族窒化物半導体層をさらに成長させ、前記第一のIII族窒化物半導体層および第二のIII族窒化物半導体層を含む前記III族窒化物半導体層を得る工程と、を含み、
前記マスクの少なくとも一方向の断面形状が、前記下地基板側から上方に向かって幅狭となる形状であり、
前記マスクは複数の膜を含み、前記下地基板側に位置する膜が、その上部にある膜よりも所定のエッチャントに対するエッチング速度が遅いことを特徴とするIII族窒化物半導体層の形成方法が提供される。
この発明によれば、マスクの少なくとも一方向の断面形状を下地基板側から上方に向かって幅狭となる形状とすることで、開口部から成長したIII族窒化物半導体層が、結晶性のよいIII族窒化物半導体層となる。従って、この発明によれば、結晶性のよいIII族窒化物半導体層を得ることができる。また、下地基板上にバッファ層を形成することで、このバッファ層上に形成されるIII族窒化物半導体層の結晶性をより一層高めることができる。
本発明によれば、結晶性のよいIII族窒化物半導体層およびIII族窒化物半導体基板が提供される。
本発明では、前記マスクの少なくとも一方向の断面形状が略台形形状であってもよい。
ここで、略台形形状とは、台形形状を構成する上辺と下辺を結ぶ側辺が直線形状であるものに限られず、例えば、側辺が湾曲した形状であってもよい。また、被覆部が多層構造となっており、被覆部断面において、下層から上層に向かって順に断面積が小さくなるような形状（上辺と下辺を結ぶ側辺が階段状となる形状）も略台形形状に含まれる。
マスクの少なくとも一方向の断面形状を略台形形状とすることで、結晶性の高いIII族窒化物半導体層を得ることができる。
ここで、略台形形状とは、台形形状を構成する上辺と下辺を結ぶ側辺が直線形状であるものに限られず、例えば、側辺が湾曲した形状であってもよい。また、被覆部が多層構造となっており、被覆部断面において、下層から上層に向かって順に断面積が小さくなるような形状（上辺と下辺を結ぶ側辺が階段状となる形状）も略台形形状に含まれる。
マスクの少なくとも一方向の断面形状を略台形形状とすることで、結晶性の高いIII族窒化物半導体層を得ることができる。
また、本発明では、前記III族窒化物半導体層を選択成長させる工程は、前記下地基板の基板面上にファセット構造を形成させながら前記III族窒化物半導体層を選択成長させる工程を含んでもよい。
この方法によれば、ファセット構造を形成させながら前記III族窒化物半導体層を選択成長させるので、上部のIII族窒化物半導体層中に結晶欠陥が伝達されることが抑制される。
この方法によれば、ファセット構造を形成させながら前記III族窒化物半導体層を選択成長させるので、上部のIII族窒化物半導体層中に結晶欠陥が伝達されることが抑制される。
さらに、本発明は、前記下地基板の上部にIII族窒化物半導体からなるバッファ層を形成する工程を含み、前記マスクを形成する前記工程は、前記バッファ層の上部に前記マスクを形成する工程を含むものであってもよい。
下地基板上にバッファ層を形成することで、このバッファ層上に形成されるIII族窒化物半導体層の結晶性をより一層高めることができる。
また、本発明は、III族窒化物半導体層を選択成長させる前記工程は、前記マスク上にIII族窒化物半導体の犠牲層を形成した後、この犠牲層の一部を蒸発させるとともに、前記犠牲層の他の一部をマスクの開口部に残存させる工程と、前記開口部に残存した犠牲層から、III族窒化物半導体層を選択成長させる工程とを含むものであってもよい。
III族窒化物半導体の犠牲層の一部を、マスクの開口部に残存させることで、マスクの開口部からIII族窒化物半導体層を確実に成長させることができる。
下地基板上にバッファ層を形成することで、このバッファ層上に形成されるIII族窒化物半導体層の結晶性をより一層高めることができる。
また、本発明は、III族窒化物半導体層を選択成長させる前記工程は、前記マスク上にIII族窒化物半導体の犠牲層を形成した後、この犠牲層の一部を蒸発させるとともに、前記犠牲層の他の一部をマスクの開口部に残存させる工程と、前記開口部に残存した犠牲層から、III族窒化物半導体層を選択成長させる工程とを含むものであってもよい。
III族窒化物半導体の犠牲層の一部を、マスクの開口部に残存させることで、マスクの開口部からIII族窒化物半導体層を確実に成長させることができる。
さらに、本発明は、III族窒化物半導体層を選択成長させる前記工程と、前記III族窒化物半導体層と前記下地基板とを分離する工程とを含むものであってもよい。
この際、III族窒化物半導体層を選択成長させる前記工程は、前記開口部から第一のIII族窒化物半導体層を選択成長させる工程と、前記マスクの少なくとも一部を除去して空隙を形成する工程と、前記空隙を残しつつ前記第一のIII族窒化物半導体層上に第二のIII族窒化物半導体層をさらに成長させ、前記第一のIII族窒化物半導体層および第二のIII族窒化物半導体層を含む前記III族窒化物半導体層を得る工程とを含むものであってもよい。
本発明では、第一のIII族窒化物半導体層を選択成長させた後、空隙を形成し、さらに空隙を残しつつ、第二のIII族窒化物半導体層を成長させてIII族窒化物半導体層を得ているため、空隙により、III族窒化物半導体層を下地基板から分離し易くなる。
この際、III族窒化物半導体層を選択成長させる前記工程は、前記開口部から第一のIII族窒化物半導体層を選択成長させる工程と、前記マスクの少なくとも一部を除去して空隙を形成する工程と、前記空隙を残しつつ前記第一のIII族窒化物半導体層上に第二のIII族窒化物半導体層をさらに成長させ、前記第一のIII族窒化物半導体層および第二のIII族窒化物半導体層を含む前記III族窒化物半導体層を得る工程とを含むものであってもよい。
本発明では、第一のIII族窒化物半導体層を選択成長させた後、空隙を形成し、さらに空隙を残しつつ、第二のIII族窒化物半導体層を成長させてIII族窒化物半導体層を得ているため、空隙により、III族窒化物半導体層を下地基板から分離し易くなる。
また、本発明は、前記第一のIII族窒化物半導体層を選択成長させる前記工程では、前記開口部から成長した第一のIII族窒化物半導体層が前記マスクの表面全面を覆わないうちに成長を止め、前記マスクの少なくとも一部を除去する前記工程は、前記第一のIII族窒化物半導体層により覆われていないマスク表面の露出部にエッチャントを接触させて前記マスクの少なくとも一部をエッチング除去する工程を含むものであってもよい。
このような本発明では、マスク表面の露出部にエッチャントを接触させることにより、マスクの少なくとも一部を容易に除去することができる。
このような本発明では、マスク表面の露出部にエッチャントを接触させることにより、マスクの少なくとも一部を容易に除去することができる。
また、本発明では、前記マスクは複数の膜を含み、前記下地基板側に位置する膜が、その上部にある膜よりも前記エッチャントに対するエッチング速度が遅くてもよい。
エッチャントに対するエッチング速度の異なる複数の膜でマスクを構成し、下地基板側に位置する膜が、その上部にある膜よりも前記エッチャントに対するエッチング速度が遅くなるようにすれば、下地基板上に前記複数の膜を積層し、この積層体をエッチングすることで、断面形状が、下地基板側から上方に向かって幅狭となる形状のマスクを形成することができる。
エッチャントに対するエッチング速度の異なる複数の膜でマスクを構成し、下地基板側に位置する膜が、その上部にある膜よりも前記エッチャントに対するエッチング速度が遅くなるようにすれば、下地基板上に前記複数の膜を積層し、この積層体をエッチングすることで、断面形状が、下地基板側から上方に向かって幅狭となる形状のマスクを形成することができる。
本発明は、前記III族窒化物半導体層と下地基板とを分離させる前記工程は、前記下地基板と前記III族窒化物半導体層とを、III族窒化物半導体層の成長温度よりも低い温度に冷却する過程で、前記III族窒化物半導体層と、前記下地基板とを分離する工程を含むものであってもよい。
この方法によれば、下地基板の熱膨張係数とIII族窒化物半導体層の熱膨張係数の違いにより発生する応力を利用して、下地基板とIII族窒化物半導体層とを分離することができる。
この方法によれば、下地基板の熱膨張係数とIII族窒化物半導体層の熱膨張係数の違いにより発生する応力を利用して、下地基板とIII族窒化物半導体層とを分離することができる。
さらに、本発明は、前記下地基板と前記III族窒化物半導体層とをIII族窒化物半導体層の成長温度よりも低い温度に冷却する過程で、前記冷却により、前記III族窒化物半導体層の下地基板近傍部分に亀裂が生じ、前記下地基板が分離除去される工程を含むものであってもよい。
III族窒化物半導体層の成膜直後の高温状態から常温まで降温する過程で、冷却によりIII族窒化物半導体層の下地基板近傍部分に亀裂が生じ、下地基板が分離除去されるため、下地基板の分離の際に大きな外力を加える必要がない。これにより、III族窒化物半導体層と、下地基板とを分離する際に、III族窒化物半導体層に加わるダメージが抑制される。このため、損傷の少ない高品質のIII族窒化物半導体層が安定的に得られる。
さらに、本発明では、上述したIII族窒化物半導体層の形成方法により、下地基板上に前記III族窒化物半導体層を選択成長させ、前記III族窒化物半導体層と下地基板とを分離させる工程を含み、前記III族窒化物半導体層を含むIII族窒化物半導体基板を得ることを特徴とするIII族窒化物半導体基板の製造方法が提供できる。
このような製造方法によれば、前述したIII族窒化物半導体層を含むIII族窒化物半導体基板を製造できるので、結晶性の高いIII族窒化物半導体基板を製造することができる。
このような製造方法によれば、前述したIII族窒化物半導体層を含むIII族窒化物半導体基板を製造できるので、結晶性の高いIII族窒化物半導体基板を製造することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
<第一実施形態>
図１は、第一実施形態に係るＧａＮ半導体基板の製造方法を模式的に示す工程断面図である。
III族窒化物半導体基板であるＧａＮ半導体基板の製造方法においては、まず、フォトリソグラフィ法とエッチングにより、下地基板であるサファイア基板（Ａｌ２Ｏ３）１０上に、断面形状がサファイア基板１０側から上方に向かって幅広となる開口部１１２、断面形状がサファイア基板１０側から上方に向かって幅狭となる被覆部１１１を有する二酸化珪素（ＳｉＯ2）のマスク１１を形成する。
図１は、第一実施形態に係るＧａＮ半導体基板の製造方法を模式的に示す工程断面図である。
III族窒化物半導体基板であるＧａＮ半導体基板の製造方法においては、まず、フォトリソグラフィ法とエッチングにより、下地基板であるサファイア基板（Ａｌ２Ｏ３）１０上に、断面形状がサファイア基板１０側から上方に向かって幅広となる開口部１１２、断面形状がサファイア基板１０側から上方に向かって幅狭となる被覆部１１１を有する二酸化珪素（ＳｉＯ2）のマスク１１を形成する。
次いで、開口部１１２から第一のＧａＮ半導体層１４を成長させる。
この第一のＧａＮ半導体層１４を成長させる工程では、マスク１１の開口部１１２内部から、第一のＧａＮ半導体層１４を形成し、隣接する第一のＧａＮ半導体層１４同士がマスク１１を覆い尽くす前に、第一のＧａＮ半導体層１４の成長を止める。
続いて、マスク１１をエッチングにより除去し、空隙１５を形成する。そして、空隙１５を有する第一のＧａＮ半導体層１４上に、前記空隙１５を残しつつ、第二のＧａＮ半導体層１６を成膜する。これにより、第一のＧａＮ半導体層１４と、第二のＧａＮ半導体層１６とを備えたＧａＮ半導体層１７が形成される。
こうして得られたサファイア基板１０およびＧａＮ半導体層１７を冷却して、サファイア基板１０を分離除去する。
この第一のＧａＮ半導体層１４を成長させる工程では、マスク１１の開口部１１２内部から、第一のＧａＮ半導体層１４を形成し、隣接する第一のＧａＮ半導体層１４同士がマスク１１を覆い尽くす前に、第一のＧａＮ半導体層１４の成長を止める。
続いて、マスク１１をエッチングにより除去し、空隙１５を形成する。そして、空隙１５を有する第一のＧａＮ半導体層１４上に、前記空隙１５を残しつつ、第二のＧａＮ半導体層１６を成膜する。これにより、第一のＧａＮ半導体層１４と、第二のＧａＮ半導体層１６とを備えたＧａＮ半導体層１７が形成される。
こうして得られたサファイア基板１０およびＧａＮ半導体層１７を冷却して、サファイア基板１０を分離除去する。
以上の製造工程を以下により詳細に説明する。
先ず、厚さ５５０μｍの３インチφのサファイア基板１０表面に、１μｍの厚さのＳｉＯ2膜１１を積層する（図１（Ａ））。
ここで、ＳｉＯ2膜１１の成膜には、シラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを用いる熱ＣＶＤ（Chemical Vapor Deposition）法や電子ビーム（ＥＢ：Electron Beam）蒸着法、およびその他の手法を使用することができる。
先ず、厚さ５５０μｍの３インチφのサファイア基板１０表面に、１μｍの厚さのＳｉＯ2膜１１を積層する（図１（Ａ））。
ここで、ＳｉＯ2膜１１の成膜には、シラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを用いる熱ＣＶＤ（Chemical Vapor Deposition）法や電子ビーム（ＥＢ：Electron Beam）蒸着法、およびその他の手法を使用することができる。
続いて、リソグラフィ技術を用いてこのＳｉＯ2膜１１上にレジストマスク１２を形成する。レジストマスク１２は、その被覆部１２１の長手方向がサファイア基板１０の<１−１００>方向に沿うように形成する。レジストマスク１２の開口部１２２の幅は２μｍであり、被覆部１２１の幅は１０μｍである。このレジストマスク１２は、基板１０の一部または全面に形成される（図１（Ｂ））。
次に、適宜条件を設定し、レジストマスク１２が形成されたサファイア基板１０をフッ化水素系の溶液に浸漬する。開口部１２２を通して、ＳｉＯ2膜１1がエッチングされ、ＳｉＯ2膜１１は、サファイア基板１０を被覆するストライプ状の複数の被覆部１１１と、前記サファイア基板１０が露出し、前記被覆部１１１間に配置された開口部１１２とを有するマスク１１となる（図１（Ｃ））。
被覆部１１１の長手方向は、サファイア基板１０の<１−１００>方向に沿った方向である。被覆部１１１の断面形状は、略台形形状で、サファイア基板１０側から上方に向かって幅狭となっている。
また、開口部１１２の断面は、サファイア基板１０側から上方に向かって広くなる台形形状である。ここでいう断面とは、被覆部１１１の前記長手方向と直交する方向の断面である。換言すると、マスク１１をサファイア基板１０の<１１−２０>方向（GaN半導体層１７の<１−１００>方向）方向で切断したときの断面である。
開口部１１２の幅が３〜４μｍとなるまでエッチングを行った後、レジストマスク１２を除去する。
以上が、サファイア基板１０上にマスク１１を形成する工程である。
被覆部１１１の長手方向は、サファイア基板１０の<１−１００>方向に沿った方向である。被覆部１１１の断面形状は、略台形形状で、サファイア基板１０側から上方に向かって幅狭となっている。
また、開口部１１２の断面は、サファイア基板１０側から上方に向かって広くなる台形形状である。ここでいう断面とは、被覆部１１１の前記長手方向と直交する方向の断面である。換言すると、マスク１１をサファイア基板１０の<１１−２０>方向（GaN半導体層１７の<１−１００>方向）方向で切断したときの断面である。
開口部１１２の幅が３〜４μｍとなるまでエッチングを行った後、レジストマスク１２を除去する。
以上が、サファイア基板１０上にマスク１１を形成する工程である。
次に、ＧａＮ半導体層の製造に用いるＭＯＣＶＤ装置について、以下、説明する。
図２は、有機金属気相成長（ＭＯＣＶＤ）装置である。
このＭＯＣＶＤ装置５００は、反応管５０と、反応管５０内に回転自在に配設されている基板サセプタ５１と、を備える。このＭＯＣＶＤ装置５００の反応管５０は、基板サセプタ５１の上半の成長領域５８と、下半の回転機構室５９とに区画されている。
図２は、有機金属気相成長（ＭＯＣＶＤ）装置である。
このＭＯＣＶＤ装置５００は、反応管５０と、反応管５０内に回転自在に配設されている基板サセプタ５１と、を備える。このＭＯＣＶＤ装置５００の反応管５０は、基板サセプタ５１の上半の成長領域５８と、下半の回転機構室５９とに区画されている。
成長領域５８には、ガス導入管５３、５４が設けられている。回転機構室５９には、成長領域５８側のキャリアガスが回転機構室５９側に流入することを抑制するためのガス導入管５２、および駆動軸５６が設けられている。
成長領域５８と回転機構室５９とは、反応管５０内の下流側で合流しており、その先にはガス排出管５５が設けられている。反応管５０外周の基板サセプタ５１と相対する箇所には、加熱用高周波コイル５７が設けられている。
本実施形態に係るＧａＮ半導体層の製造工程を、以下に説明する。
上記工程に続いて、図２に示す構成を備えるＭＯＣＶＤ装置５００の反応管５０内の基板サセプタ５１上に、マスク１１を形成したサファイア基板１０を、セットする。図２中、マスク１１を形成したサファイア基板１０をウェハ５０２として表示した。そして、ガス導入管５２、５３、および５４から窒素（Ｎ2）ガスを供給して、反応管５０内をパージする。反応管５０内に供給したガスは、排出口５５より排出される。
上記工程に続いて、図２に示す構成を備えるＭＯＣＶＤ装置５００の反応管５０内の基板サセプタ５１上に、マスク１１を形成したサファイア基板１０を、セットする。図２中、マスク１１を形成したサファイア基板１０をウェハ５０２として表示した。そして、ガス導入管５２、５３、および５４から窒素（Ｎ2）ガスを供給して、反応管５０内をパージする。反応管５０内に供給したガスは、排出口５５より排出される。
反応管５０内を充分パージした後、ガス導入管５３、５４より水素（Ｈ2）ガスを供給し、加熱用高周波コイル５７でサセプタ５１を加熱し、サファイア基板１０を昇温する。サファイア基板１０の温度は、１０５０℃まで昇温する。
サファイア基板１０の表面を２０分間熱アニールした後、５００℃の温度まで降温する。サファイア基板１０の温度が安定した時点で、ガス導入管５３からトリメチルガリウム（ＴＭＧ）、ガス導入管５４からアンモニア（ＮＨ3）ガスをそれぞれ供給してサファイア基板１０上にＧａＮ半導体層（ＧａＮ半導体の犠牲層）１３の成長を行う。
ＴＭＧ、ＮＨ3の供給量はそれぞれ１０μmol/min、５０００cc/minとする。
ＴＭＧ、ＮＨ3の供給量はそれぞれ１０μmol/min、５０００cc/minとする。
ＧａＮ半導体層１３の厚さが１００ｎｍに達した時点でＴＭＧの供給を止め、ＮＨ3ガス、Ｈ2ガス、Ｎ2ガスを供給しながら昇温する（図１（Ｄ））。この過程でＧａＮ半導体層１３の一部は、分解・蒸発する一方で、ＧａＮ半導体層１３の他の一部は結晶化して残留する。この残留した結晶部分を種として以後の層成長が行われる。マスク１１の被覆部１１１上では、ＧａＮ半導体層１３の分解・蒸発が促進され、開口部１１２でＧａＮ半導体層１３が結晶化する傾向が強い。
なお、このＧａＮ半導体層１３の分解・蒸発及び結晶化は、後段で説明するＨＶＰＥ装置内で行ってもよい。
なお、このＧａＮ半導体層１３の分解・蒸発及び結晶化は、後段で説明するＨＶＰＥ装置内で行ってもよい。
次に、図３に示すＨＶＰＥ装置について、以下、説明する。
このＨＶＰＥ装置４００は、反応管４０と、反応管４０内に回転自在に配設されている基板ホルダ４１と、反応管４０の外部のヒータ４３とを備える。このＨＶＰＥ装置４００は、ガリウム（Ｇａ）ソース４４を載置するソースボート４８を反応管４０内に備える。また、このＨＶＰＥ装置４００は、反応管４０に、ガス導入管４５Ａ，４５Ｂと、ガス排出管４７とを備える。
図３中、マスク１１およびＧａＮ半導体層１３を形成したサファイア基板１０をウェハ４０２として表示した。
このＨＶＰＥ装置４００は、反応管４０と、反応管４０内に回転自在に配設されている基板ホルダ４１と、反応管４０の外部のヒータ４３とを備える。このＨＶＰＥ装置４００は、ガリウム（Ｇａ）ソース４４を載置するソースボート４８を反応管４０内に備える。また、このＨＶＰＥ装置４００は、反応管４０に、ガス導入管４５Ａ，４５Ｂと、ガス排出管４７とを備える。
図３中、マスク１１およびＧａＮ半導体層１３を形成したサファイア基板１０をウェハ４０２として表示した。
基板ホルダ４１は、反応管４０の下流側に回転自在に設けられている。
基板ホルダ４１に保持されるウェハ４０２に相対する箇所に成長領域４６が形成されている。ヒータ４３は、反応管４０の外周に設けられている。ガス排出管４７は、基板ホルダ４１の下流側に設けられている。
基板ホルダ４１に保持されるウェハ４０２に相対する箇所に成長領域４６が形成されている。ヒータ４３は、反応管４０の外周に設けられている。ガス排出管４７は、基板ホルダ４１の下流側に設けられている。
Ｇａソース４４は、反応管４０内の上流側の塩化ガリウム（ＧａＣｌ）生成領域４９に区画されて配されている。塩化水素（ＨＣｌ）ガスを供給するガス導入管４５Ａは、ＧａＣｌ生成領域４９の上流側に設けられている。ＧａＣｌ生成領域４９の排出口は成長領域４６に相対している。アンモニア（ＮＨ3）ガスを供給するガス導入管４５Ｂは、反応管４０の上流側のＧａＣｌ生成領域４９の区画外の箇所に設けられている。
本実施形態に係るＧａＮ半導体層の製造工程の続きを、以下、説明する。
上記工程に続いて、図３に示す構成を備えるＨＶＰＥ装置４００の反応管４０内の基板ホルダ４１に、ＧａＮ半導体層１３が形成されたサファイア基板１０をセットする。
なお、ここで、セットするサファイア基板１０上のＧａＮ半導体層１３は、図１（Ｄ）に示したような連続膜ではなく、一部が分解蒸発し、他の一部が結晶化した状態となっている。
上記工程に続いて、図３に示す構成を備えるＨＶＰＥ装置４００の反応管４０内の基板ホルダ４１に、ＧａＮ半導体層１３が形成されたサファイア基板１０をセットする。
なお、ここで、セットするサファイア基板１０上のＧａＮ半導体層１３は、図１（Ｄ）に示したような連続膜ではなく、一部が分解蒸発し、他の一部が結晶化した状態となっている。
ガス導入管４５Ａ，４５ＢよりＮ2ガスを供給して反応管４０内をパージする。反応管４０内に供給したガスは、ガス排出管４７より排出される。反応管４０内を十分パージした後、Ｈ2ガスに切替えて、ヒータ４３により反応管４０を昇温する。引続きＧａソース４４領域の温度が８５０℃、成長領域４６の温度が１０４０℃になるまで昇温を続ける。
それぞれの温度が安定してから、ガス導入管４５ＡよりＨＣｌガスを供給し、Ｇａソース４４と反応させ、ＧａＣｌを成長領域４６に輸送する。成長領域４６では、ＮＨ3ガスとＧａＣｌが反応してＧａＮが成長する。マスク１１の開口部１１２に形成されたＧａＮ半導体層１３の結晶核から第一のＧａＮ半導体層１４が成長する。約３分間の成長を行うと第一のＧａＮ半導体層１４は、開口部１１２内で｛１−１０１｝を側壁とするファセット構造１４Ａとなる（図１（Ｅ））。このファセット構造１４Ａは、サファイア基板１０の基板面に対して傾斜した傾斜面を有し断面三角形状となっている。
さらに成長を続けると第一のＧａＮ半導体層１４はマスク１１の被覆部１１１の側壁面１１１Ａを覆いはじめる（図１(Ｆ)）。
さらに成長を続けると第一のＧａＮ半導体層１４はマスク１１の被覆部１１１の側壁面１１１Ａを覆いはじめる（図１(Ｆ)）。
さらに成長を続けると、第一のＧａＮ半導体層１４は、マスク１１の被覆部１１１の上面を覆い、被覆部１１１を介して隣接する開口部１１２から成長した第一のＧａＮ半導体層１４のファセット構造１４Ａと合体を始める。隣り合う第一のＧａＮ半導体層１４のファセット構造１４Ａが２０％合体した段階で、導入管４５Ａから供給したHCｌガスを停止して第一のＧａＮ半導体層１４の成長を停止する。そして、ヒータ４３の電源を遮断して反応管４０を降温する。成長領域４６の温度が５００℃前後に達したら、導入管４５ＢよりＮＨ3ガスの供給を停止する。常温まで冷却してから反応管４０より、第一のＧａＮ半導体層１４が形成されたサファイア基板１０を取り出す。
以上がマスク１１の開口部１１２から、第一のＧａＮ半導体層１４を形成する工程である。
以上がマスク１１の開口部１１２から、第一のＧａＮ半導体層１４を形成する工程である。
取り出したサファイア基板１０上の第一のＧａＮ半導体層１４は、マスク１１の被覆部１１１を完全には覆っておらず、被覆部１１１が露出した状態となっている（図１（Ｇ））。このような第一のＧａＮ半導体層１４が形成されたサファイア基板１０を弗化水素（ＨＦ）と水の混合液であるエッチャントに２時間程度浸す。エッチャントは、マスク１１の被覆部１１１が露出した露出部１１１Ｂに接触し、被覆部１１１を溶解して空隙１５を形成する。空隙１５を形成した後、十分流水洗浄し、乾燥させる（図１（Ｈ））。
以上がマスク１１を除去して空隙１５を形成する工程である。
以上がマスク１１を除去して空隙１５を形成する工程である。
次に、サファイア基板１０を再び、図３に示すＨＶＰＥ装置の反応管４０内の基板ホルダ４１にセットする。
ガス導入管４５Ａ，４５ＢよりＮ2ガスを供給して反応管４０内をパージする。反応管４０内に供給したガスは、ガス排出管４７より排出される。反応管４０内を十分パージした後、Ｈ2ガスに切替えて、ヒータ４３により反応管４０を昇温する。引続きＧａソース４４領域の温度が８５０℃、成長領域４６の温度が１０４０℃になるまで昇温を続ける。
ガス導入管４５Ａ，４５ＢよりＮ2ガスを供給して反応管４０内をパージする。反応管４０内に供給したガスは、ガス排出管４７より排出される。反応管４０内を十分パージした後、Ｈ2ガスに切替えて、ヒータ４３により反応管４０を昇温する。引続きＧａソース４４領域の温度が８５０℃、成長領域４６の温度が１０４０℃になるまで昇温を続ける。
それぞれの温度が安定してからガス導入管４５ＡよりＨＣｌガスを供給し、Ｇａソース４４と反応させ、塩化ガリウム（ＧａＣｌ）を生成し成長領域４６に輸送する。成長領域４６では、ＮＨ3ガスとＧａＣｌが反応し、ファセット構造１４Ａ上に第二のＧａＮ半導体層１６が成長する。
第二のＧａＮ半導体層１６は、ファセット構造１４Ａの傾斜面１４Ｂから成長が進み、隣接する傾斜面１４Ｂに形成された第二のＧａＮ半導体層１６と合体し、空隙１５の上面が第二のＧａＮ半導体層１６によって閉塞される。
なお、空隙１５内部には、ＧａＮ半導体層は形成されず、空隙１５はそのまま保持される。さらに、成長を続けるとファセット構造１４Ａは完全に埋め込まれる。これにより、第一のＧａＮ半導体層１４と第二のＧａＮ半導体層１６とを備えたＧａＮ半導体層１７が形成される（図１（Ｉ））。
ＧａＮ半導体層１７の厚さが１ｍｍになるまで、ガス導入管４５ＡからのＨＣｌガスの供給を続ける。
以上により、ＧａＮ半導体層１７を形成する工程が終了する。
なお、空隙１５内部には、ＧａＮ半導体層は形成されず、空隙１５はそのまま保持される。さらに、成長を続けるとファセット構造１４Ａは完全に埋め込まれる。これにより、第一のＧａＮ半導体層１４と第二のＧａＮ半導体層１６とを備えたＧａＮ半導体層１７が形成される（図１（Ｉ））。
ＧａＮ半導体層１７の厚さが１ｍｍになるまで、ガス導入管４５ＡからのＨＣｌガスの供給を続ける。
以上により、ＧａＮ半導体層１７を形成する工程が終了する。
ＧａＮ半導体層１７が任意の膜厚が達したらガス導入管４５ＡからのＨＣｌガスの供給を停止して、ヒータ４３の電源を遮断し反応管４０を降温する。
この降温中にＧａＮ半導体層１７とサファイア基板１０の熱膨張係数の違いから、空隙１５を構成する隔壁１５Ａに応力が集中し、ＧａＮ半導体層１７はサファイア基板１０の界面近傍から剥離する（図１（Ｊ））。剥離したＧａＮ半導体層１７の表面および裏面を研磨することで、最終的に平坦化した自立基板であるＧａＮ基板を作製することができる。
この降温中にＧａＮ半導体層１７とサファイア基板１０の熱膨張係数の違いから、空隙１５を構成する隔壁１５Ａに応力が集中し、ＧａＮ半導体層１７はサファイア基板１０の界面近傍から剥離する（図１（Ｊ））。剥離したＧａＮ半導体層１７の表面および裏面を研磨することで、最終的に平坦化した自立基板であるＧａＮ基板を作製することができる。
このような本実施形態によれば、以下の効果を奏することができる。
マスク１１の開口部１１２を挟んで配置された被覆部１１１の断面形状が略台形形状であり、サファイア基板１０側から上方に向かって狭くなる形状となっている。このような形状とすることで開口部１１２から成長した第一のＧａＮ半導体層１４が、結晶性のよいものとなる。この第一のＧａＮ半導体層１４上に第二のＧａＮ半導体層１６を形成し、ＧａＮ基板を得ているため、結晶性のよいＧａＮ基板を得ることができる。
マスク１１の開口部１１２を挟んで配置された被覆部１１１の断面形状が略台形形状であり、サファイア基板１０側から上方に向かって狭くなる形状となっている。このような形状とすることで開口部１１２から成長した第一のＧａＮ半導体層１４が、結晶性のよいものとなる。この第一のＧａＮ半導体層１４上に第二のＧａＮ半導体層１６を形成し、ＧａＮ基板を得ているため、結晶性のよいＧａＮ基板を得ることができる。
マスク１１の開口部１１２内部および被覆部１１１表面に、第一のＧａＮ半導体層１４を形成したのち、マスク１１を除去することで、第一のＧａＮ半導体層１４のうち、被覆部１１１表面に形成された部分の下部に空隙１５が形成される。そして、第一のＧａＮ半導体層１４上に、前記空隙１５を埋めないように、第二のＧａＮ半導体層１６を形成し、これをＧａＮ半導体層１７としている。従って、空隙１５により、サファイア基板１０とＧａＮ半導体層１７とが接触している面積が小さくなるため、ＧａＮ半導体層１７をサファイア基板１０から容易に分離することが可能となる。
また、マスク１１の開口部１１２の断面形状がサファイア基板１０側から上方に向かって広がる形状であり、この開口部１１２から第一のＧａＮ半導体層１４を成長させている。そのため、第一のＧａＮ半導体層１４の開口部１１２内部に形成される部分をサファイア基板１０側から上方に向かって広がる形状とすることができ、第一のＧａＮ半導体層１４のサファイア基板１０に支持される部分の面積を小さくすることができる。これにより、サファイア基板１０の分離除去を容易化することができる。
より詳細に説明すると、本実施形態では、サファイア基板１０と第一のＧａＮ半導体層１４との熱膨張係数の違いを利用し、第一のＧａＮ半導体層１４に亀裂を生じさせて、サファイア基板１０を分離している。前述したように、第一のＧａＮ半導体層１４のうち、サファイア基板１０に支持されている部分の面積が小さいので、単位断面積あたりの応力の負荷が大きくなる。そのため、前記熱膨張係数の違いにより発生する応力が、例え、小さいとしても容易に亀裂が生じ、サファイア基板１０の分離を容易に行うことができるのである。
より詳細に説明すると、本実施形態では、サファイア基板１０と第一のＧａＮ半導体層１４との熱膨張係数の違いを利用し、第一のＧａＮ半導体層１４に亀裂を生じさせて、サファイア基板１０を分離している。前述したように、第一のＧａＮ半導体層１４のうち、サファイア基板１０に支持されている部分の面積が小さいので、単位断面積あたりの応力の負荷が大きくなる。そのため、前記熱膨張係数の違いにより発生する応力が、例え、小さいとしても容易に亀裂が生じ、サファイア基板１０の分離を容易に行うことができるのである。
さらに、本実施形態では、開口部１１２から成長した隣り合う第一のＧａＮ半導体層１４のファセット構造１４Ａが２０％合体した段階で、第一のＧａＮ半導体層１４の成長を止め、第一のＧａＮ半導体層１４によりマスク１１の被覆部１１１が完全に覆われていない状態とし、被覆部１１１が露出した露出部１１１Ｂを形成している。この露出部１１１Ｂにエッチャントを接触させているので、マスク１１の被覆部１１１を容易にエッチング除去できる。
また、本実施形態では、第一のＧａＮ半導体層１４をＦＩＥＬＯ法により成長させているため、マスク１１の被覆部１１１上面のうち、第一のＧａＮ半導体層１４により覆われない部分は、第一のＧａＮ半導体層１４の傾斜面１４Ｂで囲まれ、略逆三角形状となる。このためエッチャントが第一のＧａＮ半導体層１４の傾斜面１４Ｂで囲まれた部分に入り易くなり、エッチャントが被覆部１１１に接触しやすくなる。
さらに、本実施形態では、第一のＧａＮ半導体層１４によりマスク１１の被覆部１１１を完全に覆わず、被覆部１１１が露出した露出部１１１Ｂにエッチャントを接触させている。そのため、被覆部を第一のＧａＮ半導体層により、完全に覆ってしまった後、第一のＧａＮ半導体層をはがして露出部を形成する場合に比べ、製造に手間を要しない。
さらに、本実施形態では、第一のＧａＮ半導体層１４によりマスク１１の被覆部１１１を完全に覆わず、被覆部１１１が露出した露出部１１１Ｂにエッチャントを接触させている。そのため、被覆部を第一のＧａＮ半導体層により、完全に覆ってしまった後、第一のＧａＮ半導体層をはがして露出部を形成する場合に比べ、製造に手間を要しない。
また、本実施形態では、マスク１１の被覆部１１１を断面略台形形状とし、開口部１１２の断面形状を上方に向かって幅広となるようにしているので、第一のＧａＮ半導体層１４を成長させる際に、第一のＧａＮ半導体層１４が開口部１１２を埋め尽くすのにかかる速度が上方に向かって低下する。そのため、第一のＧａＮ半導体層１４の成長状態が把握しやすくなる。これにより、隣接する開口部１１２から成長した第一のＧａＮ半導体層１４同士が被覆部１１１上面で完全に合体してしまう前に確実に第一のＧａＮ半導体層１４の成長を止めることが容易となる。
これに加え、ＦＩＥＬＯ法を用いて第一のＧａＮ半導体層１４を成長させているため、第一のＧａＮ半導体層１４の水平方向の成長速度がＥＬＯ法に比べ遅く、第一のＧａＮ半導体層１４の水平方向の成長の制御性がよい。従って、より確実に第一のＧａＮ半導体層１４同士が完全に合体してしまう前に、第一のＧａＮ半導体層１４の成長を止めることができる。
特に、本実施形態では、被覆部１１１の断面形状を略台形形状としており、被覆部１１１の上面の面積が小さいため、第一のＧａＮ半導体層１４により、埋まってしまい易いが、ＦＩＥＬＯ法を用いて第一のＧａＮ半導体層１４を成長させることでこの問題を解決することができる。
また、ＦＩＥＬＯ法を用いて第一のＧａＮ半導体層１４を成長させることで、マスク１１の被覆部１１１が第一のＧａＮ半導体層１４で覆われるタイミングのずれを防止できる。
これに加え、ＦＩＥＬＯ法を用いて第一のＧａＮ半導体層１４を成長させているため、第一のＧａＮ半導体層１４の水平方向の成長速度がＥＬＯ法に比べ遅く、第一のＧａＮ半導体層１４の水平方向の成長の制御性がよい。従って、より確実に第一のＧａＮ半導体層１４同士が完全に合体してしまう前に、第一のＧａＮ半導体層１４の成長を止めることができる。
特に、本実施形態では、被覆部１１１の断面形状を略台形形状としており、被覆部１１１の上面の面積が小さいため、第一のＧａＮ半導体層１４により、埋まってしまい易いが、ＦＩＥＬＯ法を用いて第一のＧａＮ半導体層１４を成長させることでこの問題を解決することができる。
また、ＦＩＥＬＯ法を用いて第一のＧａＮ半導体層１４を成長させることで、マスク１１の被覆部１１１が第一のＧａＮ半導体層１４で覆われるタイミングのずれを防止できる。
さらに、本実施形態では、マスク１１の被覆部１１１の断面形状を略台形形状としているため、第一のＧａＮ半導体層１４及び第二のＧａＮ半導体層１６で被覆部１１１の上面を完全に覆うのに時間を要しない。
また、本実施形態では、サファイア基板１０およびＧａＮ半導体層１７を成膜直後の高温状態から常温まで降温する過程において、ＧａＮ半導体層１７の熱膨張係数とサファイア基板１０の熱膨張係数の違いにより、ＧａＮ半導体層１７に亀裂が生じる。これにより、サファイア基板１０が分離除去される。従って、サファイア基板１０の分離の際に外力を加える必要がない。これにより、サファイア基板１０を分離する際に、ＧａＮ半導体層１７に加わるダメージが抑制される。このため、損傷の少ない高品質のＧａＮ半導体基板が安定的に得られる。
本実施形態では、第一のＧａＮ半導体層１４がファセット構造１４Ａを備えるため、ファセット構造１４Ａよりも上部に形成される第二のＧａＮ半導体層１６中に結晶欠陥が発生することが抑制される。このため、得られるＧａＮ半導体基板の膜質を向上させることができる。
<第二実施形態>
次に、図４を参照して、第二実施形態について説明する。
先ず、（０００１）面が０．１５°傾斜した厚さ４３０μｍのサファイア基板３０上にバッファ層としてのGaN膜３２を形成する。このGaN膜３２の厚みは１．５μｍである。
さらに、このGaN膜３２上に２μｍの厚さのＳｉＯ2膜３１を形成した（図４(Ａ)）。ＳｉＯ2膜３１の作成には、シラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを用いる熱ＣＶＤ（Chemical Vapor Deposition）法や電子ビーム（ＥＢ：Electron Beam）蒸着法、およびその他の手法を使用することができる。
次に、リソグラフィ技術を用いて開口部３４２の巾が２μｍ、被覆部３４３の巾が５μｍであるレジストマスク３４を、基板３０全面に形成する（図４（Ｂ））。レジストマスク３４の被覆部３４３はストライプ状に配置され、被覆部３４３の長手方向は、GaN膜３２の<１１−２０>方向に沿っている。
次に、図４を参照して、第二実施形態について説明する。
先ず、（０００１）面が０．１５°傾斜した厚さ４３０μｍのサファイア基板３０上にバッファ層としてのGaN膜３２を形成する。このGaN膜３２の厚みは１．５μｍである。
さらに、このGaN膜３２上に２μｍの厚さのＳｉＯ2膜３１を形成した（図４(Ａ)）。ＳｉＯ2膜３１の作成には、シラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを用いる熱ＣＶＤ（Chemical Vapor Deposition）法や電子ビーム（ＥＢ：Electron Beam）蒸着法、およびその他の手法を使用することができる。
次に、リソグラフィ技術を用いて開口部３４２の巾が２μｍ、被覆部３４３の巾が５μｍであるレジストマスク３４を、基板３０全面に形成する（図４（Ｂ））。レジストマスク３４の被覆部３４３はストライプ状に配置され、被覆部３４３の長手方向は、GaN膜３２の<１１−２０>方向に沿っている。
次に、適宜条件を設定し、弗化水素（ＨＦ）系の溶液にサファイア基板３０を浸して、開口部３４２よりＳｉＯ2膜３１を溶解する。これにより、開口部３４２から等方向にエッチングが行なわれ、湾曲した側壁面３１１Ａが形成される。ＳｉＯ2膜３１は、サファイア基板１０を被覆するストライプ状に配置された複数の被覆部３１１と、前記被覆部３１１間に配置された開口部３１２とを有するマスク３１となる。
複数の被覆部３１１は、互いに平行に配置され、被覆部３１１の長手方向は、サファイア基板１０の<１−１００>方向に沿った方向である。
マスク３１の被覆部３１１の断面形状は、略平行な上辺と下辺を結ぶ側辺が、被覆部３１１内側に向かって湾曲した略台形形状である。すなわち、マスク３１の被覆部３１１の断面形状は、サファイア基板３０側から上方に向かって狭くなる形状となっている。
また、開口部３１２からは、ＧａＮ膜３２が露出しており、開口部３１２の断面は、サファイア基板３０側から上方に向かって広くなる略台形形状となる。ここでいう断面とは、サファイア基板３０の<１１−２０>方向（ＧａＮ半導体層３５の<１−１００>方向）方向で切断したときの断面である。
その後、レジストマスク３４を除去することでマスク３１が完成する（図４（ｃ））。
以上がマスク３１を形成する工程である。
複数の被覆部３１１は、互いに平行に配置され、被覆部３１１の長手方向は、サファイア基板１０の<１−１００>方向に沿った方向である。
マスク３１の被覆部３１１の断面形状は、略平行な上辺と下辺を結ぶ側辺が、被覆部３１１内側に向かって湾曲した略台形形状である。すなわち、マスク３１の被覆部３１１の断面形状は、サファイア基板３０側から上方に向かって狭くなる形状となっている。
また、開口部３１２からは、ＧａＮ膜３２が露出しており、開口部３１２の断面は、サファイア基板３０側から上方に向かって広くなる略台形形状となる。ここでいう断面とは、サファイア基板３０の<１１−２０>方向（ＧａＮ半導体層３５の<１−１００>方向）方向で切断したときの断面である。
その後、レジストマスク３４を除去することでマスク３１が完成する（図４（ｃ））。
以上がマスク３１を形成する工程である。
次に、図３に示すＨＶＰＥ（Hydride Vapor Phase Epitaxy）装置の反応管４０内の基板ホルダ４１に、ＧａＮ膜３２とマスク３１とが形成されたサファイア基板３０をセットする。
ガス導入管４５Ａ，４５ＢよりＮ2ガスを供給して反応管４０内をパージする。反応管４０内に供給したガスは、ガス排出管４７により排出される。反応管４０内を十分パージした後、Ｈ2ガスに切替えて、ヒータ４３により反応管４０を昇温した。引続きＧａソース４４領域の温度を８５０℃、成長領域４６の温度が１０４０℃になるまで昇温を続ける。
ガス導入管４５Ａ，４５ＢよりＮ2ガスを供給して反応管４０内をパージする。反応管４０内に供給したガスは、ガス排出管４７により排出される。反応管４０内を十分パージした後、Ｈ2ガスに切替えて、ヒータ４３により反応管４０を昇温した。引続きＧａソース４４領域の温度を８５０℃、成長領域４６の温度が１０４０℃になるまで昇温を続ける。
それぞれの温度が安定してから、ガス導入管４５ＡよりＨＣｌガスを加えて供給し、Ｇａソース４４と反応させ、塩化ガリウム（ＧａＣｌ）を生成し成長領域４６に輸送する。成長領域４６では、ＮＨ3ガスとＧａＣｌが反応し、マスク３１の開口部３１２にＧａＮ半導体層３５が成長する。このＧａＮ半導体層３５は、｛１−１０１｝面を側壁とするファセット構造３５Ａとなっている。
数分間の成長で、開口部３１２に、このようなサファイア基板３０の基板面に対して傾斜した傾斜面を有した断面三角形状のファセット構造３５ＡのＧａＮ半導体層３５が成長する（図４(Ｄ)）。
数分間の成長で、開口部３１２に、このようなサファイア基板３０の基板面に対して傾斜した傾斜面を有した断面三角形状のファセット構造３５ＡのＧａＮ半導体層３５が成長する（図４(Ｄ)）。
さらに成長を続けると、ＧａＮ半導体層３５のファセット構造３５Ａの側壁面３５Ｂが発達しながら成長が進み、マスク３１の被覆部３１１の側壁面３１１Ａを埋め込んで成長が行なわれる（図４(Ｅ)）。
さらに成長を続けると、ＧａＮ半導体層３５は、マスク３１の開口部３１２を介して隣接する被覆部３１１上で成長するＧａＮ半導体層３５と合体する（図４（Ｆ））。
さらに成長を続けると、ＧａＮ半導体層３５は、マスク３１の開口部３１２を介して隣接する被覆部３１１上で成長するＧａＮ半導体層３５と合体する（図４（Ｆ））。
さらに成長を続け、２時間の成長を続けるとＧａＮ半導体層３５は、マスク３１を埋め込んでしまい、凹凸の少ない表面のＧａＮ半導体層３５が形成できる（図４（Ｇ））。
以上が、ＧａＮ半導体層３５を形成する工程である。
なお、この時のＧａＮ半導体層３５の膜厚は、２００μｍ程度であった。
以上が、ＧａＮ半導体層３５を形成する工程である。
なお、この時のＧａＮ半導体層３５の膜厚は、２００μｍ程度であった。
このような本実施形態によれば、以下の効果を奏することができる。
マスク３１の被覆部３１１の断面形状が略台形形状であり、サファイア基板３０側から上方に向かって狭くなる形状となっている。また、開口部３１２の断面形状は、サファイア基板３０側から上方に向かって広くなる形状となっている。従って、開口部１１２から成長したＧａＮ半導体層３５が、結晶性のよいものとなる。
図６には、本実施形態で製造したＧａＮ半導体層３５の（１０−１０）面のＸ線回折半値幅と、開口部の断面形状が長方形形状となったマスクを使用して製造したＧａＮ半導体層の（１０−１０）面のＸ線回折半値幅とが示されている。
図６において、白三角の膜厚２００μｍの点が本実施形態で製造したＧａＮ半導体層３５の測定値を示している。また、図６において黒三角の膜厚約１００μｍ点が、開口部の断面形状が長方形形状となったマスクを使用して製造したＧａＮ半導体層の測定値である。また、黒三角を通る点線は、開口部の断面形状が長方形形状となったマスクを使用して製造したＧａＮ半導体層の（１０−１０）面のＸ線回折半値幅を推測したものである。
本実施形態で製造したＧａＮ半導体層３５の（１０−１０）面のＸ線回折半値幅は、開口部の断面形状が長方形形状のマスクを使用したＧａＮ半導体層のＸ線回折半値幅の推測値にくらべ、約２／３程度になっていることがわかる。これにより、結晶性がよくなっていることが確認できる。
また、本実施形態で製造したＧａＮ半導体層３５の転位密度を測定したところ、１ｃｍ２当たり８×１０６個であった。
さらに、本実施形態では、マスク３１の被覆部３１１の断面形状を略台形形状としているため、ＧａＮ半導体層３５で被覆部３１１の上面を完全に覆うのに時間を要しない。
マスク３１の被覆部３１１の断面形状が略台形形状であり、サファイア基板３０側から上方に向かって狭くなる形状となっている。また、開口部３１２の断面形状は、サファイア基板３０側から上方に向かって広くなる形状となっている。従って、開口部１１２から成長したＧａＮ半導体層３５が、結晶性のよいものとなる。
図６には、本実施形態で製造したＧａＮ半導体層３５の（１０−１０）面のＸ線回折半値幅と、開口部の断面形状が長方形形状となったマスクを使用して製造したＧａＮ半導体層の（１０−１０）面のＸ線回折半値幅とが示されている。
図６において、白三角の膜厚２００μｍの点が本実施形態で製造したＧａＮ半導体層３５の測定値を示している。また、図６において黒三角の膜厚約１００μｍ点が、開口部の断面形状が長方形形状となったマスクを使用して製造したＧａＮ半導体層の測定値である。また、黒三角を通る点線は、開口部の断面形状が長方形形状となったマスクを使用して製造したＧａＮ半導体層の（１０−１０）面のＸ線回折半値幅を推測したものである。
本実施形態で製造したＧａＮ半導体層３５の（１０−１０）面のＸ線回折半値幅は、開口部の断面形状が長方形形状のマスクを使用したＧａＮ半導体層のＸ線回折半値幅の推測値にくらべ、約２／３程度になっていることがわかる。これにより、結晶性がよくなっていることが確認できる。
また、本実施形態で製造したＧａＮ半導体層３５の転位密度を測定したところ、１ｃｍ２当たり８×１０６個であった。
さらに、本実施形態では、マスク３１の被覆部３１１の断面形状を略台形形状としているため、ＧａＮ半導体層３５で被覆部３１１の上面を完全に覆うのに時間を要しない。
<第三実施形態>
第三実施形態を図５を参照して説明する。
先ず、厚さ１．５μｍのバッファ層であるＧａＮ膜２1が形成された厚さ４３０μｍのサファイア基板２０に、１．５μｍの厚さのＳｉＯ2膜２２を形成する。ＳｉＯ2膜２２は、エッチャントに対するエッチング速度の異なる膜質のＳｉＯ2膜２２Ａ、２２Ｂおよび２２Ｃから形成されている（図５(Ａ)）。
第三実施形態を図５を参照して説明する。
先ず、厚さ１．５μｍのバッファ層であるＧａＮ膜２1が形成された厚さ４３０μｍのサファイア基板２０に、１．５μｍの厚さのＳｉＯ2膜２２を形成する。ＳｉＯ2膜２２は、エッチャントに対するエッチング速度の異なる膜質のＳｉＯ2膜２２Ａ、２２Ｂおよび２２Ｃから形成されている（図５(Ａ)）。
エッチャントに対するエッチング速度は、ＳｉＯ2膜２２Ａ、ＳｉＯ2膜２２Ｂ、ＳｉＯ2膜２２Ｃの順で速くなっている。すなわち、ＳｉＯ2膜２２Ａ、２２Ｂおよび２２Ｃは、サファイア基板２０側から上方に向かってエッチング速度が速くなるように積層される。
ＳｉＯ2膜２２の成膜には、シラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを用いる熱ＣＶＤ（Chemical Vapor Deposition）法や電子ビーム（ＥＢ：Electron Beam）蒸着法、およびその他の手法を使用することができる。
具体的には、ＳｉＯ2膜２２をシラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを用いる熱ＣＶＤ法で成膜する場合は、５００℃、４００℃、及び３５０℃でＳｉＯ2膜２２の成膜を行う。先ず、サファイア基板２０を熱ＣＶＤ装置の反応管内にセットして、窒素（Ｎ2）ガスを供給しながら反応管内を５００℃に昇温する。反応管内の温度が安定してから、ＳｉＨ4ガスとＯ2ガスを供給する。次に、反応管内を４００℃とし、反応管内の温度が安定してから、ＳｉＨ4ガスとＯ2ガスを供給する。その後、反応管内の温度を３５０℃とし、反応管内の温度が安定してから、ＳｉＨ4ガスとＯ2ガスを供給する。各温度でのＳｉＨ4ガスとＯ2ガスの供給量は、それぞれ２０cc/min、２００cc/minとする。また、ＳｉＨ4ガス及びＯ2ガスの供給時間は各温度において、１０分間とする。
その後、ＳｉＨ4ガスとＯ2ガスの供給を停止して反応管の温度を降温し、熱ＣＶＤ装置よりサファイア基板２０を取出す。以上のような工程により、1μｍ程度の厚さのＳｉＯ2膜２２を形成することができる。成膜温度５００℃、４００℃、及び３５０℃の順にＳｉＯ2膜２２のエッチング速度が速くなる。すなわち、５００℃で形成された膜がＳｉＯ2膜２２Ａであり、４００℃で形成された膜がＳｉＯ2膜２２Ｂであり、３５０℃で形成された膜がＳｉＯ2膜２２Ｃである。
また、成膜温度を一定で、ＳｉＨ4ガスとＯ2ガスの供給量（Ｏ2ガス/ＳｉＨ4ガス）比を１０〜５００に変えることによっても、ＳｉＯ2膜２２を形成することができる。Ｏ2ガス/ＳｉＨ4ガス供給比が大きいほどエッチング速度の速い膜が形成されることなる。
また、熱ＣＶＤ法で形成したＳｉＯ2膜と電子ビーム蒸着法で形成したＳｉＯ2膜を積層することでもエッチング速度の異なる膜を有するＳｉＯ2膜２２を形成できる。熱ＣＶＤ法で成膜されたＳｉＯ2膜に比べ電子ビーム蒸着法により成膜されたＳｉＯ2膜の方がエッチング速度が速いので、サファイア基板２０上に熱ＣＶＤ法で形成したＳｉＯ2膜、電子ビーム蒸着法で形成したＳｉＯ2膜の順に成膜する。
その後、ＳｉＨ4ガスとＯ2ガスの供給を停止して反応管の温度を降温し、熱ＣＶＤ装置よりサファイア基板２０を取出す。以上のような工程により、1μｍ程度の厚さのＳｉＯ2膜２２を形成することができる。成膜温度５００℃、４００℃、及び３５０℃の順にＳｉＯ2膜２２のエッチング速度が速くなる。すなわち、５００℃で形成された膜がＳｉＯ2膜２２Ａであり、４００℃で形成された膜がＳｉＯ2膜２２Ｂであり、３５０℃で形成された膜がＳｉＯ2膜２２Ｃである。
また、成膜温度を一定で、ＳｉＨ4ガスとＯ2ガスの供給量（Ｏ2ガス/ＳｉＨ4ガス）比を１０〜５００に変えることによっても、ＳｉＯ2膜２２を形成することができる。Ｏ2ガス/ＳｉＨ4ガス供給比が大きいほどエッチング速度の速い膜が形成されることなる。
また、熱ＣＶＤ法で形成したＳｉＯ2膜と電子ビーム蒸着法で形成したＳｉＯ2膜を積層することでもエッチング速度の異なる膜を有するＳｉＯ2膜２２を形成できる。熱ＣＶＤ法で成膜されたＳｉＯ2膜に比べ電子ビーム蒸着法により成膜されたＳｉＯ2膜の方がエッチング速度が速いので、サファイア基板２０上に熱ＣＶＤ法で形成したＳｉＯ2膜、電子ビーム蒸着法で形成したＳｉＯ2膜の順に成膜する。
次に、リソグラフィ技術を用いて開口部２４２の巾が２μｍ、被覆部２４３の巾が８μｍとなるようにレジストマスク２４をサファイア基板２０上に形成した（図５（Ｂ））。被覆部２４３は、ストライプ状に配置されている。
さらに、弗化水素（ＨＦ）系の溶液にサファイア基板２０を浸し、レジストマスク２４の開口部２４２よりＳｉＯ2膜２２を溶解し、エッチングする（図５（Ｃ））。これにより、ＳｉＯ2膜２２は、サファイア基板２０を被覆するストライプ状の複数の被覆部２２１と、前記被覆部２２１間に配置された開口部２２２とを有するマスク２２となる。
被覆部２２１の長手方向は、サファイア基板２０の<１−１００>方向に沿った方向である。
マスク２２の被覆部２２１の断面形状はサファイア基板２０側から上方に向かって狭くなる略台形形状である。すなわち、被覆部２２１を構成するＳｉＯ2膜２２Ａの断面積は、ＳｉＯ2膜２２Ｂの断面積及びＳｉＯ2膜２２Ｃの断面積よりも大きく、ＳｉＯ2膜２２Ｂの断面積は、ＳｉＯ2膜２２Ｃの断面積よりも大きい。そのため、被覆部２２１の断面形状は、略平行な上辺と下辺を結ぶ側辺が階段状となっている。
開口部２２２の断面は、サファイア基板２０側から上方に向かって広くなる略台形形状となる。なお、ここでいう断面とは、被覆部２２１の前記長手方向と直交する方向の断面である。換言すると、マスク２２をサファイア基板２０の<１１−２０>方向（GaN半導体層２６の<１−１００>方向）方向で切断したときの断面である。
さらに、サファイア基板２０を有機洗浄し、レジストマスク２４を除去する（図５(Ｄ)）。
以上がマスク２２を形成する工程である。
被覆部２２１の長手方向は、サファイア基板２０の<１−１００>方向に沿った方向である。
マスク２２の被覆部２２１の断面形状はサファイア基板２０側から上方に向かって狭くなる略台形形状である。すなわち、被覆部２２１を構成するＳｉＯ2膜２２Ａの断面積は、ＳｉＯ2膜２２Ｂの断面積及びＳｉＯ2膜２２Ｃの断面積よりも大きく、ＳｉＯ2膜２２Ｂの断面積は、ＳｉＯ2膜２２Ｃの断面積よりも大きい。そのため、被覆部２２１の断面形状は、略平行な上辺と下辺を結ぶ側辺が階段状となっている。
開口部２２２の断面は、サファイア基板２０側から上方に向かって広くなる略台形形状となる。なお、ここでいう断面とは、被覆部２２１の前記長手方向と直交する方向の断面である。換言すると、マスク２２をサファイア基板２０の<１１−２０>方向（GaN半導体層２６の<１−１００>方向）方向で切断したときの断面である。
さらに、サファイア基板２０を有機洗浄し、レジストマスク２４を除去する（図５(Ｄ)）。
以上がマスク２２を形成する工程である。
次に、上記、第二実施形態と同様に、このサファイア基板２０上にＨＶＰＥ法によりＧａＮ半導体層２６を形成した。ＧａＮ半導体層２６の製造条件は、第二実施形態と同じ条件である。
数分間の成長で、マスク２２の開口部２２２に｛１−１０１｝面を側壁とするファセット構造２６Ａを有するＧａＮ半導体層２６が成長する（図５(Ｅ)）。サファイア基板２０の基板面に対して傾斜した傾斜面を有し断面三角形状となっている。
数分間の成長で、マスク２２の開口部２２２に｛１−１０１｝面を側壁とするファセット構造２６Ａを有するＧａＮ半導体層２６が成長する（図５(Ｅ)）。サファイア基板２０の基板面に対して傾斜した傾斜面を有し断面三角形状となっている。
さらに成長を続けるとＧａＮ半導体層２６は、マスク２２の被覆部２２１の側壁を埋め込みながら成長する（図５(Ｆ)）。
さらにまた、成長を続けると、ＧａＮ半導体層２６は、開口部２２２を挟んで隣接する被覆部２２１上のＧａＮ半導体層２６と合体した後、マスク２２を埋め込む。さらに成長を続け７０分間の成長で凹凸の少ない表面のＧａＮ半導体層２６を形成することができる（図５（Ｇ））。
以上がＧａＮ半導体層２６を形成する工程である。
この時のＧａＮ半導体層２６の膜厚は、１００μｍ程度であった。
さらにまた、成長を続けると、ＧａＮ半導体層２６は、開口部２２２を挟んで隣接する被覆部２２１上のＧａＮ半導体層２６と合体した後、マスク２２を埋め込む。さらに成長を続け７０分間の成長で凹凸の少ない表面のＧａＮ半導体層２６を形成することができる（図５（Ｇ））。
以上がＧａＮ半導体層２６を形成する工程である。
この時のＧａＮ半導体層２６の膜厚は、１００μｍ程度であった。
このような本実施形態によれば、第二実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、サファイア基板２０上に形成するＳｉＯ2膜２２を、エッチャントに対するエッチング速度の異なるＳｉＯ2膜２２Ａ、ＳｉＯ2膜２２Ｂ、ＳｉＯ2膜２２Ｃを積層したものとしている。エッチャントに対するエッチング速度は、ＳｉＯ2膜２２Ａ、ＳｉＯ2膜２２Ｂ、ＳｉＯ2膜２２Ｃの順で速くなっているので、ＳｉＯ2膜２２をエッチングすると、エッチングにより形成される被覆部２２１は階段状となる。すなわち、被覆部２２１の被覆部２２１を構成するＳｉＯ2膜２２Ａの断面積は、ＳｉＯ2膜２２Ｂの断面積及びＳｉＯ2膜２２Ｃの断面積よりも大きくなり、ＳｉＯ2膜２２Ｂの断面積は、ＳｉＯ2膜２２Ｃの断面積よりも大きくなる。従って、マスク２２の被覆部２２１の断面を容易に、略台形形状とすることができる。
本実施形態では、サファイア基板２０上に形成するＳｉＯ2膜２２を、エッチャントに対するエッチング速度の異なるＳｉＯ2膜２２Ａ、ＳｉＯ2膜２２Ｂ、ＳｉＯ2膜２２Ｃを積層したものとしている。エッチャントに対するエッチング速度は、ＳｉＯ2膜２２Ａ、ＳｉＯ2膜２２Ｂ、ＳｉＯ2膜２２Ｃの順で速くなっているので、ＳｉＯ2膜２２をエッチングすると、エッチングにより形成される被覆部２２１は階段状となる。すなわち、被覆部２２１の被覆部２２１を構成するＳｉＯ2膜２２Ａの断面積は、ＳｉＯ2膜２２Ｂの断面積及びＳｉＯ2膜２２Ｃの断面積よりも大きくなり、ＳｉＯ2膜２２Ｂの断面積は、ＳｉＯ2膜２２Ｃの断面積よりも大きくなる。従って、マスク２２の被覆部２２１の断面を容易に、略台形形状とすることができる。
また、図６において、白三角の膜厚１００μｍの点が本実施形態で製造したＧａＮ半導体層２６の（１０−１０）面のＸ線回折半値幅を示している。
本実施形態で製造したＧａＮ半導体層２６の（１０−１０）面のＸ線回折半値幅が、開口部の断面形状が長方形形状のマスクを使用した膜厚約１００μｍのＧａＮ半導体層のＸ線回折半値幅にくらべ、約２／３程度になっていることがわかる。これにより、結晶性がよくなっていることが確認できる。
さらに、ＧａＮ半導体層２６表面の転位密度を測定したところ、１ｃｍ２当たり９×１０6個であった。
また、本実施形態では、マスク２２の被覆部２２１の断面形状を略台形形状としているため、ＧａＮ半導体層２６で被覆部２２１の上面を完全に覆うのに時間を要しない。
本実施形態で製造したＧａＮ半導体層２６の（１０−１０）面のＸ線回折半値幅が、開口部の断面形状が長方形形状のマスクを使用した膜厚約１００μｍのＧａＮ半導体層のＸ線回折半値幅にくらべ、約２／３程度になっていることがわかる。これにより、結晶性がよくなっていることが確認できる。
さらに、ＧａＮ半導体層２６表面の転位密度を測定したところ、１ｃｍ２当たり９×１０6個であった。
また、本実施形態では、マスク２２の被覆部２２１の断面形状を略台形形状としているため、ＧａＮ半導体層２６で被覆部２２１の上面を完全に覆うのに時間を要しない。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、前記各実施形態では、マスク１１、３１，２２の被覆部１１１、３１１、２２１の断面形状を略台形形状としたが、これに限らず、例えば、断面形状を三角形形状としてもよい。被覆部は下地基板側から上方に向かって広がるような断面形状であれば任意である。
例えば、前記各実施形態では、マスク１１、３１，２２の被覆部１１１、３１１、２２１の断面形状を略台形形状としたが、これに限らず、例えば、断面形状を三角形形状としてもよい。被覆部は下地基板側から上方に向かって広がるような断面形状であれば任意である。
前記各実施形態では、ＳｉＯ2膜１１，３１，２２の厚みを１〜2μｍとしたが、これに限らず、被覆部の断面形状をサファイア基板側から上方に向かって狭くなるような形状とすることができれば、本発明の効果が得られるため、任意の膜厚で良い。
また、前記各実施形態では、マスク１１，３１，２２の被覆部１１１，３１１，２２１は、サファイア基板１０，３０，２０の<１−１００>方向に沿って延びていたが、これに限られるものではない。例えば、被覆部をサファイア基板の<１１−２０>方向にそって延びるものとしてもよい。
さらに、マスクの被覆部は、ストライプ状に配置されていなくても、よい。たとえば、被覆部の平面形状が丸状や角状のドット、格子状であってもよい。
さらに、前記各実施形態では、ＧａＮ半導体層の作製を行ったが、ＧａＮ半導体層に限らず、ＩｎＸＧａ１−ＸＮ半導体層やＡｌＸＧａ１−ＸＮ半導体層を形成してもよい（Ｘ＝０〜１）。
また、前記各実施形態では、下地基板としてサファイア基板１０,２０,３０を使用したが、スピネル基板、ＳｉＣ基板、ＺｎＯ基板、シリコン基板等を用いてもよい。
さらに、前記各実施形態では、特定の半導体層やマスクを特定の製造条件で製造したが、特に限定する趣旨ではない。すなわち、上記の膜厚、製造条件は単なる例示に過ぎず、形成する半導体層の組成、構造に応じて適宜変更可能である。
さらに、前記各実施形態では、ＧａＮ半導体層１７，３５，２６をＦＩＥＬＯ法を用いて製造したが、これに限らず、ＥＬＯ法を用いて製造してもよい。
さらに、前記各実施形態では、ＧａＮ半導体層の作製を行ったが、ＧａＮ半導体層に限らず、ＩｎＸＧａ１−ＸＮ半導体層やＡｌＸＧａ１−ＸＮ半導体層を形成してもよい（Ｘ＝０〜１）。
また、前記各実施形態では、下地基板としてサファイア基板１０,２０,３０を使用したが、スピネル基板、ＳｉＣ基板、ＺｎＯ基板、シリコン基板等を用いてもよい。
さらに、前記各実施形態では、特定の半導体層やマスクを特定の製造条件で製造したが、特に限定する趣旨ではない。すなわち、上記の膜厚、製造条件は単なる例示に過ぎず、形成する半導体層の組成、構造に応じて適宜変更可能である。
さらに、前記各実施形態では、ＧａＮ半導体層１７，３５，２６をＦＩＥＬＯ法を用いて製造したが、これに限らず、ＥＬＯ法を用いて製造してもよい。
また、前記第一実施形態では、ＧａＮ半導体層１７とサファイア基板１０とを冷却する工程において、空隙１５を構成する隔壁１５Ａに応力が集中し、ＧａＮ半導体層１７はサファイア基板１０の界面近傍から剥離するとしたが、ＧａＮ膜と、サファイア基板との分離方法はこれに限られず、ＧａＮ膜にダメージが加わらない程度の力で、ＧａＮ膜と、サファイア基板とを分離してもよい。
また、ＧａＮ半導体層１７と、サファイア基板１０との分離を、ＧａＮ半導体層１７とサファイア基板１０とを冷却する工程において行わなくてもよい。
さらに、前記第一実施形態では、サファイア基板１０上に直接ＧａＮ半導体層１７を形成したが、これに限らず、サファイア基板上にバッファ層を設け、このバッファ層上にＧａＮ膜を形成してもよい。
また、第一実施形態では、ＧａＮ半導体層１７を成長させた直後にサファイア基板１０を分離していたが、これに限らず、ＧａＮ半導体層１７上に発光ダイオード等の発光素子、さらには、トランジスタ等の電子デバイスを作成した後に、サファイア基板１０を除去し、電子デバイスを得てもよい。
さらに、前記第一実施形態では、サファイア基板１０上に直接ＧａＮ半導体層１７を形成したが、これに限らず、サファイア基板上にバッファ層を設け、このバッファ層上にＧａＮ膜を形成してもよい。
また、第一実施形態では、ＧａＮ半導体層１７を成長させた直後にサファイア基板１０を分離していたが、これに限らず、ＧａＮ半導体層１７上に発光ダイオード等の発光素子、さらには、トランジスタ等の電子デバイスを作成した後に、サファイア基板１０を除去し、電子デバイスを得てもよい。
また、第一実施形態では、単層のＧａＮ半導体層１７を得たが、これに限られるものではない。本発明で製造されるIII族窒化物半導体層は多層構造であってもよい。例えば、下地基板上に第一層としてＧａＮ半導体の層を形成し、この第一層上にさらにIII族窒化物半導体で構成される第二層（例えば、n-ＡｌＧａＮの層）、第三層（例えば、ＩｎＧａＮの層）等を形成して本発明で得られるIII族窒化物半導体層を半導体レーザとしてもよい。
このような半導体レーザを製造する場合には、下地基板上に第一層目のＧａＮ半導体層を形成し、この第一層上に第二層目、第三層目等のIII族窒化物半導体の層を成長させた後、最後に下地基板を分離させる。
このような半導体レーザを製造する場合には、下地基板上に第一層目のＧａＮ半導体層を形成し、この第一層上に第二層目、第三層目等のIII族窒化物半導体の層を成長させた後、最後に下地基板を分離させる。
また、第一実施形態では、エッチングによりマスク１１をすべて除去したが、必ずしもマスク１１をすべて除去しなくてもよい。マスクの一部が残存しても空隙１５が形成されれば、サファイア基板１０を比較的容易に分離することができる。
さらに、第一実施形態のマスク１１を第三実施形態のマスク３１のように、エッチング速度の異なる複数の膜から構成してもよい。この場合には、第三実施形態と同様に、下地基板側に位置する膜がその上部にある膜よりもエッチャントに対するエッチング速度が遅くなるようにする。
さらに、第一実施形態のマスク１１を第三実施形態のマスク３１のように、エッチング速度の異なる複数の膜から構成してもよい。この場合には、第三実施形態と同様に、下地基板側に位置する膜がその上部にある膜よりもエッチャントに対するエッチング速度が遅くなるようにする。
さらに、第二実施形態および第三実施形態では、ＧａＮ半導体層３５，２６と、サファイア基板３０，２０とを分離しなかったが、分離してもよい。これらを分離する場合には、ＧａＮ半導体層３５，２６と、サファイア基板３０，２０上に設けられたGaN膜３２，２１との界面で分離する。分離する方法としては、エッチング等が例示できる。
また、第三実施形態では、ＳｉＯ2膜２２を、3種類のエッチング速度の異なるＳｉＯ2膜２２Ａ、２２Ｂ、２２Ｃを形成したが、エッチャントに対するエッチング速度が異なる２層以上のＳｉＯ2膜で構成すれば、第三実施形態と同様の効果を奏することができる。
１０，３０，２０ サファイア基板
１１，３１，２２ マスク（ＳｉＯ２膜）
１２，３４，２４ レジストマスク
１３ ＧａＮ半導体層
１４ 第一のＧａＮ半導体層
１４Ａ，３５Ａ，２６Ａ ファセット構造
１４Ｂ 傾斜面
１５ 空隙
１５Ａ 隔壁
１６ 第二のＧａＮ半導体層
１７，３５，２６ ＧａＮ半導体層
２１，３２ ＧａＮ膜
２２Ａ，２２Ｂ，２２Ｃ ＳｉＯ２膜
３５Ｂ 側壁面
４０ 反応管
４１ 基板ホルダ
４３ ヒータ
４４ Ｇａソース
４５Ａ，４５Ｂ ガス導入管
４６ 成長領域
４７ ガス排出管
４８ ソースボート
４９ ＧａＣｌ生成領域
５０ 反応管
５１ 基板サセプタ
５２，５３，５４ ガス導入管
５５ ガス排出管
５５ 排出口
５６ 駆動軸
５７ 加熱用高周波コイル
５８ 成長領域
５９ 回転機構室
１１１，３１１，２２１ 被覆部
１１１Ａ，３１１Ａ 側壁面
１１１Ｂ 露出部
１１２，２２２，３１２ 開口部
１２１，２４３，３４３ 被覆部
１２２，２４２，３４２ 開口部
４００ ＨＶＰＥ装置
５００ ＭＯＣＶＤ装置
５０２ ウェハ
１１，３１，２２ マスク（ＳｉＯ２膜）
１２，３４，２４ レジストマスク
１３ ＧａＮ半導体層
１４ 第一のＧａＮ半導体層
１４Ａ，３５Ａ，２６Ａ ファセット構造
１４Ｂ 傾斜面
１５ 空隙
１５Ａ 隔壁
１６ 第二のＧａＮ半導体層
１７，３５，２６ ＧａＮ半導体層
２１，３２ ＧａＮ膜
２２Ａ，２２Ｂ，２２Ｃ ＳｉＯ２膜
３５Ｂ 側壁面
４０ 反応管
４１ 基板ホルダ
４３ ヒータ
４４ Ｇａソース
４５Ａ，４５Ｂ ガス導入管
４６ 成長領域
４７ ガス排出管
４８ ソースボート
４９ ＧａＣｌ生成領域
５０ 反応管
５１ 基板サセプタ
５２，５３，５４ ガス導入管
５５ ガス排出管
５５ 排出口
５６ 駆動軸
５７ 加熱用高周波コイル
５８ 成長領域
５９ 回転機構室
１１１，３１１，２２１ 被覆部
１１１Ａ，３１１Ａ 側壁面
１１１Ｂ 露出部
１１２，２２２，３１２ 開口部
１２１，２４３，３４３ 被覆部
１２２，２４２，３４２ 開口部
４００ ＨＶＰＥ装置
５００ ＭＯＣＶＤ装置
５０２ ウェハ
Claims (9)
- 下地基板の上部にIII族窒化物半導体からなるバッファ層を形成する工程と、
前記バッファ層の上部に、開口部を有するマスクを形成する工程と、
前記開口部からIII族窒化物半導体層を選択成長させて、第一のIII族窒化物半導体層を成長させる工程と、
前記マスクの少なくとも一部を除去して空隙を形成する工程と、
前記空隙を残しつつ前記第一のIII族窒化物半導体層上に第二のIII族窒化物半導体層をさらに成長させ、前記第一のIII族窒化物半導体層および第二のIII族窒化物半導体層を含む前記III族窒化物半導体層を得る工程と、を含み、
前記マスクの少なくとも一方向の断面形状が、前記下地基板側から上方に向かって幅狭となる形状であり、
前記マスクは複数の膜を含み、前記下地基板側に位置する膜が、その上部にある膜よりも所定のエッチャントに対するエッチング速度が遅いことを特徴とするIII族窒化物半導体層の形成方法。 - 請求項１に記載のIII族窒化物半導体層の形成方法において、
前記マスクの少なくとも一方向の断面形状が略台形形状であることを特徴とするIII族窒化物半導体層の形成方法。 - 請求項１または２に記載のIII族窒化物半導体層の形成方法において、
前記III族窒化物半導体層を選択成長させる工程は、前記下地基板の基板面上にファセット構造を形成させながら前記III族窒化物半導体層を選択成長させる工程を含むことを特徴とするIII族窒化物半導体層の形成方法。 - 請求項１乃至３いずれか１項に記載のIII族窒化物半導体層の形成方法であって、
III族窒化物半導体層を選択成長させる前記工程は、前記マスク上にIII族窒化物半導体の犠牲層を形成した後、この犠牲層の一部を蒸発させるとともに、前記犠牲層の他の一部をマスクの開口部に残存させる工程と、前記開口部に残存した犠牲層から、III族窒化物半導体層を選択成長させる工程とを含むことを特徴とするIII族窒化物半導体層の形成方法。 - 請求項１乃至４いずれか１項に記載のIII族窒化物半導体層の形成方法であって、
III族窒化物半導体層を選択成長させる前記工程と、
前記III族窒化物半導体層と前記下地基板とを分離する工程とを含むことを特徴とするIII族窒化物半導体層の形成方法。 - 請求項１から５のいずれか１項に記載のIII族窒化物半導体層の形成方法において、
前記第一のIII族窒化物半導体層を選択成長させる前記工程では、前記開口部から成長した前記第一のIII族窒化物半導体層が前記マスクの表面全面を覆わないうちに成長を止め、
前記マスクの少なくとも一部を除去する前記工程は、
前記第一のIII族窒化物半導体層により覆われていないマスク表面の露出部に前記エッチャントを接触させて前記マスクの少なくとも一部をエッチング除去する工程を含む
ことを特徴とするIII族窒化物半導体層の形成方法。 - 請求項５または６のいずれか１項に記載のIII族窒化物半導体層の形成方法において、
前記III族窒化物半導体層と下地基板とを分離させる前記工程は、
前記下地基板と前記III族窒化物半導体層とを冷却する過程で、前記III族窒化物半導体層と、前記下地基板とを分離する工程を含むことを特徴とするIII族窒化物半導体層の形成方法。 - 請求項５乃至７のいずれか１項に記載のIII族窒化物半導体層の形成方法において、
前記下地基板と、前記III族窒化物半導体層とを分離する前記工程は、
前記下地基板と前記III族窒化物半導体層とを冷却する過程で、前記冷却により、前記III族窒化物半導体層の下地基板近傍部分に亀裂が生じ、前記下地基板が分離除去される工程を含むことを特徴とするIII族窒化物半導体層の形成方法。 - III族窒化物半導体基板の製造方法であって、
請求項５乃至８のいずれか１項に記載の方法により、下地基板上に前記III族窒化物半導体層を選択成長させ、前記III族窒化物半導体層と下地基板とを分離させる工程を含み、前記III族窒化物半導体層を含むIII族窒化物半導体基板を得ることを特徴とするIII族窒化物半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005139084A JP4734022B2 (ja) | 2005-05-11 | 2005-05-11 | Ｉｉｉ族窒化物半導体層の形成方法、およびｉｉｉ族窒化物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005139084A JP4734022B2 (ja) | 2005-05-11 | 2005-05-11 | Ｉｉｉ族窒化物半導体層の形成方法、およびｉｉｉ族窒化物半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006315895A JP2006315895A (ja) | 2006-11-24 |
| JP4734022B2 true JP4734022B2 (ja) | 2011-07-27 |
Family
ID=37536890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005139084A Expired - Fee Related JP4734022B2 (ja) | 2005-05-11 | 2005-05-11 | Ｉｉｉ族窒化物半導体層の形成方法、およびｉｉｉ族窒化物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4734022B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5180050B2 (ja) | 2008-12-17 | 2013-04-10 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| JP5129186B2 (ja) * | 2009-03-24 | 2013-01-23 | 古河機械金属株式会社 | Ｉｉｉ族窒化物半導体層の製造方法 |
| JP2013209271A (ja) * | 2012-03-30 | 2013-10-10 | Mitsubishi Chemicals Corp | 周期表第１３族金属窒化物半導体基板の製造方法、および、当該製造方法に用いられる下地基板 |
| JP6573154B2 (ja) * | 2014-06-05 | 2019-09-11 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法 |
| JP6966343B2 (ja) * | 2018-01-31 | 2021-11-17 | 京セラ株式会社 | 結晶成長方法および半導体素子の製造方法 |
| JP7090201B2 (ja) * | 2018-01-31 | 2022-06-23 | 京セラ株式会社 | 結晶成長方法および半導体素子用基板 |
| CN113838955A (zh) * | 2020-06-24 | 2021-12-24 | 保定中创燕园半导体科技有限公司 | 一种基于氮化铝陶瓷材料的复合衬底及其制备方法和应用 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247573A (ja) * | 1986-04-18 | 1987-10-28 | Mitsubishi Electric Corp | シヨツトキ障壁ゲ−ト電界効果トランジスタの製造方法 |
| JPH08213401A (ja) * | 1995-01-31 | 1996-08-20 | Nippondenso Co Ltd | バンプ電極及びその製造方法 |
| JP2002184707A (ja) * | 2000-10-04 | 2002-06-28 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2003055097A (ja) * | 2001-08-07 | 2003-02-26 | Nichia Chem Ind Ltd | 窒化物半導体から成る単体基板及びその製造方法 |
| JP2004193371A (ja) * | 2002-12-11 | 2004-07-08 | Nec Corp | Ｉｉｉ族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法 |
| JP2004297010A (ja) * | 2003-03-28 | 2004-10-21 | Toyoda Gosei Co Ltd | 半導体結晶の製造方法及び半導体発光素子 |
-
2005
- 2005-05-11 JP JP2005139084A patent/JP4734022B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247573A (ja) * | 1986-04-18 | 1987-10-28 | Mitsubishi Electric Corp | シヨツトキ障壁ゲ−ト電界効果トランジスタの製造方法 |
| JPH08213401A (ja) * | 1995-01-31 | 1996-08-20 | Nippondenso Co Ltd | バンプ電極及びその製造方法 |
| JP2002184707A (ja) * | 2000-10-04 | 2002-06-28 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2003055097A (ja) * | 2001-08-07 | 2003-02-26 | Nichia Chem Ind Ltd | 窒化物半導体から成る単体基板及びその製造方法 |
| JP2004193371A (ja) * | 2002-12-11 | 2004-07-08 | Nec Corp | Ｉｉｉ族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法 |
| JP2004297010A (ja) * | 2003-03-28 | 2004-10-21 | Toyoda Gosei Co Ltd | 半導体結晶の製造方法及び半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006315895A (ja) | 2006-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4486506B2 (ja) | ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長 | |
| JP3721674B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法 | |
| JP5276852B2 (ja) | Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法 | |
| JP2006316307A (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JP4932121B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法 | |
| KR100523032B1 (ko) | 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조 | |
| US8008170B2 (en) | Method for manufacturing semiconductor device | |
| JP4734022B2 (ja) | Ｉｉｉ族窒化物半導体層の形成方法、およびｉｉｉ族窒化物半導体基板の製造方法 | |
| JP2003178984A (ja) | Ｉｉｉ族窒化物半導体基板およびその製造方法 | |
| WO2022145454A1 (ja) | 半導体基板、半導体デバイス、電子機器 | |
| JP2011084469A (ja) | ＧａＮ単結晶基板の製造方法及びインゴット | |
| US8299502B2 (en) | Semiconductor heterostructures and manufacturing therof | |
| JP2007266472A (ja) | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 | |
| JP2006273716A (ja) | ＧａＮ単結晶基板の製造方法 | |
| JP4424497B2 (ja) | 窒化物半導体結晶の製造方法 | |
| JP4885507B2 (ja) | Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法 | |
| JP2019029568A (ja) | 半導体積層物の製造方法および窒化物結晶基板の製造方法 | |
| JP2007246289A (ja) | 窒化ガリウム系半導体基板の作製方法 | |
| JP6346457B2 (ja) | 窒化ガリウム結晶自立基板の製造方法 | |
| JP5014217B2 (ja) | Ｉｉｉ族窒化物半導体およびその製造方法 | |
| JP2012131705A (ja) | Ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体成長用基板 | |
| JP2006316308A (ja) | Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板 | |
| JP7221302B2 (ja) | 半導体素子の製造方法、半導体素子および半導体デバイス | |
| WO2013141099A1 (ja) | 窒化ガリウム結晶自立基板及びその製造方法 | |
| JP2007266157A (ja) | 半導体単結晶基板の製造方法及び半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |