KR100523032B1 - 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조 - Google Patents

에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조 Download PDF

Info

Publication number
KR100523032B1
KR100523032B1 KR10-2002-0028263A KR20020028263A KR100523032B1 KR 100523032 B1 KR100523032 B1 KR 100523032B1 KR 20020028263 A KR20020028263 A KR 20020028263A KR 100523032 B1 KR100523032 B1 KR 100523032B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
nitride
based compound
layer
epitaxially grown
Prior art date
Application number
KR10-2002-0028263A
Other languages
English (en)
Other versions
KR20020089194A (ko
Inventor
유스이아키라
시바타마사토모
오시마유이치
Original Assignee
히다치 덴센 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 덴센 가부시끼가이샤 filed Critical 히다치 덴센 가부시끼가이샤
Publication of KR20020089194A publication Critical patent/KR20020089194A/ko
Application granted granted Critical
Publication of KR100523032B1 publication Critical patent/KR100523032B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B67/00—Sporting games or accessories therefor, not provided for in groups A63B1/00 - A63B65/00
    • A63B67/18—Badminton or similar games with feathered missiles
    • A63B67/183—Feathered missiles
    • A63B67/187—Shuttlecocks
    • A63B67/193—Shuttlecocks with all feathers made in one piece
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B67/00—Sporting games or accessories therefor, not provided for in groups A63B1/00 - A63B65/00
    • A63B67/18—Badminton or similar games with feathered missiles
    • A63B67/183—Feathered missiles
    • A63B67/197—Feathered missiles with special functions, e.g. light emission or sound generation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B2225/00—Miscellaneous features of sport apparatus, devices or equipment
    • A63B2225/74—Miscellaneous features of sport apparatus, devices or equipment with powered illuminating means, e.g. lights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Abstract

금속층이 기판몸체 위의 질화물계 화합물반도체기초층 위에 직접 형성된다. 이 금속층은, 열처리의 도움으로, 기초층으로부터 구성 원자들의 제거를 촉진하는 원자적 상호작용을 나타내는 적어도 하나의 금속을 구비하여, 금속층을 관통하는 세공들이 형성되게 하고 많은 보이드들이 질화물계 화합물반도체기초층에 형성되게 한다. 질화물계 화합물반도체결정의 에피택셜성장은 보이드들을 채우는 다공성 금속층 위에서의 초기의 과도적인 에피택셜성장과 후속하는 주된 에피택셜성장으로 이루어진다.

Description

에피택셜성장 질화물계 화합물반도체 결정기판구조 형성방법 및 그 기판구조{Method of forming an epitaxially grown nitride-based compound semiconductor crystal substrate structure and the same substrate structure}
본 발명은 어긋나기(dislocation)밀도가 감소되게 에피택셜성장 질화계화합물반도체 결정기판구조를 형성하는 방법과, 어긋나기밀도가 감소된 에피택셜성장 질화계화합물반도체 결정기판구조에 관한 것이다.
질화갈륨계 화합물반도체는 여러 반도체장치들의 넓고 다양한 응용들, 예를 들면, 청색발광다이오드 및 레이저다이오드와 같은 발광다이오드들에 관한 기술분야의 숙련자들에게 선호되고 있다. 질화갈륨계 화합물반도체는 갈륨과 질소를 포함한, 예를 들면, 질화갈륨(GaN), 질화인듐갈륨(InGaN) 및 질화갈륨알루미늄(GaAlN) 등의 여러 화합물반도체들을 구비한다. 질화갈륨계 화합물반도체들은 내열성 및 환경친화성이 비교적 우수하다. 이런 이유로, 질화갈륨계 화합물반도체들의 응용들을 여러 전자기기들로 개발하기 위한 요구들이 현재 증가되고 있다.
이 기술분야의 숙련자들에게는, 온전한 기판이 질화물계 화합물반도체결정으로 된 단일 층을 포함하는 그러한 단층의 질화물계 화합물반도체결정기판이 소망되고 있지만, 소망의 결정성장을 벌크형상 또는 단층형상의 질화물계 화합물반도체결정으로 실현하는 것이 쉽지 않다는 것이 알려져 있다.
그러나, 현재의 실용화에 따라, 질화물계 화합물반도체결정층을 사파이어기판 상에 금속유기기상 에피택시와 같은 임의의 이용가능한 에피택셜성장으로 형성하기 위해 단결정 사파이어기판을 기부구조로서 사용하여, 기판이 단결정 사파이어 기부구조와 이 기부구조상에 에피택셜성장된 질화물계 화합물반도체결정층을 포함하도록 하는 것이 대체로 흔한 일이 되었다.
사파이어단결정은 질화물계 화합물반도체결정과는 격자상수가 다르다. 사파이어와 질화계 화합물반도체간의 이 격자부정합은 너무 커서 질화물계 화합물반도체결정의 소망의 에피택셜성장을 사파이어단결정의 표면에 직접 실현하는 것을 어렵게 한다. 위에서 제기된 문제를 해결하기 위해, 사파이어 및 질화물계 화합물반도체간의 격자부정합에 기인한 에피택셜성장된 질화물계 화합물반도체결정의 격자변형(lattice-strain)을 완화시키는데 기여하는 완충층(buffer layer)으로서 소용되는 질화알루미늄 또는 질화갈륨과 같은 질화물계 화합물반도체 완충층이, 비교적 낮은 온도에서 사파이어 단결정 위에 성장되며 이어서 질화물계 화합물반도체결정의 소망의 에피택셜성장이 완충층의 표면에 이루어지는 것이 제안되었다. 이 기존의 기법은 여기에 참조로써 통합된 일본공개특허공보 소63-188983호에 개시되어 있다.
완충층에 의한 이러한 완화는 질화물계 화합물반도체결정의 에피택셜성장을 가능하게 하지만, 여전히 에피택셜성장된 질화물계 화합물반도체결정으로부터 어긋나기들을 제거할 수는 없어, 그러한 어긋나기들의 밀도는, 예를 들면, 약 109 내지 1010 ㎝-2 정도이다. 이러한 어긋나기밀도범위는, 레이저다이오드와 발광다이오드들과 같은 다양한 질화갈륨계 화합물반도체기기들에 대한 실제 응용들을 위한 소망의 낮은 어긋나기밀도범위보다 여전히 높다.
근년에, 사파이어 단결정에서의 에피택셜성장된 질화갈륨결정의 어긋나기들 및 결정결함들의 밀도를 줄이기 위한 일부 기법들이, 예를 들면, "Applied Physics Letter 71, (18) 2638 (1997)"에 개시된 에피택셜측방과잉성장, "일본응용물리학회지 38, L184 (1999)"에 개시된 에피택셜측방과잉성장, 뿐 아니라 "MRS Internet Journal Nitride Semiconductor Res. 4S1, G3, 38 (1999)"에 개시된 펜디오에피택시(pendio-epitaxy)에서 보고되었고, 이것들은 여기어 참조로써 통합되었다.
그러한 성장기법들에 따르면, 패터닝된 SiO2마스크가 사파이어기판 위의 에피택셜성장된 질화갈륨계 층의 표면에 배치되고, 이어서 질화갈륨계 층의 노출된 표면영역들로부터 패터닝된 SiO2마스크의 개공들을 통해 질화갈륨층이 선택적으로 에피택셜성장되며, 질화갈륨결정의 에피택셜성장방향을 바꿈으로써 질화갈륨결정의 측방향 성장이 패터닝된 SiO2마스크 위에서 일어나고, 그래서 이러한 에피택셜성장방향의 변경은 질화갈륨계 층의 노출된 표면영역들로부터 패터닝된 SiO2마스크의 개공들을 통한 어긋나기들의 전파를 중단시키는데 기여한다. 이러한 성장기법들에 행해진 추가 개발은 어긋나기밀도를 거의 107㎝-2 정도로 어느 정도 효과적으로 낮추는 결과를 가져왔다. 그러한 성장기법들 중의 일 예는 또한 일본공개특허공보 평10-312971호에 개시되어 있으며, 이 공보도 여기에 참조로써 통합된다.
패터닝된 SiO2마스크를 이용하는 전술한 성장기법들은, 물론, 사파이어기판 위에 에피택셜성장된 질화갈륨계 층의 표면에 패터닝된 SiO2마스크를 형성하는 추가 공정들을 필요로 한다. 그러한 추가 공정들은, 예를 들면, 다음과 같을 수 있다. SiO2막이 화학기상증착법과 같은 임의의 이용가능한 증착법을 사용하여 질화갈륨계 층의 표면에 증착된다. 레지스트재료가 SiO2막의 표면에 도포된다. 그 후 이 레지스트막은 포토리소그래피공정들로 노광되고 현상되어 SiO2막 위에 레지스트패턴이 얻어진다. SiO2막은 레지스트패턴에 의해 선택적으로 식각되고, 뒤이어 레지스트패턴이 제거되고 세정공정이 행해져, 패터닝된 SiO2마스크가 얻어진다. 패터닝된 SiO2마스크를 형성하기 위한 이러한 순차 공정들은 복잡하고 시간 낭비적인 공정들이고, 높은 정밀도 선진 마이크로-리소그래피 법들도 필요로 한다. 이는 소망의 수율 향상과 패터닝된 SiO2마스크의 재현성(reproductivity)을 제한한다.
패터닝된 SiO2마스크를 이용하는 전술한 성장기법들은, 다수의 열처리공정들과 세정공정들도 구비해야 하며, 취급 때문인 기판의 오염 또는 손상을 야기한다. 그럼에도 불구하고, 패터닝된 SiO2마스크를 이용하는 전술한 성장기법들은, 레이저다이오드 및/또는 발광다이오드 개발에 관한 실제 응용들을 위한 소망의 낮은 레벨보다 어긋나기밀도가 여전히 높게 한다. 즉, 전술한 성장기법들은 실제 응용을 위한 실제 요건들을 만족시키지 못한다. 이는 패터닝된 SiO2마스크 위에 에피택셜성장된 질화갈륨결정이 패터닝된 SiO2마스크로써 덮인 영역과 그것에 의해 덮이지 않은 다른 영역간에 성장메커니즘 또는 방향에서의 차이로 인해 결정변형이 발생하게 하기 때문이다. 이 결정변형발생은 질화갈륨결정의 결정축이 기울어지게 한다. 이는 여기에 참조로서 통합된 "Journal of Crystal Growth 208 (2000) pp.804∼808"에 개시되어 있다.
전술한 상황 하에, 전술한 문제들이 없는 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하기 위한 신규한 방법과 그러한 기판의 개발이 요망되었다.
따라서, 본 발명의 목적은 전술한 문제들 없이 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하기 위한 신규한 방법을 제공함에 있다.
본 발명의 다른 목적은, 기판구조의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 단층기판의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 단층 질화물계 화합물반도체 결정기판을 형성하는 신규한 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 단층기판의 전부가 일반적으로 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 단층 질화물계 화합물반도체 결정기판을 형성하는 신규한 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 임의의 패터닝된 절연마스크를 사용하지 않고서도 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공함에 있다.
본 발명의 추가적인 목적은, 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 임의의 마이크로-리소그래피공정을 사용하지 않고서도 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공함에 있다.
본 발명의 추가적인 목적은, 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을, 임의 부가되며 복잡하고 및/또는 시간낭비적인 공정들을 사용하지 않고서도 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공함에 있다.
본 발명의 다른 추가적인 목적은, 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을, 비교적 높은 수율, 비교적 낮은 비용, 및/또는 비교적 높은 재현성으로 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공함에 있다.
본 발명의 또 다른 추가적인 목적은, 환경적으로 바람직하지 못한 공정들, 예를 들면, 세정공정에서의 불소산용액과 유기용매와 같이 어느 정도 위험한 화학약품들을 사용하지 않고서도, 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공함에 있다.
본 발명의 그 밖의 목적은, 전술한 문제들이 없는 신규한 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 제공함에 있다.
본 발명의 다른 목적은, 기판구조의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 신규한 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 제공함에 있다.
본 발명의 또 다른 목적은, 단층기판의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 신규한 에피택셜성장 단층 질화물계 화합물반도체 결정기판을 제공함에 있다.
본 발명의 또 다른 목적은, 단층기판의 전부가 일반적으로 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 신규한 에피택셜성장 단층 질화물계 화합물반도체 결정기판을 제공함에 있다.
본 발명의 또 다른 목적은, 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 임의의 패터닝된 절연마스크를 사용하지 않고서도 가지는, 신규한 에피택셜성장 질화물계 화합물반도체 결정기판구조를 제공함에 있다.
본 발명의 추가적인 목적은, 전술한 문제들이 없는 에피택셜성장 질화물계 화합물반도체 결정기판구조 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공함에 있다.
본 발명의 다른 추가적인 목적은, 기판구조의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장 질화물계 화합물반도체 결정기판구조 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공함에 있다.
본 발명의 또 다른 추가적인 목적은, 단층 기판의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장 단층 질화물계 화합물반도체 결정기판 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공함에 있다.
본 발명의 또 다른 추가적인 목적은, 단층 기판의 전부가 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장 단층 질화물계 화합물반도체 결정기판 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공함에 있다.
본 발명의 또 다른 추가적인 목적은, 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 임의의 패터닝된 절연마스크 없이도 가지는, 에피택셜성장 질화물계 화합물반도체 결정기판 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공함에 있다.
본 발명의 주요 양태에 따라, 금속층이 기판 몸체 위의 질화물계 화합물반도체 기초층에 직접 형성되며, 이 금속층은, 열처리의 도움 없이, 질화물계 화합물반도체 기초층을 구성하는 원자들과의 원자적 상호작용을 나타내어 질화물계 화합물반도체 기초층으로부터의 구성 원자들의 제거를 촉진하는 금속들로 구성된 군으로부터 선택된 적어도 하나를 구비하여, 금속층을 관통하는 많은 세공들(pores)이 대체로 균일한 분포로 형성되나, 많은 보이드들이 질화물계 화합물반도체 기초층에 다른 대체로 균일한 분포로 형성되게 한다. 그 후, 질화물계 화합물반도체결정의 에피택셜성장은 초기의 과도적인 에피택셜성장으로 일어나 보이드들을 채우고, 후속하는 주된 에피택셜성장은 다공성 금속층에 대해 행해진다.
본 발명의 전술한 및 다른 목적들, 특징들 및 이점들은 다음의 설명으로부터 명확하게될 것이다.
본 발명의 주요 양태에 따라, 금속층이 기판몸체 위의 질화물계 화합물반도체 기초층상에 직접 형성되며, 이 금속층은 열에너지의 도움으로 질화물계 화합물반도체기초층을 구성하는 원자들과의 원자적 상호작용을 나타내어 질화물계 화합물반도체기초층의 구성 원자들의 제거를 촉진하는 금속들로 구성된 군으로부터 선택된 적어도 하나를 구비하고, 그 때문에 금속층을 관통하는 많은 세공들(pores)이 형성되지만, 많은 보이드들(voids)이 질화물계 화합물반도체기초층에 형성된다. 그 후, 보이드들을 채우는 초기의 과도적인 에피택셜성장과 다공성 금속층 위의 후속하는 주된 에피택셜성장을 포함한, 질화물계 화합물반도체결정의 에피택셜성장이 이루어진다. 결과적으로 다공성 금속층 위에는 에피택셜성장된 질화물계 화합물반도체결정층이 있게 되고, 에피택셜성장 질화물계 화합물반도체결정층의 적어도 상부영역 또는 전체는, 레이저다이오드와 발광다이오드들과 같은 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가진다.
금속층의 경우, 하나 이상의 금속들이 질화물계 화합물반도체기초층의 구성 원자들의 다음의 제거메커니즘을 고려하여 선택될 수 있다. 질화물계 화합물반도체기초층의 구성 원자들을 제거하기 위해서는, 금속이 공급된 열에너지의 도움으로 질화물계 화합물반도체기초층으로부터 질소원자들을 포획할 수 있는 보이드들을 질화물계 화합물반도체기초층에 형성하여, 금속층에 금속질화물을 형성하는 것이 중요하다.
금속층의 금속질화물이 질화물계 화합물반도체기초층의 자유에너지보다 낮은 자유에너지를 가진다면, 금속층의 금속이 일반적으로 공급된 열에너지의 도움으로 질화물계 화합물반도체기초층으로부터 질소원자들을 포획하는 경향이 있어, 질화물계 화합물반도체기초층의 남아있는 하나 이상의 원소들은 불안정하게 되어 질화물계 화합물반도체기초층의 표면으로부터 일반적으로 쉽사리 제거된다. 이는 보이드들이 형성되게 한다.
그러나, 본 발명과는 대조적으로, 만약 금속층의 금속질화물이 질화물계 화합물반도체기초층의 자유에너지보다 높은 자유에너지를 가진다면, 금속층의 금속은 일반적으로 공급된 열에너지의 도움으로 질화물계 화합물반도체기초층으로부터 질소원자들을 포획할 수 없게 한다.
따라서, 본 발명에 따라, 금속층을 위한 금속은 기초층의 질화물계 화합물반도체에 관련하여 선택되어야 하고, 그래서 선택된 금속의 질화물은 질화물계 화합물반도체기초층의 자유에너지보다 낮은 자유에너지를 가진다. 이는, 그렇게 선택된 적어도 하나의 금속이 열에너지의 도움으로 질화물계 화합물반도체기초층을 구성하는 원자들과의 원자적 상호작용을 나타내고, 선택된 적어도 하나의 금속이 질화물계 화합물반도체기초층으로부터 질소원자들을 쉽사리 포획하고 질화물계 화합물반도체기초층의 구성 원자들의 제거를 촉진하게 하여, 금속층을 관통하는 많은 세공들이 형성되며 많은 보이드들이 질화물계 화합물반도체기초층에 형성된다.
본 발명에 따라, 금속층을 관통하는 세공들과 질화물계 화합물반도체기초층 내에 보이드들을 형성하기 위해 전술한 공정들과 조합하는 질화물계 화합물반도체결정의 에피택셜성장 또한 중요하다. 질화물계 화합물반도체결정의 에피택셜성장은, 질화물계 화합물반도체결정으로써 보이드들을 채우기 위한 초기의 과도적인 에피택셜성장공정과, 금속층 위에 질화물계 화합물반도체결정을 성장시키기 위한 후속하는 주된 에피택셜성장공정을 구비한다.
초기의 과도(transient)에피택셜성장공정에서는, 질화물계 화합물반도체결정의 원료들이 금속질화물층을 관통하는 세공들을 통하여 보이드들 속에 공급되고, 그래서 에피택셜성장은 보이드들의 표면들로부터 일어나거나 시작되어, 보이드들은, 어긋나기의 전파방향의 변경으로 인해, 질화물계 화합물반도체기초층의 어긋나기밀도보다 낮은 어긋나기밀도를 갖는 질화물계 화합물반도체결정에 의해 완전히 채워진다. 게다가, 다공성 금속질화물층은 질화물계 화합물반도체기초층으로부터의 어긋나기들의 윗쪽(upward)방향으로의 추가적인 전파를 차단 또는 중지시키는데 기여한다.
보이드들이 초기의 과도에피택셜성장공정에 의해 질화물계 화합물반도체결정으로 채워진 후, 초기의 과도에피택셜성장공정은 후속하는 주된 에피택셜성장공정으로 이어지고, 이 주된 공정에서는, 다공성 금속질화물층의 세공들이 질화물계 화합물반도체결정으로써 완전히 채워지고, 다공성 금속질화물층의 세공들로부터의 추가적인 마이크로돌기들(micro-projections)이 형성된다.
그러한 마이크로돌기들은 일반적으로, 어긋나기의 전파방향의 변경으로 인해 질화물계 화합물반도체기초층보다 어긋나기밀도가 낮은 질화물계 화합물반도체결정의 일반적인 2등변삼각형단면형상과 같은 삼각형단면형상을 가질 뿐 아니라, 질화물계 화합물반도체결정의 마이크로돌기들의 속 또는 그것들을 통한 어긋나기들의 윗쪽방향으로의 추가적인 전파를 금속질화물층에 의해 차단 또는 중지시킨다.
주된 에피택셜성장공정은 추가로 질화물계 화합물반도체결정의 마이크로돌기들을 계속 성장시키고, 그래서 인접한 마이크로돌기들은 계속되는 에피택셜성장 중에 서로 일체화되어, 어긋나기들의 전파방향들은 변경되고, 대체로 윗쪽방향으로 전파된 어긋나기들은 보이드들을 채우는 질화물계 화합물반도체결정보다 더욱 낮은 어긋나기밀도를 가진다.
주된 에피택셜성장공정은, 다공성 금속질화물층 위에, 마이크로돌기들의 어긋나기밀도보다 낮은 어긋나기밀도를 갖는 상부영역 또는 표면영역을 갖는 에피택셜성장 질화물계 화합물반도체결정층이 형성되게 한다. 이것은, 보이드들을 채우는 질화물계 화합물반도체결정보다 더욱 평균이 낮은 어긋나기밀도로 대체로 윗쪽방향으로 전파되는 어긋나기들이 상부영역 또는 표면영역에 도달할 것이기 때문이다. 전술한 바와 같이, 마이크로돌기들은 보이드들을 채우는 질화물계 화합물반도체결정보다 어긋나기밀도의 평균이 더욱 낮아, 질화물계 화합물반도체기초층보다 더욱 평균이 낮다.
따라서, 다공성 금속질화물층 위의 에피택셜성장 질화물계 화합물반도체의 상부영역 또는 표면영역은 질화물계 화합물반도체기초층보다 평균이 낮은 어긋나기밀도를 가진다. 레이저다이오드 또는 발광다이오드와 같은 반도체소자는 에피택셜성장된 질화물계 화합물반도체결정층의 상부영역 또는 표면영역 위에 형성된다. 에피택셜성장된 질화물계 화합물반도체결정층의 상부영역 또는 표면영역의 훨씬 낮은 어긋나기밀도는, 상부영역 또는 표면영역의 최신 반도체소자가 높은 신뢰도로 향상된 고성능을 나타내게 한다.
금속층 위의 에피택셜성장된 질화물계 화합물반도체결정층의 상부영역 또는 표면영역의 충분히 낮은 어긋나기밀도가 그 위에 형성된 반도체소자에게는 중요하므로, 선택적으로는, 질화물계 화합물반도체기초층이 그 위에 형성된 밑에 있는 기판몸체로써 금속층 및 질화물계 화합물반도체기초층을 제거하여, 단순히 전술한 에피택셜성장 질화물계 화합물반도체결정층을 포함하는 단층 에피택셜성장 질화물계 화합물반도체결정기판을 얻는 것이 가능하다.
이 기술분야의 숙련된 사람들에게는 질화물계 화합물반도체기초층이 질화물계 화합물반도체기초층을 지지하는 임의의 이용가능한 결정기판몸체 위에 형성될 수 있다는 것이 명백할 것이다. 기판몸체는, 예를 들면, 질화물계 화합물반도체기초층 및 결정기판몸체 사이에 개재된 완충층이 있거나 없는 사파이어기판 또는 임의의 유리기판일 수 있다. 개재하는 완충층은 질화물계 화합물반도체기초층 및 결정기판몸체간의 격자상수의 차이로 인한 질화물계 화합물반도체기초층의 스트레스를 완화시키기 위한 것이다.
이 기술분야의 숙련된 사람들에게는 전술한 에피택셜성장이 금속유기화학기상증착, 분자빔에피택시 및 수산화물기상에피택시와 같은 임의의 이용가능한 성장방법들 중 바람직한 하나를 사용하여 행해질 수 있다는 것이 명백할 것이다.
바람직한 실시예들에서, 본 발명자들에 의해, 금속막을 관통하는 세공들을 형성하기 위한 또 질화물계 화합물반도체기초층에 보이드들을 형성하기 위한 열처리는, 일반적으로 질화물계 화합물반도체기초층에서의 보이드들의 형성을 수소가 촉진하는 수소함유분위기의 존재 하에 행해지는 것이 이롭다는 사실이 밝혀졌다. 전형적인 질화물계 화합물반도체들 중의 하나는 질화갈륨이다. 이 경우, 분위기에 포함된 수소는 또한 질화물계 화합물반도체기초층에 보이드들의 형성을 촉진한다.
다른 바람직한 실시예들에서, 본 발명자들에 의해, 금속층의 질화(nitration)가 금속질화물층 위의 질화물계 화합물반도체결정의 에피택셜성장을 조력하거나 도움을 준다는 사실도 밝혀졌다. 전형적인 질화물계 화합물반도체들 중의 하나는 질화갈륨이고, 하나의 전형적인 금속층은 티탄함유층이다. 이 경우, 티탄함유층의 질화는 질화티탄계 금속층 위에 질화갈륨결정을 에피택셜성장하는데 바람직하다. 금속층의 질화는, 예를 들면, 열처리 동안, 열에너지의 공급으로 금속질화물층 위에 질화물계 화합물반도체결정을 에피택셜성장하기 위한 질소함유분위기에 금속층을 노출시켜 자동으로 행해질 수 있다. 금속질화물층 위의 질화물계 화합물반도체결정의 소망의 에피택셜성장의 재현성을 향상시키기 위해서는, 분위기 내의 질소함유레벨이 조절되는 분위기에 질소기체를 첨가하여, 예를 들면, 열처리 동안, 열에너지의 공급으로 금속층의 질화를 더욱 촉진하는 것이 바람직하다. 전술한 바와 같이, 적어도 하나의 금속은, 이 적어도 하나의 금속이, 질화물계 화합물반도체기초층에 보이드들을 형성하기 위하여, 예를 들면, 열처리로써 공급되는 열에너지의 도움으로 질화물계 화합물반도체기초층으로부터 질소원자들을 포획할 수 있다는 점을 고려하여 선택된다. 이는 또한 금속층의 질화를 더욱 촉진하게 한다. 그러므로, 금속층의 질화에 대한 촉진과 조합하는 보이드들의 촉진을 고려하여, 보이드들의 형성을 촉진하는 수소기체 또는 수소원자들 뿐만 아니라 질소기체 또는 질소원자들을 갖는 분위기를 추가하는 것이 더욱 바람직하다.
세공들은 세공들을 관통하는 에피택셜성장원료기체를 보이드들 속에 공급할 수 있게 금속층을 관통하는 것이라야 한다. 금속층의 두께는 금속층을 관통하는 세공들을 형성하는 가능성을 고려하여 결정되는 것이 바람직하다. 금속층의 두께가 지나치게 두껍다면, 금속층을 관통하는 세공들을 형성하는 것은 곤란하다. 전술한 바와 같이, 선택된 적어도 하나의 금속은, 열처리에 의해 공급된 열에너지의 도움으로 질화물계 화합물반도체기초층으로부터 질소원자들을 포획할 수 있다. 이 종류의 선택가능한 금속들은 제한된다. 금속층을 위한 바람직한 두께범위의 전형적인 상한은, 대략 마이크로크기 미만이다. 금속층이 티탄함유금속층이라면, 임계두께는 금속층 위에 일반적으로 균일한 분포를 갖는 세공들을 형성할 수 있게 하는 대략 500㎛이다. 즉, 티탄함유금속층의 두께는 바람직하게는 대략 500㎛ 이하이다. 전술한 바와 같이, 이 금속층은, 열에너지의 공급과, 그 금속층을 질소함유분위기에의 노출, 및 선택된 금속이 질화물계 화합물반도체기초층으로부터 질소원자들을 포획하는 전술한 현상에 의해 질화된다. 위의 전형적인 임계두께값은 질화반응 전의 질화되지 않은 금속층의 두께에 관한 것이나, 금속질화물층의 두께는 종종 질화되지 않은 금속층의 두께보다 더 두꺼울 수 있다.
금속층의 두께가 허용두께범위의 임계상한보다 크다면, 이는 금속층을 관통하는 작거나 미세한 세공들의 형성을 어렵게 하여, 결과적으로 질화물계 화합물반도체결정으로써 보이드들을 채우는 초기의 과도적인 에피택셜성장을 어렵게 한다. 게다가, 임계상한보다 큰 두께는 일반적으로 금속층표면의 평탄도를 열화시켜, 결과적으로 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정에 결함이나 어긋나기가 발생되게 하거나, 심한 경우, 금속 위에서의 에피택셜성장을 방해한다.
금속층에서의 미세 세공들이 대체로 균일한 분포인 것이 바람직하며,이상적으로는, 세공들의 평균직경 및 인접한 두 세공들간의 평균거리가 0.1미크론 정도인 것이 더욱 바람직하나, 이는, 이러한 바람직한 평균직경 및 세공들간의 거리가 일반적으로 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도의 감소의 영향으로 경계조건들에 의존하게 되고, 이 경계조건들은 또한 질화물계 화합물반도체기초층의 두께, 금속층의 두께, 금속층의 금속재료, 열처리조건들, 금속층 위에 질화물계 화합물반도체결정을 에피택셜성장하기 위한 에피택셜성장조건들의 조합들에 의존한다는 것을 전제로 한다.
금속층에서의 보이드들의 대체로 균일한 분포는, 에피택셜성장된 질화물계 화합물반도체에서 대체로 균일한 어긋나기밀도를 얻기 위해 바람직하다. 이는 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도의 감소메커니즘에 관한 전술한 설명으로부터 이 기술의 당업자에게 명백할 것이다. 보이드들 각각의 형상은 결정구조에 의존할 것 같이지만, 보이드들의 크기는 다양한 공정조건들에 의존한다. 보이드들의 크기 제어는 또한 보이드들을 채우는 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도의 효과적인 감소를 고려해 볼 때 바람직하다. 보이드들의 평균깊이는 일반적으로 대략 10㎚ 이상인 것이 바람직하다. 보이드들의 평균깊이가 대략 10㎚보다 훨씬 얕다면, 보이드들 내의 보이드를 채우는 질화물계 화합물반도체결정에서는, 일반적으로 어긋나기들이 나타나고, 결과적으로 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도의 감소가 효율적이지 못하거나 효과적이지 못하게 한다.
금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도의 감소의 효율 또는 효과는, 전술한 요인들에 더하여 질화물계 화합물반도체기초층의 보이드형성된 표면의 다공성비율에 의존하기가 더 쉽다. 다공성비율을 증가시키면 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도에서의 감소효율을 증가시키기 쉬울 것이다. 지나치게 낮은 다공성비율은 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도가 비효율적으로 감소되게 한다. 지나치게 낮은 다공성비율은 질화물계 화합물반도체기초층의 보이드형성된 표면으로부터 금속층이 벗겨질 수 있게 한다. 다공성비율의 전형적이고 바람직한 범위는 10% 내지 90%의 범위이면 좋다.
전술한 바와 같이, 보이드들을 질화물계 화합물반도체기초층에 형성하기 위한 메커니즘은, 선택된 적어도 하나의 금속의 금속층의 질화물의 자유에너지가 질화물계 화합물반도체기초층의 자유에너지보다 낮다는 이유로, 선택된 적어도 하나의 금속의 금속층이, 열처리에 의해 공급되는 열에너지의 도움으로, 질화물계 화합물반도체기초층으로부터 질소원자들을 포획하기 쉽다는 것이다. 선택된 적어도 하나의 금속의 금속층이 질화물계 화합물반도체기초층으로부터 질소원자들을 포획할 수 있게 하는데 필요한 최소열에너지레벨은, 금속층을 위한 하나 이상의 구성 원소들과 질화물계 화합물반도체기초층을 위한 구성 원소들의 조합들에 의존할 것이다. 일반적으로, 큰 열에너지 또는 고온의 열처리가 바람직할 것 같다. 열처리의 전형적이고 바람직한 온도는 적어도 대략 700℃이다. 700℃로부터 온도를 감소시키면, 질화물계 화합물반도체의 원자분해 효율이 감소되거나, 또는 선택된 적어도 하나의 금속의 금속층이 질화물계 화합물반도체기초층으로부터 질소원자들을 포획하는 효율이 감소된다. 이는 보이드들이 비효율적으로 형성되게 한다.
금속층에 세공들을 형성하고 질화물계 화합물반도체기초층에 보이드들을 형성하기 위한 열처리가 전술한 분위기 및 온도의 바람직한 조건들 하에서 행해진 후, 보이드들을 채우며 금속층 위에 질화물계 화합물반도체를 성장시키기 위한 에피택셜성장이 행해진다. 기판의 표면을 깨끗이 유지하고 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정에 결정결함들 또는 어긋나기들이 적게 형성되는 고순도의 소망의 에피택셜성장을 이루기 위해서는, 열처리 및 후속하는 에피택셜성장이, 동일 반응챔버 내에서 개방분위기(open atmosphere)에 노출시키지 않고 순차적으로 행해지는 것이 바람직하다.
에피택셜성장된 질화물계 화합물반도체결정층의 어긋나기밀도를 줄이기 위한 메커니즘은, 위에서 상세히 설명된 바와 같다. 물론, 전술한 메커니즘은, 질화갈륨과 같은 질화갈륨계 화합물반도체들이 전형적인 것인, 다양한 질화물계 화합물반도체들에 적용될 수 있다. 전술한 어긋나기밀도감소메커니즘에 따라, 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정층의 상부영역 또는 상부표면의 어긋나기밀도는, 일반적으로, 평균하여, 많아야 대략 108㎝-2 정도로 감소될 수 있다. 전형적으로는, 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정층의 상부영역 또는 상부표면의 어긋나기밀도는, 기껏해야 대략 108㎝-2 정도로 감소될 수 있다.
에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도의 감소를 고려하면, 금속층이 질화물계 화합물반도체기초층으로부터의 어긋나기들의 대체로 윗쪽방향으로의 대다수의 전파들을 차단하기 때문에, 질화물계 화합물반도체기초층의 보이드형성된 표면으로부터의 에피택셜성장은 금속층의 존재 하에 이루어지는 것이 바람직하다. 그럼에도 불구하고, 금속층을 관통하는 세공들은 소수(minority)의 어긋나기들이 금속층 위의 세공들로부터 마이크로돌기들로 더욱 전파되게 한다. 그러나, 어긋나기밀도의 감소에 관련한 전술한 메커니즘은 대체로 윗쪽방향으로의 어긋나기들의 추가적인 전파들을 방지하거나 제어하여, 결과적으로 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도가 소망한대로 낮아지게 한다.
본 발명에 반하여, 만약 질화물계 화합물반도체기초층의 보이드형성된 표면으로부터의 에피택셜성장이 금속층 없이 이루어진다면, 이는, 소수의 어긋나기들이 에피택셜성장된 질화물계 화합물반도체결정으로 추가로 전파될 수 있게 하여, 결과적으로 어긋나기밀도의 감소가 비효율적이 되게 한다.
또한 본 발명에 반하여, 만약 보이드들이 형성되지 않고 질화물계 화합물반도체기초층의 보이드 없는 표면으로부터의 에피택셜성장이 금속층의 존재 하에 이루어진다면, 이는, 보이드들에서의 초기 과도적인 에피택셜성장에 의해 어긋나기밀도의 감소를 위한 전술한 메커니즘을 사용하지 못하게 하고, 결과적으로 어긋나기밀도의 감소가 비효율적이게도 한다. 보이드없는 표면 위에 있는 질화티탄막의 존재 하에 질화갈륨기초층의 보이드없는 표면으로부터 질화갈륨층을 에피택셜성장시키면, 어긋나기밀도가 비효율적으로 감소된다. 이 에피택셜성장은 이것이 어긋나기밀도를 감소시키기 위해 의도된 것이 아니기 때문에 어긋나기밀도의 감소를 고려하면 바람직하지 못하다. 보이드없는 표면 위에 있는 질화티탄막의 존재 하에 질화갈륨기초층의 보이드없는 표면으로부터의 질화갈륨층의 바람직하지 못한 에피택셜성장은, 일본공개특허공보 평10-321954호 및 평11-260835호에 개시되어 있고 이것들은 참조로써 여기에 통합되었다.
따라서, 전술한 바와 같이 본 발명에 따른 에피택셜성장 시에 보이드들 및 금속층 둘 다를 조합하여 두는 것은, 에피택셜성장된 질화물계 화합물반도체결정의 소망의 낮은 어긋나기밀도를 얻기 위해 중요하다.
금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 상부영역 또는 상부표면의 경우, (0002)-회절로킹(rocking)곡선의 절반최대에서의 전체 폭과 (10-10)-회절로킹곡선의 절반최대에서의 다른 전체 폭은 둘 다 많아야 0.1도이다. 회절로킹곡선의 절반최대에서의 전체 폭에 대한 측정은, 선택적으로는 임의의 이용가능한 X선, 예를 들면, 사각(quad)결정단색화를 갖는 Cuk α1 단색(single-color) X선을 사용하여 이루어질 수 있다. (0002)-회절로킹곡선의 절반최대에서의 전체 폭과 (10-10)-회절로킹곡선의 절반최대에서의 다른 전체 폭은, 각각, 에피택셜성장된 질화물계 화합물반도체결정의 상부영역 또는 상부표면의 결정립들의 경사각(tilt angle) 또는 꼬임각(twisted angle)에 대응한다. 보이드들을 형성하지 않고 금속층도 없는 종래의 성장방법에 따른 사파이어기판 위에 에피택셜성장된 질화갈륨결정의 경우, 꼬임각은 통상 0.1도 이상이고, 에피택셜성장된 질화갈륨층의 어긋나기밀도는 108㎝-2 이상이다. (0002)-회절로킹곡선의 절반최대에서의 전체 폭과 (10-10)-회절로킹곡선의 절반최대에서의 다른 전체 폭 둘 다가 0.1도보다 크지 않다면, 이는 에피택셜성장된 질화갈륨결정의 어긋나기밀도는 108㎝-2 이하임을 의미한다.
다양한 반도체소자들을 위한 기판에 적용하는 경우, 본 발명에 따라 얻어진 에피택셜성장된 질화갈륨결정은 적용된 반도체소자의 소자길이보다 큰 긴 길이에서 또는 비교적 넓은 면적에 높은 표면평탄도를 가지는 것이 바람직하다. 이 표면평탄도는 레이저다이오드로부터 기판을 통과하는 방출된 광을 픽업하는 효율에 영향을 미친다. 질화갈륨 화합물반도체 레이저다이오드에 적용하는 경우, 비교적 높은 표면평탄도를 얻기 위해서는, 에피택셜성장된 질화갈륨결정의 표면평탄도가 대략 500㎛ 정도의 길이에서 기준면에 대해 ±0.2㎛ 내에 있는 것이 바람직하다.
바람직한 실시예에서, 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 표면영역은 C-면을 가진다. 그러한 C-면을 형성하기 위해서는, 질화물계 화합물반도체기초층은 대체로 [0001]로 배향된 표면을 가지고 금속층은 대체로 [0001]로 배향된 육방(hexagonal)결정구조를 가지는 것이나, 또는 질화물계 화합물반도체기초층은 대체로 [0001]로 배향된 표면을 가지고 금속층은 대체로 [111]로 배항된 입방(cubic)결정구조를 가지는 것이 바람직하다. 예를 들면, 질화물계 화합물반도체기초층이 결정지지기판 위에 형성된다면, 결정지지기판은 많아야 0.1도의 오프각(off-angle)으로 대체로 [0001]로 배향된 결정구조를 가지는 것이 바람직하고, 영의 오프각으로 [0001]로 배향되는 것이 더 바람직하다.
바람직한 실시예에서, 이 기술분야의 숙련된 사람들에게는, 전술한 기판구조가 사파이어기판과 같은 결정지지기판 위에 선택적으로 형성될 수 있다는 것이 명백하다. 즉, 질화물계 화합물반도체기초층은 사파이어기판과 같은 결정지지기판 위에 형성된다. 게다가, 하나 이상의 완충층들이 결정지지기판 및 전술한 기판구조 사이에 선택적으로 개재될 수 있다. 즉, 질화물계 화합물반도체기초층은 사파이어기판과 같은 결정지지기판 위에 있는 하나 이상의 완충층들 위에 형성된다.
본 발명에 따른 전술한 기판구조의 경우, 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정은 반도체디바이스의 형성을 위해 사용된다. 이는, 어긋나기밀도가 감소된 에피택셜성장 질화물계 화합물반도체결정을 얻은 후에, 금속층과 이 금속층 밑에 있는 다른 기판이 반도체디바이스를 형성하는데 반드시 필요하지 않다는 것을 의미한다. 그러므로, 에피택셜성장 질화물계 화합물반도체결정이 금속층 위에 형성된 후에, 결정지지기판, 질화물계 화합물반도체기초층 및 금속층이 에피택셜성장 질화물계 화합물반도체결정의 단층기판구조를 형성하기 위해 선택적으로 제거되는 것이 가능하다. 이 기술분야의 숙련된 사람들에게 공지된 식각과 같은 기법들이 그러한 층들을 제거하는 방법에 유익하게 사용될 수 있다.
바람직한 실시예에서, 에피택셜성장 질화물계 화합물반도체결정의 어긋나기밀도의 추가적인 감소를 고려하면, 에피택셜성장에 유전체마스크패턴을 사용하는 것이 효과적이다. 유전체마스크패턴의 바닥면은 어긋나기의 대체로 윗쪽방향으로의 추가 전파를 차단한다. 게다가, 유전체마스크패턴의 틈(gap)들은 그것들을 통해 에피택셜성장될 수 있게 하여, 에피택셜성장이 유전체마스크패턴 위에서 수직방향뿐만 아니라 측방항으로 추가로 계속되기 전에, 에피택셜성장된 질화물계 화합물반도체결정의 작은 투영들이 틈들 내에 형성된다. 그 후 에피택셜성장된 질화물계 화합물반도체결정의 투영들은 성장하고 그것들 중 인접한 것들은 서로 일체화되며, 뒤이어 대체로 윗쪽방향으로의 주된 에피택셜성장이 일어난다.
대다수의 어긋나기들의 전파는 유전체마스크패턴의 바닥면에 의해 차단되거나 중단되나, 소수의 어긋나기들의 전파는 유전체마스크패턴의 틈들에 의해 허용된다. 소수의 어긋나기들은 투영들 쪽으로 전파되어, 거의 수직방향으로부터 거의 수평방향으로의 이러한 전파어긋나기의 큰 부분의 전파방향에서의 변경이 나타날 것이다. 이 변경은 거의 수직방향으로 전파되는 어긋나기들의 수를 감소시킨다. 게다가, 에피택셜성장된 질화물계 화합물반도체결정의 인접한 투영들이 서로 일체로 될 때, 거의 수직방향으로부터 거의 수평방향으로의 어긋나기들의 전파방향의 추가적인 변경이 나타날 것이다. 이 변경은, 수평방향으로 전파하는 어긋나기들의 일부가 대체로 윗쪽인 전파방향으로 변경되게 한다. 결과적으로, 유전체마스크패턴 위에서 거의 수직방향으로 전파하는 어긋나기들의 밀도는 유전체마스크패턴 아래에서 거의 수평방향으로 전파하는 어긋나기들의 밀도보다 훨씬 낮다. 이러한 것들이 유전체마스크패턴에 의해 어긋나기밀도를 감소시키는 메커니즘이다.
어긋나기밀도를 더욱 감소시키기 위해, 이 유전체마스크패턴은 바람직하게는 틈의 크기를 기준으로 상대적으로 두꺼워, 수평방향으로 전파하는 어긋나기들의 대부분이, 유전체마스크패턴에 의한 전술한 기본적인 효과 또는 기능 이외에도, 유전체마스크패턴의 틈들의 측벽들에 의해서도 차단되거나 중단되는 부가적인 효과를 제공한다.
질화물계 화합물반도체결정의 어긋나기밀도의 감소를 위해 유전체마스크패턴을 사용하는 기법은, 이 기술분야의 숙련된 사람들이 이러한 기술들을 전술한 본 발명과 조합하여 사용하거나 실용할 수 있게 하는 참고문헌으로서 여기에 참조로써 통합된 미합중국특허출원번호 제10/091,437호에 개시되어 있다.
하나의 바람직한 실시예에서, 유전체마스크패턴은 상기 유전체마스크패턴 위에 질화물계 화합물반도체기초층을 에피택셜성장하기 전에 결정지지기판 위에 형성될 수 있고, 그 때문에 질화물계 화합물반도체기초층의 어긋나기밀도는 전술한 메커니즘에 의해 감소된다. 그 후, 금속층은 질화물계 화합물반도체기초층 상에 형성된다. 전술한 본 발명에 따르면, 그 후에 열처리가 행해져 금속층에 세공들을 그리고 질화물계 화합물반도체기초층에 보이드들을 형성하고, 뒤이어 보이드들을 채우는 초기의 과도적인 에피택셜성장과 후속하는 주된 에피택셜성장이 행해진다.
본 발명에 따라 어긋나기밀도의 감소를 위해 유전체마스크패턴 및 금속층 둘 다를 구비한 기판구조의 경우, 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정은 반도체디바이스의 형성을 위해 사용된다. 이는, 감소된 어긋나기밀도를 갖는 에피택셜성장 질화물계 화합물반도체결정이 얻어진 후에, 유전체마스크패턴, 금속층 및 금속층 밑에 있는 다른 구조가 반도체디바이스의 형성에 반드시 필요하지는 않을 수 있다. 그러므로, 에피택셜성장된 질화물계 화합물반도체결정이 금속층 위에 형성된 후에, 결정지지기판, 유전체마스크패턴, 질화물계 화합물반도체기초층 및 금속층이 에피택셜성장된 질화물계 화합물반도체결정의 단층기판구조를 형성하기 위해 제거될 수 있다. 이 기술분야의 숙련된 사람들에게 공지된 식각과 같은 기법들이 그러한 층들을 제거하는 방법에 유익하게 사용될 수 있다.
다른 바람직한 실시예에서, 유전체마스크패턴은, 유전체마스크패턴 위에 부가적인 질화물계 화합물반도체상단층을 추가로 에피택셜성장하기 위해, 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정 위에 형성될 수 있고, 그 때문에, 부가적인 질화물계 화합물반도체상단층의 어긋나기밀도는 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 어긋나기밀도보다 낮다.
본 발명에 따라 어긋나기밀도의 감소를 위해 유전체마스크패턴 및 금속층 둘 다를 구비한 기판구조의 경우, 유전체마스크패턴 위의 부가적인 질화물계 화합물반도체상단층은 반도체디바이스의 형성을 위해 사용된다. 이는, 감소된 어긋나기밀도를 갖는 부가적인 질화물계 화합물반도체상단층이 얻어진 후에, 유전체마스크패턴, 에피택셜성장된 질화물계 화합물반도체결정, 금속층 및 금속층 밑에 있는 다른 하부구조는 반도체디바이스를 형성하는데 반드시 필요하지 않다는 것을 의미한다. 그러므로, 에피택셜성장된 질화물계 화합물반도체결정이 금속층 위에 형성된 후, 결정지지기판, 질화물계 화합물반도체기초층, 금속층, 에피택셜성장된 질화물계 화합물반도체결정, 및 유전체마스크패턴은 부가적인 질화물계 화합물반도체상단층의 단층기판구조를 형성하기 위해 선택적으로 제거될 수 있다. 이 기술분야의 숙련된 사람들에게 공지된 식각과 같은 기법들이 그러한 층들을 제거하는 방법에 유익하게 사용될 수 있다.
유전체마스크패턴의 형상 및 크기는, 이롭기로는, 위에서 언급된 미합중국 특허출원번호 제10/091,437호를 고려하여, 만약 있다면, 이 기술분야의 숙련된 사람들의 경험적인 지식에 따라 결정될 수 있다.
청구범위를 포함한 명세서 전반에 걸쳐, 질화물계 화합물반도체(nitride-based compound semiconductor)"라는 용어는, 전형적인 질화갈륨계 화합물반도체들, 예를 들면, 질화갈륨, 질화알루미늄갈륨 및 질화갈륨인듐의, 질소를 함유하거나 포함한 도핑되지 않거나 도핑된 화합물반도체의 어떠한 종류라도 포함하는 의미이다.
또 다른 바람직한 실시예에서, 이 기술분야의 숙련된 사람들에게는, 일부의 합금들이 금속층을 위해 사용될 수 있음이 명확할 것이다. 따라서, 전술한 금속층은 이롭기로는, 선택된 합금의 질화물이 위에서 상세히 설명한 이유 때문에 질화물계 화합물반도체보다 낮은 자유에너지를 갖는 것을 전제로 하여 선택된 합금으로 이루어질 수 있다.
게다가, 금속층 위의 에피택셜성장된 질화물계 화합물반도체결정을 감소된 결함 또는 어긋나기밀도로 금속층 위에 에피택셜성장하기 위해 계면활성효과를 이용하는 것이 바람직하다. 예를 들면, 계면활성효과를 나타낼 수 있는 적당히 선택된 하나 이상의 원소는, 금속층의 표면에 흡수되고 이어서 질화물계 화합물반도체결정의 금속층 위에서 에피택셜성장되어, 금속층 위에 에피택셜성장된 질화물계 화합물반도체결정의 결함 또는 어긋나기밀도를 감소시킨다.
본 발명의 전술한 설명에 따르면, 이 기술분야의 숙련된 사람들에게는, 본 발명이 다음의 이로운 방법들 및 기판구조들을 제공함을 알 수 있을 것이다.
따라서, 본 발명은, 전술한 문제들 없이 에피택셜성장된 질화물계 화합물반도체결정기판구조를 형성하는 신규한 방법을 제공한다.
본 발명은 또한 기판구조의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공한다.
본 발명은 또한, 단층기판의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 단층 질화물계 화합물반도체 결정기판을 형성하는 신규한 방법을 제공한다.
본 발명은 또한, 전체 단층기판이 일반적으로 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 단층 질화물계 화합물반도체 결정기판을 형성하는 신규한 방법을 제공한다.
본 발명은 또한, 임의의 패터닝된 절연마스크를 사용하지 않고서도, 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공한다.
본 발명은 또한, 임의의 마이크로-리소그래피공정을 사용하지 않고서도, 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공한다.
본 발명은 또한, 임의 부가되며 복잡하고 및/또는 시간낭비적인 공정들을 사용하지 않고서도, 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공한다.
본 발명은 또한, 비교적 높은 수율, 비교적 낮은 비용, 및/또는 비교적 높은 재현성으로, 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공한다.
본 발명은 또한, 환경적으로 바람직하지 못한 공정들, 예를 들면, 세정공정에서의 불산용액과 유기용매와 같이 어느 정도 위험한 화학약품들을 사용하지 않고서도, 레이저다이오드와 발광다이오드들과 같이 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 형성하는 신규한 방법을 제공한다.
본 발명은 또한, 전술한 문제들이 없는 신규한 에피택셜성장 질화물계 화합물반도체 결정기판구조를 제공한다.
본 발명은 또한, 기판구조의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 신규한 에피택셜성장된 질화물계 화합물반도체 결정기판구조를 제공한다.
본 발명은 또한, 단층기판의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 신규한 에피택셜성장 단층 질화물계 화합물반도체 결정기판을 제공한다.
본 발명은 또한, 전체 단층기판이 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 신규한 에피택셜성장 단층 질화물계 화합물반도체 결정기판을 제공한다.
본 발명은 또한, 임의의 패터닝된 절연마스크를 사용하지 않고서도, 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 신규한 에피택셜성장 질화물계 화합물반도체 결정기판구조를 제공한다.
본 발명은 또한, 전술한 문제들이 없는 에피택셜성장 질화물계 화합물반도체 결정기판구조 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공한다.
본 발명은 또한, 기판구조의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장 질화물계 화합물반도체 결정기판구조 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공한다.
본 발명은 또한, 단층기판의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장 단층 질화물계 화합물반도체 결정기판 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공한다.
본 발명은 또한, 전체 단층기판이 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장 단층 질화물계 화합물반도체 결정기판 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공한다.
본 발명은 또한, 임의의 패터닝된 절연마스크 없이도, 레이저다이오드와 발광다이오드들과 같은 다양한 최신 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가지는, 에피택셜성장 질화물계 화합물반도체 결정기판 위에 형성된 신규한 질화물계 화합물반도체디바이스를 제공한다.
예 1
2인치 직경 및 C-면의 표면을 갖는 단결정사파이어기판이 마련되었다. 400㎚ 두께의 도핑되지 않는 에피택셜 GaN층이 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 사용하는 MOCVD에 의해 단결정사파이어기판의 C-면 위에 증착되었다. 20㎚의 두께를 갖는 티탄막이 도핑되지 않은 에피택셜 GaN층 위에 증착에 의해 형성되었다. 이 기판은 X선회절측정되었고, 그 결과는 도 3에 보여졌다. 티탄막이 [0001]방향의 결정배향을 가지고 있음이 관측되었다.
이 기판은 MOCVD시스템의 반응챔버 내에 넣어졌고, 20%의 H2기체를 함유한 암모니아기체가 계속 챔버에 공급되었다. 열처리는 NH3 및 H2의 기류(gas flow)의 존재 하에 1050℃에서 30분 동안 행해져, 티탄막은 질화되어 질화티탄막을 형성하였다. 열처리된 기판은 X선회절측정되었고, 그 결과는 도 4에 보여졌다. 질화티탄막은 다른 [111]방향의 다른 결정배향을 가짐이 관측되었다. 기판의 표면 및 단면은 주사형 전자현미경(scanning electron microscope; SEM)에 의해 관측되었고 각각 도 5 및 6에 보인 것과 같이 되었다. 질화티탄막의 표면이 대략 0.1㎛의 평균거리의 균일한 분포의 미세한 세공들을 가짐이 확인되었다. 질화티탄막 밑에 있는 도핑되지 않은 에피택셜 GaN층은 거의 반전된 삼각형모양의 많아야 대략 400㎚ 깊이의 다른 균일한 분포의 보이드들을 가진다. 도핑되지 않은 에피택셜 GaN층은 균일하게 분포된 거의 삼각형모양의 결정조각들을 가지며, 그것들의 꼭대기들은 질화티탄막의 바닥면을 실질적으로 기계적으로 지지한다. 기판의 단면의 SEM사진으로부터 보이드들의 대략적으로 추정된 다공성비율은 약 65%였다.
예 2
도 2a를 참조하면, 2인치 직경 및 C-면의 표면을 갖는 단결정사파이어기판(1)이 마련되었다. 400㎚ 두께의 도핑되지 않는 에피택셜 GaN층(2)이 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 사용하는 MOCVD에 의해 단결정사파이어기판(1)의 C-면 위에 증착되었다.
도 2b를 참조하면, 20㎚의 두께를 갖는 티탄막(3)이 도핑되지 않은 에피택셜 GaN층(2)위에 증착에 의해 형성되었다.
도 2c를 참조하면, 이 기판은 MOCVD시스템의 반응챔버 내에 넣어졌다. 20%의 H2기체를 함유한 암모니아기체가 계속 챔버에 공급되었다. 열처리는 NH3 및 H2 의 기류의 존재 하에 1050℃에서 30분 동안 행해져, 티탄막(3)은 질화되어 질화티탄막(3')을 형성하였다.
도 2d를 참조하면, 이어서, 기판을 외부분위기에 노출시키지 않고서, 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 공급하여 1050℃에서 추가로 이 기판은 에피택셜성장되어, 질화티탄막(3') 위에 2㎛ 두께의 GaN막(4)이 형성되었다.
현미경 및 SEM관측들에 의해 GaN에피택셜기판의 표면은 낮은 온도에서 성장된 완충층을 사용하여 얻어졌던 다른 GaN에피택셜기판 표면보다 높은 평탄도를 가짐이 확인되었다.
이 기판은 쪼개어졌고 도 1에 보인 것 같은 그 단면은 SEM에 의해 관측되었다. GaN기초층(2')에 형성된 보이드들이 열처리 후에 성장되었던 에피택셜성장된 GaN층(4)의 일부로써 완전히 채워졌음이 확인되었고, 또 에피택셜성장된 GaN층(4)이 높은 표면평탄도를 가짐이 확인되었다.
기판의 표면은 피트밀도를 측정하기 위해 원자간힘(inter-atomic force)현미경에 의해 관측되었다. 측정된 피트밀도는 2×106㎝-2였다. GaN단결정기판이 소망의 높은 결정성을 가짐이 확인되었다.
기판은 추가로 X선회절측정되었다. 기판의 표면 전반에 걸쳐, (0002)-면 회절로킹곡선의 절반최대에서 측정된 전체 폭은 대략 80초이었으나, (10-10)-면 회절로킹곡선의 절반최대에서 측정된 다른 전체 폭은 130초이었음이 확인되었다.
기판의 표면거칠기는 5개의 지점들, 예를 들면, 중심, 서로 수직하며 중심을 통과하는 2개의 수평선들에 위치되어 직경방향으로 대향하는 끝들인 4지점들에서, 표면단차측정에 의해 측정되었다. 표면레벨의 편차는 기준면에 대하여 ±0.1㎛ 내에 있음이 확인되었다.
예 3
2인치 직경 및 C-면의 표면을 갖는 단결정사파이어기판이 마련되었다. 500㎚ 두께의 도핑되지 않는 에피택셜 GaN층이 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 사용하는 MOCVD에 의해 단결정사파이어기판의 C-면 위에 증착되었다. 25㎚의 두께를 갖는 티탄막이 도핑되지 않은 에피택셜 GaN층위에 증착에 의해 형성되었다. 이 기판은 MOCVD시스템의 반응챔버 내에 넣어졌고, 20%의 H2기체를 함유한 아르곤기체가 계속 챔버에 공급되었다. 제1열처리가 Ar 및 H2의 기류의 존재 하에 1050℃에서 10분 동안 행해졌다. 이어서, 제2열처리가 NH3 및 H2의 기류의 존재 하에 1050℃에서 30분 동안 행해졌다. 그 후, 기판을 외부분위기에 노출시키지 않고서, 이 기판은 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 공급하여 1050℃에서 추가로 에피택셜성장되어, 질화티탄층 위에 2㎛ 두께의 Si도핑된 GaN막이 형성되었다.
현미경 및 SEM관측들에 의해 GaN에피택셜기판의 표면은 낮은 온도에서 성장된 완충층을 사용하여 얻어졌던 다른 GaN에피택셜기판 표면보다 높은 평탄도를 가짐이 확인되었다.
이 기판은 추가로 X선회절측정되었다. 기판의 표면 전반에 걸쳐, (0002)-면 회절로킹곡선의 절반최대에서 측정된 전체 폭은 대략 120초였음이 확인되었다. 질화티탄막 또한 X선회절측정되었다. (10-10)-면 회절로킹곡선의 절반최대에서 측정된 다른 전체 폭은 티탄막이 질화되었다는 것을 증명하고 있음이 확인되었다.
이 기판은 쪼개어졌고 도 1에 보인 것 같은 그 단면은 SEM에 의해 관측되었다. GaN기초층(2')에 형성된 보이드들이 열처리 후에 성장되었던 에피택셜성장된 GaN층(4)의 일부로써 완전히 채워졌음이 확인되었고, 또 에피택셜성장된 GaN층(4)이 높은 표면평탄도를 가짐이 확인되었다. TEM사진에 기초한 관측을 통해서는 채워진 보이드영역들의 경계들을 뚜렷하게 하기가 어려웠다. 그러나, TEM관측을 통해, 어긋나기밀도는 MOCVD에 의해 성장된 GaN층에 의해 통상 관측되었던 1 ×109㎝-3 내지 1 ×1010㎝-3의 어긋나기밀도범위보다 훨씬 낮은 대략 1 ×108㎝-3로 감소되었음이 확인되었다. 이 사실은 보이드들이 일단 형성되었고 그 후 GaN기초층보다 어긋나기밀도가 낮은 에피택셜 GaN결정으로써 채워졌음을 증명해 준다. 어긋나기밀도의 감소가 거의 없다는 것은 단순한 열처리에 의해 얻어질 수 있고, 따라서 GaN기초층의 어긋나기밀도가 열처리 및 후속하는 에피택셜성장을 통해 감소된다는 점을 고려해 보면, 이는 보이드들이 일단 형성된 다음 GaN기초층보다 어긋나기밀도가 낮은 에피택셜 GaN결정으로써 채워졌다는 것을 의미한다.
위의 성장방법은 10런(run)에서의 재현성이 양호하였음도 확인되었다.
예 4
2인치 직경 및 C-면의 표면을 갖는 단결정사파이어기판이 마련되었다. 500㎚ 두께의 도핑되지 않는 에피택셜 GaN층이 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 사용하는 MOCVD에 의해 단결정사파이어기판의 C-면 위에 증착되었다. 30㎚의 두께를 갖는 티탄막이 도핑되지 않은 에피택셜 GaN층위에 증착에 의해 형성되었다. 이 기판은 MOCVD시스템의 반응챔버 내에 넣어졌고, 80%의 H2기체 및 20%의 NH3를 원료기체들로서 함유한 혼합기체가 계속 챔버에 공급되었다. 열처리가 NH3 및 H2의 기류의 존재 하에 1050℃에서 30분 동안 행해져, 티탄막이 질화되어 질화티탄막을 형성하였다.
이 기판은 반응챔버로부터 일단 꺼내어 졌고 현미경에 의해 질화티탄막이 도 5에 보인 것과 유사한 미세한 세공들의 대체로 균일한 분포를 가짐이 확인되었다. 그 후, 기판은 HVPE시스템의 반응챔버에 넣어졌다. NH3기체 및 GaCl기체를 원료기체들로서 함유한 혼합기체가 챔버에 계속 공급되었다. 에피택셜성장은 대기압 하의 1050℃에서 80㎛/시간의 증착율로 행해져, 질화티탄층(3') 위에 300㎛ 두께의 GaN막이 형성되었다.
현미경 및 SEM관측들에 의해 GaN에피택셜기판의 표면은, SiO2마스크를 사용하는 종래의 HVPE선택성장을 이용하여 얻어졌던 에피택셜 GaN기판에 비하여, 높은 평탄도와 표면형태에서의 훨씬 낮은 단차를 가짐이 확인되었다.
이 기판은 쪼개어졌고 그 단면은 SEM에 의해 관측되었다. GaN기초층에 형성된 보이드들이 열처리 후에 성장되었던 에피택셜성장된 GaN층의 일부로써 완전히 채워졌음이 확인되었고, 또 에피택셜성장된 GaN층이 높은 표면평탄도를 가짐이 확인되었다.
기판의 표면은 250℃의 온도를 가지며 인산 및 황산을 포함한 혼합식각용액에서 120분 동안 식각처리되었다. 식각된 기판의 표면피트밀도는 SEM에 의해 측정되었다. 측정된 피트밀도는 1×107㎝-2 이었다. GaN단결정기판이 소망의 높은 결정성을 가짐이 확인되었다.
기판은 추가로 X선회절측정되었다. 기판의 표면 전반에 걸쳐, (0002)-면 회절로킹곡선의 절반최대에서 측정된 전체 폭은 대략 90초이었으나, (10-10)-면 회절로킹곡선의 절반최대에서 측정된 다른 전체 폭은 대략 150초이었음이 확인되었다.
기판의 표면거칠기는 5개의 지점들, 예를 들면, 중심, 서로 수직하며 중심을 통과하는 2개의 수평선들에서의 직경방향으로 대향하는 끝들에 있는 4지점들에서, 표면단차측정에 의해 측정되었다. 표면레벨의 편차는 기준면에 대하여 ±0.1㎛ 내에 있음이 확인되었다.
예 5
도 7a를 참조하면, 2인치 직경 및 C-면의 표면을 갖는 단결정사파이어기판(1)이 마련되었다. 1㎛ 두께의 도핑되지 않는 에피택셜 GaN층(5)이 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 사용하는 MOCVD에 의해 단결정사파이어기판(1)의 C-면 위에 증착되었다.
도 7b를 참조하면, 0.5㎛ 두께의 SiO2막(6)이 열CVD법에 의해 도핑되지 않은 에피택셜 GaN층(5) 위에 증착되었다.
도 7c를 참조하면, 레지스트가 SiO2막(6)에 도포되었다. 그 후 이 레지스트는 노광 및 후속하는 현상을 받아 레지스트패턴을 형성하였다. SiO2막(6)은, 레지스트패턴을 식각마스크로서 사용하여, <11-20>방향에 평행한 길이방향의 스트립형 윈도우들을 갖는 SiO2마스크(6)를 형성하도록 선택적으로 식각되었고, 그래서, GaN층의 표면의 부분들은 윈도우들을 통해 노출되었다. 각 윈도우는 3㎛의 폭을 가지지만, 인접한 두 윈도우들간의 거리는 7㎛의 폭을 가진다.
도 7d를 참조하면, 기판은 HVPE시스템의 반응챔버에 넣어졌다. NH3기체 및 GaCl기체를 원료기체들로서 함유하는 혼합기체가 챔버에 계속 공급되었다. 에피택셜성장은 대기압 하의 1050℃에서 80㎛/시간의 증착속도로 행해져, SiO2마스크(6) 및 질화티탄층(5) 위에 100㎛ 두께의 GaN막(2)이 형성되었다. 초기 성장에서, SiO2마스크(6)의 윈도우들은 GaN으로 채워졌고 GaN막(2)은 SiO2마스크(6)위에서 성장되었다.
도 7e를 참조하면, 30㎚의 두께를 갖는 티탄막이 도핑되지 않은 GaN층위에 증착에 의해 형성되었다.
도 7f를 참조하면, 기판은 MOCVD시스템의 반응챔버에 넣어졌다. 50%의 H2기체 및 50%의 NH3를 함유한 혼합기체가 챔버에 계속 공급되었다. 열처리가 NH3 및 H2의 기류의 존재 하에 1040℃에서 40분 동안 행해져, 티탄막이 질화되어 보이드들을 가진 질화티탄막(2')을 형성하였다.
도 7g를 참조하면, 기판은 일단 반응챔버로부터 꺼내어졌고 그 후 다시 HVPE반응챔버에 넣어졌다. SiH2Cl2의 도핑제와 NH3기체 및 GaCl기체를 원료기체들로서 함유한 혼합기체가 챔버에 계속 공급되었다. 에피택셜성장은 1050℃에서 수행되었고, 그래서 질화티탄층(3') 위에 300㎛ 두께의 GaN막(4)이 형성되었다.
기판의 표면은 피트밀도를 측정하기 위해 원자간힘 현미경에 의해 관측되었다. 측정된 피트밀도는 1×106㎝-2 이었다. GaN단결정기판이 소망의 높은 결정성을 가짐이 확인되었다.
이 기판은 추가로 X선회절측정되었다. 기판의 표면 전반에 걸쳐, (0002)-면 회절로킹곡선의 절반최대에서 측정된 전체 폭은 대략 80초이었으나, (10-10)-면 회절로킹곡선의 절반최대에서 측정된 다른 전체 폭은 대략 110초이었음이 확인되었다.
기판의 표면거칠기는 5개의 지점들, 예를 들면, 중심, 서로 수직하며 중심을 통과하는 2개의 수평선들에서의 직경방향으로 대향하는 끝들에 있는 4지점들에서, 표면단차측정에 의해 측정되었다. 표면레벨의 편차는 기준면에 대하여 ±0.15㎛ 내에 있음이 확인되었다.
예 6
예 5에 의해 얻어지고 도 7g에 보여진 GaN에피택셜기판은 불화수소산 및 질산을 함유한 혼합용액에 담그졌다. 질화티탄층은 선택적으로 식각되어, GaN층은 파손(breaking)이나 크랙킹(cracking) 없이 기판으로부터 박리되었고, 결과적으로 도 7h에 보인 300㎛의 두께를 갖는 단층 GaN기판(4)이 얻어졌다.
단층 GaN기판(4)의 챔버가 측정되었다. 단층 GaN기판(4)의 챔버에 관련하여 측정된 곡률반경은 약 2미터였다. 단층 GaN기판(4)이 비교적 평탄함이 확인되었다.
예 7
도 8a를 참조하면, 2인치 직경 및 C-면의 표면을 갖는 단결정사파이어기판(1)이 마련되었다. 400㎚ 두께의 도핑되지 않는 에피택셜 GaN층(2)이 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 사용하는 MOCVD에 의해 단결정사파이어기판(1)의 C-면 위에 증착되었다.
도 8b를 참조하면, 20㎚의 두께를 갖는 티탄막(3)이 도핑되지 않은 에피택셜 GaN층(2)위에 증착에 의해 형성되었다.
도 8c를 참조하면, 이 기판은 MOCVD시스템의 반응챔버 내에 넣어졌다. 20%의 H2기체를 함유한 암모니아기체가 계속 챔버에 공급되었다. 열처리는 NH3 및 H2 의 기류의 존재 하에 1050℃에서 30분 동안 행해져, 티탄막(3)은 질화되어 질화티탄막(3')을 형성하였다.
도 8d를 참조하면, 이어서, 기판을 외부분위기에 노출시키지 않고서, 이 기판은 트리메틸갈륨(TMG) 및 NH3를 원료기체들로서 공급하여 1050℃에서 추가로 에피택셜성장되어, 질화티탄막(3') 위에 2㎛ 두께의 GaN막(4)이 형성되었다.
도 8e를 참조하면, 0.5㎛ 두께를 갖는 SiO2막(6)이 열CVD법에 의해 GaN막(4) 위에 증착되었다.
도 8f를 참조하면, 레지스트가 SiO2막(6)에 도포되었다. 그 후 이 레지스트는 노광 및 후속하는 현상을 받아 레지스트패턴을 형성하였다. SiO2막(6)은 <11-20>방향에 평행한 길이방향을 갖는 스트립형 윈도우들을 가지는 SiO2마스크(6)를 형성하도록 레지스트패턴을 식각마스크로서 사용하여 선택적으로 식각되었고, 그래서, GaN층(4)의 표면의 일부들은 윈도우들을 통해 노출되었다. 각 윈도우는 3㎛의 폭을 가지며, 인접한 두 윈도우들의 거리는 7㎛의 폭을 가진다.
도 8g를 참조하면, 기판은 HVPE시스템의 반응챔버 속에 넣어졌다. NH3기체 및 GaCl기체를 원료기체들로서 함유하는 혼합기체가 챔버에 계속 공급되었다. 에피택셜성장은 대기압 하의 1050℃에서 80㎛s/시간의 증착속도로 행해졌고, 그래서 SiO2마스크(6) 및 GaN막(4) 위에 상부GaN막(4)이 형성되었다. 초기성장에서, SiO2마스크(6)의 윈도우들은 GaN으로 채워졌고 그 후 GaN막(4)은 SiO2마스크(6) 위에서 성장되었다.
얻어진 기판 표면은 250℃ 온도를 가지며 인산 및 황산을 함유한 혼합식각용액에서 120분 동안 식각공정이 행해졌다. 식각된 기판의 표면피트밀도는 SEM에 의해 측정되었다. 측정된 피트밀도는 9×105㎝-2였다. GaN단결정기판이 소망의 높은 결정성을 가짐이 확인되었다.
예 8
예 7에 의해 얻어지고 도 8g에 보여진 GaN에피택셜기판은 불화수소산 및 질산을 함유한 혼합용액에 담그졌다. 도 8h에 보인 것처럼, 질화티탄층(3')은 선택적으로 식각되어, SiO2마스크(6)를 함유한 GaN층(4)은 파손이나 크래킹 없이 기판으로부터 박리되었다. SiO2마스크(6)를 포함한 GaN층(4)의 바닥면은 SiO2마스크(6)를 제거하도록 연마되었고, 결과적으로 도 8i에 보인 300㎛의 두께를 갖는 단층 GaN기판(4)이 얻어졌다.
본 발명은 이를 위한 여러 바람직한 실시예들에 관련하여 위에서 설명되었지만, 그러한 실시예들은 발명을 예시하기 위한 것으로만 제공되었고 한정하는 의미로서는 아니다. 등가의 재료들 및 기법들의 다수의 변형들 및 대체물들이 본 출원을 알게된 후의 이 기술분야의 통상의 지식을 가진 자에게는 쉽사리 명확하게 될 것이고, 모든 그러한 변형들 및 대체물들은 첨부의 청구범위의 진정한 범위 및 정신 내에 있다는 것이 이해될 것이다.
이상 설명한 바와 같이, 본 발명에 따른 에피택셜성장된 질화물계 화합물반도체 결정기판구조는, 기판구조의 적어도 상부영역이 레이저다이오드와 발광다이오드들과 같이 다양한 진보된 질화물계 화합물반도체디바이스들에 관한 다수의 응용들을 위한 최소로 요구된 저밀도범위보다 일반적으로 낮은 감소된 어긋나기 또는 결함밀도레벨을 가진다. 그러므로 본 발명을 응용하면, 간편한 공정으로 낮은 어긋나기밀도의 GaN단결정 에피택셜성장기판을 얻는 것이 가능하다.
도 1은 본 발명에 따른 바람직한 실시예들에서의 에피택셜 성장된 GaN기판구조의 단편적인 단면의 입면도,
도 2a 내지 2d는 본 발명에 따른 바람직한 실시예들에서의 에피택셜 성장된 GaN기판구조를 형성하기 위한 신규한 방법에 관련된 순차 단계들에서의 기판구조들의 단편적인 단면의 입면도들,
도 3은 본 발명에 따른 바람직한 실시예들에서의 에피택셜 성장된 GaN기판구조를 형성하기 위한 신규한 방법에 관련된 한 단계에서의 열처리가 없는 퇴적된 티탄금속층을 갖는 기판의 X선회절측정의 결과를 보여주는 도면,
도 4는 본 발명에 따른 바람직한 실시예들에서의 에피택셜 성장된 GaN기판구조를 형성하기 위한 신규한 방법에 관련된 다른 단계에서 열처리되는 퇴적된 티탄금속층을 갖는 기판의 X선회절측정의 결과를 보여주는 도면,
도 5는 본 발명에 따른 바람직한 실시예들에서의 에피택셜 성장된 GaN기초층 위의 열처리되고 퇴적되는 퇴적된 티탄금속층의 표면을 보여주는 SEM사진의 사본,
도 6은 본 발명에 따른 바람직한 실시예들에서의 열처리되는 퇴적된 티탄금속층을 갖는 기판구조의 일부를 보여주는 SEM사진의 사본,
도 7a 내지 7h는 본 발명에 따른 바람직한 실시예들에서의 에피택셜 성장된 GaN기판구조를 형성하는 신규한 방법에 관련된 순차 단계들에서의 기판구조들의 단편적인 단면의 입면도들,
도 8a 내지 8i는 본 발명에 따른 바람직한 실시예들에서의 에피택셜 성장된 GaN기판구조를 형성하는 신규한 방법에 관련된 순차 단계들에서의 기판구조들의 단편적인 단면의 입면도들.

Claims (67)

  1. 에피택셜성장 질화물계 화합물반도체결정기판구조를 형성하는 방법에 있어서,
    질화물계 화합물반도체기초층 바로 위에, 열에너지의 도움으로 상기 질화물계 화합물반도체기초층의 구성 원자들의 제거를 촉진하는 금속들인 Ti, Ti합금, Fe, Ni, W 및 Pt의 적어도 하나를 구비한 금속층을 형성하는 단계;
    상기 금속층을 관통하는 세공들과 상기 질화물계 화합물반도체 기초층에 보이드들을 열에너지를 공급하여 형성하는 단계; 및
    초기공정에서는 상기 보이드들을 채우게 그리고 후속하는 주된 공정에서는 상기 금속층 위로 질화물계 화합물반도체결정을 에피택셜성장시켜, 에피택셜성장 질화물계 화합물반도체결정층을 상기 금속층 위에 형성하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 금속층을 위한 상기 적어도 하나의 선택된 금속의 질화물은 상기 질화물계 화합물반도체기초층의 자유에너지보다 낮은 자유에너지를 가지는 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 보이드들은 10㎚ 이상의 평균깊이를 갖는 방법.
  5. 제1항에 있어서, 상기 보이드들은 10% 내지 90% 범위의 다공성비율로 형성되는 방법.
  6. 제1항에 있어서, 상기 금속층은 500㎚ 이하의 두께를 갖는 방법.
  7. 제1항에 있어서, 상기 열에너지는 700℃ 이상의 온도에서의 열처리에 의해 공급되는 방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서, 상기 열처리와 상기 질화물계 화합물반도체결정을 위한 상기 에피택셜성장공정은 동일 반응챔버 내에서 개방분위기에 노출 없이 순차적으로 행해지는 방법.
  11. 제1항에 있어서, 상기 세공들은 상기 금속층에 균일하게 분포되고, 상기 보이드들도 상기 질화물계 화합물반도체기초층에 균일하게 분포되는 방법.
  12. 제11항에 있어서, 상기 세공들은 상기 금속층에 0.1㎛ 정도의 평균세공직경으로 그리고 상기 세공들 중의 인접한 두 세공들간의 0.1㎛ 정도의 평균거리로 형성되는 방법.
  13. 제1항에 있어서, 상기 보이드들 내의 상기 질화물계 화합물반도체결정은 상기 금속층 위의 상기 질화물계 화합물반도체기초층보다 어긋나기밀도가 낮은 방법.
  14. 제1항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정은 108㎝-2의 어긋나기밀도를 갖는 표면영역을 구비하는 방법.
  15. 제14항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역은 500㎛ 정도의 길이에 ± 0.2㎛ 내의 표면평탄도를 갖는 방법.
  16. 제14항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역에서의, (0002)-회절로킹곡선의 절반최대에서의 전체 폭과 (10-10)-회절로킹곡선의 절반최대에서의 다른 전체 폭은 둘 다 많아야 0.1도씩인 방법.
  17. 제1항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역은 C-면을 가지는 방법.
  18. 제17항에 있어서, 상기 질화물계 화합물반도체기초층은 대체로 [0001]로 배향된 표면을 가지고, 상기 금속층은 대체로 [0001]로 배향된 육방결정구조를 가지는 방법.
  19. 제17항에 있어서, 상기 질화물계 화합물반도체기초층은 대체로 [0001]로 배향된 표면을 가지고, 상기 금속층은 대체로 [111]로 배항된 입방결정구조를 가지는 방법.
  20. 제1항에 있어서, 상기 질화물계 화합물반도체기초층을 결정지지기판 위에 형성하는 단계를 더 포함하는 방법.
  21. 제20항에 있어서, 상기 결정지지기판, 상기 질화물계 화합물반도체기초층 및 상기 금속층을 제거하여, 상기 에피택셜성장 질화물계 화합물반도체결정의 단층기판구조를 형성하는 단계를 더 포함하는 방법.
  22. 제1항에 있어서, 유전체마스크패턴을 결정지지기판 위에 형성하는 단계; 및
    상기 질화물계 화합물반도체기초층을 상기 유전체마스크패턴 위에 에피택셜성장시키는 단계를 더 포함하는 방법.
  23. 제22항에 있어서, 상기 결정지지기판, 상기 유전체마스크패턴, 상기 질화물계 화합물반도체기초층 및 상기 금속층을 제거하여, 상기 에피택셜성장 질화물계 화합물반도체결정으로 된 단층기판구조를 형성하는 단계를 더 포함하는 방법.
  24. 제1항에 있어서, 상기 금속층 위의 상기 에피택셜성장 질화물계 화합물반도체결정 위에 유전체마스크패턴을 형성하는 단계; 및
    상기 유전체마스크패턴 위에 질화물계 화합물반도체결정상단층을 추가로 에피택셜성장시키는 단계를 더 포함하는 방법.
  25. 제24항에 있어서, 상기 결정지지기판, 상기 질화물계 화합물반도체기초층, 상기 금속층, 상기 유전체마스크패턴, 및 상기 에피택셜성장 질화물계 화합물반도체결정을 제거하여, 상기 질화물계 화합물반도체결정상단층으로 된 단층기판구조를 형성하는 단계를 더 포함하는 방법.
  26. 에피택셜성장 질화물계 화합물반도체결정기판구조를 형성하는 방법에 있어서,
    질화물계 화합물반도체기초층에 보이드들을 그리고 상기 질화물계 화합물반도체기초층 바로 위의 금속층을 관통하는 세공들을 열에너지를 공급하여 형성하는 단계로서, 상기 금속층은 상기 열에너지의 도움으로 상기 질화물계 화합물반도체기초층의 구성 원소들의 제거를 촉진하는 금속들로 구성된 군으로부터 선택된 적어도 하나를 구비한 단계; 및
    초기공정에서는 상기 보이드들을 채우게 그리고 후속하는 주된 공정에서는 상기 금속층 위로 질화물계 화합물반도체결정을 에피택셜성장시켜, 에피택셜성장 질화물계 화합물반도체결정층을 상기 금속층 위에 형성하는 단계를 포함하는 방법.
  27. 제26항에 있어서, 상기 금속층을 위한 상기 적어도 하나의 선택된 금속의 질화물은 상기 질화물계 화합물반도체기초층의 자유에너지보다 낮은 자유에너지를 가지는 방법.
  28. 제26항에 있어서, 상기 보이드들은 10㎚ 이상의 평균깊이를 갖는 방법.
  29. 제26항에 있어서, 상기 보이드들은 10% 내지 90% 범위의 다공성비율로 형성되는 방법.
  30. 제26항에 있어서, 상기 금속층은 500㎚ 이하의 두께를 갖는 방법.
  31. 제26항에 있어서, 상기 열에너지는 700℃ 이상의 온도에서의 열처리에 의해 공급되는 방법.
  32. 제26항에 있어서, 상기 보이드들 내의 상기 질화물계 화합물반도체결정은 상기 금속층 위의 상기 질화물계 화합물반도체기초층보다 어긋나기밀도가 낮은 방법.
  33. 제26항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정은 108㎝-2의 어긋나기밀도를 갖는 표면영역을 구비하는 방법.
  34. 제33항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역은 500㎛ 정도의 길이에 ± 0.2㎛ 내의 표면평탄도를 갖는 방법.
  35. 제33항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역에서의, (0002)-회절로킹곡선의 절반최대에서의 전체 폭과 (10-10)-회절로킹곡선의 절반최대에서의 다른 전체 폭은 둘 다 많아야 0.1도씩인 방법.
  36. 제26항에 있어서, 상기 질화물계 화합물반도체기초층을 결정지지기판 위에 형성하는 단계를 더 포함하는 방법.
  37. 제36항에 있어서, 상기 결정지지기판, 상기 질화물계 화합물반도체기초층 및 상기 금속층을 제거하여, 상기 에피택셜성장 질화물계 화합물반도체결정의 단층기판구조를 형성하는 단계를 더 포함하는 방법.
  38. 제26항에 있어서, 유전체마스크패턴을 결정지지기판 위에 형성하는 단계; 및
    상기 질화물계 화합물반도체기초층을 상기 유전체마스크패턴 위에 에피택셜성장시키는 단계를 더 포함하는 방법.
  39. 제38항에 있어서, 상기 결정지지기판, 상기 유전체마스크패턴, 상기 질화물계 화합물반도체기초층 및 상기 금속층을 제거하여, 상기 에피택셜성장 질화물계 화합물반도체결정의 단층기판구조를 형성하는 단계를 더 포함하는 방법.
  40. 제26항에 있어서, 상기 금속층 위의 상기 에피택셜성장 질화물계 화합물반도체결정 위에 유전체마스크패턴을 형성하는 단계; 및
    상기 유전체마스크패턴 위에 질화물계 화합물반도체결정상단층을 추가로 에피택셜성장시키는 단계를 더 포함하는 방법.
  41. 제40항에 있어서, 상기 결정지지기판, 상기 질화물계 화합물반도체기초층, 상기 금속층, 상기 유전체마스크패턴, 및 상기 에피택셜성장 질화물계 화합물반도체결정을 제거하여, 상기 질화물계 화합물반도체결정상단층의 단층기판구조를 형성하는 단계를 더 포함하는 방법.
  42. 질화물계 화합물반도체결정을 에피택셜성장하는 방법에 있어서,
    질화물계 화합물반도체기초층에 보이드들을 그리고 금속층을 관통하는 세공들을, 상기 질화물계 화합물반도체기초층 및 상기 금속층간의 직접 접촉의 존재 하에 에너지를 공급하여 형성하는 단계로서, 상기 금속층은 상기 에너지의 도움으로 상기 질화물계 화합물반도체기초층의 구성 원자들의 제거를 촉진하는 금속들로 구성된 군으로부터 선택된 적어도 하나를 구비한 단계; 및
    초기공정에서는 상기 보이드들을 채우게 그리고 후속하는 주된 공정에서는 상기 금속층 위로 질화물계 화합물반도체결정의 에피택셜성장을 행하는 단계를 포함하는 방법.
  43. 제42항에 있어서, 상기 금속층을 위한 상기 적어도 하나의 선택된 금속의 질화물은 상기 질화물계 화합물반도체기초층의 자유에너지보다 낮은 자유에너지를 가지는 방법.
  44. 제42항에 있어서, 상기 보이드들은 10㎚ 이상의 평균깊이를 갖는 방법.
  45. 제42항에 있어서, 상기 보이드들은 10% 내지 90% 범위의 다공성비율로 형성되는 방법.
  46. 제42항에 있어서, 상기 금속층은 500㎚ 이하의 두께를 갖는 방법.
  47. 제42항에 있어서, 상기 열에너지는 700℃ 이상의 온도에서의 열처리에 의해 공급되는 방법.
  48. 제42항에 있어서, 상기 보이드들 내의 상기 질화물계 화합물반도체결정은 상기 금속층 위의 상기 질화물계 화합물반도체기초층보다 어긋나기밀도가 낮은 방법.
  49. 제42항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정은 108㎝-2의 어긋나기밀도를 갖는 표면영역을 구비하는 방법.
  50. 제49항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역은 500㎛ 정도의 길이에 ± 0.2㎛ 내의 표면평탄도를 갖는 방법.
  51. 제49항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역에서의, (0002)-회절로킹곡선의 절반최대에서의 전체 폭과 (10-10)-회절로킹곡선의 절반최대에서의 다른 전체 폭은 둘 다 많아야 0.1도씩인 방법.
  52. 에피택셜성장 질화물계 화합물반도체결정기판구조에 있어서,
    보이드들을 갖는 질화물계 화합물반도체기초층;
    상기 질화물계 화합물반도체기초층상의 금속층으로서, 그 질화물이 상기 질화물계 화합물반도체기초층의 자유에너지보다 낮은 자유에너지를 갖는 금속들로 구성된 군으로부터 선택된 적어도 하나를 구비하는 금속층; 및
    상기 금속층 위와 상기 금속층을 관통하는 세공들 및 상기 보이드들 내에 있는 에피택셜성장 질화물계 화합물반도체결정층을 포함하며,
    상기 에피택셜성장 질화물계 화합물반도체결정층은 상기 질화물계 화합물반도체기초층보다 어긋나기밀도가 낮은 구조.
  53. 제52항에 있어서, 상기 보이드들은 10㎚ 이상의 평균깊이를 갖는 구조.
  54. 제52항에 있어서, 상기 보이드들은 10% 내지 90% 범위의 다공성비율로 형성된 구조.
  55. 제52항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정은 108㎝-2의 어긋나기밀도를 갖는 표면영역을 구비한 구조.
  56. 제55항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역은 500㎛ 정도의 길이에 ± 0.2㎛ 내의 표면평탄도를 갖는 구조.
  57. 제55항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역에서의, (0002)-회절로킹곡선의 절반최대에서의 전체 폭과 (10-10)-회절로킹곡선의 절반최대에서의 다른 전체 폭은 둘 다 많아야 0.1도씩인 구조.
  58. 제52항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역은 C-면을 갖는 구조.
  59. 제58항에 있어서, 상기 질화물계 화합물반도체기초층은 대체로 [0001]로 배향된 표면을 가지고, 상기 금속층은 대체로 [0001]로 배향된 6방정계 결정구조를 가지는 구조.
  60. 제58항에 있어서, 상기 질화물계 화합물반도체기초층은 대체로 [0001]로 배향된 표면을 가지고, 상기 금속층은 대체로 [111]로 배항된 입방결정구조를 가지는 구조.
  61. 제52항에 있어서, 상기 질화물계 화합물반도체기초층 밑에 있는 결정지지기판을 더 포함하는 구조.
  62. 제61항에 있어서, 결정지지기판 위 및 상기 질화물계 화합물반도체기초층 아래에 있는 유전체마스크패턴을 더 포함하는 구조.
  63. 제61항에 있어서, 상기 금속층 위의 상기 에피택셜성장 질화물계 화합물반도체결정 위에 있는 유전체마스크패턴; 및
    상기 유전체마스크패턴 위의 질화물계 화합물반도체결정상단층을 더 포함하는 구조.
  64. 제52항에 있어서, 상기 질화물계 화합물반도체는 갈륨 및 질소를 함유한 질화갈륨계 화합물반도체인 구조.
  65. 에피택셜성장 질화물계 화합물반도체결정을 포함하며,
    상기 에피택셜성장 질화물계 화합물반도체결정은 108㎝-2 이하의 어긋나기밀도를 갖는 표면영역을 구비하며, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역은 500㎛ 정도의 길이에 ± 0.2㎛ 내의 표면평탄도를 갖는 단층기판구조.
  66. 삭제
  67. 제65항에 있어서, 상기 에피택셜성장 질화물계 화합물반도체결정의 상기 표면영역에서의, (0002)-회절로킹곡선의 절반최대에서의 전체 폭과 (10-10)-회절로킹곡선의 절반최대에서의 다른 전체 폭은 둘 다 많아야 0.1도씩인 단층기판구조.
KR10-2002-0028263A 2001-05-21 2002-05-21 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조 KR100523032B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00151139 2001-05-21
JP2001151139A JP3886341B2 (ja) 2001-05-21 2001-05-21 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板

Publications (2)

Publication Number Publication Date
KR20020089194A KR20020089194A (ko) 2002-11-29
KR100523032B1 true KR100523032B1 (ko) 2005-10-20

Family

ID=18996042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028263A KR100523032B1 (ko) 2001-05-21 2002-05-21 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조

Country Status (6)

Country Link
US (2) US6812051B2 (ko)
EP (1) EP1271627A2 (ko)
JP (1) JP3886341B2 (ko)
KR (1) KR100523032B1 (ko)
CN (1) CN1202557C (ko)
TW (1) TW544753B (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2004273661A (ja) 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
JP4545389B2 (ja) * 2003-03-26 2010-09-15 日本碍子株式会社 エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
JP4457576B2 (ja) 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
JP2005005378A (ja) * 2003-06-10 2005-01-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその製造方法
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
JP4396816B2 (ja) 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7276779B2 (en) * 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP4332720B2 (ja) 2003-11-28 2009-09-16 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
EP1681712A1 (en) 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
JP2006261649A (ja) * 2005-02-21 2006-09-28 Mitsubishi Chemicals Corp 窒化物半導体材料および窒化物半導体結晶の製造方法
JP2006269773A (ja) * 2005-03-24 2006-10-05 Univ Meijo ｐ型ＡｌＧａＮ半導体層、ＡｌＧａＮ系半導体発光素子、ＡｌＧａＮ系半導体受光素子、及びｐ型ＡｌＧａＮ半導体層の形成方法
JP4563230B2 (ja) * 2005-03-28 2010-10-13 昭和電工株式会社 ＡｌＧａＮ基板の製造方法
JP2006290677A (ja) * 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
DE602006008256D1 (de) * 2005-12-15 2009-09-17 Lg Electronics Inc LED mit vertikaler Struktur und deren Herstellungsverfahren
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
JP4770513B2 (ja) * 2006-02-27 2011-09-14 豊田合成株式会社 発光素子およびその製造方法
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
JP4816277B2 (ja) * 2006-06-14 2011-11-16 日立電線株式会社 窒化物半導体自立基板及び窒化物半導体発光素子
US7585772B2 (en) 2006-07-26 2009-09-08 Freiberger Compound Materials Gmbh Process for smoothening III-N substrates
WO2008017320A1 (de) * 2006-08-09 2008-02-14 Freiberger Compound Materials Gmbh Verfahren zur herstellung eines dotierten iii-n-massivkristalls sowie eines freistehenden dotierten iii-n-substrates und dotierter iii-n-massivkristall sowie freistehendes dotiertes iii-n-substrat
US8778078B2 (en) 2006-08-09 2014-07-15 Freiberger Compound Materials Gmbh Process for the manufacture of a doped III-N bulk crystal and a free-standing III-N substrate, and doped III-N bulk crystal and free-standing III-N substrate as such
KR100831843B1 (ko) * 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
JP2008127252A (ja) * 2006-11-22 2008-06-05 Hitachi Cable Ltd 窒化物半導体インゴット及びこれから得られる窒化物半導体基板並びに窒化物半導体インゴットの製造方法
TWI398015B (zh) * 2006-12-26 2013-06-01 發光二極體之製造方法
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
JP4825747B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物単結晶の製造方法
US7969708B2 (en) * 2007-11-01 2011-06-28 Taiwan Semiconductor Company, Ltd. Alpha tantalum capacitor plate
JP4768759B2 (ja) * 2008-01-17 2011-09-07 日本電気株式会社 Ｉｉｉ族窒化物半導体基板
JP5684551B2 (ja) * 2008-12-26 2015-03-11 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
WO2010143778A1 (ko) * 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP5647497B2 (ja) 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
CN102640307B (zh) * 2009-08-26 2015-04-01 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP2012054364A (ja) * 2010-08-31 2012-03-15 Nobuyuki Akiyama シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜、シリコン薄膜太陽電池
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
KR20120100296A (ko) 2011-03-03 2012-09-12 삼성전자주식회사 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법
EP2748840A4 (en) 2011-06-27 2015-07-08 Saint Gobain Cristaux Et Detecteurs SEMICONDUCTOR SUBSTRATE AND MANUFACTURING METHOD THEREFOR
JP2013058741A (ja) 2011-08-17 2013-03-28 Hitachi Cable Ltd 金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレート
JP5879225B2 (ja) 2011-08-22 2016-03-08 住友化学株式会社 窒化物半導体テンプレート及び発光ダイオード
US10043662B2 (en) * 2011-11-21 2018-08-07 Saint-Gobain Cristaux Et Detecteurs Method of forming semiconductor substrate
JP2013145867A (ja) 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
TWI460855B (zh) * 2011-12-21 2014-11-11 Ind Tech Res Inst 氮化物半導體結構及其製造方法
JP6091886B2 (ja) 2012-03-21 2017-03-08 住友化学株式会社 金属塩化物ガス発生装置、ハイドライド気相成長装置及び窒化物半導体テンプレートの製造方法
JP5629340B2 (ja) * 2013-03-04 2014-11-19 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ ドープｉｉｉ−ｎバルク結晶及び自立型ドープｉｉｉ−ｎ基板
CN104167476A (zh) * 2013-05-20 2014-11-26 南通同方半导体有限公司 一种降低蓝光led缺陷密度的发光二极管结构
JP6178206B2 (ja) * 2013-10-10 2017-08-09 古河機械金属株式会社 Ｉｉｉ族窒化物半導体層の製造方法
JP2015133354A (ja) * 2014-01-09 2015-07-23 日立金属株式会社 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス
JP6279619B2 (ja) 2014-01-28 2018-02-14 住友化学株式会社 半導体基板の製造方法
WO2016136548A1 (ja) 2015-02-27 2016-09-01 住友化学株式会社 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
US9666754B2 (en) 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR102378823B1 (ko) 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
CN105826438B (zh) * 2016-06-01 2018-05-08 安徽三安光电有限公司 一种具有金属缓冲层的发光二极管及其制备方法
KR101840786B1 (ko) * 2016-06-09 2018-03-21 광운대학교 산학협력단 Au 나노 입자를 이용한 다공성 GaN의 제조방법
US10438838B2 (en) 2016-09-01 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and related method
JP6719424B2 (ja) * 2017-06-26 2020-07-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN107275187B (zh) * 2017-06-26 2020-06-05 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法、退火方法
US11179959B2 (en) * 2018-03-27 2021-11-23 3M Innovative Properties Company Security element with a metallized structured surface
CN111128686A (zh) * 2019-12-30 2020-05-08 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN113013020B (zh) * 2021-02-23 2023-06-27 中国人民大学 一种基于厚度刻蚀的大面积超薄二维氮化物的生长方法
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294281A (ja) * 1997-04-09 1998-11-04 Hewlett Packard Co <Hp> 転位低減方法
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JP2000106348A (ja) * 1998-07-28 2000-04-11 Matsushita Electronics Industry Corp 化合物半導体層含有基板およびその製造方法ならびにこれを用いた半導体装置
KR20010011232A (ko) * 1999-07-27 2001-02-15 양계모 질화물 반도체의 구조 및 그 결정성장방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348656B2 (ja) 1989-03-01 2002-11-20 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH03139445A (ja) 1989-10-25 1991-06-13 Takata Kk 子供用拘束シート
JP2512250B2 (ja) 1991-09-13 1996-07-03 松下電器産業株式会社 動画表示ワ―クステ―ション
JP2883504B2 (ja) 1992-01-28 1999-04-19 シャープ株式会社 積層半導体
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3480297B2 (ja) 1997-10-10 2003-12-15 豊田合成株式会社 半導体素子
JPH11126035A (ja) * 1997-10-24 1999-05-11 Canon Inc 表示装置、液晶表示装置及びそれを用いた液晶プロジェクター
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP2000349338A (ja) 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
US6579359B1 (en) * 1999-06-02 2003-06-17 Technologies And Devices International, Inc. Method of crystal growth and resulted structures
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP4396010B2 (ja) * 2000-08-03 2010-01-13 日立電線株式会社 半導体の結晶成長方法
JP3780832B2 (ja) * 2000-08-03 2006-05-31 日立電線株式会社 半導体結晶の製造方法
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
JP3583375B2 (ja) * 2001-03-02 2004-11-04 三菱電線工業株式会社 ＧａＮ系半導体基材およびその製造方法
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JPH10294281A (ja) * 1997-04-09 1998-11-04 Hewlett Packard Co <Hp> 転位低減方法
JP2000106348A (ja) * 1998-07-28 2000-04-11 Matsushita Electronics Industry Corp 化合物半導体層含有基板およびその製造方法ならびにこれを用いた半導体装置
KR20010011232A (ko) * 1999-07-27 2001-02-15 양계모 질화물 반도체의 구조 및 그 결정성장방법

Also Published As

Publication number Publication date
US7196399B2 (en) 2007-03-27
EP1271627A2 (en) 2003-01-02
US20030017685A1 (en) 2003-01-23
JP3886341B2 (ja) 2007-02-28
KR20020089194A (ko) 2002-11-29
US6812051B2 (en) 2004-11-02
TW544753B (en) 2003-08-01
US20050029507A1 (en) 2005-02-10
CN1202557C (zh) 2005-05-18
CN1387231A (zh) 2002-12-25
JP2002343728A (ja) 2002-11-29

Similar Documents

Publication Publication Date Title
KR100523032B1 (ko) 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조
KR100518353B1 (ko) Ｉｉｉ족질화물로 된 반도체기판 및 그 제조방법
JP5461773B2 (ja) ハイドライド気相成長法による平坦で低転位密度のｍ面窒化ガリウムの成長
JP5827674B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US6602763B2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
US6844569B1 (en) Fabrication method of nitride-based semiconductors and nitride-based semiconductor fabricated thereby
KR100761673B1 (ko) Ⅲ-ⅴ족 화합물 반도체 및 이의 제조방법
TWI445054B (zh) 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵
EP1138063B1 (en) Fabrication of gallium nitride layers by lateral growth
US7829913B2 (en) Porous substrate and its manufacturing method, and gan semiconductor multilayer substrate and its manufacturing method
US20020148534A2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through offset masks
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
US8212287B2 (en) Nitride semiconductor structure and method of making same
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
WO2009040579A1 (en) Non-polar iii-v nitride material and production method
GB2445807A (en) GaN epitaxial layer over growth method
WO2009040580A1 (en) Non-polar iii-v nitride semiconductor and growth method
GB2446471A (en) GaN epitaxial layer over growth method
JP2010521810A (ja) 半導体ヘテロ構造及びその製造
Liliental-Weber et al. TEM study of defects in laterally overgrown GaN layers
KR20100057365A (ko) 에피택셜 성장 방법 및 이를 이용한 질화물계 발광소자
Lipski Structured SiN-masks for Self Separation of Full 2”-GaN Wafers by Hydride Vapor Phase Epitaxy

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee