CN111128686A - 半导体结构、自支撑氮化镓层及其制备方法 - Google Patents

半导体结构、自支撑氮化镓层及其制备方法 Download PDF

Info

Publication number
CN111128686A
CN111128686A CN201911403595.4A CN201911403595A CN111128686A CN 111128686 A CN111128686 A CN 111128686A CN 201911403595 A CN201911403595 A CN 201911403595A CN 111128686 A CN111128686 A CN 111128686A
Authority
CN
China
Prior art keywords
layer
gallium nitride
nickel
buffer layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911403595.4A
Other languages
English (en)
Inventor
特洛伊·乔纳森·贝克
罗晓菊
王颖慧
武泽成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiate Semiconductor Technology Shanghai Co ltd
Original Assignee
Jiate Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiate Semiconductor Technology Shanghai Co ltd filed Critical Jiate Semiconductor Technology Shanghai Co ltd
Priority to CN201911403595.4A priority Critical patent/CN111128686A/zh
Publication of CN111128686A publication Critical patent/CN111128686A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种半导体结构、自支撑氮化镓层及其制备方法；包括如下步骤：提供衬底；于衬底上形成氮化物缓冲层；于氮化物缓冲层的表面形成镍层；对镍层进行氮化处理，于氮化处理后的镍层内形成有孔洞。本发明通过在氮化物缓冲层的表面形成镍层，镍层中的部分镍会渗入到位于其下方的氮化物缓冲层内，形成暗色疏松层，导致镍层、氮化物缓冲层与镍层接触的部分及氮化镓层与镍层接触的部分的密实度降低，相互之间的连接性降低，便于在后续半导体结构上形成的氮化镓层的自剥离；通过对镍层进行氮化处理，可以将镍层转变成具有暴露出氮化物缓冲层的孔洞的材料层，更有利于在后续半导体结构上形成的氮化镓层的自剥离。

Description

半导体结构、自支撑氮化镓层及其制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构、自支撑氮化镓层及其制备方法。
背景技术
第三代半导体材料由于能量禁带一般大于3.0电子伏，又被称为宽禁带半导体；相比于传统的硅基和砷化镓基半导体材料，宽禁带半导体(例如碳化硅、氮化镓、氮化铝及氮化铟等)由于具有特有的禁带范围、优良的光、电学性质和优异的材料性能，能够满足大功率、高温高频和高速半导体器件的工作要求，在汽车及航空工业、医疗、通讯、军事、普通照明及特殊条件下工作的半导体器件等方面既有十分广泛的应用前景。
氮化镓作为典型的第三代半导体材料，具有直接带隙宽、热导率高等优异性能而受到广泛关注。氮化镓相较于第一代和第二代半导体材料除了具有更宽的禁带(在室温下其禁带宽度为3.4eV)，可以发射波长较短的蓝光，其还具有高击穿电压、高电子迁移率、化学性质稳定、耐高温及耐腐蚀等特点。因此，氮化镓非常适合用于制作抗辐射、高频、大功率和高密度集成的电子器件以及蓝、绿光和紫外光电子器件。目前，氮化镓半导体材料的研究和应用已成为全球半导体研究的前沿和热点。
然而，目前氮化镓的单晶生长困难、价格昂贵，大规模和的同质外延的生长目前仍没有可能。目前，氮化镓的生长大多仍采用异质外延，所选用的异质衬底有硅衬底、碳化硅衬底和蓝宝石衬底；在异质衬底上生长氮化镓会带来晶格失配和热失配导致器件中存在残余应力影响其性能。为了进一步提高器件性能，需要将氮化镓从异质衬底上剥离以得到自支撑氮化镓层。
目前所采用的剥离工艺主要有激光剥离、自剥离、机械剥离及化学腐蚀剥离等；然而，现有的激光剥离工艺、机械剥离工艺及化学腐蚀工艺均需在氮化镓生长过程完成之后执行额外的剥离工艺，增加了工艺步骤及工艺复杂程度，从而增加了成本，同时，激光剥离工艺、机械剥离工艺及化学腐蚀剥离工艺对异质衬底均有苛刻的要求，普适性较差；现有的自剥离工艺虽然可以实现异质衬底与氮化镓的自剥离，但剥离过程中会对氮化镓的质量造成影响，成品率较低。
发明内容
基于此，有必要针对现有技术中的上述问题提供一种半导体结构、自支撑氮化镓层及其制备方法。
为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括如下步骤：
提供衬底；
于所述衬底上形成氮化物缓冲层；
于所述氮化物缓冲层的表面形成镍层；
对所述镍层进行氮化处理，于氮化处理后的所述镍层内形成有孔洞，所述孔洞暴露出所述氮化物缓冲层。
上述实施例中的半导体结构的制备方法通过在氮化物缓冲层的表面形成镍层，镍层为连续的，由于镍的活性非常强，在一定温度下(譬如300℃以上)，镍层中的部分镍会渗入到位于其下方的氮化物缓冲层内，形成暗色疏松层，同时也降低了镍层的密实度；在于半导体结构上形成氮化镓层之后，镍也会渗入到氮化镓层中形成暗色疏松层，导致镍层、氮化物缓冲层与镍层接触的部分及半导体结构上形成的氮化镓层与镍层接触的部分的密实度降低，相互之间的连接性降低，便于在后续半导体结构上形成的氮化镓层的自剥离；通过对镍层进行氮化处理，可以将镍层转变成具有暴露出氮化物缓冲层的孔洞材料层，暴露出的氮化物缓冲层作为后续在半导体结构上形成氮化镓层的晶种；同时，对镍层进行氮化处理，氮化处理后的镍层会变成内部具有孔洞的疏松多孔结构，更有利于在后续半导体结构上形成的氮化镓层的自剥离。
在其中一个实施例中，于所述衬底上形成所述氮化物缓冲层包括如下步骤：
于所述衬底上形成一层MgxInyGazAlwN层作为所述氮化物缓冲层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1。
在其中一个实施例中，于所述衬底上形成所述氮化物缓冲层包括如下步骤：
于所述衬底上形成至少一层第一氮化物缓冲层，所述第一氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
于所述第一氮化物缓冲层的表面形成第二氮化物缓冲层，所述第二氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
在其中一个实施例中，于预设温度下向所述镍层通入含氮气体，以对所述镍层进行氮化处理，所述预设温度包括280℃～800℃。
由于镍的活性比较高，如果氮化处理的温度过高，则很容易造成镍层过度氮化，形成过大尺寸的孔洞，使得氮化处理后的镍层起不到掩膜的作用。在上述实施例中，通过将对镍层进行氮化处理的温度限定在280℃～800℃，可以确保镍层内可以形成纳米级至微米级的孔洞，在暴露出氮化物缓冲层的同时可以确保氮化处理后的镍层依然能够起到掩膜的作用。
本发明还提供一种半导体结构，包括：
衬底；
氮化物缓冲层，位于所述衬底上；
氮化处理后的镍层，所述氮化处理后的镍层内形成有孔洞，所述孔洞暴露出所述氮化物缓冲层。
上述实施例中的半导体结构中，由于镍的活性非常强，在一定温度下(譬如300℃以上)，氮化处理后的镍层中的部分镍会渗入到位于其下方的氮化物缓冲层内，形成暗色疏松层，同时也降低了氮化处理后的镍层的密实度；在于半导体结构上形成氮化镓层之后，镍也会渗入到氮化镓层中形成暗色疏松层，导致镍层、氮化物缓冲层与镍层接触的部分及半导体结构上形成的氮化镓层与镍层接触的部分的密实度降低，相互之间的连接性降低，便于在后续半导体结构上形成的氮化镓层的自剥离；氮化处理后的镍层可以作为具有暴露出氮化物缓冲层的孔洞，暴露出的氮化物缓冲层作为后续在半导体结构上形成氮化镓层的晶种；同时，氮化处理后的镍层为内部具有孔洞的疏松多孔结构，更有利于在后续半导体结构上形成的氮化镓层的自剥离。
在其中一个实施例中，所述氮化物缓冲层为单层结构，所述氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1。
在其中一个实施例中，所述氮化物缓冲层包括：
至少一层第一氮化物缓冲层，位于所述衬底上，所述第一氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
第二氮化物缓冲层，所述第二氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
本发明还提供一种自支撑氮化镓层的制备方法，包括如下步骤：
采用如上述任一项所述的半导体结构的制备方法制备所述半导体结构；
于氮化处理后的所述镍层表面及所述孔洞内形成氮化镓层；
对所得的结构进行降温处理，使得所述氮化镓层自动剥离以得到所述自支撑氮化镓层。
在其中一个可选的实施例中，形成所述氮化镓层包括如下步骤：
于所述孔洞内及氮化处理后的所述镍层表面形成第一氮化镓层；
于所述第一氮化镓层的表面形成第二氮化镓层，所述第二氮化镓层的生长速度大于等于所述第一氮化镓层的生长速度。
在上述实施例中，通过先形成一层生长速度低于第二氮化镓层的第一氮化镓层，低速生长的第一氮化镓层可以提高外延生长条件；同时，第一氮化镓层可以作为第二氮化镓层的晶种，还可以有效隔离氮化处理后的镍层内的镍向第二氮化镓层内渗入，从而确保第二氮化镓层的质量。
在其中一个可选的实施例中，于1torr～400torr的生长压力下、10～200的五三比条件下或700℃～1080℃的生长温度下形成所述第一氮化镓层，所述第一氮化镓层的生长速度小于等于50μm/h，所述第一氮化镓层的厚度为5μm～150μm；所述第二氮化镓层的生长温度为900℃～1200℃，所述第二氮化镓层的厚度为300μm～10000μm。
在上述实施例中，第一氮化镓层于700℃～1080℃的生长温度下形成，可以将生长温度从对镍层进行氮化处理的温度过渡至第二氮化镓层所需的生长温度。
本发明还提供一种自支撑氮化镓层，所述自支撑氮化镓层采用上述任一实施例中所述的自支撑氮化镓层的制备方法制备而得到。
附图说明
图1为本发明一个实施例中提供的半导体结构的制备方法的流程图；
图2至图8为本发明一个实施例中提供的半导体结构的制备方法中各步骤所得结构的截面结构示意图；
图9为本发明另一个实施例中提供的自支撑氮化镓层的制备方法的流程图；
图10至图12为本发明一个实施例中提供的自支撑氮化镓层的制备方法中各步骤所得结构的截面结构示意图。
附图标记说明：
10 衬底
11 氮化物缓冲层
111 第一氮化物缓冲层
112 第二氮化物缓冲层
12 镍层
13 氮化处理后的镍层
14 孔洞
15 氮化镓层
151 第一氮化镓层
152 第二氮化镓层
16 自支撑氮化镓层
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在一个实施例中，如图1所示，本发明一种半导体结构的制备方法，半导体结构的制备方法包括如下步骤：
S10：提供衬底；
S11：于所述衬底上形成氮化物缓冲层；
S12：于所述氮化物缓冲层的表面形成镍层；
S13：对所述镍层进行氮化处理，于氮化处理后的所述镍层内形成有孔洞，所述孔洞暴露出所述氮化物缓冲层。
上述实施例中的半导体结构的制备方法通过在氮化物缓冲层的表面形成镍层，由于镍的活性非常强，在一定温度下(譬如300℃以上)，镍层中的部分镍会渗入到位于其下方的氮化物缓冲层内，形成暗色疏松层，同时也降低了镍层的密实度；在于半导体结构上形成氮化镓层之后，镍也会渗入到氮化镓层中形成暗色疏松层，导致镍层、氮化物缓冲层与镍层接触的部分及半导体结构上形成的氮化镓层与镍层接触的部分的密实度降低，相互之间的连接性降低，便于在后续半导体结构上形成的氮化镓层的自剥离；通过对镍层进行氮化处理，可以将镍层转变成具有暴露出氮化物缓冲层的孔洞的材料层，暴露出的氮化物缓冲层作为后续在半导体结构上形成氮化镓层的晶种；同时，对镍层进行氮化处理，氮化处理后的镍层会变成内部具有孔洞的疏松多孔结构，更有利于在后续半导体结构上形成的氮化镓层的自剥离。
在一个示例中，如图2所示，步骤S10中提供的衬底10可以包括但不仅限于硅衬底、蓝宝石衬底、玻璃衬底、碳化硅衬底、氮化镓衬底或砷化镓衬底等等中的任一种。
在一个可选的示例中，如图3所示，步骤S11可以包括如下步骤：于衬底10上形成一层MgxInyGazAlwN层作为氮化物缓冲层11，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1。优选地，该示例中，x＝0，即本示例中，氮化物缓冲层11可以为包括In(铟)、Ga(镓)、Al(铝)及N(氮)的材料层，也可以为包括In、Ga及N的材料层，还可以为Ga、Al及N的材料层，还可以为Ga及N的材料层。
具体的，可以采用物理气相沉积工艺、化学气相沉积工艺、MBE、磁控溅射工艺、氢化物气相外延(HVPE)工艺、金属有机物化学气相沉积(MOCVD)或氨热法等等中的任一种形成氮化物缓冲层11。氮化物缓冲层11的厚度可以为1nm-1000nm，氮化物缓冲层11的表面粗糙度可以在5nm以下；优选地，氮化物缓冲层11的厚度可以为5nm-700nm，氮化物缓冲层11的表面粗糙度可以为2nm以下。
在另一个可选地示例中，如图4所示，步骤S11可以包括如下步骤：
S111：于衬底10上形成至少一层第一氮化物缓冲层111，第一氮化物缓冲层111包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
S112：于第一氮化物缓冲层111的表面形成第二氮化物缓冲层112，第二氮化物缓冲层112包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
需要说明的是，图4中仅以第一氮化物缓冲层111的层数为两层作为示例，在其他示例中，第一氮化物缓冲层111的具体层数可以根据实际需要进行设定，譬如，可以为一层、三层、四层、五层甚至更多层，各层之间材料、厚度等可以相同，也可以不同。当第一氮化物缓冲层111为多层时，第二氮化物缓冲层112位于多层第一氮化物缓冲层111形成的叠层结构的上表面，即第二氮化物缓冲层112为氮化物缓冲层11最顶层的材料层。
具体的，可以采用氢化物气相外延(HVPE)工艺、金属有机物化学气相沉积(MOCVD)或氨热法等等中的任一种形成第一氮化物缓冲层111及第二氮化物缓冲层112。
具体的，该示例中氮化物缓冲层11中，位于最底层的第一氮化物缓冲层111的厚度可以为1nm～1000nm，譬如，1nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1000nm等等；其他第一氮化物缓冲层111的厚度及单层所述第二氮化镓层112的厚度均可以为1nm～10000nm，譬如，1nm、1000nm、2000nm、3000nm、4000nm、5000nm、6000nm、7000nm、8000nm、9000nm或10000nm等等。
具体的，第一氮化物缓冲层111可以包括AlN(氮化铝)层、氮化镓铟(InGaN)层、镁掺杂氮化镓铟(MgInGaN)层、氮化镓层或镁掺杂氮化镓(MgGaN)层中的至少一种。
在一个示例中，如图5及图6所示，步骤S12中，可以采用分子束外延生长(MBE)工艺、蒸镀工艺或磁控溅射工艺等等形成镍层12。镍层12的厚度可以为3nm～1000nm，优选地，镍层12的厚度可以为7nm～500nm，更为优选地，本实施例中，镍层12的厚度可以为10nm～300nm，譬如，10nm、50nm、100nm、150nm、200nm、250nm或300nm等等。
需要说明的是，由于镍的活性非常强，在一定温度下(300℃以上)，镍层12中的部分镍会渗入到位于其下方与其接触的氮化物缓冲层11内，在氮化物缓冲层11与镍层12接触的一定厚度的区域内形成暗色的疏松层(未示出)；由于镍层12中的部分镍渗入到氮化物缓冲层11内，镍层12自身的密实度也有所下降。当然，若形成镍层12后所得结构所处温度低于300℃时，镍层12中的镍也可以为在后续对镍层12进行氮化处理过程中向氮化物缓冲层11内渗入而形成疏松层。
需要进一步说明的是，此处的镍层12的作用于镍作为催化剂生长氮化镓纳米线的作用及机理完全不同，此处的镍层12是通过镍渗透及氮化处理作为氮化镓生长的图形化掩膜层及氮化镓层自动分离的分离层。
在一个示例中，如图7及图8所示，在步骤S13中，可以于预设温度下向镍层12通入含氮气体，以对镍层12进行氮化处理。具体的，可以为步骤S12所得的结构置于反应设备(譬如，氢化物气相外延设备)中，向反应设备内通入含氮气体，以实现对镍层12的氮化处理。
在一个示例中，含氮气体可以包括氮气或氨气等等。当然，含氮气体可以由载气承载输送至镍层12所处的环境内，载气可以包括氢气、氮气、氦气或氩气中的至少一种。
在一个示例中，对镍层12进行氮化处理的预设温度可以包括280℃～800℃，优选地，预设温度可以为300℃～750℃，更为优选地，本示例中，预设温度可以为320℃～700℃，譬如，320℃、350℃、400℃、450℃、500℃、550℃、600℃或700℃等等。由于镍的活性比较高，对镍层12进行氮化处理的过程中如果氮化处理的温度过高，则很容易造成镍层12过度氮化，形成过大尺寸的孔洞，使得氮化处理后的镍层12起不到掩膜的作用。在上述实施例中，通过将对镍层12进行氮化处理的温度限定在280℃～800℃，可以确保镍层12内可以形成纳米至微米级的孔洞14，在暴露出氮化物缓冲层11的同时可以确保氮化处理后的镍层12依然能够起到掩膜的作用，即在本示例中的预设温度下进行氮化处理后的镍层12内不至于形成尺寸过大的孔洞而使得氮化处理后的镍层12起不到掩膜的作用。
需要说明的是，在氮化处理过程中，可以为并非镍层12内所有的镍都被氮化，只有镍层12内的部分镍被氮化为氮化镍；当同时需要确保氮化处理后的镍层12内形成的孔洞14可以暴露出位于镍层12下方的氮化物缓冲层11，以使得在半导体结构上形成氮化镓层时可以确保氮化物缓冲层11可以为氮化镓层的生长提供晶种。
在另一个实施例中，请结合图2至图6继续参阅图7及图8，本发明还提供一种半导体结构，所述半导体结构包括：衬底10；氮化物缓冲层11，氮化物缓冲层11位于衬底10上；氮化处理后的镍层13，氮化处理后的镍层13内形成有孔洞14，孔洞14暴露出氮化物缓冲层11。
上述实施例中的半导体结构中，由于镍的活性非常强，在一定温度下(譬如300℃以上)，氮化处理后的镍层13中的部分镍会渗入到位于其下方的氮化物缓冲层11内，形成暗色的疏松层，同时也降低了氮化处理后的镍层13的密实度；在于半导体结构上形成氮化镓层之后，镍也会渗入到氮化镓层中形成暗色的疏松层，导致氮化处理后的镍层13、氮化物缓冲层11与氮化处理后的镍层13接触的部分及半导体结构上形成的氮化镓层与氮化处理后的镍层13接触的部分的密实度降低，相互之间的连接性降低，便于在后续半导体结构上形成的氮化镓层的自剥离；氮化处理后的镍层13可以作为具有暴露出氮化物缓冲层11的孔洞的材料层，暴露出的氮化物缓冲层11作为后续在半导体结构上形成氮化镓层的晶种；同时，氮化处理后的镍层13为内部具有孔洞的疏松多孔结构，更有利于在后续半导体结构上形成的氮化镓层的自剥离。
在一个示例中，衬底10可以包括但不仅限于硅衬底、蓝宝石衬底、玻璃衬底、氮化镓、碳化硅衬底或砷化镓衬底等等中的任一种。
在一个可选的示例中，如图7所示，氮化物缓冲层11可以为单层结构，氮化物缓冲层11包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。优选地，该示例中，x＝0，即本示例中，氮化物缓冲层11可以为包括In(铟)、Ga(镓)、Al(铝)及N(氮)的材料层，也可以为包括In、Ga及N的材料层，还可以为Ga、Al及N的材料层，还可以为Ga及N的材料层。
具体的，该示例中，氮化物缓冲层11的厚度可以为1nm～1000nm，氮化物缓冲层11的表面粗糙度可以在5nm以下；优选地，氮化物缓冲层11的厚度可以为5nm～700nm，氮化物缓冲层11的表面粗糙度可以为2nm以下。
在另一个可选的示例中，如图8所示，氮化物缓冲层11包括：
至少一层第一氮化物缓冲层111，第一氮化物缓冲层111位于衬底10上，第一氮化物缓冲层111可以包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
第二氮化物缓冲层112，第二氮化物缓冲层112包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
需要说明的是，图8中仅以第一氮化物缓冲层111的层数为两层作为示例，在其他示例中，第一氮化物缓冲层111的具体层数可以根据实际需要进行设定，譬如，可以为一层、三层、四层、五层甚至更多层。当第一氮化物缓冲层111为多层时，第二氮化物缓冲层112位于多层第一氮化物缓冲层111形成的叠层结构的上表面，即第二氮化物缓冲层112为氮化物缓冲层11最顶层的材料层。
具体的，该示例中氮化物缓冲层11中，位于最底层的第一氮化物缓冲层111的厚度可以为1nm～1000nm，譬如，1nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1000nm等等；其他第一氮化物缓冲层111的厚度及单层所述第二氮化镓层112的厚度均可以为1nm～10000nm，譬如，1nm、1000nm、2000nm、3000nm、4000nm、5000nm、6000nm、7000nm、8000nm、9000nm或10000nm等等。
具体的，第一氮化物缓冲层111可以包括AlN(氮化铝)层、氮化镓铟(InGaN)层、镁掺杂氮化镓铟(MgInGaN)层、氮化镓层或镁掺杂氮化镓(MgGaN)层中的至少一种。
在一个示例中，氮化处理后的镍层13可以为采用如图1至图8所示的半导体结构的制备方法中的镍层12经过氮化处理而形成；氮化处理的具体方法请参阅上一实施例，此处不再累述。
在一个示例，孔洞14包括宽度为纳米级至微米级的孔洞，即孔洞14为纳米级至微米级的孔洞。纳米级至微米级的孔洞既能够确保可以暴露出位于氮化处理后的镍层13下方的氮化物缓冲层11，又可以确保氮化处理后的镍层13仍可以起到掩膜层的作用，以作为氮化镓层生长的图形化掩膜层。
在有一个实施例中，请结合图1至图8参阅图9，本发明还提供一种自支撑氮化镓层的制备方法，包括如下步骤：
S20：采用如上述实施例中所述的半导体结构的制备方法制备半导体结构；
S21：于氮化处理后的镍层表面及孔洞内形成氮化镓层；
S22：对所得的结构进行降温处理，使得氮化镓层自动剥离以得到自支撑氮化镓层。
在步骤S20中，制备半导体结构的方法请参阅图1至图8的半导体结构的制备方法的实施例，此处不再累述。
在一个示例中，请参阅图10至图11，在步骤S21可以包括如下步骤：
S211：于孔洞14内及氮化处理后的镍层13表面形成第一氮化镓层151，如图10所示；
S212：于第一氮化镓层151的表面形成第二氮化镓层152，第二氮化镓层152的生长速度大于等于第一氮化镓层151的生长速度，如图11所示。第二氮化镓层152与第一氮化镓层151共同构成形成于孔洞14内及氮化处理后的镍层13表面的氮化镓层15。
在一个示例中，第二氮化镓层152的生长速度大于第一氮化镓层151的生长速度。
在上述实施例中，通过先形成一层生长速度低于第二氮化镓层152的第一氮化镓层151，低速生长的第一氮化镓层151可以提高外延生长条件；同时，第一氮化镓层151可以作为第二氮化镓层152的晶种，还可以有效隔离氮化处理后的镍层13内的镍向第二氮化镓层152内渗入，从而确保第二氮化镓层152的质量。
在一个示例中，第一氮化镓层151的生长速度可以为小于等于50μm/h(微米每小时)，具体的，可以为50μm/h、40μm/h、30μm/h、20μm/h、10μm/h或5μm/h；优选地，第一氮化镓层151的生长速度可以小于30μm/h。
在一个示例中，第一氮化镓层151的厚度可以为5μm～150μm；具体的，第一氮化镓层151的厚度可以为5μm、50μm、100μm或150μm。第二氮化镓层152的厚度可以为300μm～10000μm，譬如，300μm、1000μm、2000μm、3000μm、4000μm、5000μm、6000μm、7000μm、8000μm、9000μm或10000μm；优选地，第二氮化镓层152的厚度可以为500μm～5000μm。
在一个可选地示例中，可以于低于常压的生长压力下形成第一氮化镓层151，具体的，可以于1torr(托)～400torr的生长压力下形成第一氮化镓层151；生长压力具体可以为1torr、50torr、100torr、150torr、200torr、250torr、300torr、350torr或400torr等等。
在另一个可选地示例中，可以于一定五三比条件下形成第一氮化镓层151，具体的，可以于10～200的五三比条件下形成第一氮化镓层151；五三比具体可以为10、50、100、150或200等等；优选地，五三比可以为30～100。
在又一可选的示例中，可以于低温条件下形成第一氮化镓层151，形成第一氮化镓层151的温度可以为700℃～1080℃，优选地，第一氮化镓层151的生长温度可以为750℃～1000℃，更为优选地，第一氮化镓层151的生长温度可以为780℃～900℃，更为优选地，第一氮化镓层151的生长温度可以为800℃～850℃。
由于对镍层12进行氮化处理的温度并不是氮化镓层生长的最佳温度(一般采用氢化物气相外延工艺形成氮化镓层时生长区域的温度高于1000℃，即氮化镓层生长的最佳温度一般高于1000℃)，在上述实施例中，先于700℃～1080℃的生长温度下形成第一氮化镓层151，再形成第二氮化镓层152，可以将生长温度从对镍层12进行氮化处理的温度过渡至第二氮化镓层152所需的生长温度。
在一个示例中，步骤S22中，可以采用自然降温的方式将步骤S21所得结构降温至室温；也可以以预设降温速率将步骤S21所得结构降温至室温，譬如，可以以5℃/min(摄氏度每分钟)～30℃/min的降温速率将步骤S21所得结构降温至室温；还可以采用自然降温与预设降温速率降温结合的降温方式将步骤S21所得结构降温至室温，譬如，可以先按预设降温速率将步骤S21所得结构降温至预设温度，然后再自然降温至室温等等；预设温度可以根据实际需要进行设定，譬如，预设温度可以为600℃～800℃等等。
需要说明的是，在形成氮化镓层15后，氮化处理后的镍层13内的内会渗入到氮化镓层15内(具体为渗入到第一氮化镓层151内)形成疏松层(未示出)。在降温过程中，氮化镓层15自镍渗入到氮化物缓冲层11内形成的疏松层、镍渗入到第一氮化镓层151内形成的疏松层及氮化处理后的镍层13中至少任一处自动剥离，剥离后得到的自支撑氮化镓层16如图12所示。
在又一实施例中，本发明还提供一种自支撑氮化镓层，本实施例中的自支撑氮化镓层采用如图9至图12所示的自支撑氮化镓层的制备方法制备而得到，自支撑氮化镓层16如图12所示。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供衬底；
于所述衬底上形成氮化物缓冲层；
于所述氮化物缓冲层的表面形成镍层；
对所述镍层进行氮化处理，于氮化处理后的所述镍层内形成有孔洞，所述孔洞暴露出所述氮化物缓冲层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述衬底上形成所述氮化物缓冲层包括如下步骤：
于所述衬底上形成一层MgxInyGazAlwN层作为所述氮化物缓冲层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述衬底上形成所述氮化物缓冲层包括如下步骤：
于所述衬底上形成至少一层第一氮化物缓冲层，所述第一氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
于所述第一氮化物缓冲层的表面形成第二氮化物缓冲层，所述第二氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
4.根据权利要求1至3中任一项所述的半导体结构的制备方法，其特征在于，于预设温度下向所述镍层通入含氮气体，以对所述镍层进行氮化处理；所述预设温度包括280℃～800℃。
5.一种半导体结构，其特征在于，包括：
衬底；
氮化物缓冲层，位于所述衬底上；
氮化处理后的镍层，所述氮化处理后的镍层内形成有孔洞，所述孔洞暴露出所述氮化物缓冲层。
6.根据权利要求5所述的半导体结构，其特征在于，所述氮化物缓冲层为单层结构，所述氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1。
7.根据权利要求5所述的半导体结构，其特征在于，所述氮化物缓冲层包括：
至少一层第一氮化物缓冲层，位于所述衬底上，所述第一氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
第二氮化物缓冲层，所述第二氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
8.一种自支撑氮化镓层的制备方法，其特征在于，包括如下步骤：
采用如权利要求1至4中任一项所述的半导体结构的制备方法制备所述半导体结构；
于氮化处理后的所述镍层表面及所述孔洞内形成氮化镓层；
对所得的结构进行降温处理，使得所述氮化镓层自动剥离以得到所述自支撑氮化镓层。
9.根据权利要求8所述的自支撑氮化镓层的制备方法，其特征在于，形成所述氮化镓层包括如下步骤：
于所述孔洞内及氮化处理后的所述镍层表面形成第一氮化镓层；
于所述第一氮化镓层的表面形成第二氮化镓层，所述第二氮化镓层的生长速度大于等于所述第一氮化镓层的生长速度。
10.根据权利要求9所述的自支撑氮化镓层的制备方法，其特征在于，于1torr～400torr的生长压力下、10～200的五三比条件下或700℃～1080℃的生长温度下形成所述第一氮化镓层，所述第一氮化镓层的生长速度小于等于50μm/h，所述第一氮化镓层的厚度为5μm～150μm；所述第二氮化镓层的生长温度为900℃～1200℃，所述第二氮化镓层的厚度为300μm～10000μm。
11.一种自支撑氮化镓层，其特征在于，所述自支撑氮化镓层采用如权利要求8至10中任一项所述的制备方法制备而得到。
CN201911403595.4A 2019-12-30 2019-12-30 半导体结构、自支撑氮化镓层及其制备方法 Pending CN111128686A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911403595.4A CN111128686A (zh) 2019-12-30 2019-12-30 半导体结构、自支撑氮化镓层及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911403595.4A CN111128686A (zh) 2019-12-30 2019-12-30 半导体结构、自支撑氮化镓层及其制备方法

Publications (1)

Publication Number Publication Date
CN111128686A true CN111128686A (zh) 2020-05-08

Family

ID=70505915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911403595.4A Pending CN111128686A (zh) 2019-12-30 2019-12-30 半导体结构、自支撑氮化镓层及其制备方法

Country Status (1)

Country Link
CN (1) CN111128686A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387231A (zh) * 2001-05-21 2002-12-25 日本电气株式会社 基于氮化物的化合物半导体晶体衬底结构及其制造方法
CN1701415A (zh) * 2003-06-10 2005-11-23 住友电气工业株式会社 第ⅲ族氮化物晶体及其制备方法
CN102208340A (zh) * 2011-05-23 2011-10-05 中国科学院半导体研究所 自支撑氮化镓衬底的制作方法
CN107275187A (zh) * 2017-06-26 2017-10-20 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法、退火方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387231A (zh) * 2001-05-21 2002-12-25 日本电气株式会社 基于氮化物的化合物半导体晶体衬底结构及其制造方法
CN1701415A (zh) * 2003-06-10 2005-11-23 住友电气工业株式会社 第ⅲ族氮化物晶体及其制备方法
CN102208340A (zh) * 2011-05-23 2011-10-05 中国科学院半导体研究所 自支撑氮化镓衬底的制作方法
CN107275187A (zh) * 2017-06-26 2017-10-20 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法、退火方法

Similar Documents

Publication Publication Date Title
CN107275187B (zh) 自支撑氮化镓层及其制备方法、退火方法
US7470989B2 (en) Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
CN107180747B (zh) 半导体结构、自支撑氮化镓层及其制备方法
EP1788619A2 (en) Semiconductor device and method of fabricating the same
CN110783170B (zh) 一种半导体薄膜剥离及转移衬底的方法
US20110079766A1 (en) Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
EP4223912A1 (en) Epitaxial wafer for ultraviolet light emitting elements, method for producing metal bonded susbtrate for ultraviolet light emitting elements, method for producing ultraviolet light emitting element, and method for producing ultraviolet light emitting element array
US9257602B2 (en) Substrate having hetero-structure, method for manufacturing the same and nitride semiconductor light emitting device using the same
CN111463326B (zh) 半导体器件及其制备方法
KR20080088278A (ko) 수직형 발광 다이오드 제조방법
CN114242815A (zh) N极性GaN/AlGaN异质结外延结构及其制备方法
CN105552149A (zh) 基于自支撑GaN衬底的高In组分InGaN/GaN量子阱结构太阳能电池及其制法
CN105762061B (zh) 一种氮化物的外延生长方法
KR101105918B1 (ko) 질화물 반도체 소자의 제조방법
CN107316800B (zh) 自支撑氮化镓层及其制备方法
CN107123590B (zh) 半导体结构、自支撑氮化镓层及其制备方法
CN111128686A (zh) 半导体结构、自支撑氮化镓层及其制备方法
JP3671215B2 (ja) サファイア基板上への窒化インジウム積層方法
CN112820635B (zh) 半导体结构、自支撑氮化镓层及其制备方法
CN107123589B (zh) 半导体结构、自支撑氮化镓层及其制备方法
CN111128687B (zh) 自支撑氮化镓层的制备方法
CN114335169A (zh) 一种氮化镓肖特基势垒二极管及其制造方法
CN107195535B (zh) 半导体结构、自支撑氮化镓层及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508

RJ01 Rejection of invention patent application after publication