CN107123589B - 半导体结构、自支撑氮化镓层及其制备方法 - Google Patents

半导体结构、自支撑氮化镓层及其制备方法 Download PDF

Info

Publication number
CN107123589B
CN107123589B CN201710495292.4A CN201710495292A CN107123589B CN 107123589 B CN107123589 B CN 107123589B CN 201710495292 A CN201710495292 A CN 201710495292A CN 107123589 B CN107123589 B CN 107123589B
Authority
CN
China
Prior art keywords
layer
decomposition
gallium nitride
semiconductor structure
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710495292.4A
Other languages
English (en)
Other versions
CN107123589A (zh
Inventor
王颖慧
罗晓菊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gate Semiconductor Technology (shanghai) Co Ltd
Original Assignee
Gate Semiconductor Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gate Semiconductor Technology (shanghai) Co Ltd filed Critical Gate Semiconductor Technology (shanghai) Co Ltd
Priority to CN201710495292.4A priority Critical patent/CN107123589B/zh
Publication of CN107123589A publication Critical patent/CN107123589A/zh
Application granted granted Critical
Publication of CN107123589B publication Critical patent/CN107123589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种半导体结构、自支撑氮化镓层及其制备方法，1）提供衬底；2）于所述衬底的上表面形成超晶格结构分解层，所述超晶格结构分解层中至少包括镓元素；3）于所述超晶格结构分解层的上表面形成图形化掩膜层；4）将步骤3）得到的结构进行处理，使所述超晶格结构分解层分解重构以得到分解重构叠层。本发明的半导体结构的制备方法制备的半导体结构在用于氮化镓生长时，分解重构叠层中的氮化镓晶种层可以为后续氮化镓的生长提供晶种，而重构分解层内部的孔洞不仅有利于后续生长的氮化镓的自剥离，还可以减少后续生长的氮化镓晶格间的应力，可以提高氮化镓的生长质量。

Description

半导体结构、自支撑氮化镓层及其制备方法
技术领域
本发明属于半导体技术领域领域，特别是涉及一种半导体结构、自支撑氮化镓层及其制备方法。
背景技术
第三代半导体材料由于能量禁带一般大于3.0电子伏，又被称为宽禁带半导体。相比于传统的硅基和砷化镓基半导体材料，宽禁带半导体(例如碳化硅、氮化镓、氮化铝及氮化铟等) 由于具有特有的禁带范围、优良的光、电学性质和优异的材料性能，能够满足大功率、高温高频和高速半导体器件的工作要求，在汽车及航空工业、医疗、通讯、军事、普通照明及特殊条件下工作的半导体器件等方面具有十分广泛的应用前景。
氮化镓作为典型的第三代半导体材料，具有直接带隙宽、热导率高等优异性能而受到广泛关注。氮化镓相较于第一代和第二代半导体材料除了具有更宽的禁带(在室温下其禁带宽度为3.4ev)，可以发射波长较短的蓝光，其还具有高击穿电压、高电子迁移率、化学性质稳定、耐高温及耐腐蚀等特点。因此，氮化镓非常适合用于制作抗辐射、高频、大功率和高密度集成的电子器件以及蓝、绿光和紫外光电子器件。目前，氮化镓半导体材料的研究和应用已成为全球半导体研究的前沿和热点。
然而，目前氮化镓的单晶生长困难、价格昂贵，大规模化的同质外延的生长目前仍没有可能。目前，氮化镓的生长大多仍采用异质外延，所选用的异质衬底有硅衬底、碳化硅衬底和蓝宝石衬底；在异质衬底上生长氮化镓会带来晶格适配和热适配导致器件中存在残余应力影响其性能。为了进一步提高器件性能，需要将氮化镓从异质衬底上剥离以得到自支撑氮化镓层。
目前所采用的剥离工艺主要有激光剥离、自剥离、机械剥离及化学腐蚀剥离等。其中，激光剥离技术常应用于分离蓝宝石衬底上生长的氮化镓，但是，激光剥离对氮化镓晶体的平整度要求较高，且不易剥离较大尺寸的氮化镓晶体；自剥离技术利用热失配产生的应力作用于外延氮化镓晶体与异质衬底的特定连接处使得外延层和模板断裂分离，但是，现有的自剥离的过程中产生的热应力往往会造成氮化镓外延层的破裂，或者外延层无法剥离，自剥离技术对氮化镓晶体的生长工艺、图形化衬底的设计及制作要求较高，自剥离获得完整的氮化镓晶体成品率较低；机械剥离是使用机械研磨切削除去异质衬底，但是，机械剥离适用于硬度较低且易碎的异质衬底；化学腐蚀剥离应用能除去异质衬底且不易腐蚀氮化镓的化学试剂除去背部的异质衬底，化学剥离要求异质衬底的热稳定好且易于腐蚀。由上可知，激光剥离工艺、机械剥离工艺及化学腐蚀剥离工艺均需在氮化镓生长过程完成之后执行额外的剥离工艺，增加了工艺步骤及工艺复杂程度，从而增加了成本，同时，激光剥离工艺、机械剥离工艺及化学腐蚀剥离工艺对异质衬底均有苛刻的要求，普适性较差；现有的自剥离工艺虽然可以实现异质衬底与氮化镓的自剥离，但剥离过程中会对氮化镓的质量造成影响，成品率较低。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构、自支撑氮化镓层及其制备方法，用于解决现有技术中的剥离技术存在的上述问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供衬底；
2)于所述衬底的上表面形成超晶格结构分解层，所述超晶格结构分解层中至少包括镓元素；
3)于所述超晶格结构分解层的上表面形成图形化掩膜层；所述图形化掩膜层内形成有若干个开口，所述开口暴露出部分所述超晶格结构分解层；
4)将步骤3)得到的结构进行处理，使所述超晶格结构分解层分解重构以得到分解重构叠层，其中，所述分解重构叠层包括内部形成若干个孔洞的重构分解层及位于所述开口暴露出的所述重构分解层上表面的氮化镓晶种层。
作为本发明的半导体结构的制备方法的一种优选方案，步骤2)中，形成的所述超晶格结构分解层包括组分超晶格、掺杂超晶格、多维超晶格或应变超晶格。
作为本发明的半导体结构的制备方法的一种优选方案，所述超晶格结构分解层包括 2～200层材料薄层，各所述材料薄层的厚度小于100nm。
作为本发明的半导体结构的制备方法的一种优选方案，步骤2)中，形成的所述超晶格结构分解层中还包括铟、砷、磷、锑、镁或氮中的至少一种。
作为本发明的半导体结构的制备方法的一种优选方案，所述超晶格结构分解层中还包括掺杂元素，所述掺杂元素包括铁、硫、硅、碲、氧或碳中的至少一种。
作为本发明的半导体结构的制备方法的一种优选方案，步骤4)中，将步骤3)得到的结构置于含氮气氛下进行高温处理，使所述超晶格结构分解层分解重构以得到所述分解重构叠层。
作为本发明的半导体结构的制备方法的一种优选方案，将步骤3)得到的结构置于含氮气氛下进行高温处理，使所述超晶格结构分解层分解重构以得到所述分解重构叠层包括如下步骤：
4-1)将步骤3)得到的结构置于反应装置中；
4-2)向所述反应装置内通入氨气或氨气与载气的混合物；
4-3)将步骤3)得到的结构加热至处理温度进行处理。
作为本发明的半导体结构的制备方法的一种优选方案，步骤1)与步骤2)之间还包括于所述衬底的上表面形成氮化铝层的步骤，所述氮化铝层位于所述衬底与所述超晶格结构分解层之间。
作为本发明的半导体结构的制备方法的一种优选方案，于所述衬底的上表面形成氮化铝层之后，还包括于所述氮化铝层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述氮化铝层与所述超晶格结构分解层之间。
作为本发明的半导体结构的制备方法的一种优选方案，步骤1)与步骤2)之间还包括于所述衬底的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述衬底与所述超晶格结构分解层之间。
作为本发明的半导体结构的制备方法的一种优选方案，步骤2)与步骤3)之间还包括于所述超晶格结构分解层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述超晶格结构分解层与所述图形化掩膜层之间。
本发明还提供一种半导体结构，所述半导体结构包括：
衬底；
分解重构叠层，位于所述衬底的上表面，所述分解重构叠层由超晶格结构分解层于含氮气氛下经高温处理得到；所述分解重构叠层包括内部形成有若干个孔洞的重构分解层及氮化镓晶种层，其中，所述重构分解层位于所述衬底的上表面，所述氮化镓晶种层位于所述重构分解层的上表面。
作为本发明的半导体结构的一种优选方案，所述半导体结构还包括图形化掩膜层，所述图形化掩膜层内形成有若干个开口，所述氮化镓晶种层位于所述开口内。
作为本发明的半导体结构的一种优选方案，所述半导体结构还包括氮化铝层，所述氮化铝层位于所述衬底与分解重构叠层之间。
作为本发明的半导体结构的一种优选方案，所述半导体结构还包括分解阻挡层，所述分解阻挡层位于所述重构分解层的上表面或位于所述重构分解层的下表面。
本发明还提供一种自支撑氮化镓层的制备方法，所述自支撑氮化镓层的制备方法包括如下步骤：
1)采用如上述任一方案中所述的半导体结构的制备方法制备所述半导体结构；
2)在预设生长温度下于所述半导体结构的上表面形成氮化镓层；
3)将步骤2)得到的结构的温度降至室温，使所述氮化镓层自动剥离，以得到自支撑氮化镓层。
作为本发明的自支撑氮化镓层的制备方法的一种优选方案，步骤2)中采用氢化物气相外延工艺于所述半导体结构的上表面形成所述氮化镓层包括如下步骤：
2-1)将所述半导体结构置于氢化物气相外延设备中，所述氢化物气相外延设备内包括镓舟区及衬底区，所述半导体结构位于所述衬底区；
2-2)向所述镓舟区通入氯化氢以生成氯化镓；向所述衬底区通入氨气，所述氨气与所述氯化镓反应于所述半导体结构的上表面形成氮化镓层。
作为本发明的自支撑氮化镓层的制备方法的一种优选方案，步骤2-2)中，V/III为5～1000；氯化氢的流量为1sccm～1000sccm，所述氨气的流量为10sccm～20slm；所述氮化镓层的生长温度为900℃～1100℃；所述氮化镓层的厚度大于或等于300μm。
本发明还提供一种自支撑氮化镓层，所述自支撑氮化镓层采用如上述任一方案中所述的制备方法制备而得到。
如上所述，本发明的半导体结构、自支撑氮化镓层及其制备方法，具有以下有益效果：本发明的半导体结构的制备方法通过在衬底上形成超晶格结构分解层，并对超晶格结构分解层处理使超晶格结构分解层分解重构以形成包括内部形成若干个孔洞的重构分解层及位于图形化掩膜层的开口暴露出的所述重构分解层上表面的氮化镓晶种层的分解重构叠层，在所述半导体结构用于氮化镓生长时，分解重构叠层中的氮化镓晶种层可以为后续氮化镓的生长提供晶种，而重构分解层内部的孔洞不仅有利于后续生长的氮化镓的自剥离，还可以减少后续生长的氮化镓晶格间的应力，可以提高氮化镓的生长质量；同时，所述超晶格结构分解层为多层结构，有利于后续生长的氮化镓的应力释放，从而提高氮化镓的生长质量。
附图说明
图1显示为本发明实施例一中提供的半导体结构的制备方法的流程图。
图2至图7显示为本发明实施例一中提供的半导体结构的制备方法各步骤中的结构示意图。
图8及图9显示为本发明实施例二中提供的半导体结构的制备方法制备的半导体结构的结构示意图。
图10至图11显示为本发明实施例三中提供的半导体结构的制备方法制备的半导体结构的结构示意图。
图12至图13显示为本发明实施例四中提供的半导体结构的制备方法制备的半导体结构的结构示意图。
图14至图15显示为本发明实施例五中提供的半导体结构的制备方法制备的半导体结构的结构示意图。
图16至图17显示为本发明实施例六中提供的半导体结构的制备方法制备的半导体结构的结构示意图。
图18显示为本发明实施例七中提供的自支撑氮化镓层的制备方法的流程图。
图19至图21显示为本发明实施例七中提供的自支撑氮化镓层的制备方法各步骤的结构示意图。
元件标号说明
10 衬底
11 超晶格结构分解层
12 图形化掩膜层
121 开口
122、132 孔洞
13 分解重构叠层
131 重构分解层
133 氮化镓晶种层
14 氮化铝层
15 分解阻挡层
16 氮化镓层
17 自支撑氮化镓层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图21，需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供衬底；
2)于所述衬底的上表面形成超晶格结构分解层，所述超晶格结构分解层中至少包括镓元素；
3)于所述超晶格结构分解层的上表面形成图形化掩膜层；所述图形化掩膜层内形成有若干个开口，所述开口暴露出部分所述超晶格结构分解层；
4)将步骤3)得到的结构进行处理，使所述超晶格结构分解层分解重构以得到分解重构叠层，其中，所述分解重构叠层包括内部形成若干个孔洞的重构分解层及位于所述开口暴露出的所述重构分解层上表面的氮化镓晶种层。
在步骤1)中，请参阅图1中的S1步骤及图2，提供衬底10。
作为示例，所述衬底10可以为硅衬底、蓝宝石衬底、碳化硅衬底、砷化镓衬底或氮化镓衬底中的任一种。
在步骤2)中，请参阅图1中的S2步骤及图3，于所述衬底10的上表面形成超晶格结构分解层11，所述超晶格结构分解层11中至少包括镓元素。
作为示例，所述超晶格结构是指包括两种不同组分或不同掺杂的材料薄层交替叠置而成的周期性叠层结构，每层所述材料薄层的厚度小于100nm；所述超晶格结构中的势垒很薄，相邻阱之间的耦合很强。
作为示例，所述超晶格结构分解层11可以为组分超晶格、掺杂超晶格、多维超晶格或应变超晶格。其中，所述组分超晶格是指超晶格中的重复单元由两种不同的半导体材料薄层叠置而成的周期性叠层结构；所述掺杂超晶格是指超晶格中的材料薄层为同一半导体材料薄层，通过交替地改变掺杂类型的方法做成的新型人造周期性叠层结构。
作为示例，所述超晶格结构分解层11的厚度可以为但不仅限于100nm～6μm；优选地，所述超晶格结构分解层11的厚度为150nm～1000nm；更为优选地，所述超晶格结构分解层11 的厚度为200nm～900nm；更为优选地，所述超晶格结构分解层11的厚度为300nm～800nm；更为优选地，所述超晶格结构分解层11的厚度为400nm～700nm；更为优选地，所述超晶格结构分解层11的厚度为500nm～600nm。
作为示例，所述超晶格结构分解层11包括2～200层材料薄层，各所述材料薄层的厚度小于100nm。
在一示例中，所述超晶格结构分解层11中还包括铟、砷、磷、锑、镁或氮中的至少一种。
在另一示例中，所述超晶格结构分解层11中还包括掺杂元素，所述掺杂元素包括铁、硫、硅、碲、氧或碳中的至少一种。
作为示例，可以采用MOCVD或MOVPE工艺于所述衬底10的上表面形成所述超晶格结构分解层11。
采用所述超晶格结构分解层11，所述超晶格结构分解层11为多层结构，有利于后续生长的氮化镓层的应力释放，从而提高氮化镓层的生长质量。
在步骤3)中，请参阅图1中的S3步骤及图4，于所述超晶格结构分解层1的上表面形成图形化掩膜层12；所述图形化掩膜层12内形成有若干个开口121，所述开口121暴露出部分所述超晶格结构分解层11。
作为示例，形成的所述图形化掩膜层12的材料可以为铬、铜、钛、钨、镍或二氧化硅中的任一种。
作为示例，所述开口121沿所述图形化掩膜层12的表面呈单一图形的周期性排列，如呈四方周期排列或呈六方周期排列。当然，在其他示例中，所述开口121沿所述图形化掩膜层 12的表面还可以呈五方周期排列、八方周期排列、圆形周期排列等等任一一种排列形式。
作为示例，所述图形化掩膜层12的厚度可以根据实际需要进行设定，优选地，本实施例中，所述图形化掩膜层12的厚度可以为但不仅限于1nm～2000nm；优选地，所述图形化掩膜层12的厚度可以为10nm～1000nm。
作为示例，所述图形化掩膜层12的开孔周期可以为但不仅限于0.1μm～50μm；更为优选地，本实施例中，所述图形化掩膜层12的开孔周期为1μm～20μm。
作为示例，所述开口121的形状可以根据实际需要进行设定，所述开口121的形状可以为圆形、正方形、六边形、椭圆形或任意形状的对称多边形；所述开口121的横向尺寸可以根据实际需要进行设定，优选地，所述开口121的横向尺寸可以为0.1μm～50μm；优选地，所述开口121的横向尺寸为1μm～20μm；即当所述开口121的形状为圆形时，所述开口121 的直径可以为0.1μm～50μm，优选为1μm～20μm。
在步骤4)中，请参阅图1中的S4步骤及图5至图6，将步骤3)得到的结构进行处理，使所述超晶格结构分解层11分解重构以得到分解重构叠层13，其中，所述分解重构叠层13包括内部形成若干个孔洞132的重构分解层131及位于所述开口121暴露出的所述重构分解层131上表面的氮化镓晶种层133。
作为示例，将步骤3)得到的结构置于含氮气氛下进行高温处理，使所述超晶格结构分解层11分解重构以得到分解重构叠层13。
具体的，将步骤3)得到的结构置于含氮气氛下进行高温处理，使所述超晶格结构分解层11分解重构以得到分解重构叠层13包括如下步骤：
4-1)将步骤3)得到的结构置于反应装置中；
4-2)向所述反应装置内通入氨气或氨气与载气的混合物；
4-3)将步骤3)得到的结构加热至处理温度进行处理。
作为示例，步骤4-2)中，所述载气可以为氮气、氢气或氩气中的至少一种。
作为示例，步骤4-2)中，氨气的流量为10sccm～100slm。
作为示例，步骤4-3)中，所述处理温度为700℃～1100℃，优选地，所述处理温度为900℃～1080℃，更为优选地，所述处理温度为950℃～1070℃；处理时间为1min～120min，优选地，所述处理时间为20min～80min。
在步骤4)的处理条件下，位于所述图形化掩膜层12下方的所述超晶格结构分解层11 由于氮分压过低，所述超晶格结构分解层11会部分分解重构或全部分解重构，发生分解反应以分解出镓，分解的镓向所述图形化掩膜层12的开口121处移动(即向氮分压较高的地方移动)；当分解的镓移动到所述图形化掩膜层12的开口121处时，由于氮分压在此处较高，镓与氮元素反应生成氮化镓，生成的氮化镓重新沉积在所述图形化掩膜层12的开口121处，形成所述氮化镓晶种层133，所述氮化镓晶种层133为后续氮化镓的生长提供晶种；而所述图形化掩膜层12下方的所述超晶格结构分解层11由于分解，便重构形成内部具有所述孔洞132 的重构分解层131，所述孔洞132不仅有利于后续在所述半导体结构上生长的氮化镓的自动剥离，也减少了后续生长的氮化镓晶格间的应力，提高氮化镓的生长质量。
需要说明的是，在步骤4)中，可以为只有所述超晶格结构分解层11的上部发生分解反应，并在得到的所述重构分解层131的上部形成有所述孔洞132，如图5及图6所示；当然，在其他示例中，也可以仅为所述超晶格结构分解层11的中部或下部发生分解反应，并在得到的所述重构分解层131的中部或下部形成有所述孔洞132；还可以为在整个所述超晶格结构分解层11内都发生分解反应，在得到的整个所述重构分解层131内均形成有所述孔洞132。
需要进一步说明的是，在步骤4)中，当所述图形化掩膜层12的材料为铬、铜、钛、钨或镍时，在所述超晶格结构分解层11分解重构的过程中，所述图形化掩膜层12也会发生氮化反应，反应后所述图形化掩膜层12内形成有若干个孔洞122，如图5所示；当所述图形化掩膜层12的材料为二氧化硅时，在所述超晶格结构分解层11分解重构的过程中，所述图形化掩膜层12不会发生任何反应，所述图形化掩膜层12内也不会形成有孔洞，如图6所示。该步骤得到的结构的SEM(扫描电镜)图如图7所示。
请继续参阅图5及图6，本发明还提供一种半导体结构，所述半导体结构由本实施例中上述的制备方法制备而得到，所述半导体结构包括：衬底10；分解重构叠层13，所述分解重构叠层13位于所述衬底10的上表面，所述分解重构叠层13由超晶格结构分解层11于含氮气氛下经高温处理得到；所述分解重构叠层13包括内部形成有若干个孔洞132的重构分解层 131及氮化镓晶种层133，其中，所述重构分解层131位于所述衬底10的上表面，所述氮化镓晶种层133位于所述重构分解层131的上表面。
作为示例，所述衬底10可以为硅衬底、蓝宝石衬底、碳化硅衬底、砷化镓衬底或氮化镓衬底中的任一种。
作为示例，所述超晶格结构是指包括两种不同组分或不同掺杂的材料薄层交替叠置而成的周期性叠层结构，每层所述材料薄层的厚度小于100nm；超晶格结构中的势垒足够薄。
作为示例，所述超晶格结构分解层11可以为组分超晶格、掺杂超晶格、多维超晶格或应变超晶格。其中，所述组分超晶格是指超晶格中的重复单元由两种不同的半导体材料薄层叠置而成的周期性叠层结构；所述掺杂超晶格是指超晶格中的材料薄层为同一半导体材料薄层，通过交替地改变掺杂类型的方法做成的新型人造周期性叠层结构。
作为示例，所述超晶格结构分解层11包括2～200层材料薄层，各所述材料薄层的厚度小于100nm。
在一示例中，所述超晶格结构分解层11中至少含有镓元素；除此之外，所述超晶格结构分解层11中还包括铟、砷、磷、锑、镁或氮中的至少一种；譬如，所述超晶格结构分解层11可以为锑砷化铟/锑化镓超晶格、磷化镓/磷化铟镓超晶格、砷化铟/锑化镓超晶格、磷化铟/ 砷化铟镓超晶格、砷化铟镓/磷化铟镓超晶格、氮化镓/氮化铟镓超晶格、氮化铝镓/氮化镓超晶格或砷化镓/砷化铝镓超晶格等等。
在另一示例中，所述超晶格结构分解层11中还包括掺杂元素，所述掺杂元素包括铁、硫、硅、碲、氧或碳中的至少一种。
作为示例，所述半导体结构还包括图形化掩膜层12，所述图形化掩膜层12内形成有若干个开口121，所述氮化镓晶种层133位于所述开口121内。
作为示例，所述开口121沿所述图形化掩膜层12的表面呈单一图形的周期性排列，如呈四方周期排列或呈六方周期排列。当然，在其他示例中，所述开口121沿所述图形化掩膜层 12的表面还可以呈五方周期排列、八方周期排列、圆形周期排列等等任一一种排列形式。
作为示例，所述图形化掩膜层12的厚度可以根据实际需要进行设定，优选地，本实施例中，所述图形化掩膜层12的厚度可以为但不仅限于1nm～2000nm；优选地，所述图形化掩膜层12的厚度可以为10nm～1000nm。
作为示例，所述图形化掩膜层12的开孔周期可以为但不仅限于0.1μm～50μm；更为优选地，本实施例中，所述图形化掩膜层12的开孔周期为1μm～20μm。
作为示例，所述开口121的形状可以根据实际需要进行设定，所述开口121的形状可以为圆形、正方形、六边形、椭圆形或任意形状的对称多边形；所述开口121的横向尺寸可以根据实际需要进行设定，优选地，所述开口121的横向尺寸可以为0.1μm～50μm；优选地，所述开口121的横向尺寸为1μm～20μm；即当所述开口121的形状为圆形时，所述开口121 的直径可以为0.1μm～50μm，优选为1μm～20μm。
作为示例，所述图形化掩膜层12的材料可以为铬、铜、钛、钨、镍或二氧化硅中的任一种。当所述图形化掩膜层12的材料为铬、铜、钛、钨或镍中的任一种时，所述图形化掩膜层12内形成有若干个孔洞122，如图5所示；当所述图形化掩膜层12的材料为二氧化硅时，所述图形化掩膜层12内没有任何孔洞，如图6所示。
实施例二
请结合图1至图6参阅图8至图9，本发明还提供一种半导体结构的制备方法，本实施例中所述的半导体结构的制备方法与实施例一中所述的制备方法大致相同，二者的区别在于：本实施例的半导体结构的制备方法相较于实施例一中所述的制备方法，在实施例一中所述的制备方法的步骤1)与步骤2)之间增设了一于所述衬底10的上表面形成氮化铝层14的步骤，所述氮化铝层14位于所述衬底10与所述超晶格结构分解层11之间；即先在所述衬底10的上表面形成所述氮化铝层14，再在所述氮化铝层14的上表面形成所述超晶格结构分解层11。在所述衬底10与所述超晶格结构分解层11之间增设所述氮化铝层14，可以减少所述衬底10 与所述超晶格结构分解层11之间的晶格失配。本实施例中后续其他步骤均与实施例一中所述的半导体结构的制备方法的其他步骤相同，具体请参阅实施例一，此处不再累述。
作为示例，可以采用物理气相沉积工艺或化学气相沉积工艺在所述衬底10的上表面形成所述氮化铝层14。当然，任何其他形成所述氮化铝层14的工艺均可以用于此，此处不做限定。
请继续参阅图8及图9，本实施例还提供一种半导体结构，所述半导体结构由本实施例中上述的制备方法制备而得到，即本实施例中所述的半导体结构与实施例一中所述的半导体结构大致相同，二者的区别在于：本实施例中所述的半导体结构在实施例一中所述的半导体结构的基础上，增设了氮化铝层14，所述氮化铝层14位于所述衬底10与所述分解重构叠层 13之间，更为具体的，所述氮化铝层14位于所述衬底10与所述重构分解层131之间。
作为示例，所述氮化铝层14的厚度可以为但不仅限于10nm～500nm；优选地，所述氮化铝层14的厚度为20nm～200nm。
本实施例中所述半导体结构中的其他结构均与实施例一中所述的半导体结构的其他结构相同，具体请参阅实施例一，此处不再累述。
实施例三
请结合图8及图9参阅图10至图11，本发明还提供一种半导体结构的制备方法，本实施例中所述的半导体结构的制备方法与实施例二中所述的制备方法大致相同，二者的区别在于：本实施例的半导体结构的制备方法相较于实施例二中所述的制备方法，在实施例二中所述的制备方法的步骤2)与步骤3)之间还包括于所述超晶格结构分解层11的上表面形成分解阻挡层15的步骤，所述分解阻挡层15位于所述超晶格结构分解层11与所述图形化掩膜层 12之间；即先在所述超晶格结构分解层11的上表面形成所述分解阻挡层15，再在所述分解阻挡层15的上表面形成所述图形化掩膜层12。
作为示例，所述分解阻挡层15可以为任意一种在所述超晶格结构分解层11后续分解重构过程中几乎不发生分解的材料层，以确保所述分解阻挡层15具有足够的支撑强度；优选地，本实施例中，所述分解阻挡层15可以为但不仅限于氮化铝镓层；所述氮化铝镓层中铝的物质的量占铝和镓的总物质的量的1％～40％，优选地，铝的物质的量占铝和镓的总物质的量的 2％～35％。由于所述分解阻挡层15自身几乎不分解，所述分解阻挡层15即可以起到阻止所述超晶格分解层11的过度分解，又可以起到防止后续形成的图形化掩膜层12发生坍塌。
作为示例，所述分解阻挡层15的厚度可以为5nm～2000nm，优选地，所述分解阻挡层15 的厚度为10nm～1500nm，更为优选地，所述分解阻挡层15的厚度为15nm～1000nm，更为优选地，所述分解阻挡层15的厚度为20nm～500nm。
本实施例中后续其他步骤均与实施例二中所述的半导体结构的制备方法的其他步骤相同，具体请参阅实施例二，此处不再累述。
请继续参阅图10至图11，本实施例还提供一种半导体结构，所述半导体结构由本实施例中上述的制备方法制备而得到，即本实施例中所述的半导体结构与实施例二中所述的半导体结构大致相同，二者的区别在于：本实施例中所述的半导体结构在实施例二中所述的半导体结构的基础上增设了分解阻挡层15，所述分解阻挡层15位于所述重构分解层131与所述氮化镓晶种层133之间，亦即，所述分解阻挡层15位于所述重构分解层131与所述图形化掩膜层12之间。
实施例四
请结合图8及图9参阅图12至图13，本发明还提供一种半导体结构的制备方法，本实施例中所述的半导体结构的制备方法与实施例二中所述的制备方法大致相同，二者的区别在于：本实施例的半导体结构的制备方法相较于实施例二中所述的制备方法，在实施例二中于所述衬底10的上表面形成所述氮化铝层14之后，还包括于所述氮化铝层14的上表面形成分解阻挡层15的步骤，所述分解阻挡层15位于所述氮化铝层14与所述超晶格结构分解层11 之间；即先在所述氮化铝层14的上表面形成所述分解阻挡层15，再在所述分解阻挡层15的上表面形成所述超晶格结构分解层11；实施例二中的所述超晶格结构分解层11的厚度可以为但不仅限于100nm～6μm；优选地，所述超晶格结构分解层11的厚度为150nm～1000nm；更为优选地，所述超晶格结构分解层11的厚度为200nm～900nm；更为优选地，所述超晶格结构分解层11的厚度为300nm～800nm；更为优选地，所述超晶格结构分解层11的厚度为 400nm～700nm；更为优选地，所述超晶格结构分解层11的厚度为500nm～600nm；而本实施例中，所述超晶格结构分解层11的厚度小于或等于50nm，优选为20nm。
作为示例，所述分解阻挡层15可以为任意一种在所述超晶格结构分解层11后续分解重构过程中几乎不发生分解的材料层，以确保所述分解阻挡层15具有足够的支撑强度；优选地，本实施例中，所述分解阻挡层15可以为但不仅限于氮化铝镓层；所述氮化铝镓层中铝的物质的量占铝和镓的总物质的量的1％～40％，优选地，铝的物质的量占铝和镓的总物质的量的 2％～35％。由于所述分解阻挡层15自身几乎不分解，所述分解阻挡层15即可以起到阻止所述超晶格分解层11的过度分解，又可以起到防止后续形成的图形化掩膜层12发生坍塌。
作为示例，所述分解阻挡层15的厚度可以为5nm～2000nm，优选地，所述分解阻挡层15 的厚度为10nm～1500nm，更为优选地，所述分解阻挡层15的厚度为15nm～1000nm，更为优选地，所述分解阻挡层15的厚度为20nm～500nm。
本实施例中后续其他步骤均与实施例二中所述的半导体结构的制备方法的其他步骤相同，具体请参阅实施例二，此处不再累述。
请继续参阅图12至图13，本实施例还提供一种半导体结构，所述半导体结构由本实施例中上述的制备方法制备而得到，即本实施例中所述的半导体结构与实施例二中所述的半导体结构大致相同，二者的区别在于：本实施例中所述的半导体结构在实施例二中所述的半导体结构的基础上增设了分解阻挡层15，所述分解阻挡层15位于所述氮化铝层14与所述重构分解层131之间；实施例二中的所述超晶格结构分解层11的厚度可以为但不仅限于 100nm～6μm；优选地，所述超晶格结构分解层11的厚度为150nm～1000nm；更为优选地，所述超晶格结构分解层11的厚度为200nm～900nm；更为优选地，所述超晶格结构分解层11的厚度为300nm～800nm；更为优选地，所述超晶格结构分解层11的厚度为400nm～700nm；更为优选地，所述超晶格结构分解层11的厚度为500nm～600nm；而本实施例中，所述超晶格结构分解层11的厚度小于或等于50nm，优选为20nm。
实施例五
请结合图1至图6参阅图14至图15，本发明还提供一种半导体结构的制备方法，本实施例中所述的半导体结构的制备方法与实施例一中所述的制备方法大致相同，二者的区别在于：本实施例的半导体结构的制备方法相较于实施例一中所述的制备方法，在实施例一中所述的制备方法的步骤2)与步骤3)之间还包括于所述超晶格分解层11的上表面形成分解阻挡层15的步骤，所述分解阻挡层15位于所述超晶格分解层11与所述图形化掩膜层12之间；即先在所述超晶格分解层11的上表面形成所述分解阻挡层15，再在所述分解阻挡层15的上表面形成所述图形化掩膜层12。
作为示例，所述分解阻挡层15可以为任意一种在所述超晶格结构分解层11后续分解重构过程中几乎不发生分解的材料层，以确保所述分解阻挡层15具有足够的支撑强度；优选地，本实施例中，所述分解阻挡层15可以为但不仅限于氮化铝镓层；所述氮化铝镓层中铝的物质的量占铝和镓的总物质的量的1％～40％，优选地，铝的物质的量占铝和镓的总物质的量的 2％～35％。由于所述分解阻挡层15自身几乎不分解，所述分解阻挡层15即可以起到阻止所述超晶格分解层11的过度分解，又可以起到防止后续形成的图形化掩膜层12发生坍塌。
作为示例，所述分解阻挡层15的厚度可以为5nm～2000nm，优选地，所述分解阻挡层15 的厚度为10nm～1500nm，更为优选地，所述分解阻挡层15的厚度为15nm～1000nm，更为优选地，所述分解阻挡层15的厚度为20nm～500nm。
本实施例中后续其他步骤均与实施例一中所述的半导体结构的制备方法的其他步骤相同，具体请参阅实施例一，此处不再累述。
请继续参阅图14至图15，本实施例还提供一种半导体结构，所述半导体结构由本实施例中上述的制备方法制备而得到，即本实施例中所述的半导体结构与实施例一中所述的半导体结构大致相同，二者的区别在于：本实施例中所述的半导体结构在实施例一中所述的半导体结构的基础上增设了分解阻挡层15，所述分解阻挡层15位于所述重构分解层131与所述氮化镓晶种层133之间，亦即，所述分解阻挡层15位于所述重构分解层131与所述图形化掩膜层12之间。
实施例六
请结合图1至图6参阅图16至图17，本发明还提供一种半导体结构的制备方法，本实施例中所述的半导体结构的制备方法与实施例一中所述的制备方法大致相同，二者的区别在于：本实施例的半导体结构的制备方法相较于实施例一中所述的制备方法，在实施例一中在实施例一中所述的制备方法的步骤1)与步骤2)之间增设了于所述衬底10的上表面形成分解阻挡层15的步骤，所述分解阻挡层15位于所述衬底10与所述超晶格结构分解层11之间；即先在所述衬底10的上表面形成所述分解阻挡层15，再在所述分解阻挡层15的上表面形成所述超晶格结构分解层11；实施例一中的所述超晶格结构分解层11的厚度可以为但不仅限于100nm～6μm；优选地，所述超晶格结构分解层11的厚度为150nm～1000nm；更为优选地，所述超晶格结构分解层11的厚度为200nm～900nm；更为优选地，所述超晶格结构分解层11 的厚度为300nm～800nm；更为优选地，所述超晶格结构分解层11的厚度为400nm～700nm；更为优选地，所述超晶格结构分解层11的厚度为500nm～600nm；而本实施例中，所述超晶格结构分解层11的厚度小于或等于50nm，优选为20nm。
作为示例，所述分解阻挡层15可以为任意一种在所述超晶格结构分解层11后续分解重构过程中几乎不发生分解的材料层，以确保所述分解阻挡层15具有足够的支撑强度；优选地，本实施例中，所述分解阻挡层15可以为但不仅限于氮化铝镓层；所述氮化铝镓层中铝的物质的量占铝和镓的总物质的量的1％～40％，优选地，铝的物质的量占铝和镓的总物质的量的 2％～35％。由于所述分解阻挡层15自身几乎不分解，所述分解阻挡层15即可以起到阻止所述超晶格分解层11的过度分解，又可以起到防止后续形成的图形化掩膜层12发生坍塌。
作为示例，所述分解阻挡层15的厚度可以为5nm～2000nm，优选地，所述分解阻挡层15 的厚度为10nm～1500nm，更为优选地，所述分解阻挡层15的厚度为15nm～1000nm，更为优选地，所述分解阻挡层15的厚度为20nm～500nm。
本实施例中后续其他步骤均与实施例一中所述的半导体结构的制备方法的其他步骤相同，具体请参阅实施例一，此处不再累述。
请继续参阅图16至图17，本实施例还提供一种半导体结构，所述半导体结构由本实施例中上述的制备方法制备而得到，即本实施例中所述的半导体结构与实施例一中所述的半导体结构大致相同，二者的区别在于：本实施例中所述的半导体结构在实施例一中所述的半导体结构的基础上增设了分解阻挡层15，所述分解阻挡层15位于所述衬底10与所述重构分解层131之间；实施例一中的所述超晶格结构分解层11的厚度可以为但不仅限于100nm～6μm；优选地，所述超晶格结构分解层11的厚度为150nm～1000nm；更为优选地，所述超晶格结构分解层11的厚度为200nm～900nm；更为优选地，所述超晶格结构分解层11的厚度为 300nm～800nm；更为优选地，所述超晶格结构分解层11的厚度为400nm～700nm；更为优选地，所述超晶格结构分解层11的厚度为500nm～600nm；而本实施例中，所述超晶格结构分解层11的厚度小于或等于50nm，优选为20nm。
实施例七
请参阅图18，本发明还提供一种自支撑氮化镓层的制备方法，所述自支撑氮化镓层的制备方法包括如下步骤：
1)采用如实施例一至实施例六任一实施例中所述的半导体结构的制备方法制备所述半导体结构；
2)在预设生长温度下于所述半导体结构的上表面形成氮化镓层；
3)将步骤2)得到的结构的温度降至室温，使所述氮化镓层自动剥离，以得到自支撑氮化镓层。
在步骤1)中，请参阅图18中的S1步骤，采用如实施例一至实施例六任一实施例中所述的半导体结构的制备方法制备所述半导体结构。
作为示例，制备所述半导体结构的具体方法请参阅实施例一至实施例四，此处不再累述。
在步骤2)中，请参阅图18中的S2步骤及图19，在预设生长温度下于所述半导体结构的上表面形成氮化镓层16。
需要说明的是，为了便于附图说明，本实施例的附图仅以实施例一中附图6对应的半导体结构作为示例，实施例一至实施例六中与附图6不同的半导体结构也在本实施例的保护范围之内。
作为示例，可以采用金属有机化学气相沉积工艺、分子束外延工艺或氢化物气相外延工艺于所述半导体结构的上表面形成所述氮化镓层16。
作为示例，采用氢化物气相外延工艺于所述半导体结构的上表面形成所述氮化镓层16包括如下步骤：
2-1)将所述半导体结构置于氢化物气相外延设备中，所述氢化物气相外延设备内包括镓舟区及衬底区，所述半导体结构位于所述衬底区；
2-2)向所述镓舟区通入氯化氢以生成氯化镓；向所述衬底区通入氨气，所述氨气与所述氯化镓反应于所述半导体结构的上表面形成氮化镓层16。
作为示例，步骤2-2)中，形成所述氮化镓层16的V/III(氮与镓的摩尔比)为5～1000，优选地，本实施例中，形成所述氮化镓层16的V/III为7～100；氯化氢的流量为1sccm(标准毫升每分钟)～1000sccm，所述氨气的流量为10sccm～20slm(标准升每分钟)。
作为示例，步骤2-2)中，所述氮化镓层16的生长温度为900℃～1100℃；所述氮化镓层 15的厚度大于或等于300μm，优选地，所述氮化镓层16的厚度为300μm～1500μm。
在步骤3)中，请参阅图18中的S3步骤及图20及图21，将步骤2)得到的结构的温度降至室温，使所述氮化镓层16自所述半导体结构处自动剥离，以得到自支撑氮化镓层17。
作为示例，将步骤2)得到的结构的温度自然降至室温或以5℃/min～30℃/min的降温速率降至室温，在降温过程中，使所述氮化镓层16自所述半导体结构处自动剥离，以得到自支撑氮化镓层17；具体的，当所述图形化掩膜层12内没有任何孔洞的半导体结构中，在降温过程中，所述氮化镓层16从由所述重构分解层131内具有所述孔洞132的部位自动剥离，如图21所示；当所述图形化掩膜层12内形成有所述孔洞122时，在降温过程中，所述氮化镓层16从所述图形化掩膜层12处及所述重构分解层131内具有所述孔洞132的部位自动剥离。
需要说明的是，对于不包括分解阻挡层15的半导体结构，步骤2)中在所述半导体结构上形成所述氮化镓层16时，所述氮化镓层16自所述氮化镓晶种层133横向生长的过程中，会在所述图形化掩膜层12上方的部分所述氮化镓层16内形成孔洞，此时，在降温过程中，当所述图形化掩膜层12内没有任何孔洞时，所述氮化镓层16从所述氮化镓层16内的孔洞处及所述重构分解层131内具有所述孔洞132的部位自动剥离；当所述图形化掩膜层12内形成有所述孔洞122时，在降温过程中，所述氮化镓层16从所述氮化镓层16内的孔洞处、所述图形化掩膜层12处及所述重构分解层131内具有所述孔洞132的部位自动剥离。
需要进一步说明的是，对于包括分解阻挡层15的半导体结构，步骤2)中在所述半导体结构上形成所述氮化镓层16时，所述氮化镓层16自所述氮化镓晶种层133横向生长的过程中，会在所述图形化掩膜层12上方的部分所述氮化镓层16内形成孔洞，此时，在降温过程中，当所述分解阻挡层15位于所述超晶格结构分解层11上方时，所述氮化镓层16从所述氮化镓层16内的孔洞处自动剥离；当所述分解阻挡层15位于所述超晶格结构分解层11的下方时，在降温过程中，当所述图形化掩膜层12内没有任何孔洞时，所述氮化镓层16从所述氮化镓层16内的孔洞处及所述重构分解131内具有所述孔洞132的部位自动剥离；当所述图形化掩膜层12内形成有所述孔洞122时，在降温过程中，所述氮化镓层16从所述氮化镓层16内的孔洞处、所述图形化掩膜层12处及所述重构分解层131内具有所述孔洞132的部位自动剥离。
需要进一步说明的是，所述氮化镓层16自所述半导体结构处自动剥离之后，还包括对剥离的所述氮化镓层16进行表面处理的步骤，以去除残留的所述重构分解层131、所述图形化掩膜层12及所述氮化镓晶种层133，并对所述氮化镓层16的表面进行研磨抛光等处理，以得到所需厚度、表面平整度较高的所述自支撑氮化镓层17，如图21所示。
实施例八
请继续参阅图21，本发明还提供一种自支撑氮化镓层17，所述自支撑氮化镓层17采用实施例七中所述的制备方法制备而得到。具体的制备方法请参阅实施例七，此处不再累述。
综上所述，本发明提供一种半导体结构、自支撑氮化镓层及其制备方法，所述半导体结构的制备方法包括如下步骤：1)提供衬底；2)于所述衬底的上表面形成超晶格结构分解层，所述超晶格结构分解层中至少包括镓元素；3)于所述超晶格结构分解层的上表面形成图形化掩膜层；所述图形化掩膜层内形成有若干个开口，所述开口暴露出部分所述超晶格结构分解层；4)将步骤3)得到的结构进行处理，使所述超晶格结构分解层分解重构以得到分解重构叠层，其中，所述分解重构叠层包括内部形成若干个孔洞的重构分解层及位于所述开口暴露出的所述重构分解层上表面的氮化镓晶种层。本发明的半导体结构的制备方法通过在衬底上形成超晶格结构分解层，并对超晶格结构分解层处理使超晶格结构分解层分解重构以形成包括内部形成若干个孔洞的重构分解层及位于图形化掩膜层的开口暴露出的所述重构分解层上表面的氮化镓晶种层的分解重构叠层，在所述半导体结构用于氮化镓生长时，分解重构叠层中的氮化镓晶种层可以为后续氮化镓的生长提供晶种，而重构分解层内部的孔洞不仅有利于后续生长的氮化镓的自剥离，还可以减少后续生长的氮化镓晶格间的应力，可以提高氮化镓的生长质量；同时，所述超晶格结构分解层为多层结构，有利于后续生长的氮化镓的应力释放，从而提高氮化镓的生长质量。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括如下步骤：
1）提供衬底；
2）于所述衬底的上表面形成超晶格结构分解层，所述超晶格结构分解层中至少包括镓元素；
3）于所述超晶格结构分解层的上表面形成图形化掩膜层；所述图形化掩膜层内形成有若干个开口，所述开口暴露出部分所述超晶格结构分解层；
4）将步骤3）得到的结构置于含氮气氛下进行处理，使所述超晶格结构分解层分解重构以得到分解重构叠层，其中，所述分解重构叠层包括内部形成若干个孔洞的重构分解层及位于所述开口暴露出的所述重构分解层上表面的氮化镓晶种层；所述处理包括：
4-1）将步骤3）得到的结构置于反应装置中；
4-2）向所述反应装置内通入氨气或氨气与载气的混合物；
4-3）将步骤3）得到的结构加热至处理温度进行处理。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤2）中，形成的所述超晶格结构分解层包括组分超晶格、掺杂超晶格、多维超晶格或应变超晶格。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于：所述超晶格结构分解层包括2~200层材料薄层，各所述材料薄层的厚度小于100nm。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤2）中，形成的所述超晶格结构分解层中还包括铟、砷、磷、锑、镁或氮中的至少一种。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于：所述超晶格结构分解层中还包括掺杂元素，所述掺杂元素包括铁、硫、硅、碲、氧或碳中的至少一种。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤1）与步骤2）之间还包括于所述衬底的上表面形成氮化铝层的步骤，所述氮化铝层位于所述衬底与所述超晶格结构分解层之间。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于：于所述衬底的上表面形成氮化铝层之后，还包括于所述氮化铝层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述氮化铝层与所述超晶格结构分解层之间。
8.根据权利要求1至5中任一项所述的半导体结构的制备方法，其特征在于：步骤1）与步骤2）之间还包括于所述衬底的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述衬底与所述超晶格结构分解层之间。
9.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于：步骤2）与步骤3）之间还包括于所述超晶格结构分解层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述超晶格结构分解层与所述图形化掩膜层之间。
10.一种半导体结构，其特征在于，所述半导体结构包括：
衬底；
分解重构叠层，位于所述衬底的上表面，所述分解重构叠层由超晶格结构分解层于含氮气氛下经处理得到；所述分解重构叠层包括内部形成有若干个孔洞的重构分解层及氮化镓晶种层，其中，所述重构分解层位于所述衬底的上表面，所述氮化镓晶种层位于所述重构分解层的上表面；所述处理包括将所述超晶格结构分解层置于反应装置中，向所述反应装置内通入氨气或氨气与载气的混合物，以及加热至处理温度进行处理。
11.根据权利要求10所述的半导体结构，其特征在于：所述半导体结构还包括图形化掩膜层，所述图形化掩膜层内形成有若干个开口，所述氮化镓晶种层位于所述开口内。
12.根据权利要求10所述的半导体结构，其特征在于：所述半导体结构还包括氮化铝层，所述氮化铝层位于所述衬底与分解重构叠层之间。
13.根据权利要求10至12中任一项所述的半导体结构，其特征在于：所述半导体结构还包括分解阻挡层，所述分解阻挡层位于所述重构分解层的上表面或位于所述重构分解层的下表面。
14.一种自支撑氮化镓层的制备方法，其特征在于，所述自支撑氮化镓层的制备方法包括如下步骤：
1）采用如权利要求1至9中任一项所述的半导体结构的制备方法制备所述半导体结构；
2）在预设生长温度下于所述半导体结构的上表面形成氮化镓层；
3）将步骤2）得到的结构的温度降至室温，使所述氮化镓层自动剥离，以得到自支撑氮化镓层。
15.根据权利要求14所述的自支撑氮化镓层的制备方法，其特征在于：步骤2）中采用氢化物气相外延工艺于所述半导体结构的上表面形成所述氮化镓层包括如下步骤：
2-1）将所述半导体结构置于氢化物气相外延设备中，所述氢化物气相外延设备内包括镓舟区及衬底区，所述半导体结构位于所述衬底区；
2-2）向所述镓舟区通入氯化氢以生成氯化镓；向所述衬底区通入氨气，所述氨气与所述氯化镓反应于所述半导体结构的上表面形成氮化镓层。
16.根据权利要求15所述的自支撑氮化镓层的制备方法，其特征在于：步骤2-2）中，V/III为5~1000；氯化氢的流量为1sccm~1000sccm，所述氨气的流量为10sccm~20slm；所述氮化镓层的生长温度为900℃~1100℃；所述氮化镓层的厚度大于或等于300μm。
17.一种自支撑氮化镓层，其特征在于，所述自支撑氮化镓层采用如权利要求14至16中任一项所述的制备方法制备而得到。
CN201710495292.4A 2017-06-26 2017-06-26 半导体结构、自支撑氮化镓层及其制备方法 Active CN107123589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710495292.4A CN107123589B (zh) 2017-06-26 2017-06-26 半导体结构、自支撑氮化镓层及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710495292.4A CN107123589B (zh) 2017-06-26 2017-06-26 半导体结构、自支撑氮化镓层及其制备方法

Publications (2)

Publication Number Publication Date
CN107123589A CN107123589A (zh) 2017-09-01
CN107123589B true CN107123589B (zh) 2020-01-07

Family

ID=59719529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710495292.4A Active CN107123589B (zh) 2017-06-26 2017-06-26 半导体结构、自支撑氮化镓层及其制备方法

Country Status (1)

Country Link
CN (1) CN107123589B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022073230A1 (zh) * 2020-10-10 2022-04-14 苏州晶湛半导体有限公司 半导体结构的衬底剥离方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217110A (zh) * 2002-07-02 2008-07-09 日本电气株式会社 Ⅲ族氮化物半导体衬底及其生产工艺
CN102471920A (zh) * 2009-07-07 2012-05-23 日本碍子株式会社 Iii族金属氮化物单晶的制造方法
CN103633199A (zh) * 2013-12-05 2014-03-12 中国科学院半导体研究所 利用蓝宝石衬底制备垂直结构氮化镓基发光二极管的方法
CN103866380A (zh) * 2014-03-25 2014-06-18 山东大学 一种使用图形化退火多孔结构进行GaN单晶生长的方法
CN105244316A (zh) * 2015-10-19 2016-01-13 中国电子科技集团公司第四十六研究所 一种掩膜辅助制备多孔GaN层的方法
CN106298443A (zh) * 2015-06-02 2017-01-04 北京大学 一种GaN衬底的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217110A (zh) * 2002-07-02 2008-07-09 日本电气株式会社 Ⅲ族氮化物半导体衬底及其生产工艺
CN102471920A (zh) * 2009-07-07 2012-05-23 日本碍子株式会社 Iii族金属氮化物单晶的制造方法
CN103633199A (zh) * 2013-12-05 2014-03-12 中国科学院半导体研究所 利用蓝宝石衬底制备垂直结构氮化镓基发光二极管的方法
CN103866380A (zh) * 2014-03-25 2014-06-18 山东大学 一种使用图形化退火多孔结构进行GaN单晶生长的方法
CN106298443A (zh) * 2015-06-02 2017-01-04 北京大学 一种GaN衬底的制备方法
CN105244316A (zh) * 2015-10-19 2016-01-13 中国电子科技集团公司第四十六研究所 一种掩膜辅助制备多孔GaN层的方法

Also Published As

Publication number Publication date
CN107123589A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
CN107275187B (zh) 自支撑氮化镓层及其制备方法、退火方法
CN107180747B (zh) 半导体结构、自支撑氮化镓层及其制备方法
TWI445052B (zh) 藉由金屬有機化學氣相沈積（ＭＯＣＶＤ）於多孔性氮化鎵（ＧａＮ）模板上氮化銦鎵（ＩｎＧａＮ）之生長
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
KR101268139B1 (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
WO2009005894A2 (en) Non-polar ultraviolet light emitting device and method for fabricating same
CN109545933B (zh) 一种非极性图形化AlN/蓝宝石复合衬底及其制备方法
KR102112249B1 (ko) 반도체 웨이퍼
CN114242854B (zh) 一种同质外延结构，其制备方法及剥离方法
CN103378235A (zh) 发光二极管
CN210120150U (zh) 采用2d材料磊晶去疵单晶基板
CN107123590B (zh) 半导体结构、自支撑氮化镓层及其制备方法
CN107316800B (zh) 自支撑氮化镓层及其制备方法
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
CN107123589B (zh) 半导体结构、自支撑氮化镓层及其制备方法
CN115332407A (zh) 一种发光二极管外延片及其制备方法
CN111525003B (zh) 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法
CN107195535B (zh) 半导体结构、自支撑氮化镓层及其制备方法
CN105679903B (zh) 一种半极性led外延结构及其制备方法
US9859457B2 (en) Semiconductor and template for growing semiconductors
Bayram et al. Engineering future light emitting diodes and photovoltaics with inexpensive materials: Integrating ZnO and Si into GaN-based devices
JP2995186B1 (ja) 半導体発光素子
US20140374748A1 (en) Light emitting diodes having zinc oxide fibers over silicon substrates
CN107275188B (zh) 半导体结构、自支撑氮化镓层及其制备方法
CN107316801B (zh) 半导体结构、自支撑氮化镓层及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant