CN105679903B - 一种半极性led外延结构及其制备方法 - Google Patents

一种半极性led外延结构及其制备方法 Download PDF

Info

Publication number
CN105679903B
CN105679903B CN201610030332.3A CN201610030332A CN105679903B CN 105679903 B CN105679903 B CN 105679903B CN 201610030332 A CN201610030332 A CN 201610030332A CN 105679903 B CN105679903 B CN 105679903B
Authority
CN
China
Prior art keywords
semi
polarity
type hole
sapphire substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610030332.3A
Other languages
English (en)
Other versions
CN105679903A (zh
Inventor
杜成孝
郑建森
张洁
徐宸科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201610030332.3A priority Critical patent/CN105679903B/zh
Publication of CN105679903A publication Critical patent/CN105679903A/zh
Priority to PCT/CN2016/111663 priority patent/WO2017124879A1/zh
Priority to US15/870,949 priority patent/US20180138332A1/en
Application granted granted Critical
Publication of CN105679903B publication Critical patent/CN105679903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种半极性LED外延结构及其制作方法,包括工艺步骤:提供一蓝宝石衬底;在所述蓝宝石衬底上生长半导体底层结构,使得其表面形成纳米V型坑,V型坑的侧面为半极性面,对应(1‑101)晶面族;在所述半导体底层结构的半极性面上生长半导体功能层。本发明不需要选区外延和二次外延;半极性面为(1‑101)晶面族,平滑的导带底和价带顶在倒空间交叠面积很大,辐射复合效率大大增加;通过材料生长工艺调节实现半极性面的裸露,而不受制于衬底几何形状,实现制备半极性面材料,成本低廉;与现有的芯片制程融合度高。

Description

一种半极性LED外延结构及其制备方法
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种半极性LED外延结构及其制备方法。
背景技术
LED是一种半导体固体发光器件,其利用半导体PN结作为发光材料,可以直接将电转换为光。目前,极性GaN基LED技术产业化已经20余年,发展至今其性能取得了极大的改善;但是也逐渐显现出了极性LED的性能瓶颈,光电转换效率达到60%之后很难再有大幅的继续提升。目前,普遍认为极性LED器件有难以克服的极化效应,从而影响着LED的发光效率。关于半极性和非极性材料和器件的研究和文献报道近些年非常多,主要存在的问题是在半极性面或者非极性面上生长GaN材料比较困难。
半极性和非极性GaN材料的获得一般有两种常见的方式:一是通过非极性和半极性的蓝宝石获得半极性或者非常GaN薄膜;二是通过切割同质衬底的半极性和非极性面同质外延出相应的器件。第一种技术路线较难获得比较好的材料质量;第二种技术路线虽能获得较高的材料质量,但是成本很高。此外,还有一种工艺相对复杂的技术是通过选区外延来实现半极性面或者非极性面的生长,然后在这些原位生长出来的半极性面上生长制备半极性或者非极性器件;工艺相对复杂,往往需要一些辅助材料和二次外延生长工艺设计。由此来看,半极性和非极性LED路线的主要障碍就在于如何获得高质量材料。
发明内容
本发明的目的在于:提供一种C面蓝宝石衬底原位生长制备半极性LED外延结构及其制备方法,利用蓝宝石平面或者图形衬底在外延生长过程中可以控制半导体底层结构表面形成纳米V型坑,进而在V型坑的半极性侧面制备半导体功能层,最终获得半极性LED外延结构。
本发明的第一方面,提供一种半极性LED外延结构,该外延结构从下至上依次包括:蓝宝石衬底、半导体底层结构以及半导体功能层,其特征在于:所述半导体底层结构表面具有纳米V型坑,V型坑的侧面为半极性面,对应(1-101)晶面族。
优选地,所述蓝宝石衬底为纳米图形化蓝宝石衬底或者平片蓝宝石衬底。
优选地,所述蓝宝石衬底为纳米图形化蓝宝石衬底,所述纳米V型坑的线径尺寸为100~1000nm。
优选地,所述蓝宝石衬底为平片蓝宝石衬底,所述纳米V型坑的线径尺寸符合正态分布,正态分布的峰值尺寸对应于550±10nm。
优选地,所述半导体底层结构包括缓冲层或uGaN层或nGaN层或前述任意组合。
优选地,所述半导体功能层材料包括GaN系半导体材料。
优选地,所述半导体功能层包括第一半导体功能层和第二半导体功能层,其中第一半导体功能层表面具有纳米V型坑。
本发明的第二方面,还提供一种半极性LED外延结构的制作方法,包括以下工艺步骤:
(1)提供一蓝宝石衬底;
(2)在所述蓝宝石衬底上生长半导体底层结构,使得其表面形成纳米V型坑,V型坑的侧面为半极性面,对应(1-101)晶面族;
(3)在所述半导体底层结构上生长半导体功能层。
优选地,所述蓝宝石衬底为纳米图形化蓝宝石衬底或者平片蓝宝石衬底。
优选地,所述V型坑的密度通过纳米图形化蓝宝石衬底的图形密度来调节。
优选地,所述蓝宝石衬底为纳米图形化蓝宝石衬底,所述纳米V型坑的线径尺寸为100~1000nm。
优选地,所述蓝宝石衬底为平片蓝宝石衬底,所述纳米V型坑的线径尺寸符合正态分布,正态分布的峰值尺寸对应于550±10nm。
优选地,所述半导体底层结构包括缓冲层或uGaN层或nGaN层或前述任意组合。
优选地,所述步骤(2)通过控制生长温度比较低(1100℃以内),生长速率比较快(3μm/h以上),使得半导体底层结构表面形成纳米V型坑。
优选地,所述半导体功能层材料包括GaN系半导体材料。
优选地,所述半导体功能层包括第一半导体功能层和第二半导体功能层,其中第一半导体功能层表面具有纳米V型坑。
优选地,所述第一半导体功能层的纳米V型坑是通过在半极性面上生长速率加快至常规极性面的5~10倍或者延长生长时间至常规极性面的5~10倍获得。
相对于现有技术,常规的极性面(001)面的LED外延结构的导带和价带由于极化电场的存在而弯曲,导致导带底和价带顶倒空间不在同一个位置,类似变成间接带隙半导体发光(AlInGaN体系材料为直接带隙发光材料),辐射复合发光效率降低,非辐射复合概率增加,本发明至少包括以下技术效果:
(1)不需要选区外延,不需要二次外延,简化制作工艺流程;
(2)半极性面为(1-101)晶面族,平滑的导带底和价带顶在倒空间交叠面积很大,辐射复合效率大大增加;
(3)通过材料生长工艺调节实现半极性面的裸露,而不受制于衬底几何形状,实现制备半极性面材料,可操作性强,成本低廉;
(4)在具有纳米V型坑的半导体底层结构表面形成半导体功能层,如此获得的外延结构可以与现有的芯片制程相融合,便于制作LED芯片等半导体发光器件。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图中标示:11,21,31,41:蓝宝石衬底;12,22,32,42:缓冲层;13,23,33,43:第一uGaN层;14,24,34,44:第二uGaN层;15,25,35,45:nGaN层;16,26,36,46:半导体功能层;17,27,37,47:V型坑的侧面(对应(1-101)晶面族);261:461:第一半导体功能层;262:462:第二半导体功能层。
图1~图5为本发明实施例1、2制作的LED外延结构的剖视示意图。
图6为本发明实施例3制作的LED外延结构的剖视示意图。
图7为本发明实施例4制作的LED外延结构的剖视示意图。
图8为本发明实施例5制作的LED外延结构的剖视示意图。
具体实施方式
下面结合示意图对本发明进行详细的描述,在进一步介绍本发明之前,应当理解,由于可以对特定的实施例进行改造,因此,本发明并不限于下述的特定实施例。还应当理解,由于本发明的范围只由所附权利要求限定,因此所采用的实施例只是介绍性的,而不是限制性的。除非另有说明,否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
实施例1
请参照图1~图5,本实施例提供一种GaN半极性LED外延结构的制作方法,可以规避半极性材料不好生长以及同质半极性材料价格昂贵的问题。以下技术方案以纳米蓝宝石图形衬底为例,制作方法包括以下步骤:
请参照图1,提供一纳米图形化蓝宝石衬底11(Sapphire),并放入金属有机化学气相沉积(MOCVD)设备中升温至1000~1200℃,在氢气氛围下处理3~10分钟;使用纳米图形化蓝宝石衬底(PSS,Patterned Sapphire Substrate)可以获得规则的表面V型坑(凹坑)阵列,PSS的图形线径为100~1000nm,图形高度为300~2000nm,间距为周期尺寸的1/5~1/2,该尺寸下的图案不影响现有芯片制程制备芯片,也即不影响后续芯片电极制备等光刻工艺,如果图形线径尺寸过小时(<100nm),V型坑很小,V型坑底部沉积的低温功能层有交叠,叠加部分发光不好,交叠的部分占据整个V型坑的内壁比例比较高,影响器件发光效率,所以尺寸不宜太小,如果图形线径尺寸过大时(>1000nm),外延结构与现有芯片制程融合度降低,不易制作成LED器件;对应于每一个PSS的凸起(岛),V型坑的密度可以通过图形衬底的图形密度来调节,当图形化衬底的图形密度确定后,V型坑的密度与之相同,每个V型坑的大小也随之确定,V型坑的线径尺寸为100~1000nm;使用平面衬底也可以获得半极性面LED,其表面V型坑的大小不一且相对随机分布,但是密度受到缓冲层厚度和缓冲层退火条件的影响:缓冲层越厚,退火温度越低,退火时间越短,岛密度越高,后续V型坑密度越大;反之亦然。降温至500~600℃,通入氨气和三甲基镓,生长20~50nm的AlInGaN低温缓冲层12(buffer),起到应力释放的作用,然后关闭三甲基镓;其中外延生长方法还可以选用CVD(化学气相沉积)方法、PECVD(等离子体增强化学气相沉积)方法、MBE(分子束外延)方法、HVPE(氢化物气相外延)方法,本实施例优选MOCVD,但不限于此。
请参照图2,在低温缓冲层12上外延生长具有V型坑的半导体底层结构,V型坑的侧面17为半极性面,对应(1-101)晶面族,具体来说,升温至870~970℃,在此温度下进行退火处理5秒~2分钟,然后通入三甲基镓,生长1~2μm厚度的非掺杂氮化镓13(第一uGaN层),该层称为三维模式的GaN生长层;生长温度控制在1050℃以内,腔室压力为500torr,生长速率控制在3μm/h以上,可以获得大量纳米V型坑,V型坑可以占据整个外延表面,C面完全消失,V型坑也可以部分占据大部分表面,本实施例优选纳米V型坑占据整个外延表面,无C面。
请参照图3,温度控制在1100℃以内,腔室压力为300torr,生长1~2μm厚的非掺杂氮化镓14(第二uGaN层),该层称为二维模式的GaN生长层;生长速率控制在4μm/h以上,纳米V型坑占据整个表面。
请参照图4,降温至1050℃左右,腔室压力为300torr,生长1.5~4μm厚的氮化镓,通入硅烷进行掺杂,形成N型氮化镓15(nGaN层);也可以生长uGaN/nGaN超晶格代替完全掺杂的nGaN,提供电子注入;生长速率控制在5μm/h以上;nGaN生长结束之后,外延表面被纳米V型坑全部占满。
请参照图5,在形成纳米V型坑的半导体底层结构表面上继续生长半导体功能层16,本实施例优选GaN系半导体材料,结构层为SLs/MQWs/pAlGaN/pGaN/p++作为功能层。具体来说,降温至770~870℃,生长15~30个周期的InGaN/GaN超晶格层(SLs),每个周期内InGaN的厚度范围1~3nm,GaN厚度范围2.5~8nm,该超晶格层作为低温应力释放层,发挥应力释放作用;由于半极性面上的外延沉积速率只有极性面的1/10~1/5,制备与常规方式(极性面生长)相当厚度的外延层,在半极性面上的生长速率可以通过调整气体流量等方式加快5~10倍或者延长生长时间至常规的5~10倍;温度控制在750~900℃之间,继续生长5~15个周期的InGaN/GaN多量子阱层(MQWs),作为发光层;生长速率方面同低温应力释放层(InGaN/GaN超晶格层)的处理方式;温度控制在800~950℃之间,生长p型AlGaN电子阻挡层(pAlGaN),阻挡电子扩充;生长速率方面同低温应力释放层的处理方式;升温至900~1050℃,生长p型GaN层(pGaN),提供空穴注入,生长速率方面同低温应力释放层(InGaN/GaN超晶格层)的处理方式;在900~1050℃下,生长重掺杂p型GaN接触层(p++),更易于后续制作LED器件常用的透明电极(如ITO)形成欧姆接触,生长速率方面同低温应力释放层(InGaN/GaN超晶格层)的处理方式。需要强调的是,p型GaN层和重掺杂p型GaN接触层(p++)要采用和常规C面LED 的p型层不同的生长条件,常规C面LED的p型层生长通入大量氢气,具有填充V型坑的作用,本实施例的pGaN要采用氮气条件生长或者少量氢气生长,避免填充V型坑。
实施例2
请参照图5,本实施例提供的一种LED外延结构,从下至上依次包括:蓝宝石衬底11、缓冲层12、包括第一u-GaN层13和第二u-GaN层14、nGaN层15的具有纳米V型坑的半导体底层结构、包括SLs/MQWs/pAlGaN/pGaN/p++的半导体功能层16以及电极结构(图中未示出)。
具体来说,本实施例的蓝宝石衬底11,可以是图形化蓝宝石衬底(PSS,PatternedSapphire Substrate),也可以是平片蓝宝石衬底(FSS,Flat Sapphire Substrate),本实施例优选PSS衬底,图形线径为100~1000nm,图形高度为300~2000nm,间距为周期尺寸的1/5~1/2,该尺寸下的图案不影响现有芯片制程制备芯片,也即不影响后续芯片电极制备等光刻工艺,如果图形线径尺寸过小时(<100nm),V型坑很小,V型坑底部沉积的低温功能层有交叠,叠加部分发光不好,交叠的部分占据整个V型坑的内壁比例比较高,影响器件发光效率,所以尺寸不宜太小,如果图形线径尺寸过大时(>1000nm),外延结构与现有芯片制程融合度降低,不易制作成LED器件。
缓冲层12材质选用AlInGaN半导体材料,形成在蓝宝石衬底11上,以减少由于蓝宝石衬底11和第一导电类型半导体层之间的晶格常数差而导致的晶格错配,改善外延生长质量。
具有纳米V型坑的半导体底层结构,形成于缓冲层12上,其中半导体底层结构从下至上依次包括:1~2μm厚度的非掺杂氮化镓13(第一uGaN层)、1~2μm厚的非掺杂氮化镓14(第二uGaN层)以及1.5~4μm厚的N型氮化镓15(nGaN层),各结构层表面上形成纳米V型坑,V型坑的侧面为半极性面,对应(1-101)晶面族,V型坑的线径尺寸为100~1000nm。
SLs、MQWs、pAlGaN、pGaN、p++构成半导体功能层16,依次形成于纳米V型坑的nGaN表面上,半导体功能层16的表面获得相应的纳米V型坑,如此形成的外延结构仍然可以与现有的芯片制程相融合,而且,该结构具有表面粗化效应,光提取效率会比较高。
实施例3
请参照图6,本实施例与实施例1的区别在于:实施例1的半导体功能层16表面具有纳米V型坑,而本实施例的半导体功能层26包括第一半导体功能层261和第二半导体功能层262,其中第一半导体功能层261包括SLs、MQWs以及pAlGaN,生长方法同实施例1,即通过在半极性面上生长速率加快至常规极性面的5~10倍或者延长生长时间至常规极性面的5~10倍从而在第一半导体功能层表面获得纳米V型坑;第二半导体功能层262包括pGaN以及p++,采用常规的p型GaN的生长模式(生长温度在950℃附近,通入大量的H2,表现为二维模式生长),将生长完第一半导体功能层的纳米V型坑表面都填平,如此则外延结构完全可以与常规的芯片制程相融合。
实施例4
请参照图7,本实施例与实施例1的区别在于:实施例1中的纳米图形化蓝宝石衬底(PSS)的三维模式生长的第一uGaN层在蓝宝石图形之间(间距处)形成二维薄膜,图形顶部形成纳米V型坑;而本实施例是在平片蓝宝石衬底(FSS)31上沉积缓冲层32之后,升温至990~1000℃,在此温度下进行退火处理5秒~5分钟,利用蓝宝石衬底表面的成核岛(图中未示出)作为第一uGaN层33的成核中心,采用三维模式生长,从而可以形成大量大小不一且相对随机分布的纳米V型坑。对于纳米蓝宝石图形衬底而言,纳米V型坑的密度和蓝宝石图形周期有直接对应的关系;而平片蓝宝石衬底上的纳米V型坑密度,则取决于缓冲层的生长条件,通过控制生长温度和速率可以存在大量随机的大小不一的纳米V型坑,V型坑的线径尺寸符合正态分布,正态分布的峰值尺寸对应于550±10nm,部分过小的V型坑(比如小于100nm),发光效率较弱;部分过大的V型坑(比如大约1000nm),会对芯片制程带来负面影响,也影响了发光器件性能;后续实施步骤同实施例1。
实施例5
请参照图8,本实施例与实施例3的区别在于:实施例3的蓝宝石衬底21为图形化蓝宝石衬底(PSS),本实施例的蓝宝石衬底41为平片蓝宝石衬底(FSS)。
综上实施例所述,本发明通过控制底层结构的生长条件控制V型坑的大小/分布,并搭配后续半导体功能层设计,与常规芯片制程融合,不需要选区外延或是二次外延,简化制作工艺流程;半极性面为(1-101)晶面族,平滑的导带底和价带顶在倒空间交叠面积很大,辐射复合效率大大增加;通过材料生长工艺调节实现半极性面的裸露,而不受制于衬底几何形状,实现制备半极性面材料,可操作性强,成本低廉。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种半极性LED外延结构,从下至上依次包括:蓝宝石衬底、半导体底层结构以及半导体功能层,其特征在于:所述半导体底层结构表面具有纳米V型坑,V型坑的侧面为半极性面,对应(1-101)晶面族;所述蓝宝石衬底为纳米图形化蓝宝石衬底,所述纳米V型坑的线径尺寸为100~1000nm。
2.一种半极性LED外延结构,从下至上依次包括:蓝宝石衬底、半导体底层结构以及半导体功能层,其特征在于:所述半导体底层结构表面具有纳米V型坑,V型坑的侧面为半极性面,对应(1-101)晶面族;所述蓝宝石衬底为平片蓝宝石衬底,所述纳米V型坑的线径尺寸符合正态分布,正态分布的峰值尺寸对应于550±10nm。
3.根据权利要求1或2所述的一种半极性LED外延结构,其特征在于:所述半导体功能层包括第一半导体功能层和第二半导体功能层,其中第一半导体功能层表面具有纳米V型坑。
4.一种半极性LED外延结构的制作方法,包括以下工艺步骤:
(1)提供一蓝宝石衬底;
(2)在所述蓝宝石衬底上生长半导体底层结构,使得其表面形成纳米V型坑,V型坑的侧面为半极性面,对应(1-101)晶面族;所述蓝宝石衬底为纳米图形化蓝宝石衬底,所述纳米V型坑的线径尺寸为100~1000nm;
(3)在所述半导体底层结构的半极性面上生长半导体功能层。
5.根据权利要求4所述的一种半极性LED外延结构的制作方法,其特征在于:所述蓝宝石衬底为纳米图形化蓝宝石衬底,V型坑的密度通过纳米图形化蓝宝石衬底的图形密度来调节。
6.一种半极性LED外延结构的制作方法,包括以下工艺步骤:
(1)提供一蓝宝石衬底;
(2)在所述蓝宝石衬底上生长半导体底层结构,使得其表面形成纳米V型坑,V型坑的侧面为半极性面,对应(1-101)晶面族;所述蓝宝石衬底为平片蓝宝石衬底,所述纳米V型坑的线径尺寸符合正态分布,正态分布的峰值尺寸对应于550±10nm;
(3)在所述半导体底层结构的半极性面上生长半导体功能层。
7.根据权利要求4或6所述的一种半极性LED外延结构的制作方法,其特征在于:所述步骤(2)通过控制生长温度1100℃以内,生长速率3μm/h以上,使得半导体底层结构表面形成纳米V型坑。
8.根据权利要求4或6所述的一种半极性LED外延结构的制作方法,其特征在于:所述半导体功能层包括第一半导体功能层和第二半导体功能层,其中第一半导体功能层表面具有纳米V型坑。
9.根据权利要求8所述的一种半极性LED外延结构的制作方法,其特征在于:所述第一半导体功能层的纳米V型坑是通过在半极性面上生长速率加快至常规LED外延结构于极性面上生长速率的5~10倍或者延长生长时间至常规LED外延结构于极性面上生长时间的5~10倍获得。
CN201610030332.3A 2016-01-18 2016-01-18 一种半极性led外延结构及其制备方法 Active CN105679903B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610030332.3A CN105679903B (zh) 2016-01-18 2016-01-18 一种半极性led外延结构及其制备方法
PCT/CN2016/111663 WO2017124879A1 (zh) 2016-01-18 2016-12-23 一种半极性led结构及其制备方法
US15/870,949 US20180138332A1 (en) 2016-01-18 2018-01-13 Semi-polar LED Epitaxial Structure and Fabrication Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610030332.3A CN105679903B (zh) 2016-01-18 2016-01-18 一种半极性led外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN105679903A CN105679903A (zh) 2016-06-15
CN105679903B true CN105679903B (zh) 2019-04-16

Family

ID=56301222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610030332.3A Active CN105679903B (zh) 2016-01-18 2016-01-18 一种半极性led外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105679903B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017124879A1 (zh) * 2016-01-18 2017-07-27 厦门市三安光电科技有限公司 一种半极性led结构及其制备方法
CN109360875A (zh) * 2018-12-04 2019-02-19 西安赛富乐斯半导体科技有限公司 半导体构件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593298A (zh) * 2012-03-15 2012-07-18 矽光光电科技(上海)有限公司 一种发光器件
CN102842659A (zh) * 2012-08-17 2012-12-26 马鞍山圆融光电科技有限公司 一种氮化镓系半导体发光器件外延片的制作方法
CN103531605A (zh) * 2012-07-04 2014-01-22 华夏光股份有限公司 堆栈半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177552A (ja) * 2009-01-30 2010-08-12 Samsung Electro-Mechanics Co Ltd 極性面を有する窒化物半導体成長基板
US8247249B2 (en) * 2010-06-01 2012-08-21 Palo Alto Research Center Incorporated Semi-polar nitride-based light emitting structure and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593298A (zh) * 2012-03-15 2012-07-18 矽光光电科技(上海)有限公司 一种发光器件
CN103531605A (zh) * 2012-07-04 2014-01-22 华夏光股份有限公司 堆栈半导体装置及其制造方法
CN102842659A (zh) * 2012-08-17 2012-12-26 马鞍山圆融光电科技有限公司 一种氮化镓系半导体发光器件外延片的制作方法

Also Published As

Publication number Publication date
CN105679903A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
US10665748B2 (en) Light emitting diode and fabrication method therof
KR101268139B1 (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
CN103985792B (zh) 制造第iii族氮化物半导体的方法
CN105428482B (zh) 一种led外延结构及制作方法
US10043944B2 (en) Light emitting diode and fabrication method thereof
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
US20070120141A1 (en) Optical devices featuring textured semiconductor layers
CN103996769B (zh) Led外延层结构、生长方法及具有该结构的led芯片
WO2007053624A2 (en) Optical devices featuring textured semiconductor layers
US20230006092A1 (en) Light-emitting structure, method for producing the light-emitting structure, and light-emitting device
JP2016513880A (ja) InGaNを含んでいる活性領域を有している発光ダイオード半導体構造
CN103296168B (zh) 利用具原子台阶衬底制备的InGaN量子点外延片及其制备方法
CN105679903B (zh) 一种半极性led外延结构及其制备方法
JP2016072388A (ja) Iii族窒化物半導体発光素子の製造方法
CN104157752B (zh) N型层粗化的led生长方法
Zhao et al. Recent Progress in Long‐Wavelength InGaN Light‐Emitting Diodes from the Perspective of Epitaxial Structure
CN105489724B (zh) 一种半极性led外延结构及其制备方法
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116779736A (zh) 发光二极管外延片及其制备方法、led
CN105489725B (zh) 一种led芯片结构及制作方法
Lundin et al. Dependence of the efficiency of III-N blue LEDs on the structural perfection of GaN epitaxial buffer layers
WO2020052558A1 (zh) 发光二极管的半导体芯片及其量子阱层和制造方法
US20180138332A1 (en) Semi-polar LED Epitaxial Structure and Fabrication Method
CN117712249B (zh) 一种发光二极管外延片及制备方法
CN107681030A (zh) 一种新型P‑GaN薄膜结构的LED芯片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231024

Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.