CN101217110A - Ⅲ族氮化物半导体衬底及其生产工艺 - Google Patents

Ⅲ族氮化物半导体衬底及其生产工艺 Download PDF

Info

Publication number
CN101217110A
CN101217110A CN200810001918.2A CN200810001918A CN101217110A CN 101217110 A CN101217110 A CN 101217110A CN 200810001918 A CN200810001918 A CN 200810001918A CN 101217110 A CN101217110 A CN 101217110A
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
film
metallic element
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810001918.2A
Other languages
English (en)
Other versions
CN101217110B (zh
Inventor
碓井彰
柴田真佐知
大岛祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
NEC Corp
Original Assignee
Hitachi Cable Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, NEC Corp filed Critical Hitachi Cable Ltd
Publication of CN101217110A publication Critical patent/CN101217110A/zh
Application granted granted Critical
Publication of CN101217110B publication Critical patent/CN101217110B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

本发明提供具有低缺陷密度以及小弯曲的Ⅲ族氮化物半导体衬底及其生产工艺；例如，根据本发明的工艺包括以下一系列步骤：在蓝宝石衬底(61)上形成金属的Ti膜(63)，随后进行硝化处理，以将其转化为具有精细小孔的TiN膜(64)；然后，在其上生长HVPE－GaN层(66)；通过金属的Ti膜(63)和TiN膜(64)的作用在HVPE－GaN层(66)中形成空腔(65)；从空腔区(65)剥离蓝宝石衬底(61)，以将其去掉。

Description

Ⅲ族氮化物半导体衬底及其生产工艺
本申请是申请日为2003年7月1日、申请号为03815842.6，发明名称为“III族氮化物半导体衬底及其生产工艺”的发明专利申请的分案申请。
技术领域
本发明涉及III族氮化物半导体的自支持衬底及其生产工艺。
背景技术
GaN基的化合物半导体，例如，氮化镓(GaN)、氮化铟镓(InGaN)和氮化镓铝(AlGaN)，作为蓝色发光二极管(LED)或激光二极管(LD)的材料引起人们的注意。此外，通过利用耐热和环境抵抗力的出色特性着手对在电子设备的元件中应用GaN基的化合物半导体进行开发。
由于GaN基的化合物半导体的体晶体生长存在困难，所以难以得到能够承受实际使用负荷的由GaN制造的体衬底。到目前为止，广泛实际使用的在其上生长GaN的衬底只有蓝宝石衬底，并且该方法通常采用通过例如有机金属气相外延(MOVPE)的生长技术在单晶蓝宝石衬底上外延生长GaN。
同时，在蓝宝石衬底与GaN之间的晶格常数不同；因此，在蓝宝石衬底上直接生长GaN的情况下，不能生长其单晶膜。因此，所作出的(JP-A-63-188983)是在低温下在蓝宝石衬底上预先生长AlN或GaN缓冲层的工艺，通过使用低温生长的缓冲层导致晶格应变的缓和，然后在其上成功地生长GaN。作为缓冲层的所述低温生长的氮化物层的使用实现了GaN的单晶外延生长。但是，即使在该方法中，对于衬底与GaN晶体之间的晶格失配也没有帮助，因此，其中所得到的GaN存在大量缺陷。有人预测缺陷将在基于GaN的LD生产的道路上成为新的障碍。此外，在最近几年，作为减少由于在蓝宝石与GaN之间的晶格常数的差产生的缺陷密度的方法，存在已经报道的生长技术，例如，ELO[Appl.Phys.Lett.71(18)2638(1997)]、FIELO(Facet-initiatedEpitaxial Lateral Over-growth)[Jpn.J.Appl.Phys.38，Part 2，No.2B，L184(1999)]和pendeo epitaxy[MRS Internet J.Nitride Semicond.Res.4S1，G3.38(1999)]。结果，得到了具有显著改善的晶体质量的GaN外延晶片。
发明内容
另一方面，即使例如ELO、FIELO等的技术能够以低缺陷密度生长单晶体GaN层，对于所述外延晶片仍然要解决由于蓝宝石与GaN之间的晶格常数和热膨胀系数的差别引起的衬底弯曲的问题。当在衬底中存在弯曲时，在处理该衬底的过程中，容易引起破裂。另外，当在器件生产工艺中的例如光刻步骤中在该衬底上印(print)掩模图形时，难以在衬底的整个表面上统一调整焦距，导致在器件生产的工艺中产量降低。因此，非常需要开发缺陷密度低并且不弯曲的GaN外延衬底。相反，更需要得到其中缺陷密度低并且无弯曲的GaN体衬底，但是，由于非常难以进行大尺寸体GaN晶体的制备，所以仍然没有获得这种实际使用的衬底。
最近，已经提出了包括通过HVPE方法(氢化物气相外延生长方法)在衬底上外延生长厚GaN膜，然后将衬底去掉以得到GaN自支持衬底的衬底上生长的工艺。但是，关于该工艺，通过蚀刻将蓝宝石衬底上生长的GaN从蓝宝石衬底上分开的技术还没有开发出来。已经尝试采用通过抛光机械地去掉蓝宝石衬底的方法；但是，已经发现在抛光期间有时出现的衬底增加的弯曲会造成衬底的破裂，因此，该工艺还未达到实际使用的程度。在Jpn.J.Appl.Phys.Vol.38(1999)Pt.2，No.3A L217到L219中报道了一种工艺，其中通过HVPE方法在蓝宝石衬底上生长GaN到较厚的厚度，然后用激光脉冲照射于其上以仅将GaN层从其上剥离。但是，即使对于该工艺，也存在衬底容易破裂的问题。在JP-A-2000-12900中公开了容易去掉衬底的工艺，其中通过HVPE方法在GaAs衬底上生长GaN到较厚的厚度，然后GaAs衬底被蚀刻以从其上去掉。对于该工艺，可以以较高的产量得到大尺寸的GaN衬底；但是，需要解决在生长GaN晶体期间GaAs衬底不断分解，由此，As作为污染物进入GaN的问题。使用构图的掩模选择性地生长，例如上述FIELO，是有效的，以便降低在外延生长的GaN中的缺陷密度，并且公开了例如在JP-A-H10-312971中提出的技术。但是，这些技术由于没有容易剥离衬底的技术还没有用在自支持GaN衬底的实际生产中。
根据上述情况，本发明的目的是提供具有低缺陷密度和很小的弯曲的III族氮化物半导体衬底。
根据本发明，提供一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
根据本发明，还提供一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，
在含有金属元素的膜上生长第一III族氮化物半导体层以直接与其接触，
在比第一III族氮化物半导体层的所述生长温度高的温度下热处理所述含有金属元素的膜和所述第一III族氮化物半导体层，在所述第一III族氮化物半导体层中形成空腔区，
在所述第一III族氮化物半导体层上形成第二III族氮化物半导体层，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
根据本发明，还提供一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成其中具有精细的小孔结构的含有金属元素的膜，
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
根据本发明，还提供一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，至少其表面由金属氮化物构成，
进行处理，用以消除所述金属氮化物中含有的氮，
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
根据本发明，还提供一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，至少其表面由金属氮化物构成，
在原料气体的V/III比设置为10或更小的条件下，在含有金属元素的膜上生长III族氮化物半导体层以直接与其接触，形成其中包括空腔区的III族氮化物半导体层，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
此外，根据本发明，还提供一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成其中包括多孔层的III族氮化物半导体层，随后用所述多孔层作为剥离点剥离所述基底衬底以将其去掉。
另外，根据本发明，还提供通过上面定义的生产工艺中的任一个得到的III族氮化物半导体衬底。
本发明是具有以下特征的发明，其中通过含有金属元素的膜在衬底上形成具有空腔区的III族氮化物半导体层，随后通过使用空腔区作为剥离点剥离基底衬底以将其去掉。含有金属元素的膜在在其上形成具有良好质量的III族氮化物半导体层和在III族氮化物半导体层中形成空腔的步骤中起重要的作用。空腔区作为应变缓和区，由此改善在其上形成的III族氮化物半导体层的晶体质量，并且能够更容易地剥离和去掉基底衬底。
对于在III族氮化物半导体层中存在的空腔区的形成没有特殊的限制。但是，最好，在含有金属元素的膜上以层的形式形成空腔区。通过选择这种形式，稳定地形成含有多孔层的III族氮化物半导体层，可以有效地降低在III族氮化物半导体层中剩余的应变。此外，剥离和去掉基底衬底变得更容易，并且典型的在生长III族氮化物半导体层之后的冷却阶段中基底衬底的自发剥离成为可能，而不通过任何特定的剥离工艺进行。
在本发明中，可以采用各种方法来形成空腔区。能够使用在III族氮化物半导体上具有分解作用的金属来形成含有金属元素的膜，然后，由于其分解反应形成空腔区。或者，允许含有金属元素的膜具有精细的小孔结构，然后，在其上形成III族氮化物半导体层，从而在与含有金属元素的膜的界面附近形成包含空腔区的III族氮化物半导体层。
而且，在之前使用的工艺中，存在在衬底上形成的III族氮化物半导体层中引入空腔的一些情况。例如，当在背景技术部分中介绍的ELO生长工艺中使用二氧化硅掩模进行掩模生长时，存在掩模没有完全被GaN掩埋的情况，导致在其中留下一些空腔。而且在使用钨掩模的掩模生长中，存在在掩模上GaN与钨彼此反应的情况，导致空腔的形成。但是，存在在掩模上无意的引入不需要的空腔的一些情况，但是与用空腔作为剥离点剥离所述基底衬底的这样的情况相反。此外，这些空腔从来没有如用在本发明中的用来实现应力缓和或帮助剥离基底衬底的功能。相反，包括通过含有金属元素的膜的化学作用或物理作用形成的空腔的本发明具有以下作用和功能。
首先，可以得到低缺陷密度较和高晶体质量的III族氮化物半导体衬底。这是由于含有空腔的区域作为应变缓和区，其可以成功地缓和由于基底衬底与III族氮化物半导体层之间的晶格常数或热膨胀系数的差别引起的应变。
第二，可以显著减小所得到的半导体衬底的弯曲，从而在器件工艺的光刻步骤中可以实现提高产量的效果。这是由于含有空腔的层作为应变缓和区，其可以成功地减轻由于基底衬底与III族氮化物半导体层之间的晶格常数或热膨胀系数的差别引起的应力。
第三，容易进行衬底的去除，从而容易得到具有大尺寸、没有裂缝或瑕疵并且形状良好的GaN单晶体的自支持衬底。这是由于在基底衬底与III族氮化物半导体层之间存在具有空腔的层，其通过自发剥离或者通过化学溶剂或机械冲击的手段能够容易地去掉基底衬底。
附图说明
图1(a)到1(f)每一个是示出了在例1所用的根据本发明生产半导体衬底的工艺中的一个步骤的剖面图。
图2示出了在例1中介绍的SEM观察结果的图像。
图3(a)到3(e)每一个是示出了在例2所用的根据本发明生产半导体衬底的工艺中的一个步骤的剖面图。
图4示出了对在例4中说明的TiN膜测得的X射线衍射结果的光谱。
图5示出了在例2中介绍的SEM观察结果的图像：(a)是表面的SEM图像，(b)是截面的SEM图像。
图6(a)到6(f)每一个是示出了在例3和4所用的根据本发明生产半导体衬底的工艺中的一个步骤的剖面图。
在附图中，每个数字符号具有以下含义。
11：蓝宝石衬底
12：金属Ti膜
13：第一GaN层
14：空腔
15：TiN膜
16：第二GaN层
17：自支持GaN衬底
31：蓝宝石衬底
32：GaN层
34：TiN膜
35：空腔
36：HVPE生长的GaN层
37：自支持GaN衬底
61：蓝宝石衬底
62：GaN层
63：金属Ti膜
64：TiN膜
65：空腔
66：HVPE生长的GaN层
67：自支持GaN衬底
具体实施方式
本发明是包括以下步骤的工艺：
在基底衬底上形成含有金属元素的膜，
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。下文中通过将在能够充分缓和应变并容易剥离衬底的该结构中稳定并且可控的形成空腔的方法分为I到IV类型的组进行详细介绍。
类型I
类型I的生产工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，
在含有金属元素的膜上生长第一III族氮化物半导体层以直接与其接触，
在比第一III族氮化物半导体层的所述生长温度高的温度下热处理所述含有金属元素的膜和所述第一III族氮化物半导体层，在所述第一III族氮化物半导体层中形成空腔区，
在所述第一III族氮化物半导体层上形成第二III族氮化物半导体层。在该生产工艺中，即使含有金属元素的膜为金属氧化物膜、金属氮化物膜等；但是，最好金属膜仅有一种金属构成。这是由于当采用金属膜时，容易在III族氮化物半导体上提供显著的分解作用。
根据该生产工艺，由于使用低温工艺在含有金属元素的膜上进行III族氮化物半导体层的生长；能够允许在含有金属元素的膜的表面保持高催化活性的状态下进行层的生长。例如，在由金属单质构成的膜上形成III族氮化物半导体层的情况下，通常不容易进行层的生长；但是，通过采用低温工艺，可以得到较好晶体质量的层。即，根据本生产工艺，当含有金属元素的膜的催化活性保持高水平时，可以生长良好质量的III族氮化物半导体层，因此，可以得到高质量的III族氮化物半导体衬底。
第一III族氮化物半导体层的生长温度最好在400℃或高于400℃但800℃或低于800℃的范围内。通过选择该条件，能够在含有金属元素的膜上更好的生长III族氮化物半导体层。如上所述，在使用仅由一种金属构成的金属膜作为含有金属元素的膜的情况下，通常难以在其上生长III族氮化物半导体层；但是，通过使用低生长温度，可以稳定的生长该层。
最好在900℃或更高但1,400℃或更低的温度下进行形成空腔区的热处理。通过选择该条件，能够稳定和可控的形成具有充分缓和应变并且能够容易地剥离衬底的结构的空腔。顺便提及，例如，可以在氮气、氧气、氢气或其混合物的气氛中进行该热处理。但是，最好为其采用含氮原子的气体，例如，氮气或氨气。通过选择这种含氮的气氛，可以更好的形成空腔区。该热处理步骤作为独特的步骤没有特殊的安排，并且可以通过与第二III族氮化物半导体层的生长有关的热处理形成空腔。例如，在GaN半导体的外延生长中，通常在1,000℃或更高的温度下进行生长；因此，通过为此使用含有金属元素的膜作为基底层在该温度下生长GaN层，可以稳定地得到在与含有金属元素的膜的界面附近具有空腔区的GaN层。
第一III族氮化物半导体层的厚度最好为20nm或更厚，更优选50nm或更厚，但最好为2,000nm或更薄，更优选1,000nm或更薄。通过选择所述厚度，在III族氮化物半导体层的晶体质量保持良好的同时，可以在层中稳定和可控的形成空腔。
类型II
类型II的生产工艺包括以下步骤：
在基底衬底上形成其中具有精细的小孔结构的含有金属元素的膜，以及
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触。对于具有精细的小孔结构的含有金属元素的膜，最好至少其表面由金属氮化物构成。对此，可以在含有金属元素的膜上外延生长良好质量的III族氮化物半导体层。
使用可以得到其较高晶体质量的膜的形成方法和条件，通过形成与基底衬底表面晶格不匹配的金属材料的膜得到具有精细的小孔结构的含有金属元素的膜(在直接在异质衬底(hetero-substrate)上形成含有金属元素的膜的情况下，用异质衬底表面，否则在异质衬底上已经形成III族氮化物半导体膜的情况下，用III族氮化物半导体膜)。由于其晶体结构与基底衬底的截然不同，并且它们的晶格常数也彼此不同，所以认为在膜中产生大的残留应力，导致精细小孔结构的产生。当在其上生长III族氮化物半导体层时，III族氮化物半导体层通过精细的小孔带有基底衬底的外延信息，从而在III族氮化物半导体层中产生大量精细的空腔。
通过控制膜形成的条件可以产生具有精细小孔的上述结构。也可以在形成金属膜或金属氮化物膜之后通过进行适当的热处理产生。根据含有金属元素的膜的材料适当选择形成空腔的热处理的条件。例如，当形成钛膜时，热处理的温度最好为700℃或更高，更优选800℃或更高。太低的温度可能降低形成空腔的效率。对于热处理温度的上限，可以根据如用来形成膜的材料的因素适当设置，因此，在GaN类型的材料的情况下，最好为1,400℃或更低。
类型III
类型III的生产工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，至少其表面由金属氮化物构成，
进行处理，用以消除在所述金属氮化物中含有的氮，以及
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触。根据该生产工艺，改善了含有金属元素的膜表面的催化活性，从而可以在III族氮化物半导体层中更稳定地形成空腔。
在该生产工艺中，可以通过在基底衬底上形成金属膜，然后金属膜经过硝化作用的处理的工艺，或者通过在基底衬底上形成金属氮化物膜的工艺形成含有金属元素的膜。所述用来消除氮的处理可以是将含有金属元素的膜与还原气氛接触的处理。还原气氛是指其中含有氢、氨等的气氛。
类型IV
类型IV的生产工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，至少其表面由金属氮化物构成，以及
在原料气体的V/III比设置为10或更小的条件下，在含有金属元素的膜上生长III族氮化物半导体层以直接与其接触，形成其中包括空腔区的III族氮化物半导体层。对于该工艺，增强了在含有金属元素的膜上III族氮化物半导体层的横向生长，这可以优选的形成空腔。
对于根据本发明的工艺以及这里所用的材料，可以采用各种构成。下面给出这些构成的说明。
在本发明中，可以在基底衬底的整个表面上形成含有金属元素的膜。由此，可以在基底衬底的整个表面上形成空腔，可以更有效地缓和应变，并且可以更容易地剥离基底衬底。
在本发明中，含有金属元素的膜可以是含有具有能够促进III族氮化物半导体的分解的催化活性的金属元素的膜。这种金属元素可以用过渡元素作为例子，特别是d块过渡元素。其中，最好从由钪、钇、钛、锆、铪、钒、铌、钽、钨、铬、钼、钨、铼、铁、钌、锇、钴、铑、铱、镍、钯、锰、铜、铂和金构成的组中选择的一种元素或者两种或多种元素。通过使用这种金属，可以在III族氮化物半导体层中以最合适的形状形成空腔。
对于上述金属元素，钛、锆、铪、钽、钨、铂、钴和镍特别适合，因为它们容易在III族氮化物半导体层中形成空腔。此外，即使在III族氮化物半导体层的生长温度下，钛、锆、铪、钽和钨也比较稳定，所以在本发明中优选使用它们。但是，当选择钨时，则即使在大约600℃的低温下也可以开始GaN的分解，从而迅速产生空腔，因此，在处理它们时在有些情况下需要注意。
即使上述金属在III族氮化物半导体层中形成空腔的机理还没有完全搞清楚，也可以推测金属对III族氮化物半导体起催化剂的作用，从而促进其分解。
在本发明中，含有金属元素的膜最好还满足以下条件。
(i)可以传播(transmit)基底衬底的方向，从而更优选在这种含有金属元素的膜上外延生长III族氮化物半导体层。希望含有金属元素的膜具有六角形或立方体晶体系统，并且在六角形系统的情况下沿[0001]轴的方向其在基底衬底上取向，或者在立方体系统的情况下其沿[111]轴的方向。
(ii)含有金属元素的膜的熔点或开始分解温度高于在其上形成的III族氮化物半导体层的生长温度，从而在生长温度下可以很好地保持其膜形状。
(iii)在其上生长的III族氮化物半导体层的生长温度下含有金属元素的膜的蒸汽压力足够低，从而在生长温度下不发生其升华。
(iv)  在其上生长的III族氮化物半导体层的生长温度下，含有金属元素的膜不与氮化物半导体以及原料气体或气氛气体(例如，氨气或氢气)发生反应，从而晶体取向不会出现无序。
通过使用满足这些条件的含有金属元素的膜，可以得到晶体质量更高的III族氮化物半导体衬底。
在本发明中所用的含有金属元素的膜可以是由一种金属或金属化合物形成的膜，并且可以是单层膜或者用两种或多种层形成的层的复合膜。最好，为金属膜、金属氮化物膜或其组合产物的层。
由于在本发明中所用的含有金属元素的膜实现作为在其上生长良好晶体质量的III族氮化物半导体层的基层的作用；最好其表面的至少一部分由金属氮化物制成。通过采用此结构，最好在常规膜淀积的温度下生长III族氮化物半导体。由于该原因，最好选择容易硝化的金属元素作为构成含有金属元素的膜的材料。从这种观点看，构成含有金属元素的膜的金属元素最好为钛、钽、钨等。顺便提及，当由例如钽等金属构成的膜暴露在用来生长III族氮化物半导体的气氛中时，其表面硝化，因此，不必特别安排进一步硝化的步骤。但是，为了控制硝化程度的目的可以提供独立的步骤。此外，还能够在通过在形成空腔的步骤中所用的热处理的气氛中引入氮气或含有氮原子的化合物的气体以及氢气，在形成空腔的同时进行钛的硝化。顺便提及，在上述类型I的工艺中，由于在低温下进行在含有金属元素的膜上的III族氮化物半导体的生长，所以在这种情况下，含有金属元素的膜可以仅由一种金属构成。
另外，由于在本发明中所用的含有金属元素的膜还与在其上形成的III族氮化物半导体层发生反应的作用，以在其中产生空腔，所以最好在含有金属元素的膜表面的至少上部暴露出例如仅由一种金属构成的显示出高催化活性的面。这里，当膜是平坦膜时，含有金属元素的膜的表面是指其上表面，当膜是具有精细小孔的膜时，是指小孔的内壁和膜的上表面。当在这些位置暴露出例如仅由一种金属构成的显示出高催化活性的面时，最好形成其中含有空腔的III族氮化物半导体层。
可以根据例如其材料等因素适当确定在本发明中所用的含有金属元素的膜的厚度，例如，设置为3nm或更厚，更优选5nm或更厚。另一方面，含有金属元素的膜的厚度的上限为500nm或更薄，更优选50nm或更薄。对于这种选择，在含有金属元素的膜上形成的III族氮化物半导体层的晶体质量可以保持在良好的水平，并且在含有金属元素的膜上以优选的方式形成空腔。
对于淀积含有金属元素的膜的技术，可以采用例如蒸发、溅射或各种类型的CVD的方法。希望含有金属元素的膜具有平坦的表面并覆盖基底衬底的整个表面，并且以在膜中形成具有精细小孔的结构的方式形成。当以具有精细小孔的结构的方式形成时，能够有效地降低在含有金属元素的膜上形成的III族氮化物半导体层中的缺陷密度。可以生长III族氮化物半导体层，从而覆盖在小孔上。
以举例的方式参考选择钛作为含有金属元素的膜的材料的情况，希望在700℃或更高但1,400℃或更低的温度下进行金属膜硝化以在其中形成几乎均匀的小孔的热处理。原因在于在低于700℃的温度下，不能进行恰好足够形成几乎均匀的小孔的硝化反应。用氮化物半导体衬底或氮化物半导体外延晶片作为基底衬底的情况下，在超过1,400℃的温度下可能会过度地进行单晶体氮化镓层的高温分解，并且存在从其剥离金属氮化物膜的顾虑。希望在含有氮气或含氮化合物气体的气氛中进行金属膜硝化以在其中形成几乎均匀的小孔的所述热处理。通过选择该热处理条件，可以形成具有精细小孔的膜，能够在III族氮化物半导体层中形成具有优选形状的空腔。
在本发明中，在形成含有金属元素的膜之后，并且在其上形成III族氮化物半导体层之前，能够适当调整形成含有金属元素的膜的条件，或者能够对含有金属元素的膜进行进一步的表面处理步骤。通过采用该表面处理，
(i)可以以充分的方式表现出含有金属元素的膜所具有的对III族氮化物半导体的分解作用(催化作用)，或者
(ii)促进III族氮化物半导体层的横向生长，在含有金属元素的膜上引起桥形结构的形成，结果，可以在其中更稳定地形成具有高应力缓和作用和高衬底剥离作用的空腔区。下面说明这种表面处理的方法的例子。
方法1
选择形成含有金属元素的膜的速率为1nm/s或更小。由此，适当的保持含有金属元素的膜的取向，这使得能够更好的形成具有高应力缓和作用和高衬底剥离作用的空腔。例如，在Ti的情况下，当蒸发的速率设置为1nm/s或更小时，很好地保持Ti的[0001]取向，从而在膜硝化之后得到良好的晶体质量。结果，可以防止在氮化物膜的表面上淀积彼此具有不同晶体取向的岛形晶体，从而更优选形成本发明预期的空腔。
方法2
适当调整含有金属元素的膜的厚度。例如，在5nm到50nm的范围内选择含有金属元素的膜的厚度。由此，可以将在含有金属元素的膜上形成的III族氮化物半导体层的晶体质量保持在良好的水平，从而可以在含有金属元素的膜上以优选方式形成空腔。在采用Ti作为含有金属元素的膜的材料的情况下，Ti的厚度希望为5nm到50nm。这是由于如果Ti膜太薄，则通过硝化处理得到的小孔的尺寸太大，由此TiN的面积非常小，从而不足以形成空腔，使得它难以与其剥离。另一方面，还由于如果它太厚以致超过50nm，则氮化钛膜的晶体质量会急剧变差，更容易在氮化物膜的表面上淀积彼此具有不同晶体取向的岛形晶体，由此阻止III族氮化物半导体层的横向生长，从而空腔的形成变得不足。
方法3
在含有金属元素的膜上生长III族氮化物半导体层之前，含有金属元素的膜表面经过湿处理。由此，去掉在含有金属元素的膜上的自发氧化物膜，从而充分表现出形成空腔的催化活性。对于湿处理，例如，可以采用在HF中浸泡30分钟，随后用水冲洗的方法。
方法4
适当调整在含有金属元素的膜上生长III族氮化物半导体层所用运载气体的组分。由此，促进在含有金属元素的膜上III族氮化物半导体层的横向生长，从而优选的形成空腔。例如，当通过HVPE形成III族氮化物半导体层时，选择用来生长的运载气体含有70％或更多惰性气体(例如，N2)的这样的组分。
方法5
适当调整在含有金属元素的膜上生长III族氮化物半导体层所用反应气体的组分。即，适当调整V/III的比例。特别是，V/III的比例设为10或更小。由此，促进在含有金属元素的膜上III族氮化物半导体层的横向生长，从而优选的形成空腔。
方法6
适当调整在含有金属元素的膜上生长III族氮化物半导体层所用的掺杂分布。例如，当引入Si作为杂质以形成n型III族氮化物半导体衬底时，在5×1017cm-3或更小的范围内选择Si原子的浓度，在开始生长之后，生长厚度达到5μm。其原因在于以太高水平掺杂Si，可能阻碍其横向生长。
在上述方法中，希望在含有金属元素的膜上生长III族氮化物半导体层所用的生长温度为800℃或更高。这是由于在所述温度或更高的温度下构成含有金属元素的膜的金属表现出催化作用。
在本发明中，对于生长III族氮化物半导体层的方法，可以采用各种技术，包括MOVPE方法(有机金属气相外延)、MBE方法(分子束外延)和HVPE方法(氢化物气相外延)。希望采用HVPE方法生长III族氮化物半导体的厚层，以便得到III族氮化物半导体的自支持衬底。这是由于晶体生长的速率更高，从而更容易得到更厚的层。但是，也可以使用其它方法，例如，MOVPE方法或可替换地如多种生长方法的组合使用，通过MOVPE方法生长一部分III族氮化物半导体，随后通过HVPE方法生长III族氮化物半导体到厚的厚度。
在根据本发明生长III族氮化物半导体层的过程中，可以使用惰性气体或其与氢气等的气体混合物作为运载气体。惰性气体包括从N2、He、Ne、Ar、Kr或Xe中选择的至少一种。在形成III族氮化物半导体层的情况下，该工艺也适用于氮等惰性气体作为运载气体，用于初始阶段的生长，然后运载气体切换为氢气，生长具有出色晶体质量的层。
在本发明中，对于基底衬底没有特殊限制，并且可以使用各种类型的。例如，可以以举例的方式列出由不同材料制成的衬底，例如，蓝宝石、硅、SiC、兰赛克(Langacite)、Al或GaAs以及例如由GaN、AlN或AlGaN等III族氮化物半导体构成的衬底。例如，当使用蓝宝石时，可以使用其C平面、A平面、R平面。基底衬底具有斜角(off angle)，但是最好其斜角为1°或更小。通过在1°以内选择基底衬底的斜角，其上的金属膜的取向可以保持良好水平，从而可以在该金属膜上顺利地生长III族氮化物半导体层。
在本发明中，基底衬底可以是那样包含上述材料的衬底，或者可以是那些具有通过低温生长的GaN缓冲层在其上可选择的形成III族氮化物半导体的结构。
在本发明中，III族氮化物半导体层可以是由各种类型的半导体构成的层，包括GaN、AlGaN、InGaN、InAlGaN等。其中，希望其靠近含有金属元素的膜的部分，例如，到达含有金属元素的膜的上方100nm，由GaN或Al的含量为0.1或更少的AlGaN构成。这是由于当选择这种组分时，可以在含有金属元素的膜附近可控地形成更优选的应力缓和和衬底剥离的空腔。
希望III族氮化物半导体层的厚度为1μm或更厚。在金属氮化物膜的表面存在精细小孔的情况下，在III族氮化物半导体层生长的初始阶段，在其表面上描绘(trace)小孔。小孔逐渐被掩埋，并最终消失；但是，为了装满小孔，从而面对其表面形成完全平坦的表面，III族氮化物半导体层的厚度最好为1μm或更厚。
空腔与III族氮化物半导体层的比例最好在20％或更大的范围内，更优选30％或更大，但是最好为90％或更少，更优选80％或更少。如果空腔的比例太小，则应变缓和的作用低；因此，存在不能得到降低衬底弯曲和减少缺陷密度的效果的某些情况。同时，如果空腔的比例太大，存在在含有金属元素的膜上生长III族氮化物半导体层期间部分地发生含有金属元素的膜的剥离的某些情况，从而妨碍在其上生长晶体。
在本发明中，可以通过包括直接或通过其它层在金属膜上形成具有开口的掩模，然后使用开口作为生长的初始区来外延生长III族氮化物半导体层以覆盖开口和掩模的步骤的工艺，进行在金属膜上形成III族氮化物半导体层的步骤。当使用该掩模生长技术时，生长从掩模的开口开始，然后在衬底的整个表面上以首先覆盖掩模的开口随后覆盖掩模的方式外延生长III族氮化物半导体。对于该生长技术，可以采用促进选择性的横向生长的称作ELO的方法和在其形成面结构时进行选择性的掩模生长的称作FIELO的方法。
在本发明中，在形成III族氮化物半导体层的步骤之后，剥离基底衬底以将其去掉。对于去掉基底衬底的方法，可以使用各种工艺，例如，在生长III族氮化物半导体层之后，将空气温度降低到导致基底衬底自发剥离的工艺，对含有空腔的III族氮化物半导体层施加应力以机械地剥离基底衬底的工艺，以及蚀刻掉III族氮化物半导体层中的含有金属元素的膜或空腔区域，以剥离基底衬底的工艺。
接着，说明本发明的实施例，其中用含有Ti的膜作为含有金属元素的膜。
本发明人发现，当在例如Ti或Ni的特定金属的膜上形成的III族氮化物半导体层经过热处理时，在III族氮化物半导体层中形成空腔。
(i)  在低于800℃的温度下，Ti/TiN的催化活性显著降低。
(ii)  在500℃到800℃的低温下，可以在Ti上生长GaN晶体。
根据上述两个发现，揭示出当没有被Ti/TiN的作用分解的衬底，例如，用蓝宝石衬底时，可以使用以举例的方式在下面的实施例1到3中示出的那些技术形成空腔。
(实施例1)
本实施例1属于上述类型I。首先，通过蒸发在蓝宝石衬底上淀积Ti。然后，在低温下在其上生长GaN膜。随后，对其加热以在低温下生长的GaN中产生空腔。接着，在高温下生长厚GaN膜；之后，通过自发剥离或蚀刻去掉蓝宝石衬底，得到自支持衬底。
(实施例2)
本实施例2属于上述类型II。实施例2是不用任何硝化处理在含有金属元素的膜上形成空腔的工艺。本发明人发现，形成与基底衬底表面的晶格不匹配的金属材料或金属氮化物的薄膜(在直接在异质衬底上形成含有金属元素的膜的情况下，用异质衬底表面，否则在异质衬底上已经形成III族氮化物半导体膜的情况下，用III族氮化物半导体膜)，从而制备具有精细小孔结构的薄膜。在这种情况下，在形成金属或金属氮化物的薄膜之后，膜不必总是经过硝化处理或热处理。由于金属或金属氮化物的薄膜的晶体结构和晶格常数与基底衬底的不同，所以在薄膜中施加较大的应变。结果，认为在晶粒的边界产生小孔，这导致精细小孔结构的形成。当在其上进行III族氮化物半导体层的晶体生长时，III族氮化物半导体层通过精细的小孔带有基底衬底的外延信息。薄膜上的晶体生长通过横向生长工艺彼此结合，从而形成氮化物的连续膜，但是在薄膜与III族氮化物半导体层之间的所述界面上产生大量精细的空腔。
顺便提及，可以通过调整金属或金属氮化物膜的层生长条件产生包含精细小孔的所述结构，但是，也可以在形成金属或金属氮化物膜之后，通过进行适当的热处理来形成。根据含有金属元素的膜所用的材料适当选择形成空腔的热处理的条件。例如，当形成钛膜时，其热处理的温度最好为700或更高，更优选800℃或更高。当温度太低时，存在形成空腔的效率降低的某些情况。根据膜生长所用材料的因素适当确定热处理温度的上限，但是在GaN基材料的情况下，最好为1,400℃或更低。
(实施例3)
实施例3属于上述类型III。仅使用H2气氛可以进行氮化物层生长的加热预步骤。通过选择该条件，在掩埋之前，TiN的表面暴露在H2气氛中，以促进N的消除，从而在其上可以部分暴露出Ti。结果，Ti具有的III族氮化物半导体的分解作用变得更显著，从而更适于形成空腔区。
在本实施例中，当在含有金属元素的膜上生长氮化物半导体层时，至少在生长的起始阶段V/III的比例设置为＜10。通过在Ga较丰富的条件下进行生长，在生长的初始阶段促进从TiN中消除N，从而在其表面暴露出高催化活性的Ti。
例子
(参考例子)
通过蒸发在直径2英寸的单晶体蓝宝石衬底的C平面上形成30nm厚的Ti金属膜。所得到的衬底放在电炉中，并在混入20％的NH3的N2气流中经过1,050℃×30分钟的热处理，将Ti膜表面转化为其氮化物。然后，衬底在N2气氛中加热到1,040℃，并在其上淀积厚度大约为500nm的GaN，形成HVPE-GaN层。采用N2作为运载气体。用扫描电子显微镜(SEM)观察得到的衬底剖面。结果，确定在Ti膜上产生大量空腔，形成多孔层。
此外，当用钴膜代替Ti金属膜进行类似的实验时，确定在钴膜上产生大量空腔，形成多孔层。此外，当对镍膜和铂膜进行类似的实验时，确定在这些膜上产生大量空腔，形成多孔层。
根据这些试验的结果，本发明人还使用Ti膜进行了详细的实验，并给予了进一步的研究。下面通过参考例子更详细的说明本发明。在表1中总结了在每个例子中使用的工艺条件的细节和其中的测量结果。顺便提及，在除例2之外的每个例子中，在只在Ti、TiN等膜上的GaN层的生长中，硅作为杂质以5×1017cm-3的浓度掺杂。
(例1)
参考图1说明本例子的每个步骤。首先，在直径2英寸的单晶体蓝宝石衬底11[图1(a)]的C平面上，通过蒸发以0.8nm/s的膜形成速率形成厚度为30nm的Ti金属膜12[图1(b)]。得到的衬底装入HVPE炉中，使用GaCl和NH3作为原料气体，在750℃下生长厚度为1μm的第一GaN层13[图1(c)]。然后，在同一个炉中，衬底加热到1,050℃的温度，并且在NH3气流中对其进行30分钟的热处理；由此，Ti金属膜12转化为TiN膜15，并且在第一GaN层中形成空腔14[图1(d)]。
接着，在同一个炉中，在第一GaN层13上，在1,050℃的温度下使用GaCl和NH3作为原料气体，SiH2Cl作为掺杂剂，生长厚度为250μm的掺杂Si的第二GaN层16[图1(e)]。顺便提及，在正常压力下进行这些生长，并使用混合10％的H2和90％的N2(体积比)的气体混合物作为运载气体。用来生长的气体的V/III的比例设为10。
在第二GaN层16的生长结束后，在冷却阶段，第一GaN层13和第二GaN层16的分层产物与蓝宝石衬底11自发剥离，得到自支持GaN衬底。在GaN衬底剥离的界面，空腔14位于其表面上，因此，在整个表面上观察到微观粗糙度。使用钻石研磨剂抛光具有粗糙度的表面，抛光成镜面平面。结果，得到单晶体GaN17的自支持衬底[图1(f)]。
当测量自支持GaN衬底17的弯曲时，确定衬底弯曲的曲率半径为大约10m，实际上得到了非常平坦的衬底。另外，当通过原子力显微镜观察自支持GaN衬底17的上表面，即，与剥离基底衬底的所述面相对的表面，来测量凹坑的表面密度时，确定密度为2×106cm-2的低水平，得到了具有高晶体质量的衬底。
除了第二GaN层16的厚度生长到几μm之外，以与上述相同的方式进行到图1(e)的步骤；然后，切割得到的衬底，使用SEM(扫描电子显微镜)观察其剖面，确定形成了通过TiN层在蓝宝石衬底上布置具有空腔的GaN层的结构，如图2所示，并且在其上淀积平坦的GaN层。顺便提及，从剖面SEM的照像图像中估计的在第一GaN层13中包括的空腔的比例大约为50％。认为在本工艺中晶体生长的高晶体质量和平坦性归功于位于之间的具有空腔的第一GaN层13。
(例2)
参考图3说明本例子的每个步骤。在直径2英寸的单晶体蓝宝石衬底31[图3(a)]的C平面上，通过MOVPE方法使用TMG和NH3作为原料气体，生长厚度为1μm的GaN层32[图3(b)]。在由此得到的GaN外延衬底上，通过CVD方法，使用TiCl4和NH3作为原料气体，在800℃下淀积厚度为20nm的TiN，制备TiN膜34[图3(c)]。膜形成的速率设置为约1nm/s。当用X射线衍射分析样品时，确定观察到TiN的精细的衍射峰，如图4所示，TiN膜34是在[111]方向取向的膜。
此外，当在已经形成TiN膜34的图3(c)的步骤之后用SEM观察样品的表面和剖面时，观察到如图5所示的结构。图5(a)示出了TiN膜34的顶视图，图5(b)是TiN膜34的剖面图。在TiN膜的表面上均匀的形成亚微米数量级的精细小孔，由此，用作基底层的GaN晶体的表面处于局部暴露的状态。
该衬底装入HVPE炉中，并在N2气氛中加热到1,040℃，然后，在其上淀积300μm厚的GaN，制备HVPE-GaN层36[图3(d)]。在生长中所用的原料为NH3和GaCl。另一方面，在气体中提供的GaCl和NH3的分压力分别为8×10-3atm.和8×10-2atm.在正常压力和1,040℃的生长温度下进行生长。采用N2作为运载气体。用N2作为运载气体的原因是由此促进在TiN膜上形成空腔35。用例如Ar或He的惰性气体代替N2可以得到类似的效果。
在完成生长之后的冷却阶段，用空腔35作为剥离点，HVPE-GaN层36从蓝宝石衬底31上自发剥离。HVPE-GaN层36剥离的界面上，空腔35放在其表面上，因此，在整个表面上观察到微观粗糙度。使用钻石研磨剂抛光具有粗糙度的表面，抛光成镜面平面。结果，得到单晶体GaN37的自支持衬底[图3(e)]。
通过显微镜和SEM观察，自支持GaN衬底37的表面非常平坦，并且揭示出如此出色的表面条件等于或高于通过低温生长的缓冲层在蓝宝石衬底上生长的常规GaN层。此外，当以上述相同的方式生产其它样品时，从剖面SEM的照像图像中估计的在GaN层中包括的空腔的比例大约为50％。
当测量自支持GaN衬底37的弯曲时，确定衬底弯曲的曲率半径为大约12m，实际上得到了非常平坦的衬底。另外，当自支持GaN衬底37的上表面，即，与剥离基底衬底的所述面相对的表面，被浸入到磷酸与硫酸的热(250℃)混合物中，然后观察由此形成的蚀刻凹坑来测量位错密度时，确定密度在1×106凹坑/cm2的低水平，得到了具有高晶体质量的衬底。
(例3)
参考图6说明本例子的每个步骤。在直径2英寸的单晶体蓝宝石衬底61[图6(a)]的C平面上，通过MOVPE方法使用TMG和NH3作为原料，生长厚度为1μm的未掺杂的GaN层62[图6(b)]。在由此得到的GaN外延衬底上，通过蒸发形成厚度为20nm的Ti金属膜63[图6(c)]。膜形成的速率为0.8nm/s。该衬底装入电炉中，并在混入20％的NH3的N2气流中经过1,050℃×30分钟的热处理，形成TiN膜64[图6(d)]。当用SEM观察其表面和剖面时，在TiN膜的表面上均匀的形成亚微米数量级的精细小孔，由此，用作基底层的GaN晶体的表面处于局部暴露的状态。
该衬底装入HVPE炉中，在N2气氛中加热到1,040℃，然后，在其上淀积300μm厚的GaN，制备HVPE-GaN层66[图6(e)]。该层的生长在两步工艺中进行。
在第一生长步骤中所用的原料为NH3和GaCl。另一方面，在为其提供的气体中的GaCl和NH3的分压力分别为8×10-3atm.和5.6×10-2atm.V/III的比例设为7。在正常压力下进行生长，用与10％的H2混合的N2作为运载气体。在上述条件下生长GaN到20μm的厚的厚度；之后，运载气体切换为H2，并继续进行第二步骤的GaN生长。在该步骤中，在为使用H2为运载气体的生长提供的气体中的GaCl和NH3的分压力分别为1×10-2atm.和2.5×10-1atm.通过上述两步生长，形成300μm厚的GaN层。与在N2运载气体中进行整个生长的情况相比，GaN层的表面表现出异常生长的禁止和表面形态的改善。在完成生长之后的冷却阶段，用空腔65作为剥离点，HVPE-GaN层66从蓝宝石衬底61上自发剥离。在剥离HVPE-GaN层66的剥离界面上，空腔65位于其表面上，因此，在整个表面上观察到微观粗糙度。使用钻石研磨剂抛光具有粗糙度的表面，抛光为镜面平面。结果，得到单晶体GaN67的自支持衬底[图6(f)]。
通过显微镜和SEM观察，自支持GaN衬底67的表面非常平坦，并且揭示出如此出色的表面条件等于或高于通过低温生长的缓冲层在蓝宝石衬底上生长的常规GaN层。此外，当以上述相同的方式生产其它样品时，从剖面SEM的照像图像中估计的在GaN层中包括的空腔的比例大约为50％。
当测量自支持GaN衬底67的弯曲时，确定衬底弯曲的曲率半径为大约11m，实际上得到了非常平坦的衬底。另外，当自支持GaN衬底67的上表面，即，与剥离基底衬底的所述面相对的表面，被浸入到磷酸与硫酸的热(250℃)混合物中，然后观察由此形成的蚀刻凹坑来测量位错密度时，确定密度在1×106凹坑/cm2的低水平，得到了具有高晶体质量的衬底。
(例4)
参考图6说明本例子的每个步骤。在直径2英寸的单晶体蓝宝石衬底61[图6(a)]的C平面上，通过MOVPE方法用TMG和NH3作为原料，生长厚度为1μm的未掺杂的GaN层62[图6(b)]。在由此得到的GaN外延衬底上，通过蒸发形成厚度为20nm的Ti金属膜63[图6(c)]。膜形成的速率为0.8nm/s。该衬底装入电炉中，并在混入20％的NH3的N2气流中经过1,050℃×30分钟的热处理，形成TiN膜64[图6(d)]。当用SEM观察其表面和剖面时，在TiN膜的表面上均匀的形成亚微米数量级的精细小孔，由此，用作其基底层的GaN晶体的表面处于局部暴露的状态。
将由此获得的衬底装入HVPE炉中，在N2气氛中加热到1,040℃，然后，在其上淀积300μm厚的GaN。该层的生长在两步工艺中进行。
在第一生长步骤中所用的原料为NH3和GaCl。在为其提供的气体中的GaCl和NH3的分压力分别为8×10-3atm.和1×10-1atm.V/III的比例为12.5，在正常压力下进行生长，并用N2作为运载气体。在上述条件下生长GaN到20μm的厚度；之后，运载气体切换为H2，并继续进行第二步骤的GaN生长。在该步骤中，在提供给使用H2运载气体的生长的气体中的GaCl和NH3的分压力分别为1×10-2atm.和2.5×10-1atm.通过上述两步的生长，形成300μm厚的GaN层。
与在N2运载气体中进行整个生长的情况相比，GaN层的表面表现出异常生长的禁止和表面形态的改善。在完成生长之后的冷却阶段，用空腔65作为剥离点，HVPE-GaN层66从蓝宝石衬底61上自发剥离。在剥离HVPE-GaN层66的剥离界面上，空腔65位于其表面上，因此，在整个表面上观察到微观粗糙度。使用钻石研磨剂抛光具有粗糙度的表面，抛光为镜面平面。结果，得到单晶体GaN67的自支持衬底[图6(f)]。
通过显微镜和SEM观察，自支持GaN衬底67的表面非常平坦，揭示出如此出色的表面条件等于或高于通过低温生长的缓冲层在蓝宝石衬底上生长的常规GaN层。此外，当以上述相同的方式生产其它样品时，从剖面SEM的照像图像中估计的在GaN层中包括的空腔的比例大约为60％。
当测量自支持GaN衬底67的弯曲时，确定衬底弯曲的曲率半径为大约11m，实际上得到了非常平坦的衬底。另外，当自支持GaN衬底67的上表面，即，与剥离基底衬底的所述面相对的表面，被浸入到磷酸与硫酸的热(250℃)混合物中，然后观察由此形成的蚀刻凹坑来测量位错密度时，确定密度在9×105凹坑/cm2的低水平，得到了具有高晶体质量的衬底。
在上述本例子中，TiN膜的表面经过在H2气氛中的还原处理。代替这种处理，可以使用HF溶液进行湿处理。例如，通过将其浸入HF中30分钟这样的处理在GaN层中优选的形成空腔65，随后用水清洗。
(比较例1)
在本比较例中，通过蒸发，以2nm/s的膜形成速率在直径2英寸的单晶体蓝宝石衬底的C平面上形成100nm厚的Ti金属膜，通过蒸发形成厚度10到20nm的防止氧化的金膜。衬底装入MBE室(分子束外延生长室)，然后，在700℃下在其上生长GaN层(厚度：0.5μm)。在本比较例中，防止了在金膜上的GaN层中形成空腔。
当从MBE室中取出的衬底浸入氢氟酸中时，选择性的蚀刻Ti膜，但随后GaN外延层碎裂成片。
在表1中示出了上述例子和比较例的实验条件以及其中的测量结果。在表中，符号“工艺”表示该情况所对应的上述类型I到IV中的一种；如果该情况对应多种类型，则显示出该例子采用的主要类型。“GaN生长”表示仅在Ti或TiN膜上形成的GaN的生长条件。
由此，已经明确地显示出，在每个例子中，形成含有空腔区的多孔层；由此，容易剥离基底衬底，所得到的衬底的弯曲显著减小，并且明显减少了衬底表面的缺陷密度。
表1
例1 例2 例3 例4 比较例1
工艺 I II IV II，III -
含有金属元素的膜：材料和结构 Ti 具有精细小孔的TiN 具有精细小孔的Ti/TiN 具有精细小孔的Ti/TiN Ti/Au
含有金属元素的膜：厚度(nm) 30 20 20 20 100
含有金属元素的膜：膜形成方法 蒸发 CVD800℃ 蒸发 蒸发 蒸发
含有金属元素的膜：膜形成速率(nm/s) 0.8 1 0.8 0.8 2
GaN的形成方法 HVPE HVPE HVPE HVPE MBE
GaN生长之前的预处理 无 无 无 还原(氢) 无
GaN生长所用的运载气体组分 H2 10％/N2 90％ N2 H2 10％/N2 90％ N2 N2
GaN生长所用的原料气体种类 NH3/GaCl NH3/GaCl NH3/GaCl NH3/GaCl -
GaN生长所用的V/III的比例 10 10 7 12.5 -
GaN生长所用的温度(℃) 750/1040 1040 1040 1040 -
GaN生长中的Si浓度(cm-1) 5×1017 不掺杂 5×1017 5×1017 5×1017
GaN层中的空腔比例(％) 50 50 50 60 -
衬底表面的缺陷密度(cm-2) 2×106 1×106 1×106 0.9×106 -
衬底弯曲的曲率(m) 10 12 11 13 -
衬底剥离的方法 自发剥离 自发剥离 自发剥离 自发剥离 蚀刻
上面根据例子说明了本发明。对于本领域的技术人员只要保持本发明的要点不变而采取各种修改形式是显而易见的。下面对这些修改形式进行介绍。
在上述例子中，采用选择C平面作为生长平面的蓝宝石衬底作为基底衬底。但是，可以使用选择A平面作为生长平面的蓝宝石衬底。与蓝宝石的C平面相比，蓝宝石的A平面允许具有大的直径，容易并能够生产大直径的III族氮化物半导体衬底。
另外，在上述例子中，说明了应用本发明生产GaN衬底的情况。本发明还可用于生产例如铝镓氮化物或镓铟氮化物的三元素合金的自支持单晶体衬底，或者生产用Mg等掺杂的p型GaN衬底。
此外，在上述例子中，用Ti膜作为金属膜。也可以使用其它金属材料构成的膜。通过本发明人的研究确定，当使用铂、镍、钨等作为金属膜的材料时，也可以在其上形成的III族氮化物半导体层中形成空腔。因此，可以使用由这些金属材料构成的金属膜以及金属氮化物膜。而且，可以使用金属合金膜。可以采用在金属膜的表面上吸收了例如硅的具有表面活性剂作用的元素之后，在其上生长GaN的工艺，从而将缺陷密度降低到更低水平。
此外，在形成具有精细小孔的TiN膜的过程中，使用方便的其自形成方法。当然，在通过溅射形成膜之后，也可以通过光刻方式在其上形成这种精细的小孔。
另一方面，在Ti或TiN膜上形成GaN层的过程中，也可以采用使用掩模的选择生长，例如，ELO、FIELO等。
通过本发明得到的III族氮化物半导体衬底可以广泛的用作GaN基器件的衬底。由于可以得到缺陷密度低的高质量的GaN基晶体并用所述衬底作为激光二极管的衬底，所以允许生产高可靠性和高性能的激光二极管。
工业适用性
如上所述，根据本发明，在III族氮化物半导体层中形成空腔；由此，得到具有低缺陷密度和很小弯曲的III族氮化物半导体衬底。这是由于含有空腔的层作为应变缓和区，并且基底衬底容易从空腔区剥离，以将其去掉。

Claims (31)

1.一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
2.根据权利要求1的生产III族氮化物半导体衬底的工艺，
其中所述含有金属元素的膜包含对所述III族氮化物半导体具有分解作用的金属元素。
3.根据权利要求2的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为过渡元素。
4.根据权利要求2的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为钪、钇、钛、锆、铪、钒、铌、钽、铬、钼、钨、铼、铁、钌、锇、钴、铑、铱、镍、钯、锰、铜、铂或金。
5.根据权利要求4的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为钛、锆、铪、钽、铂、钴或镍。
6.一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，
在含有金属元素的膜上生长第一III族氮化物半导体层以直接与其接触，
在比第一III族氮化物半导体层的所述生长温度高的温度下，热处理所述含有金属元素的膜和所述第一III族氮化物半导体层，从而在所述第一III族氮化物半导体层中形成空腔区，
在所述第一III族氮化物半导体层上形成第二III族氮化物半导体层，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
7.根据权利要求6的生产III族氮化物半导体衬底的工艺，
其中第一III族氮化物半导体层的所述生长温度在400℃或更高但800℃或更低的范围内。
8.根据权利要求6或7的生产III族氮化物半导体衬底的工艺，
其中在900℃或更高但1,400℃或更低的温度下进行所述含有金属元素的膜和所述第一III族氮化物半导体层的热处理。
9.根据权利要求6的生产III族氮化物半导体衬底的工艺，
其中所述第一III族氮化物半导体层的厚度在20nm或更厚但2,000nm或更薄的范围内。
10.根据权利要求6的生产III族氮化物半导体衬底的工艺，
其中所述含有金属元素的膜是金属膜。
11.根据权利要求6的生产III族氮化物半导体衬底的工艺，
其中所述含有金属元素的膜包含对III族氮化物半导体具有分解作用的金属元素。
12.根据权利要求11的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为过渡元素。
13.根据权利要求11的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为钪、钇、钛、锆、铪、钒、铌、钽、铬、钼、钨、铼、铁、钌、锇、钴、铑、铱、镍、钯、锰、铜、铂或金。
14.根据权利要求13的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为钛、锆、铪、钽、铂、钴或镍。
15.一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成其中具有精细的小孔结构的含有金属元素的膜，
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
16.根据权利要求15的生产III族氮化物半导体衬底的工艺，
其中所述含有金属元素的膜包含对III族氮化物半导体具有分解作用的金属元素。
17.根据权利要求16的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为过渡元素。
18.根据权利要求16的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为钪、钇、钛、锆、铪、钒、铌、钽、铬、钼、钨、铼、铁、钌、锇、钴、铑、铱、镍、钯、锰、铜、铂或金。
19.根据权利要求18的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为钛、锆、铪、钽、铂、钴或镍。
20.一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，至少其表面由金属氮化物构成，
进行处理，用以消除所述金属氮化物中含有的氮，
在含有金属元素的膜上形成其中包括空腔区的III族氮化物半导体层以直接与其接触，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
21.根据权利要求20的生产III族氮化物半导体衬底的工艺，
其中形成含有金属元素的膜的所述步骤包括在所述基底衬底上形成金属膜之后，硝化金属膜的处理步骤。
22.根据权利要求20的生产III族氮化物半导体衬底的工艺，
其中所述含有金属元素的膜为金属氮化物膜。
23.根据权利要求20的生产III族氮化物半导体衬底的工艺，
其中消除氮的所述处理是将所述含有金属元素的膜暴露在还原气氛中的处理。
24.一种生产III族氮化物半导体衬底的工艺，特征在于该工艺包括以下步骤：
在基底衬底上形成含有金属元素的膜，至少其表面由金属氮化物构成，
在原料气体的V/III比设置为10或更小的条件下，在含有金属元素的膜上生长III族氮化物半导体层以直接与其接触，形成其中包括空腔区的III族氮化物半导体层，以及
用所述空腔区作为剥离点剥离所述基底衬底以将其去掉。
25.根据权利要求24的生产III族氮化物半导体衬底的工艺，
其中所述含有金属元素的膜包含对III族氮化物半导体具有分解作用的金属元素。
26.根据权利要求25的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为过渡元素。
27.根据权利要求25的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为钪、钇、钛、锆、铪、钒、铌、钽、铬、钼、钨、铼、铁、钌、锇、钴、铑、铱、镍、钯、锰、铜、铂或金。
28.根据权利要求27的生产III族氮化物半导体衬底的工艺，
其中所述金属元素为钛、锆、铪、钽、铂、钴或镍。
29.根据权利要求1、6、15、20和24中任何一个的生产III族氮化物半导体衬底的工艺，
其中在所述基底衬底的整个表面上形成所述含有金属元素的膜。
30.根据权利要求1、6、1 5、20和24中任何一个的生产III族氮化物半导体衬底的工艺，
其中剥离所述基底衬底以将其去掉的所述步骤包括在生长III族氮化物半导体层之后冷却气氛的温度以自发剥离所述基底衬底的步骤。
31.通过使用根据权利要求1、6、15、20和24中任何一个的生产III族氮化物半导体衬底的工艺生产的III族氮化物半导体衬底。
CN200810001918.2A 2002-07-02 2003-07-01 Ⅲ族氮化物半导体衬底及其生产工艺 Expired - Fee Related CN101217110B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002193733 2002-07-02
JP2002193733A JP4117156B2 (ja) 2002-07-02 2002-07-02 Ｉｉｉ族窒化物半導体基板の製造方法
JP2002-193733 2002-07-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB038158426A Division CN100372063C (zh) 2002-07-02 2003-07-01 Ⅲ族氮化物半导体衬底及其生产工艺

Publications (2)

Publication Number Publication Date
CN101217110A true CN101217110A (zh) 2008-07-09
CN101217110B CN101217110B (zh) 2010-10-13

Family

ID=30112287

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200810001918.2A Expired - Fee Related CN101217110B (zh) 2002-07-02 2003-07-01 Ⅲ族氮化物半导体衬底及其生产工艺
CNB038158426A Expired - Fee Related CN100372063C (zh) 2002-07-02 2003-07-01 Ⅲ族氮化物半导体衬底及其生产工艺

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB038158426A Expired - Fee Related CN100372063C (zh) 2002-07-02 2003-07-01 Ⅲ族氮化物半导体衬底及其生产工艺

Country Status (4)

Country Link
US (1) US7189588B2 (zh)
JP (1) JP4117156B2 (zh)
CN (2) CN101217110B (zh)
WO (1) WO2004006312A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702562A (zh) * 2010-11-08 2016-06-22 韩国光技术院 使用化学剥离方法的iii族氮化物基板的制备方法
CN107123589A (zh) * 2017-06-26 2017-09-01 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN111223763A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
JP4396816B2 (ja) 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005209803A (ja) * 2004-01-21 2005-08-04 Sumitomo Electric Ind Ltd ＧａＮ結晶基板の製造方法
JP2006044982A (ja) * 2004-08-04 2006-02-16 Sumitomo Electric Ind Ltd 窒化物半導体単結晶基板とその合成方法
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
DE602006017195D1 (de) * 2005-04-04 2010-11-11 Dowa Holdings Co Ltd Verfahren zur Zucht von GaN-Einkristallen
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP2006290697A (ja) * 2005-04-14 2006-10-26 Hitachi Cable Ltd 窒化物半導体基板及びその製造方法
JP5236148B2 (ja) * 2005-05-12 2013-07-17 日本碍子株式会社 エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR101186233B1 (ko) * 2005-10-07 2012-09-27 삼성코닝정밀소재 주식회사 휨이 감소된 사파이어/질화갈륨 적층체
JP4554469B2 (ja) * 2005-08-18 2010-09-29 日本碍子株式会社 Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
KR101060289B1 (ko) 2005-08-25 2011-08-29 가부시키가이샤 토호쿠 테크노 아치 반도체 기판의 제조 방법
JP2007116110A (ja) 2005-09-22 2007-05-10 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
US20090233414A1 (en) * 2005-10-20 2009-09-17 Shah Pankaj B Method for fabricating group III-nitride high electron mobility transistors (HEMTs)
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
JP5131889B2 (ja) * 2005-12-06 2013-01-30 学校法人 名城大学 窒化物系化合物半導体素子の製造方法
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
WO2007072984A1 (ja) * 2005-12-20 2007-06-28 Tohoku Techno Arch Co., Ltd. 半導体基板の製造方法及び素子構造の製造方法
US7691732B2 (en) 2008-06-18 2010-04-06 Sumitomo Electric Industries, Ltd. Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
JP2007191321A (ja) * 2006-01-17 2007-08-02 Sumitomo Electric Ind Ltd 窒化物基板の製造方法と窒化物基板及び窒化物系半導体デバイス
JP4696935B2 (ja) * 2006-01-27 2011-06-08 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4187175B2 (ja) 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
EP2009706B1 (en) * 2006-03-31 2015-12-30 Shin-Etsu Handotai Co., Ltd. Method for manufacturing light emitting element, compound semiconductor wafer
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
DE102007010286B4 (de) * 2007-03-02 2013-09-05 Freiberger Compound Materials Gmbh Verfahren zum Herstellen eines Verbindungshalbleiterwerkstoffs, einer III-N-Schicht oder eines III-N-Bulkkristalls, Reaktor zur Herstellung des Verbindungshalbleiterwerkstoffs, Verbindungshalbleiterwerkstoff, III-N-Bulkkristall und III-N-Kristallschicht
JP4530004B2 (ja) * 2007-07-18 2010-08-25 住友電気工業株式会社 ＧａＮ結晶の成長方法
JP4528806B2 (ja) * 2007-07-18 2010-08-25 住友電気工業株式会社 ＧａＮ結晶の成長方法
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
JP4985533B2 (ja) * 2007-10-24 2012-07-25 住友電気工業株式会社 半絶縁性窒化物半導体基板の製造方法
US7969708B2 (en) * 2007-11-01 2011-06-28 Taiwan Semiconductor Company, Ltd. Alpha tantalum capacitor plate
US20100320506A1 (en) * 2007-11-27 2010-12-23 Nanocrystal Corporation Ultra-Low Dislocation Density Group III - Nitride Semiconductor Substrates Grown Via Nano- Or Micro-Particle Film
KR101137911B1 (ko) * 2007-12-18 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판의 제조 방법
JP5014217B2 (ja) * 2008-03-18 2012-08-29 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体およびその製造方法
US20100025727A1 (en) * 2008-08-04 2010-02-04 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
US20120094434A1 (en) * 2008-08-04 2012-04-19 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
EP2329517A1 (en) * 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
CN102203904B (zh) 2008-10-30 2013-11-20 S.O.I.探测硅绝缘技术公司 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底
US8637383B2 (en) * 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
EP2377975A1 (en) * 2008-12-02 2011-10-19 Sumitomo Electric Industries, Ltd. Method of growing gallium nitride crystals and process for producing gallium nitride crystals
KR101008284B1 (ko) 2008-12-24 2011-01-13 주식회사 에피밸리 3족 질화물 반도체층을 성장시키는 방법
CN102714145B (zh) * 2009-03-27 2015-07-08 同和控股（集团）有限公司 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
FR2970374B1 (fr) * 2011-01-11 2014-02-07 Soitec Silicon On Insulator Relâchement de contrainte a l'aide de matériaux métalliques et structures connexes
WO2012085219A1 (en) * 2010-12-23 2012-06-28 Soitec Strain relaxation using metal materials and related structures
CN102226985B (zh) * 2011-05-08 2013-11-27 北京大学 一种GaN衬底的制备方法
KR101216363B1 (ko) * 2011-06-03 2012-12-28 주식회사 판크리스탈 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.
CN102244162B (zh) * 2011-07-14 2013-03-13 北京燕园中镓半导体工程研发中心有限公司 一种发光二极管的制备方法
JP6026188B2 (ja) 2011-09-12 2016-11-16 住友化学株式会社 窒化物半導体結晶の製造方法
CN102583215A (zh) * 2011-12-26 2012-07-18 南京邮电大学 基于硅衬底氮化物的悬空纳米光子器件及其制备方法
WO2013139887A1 (de) 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur herstellung von iii-n-einkristallen, und iii-n-einkristall
CN103367122B (zh) * 2012-03-28 2016-03-30 清华大学 外延结构体的制备方法
KR101386007B1 (ko) 2012-11-08 2014-04-16 한국세라믹기술원 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체
KR102071034B1 (ko) 2013-02-28 2020-01-29 서울바이오시스 주식회사 질화물 기판 제조 방법
JP2014123765A (ja) * 2014-02-27 2014-07-03 Sumitomo Electric Ind Ltd ウエハ生産物、窒化ガリウム系半導体光素子
JP6129784B2 (ja) * 2014-05-26 2017-05-17 住友化学株式会社 Ｉｉｉ族窒化物基板の製造方法
KR102284535B1 (ko) * 2014-11-12 2021-08-02 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
CN107195536B (zh) * 2017-06-26 2019-11-22 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法
EP3939069A4 (en) * 2019-03-13 2022-05-04 The Regents of the University of California SUBSTRATE FOR REMOVAL OF DEVICES WITH VOIDS
CN116057669A (zh) * 2020-09-29 2023-05-02 芝浦机械电子装置株式会社 成膜装置及成膜方法
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3751756T2 (de) * 1986-06-30 1996-08-01 Ulvac Corp Verfahren zum Abscheiden aus der Gasphase
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
US6268618B1 (en) * 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
JP3129232B2 (ja) * 1997-05-08 2001-01-29 日本電気株式会社 半導体装置の製造方法
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000228539A (ja) 1999-02-08 2000-08-15 Sharp Corp 窒素化合物半導体の製造方法
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP3541775B2 (ja) 2000-03-29 2004-07-14 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子用ウェハ、その製造方法およびｉｉｉ族窒化物半導体発光素子
JP4396010B2 (ja) * 2000-08-03 2010-01-13 日立電線株式会社 半導体の結晶成長方法
JP3780832B2 (ja) 2000-08-03 2006-05-31 日立電線株式会社 半導体結晶の製造方法
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3598075B2 (ja) * 2001-05-11 2004-12-08 松下電器産業株式会社 窒化物半導体基板の製造方法
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702562A (zh) * 2010-11-08 2016-06-22 韩国光技术院 使用化学剥离方法的iii族氮化物基板的制备方法
CN105702562B (zh) * 2010-11-08 2020-05-19 韩国光技术院 使用化学剥离方法的ⅲ族氮化物基板的制备方法
CN107123589A (zh) * 2017-06-26 2017-09-01 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN107123589B (zh) * 2017-06-26 2020-01-07 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN111223763A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN111223763B (zh) * 2020-01-19 2024-04-12 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Also Published As

Publication number Publication date
CN101217110B (zh) 2010-10-13
CN100372063C (zh) 2008-02-27
US7189588B2 (en) 2007-03-13
US20060046325A1 (en) 2006-03-02
WO2004006312A1 (ja) 2004-01-15
JP4117156B2 (ja) 2008-07-16
CN1666319A (zh) 2005-09-07
JP2004039810A (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
CN101217110B (zh) Ⅲ族氮化物半导体衬底及其生产工艺
US6924159B2 (en) Semiconductor substrate made of group III nitride, and process for manufacture thereof
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
JP5361107B2 (ja) オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）自立基板のエピタキシー品質（表面凹凸および欠陥密度）の改良を実現する方法
EP1885918B1 (en) Methods of preparing controlled polarity group iii-nitride films
JP4945725B2 (ja) 改善されたエピタキシャル材料を製造するための方法
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
EP1045431A1 (en) Method for producing a group III nitride compound semiconductor substrate
EP2037013B1 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP2005119921A (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
EP1930486A1 (en) Process for producing semiconductor substrate
WO2000068473A1 (en) Detached and inverted epitaxial regrowth & methods
JP4301592B2 (ja) 窒化物半導体層付き基板の製造方法
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
CN102057463B (zh) 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板
JP2004269313A (ja) 窒化ガリウム結晶基板の製造方法
JP4768759B2 (ja) Ｉｉｉ族窒化物半導体基板
US6844574B1 (en) III-V compound semiconductor
Davis et al. Growth of AlN, GaN and AlxGa1− xN thin films on vicinal and on-axis 6H SiC (0001) substrates
Mastro et al. Oxynitride mediated epitaxy of gallium nitride on silicon (1 1 1) substrates in a merged hydride/metal-organic vapor phase epitaxy system
Morkoç et al. Growth of Nitride Semiconductors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20150701

EXPY Termination of patent right or utility model