JP5361107B2 - オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）自立基板のエピタキシー品質（表面凹凸および欠陥密度）の改良を実現する方法 - Google Patents

Description

関連出願の相互参照
本願は、「ＩＩＩ−Ｖ族窒化物基板ボウルならびにその製造および使用方法」と称するＲｏｂｅｒｔ Ｐ． Ｖａｕｄｏ等を出願人とする２０００年３月１３日に提出された米国特許出願第０９／５２４，０６２号の一部継続出願である。

発明の分野
本発明は、オプトエレクトロニクスデバイス、エレクトロニクスデバイスおよびデバイス前駆構造体を作製するための、対応する自立基板上の（Ａｌ，Ｉｎ，Ｇａ）Ｎ膜のエピタキシー品質の改良を実現する方法に関する。

関連技術の説明
（Ａｌ，Ｉｎ，Ｇａ）Ｎ（本発明において使用されるこの用語は、包括的および選択的に、Ａｌ、Ｉｎ、Ｇａの１種以上を含有する個々の窒化物それぞれを指し、したがって、選択的にＡｌ、Ｉｎ、Ｇａを包含するＡＩＮ、Ａｌ_ｘＩｎ_１−_ＸＮ（あるいはＡｌＩｎＮ）、Ａｌ_ｘＧａ_１−ＸＮ（あるいはＡｌＧａＮ）、Ａｌ_ｘＩｎ_ｙＧａ_{１−Ｘ−ｙ}Ｎ（あるいはＡｌＩｎＧａＮ）、ＩｎＮ、Ｉｎ_ｙＧａ_１−ｙＮ（あるいはＩｎＧａＮ）、ＧａＮ（ここで、０≦Ｘ≦１および０≦ｙ≦１であり）、およびそれらの混合物、ドープ層（ｎ型若しくはｐ型）あるいは非ドープ層を指す）は、サファイアおよび炭化ケイ素などの高格子不整合基板上のエピタキシャル層成長について広く研究されてきた。

このような研究が広範囲に行われる主な理由は、好適な品質と大きさの、熱膨張率（ＣＴＥ）整合で格子整合な自立（ＦＳ）ＧａＮ基板が得られていないからである。

ホモエピタキシャルあるいはネイティブな基板がなければ、エピタキシー基板界面での格子不整合によってミスフィット転位が形成され、ＣＴＥ不整合によってクラッキングと反りが発生し、したがってエピとデバイス層の品質を制限することになる。これらの非最適基板（例えば、サファイア、炭化ケイ素）上のエピタキシャル層品質は、複雑な層間技術が使用されれば、単純な電子デバイスにとって十分な品質である。

通常、より高品質のデバイスを作製するためには、ＥＬＯＧ（エピタキシャル横方向オーバーグロース）、ＬＥＯ例えば、（横方向エピタキシャル・オーバーグロース）、ペンデオ−エピタキシーなどの非常に困難で複雑なオーバーグロース技術が採用されるが、生成物は形態と結晶品質において不均一である。さらに、生成物は、通例、マスキング物質からの不純物混入によって、高キャリア濃度を有する。かかるオーバーグロース技術は、基板物質上のある領域における成長を抑制するために、二酸化ケイ素などのマスキング物質を使用する。エピタキシャル物質はマスク領域と横方向にマスキング物質を覆って成長し、それによって横方向成長領域での転位拡大が低減される。

好適な品質の格子整合（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板の不在は、（Ａｌ，Ｉｎ，Ｇａ）Ｎデバイス開発者が（Ａｌ，Ｉｎ，Ｇａ）Ｎデバイス性能の可能性を十分に実現する際の障害となり、この物質系の開発を遅延させた。横方向オーバーグロース技術に伴う複雑さと困難さによって、このような研究が商業的には十分に使用されなかった。

窒化物基板を作成するための研究はわずかに行われ、作製された限定量のＧａＮ物質上でエピタキシャル層成長が行われたのは、さらにわずかであった。

ＦＳ ＧａＮ上のＧａＮエピ層成長についての問題を論ずる背景として、自立ＧａＮを作製するための技術を下記に記述する。次の議論もいかに基板の特性が好適なエピタキシャルプロセスの開発を抑制してきたかを強調する。

基板作製
サファイアと炭化ケイ素よりも優れた格子整合あるいはほぼ格子整合の基板を作成するためにこれまでに開発されてきた可能性ある方法としては、下記に詳述するように、高圧ＧａＮ結晶成長、ＡＩＮバルク成長、アルミン酸リチウム（ＬＡＯ）、没食子酸リチウム（ＬＧＯ）、厚膜（１００ミクロン以上）ＨＶＰＥ ＧａＮとリフトオフ、ＨＶＰＥ ＧａＮブール成長がある。

高圧結晶成長
高圧結晶成長で、単結晶ＧａＮの３００ｍｍ^２の小板（直径２０ｍｍ、厚さ１〜２ｍｍ未満）をうまく作製することができたが、このＧａＮ結晶にはいくつか問題がある。この技術により小板が作製されるが、規模の拡大は困難で、プロセスもコストは他の代替法に比較して非常に高い。さらに、結晶のドーパントと導電性の制御はこの技術では非常に困難である。もう１つの不利な点は、酸素をはじめとする、意図しない不純物が結晶内に高いレベルで存在するということであり、それによって基板が導電性となる。このように不純物が高レベルで存在すると、基板上に作製されるデバイスの周波数範囲がデバイス層間の寄生容量と基板内の電荷によって制限され、十分に高い不純物濃度における基板上のエピタキシー核形成が抑制される。

昇華と再凝縮によるＡＩＮ（あるいはＧａＮ）基板作製
昇華と再凝縮技術によるバルクＡＩＮの作製は、ＧａＮエピタキシャル成長に好適な高品質で、ほぼ格子整合（ＧａＮとの差異２．５％）の基板を作製するために行われている。現在では、ブール直径は１３ｍｍに制限されており、ロストコストの高容量デバイスの作製が厳しく制限されている。

これらの基板のもう１つの問題は、ｐｐｍオーダーの非常に高い酸素レベルであり、基板の熱伝導性を低下させる可能性が高く、基板を高周波数高出力デバイスに対して不利にしてしまう。

熱伝導性に影響を及ぼすことに加えて、これらの基板に不純物が多く混入すると、電気伝導性制御型基板、すなわちｐ−型基板の作製が抑制される。これらの基板は、従来技術ではしっかりとドープすることが難しく、垂直型光電子デバイス構造に対して不利となる。ＡＩＮ基板の場合には、基板と関連デバイスは、結晶中のアクセプタとドナーの高イオン化エネルギーすなわち活性化エネルギーによって、ＧａＮ基板に比較して、不利となる。

アルミン酸リチウム（ＬＡＯ）と没食子酸リチウム（ＬＧＯ）
ＬＡＯとＬＧＯは、（炭化ケイ素とサファイアに比して）緊密な格子整合基板であり、十分な品質と大きさのものが入手可能であるが、ＧａＮ物質系への適用を阻止するような問題がある。最も重要なことは、ＬＡＯ及びＬＧＯ物質が低温度で分解するので、ＧａＮ成長のために通常の成長温度での使用がしにくいということである。基板からエピタキシャル膜へのＬｉとＧａの脱離と拡散、および成長環境によって、核形成、不純物フリーの高品質の成長が非常に困難となり、したがって、この基板の適用が制限される。水素下で非常に分解を受けやすいため、これらの基板上に成長させるために限定されたプロセス条件が採用されている。基板表面の非均一極性もまた問題であり、通例、ＧａＮエピタキシャル膜内に混合極性領域を生ずる。このような基板上の垂直型デバイス構造の作製もまたドーピングと分解の抑制の問題を含んでいる。

ＬＩＬＯ（レーザ誘起リフトオフ）によるＨＶＰＥ（ハライド気相エピタキシー）ＧａＮ基板、およびブール成長によるＨＶＰＥ ＧａＮ系ＦＳ ＧａＮ基板 ＨＶＰＥ ＧａＮ法は、ＦＳ ＧａＮ基板を作製するためのこれまでで最も好ましい方法である。この方法により、広面積の自立ＧａＮウェハが高品質の低転位密度で作製され、ウェハ上に高品質で平滑エピタキシャル膜と高品質のデバイスを作製することが可能である。このプロセスでは、ウェハを所望の大きさに容易に変更することができ、また基板の伝導性型を容易に制御することができる。前駆体および成長プロセスの準備は他の技術（例えば、高圧結晶成長）に比較して相対的に安価であり、従来のプロセス制御で容易に制御することが可能である。不純物混入は最小限であり、前駆体純度と気相雰囲気純度だけでなく、反応部リーク完全性と構造によって、制御可能である。

高品質のＦＳ ＨＶＰＥ ＧａＮ基板上のホモエピタキシャル成長
市販で容易に入手可能な広い面積の自立ＧａＮウェハはないので、ＦＳ ＧａＮ上に高品質のエピタキシャル層成長を作製する条件を開発する機会は限定されていた。

以下に詳述するように、本発明は少なくとも基板の品質と同様の良好な結晶品質のエピタキシャル膜の成長を可能とし、ＦＳ ＧａＮと他の（Ａｌ，Ｉｎ，Ｇａ）Ｎ ＦＳ基板上でのエピタキシーの成長に付随する新しい問題を解決し、実質的に改良されたデバイス性能にサファイアなどの他の従来基板上のものよりも優れたエピタキシーおよびデバイス特性をもたらす。

次の議論は、エピタキシャル成長に関する本発明者らの初期研究で見られた問題をはじめ、本発明で解決されたＦＳ ＧａＮ基板上のホモエピタキシーに付随する問題の一部を強調する。

１） 形態平滑化およびピット充填
図１に示す、サファイア上の成長条件を用いた、「成長時」すなわち未仕上げＦＳ ＧａＮ基板に関する初期研究では、２〜３ｍｍの成長後、平滑なエピタキシャル膜は得られなかった。（図２を参照）。表面形態の平滑化およびピット充填の改良には、（サファイア若しくは炭化ケイ素基板上のエピ成長に用いられるような）標準的な成長条件とともに、エピの厚みを増すことが必要であると確認された。「成長時」すなわち未仕上げＦＳ ＧａＮ上の成長に関する重要な問題は、かなりの厚膜のＭＯＶＰＥ（有機金属気相エピタキシー）を、ＨＶＰＥ ＧａＮのヒロック形態を平滑化するために堆積しなければならないことである。これは、図１〜３に例示する。

７．５μｍの堆積エピでさえ、図３に示すように、この膜はＭＯＶＰＥ系デバイス構造にとっては依然としてやや粗い。基板表面内のピットは標準成長条件下では容易には充填されず、基板の「平滑化」を始めるために、数ミクロンの膜成長を含む成長時間を延長することが必要となる。ＦＳ ＧａＮ基板上のエピタキシーの層をより厚く成長させると、「成長時」すなわち末仕上げＦＳ ＧａＮ形態が平滑化されるが、デバイス構造に対してコスト増と成長時間の長期化を伴い、言い換えるとデバイス構造成長のコストを高め、気相エピタキシー（ＶＰＥ）反応部操作の生産高と収益性を低下させる。

２） ＦＳ ＧａＮ基板の研磨問題
炭化ケイ素などの、他の硬く脆い半導体結晶の多くと同様に、エピタキシャル成長表面の前にＧａＮウェハを研磨するのは簡単ではない。ＦＳ ＧａＮの研磨、それに続くＭＯＶＰＥ ＧａＮ成長を含む初期の実験で、図４に示すように第１切削条件で研磨擦傷と不良表面が生じることが明らかになった。

図５に、基板上に成長したＧａＮエピタキシャル膜２．５ミクロン中の研磨誘起破損を示す。研磨損傷すなわち擦傷であるようなものを装飾するコヒーレント成長とコアレッセンスが減少する。

図６に、２．５ミクロンのＧａＮエピタキシャル薄膜が成長した領域におけるより平滑な成長を高倍率（２５５倍）で示し、膜が基礎のＧａＮ基板物質を複製しながら２次元に成長しようとしていることを表す。

３） ＦＳ ＧａＮ裏面蒸発生成物
ＦＳ ＧａＮ基板上のホモエピタキシャル成長についてもう１つの問題は、ＧａＮウェハ裏面（Ｎ面）が成長中に分解する傾向にあることである。本分解はエピ成長表面を中断する傾向にある。ウェハ裏面から逃れた分解生成物は成長領域に運ばれ、成長条件を妨害し、中断形態を生ずる。

図７に、ＦＳ ＧａＮ上のＧａＮ ＰＩＮ／１０μｍ ＧａＮエピの正常形態を示す一方、図８に裏面蒸発物がエピタキシャル層成長を抑制した領域の形態劣化を示す。なお、しかし、裏面蒸発生成物は、サセプタと基板物質との間に捕捉された劣化生成物が熱接触の性質と程度を変更でき、それによって熱感応性エピタキシャル層とデバイス構造の形態上の均一性を劣化させることが可能な変化を導入するので、形態を劣化するために必ずしもエピ表面に到達する必要がない。

また、裏面分解は、表面化学、ひいては窒化ガリウム基板裏面に形成される電気接触の性質を変化させる。

４） ＤＣＸＲＤスリット幅とＸ線ＦＷＨＭの増加
ＧａＮ基板とその上のエピに関する問題は、図９に示すように、Ｘ線スリットサイズを増加させながら、ＧａＮエピＦＷＨＭを増加させることである。

基板のＤＣＸＲＤ ＦＷＨＭは、Ｘ線スリット幅の増加とともに増加するが、１０μｍエピタキシャル層とその上のデバイス構造よりも低速度である。スリット幅が大きいほどＦＷＨＭが増加するのは、基板裏面蒸発による反り、熱応力関連の問題、エピ傾斜、基板内結晶領域に基づく。スリット幅が小さいほど、「成長時」ＦＳ ＧａＮ基板とエピタキシャル層は小さいＤＣＸＲＤ ＦＷＨＭを有する。

５） エピタキシャル膜内における形態中断
また、基板作製、加熱処理による界面作製および基板洗浄は、ＦＳ ＧａＮ基板上のＭＯＶＰＥ ＧａＮ成長について問題を生ずる。一般的な反応部条件は、また、ＦＳ ＧａＮ上の成長のためのエピタキシャル形態に影響を及ぼす可能性があり、不良の中断形態を生ずる。サセプタ上の適切な塗布と反応部パーツの洗浄が、基板エピ界面での汚染を減少させるために必要である。サファイア、炭化ケイ素などの他の基板では、エピタキシャル成長系の清浄度が、従来エピ層と基板との間の格子不整合と歪みを低減するために、このような基板上に成長する、欠陥の多い中間層のためにそれほど問題ではない。

６） 基板エピ界面での汚染と電荷
ここで、ホモエピタキシャル界面での汚染とは、ホモエピタキシャルエピと基板の界面１０００Å以内ではあらゆる意図しない不純物欠陥あるいは他の欠陥、また界面から１０００Åを越えて離れたところでは、基板若しくはエピ層の２倍を越えた大きい濃度の不純物欠陥あるいは他の欠陥として定義する。

基板−エピ界面での電荷蓄積に導く界面での潜在的不純物と構造破損は、高周波数電子デバイス内でのＦＳ（Ａｌ，Ｇａ，Ｉｎ）Ｎの使用にとって潜在的な問題である。ホモエピタキシャル基板−エピ界面は、洗浄、基板作製、反応部作製条件から派生する実質的な不純物濃度を有する。エピ−基板界面で見られるかもしれないものと同様の密度の（Ｓｉ，Ｏ，Ｃ，Ｓなどの種の）高不純物濃度は、通常エピデバイス作製および高品質のデバイス作製には不向きな中断エピタキシャル形態を生ずる。図１０から、Ｓとの界面でのＳｉ＝３Ｅ１８ｃｍ^−３およびＯ＝３．５Ｅｃｍ^−３は、界面（１Ｅ１６ｃｍ^−３）で増加することが分かる。

基板エピ界面での汚染と電荷に関する問題（すなわち、セクション６）で論じられたような問題）はすべて、１０ミクロンのＨＶＰＥ ＧａＮ／サファイア構造でのＨＶＰＥ ＧａＮ基板物質上のエピタキシャル成長から確認されて、実証されてきた。さらに、これらの問題は、より一般的に自立ＧａＮと格子整合基板世代に影響し、さらに具体的には、特定のＨＶＰＥ ＧａＮ基板を参照にして後述されて、これらの問題の本発明の方法による解決策は下記のように、ＦＳ ＧａＮ（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）あるいは格子整合基板世代すべてに適用できる。

したがって、ＨＶＰＥ ＦＳ ＧａＮ上のＧａＮエピタキシーの成長（「成長時」すなわち未仕上げのもの、及び成長形成に続いて研磨すなわち仕上げ加工したものの双方）に関する初期調査によって、下記のように多くの疑問を投げかけている。

（１） ＧａＮ基板が入手不可能であれば、いかにして高結晶品質の（つまり、デバイスに好適な）ＧａＮを作製できるか。
（２） いかにして高性能転位（低密度）、改良物質品質（平滑性、不純物レベル）感応性光電子及び電子デバイス、例えば紫外線発光ダイオード（ＵＶ ＬＥＤ）、超高輝度青ＬＥＤ， ＨＥＭＴ（高電子移動度トランジスタ）、ＬＤ（レーザダイオード）、ＰＩＮ光起電力検出器などを、ＦＳ ＧａＮ上に、商業的に信頼性と再生産性をもって作製できるか。
（３） 良好なエピタキシーを得るために、いかにしてＧａＮ基板を仕上げ加工（例えば、エッチング、研磨、さらにプロセシングなど）できるか。
（４） いかにして成長中の裏面蒸発（あるいはより一般的には、ウェハ裏面上（から）の蒸発生成物）を抑制するか。
（５） 未研磨ＦＳ ＧａＮ上でのデバイス用エピタキシーの成長は実現可能か。
（６） いかにして成長時すなわち未仕上げＧａＮ表面を平滑化できるか。
（７） いかにしてＧａＮ基板表面を最も能率よくかつコスト効率よく平滑化して、ＦＳ ＧａＮ基板をすべてのＧａＮエピタキシャル用途に選ばれる好ましい基板とすることができるか。
（８） ＦＳ ＧａＮ上に良好なエピタキシーを作製するための最適基板洗浄条件、加熱条件、反応部準備条件とは、何か。
（９） エピタキシャル成長に好適な表面を作製するに、いかにしてＨＶＰＥ基板を洗浄できるか。
（１０） どの結晶方位から、最高のデバイス用エピタキシーが得られるか、またこのエピタキシーを作製する成長条件とは、何か。
（１１） ＦＳ ＧａＮ上に高品質のエピタキシャル成長を実現するために、いかにして潜在的傾斜、誤方位結晶粒子、反転領域、他の結晶欠陥を克服できるか。
（１２） （意図しない電荷を作製しないために）、いかにして基板エピ界面汚染と意図しない電荷ビルトアップ（ｎ若しくはｐ）を回避、解消、打消しできるか。
（１３） いかにしてＧａＮ基板物質とその上の高品質の歪みフリーのエピは、他の基板では望ましくないと思われている新規デバイス構造を有効にできるか。

これらの問題は従来技術では十分に解決することができず、本発明によって取り組まれている。

発明の概要
本発明は、優れた低欠陥密度と表面凹凸特性のＩＩＩ−Ｖ族窒化物ホモエピタキシャル物質とその作成方法に関する。

本願で用いられる、物質、構造、デバイスについて「ホモエピタキシャル」という用語は、物質、構造、デバイスにおいて、（Ａｌ，Ｉｎ，Ｇａ）Ｎ層が（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板上に堆積されていることを意味する。したがって、広義の（Ａｌ，Ｉｎ，Ｇａ）Ｎの定義と一貫性を持たせるために、このようなホモエピタキシャル物質、構造、デバイスには、ＧａＮ基板上のＡＩＮ層、Ａｌ_ｘＧａ_１−ｘＮ（ここで、０≦ｘ≦１）基板上のＩｎＮ、ＩｎＮ基板上のＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（ここで、０≦ｘ≦１、０≦ｙ≦１）層などを含む。したがって、このようなホモエピタキシャル物質、構造、デバイスは、個々の化合物の（Ａｌ，Ｉｎ，Ｇａ）Ｎ基に対してホモエピタキシャルである。

本願で用いられる、「ＩＩＩ−Ｖ族窒化物」という用語は、窒素をはじめとするＩＩＩ−Ｖ族化合物半導体物質を意味する。

本願で用いられる、「未仕上げ基板」という用語は、種による成長時すなわち核形成プロセス時の（Ａｌ，Ｉｎ，Ｇａ）Ｎ物質を意味し、場合により細分化（例えば、破断劈開、ウェハ形式などへのワイヤーソー切断による）され、及び／又は洗浄プロセスで（Ａｌ，Ｉｎ，Ｇａ）Ｎの除去を含まない洗浄を（バルク、あるいは細分化された形式で）施されてもよい。

本願で用いられる、「仕上げ加工済み基板」という用語は、（Ａｌ，Ｉｎ，Ｇａ）Ｎの除去を含むプロセス、例えば、ラッピング、ダイアモンド研磨、エッチング、化学機械的研磨、表面形態修飾、表面欠陥修飾、イオンスパッタリング、表面収差低減または除去、ピット充填、機械的磨耗などを（バルク、あるいは細分化された形式で）施された未仕上げ基板を意味する。

本願で用いられる、堆積プロセスについて「低圧」という用語は、約５０〜約５００Ｔｏｒｒのプロセス環境下の圧力を意味する。「低圧加熱処理条件」は、好ましくは約１〜約５００Ｔｏｒｒの範囲の、より好ましくは約１０〜約４００Ｔｏｒｒの範囲の窒素分圧を有する。

本願で用いられる、堆積プロセスについて「大気圧」という用語は、約５００〜約１０００Ｔｏｒｒのプロセス環境下の圧力を意味する。（Ａｌ，Ｉｎ，Ｇａ）Ｎ堆積のための低圧および大気圧堆積プロセスは、プロセス環境下での窒素分圧においてのみ典型的に異なる。「大気圧加熱処理条件」は、好ましくは約１〜約１０００Ｔｏｒｒの範囲の、より好ましくは約１００〜約８００Ｔｏｒｒの範囲の窒素分圧を有する。

本願で用いられる、堆積プロセスについて「高圧」という用語は、１０００Ｔｏｒｒを越えるプロセス環境下での圧力を意味する。

本願の次の説明において、さまざまな場合に、（Ａｌ，Ｇａ，Ｉｎ）Ｎ基板と（Ａｌ，Ｉｎ，Ｇａ）Ｎエピの一般的代表例として、それぞれＧａＮ基板とＧａＮエピに言及している。

基板上へのエピのホモエピタキシャル堆積のための堆積プロセス条件は、ここに第１に有機金属気相エピタキシー（ＭＯＶＰＥ）プロセスについて述べられているが、本発明では、水素化物気相エピタキシー （ＨＶＰＥ）などの気相エピタキシー、分子線エピタキシー（ＭＢＥ）、スパッタリング堆積プロセスなどをはじめとする、基板上への（Ａｌ，Ｉｎ，Ｇａ）Ｎのエピタキシャル膜の作成のための他の方法を広範囲に考慮している。

１つの態様において、本発明は、対応するＩＩＩ−Ｖ族窒化物基板上に、ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層を作製する方法に関し、その品質は、本発明者らによる発明の名称「ＩＩＩ−Ｖ族窒化物基板ブールとそれらの作成方法と使用方法」として、Ｒｏｂｅｒｔ Ｐ．Ｖａｕｄｏらの名義で２０００年３月１３日に出願され、開示内容が参照によりその全体が本明細書に組み入れられた、同時係属中の米国特許出願第０９／５２４，０６２号に記載されているものに匹敵する品質である。

かかる方法においては、ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層は、ＩＩＩ族源物質と窒素源物質を使用し、Ｖ／ＩＩＩ比（Ｖ族フラックス／ＩＩＩ族フラックス）が約１〜約１０^５の範囲、窒素源物質分圧が約１〜約１０^３Ｔｏｒｒの範囲、成長温度がＧａＮでは約９００〜約１２５０℃の範囲、ＩｎＧａＮでは約５００〜約１０００℃の範囲、ＡｌＧａＮでは約１１００〜約１２５０℃の範囲、ＡｌＩｎＧａＮでは約６００〜約１２５０℃の範囲、成長速度が約０．１〜約５００ミクロン／時の範囲のプロセス条件下で、ＶＰＥプロセスによって堆積される。

もう１つの態様において、本発明は、ＩＩＩ−Ｖ族窒化物基板の物質品質を複製あるいは向上させて、転位密度５Ｅ８転位／ｃｍ^２未満とＤＣＸＲＤ ＦＷＨＭ２００ａｒｃｓｅｃｓ未満をもたらすエピタキシャル層に関する。

別の態様において、本発明は、室温において１０４Ω／ｃｍ^２を超え、より好ましくは、１０５Ω／ｃｍ^２を超えるシート抵抗を有するＩＩＩ−Ｖ族窒化物基板系上のエピタキシャル層、およびその作製方法に関する。

別の態様において、本発明は、未仕上げ若しくは仕上げ加工済みのＦＳ ＧａＮ内の形態と欠陥の不一致を低減するエピタキシャル層と成長順序、およびその作製方法に関する。

別の態様において、本発明は、対応するＩＩＩ−Ｖ族窒化物基板上にＩＩＩ−Ｖ族窒化物ホモエピタキシャル層を作成する方法であって、ＩＩＩ族源物質と窒素源物質を使用し、ＶＰＥプロセスによってＩＩＩ−Ｖ族窒化物ホモエピタキシャル層を堆積させる堆積工程を含んでなり、堆積工程中、基板がサセプタ表面上で安置する。一例においてこのような方法は、堆積工程のために基板を安置する前にサセプタ表面を対応するＩＩＩ−Ｖ族窒化物で塗布し、及び／又はサセプタと反応部パーツを炭化金属（炭化タンタル、炭化ニオブなど）などの低揮発性不活性塗布で準備することを含む。

本発明のさらに別の態様は、上記方法によりさまざまに作製されたＩＩＩ−Ｖ族窒化物ホモエピタキシャル物質と構造体に関する。

さらにもう１つの態様において、本発明は、ＦＳ ＩＩＩ−Ｖ族窒化物基板上のＩＩＩ−Ｖ族窒化物ホモエピタキシャルエピ層を含んでなるＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造体に関する。

本発明のさらなる態様は、制限することなく、下記を含む。：基板から伝播する結晶粒子間の傾斜の低減；不純物を除去するためのウェハ洗浄；エピ物質品質を向上させるための、基板の加熱処理条件；好ましいエピ層が得られる、さまざまな方位の成長条件；ｃ面以外の代替結晶平面の一般的エピ；エピタキシャル中断を阻止するため、基板裏面を蒸発から保護すること；基板とエピ間の中間層；歪み緩和層；核形成におけるドーパントフローの休止および核形成スキーム；平滑化法；仕上げ加工、および仕上げ加工済みＦＳ ＧａＮ上での成長；成長機構を変化させるための界面活性剤の添加；未仕上げおよび仕上げ加工済みＦＳ ＧａＮの平滑化を容易にする方法。

本発明の他の態様、特徴および実施形態は、以下の開示内容および添付の特許請求の範囲から自明なものになるであろう。

発明の詳細な説明およびその好ましい実施形態
次の米国特許および米国特許出願の開示内容は、それらを参照することにより、それぞれの開示内容全体が本明細書に組み入れられるものとする：
米国特許出願Ｎｏ．０８／１８８，４６９号（１９９４年１月２７日Ｍｉｃｈａｅｌ Ａ． Ｔｉｓｃｈｌｅｒらの名義で出願、現在、米国特許第５，６７９，１５２号）；
米国特許出願Ｎｏ．０８／９５５，１６８号（１９９７年１０月２１日Ｍｉｃｈａｅｌ Ａ． Ｔｉｓｃｈｌｅｒらの名義で出願）；
米国特許出願Ｎｏ．０８／９８４，４７３号（１９９７年１２月３日Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏらの名義で出願）；
米国特許出願Ｎｏ．０９／１７９，０４９号（１９９８年１０月２６日Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏらの名義で出願）；
米国特許出願Ｎｏ．０９／５２４，０６２号（２０００年３月１３日Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏらの名義で出願）；
米国特許出願 Ｎｏ．０９／３３９，５１０（１９９９年６月２４日Ｂａｒｂａｒａ Ａ． Ｌａｎｄｉｎｉらの名義で、発明の名称「

方向にオフカットした基板上で成長させた炭化ケイ素エピタキシャル層」で出願）

本願で用いられる、（Ａｌ，Ｉｎ，Ｇａ）Ｎあるいは他のＩＩＩ−Ｖ族窒化物の基板について「自立」あるいは「ＦＳ］という用語は、そのような基板が例えば、ウェハやプレート形式の自立型構造であることを意味する。

適正な成長条件や成長条件パラメータの識別によって、高品質のエピタキシー成長、及びＦＳ ＧａＮ上での高性能デバイスの作製が可能になる。成長条件パラメータは、他の基板上での成長に使用される範囲と重なるが、成長のための最適条件は、サファイア若しくは炭化ケイ素上で成長させるために使用される条件とは相違する。

本発明は、さらに本発明の方法論と、本発明の技術に関するさまざまな具体化した態様と特徴に関して、後述する。

ＦＳ ＧａＮウェハの未仕上げあるいは仕上げ加工（研磨、リフトオフなど）プロセスに起因する表面汚染をＦＳ ＧａＮ基板から除去する洗浄方法を、まず最初に述べる。

未仕上げＨＶＰＥ ＧａＮ表面の洗浄。ＦＳ ＧａＮ基板のために、他のホモエピタキシャルＧａＮ基板の洗浄に使用されるものとは異なる水溶性酸（塩酸、硝酸など）および塩基（水酸化アンモニウム、水酸化カリウムなど）洗浄方法が採用される。方法が異なるのは、ＧａＮ基板作製に関わるプロセスの違いに起因する。例えば、ＨＶＰＥ ＧａＮ系基板は、通例、反応部堆積生成物、すなわち塩化アンモニウムがウェハ未搭載の間に堆積されて、ウェハ表面に有することになり、高品質のホモエピタキシャル成長を実現するためには、除去することが必要となる。塩酸は、基板表面から元素状ＧａＮを除去するために使用される。

仕上げ加工済みＨＶＰＥ ＧａＮ表面の洗浄。剥離（水酸化カリウム、水酸化アンモニウム、塩酸、フッ酸など）に続いて、仕上げ加工済みＦＳ ＧａＮ基板を、不純物低減あるいは不純物除去をエピタキシャル表面付近で実現するために、成長の直前に酸化するが、室温洗浄では不十分である。欠陥は、欠陥領域（ピット、擦り傷、下表面損傷）によって確認され、このような欠陥は酸化によって除去されるか、ウェハは再加工される。一実施例では、酸化は、高表面エネルギー領域を優先的に及び／又は完全に修飾するために有効に行われる。

ＨＶＰＥ成長表面内の構造的不一致の除去。ＦＳ ＧａＮ表面の酸化は、より大きい表面エネルギー及び異なる結晶ファセットによる表面上のヒロックを優先的に酸化するために利用され、酸化物が剥離され、より平滑な表面が作製あるいは六角柱ヒロックのアスペクト比が減少する。本技術は、デバイスプロセスに起因する表面内の不一致を解消するためにも使用でき、例えば、反応性イオンエッチング（ＲＩＥ）ステップでのマイクロマスキングに起因する粗い表面（グラッシング）を除去することである。酸化と剥離を繰り返して処理すると、最良のものが得られる。

脆いウェハを保護するＲＩＥ洗浄。実施例中のＲＩＥは、ＦＳ ＧａＮ基板を洗浄する好ましい方法である。ＲＩＥは、強引な超音波洗浄ではウェハの脆弱さのためにウェハの破損あるいは破断も起こしかねない場合に、埋め込まれた仕上げ媒体あるいはプロセシングによる他の汚染物も含めて、仕上げ加工あるいは取り扱いによる頑固な表面汚染物を除去することができる。

プレエピタキシャル成長処理
ＦＳ ＧａＮ基板のための加熱処理条件
加熱処理は、成長温度の達成を可能にするだけでなく、有利に１）基板表面の平滑化、２）基板表面の破損の除去、３）プロセシングに起因するエピタキシャル基板表面における汚染物の除去、４）界面での欠陥拡大（小ピットあるいは転位を越えた成長）の低減、５）界面での新しい欠陥（空孔、転位、反転領域など）の生成の除去あるいは低減、６）電気活性転位の低減（例えば、Ｈはある型の転位を保護する）、７）基板不純物ガス放出の低減と修正（例えば、基板物質中の硫黄，ウェハ裏面の酸素など）を発生しやすくする。従来法では、ホモエピタキシャル界面を作製するＧａＮでの成長の利点を実現する加熱処理条件と技術の使用は取り組まれてこなかった。

加熱処理中の汚染を阻止するためのサセプタの塗布。サセプタに基づく汚染は、ＦＳ ＧａＮ基板上での成長前にサセプタをエピ堆積で塗布することによって抑制する。その結果、形態は改良される。ＧａＮエピ−ＧａＮ基板界面の不純物低減は、ＳＩＭＳ技術で容易に検証が可能で、プロセスキャラクタリゼーション（例えば、ＧａＮエピ−ＨＶＰＥ ＧａＮ界面で、Ｏ＜３Ｅ１８ｃｍ^−３、Ｓｉ＜３Ｅ１８ｃｍ^−３、Ｓ＜５Ｅ１６ｃｍ^−３濃度は容易に達成でき、高品質のホモエピタキシャル層が可能となる）のために採用することができる。好ましい金属炭化物塗布として、炭化ケイ素塗布あるいは炭化ケイ素：窒素塗布よりも不活性なもの、例えば、加熱処理中の汚染の可能性を低減する炭化タンタル、炭化ニオブなどがある。

加熱処理条件。好ましい加熱処理条件と関連するプロセスパラメータとして、分圧約１Ｔｏｒｒ〜約１０００Ｔｏｒｒの範囲の窒素種（アンモニア、アミン類、窒素など）、約１分〜約１０００分のランプ時間、約１０℃／分〜約１０００℃／分の範囲の温度ランプ速度、水素、窒素、アルゴン、ヘリウム、ネオン、塩化水素などの種、及びそれらの２種以上の混合物を含む雰囲気の使用がある。

代表的な一実施例としては、低圧堆積の特に好ましい加熱処理条件と関連するプロセスパラメータとして、分圧約１０Ｔｏｒｒ〜約４００Ｔｏｒｒの範囲の窒素種（アミン、窒素など）、約１分〜約１００分のランプ時間、約１００℃／分〜約４００℃／分の範囲の温度ランプ速度、水素、窒素、アルゴン、ヘリウム、ネオン、塩化水素などの種、及びそれらの混合物を含む雰囲気の使用がある。

最適加熱処理条件が、ＨＶＰＥ ＧａＮ ＦＳ ＧａＮ基板上での高品質のホモエピタキシャル成長と、１０ミクロンのＶＰＥ ＧａＮ／サファイアあるいはサファイア上でのＧａＮ、炭化ケイ素中間層でのＧａＮの成長とでは、実質的に異なることは理解できるであろう。最適加熱処理条件が、ＦＳ ＧａＮウェハとその上のエピタキシャル膜の始点及び望ましい終点の条件に依存することも理解できるであろう。

さまざまなタイプの堆積プロセスが、低圧、大気圧プロセス、高圧プロセス、あるいはマルチウェハ若しくはシングルウェハ系のためのプロセスを含む本発明の幅広い実施の中で有効に採用されていること、また特定の好ましい最適プロセス条件は、それに応じて異なるが、当技術分野の当業者であれば、過度の実験を要することなく、本発明の開示内容に基づいて決定できると考えられる。

表面作製を容易にする雰囲気ガスの変更。制御された雰囲気環境は、不純物除去あるいは欠陥表面物質の除去を容易にするため、また基板温度と成長型の温度の均一性を維持するために行なわれる。雰囲気は、好適な気体を、単成分あるいは他成分として何でも有利に包含し、一例として、アルゴン、窒素、水素、塩化水素、ヘリウム、ネオン及びそれらの２種以上の組み合わせがある。

加熱処理中の不純物添加。加熱処理中に不純物を添加すると、界面での電荷補償が可能になり、エピタキシャル層基板界面が高抵抗性となる。この電荷補償構造を使用すると、高周波数デバイスがその上に成長して作製され、表面での電荷同質性を克服するために表面欠陥の補償を利用される。

さまざまな結晶面上のエピ
ＦＳ ＨＶＰＥ ＧａＮ上のエピ。本発明に係るＦＳ ＧａＮ基板上のエピ成長は特異であり、従来法ではこのようなエピタキシャル成長のためのＦＳ ＧａＮ基板が提供されていない。

結晶方位が異なれば、異なる結果が得られる。結晶方位は、成長機構、形態、結晶品質、膜化学量論的組成、意図的および非意図的不純物混入、歪み、キャリア輸送、光学的特性、仕上げ加工、ＲＩＥ及び他のデバイス作製特徴に影響を与える。ＡＦＭの研究では、重要なステップバンチングや、ＧａＮ基板の異なる結晶方位あるいはファセットのエピ中の他のエピタキシャル欠陥が何も明らかにされていない。

近隣の表面成長。（０００１）からのオフカットは、他の結晶方位成長と同様、容易に実現されている。ＡＦＭの研究では、さまざまなオフカットの重要なステップバンチングが何も明らかにされていない。

第１結晶方位（０００１）からのオフカット。オフカット方向は、例えば、

あるいはそれらの間がある。（０００１）以外の結晶方位にとっては、異なるオフカット方向がさまざまな実施例において好ましい。

ＧａおよびＮ面成長。異なる成長極性面を採用して、相応してバリー（ｖａｒｙ）成長機構、形態、結晶品質、膜化学量論的組成、意図的及び非意図的不純物混入、歪み、キャリア輸送、光学的特性、仕上げ加工、ＲＩＥ、及び他のデバイス作製効果を変更することができる。

エピ成長条件
エピ成長条件は、選択的に変更することができ、相応してエピタキシャル品質と表面形態を変えることができる。これに関して、ＦＳ ＨＶＰＥ ＧａＮ上での成長は、ＬｉＧａＯ、ＬｉＡｌＯ、炭化ケイ素、サファイアなどの他の基板物質に比較して不純物混入の低減を達成できることは分かるであろう。

成長条件は容易に最適化され、未仕上げＨＶＰＥ ＧａＮ表面を平滑する。Ｖ／ＩＩＩ、Ｐ_ＮＨ３（アンモニア分圧）、Ｔ（温度、摂氏）、エピタキシャル物質のＧＲ（成長速度、ミクロン／時）を含む成長条件を選択し、バルク六角柱マウンド状凹凸の平滑化と反転六角柱ピット（高Ｖ／ＩＩＩと反応部圧）の充填を達成する。下記の記述の中で、第１に反応部へのガス流量、温度、圧力に依存する成長速度について述べる。本発明者らは、垂直型幾何研究用反応部（直径１０ｃｍ）で、例えば、ＧａＮ成長速度約２ミクロン／時、成長温度１１００℃を実現するために、反応部圧１００Ｔｏｒｒで、ＴＭＧバブラ（ＴＭＧバブラ温度−１０℃、バブラ圧７６０Ｔｏｒｒ相当）を介して、約４０〜５０ｓｃｃｍの水素流と、１０〜１２ｓｌｍの水素キャリアガス流のアンモニア流量約２．０〜２．４ｓｌｍを利用する。本技術分野の当業者であれば、これらの条件とこの開示内容に記載の情報を利用して、過剰な実験を要することなく、さまざまなエピタキシャルＡｌＩｎＧａＮ膜を作製できると認められる。この平滑化能はＦＳ ＧａＮ上での成長にとって予期せぬ利点である。好ましい成長条件は、Ｖ／ＩＩＩ比１〜１００，０００、アンモニア分圧約１Ｔｏｒｒ〜約５００Ｔｏｒｒの範囲、成長温度約５００℃〜１２５０℃の範囲、成長速度約０．１μｍ／時〜約５００μｍ／時の範囲にわたる。低圧ＧａＮ ＭＯＶＰＥに対して、最も好ましい成長条件は、Ｖ／ＩＩＩ比１０〜５０，０００、アンモニア分圧約２０Ｔｏｒｒ〜約４００Ｔｏｒｒ、成長温度約１，０００℃〜１１５０℃、成長速度約０．５μｍ／時〜約１０μｍ／時を含む。

大気圧条件は、それに応じて容易に決定できること、またこのような条件は、好ましい最適な操作のために容易に特定されることが考えられよう。

先の記述は、ＭＯＶＰＥに関するものであるが、他条件及びそれに応じて修正した容易に決定できるプロセス条件で、他のプロセス技術、例えば、ＭＢＥ、スパッタリングなどが利用できると考えられよう。

転位低減。成長条件の修正操作は有効に適応されて、転位低減を達成する。

傾斜低減。方位選択、および成長条件の修正は容易に選択的に適応されて、ＦＳ ＧａＮ基板内の粒子間又は領域間の結晶エピタキシャル傾斜低減が実現される。

ステップフローとマクロステップ作成。成長条件は、選択的に所望のステップフロー成長、ステップバンチングの程度などを達成するように選択することができる。

エピタキシー成長のための表面精細度。ＲＩＥ条件は、優先的に表面を暴露するように調整することができ、ある表面暴露を成長表面として選択することができる。対応する調整を、表面選択的なウェットエッチングとともに行なうことができる。

不純物添加。成長への不純物添加は、平滑化の向上あるいは、多型固定化の制御のために利用される。さまざまな不純物（ｎ型ドーパント、ｐ型ドーパントなど）を加えて、非ドープ（Ａｌ，Ｉｎ，Ｇａ）Ｎ膜に比較して電気特性を調製し、表面形態を変更することができる。不純物を添加して、基板上のエピ成長の間、多型と結晶構造を維持することができる。表面活性剤を添加して、優先的に基板表面のある領域を成長あるいは平滑化することができる。

静的でない成長条件。ＦＳ ＧａＮホモエピタキシャル膜のための多段階平滑化プロセスが、本発明の特定の応用例で有利に利用されている。例えば、条件の第１セットは平滑化、転位密度欠陥生成の低減、傾斜の低減などに利用され、条件の第２セットはエレクトロニクス若しくは光電子デバイス構造用のエピタキシャル層を作製するために有効に用いられる。

成長前に不純物を選択的に除去するためのＲＩＥ。ＲＩＥは、本発明のさまざまな実施例でエピタキシャル成長前に、化学的不純物の表面を洗浄するために有効に採用されている。

基板裏面蒸発保護
基板裏面蒸発保護は、前述のように問題である。裏面蒸発生成物による中断形態は、高温の成長温度で生ずる。

基板裏面蒸発保護が必要な場合の温度範囲。基板裏面蒸発保護が望まれる好ましい温度は、約９００〜約１２００℃の範囲で、最も好ましい温度は、約１０００〜約１２００℃の範囲で、さらに好ましい温度は１０５０℃を超える。Ｉｎ含有基板の場合、基板裏面保護が望まれる好ましい温度は５００℃を超える。

裏面を蒸発から保護する物質。かかる目的のために有利な物質は、適正な特徴を有するものが有効に確認される。例えば、基板に対するＣＴＥ整合、基板への接着、非ガス放出、低蒸気圧を有すること、高熱伝導性を有すること、成長温度での非溶融、光学反射性若しくは光学透過性、電気伝導性、特定の制御された導電性型、不活性、特定方向導電性（すなわち、横方向、縦方向）、設計された狭反射率帯を有することなど。好適な物質、例えば、窒化ケイ素、二酸化ケイ素、（Ａｌ，Ｉｎ，Ｇａ）Ｎ、Ｐｄ、Ｔｉ、Ｓｉ、Ｒｕ、Ｔｕ、誘電蓄積物質、白金、半導体酸化物などは、過度の実験をすることなく、特定の物質のＣＴＥ、ガス放出、蒸気圧、熱伝導性、電気伝導性、他の特徴を分析することで、容易に経験的に決定することができる。

裏面を保護し、ｎ型若しくはｐ型オーム性である物質。かかる目的のために有利な物質としては、前の段落に記載の物質が挙げられるが、ウェハに対してオーミック接触でもありうる。

ＦＳ ＧａＮ薄基板のための構造的支持を提供する物質。これらは２段落前に記載の型の物質である。物質は、デバイス作製を容易にするために（一時的あるいは一時的ではなく）支持を提供し、除去が（例えば、レーザファセット劈開によって）容易となるように選択される。

多層物質。これらは、直前の３つの段落の物質を含む。例えば、第１層は、ＧａＮ層へのオーミック接触を提供し、第２層は、オーミック接触への電気的接触の確立とワイヤボンディングに好適である。

成長環境に対して不活性ではないが、後に除去される不活性物質で塗布可能な物質。これらの物質は、直前の段落で確認したものを含む。

裏面ウェハの表面エネルギーの修正。これは、例えば、仕上げ加工によって裏面からの高表面エネルギー物質を除去して、裏面物質の蒸発の可能性を低減することを含む。裏面蒸発を阻止するためにウェハ裏面を異なる方位に仕上げることも、本発明のさまざまな実施例で有用である。ウェハ裏面を化学反応させたり、合金化して高温でより不活性にすること、あるいは表面エネルギーを減少させることは、このような表面エネルギー修正方法の別の実施例である。例えば、一実施例では、（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板の裏面が酸化される。他のプロセシングステップは、相応するやり方で表面をパッシベートあるいは修飾するのに有効である。

ウェハの反りを低減する物質。これらの物質はより詳細に後述されるが、ウェハを平面的なウェハ配座に曲げ戻す機能を果たし、それによって、ウェハの反りを低減し、サセプタとの熱接触を向上させる。

サセプタと基板との熱接触を向上させる物質。これらの物質は、直前の段落で記述された物質を含み、加熱処理の際変形するように機能し、サセプタと基板との空隙を充填する、そうでなければ、サセプタと基板との空隙を充填するために環境と反応する。一般には、そのような物質は高熱伝導性を有し、基板とサセプタとの間で良好で均一な熱接触を可能にする。基板とサセプタの対向する面のどちらかあるいは両方における表面不一致を補償するために変形する変形可能な物質をはじめ、好適な物質はどれでもこの目的のために使用されることができる。

裏面蒸発を排除する反応部設計。反応部設計は、この目的用にさまざまなやり方で改善される。例えば、アンモニアはウェハの後ろ側を流れたり、また反応部は効果的な方法で、反応部内部をパージして蒸発生成物を希釈するように設計することができる。

ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ上の低Ｔ（Ａｌ，Ｉｎ，Ｇａ）Ｎ中間層
表面形態改良。再結晶に続いて、低温（Ａｌ，Ｉｎ，Ｇａ）Ｎ成長は、本発明のさまざまな実施例で、平滑化効率（六角柱ヒロックと反転六角柱ピット）を改良し、平滑化時間の短縮（すなわち、成長時間の短縮と前駆体の使用）を達成するために有効に利用されている。

均一あるいは非均一結晶方位と極性欠陥の修正。これは、基板上の粒子の傾斜、モザイク、反転領域非均一性の低減を達成する本発明の態様に言及する。

転位の低減。これは、転位をより速く低減し、転位のある型を低減し、物質品質を向上させる本発明の態様に言及する。

歪み緩和中間層
ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎの歪みを緩和するエピ中間層。作製または供給されるＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎは、残余歪み、異なる格子整合または不整合の特性を有している。（Ａｌ，Ｉｎ，Ｇａ）Ｎ化合物は、エピタキシャルデバイス構造への歪み拡大に対抗するため、エピタキシャル層に使用される。高温度アニールは、詳細を後述するように、歪みを低減するために利用される。

他の中間層
ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板とエピタキシャル層（場合によりその上にデバイス構造を有するエピタキシャル層）との間に堆積された（Ａｌ，Ｉｎ，Ｇａ）Ｎ中間層は、エピ層又はデバイスの特徴の改良を達成するために利用される。これらの中間層は、ホモエピタキシャル組成、ドーピング、非ホモエピタキシャル組成（炭化ケイ素、窒化ホウ素などの他の物質などとともに選別される）によって選別される。超格子（１層以上）は、例えば、転位ベンディングを達成するため利用される。

ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ上での核形成のためのドーパントの休止
膜厚。非ドープのＧａＮエピの１５００Å未満の膜厚は、エピ成長の中断形態を解消し、ＦＳ ＧａＮ基板上でのＧａＮの初期の高品質の核形成を可能とするために必要である。より好ましいＧａＮ非ドープエピ膜厚は、非ドープ層にわたって電子若しくは正孔輸送を実現するために、十分に薄いものとなる。他の（Ａｌ，Ｉｎ，Ｇａ）Ｎ物質も、対応する検討課題に当てはまる。

Ｎ型ドーパント。相応するＮ型エピ膜を作製するため、シラン、ジシラン、ゲルマン、酸素、硫黄などが有効に利用される。

Ｐ型ドーパント。対応するＰ型エピ膜を作製するため、Ｃｐ_２Ｍｇ（固体及び液体、ここで、Ｃｐはビス−シクロペンタジエニル）、ジエチルベリリウム、亜鉛、カルシウムなどが有効に利用される。

形態の平滑化を改良するための物質輸送
物質輸送メソッド１。これは、ＦＳ ＧａＮ物質高表面エネルギー領域を使用してＦＳ ＧａＮ表面を平滑化するための特定の雰囲気の選定に関する。アンモニアと水素の雰囲気又は水素雰囲気が、かかる目的のために有効に採用される。
物質輸送メソッド２。物質輸送中の基板中の不純物に対して、物質輸送前又は物質輸送中の希釈が、形態を平滑化するために有利に使用される。ＩＩＩ−Ｖ族窒化物成長前駆体の添加によらて、平滑化の発生方法を変化し、また物質輸送推進力若しくは機構を変更できる。
物質輸送メソッド３。メソッド１）及び２）は、平滑化をより容易に行なえるように表面活性剤を使用して、採用できる。
メソッド１、２、３の雰囲気制御。雰囲気を制御して、前述の一連のメソッドの１つ以上を容易にする。

仕上げ加工済み基板上の成長
その場での仕上げ損傷除去または低減；成長に引き続く基板物質のエッチングバック；成長前のＲＩＥエッチングまたはＫＯＨエッチング。この技術は、本発明のさまざまな実施例で、仕上げ加工済み基板上での成長を行なうために、有効に採用されている。

欠陥オーバーグロースのための欠陥の選択的マスクおよび除去
電解マスク。この方法は、基板内の転位と欠陥の電気活性の性質を利用しながら、マスク物質を選択に堆積することを含み、マスク物質は優先的に電気活性領域（すなわち、転位、欠陥）で堆積する。また、未仕上げＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎのある結晶ファセットは、異なる電気活性を有することが可能であり、好ましいＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ結晶ファセットまたは形態上に選択的にマスクを堆積することができる。電気活性欠陥によって緩和された選択的除去に続いて、ブランケットマスキング層も採用される。

ピット又は転位の選択的酸化。これは、異なる表面エネルギー及び環境への反応性を有するピット若しくは転位の選択的又は優先的酸化、すなわちマスクを含む。

スパッタと選択的除去。この方法は、ウェハ全面上にスパッタリング又はマスクを堆積し、その後ピット、転位あるいは残存する形態特徴（すなわち、六角柱ファセット間のトレンチ）中のマスクを残しておくために化学機械的研磨（ＣＭＰ）又は表面エッチングを使用することを含む。

成長への表面活性剤の添加
エピ成長機構修正。表面活性剤を結晶方位拡大調整剤として成長環境に添加することは、未仕上げＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ不一致と仕上げ加工済みＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ不一致の平滑化を向上させるために、有効に採用される。

再成長のためのメサエッチングしたＦＳ ＧａＮ層と平滑化と欠陥低減の容易化ホモエピタキシャル（ＧａＮ上のＧａＮ）成長。エンドデバイス構造成長に適応するのに十分な広い面積を使用して、同質物質（ＩＩＩ−Ｖ族窒化物上のＩＩＩ−Ｖ族窒化物）技術が採用される。メサ端により、結晶平面拡大と転位が停止する。

マスク対非マスク。メサ周辺のマスク領域が、成長を阻止するために使用されるか、または非マスク構造は、広いバウンダリ層の拡散時間を許容するのに十分な深さまでエッチングする。

本発明の特定の態様および特徴の詳細な説明
本発明の前述の態様および特徴を、より詳細に説明する。
再び図を参照すると、図１１は、典型的な一連のエピタキシャル成長プロセスステップを示し、縦軸に大まかに温度を、横軸に大まかに時間をとっている。そのようなプロセスの流れは、ウェハ洗浄、反応部のパージ、基板の加熱処理、成長表面のｉｎ−ｓｉｔｕ（その場での）洗浄、成長表面上でのエピ成長、冷却のステップを含む。これらのステップは、以下の説明で詳細に述べられている。

ＦＳ ＧａＮ基板の洗浄
さまざまな基板のためのさまざまな洗浄手順は、炭化ケイ素及びサファイアなど、ＧａＮヘテロエピタキシーで用いるために開発されてきた。ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎは、独自のウェハ洗浄プロセスが有用であり、高品質ホモエピタキシャル成長を可能とする。ＨＶＰＥ ＧａＮ系基板物質の開発において、本発明者らは、ある種の洗浄が高品質ホモエピタキシャル成長に不可欠であることを見出した。

具体的には、本発明者らは最初に１０ミクロンＨＶＰＥ ＧａＮ／サファイア層を洗浄するという好ましい方法が、適正なエピタキシャル成長にとって非常に重要であることを見出した。一時期、本発明者らは、１０ミクロンＨＶＰＥ ＧａＮ／サファイア基層上に高品質エピタキシャル物質を成長させることに困難を覚えた。その原因は、アンロードするとＨＶＰＥ反応部中の成長基板の表面上へ蒸着する反応部生成物であることが分かった。ＧａＮ基板表面、たとえば、ＨＶＰＥによって作製され、残渣（例えば塩化アンモニウムから、Ｇａリッチ副生成物、酸化生成物、分解ＧａＮ表面物質）を有する基板表面を洗浄するために、標準サファイアウェハを洗浄するために利用される手段以外に追加洗浄手段が必要である。

標準サファイア洗浄プロセスでは、おそらく、サファイア用洗浄プロセスは、常に存在し、基板エピタキシャル界面のこのような不純物の一部を吸収しながら高温で再結晶する低温中間層のために、あまり強力でないことが必要であるので、エピタキシャル基板表面のこのような生成物を適切な程度まで洗浄できなかった。本発明者らの経験では、Ｏ、Ｓｉ、ＣはサファイアとＧａＮの界面、中間層付近に存在し、この汚染は、ホモエピタキシャルＧａＮ成長を妨げる可能性がある。

本発明者らは、当初本発明者らが経験した低品質エピタキシャルの問題を改善する１０ミクロンＨＶＰＥ ＧａＮ／サファイアのための洗浄プロセスを開発してきた。旧式の洗浄プロセスでは、幅の広いＸ線ＦＷＨＭによって粗いエピタキシャル表面（図１２に示す）が生じた。本発明者らの新洗浄プロセスは、ＦＳ ＧａＮに適応可能で、改良された物質品質の平滑な物質を与える。

本発明者らの好ましい方法を、以下に述べるが、アンロードすると基板表面上へ蒸着する反応部生成物を除去する他の方法を代わりに利用することもできる。

代表的な手順：
脱イオン水（ＤＩＨ_２Ｏ）に５分間浸し；
ＮＨ_４ＯＨ：Ｈ_２Ｏ（１：１０）に５分間浸し；
脱イオン水（ＤＩＨ_２Ｏ）でリンスし；
ＨＣｌ：Ｈ_２Ｏ（１：１０）に５分間浸し；そして
脱イオン水（ＤＩＨ_２Ｏ）リンスする。

このプロセスは、前述の酸／塩基水溶液処理の前に、場合により塩化メチレン（ＭｅＣｌ_２）、アセトン、イソプロピルアルコール（ＩＰＡ）洗浄を含むよう修正される。

前記プロセスは、自立未仕上げ又は仕上げ加工済みＧａＮ及び１０ミクロンＨＶＰＥ ＧａＮ／サファイア基板両方を含めて、ＨＶＰＥ ＧａＮ系基板物質を洗浄するために有効に利用される。

図１３に示される１０ミクロンＨＶＰＥ ＧａＮ／サファイア上のエピタキシャル成長プロセスの改良は、本発明の洗浄方法によるものであると推測されるのは、基板上へ蒸着された、あるいはＨＶＰＥ ＧａＮ反応部アンロード中表面分解によって生成されたエピタキシャル基板表面上の塩化アンモニウムあるいは他の反応部生成物が除去されるからである。

また、この洗浄プロセスは、エピタキシャル表面から酸化物若しくは他の非ＧａＮ生成物を除去するために、有効に利用される。さらに、そのような洗浄プロセスは、ＦＳ ＧａＮと１０ミクロンＨＶＰＥ ＧａＮ／サファイア両方の未仕上げ表面上で暴露されるｃ面以外のエピタキシャル面上の不純物若しくは表面汚染物を除去するのに有用である。

他の代替洗浄方法は、未仕上げＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ若しくは仕上げ加工済み（Ａｌ，Ｉｎ，Ｇａ）Ｎ表面を洗浄するために、有効に利用される。

ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎのエピ対応表面は、（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板を酸素、空気、空気／不活性ガス混合物、あるいはウェット混合物中で酸化して薄い酸化膜を作製し、続いてアルカリ溶液中で剥離または成長直前に他の好適なやり方でエッチングオフすることによって生成される。この薄い酸化膜の目的は、基板から潜在的不純物をゲッタリングあるいは除去すること、及び基板表面の第１単層をホモエピタキシャル層中断不純物（Ｃ、Ｓｉ、Ｓ、Ｏなど）フリー及び／又は他の不純物フリーにすることである。

本プロセスでは、高温での不純物除去を容易にするために、可動生成物（ＣＯ、ＣＯ_２、ＳＯ_２、Ｏ_２）を容易に生成する。例えば、硫黄は、ＨＶＰＥ（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板中に残留レベルで存在することが可能であり、完全なホモエピタキシャル成長を抑制することになる。酸化剤若しくは酸素を処理表面に加えることにより、硫黄はＳＯ_２ガスを形成し、その結果基板表面から離れ、エピ成長の前に剥離可能な薄い酸化膜を残すことによって、基板から除去できる。

（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板の表面の酸化は、酸化物の表面が炭化水素と環境からの不純物を吸収し、その後、成長前の選択エッチングにより容易に剥離され、アンダーカッティングされることで、欠陥転位、および定量化、品質の限定及び／又はエピウェハの寿命の改善を可能にするために利用することができる。

ＦＳ ＧａＮ表面の酸化は、より大きな表面エネルギーと暴露されている異なる結晶ファセットによる表面上のヒロックを優先的に酸化するために利用することができる。このようにして、酸化物が剥がされると、より平滑な表面すなわち六角柱ヒロックアスペクト比の減少が達成され、表面形態の平滑化を容易にすることができる。

ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ未仕上げ若しくは研磨済み表面を準備するための前述の酸化はどれでも変更が可能であり、また選択エッチングあるいは表面上の異種物質の除去を容易にするために限定するわけではないが、硫化物、砒化物、アンチモン化物、リン化物、レン化物を含めて、他の窒化（異種）化合物を利用することもできる。

ＲＩＥは、エピタキシャル表面を未仕上げ基板若しくは仕上げ加工済み基板から準備するための別の代替方法である。ＲＩＥは、加熱処理と基板上での成長中ガスを放出する可能性を有する仕上げ媒体と他の物質など、基板表面に埋め込まれた汚染物を除去することができる。上記のように、ＲＩＥは、超音波洗浄などの激しい洗浄方法が脆い基板をクラックしたり破断したりする傾向にある場合に有利に利用されている。

ＨＶＰＥ ＧａＮ基板のための加熱処理条件
洗浄と表面調製が、ＧａＮの高品質のエピタキシャル成長にとって重要であるように、基板が成長温度に加熱されている間の反応部内の雰囲気条件も重要である。

雰囲気条件を含めてこの問題は、炭化ケイ素及びサファイアなどのＧａＮエピタキシーに使用される他の基板と比較して、ＧａＮ基板では、特に複雑である。これは、ＧａＮが高温において高窒素蒸気圧を有し、十分なアンモニア過圧下あるいは適切な加熱処理条件下でなければ分解しやすいためである。このＧａＮエピとＦＳ ＧａＮ基板の間のホモエピタキシャル界面は、適正な成長条件が利用されなければ、汚染、分解、欠陥の開始、あるいは転位を起こしやすい。望ましく理想的な加熱処理条件は、下記の１つ以上を行うことが望ましい；１）基板表面を平滑化すること、２）基板表面の損傷を除去すること、３）基板表面上の汚染物を除去すること、４）界面での欠陥拡大を低減すること、５）界面での欠陥（空孔、転位、反転領域など）生成を排除する、６）電気活性転位を低減すること、７）基板不純物のガス放出を低減すること、および８）補償不純物を界面に組み入れること。

この点に関して、本技術分野は、前述の問題なしにホモエピタキシャル界面を生成するために、（Ａｌ，Ｉｎ，Ｇａ）Ｎ上でのエピ成長を可能にする加熱処理条件に取り組んでこなかった。

ＧａＡｓなどの他のＩＩＩ−Ｖ物質において、また、基板の加熱処理条件は、基板エピ界面の汚染、およびデバイスの分離と高周波数デバイス特徴を低下させる可能性があるエピ構造下の潜在的導電率を低減するのに重要である。

ＧａＡｓ物質において、炭化ケイ素及び酸素などの不純物は、界面の導電率及び温度などのパラメータに影響を及ぼし、水素化物流と時間は、導電性界面あるいは汚染物に影響する。ホモエピタキシャル界面での潜在的導電率も、ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板と１０ミクロンＨＶＰＥ ＧａＮ／サファイア基層に存在する。時々、不純物がエピタキシャル膜とＨＶＰＥ ＧａＮ基板界面で見られる。反応部成分が、このＧａＮエピタキシャル成長汚染の一因でもある。成長条件は、成長反応部成分から不純物を取り出すことに影響することもある。（例えば、アンモニアが一部分を侵食して、それによって不純物が気相に入り、膜内に取り入れられる）。

図１４及び図１０は、サセプタがＧａＮ生成物で塗布されている（図１４になる）か、あるいはＧａＮ生成物で塗布されていない（図１０になる）か、という条件が、ＧａＮとＨＶＰＥ ＧａＮ基板のホモエピタキシャル界面の表面において不純物にいかに影響を及ぼすかを示す。

ウェハポケットを含めて、完全にも十分にも塗布されていないサセプタを使用すると、界面で高濃度のＯ、Ｓｉ、Ｓが得られる傾向にある（それぞれ３．５Ｅ１８ｃｍ^−３、３．０Ｅ１８ｃｍ^−３、３Ｅ１６ｃｍ^−３）。このホモエピタキシャル界面の高濃度の不純物は、ホモエピタキシャル成長と表面形態を劣悪化する。

サファイア若しくは炭化ケイ素上のＧａＮ成長は、むき出しのサセプタ成分に対してそれほど感応性がなく、ＧａＮとサファイアとの界面は典型的にＳｉ、Ｏ、Ｃの１種以上を有するので、この発見は意外である。これは、これらの格子整合基板上に使用される中間層技術、および不純物と欠陥を収容し生成したエピ層に影響を及ぼさないようにするための中間層の影響の受けやすさに起因するものであろう。（Ａｌ，Ｉｎ，Ｇａ）Ｎ表面も、このタイプの不純物あるいは他のものに対して、より大きな親和性あるいは取り込み確率を有する。高品質のホモエピタキシャルＧａＮを生成するには前述のものより低濃度が必要とされることが分かった。

さらに、良好な品質のホモエピタキシャル物質でさえ、＞１Ｅ１８ｃｍ^−３のＳｉがまだ界面に存在しているので、この汚染を低減する加熱処理条件が利用される。

概して、本発明者らは、加熱処理時間の延長及び／又は成長開始前の温度での時間の増加は、未仕上げＦＳ ＧａＮで成長させたホモエピタキシャル膜をより平滑化するのに有益であることを見出した。例えば、高めのアンモニア流（Ｐ_ＮＨ３＝３７Ｔｏｒｒ）及び成長時間までの長めの加熱（８分）によって、０．１６ｎｍの優れた原子間力顕微鏡（ＡＦＭ）表面粗さが得られた。高めのアンモニア流は、ウェハ表面全体にわたって最も均一なＡＦＭステップ構造が得られた（好ましくは、２ミクロン長当たり１２〜１４ＡＦＭステップ未満、すなわち１６００Å／ステップ）。

低圧ＭＯＶＰＥ成長の好ましい加熱処理条件として、分圧約１Ｔｏｒｒ〜約５００Ｔｏｒｒの窒素種（アンモニア、アミン類、窒素など）、約１分〜約１０００分のランプ時間、約１０℃／分〜約１０００℃／分の温度ランプ速度の使用と、水素、窒素、アルゴン、ヘリウム、ネオン、塩化水素などの種、及びその混合物を含む雰囲気の使用とがある。最も好ましい加熱処理条件パラメータとして、分圧１０Ｔｏｒｒ〜４００Ｔｏｒｒの窒素種（アンモニアと窒素）、１分〜１００分のランプ時間、１００℃／分〜４００℃／分の温度ランプ速度、水素、窒素、アルゴン、ヘリウム、ネオン、塩化水素を含む雰囲気がある。

大気圧ＭＯＶＰＥ反応部系に対して、対応する条件は、過剰の努力をしなくても、容易に経験的に決定できる。

ＦＳ ＧａＮ基板に最も好適な加熱処理条件は、１０ミクロン ＨＶＰＥ ＧａＮ／サファイアの加熱処理条件と同じではないことに注意された。ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板では、高めのアンモニア流と長めの加熱処理によって、その上に成長されたエピ形態が平滑化された。これは、明らかに未仕上げＦＳ ＧａＮウェハを温度に加熱処理するために選択された条件が、１０ミクロン ＨＶＰＥ ＧａＮ／サファイア基板の最適条件とはかけ離れはっきりと異なるものであることを表した。これは、１０ミクロンＨＶＰＥ ＧａＮ／サファイア層とは対照的に、ＦＳ ＧａＮ未仕上げウェハ上の異なる結晶平面あるいは暴露されたオフカットに起因するものであろう。

１０ミクロン ＨＶＰＥ ＧａＮ／サファイアのためのＦＳ ＧａＮ基により適切な最適条件板を使用すると、図１５に示すように１０ミクロン ＨＶＰＥ ＧａＮ／サファイア上でより魚鱗状の粗い表面形態が生成した。この形態学的変動は、１０ミクロン ＨＶＰＥ ＧａＮ／サファイア基板、及び異なる形態学的アスペクト比（高さ、幅、高さに対する相対幅）に比較して、異なる２つのＨＶＰＥ ＧａＮ基板物質及びＦＳ ＧａＮ基板に存在する結晶ファセット若しくはオフカットの異なる割合とタイプにおいて、表面形態の違いと一致している。

ＦＳ ＧａＮ加熱処理条件の他の検討課題として、Ｓ、Ｏなどの、良好なホモエピタキシャル成長開始を妨げるＦＳ ＧａＮ中のネイティブな不純物のガス放出を抑制する加熱処理条件が挙げられる。硫黄は、基板物質を成長温度に加熱しその後冷却するために標準加熱処理条件を使用したとき、オージエ分光法と２次イオン質量分析法（ＳＩＭＳ）を使用して、ＨＶＰＥ ＧａＮ／サファイアウェハ上に存在していることが分かった。この硫黄物質は基板から誘導されるものではないかと思われる。Ｌ１不純物と基板分解が劇的にエピタキシャルと界面品質に影響するＬＧＯとＬＡＯと同様に、他の格子整合基板において同様な問題に直面してきた。さらに、サファイアと炭化ケイ素基板は、Ｓｉ、Ｃ、Ｏなどの種について界面を汚染する潜在的問題を抱えている。

電気活性で導電性であるＦＳ ＧａＮとエピタキシャルＧａＮとの界面のこれらの潜在的不純物に代替対処法は、Ｍｇ、Ｂｅ、Ｃ、Ｓｉ、Ｇｅ、Ｏ、Ｓ、Ｃａ、Ｆｅ、Ｔａ、Ｖ、Ｂａなどの深い補償ドナーあるいはアクセプタで補償して、界面品質に影響することなく電荷中性を生成することである。

加熱処理条件は、エピが核を形成する方法に影響を及ぼし、転位や欠陥が拡大する方法を修正することができる。

ＦＳ ＧａＮのさまざまな結晶面上のエピ（方位）
ｃ面オンアクシスＦＳ ＧａＮ基板上のエピタキシャル成長は、サファイア、炭化ケイ素及びＬＥＯ（横方向エピタキシャル・オーバーグロース）若しくはＥＬＯＧ（エピタキシャル横方向オーバーグロース）物質などの代替基板上の成長より優れていることが分かった。通例、これらの代替基板上のＧａＮエピのＡＦＭ構造は、多重ステップ終端を有する非平行で不規則なステップ構造であるが、ＦＳ ＧａＮ上のＧａＮエピは、図１６に示すように、明確なステップ構造、低転位密度と平行ステップを示す。

このウェハのエピタキシャルステップ構造は、改良された平行ステップ構造、低減されたステップ終端及び低減されたピットにより、これまでに発表され本発明者らが知っている他のどの基板上の他のどのＧａＮ膜よりも優れている。典型的に、他の基板上のＧａＮエピタキシーでは、ＡＦＭステップ構造は不規則あるいは明確ではなく、欠陥サイトがはっきりと視認できる。

ＦＳ ＧａＮ上のＧａＮエピのＸ線特性は、図１７のＦＳ ＧａＮ上のＧａＮ ＰＩＮのＤＣＸＲＤスペクトルに示すように、７３アークセカンド（ａｒｃｓｅｃｓ）で（０００４）反射率ＦＷＨＭを示し、優れている。

ＦＳ ＧａＮ上のＧａＮエピのＸ線特性は、図１７のＦＳ ＧａＮ上のＧａＮ ＰＩＮのＤＣＸＲＤスペクトルに示すように、７３アークセカンド（ａｒｃｓｅｃｓ）で（００４）（これはＯＫ、どちらでもありうる）反射率ＦＷＨＭを示し、優れている。

ＨＶＰＥ ＧａＮ上で成長されたエピタキシャル層からこれまで得られた最良の表面形態のうち一部を、基板用に、図１８（ＦＳ ＧａＮ基板未仕上げ、１３０倍拡大）に、また図１９（図１８の未仕上げＦＳ ＧａＮ上の１０μｍＧａＮエピタキシャルＭＯＶＰＥ層、１３０倍拡大）に示す。表面は、表面を平滑化するためのエピタキシャル成長プロセスの能力を示している。

本発明では、未仕上げＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板表面を優先的に平滑化する傾向にあって、仕上げ加工済み基板の不一致の平滑化に広く適応できる成長条件を具体化している。未仕上げＦＳ ＧａＮ基板上でのこのような基板表面を平滑化する傾向にある成長条件は、１０ミクロンＨＶＰＥ ＧａＮ／サファイアウェハあるいは炭化ケイ素ウェハ上で良好な平滑ホモエピタキシャル成長を提供する成長条件とははっきりと異なる。このようなタイプの基板上での最適成長条件の違いは、ＦＳ ＧａＮ基板上の平滑エピを生成する成長機構が１０μｍＨＶＰＥ ＧａＮ／サファイア上の成長機構とは少なくとも一部異なることを意味している。例えば、ＦＳ ＧａＮ上では、成長中の高めのアンモニア流あるいは高めのＶ／ＩＩＩ比が、ＦＳ ＧａＮ基板のピト充填を可能にするが、１０ミクロンＨＶＰＥ ＧａＮ／サファイア基板上では、同じ成長条件下で中断された魚鱗状形態が生じる。このような魚鱗状形態は、ＭＯＶＰＥ ＧａＮ／サファイア基板あるいは炭化ケイ素基板上のＧａＮにも見込まれる。

ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎについて本発明の実施の中で達成されたホモエピタキシャル薄膜は、エピ層の均一な性質と低転位密度により他のどの基板より高い移動度とシート電荷を有する。低転位密度はまた、ｐ−ＧａＮ補償錯体が転位や他の構造欠陥と結び付けば、深い準位の補償なしに高めのドーパント導入（例えば、Ｍｇ）を可能とする。エピと基板のより高い品質により、与えられた最終表面あるいは物質品質に対して、サファイア上に生成されたエピタキシーに比較して、より高いキャリア濃度（ドーパント導入）が達成される（例えば、Ｍｇからの正孔濃度）。室温キャリア濃度（例えば、Ｍｇアクセプタ濃度）は溶解度（例えば、Ｍｇ溶解度）によって一部制限されているので、より高い物質品質により、修正、例えば溶解度の向上が可能となる。これは、他のドーパントについても言えることである。

方位
本発明の実施のＧａＮのエピ成長のための可能な基板方位としては、オフカット角の大きさの方向が重要な（０００１）あるいは

からのオフカット、

などのオンアクシス平面族、他の面からのオフカット、およびその面自体（ＧａとＮ）などがある。ＧａＡｓにより、電子及び光電子の両方のデバイスが基板（結晶面と極性）とデバイス方位に大いに依存していることを表し、ＧａＮも同様の検討課題を含んでいる。さまざまな実施例の最も望ましいＧａＮ基板方位は、特定の適応である：デバイスにより異なり、ＭＢＥ若しくはＯＭＶＰＥが利用されているかに依存し、物質、導電率タイプおよび成長する構造に依存する。

（０００１）からのオフカット
（０００１）面−Ｇａ面−は、典型的にＧａＮ基板上でのＧａＮ系ＭＯＶＰＥ成長に使用されている。さまざまなｃ軸基板上のＧａＮエピ膜のステップ構造及びｃ軸からわずかに微傾斜している表面を含む領域を持つ基板は、４平方ミクロンの範囲がＡＦＭ（原子間力顕微鏡）によって評価された。ＡＦＭの生データは、プローブ先端効果を考慮することなく、比較された。プローブ先端の１ｎｍ横方向変位（プローブ先端効果）により、生データを解析すると、見落とされるＧａＮバイレイヤステップのいくつかと、ｃ軸からのオフカット角の過小評価という結果になる。しかしながら、ＬＡＵＥ若しくはＲＨＥＥＤなどの技術によってＧａＮ結晶の方位を正確に決定することなく、有用なデータをＡＦＭの生データから得ることができる。ＡＦＭの生データを用いて、本発明者らは“仕上げ加工済み”及び“未仕上げ”ＦＳ ＧａＮ基板上のＧａＮエピの新規で未知の性質を検討することができ、上記の方法で得られ解析されたＡＦＭデータに基づいて下記の観察を得た：
１）“仕上げ加工済み”及び“未仕上げ”ＧａＮ基板上のＧａＮエピは、典型的に平行で規則的なステップを有して、欠陥でのステップ終端は、炭化ケイ素及びサファイアなどの異質基板上のエピに比較して、少ない。
２）“仕上げ加工済み”及び“未仕上げ”ＧａＮ基板上で成長させたエピタキシャルＧａＮ層は典型的に、ＡＦＭスキャンから得られたステップ高さおよびテラス幅のデータの計算に基づいて、ｃ軸から数度まで微傾斜している。微傾斜に関係なく、本発明者らは典型的に、規則的で平行なステップを観察する。サファイアおよび炭化ケイ素などの異質基板上に成長したＧａＮエピタキシーは典型的に、ＡＦＭスキャンから決定されるように、不規則なステップを表し、ｃ軸からの微傾斜が典型的に少ないことを示している。
３）ステップ高さは典型的に、“仕上げ加工済み”及び“未仕上げ”ＧａＮ基板上のＧａＮエピに対して１．２〜１２．０Åの範囲であるが、サファイア及び炭化ケイ素などの異質基板上のＧａＮエピ層は典型的に、２．５〜６．０Åのステップ高さを示している。未仕上げＧａＮ基板は典型的に、より粗い表面と、それ故、ｃ軸に対するより大きな局所的な微傾斜を示している。ｃ軸からより大きい角度で微傾斜した表面上で成長したエピタキシーは典型的により高いステップ高さを示すが、まだステップバンチングを示してはいない（すなわち、５．０ナノメータを越えるステップは無い）。
４）テラス幅は典型的に、“仕上げ加工済み”及び“未仕上げ”ＧａＮ基板上のＧａＮエピに対して３００〜２４００Åの範囲であるが、サファイ及び炭化ケイ素などの異質基板上のＧａＮエピ層は典型的に７００〜２４００Åの範囲のテラス幅を示す。未仕上げＧａＮ基板は典型的に、より粗い表面と、それ故ｃ軸に対するより大きな局所的な微傾斜を示している。より大きい角度で微傾斜した表面上で成長したエピタキシーは典型的に、より狭いテラス幅を示す。
５）ＡＦＭ生データ解析から得られたテラス幅とステップ高さのデータを使用すると、Ｇａ面（ｃ軸）からのビシナルオフカットは典型的に、“仕上げ加工済み”および“未仕上げ”ＧａＮ基板上のＧａＮエピ層に対して、０〜１．５°である。炭化ケイ素とサファイアなどの異質基板上のＧａＮエピ層対してオフカットは典型的には、ｃ軸から０．５°未満のオフカットである。

＜０００１＞からのオフカット方向を使用する潜在的な利点は、例えば、炭化ケイ素とＧａＡｓのエピタキシャル成長についての考慮に基づくであろう。例えば、炭化ケイ素の場合、オフカットは理想的な高さと幅がオフカット角の大きさとポリタイプに関連する表面ステップを生成する。表面ステップは、エピ層が基板の積層配列を受け継ぐホモエピタキシャル成長（ステップフロー成長）を促進する。

このようにして、高品質の膜がオンアクシス炭化ケイ素基板上の成長に比較して、低い基板温度（≒Ｉ３００℃）で成長する。ＧａＡｓの場合、オフカット方位は、エピタキシャル成長のプロセス条件とエピタキシャル層の品質において際立った役割を果たしている。（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板上のＩＩＩ−Ｖ族窒化物成長に対しても同様な考慮が適用される。例えば、Ｉｎ含有化合物中のＩｎとＮの構成元素蒸気圧が高いので高温ＧａＮ成長よりも低成長温度および異なる雰囲気を典型的に必要とするＩｎ含有化合物の成長は、オフカット及び方位を考慮して高インジウム組成で高温において高品質の物質を生成することができる成長条件を有することができる。また、オフカットの方向は、膜品質、ドーピング、エッチング、反応性と他の特性を決定する際に重要である。さらに、オフカットの大きさも考慮に値する：例えば、４Ｈ−ＳｉＣの場合、８°オフカットは典型的に、４°オフカットより三角混在物欠陥を低減するために好ましい。オフカットの大きさが大きければ、それに応じてＧａＮ中の転位を低減することができるが、等方性の問題がある。

オンアクシス、非（０００１）
同様な検討課題の多くは、上記の方位に対して存在するようにこの方位に関しても存在する。例えば、炭化ケイ素の場合、ａ軸方向に沿ってコアードした物質上で、マイクロパイプの効果はなくなってしまう。ピットと転位がＧａＮ中で観測され、結晶方位の選択を介して効果が低減することは、同様にＧａＮにとって重要なことである。炭化ケイ素の場合、ａ面基板が使用されると、ｎ型ドーピングにおいて１０倍の増加がある。このドーピングの激増は、ＧａＮ中のｐ型ドーピングの増加に対して強い関わりがある。炭化ケイ素の場合、電子と正孔のイオン化係数は一般的に、ａ面物質上でより均一になるように決定され、ＧａＮでは同様の検討課題が複雑になっている。他のデバイス設計上の検討課題もまた、劈開、ＲＩＥ、仕上げ加工、および他のデバイス作製問題の点から重要である。

Ｇａ面若しくはＮ面
ＧａＮの場合、同じ成長パラメータを使用して劇的に形態が異なるのは、Ｎ面及びＧａ面の結晶上の成長に起因する。炭化ケイ素の場合、エピタキシャル成長プロセスウィンドウがＳｉ面上でやや広いと考えられ、Ｓｉ面が利用されるとき、広範囲のドーピングが典型的に理想的なパラメータに対して達成される。前述の検討課題の多くは、２つの異なるＧａＮ面上での成長にとっても関係のあることである。最適の成長パラメータは、ＦＳ ＧａＮ基板のＧａとＮの両面に対して決定される。

より一般的に、異なるＧａＮ基板のオフカット方位若しくは面を使用すると、さまざまな適応において成長温度を下げることができ、ＩｎＧａＮを異なる温度で成長させることができる。ステップフロー成長を達成することが可能で、三元均一性を選択的に改良又は変更することができる。異なるＧａＮ基板のオフカット方位若しくは面を本発明のさまざまな態様で使用すると、：転位消滅の促進、臨界膜厚の増加、クラッキングの低減若しくはクラッキング完全なる回避、成長速度の変更；異なるポリタイプの成長；オフカットＧａＮ基板上での異なる成長前駆体の使用；成長効率の向上；および最適に異なる−またはより簡単な−中間層生成スキームおよびＧａＮ基板上の成長のための中間層の使用が可能となる。

中間層の生成（中間層の使用）に関して、本発明の実施において中間層を生成することは一般的に好ましくないが、実施例の中には、選択的にあるタイプの欠陥を除去し、未仕上げ基板表面の平滑時間を削減し、または包括的な研磨ステップの必要性を除去するために有用に利用しているものもあり、のちに詳細を述べる。

Ｍｇ又はｐ型ドーピングの増加は、通例、代替の方位、面若しくはオフカットＧａＮ基板が使用されると達成することができる。Ｓｉ若しくはｎ型ドーピングは一般的に変更することができる。不純物は、酸素若しくは炭素などの汚染物に限定しているわけではないが、低減することができ、Ｈなどの他のものは混入する。代替の方位、面若しくはオフカットを使用すると、空孔、転位、欠陥複合体、ドーパントのパッシベーションを含めて、欠陥形成に影響する。不純物拡散は意図的あるいは偶然に変更することができ、他のドーパントを利用することができる。

圧電効果は、代替の方位、面若しくはオフカットＧａＮ基板を利用して、ＨＦＥＴＳと他のデバイスのために有効に利用する、選択的に可変な効果をもたらせば、変更できる。輸送特性も特に転位生成及び／又は意図しない不純物の低減に関係しているので、同様に変更することができる。光学的特性は界面の改良若しくは意図しない不純物の低減、結晶品質の改良又は他の効果により改良することができる。ＩｎＧａＮのオーダリングは変更することができ、アロイ偏析が起こり利用される。ＡｌＩｎＧａＮは、より同質なセットのプロセス条件でより容易に制御して生じることができる。より平滑なファセットは劈開されて、その結果異なるオフカット、面若しくは方位の基板上の光学デバイスを改良することができる。特定の方位、面若しくはオフカットはまた、異なる表面上の未結合手の密度および方位の変更により、パッシベーション塗布に対して利点を提供する。オーミック及びショットキー接触の化学量論的組成と形態も変更することができる。

エピのｃ軸方位上にも六角柱ヒロックの側壁上にも、ステップバンチングがかなりの量存在しているわけではない。これは、Ｔｏｒｒ六角柱ヒロック上のエピタキシャル成長の原子間力顕微鏡（ＡＦＭ）写真である図２０〜２２に示され、低発生率のステップバンチングがあるビシナルあるいは非（０００１）エピタキシャル成長を例示している。図２０は、２ミクロンｘ２ミクロン図、図２１は１０ミクロンｘ１０ミクロン図、および図２２は２０ミクロンｘ２０ミクロン図である。

これは、本発明者らが自立ＧａＮ上の非（０００１）あるいは＞０．５°オフカットのホモエピタキシャルステップフロー結晶成長を認識する初めての報告書である。

ＦＳ ＧａＮ上にエピタキシャル層を堆積するときのエピ成長条件を修正すると、表面形態を変更することができ、またウェハの平滑化に影響を及ぼす。これは、ＦＳ ＧａＮ上での高物質品質な成長に通じる予期せぬ道筋である。本発明者らは、ＨＶＰＥ ＦＳ ＧａＮ基板を使用すると、この出発物の未仕上げＦＳ ＧａＮウェハは他の出発基板物質に比較して、独自性を与える表面特徴を持っていることを見出した。

これは、典型的な未仕上げＦＳ ＧａＮ基板の１３０倍拡大顕微鏡写真である図２３に示されている。六角柱ヒロックと反転ピットが基板表面上に存在し、Ｓｉ、他のＩＩＩ−Ｖ物質とＷＢＧ半導体の他のホモエピタキシャル成長表面上では例外的な表面特徴である。この六角柱ヒロックと反転ピットの特徴は、必ずしもすべての基板に同数同サイズで現われるわけではなく、望ましくは最小限に抑えるかまたは基板から除去される。この六角柱ヒロックと反転ピットの特徴は、仕上げ加工によって除去できることであるが、ＧａＮ物質の硬さと脆さのため、仕上げ加工で問題がある。したがって、高品質で平滑なホモエピタキシャル膜を直接未仕上げ基板物質上に生成し、その結果基板のコストを削減し、低コストマージンの用途において入手容易性と適用性を改良することは、非常に有利で新規である。

新規で意外なエピタキシャル平滑化は、図２４〜２７に示すようにさまざまなＧａＮ ＭＯＶＰＥ成長条件で示されている。

図２４〜２７は、エピタキシャル成長条件がＦＳ ＧａＮ基板表面の平滑化にいかに影響しているかを示している。

代表的一実施例では、ＡＦＭによって３個所を測定すると、１００Ｔｏｒｒ反応部圧及び４．４ｓｌｍのアンモニアのＧａＮ成長条件で均一なＡＦＭステップ構造がウェハ表面一面に得られた。（１０〜１５ステップ／２ミクロン長ウェハ表面）。

エピタキシャル成長条件を調整すると、エピタキシャル薄膜の終端平滑性と形態に劇的な効果をもたらす。一般的に、ＮＨ_３流量、反応部圧、成長温度及び成長速度は、ＦＳ ＧａＮ未仕上げ表面の平滑化に影響を及ぼし、仕上げ加工済み基板の対応する結果に関わることが分かった。好ましい低圧成長条件範囲としては、Ｖ／ＩＩＩ比１〜１００，０００、ＮＨ_３分圧約１Ｔｏｒｒ〜約５００Ｔｏｒｒ、成長温度約５００℃〜約１２５０℃及び成長速度約０．１ミクロン／時〜約５００ミクロン／時が挙げられる。低圧成長のための最も好ましい成長条件として、Ｖ／ＩＩＩ比１０〜５０，０００、ＮＨ_３分圧約２０Ｔｏｒｒ〜約４００Ｔｏｒｒ、成長温度約１０００℃〜約１１５０℃及び成長速度約０．５ミクロン／時〜約１０ミクロン／時が挙げられる。インジウム含有化合物に対しては、かなり異なる低温成長温度が典型的に促進されている。Ｉｎ含有ピ層の場合には、好ましい成長温度のための好ましい温度は５００℃超である。大気圧プロセスは、直前の成長条件に関する記述から過剰の実験を要することなく、認識できる。

反応部圧やＮＨ_３流量などのエピタキシャル成長条件は、未仕上げＦＳ ＧａＮ基板物質上のピット充填の程度に影響を与える。好ましい成長条件は前述と同様である。ある成長条件では、図２８、２９に示すように高めのＶ／ＩＩＩピットが完全に充填されることができる。

図２８、２９は、高めのＮＨ_３流量を使用し、有利にピット充填プロセスに影響し、ピット充填が成長条件に依存しているということを表しながら、成長前後の形態をそれぞれ示している。

高成長速度（＞５ミクロン／時）は、形態平滑化に、低成長速度に匹敵する影響を有する。高成長速度は、ウェハ表面の平滑化を低成長速度より速く行うことができ、プロセス処理能力を改良し、プロセスコストを削減することが可能である。ＦＳ ＧａＮ基板上でのエピ層の成長条件を変更することによって、エピタキシャル成長の成長ステップメカニズムの制限を修正し、異なる成長速度、不純物混入、転位拡大、全般的なエピタキシャル品質を、ＦＳ ＧａＮ基板のさまざまな 結晶方位とミスカットに対して達成する。ＦＳ ＧａＮ上の成長における平滑化プロセスは、マスクセットを必要とせず、ＬＥＯあるいはペンデオまたはＥＬＯＧ成長プロセスよりもバックグランドのドーピング汚染問題が少なそうである。さらに、ＨＶＰＥ ＧａＮ未仕上げ基板を平滑化する成長条件は、平滑な１０ミクロンＨＶＰＥ ＧａＮ／サファイア層上に平滑なエピタキシャル膜を成長させるために利用させる成長条件とは異なる。これは、図３０、３１に示し、ＦＳ ＧａＮ平滑化のための適条件を、ＦＳ ＧａＮ基板とＨＶＰＥ ＧａＮ／サファイア基層基板でのエピ成長に利用した場合である。

図３０、３１は、異なる基板上においては異なる成長機構及び／又は平滑化条件が必要であることを示しながら、ＦＳ ＧａＮ上での好ましい平滑化条件と１０ミクロンＨＶＰＥ ＧａＮ／サファイア基層上での同条件の比較を表している。より具体的には、これらの顕微鏡写真は、高ＮＨ３流量と高反応部圧は、ＨＶＰＥ ＧａＮ／サファイア上でより粗い円形の欠陥形態を生成するが、ＦＳ ＧａＮ基板成長と平滑な形態に対して前向きな効果を有していることを示している。

未仕上げＦＳ ＧａＮ基板上の成長は、高ＮＨ３流量によって、ＨＶＰＥ ＧａＮ／サファイア上の同様の成長よりもかなり平滑である。ＧａＮ ＭＯＶＰＥ膜の成長条件を調整すると、膜中の転位拡大に影響し、エピタキシャル膜中の転位の数を削減することができる。したがって、あるタイプの欠陥は、未仕上げＦＳ ＧａＮウェハ上で暴露させた異なる結晶面上で成長させ、結果的にエピ表面全体を平滑化させるだけで除去することができる。

以下のものに限定するわけではないが、成長速度、ＮＨ３流量、反応部圧、成長温度、Ｖ／ＩＩＩ及びＰＮＨ３の成長条件は、エピタキシャル層と基板との界面での転位の拡大あるいは開始方法と転位のタイプに影響を及ぼす。成長条件、Ｖ／ＩＩＩ、ＰＮＨ３、温度と成長速度を変更して、表面平滑化あるいは転位低減を容易にすることが、エピタキシャル層のステップフロー成長を修正するために有用に利用できる。

ＨＶＰＥ ＧａＮ結晶あるいはお互いが関連するモザイク状パターンの傾斜はＦＳ ＧａＮ上のＧａＮのエピタキシャル成長にとって問題であり、成長条件の調整は、微傾斜粒子上の成長に影響を及ぼす。ＧａＮ 結晶のＸ線ＦＷＨＭは、Ｘ線のスリットサイズあるいは幅の関数である。くわえて、ＦＳ ＧａＮ上のエピのＦＷＨＭは、元のＦＳ ＧａＮ未仕上げ基板よりも幅広いＦＷＨＭを有する。これは、限定するわけではないが、エピタキシー成長のウェハの反り若しくは結晶欠陥を含めてエピタキシャル膜若しくは基板の問題に起因する。成長条件の修正は、この相互の傾斜あるいは相対的な微傾斜を調整するために利用できる。

同じセットの成長条件に対して、ＦＳ ＧａＮ上の成長のために生成され、ＨＶＰＥ ＧａＮ／サファイアとは劇的に異なる形態と一致して、異なる成長条件は、一般的に異なる大きさのヒロック、六角柱ピットあるいは、基板不一致を平滑化するために利用される。これは、六角柱ヒロック又は六角柱ピットの平面が、結晶のｃ面を拡大する標準成長プロセスに比較して、好ましくは異なる成長条件を使用して、拡大と平滑化を行っているという事実によるものである。

本発明では、第１層にて未仕上げ物質上で発見されたあるいは不完全な仕上げ加工で導入された結晶六角柱ファセットあるいは欠陥を平滑化し、それから成長プロセスはｃ面輔を伸ばし、平滑化を続け、デバイス層を生成する多段階成長プロセスを考慮している。両プロセス段階の膜厚と成長パラメータを最適化すると、未仕上げ表面のＦＳ ＧａＮの平滑化が最適化できる。図３２は、ＦＳ ＧａＮ未仕上げ表面を平滑化するための、多段階プロセス法の２段階プロセスの実施例を示している。図３２の左図（図３２Ａ）は、ＮＨ３とＨ２の雰囲気中のＧａＮ基板を示す。同図の真中図（図３２Ｂ）は、ＧａＮ基板を平滑化するために生成されたエピ層を示す。同図の右図（図３２Ｃ）は、デバイス構造を生成する目的でＧａＮエピタキシーを拡大させるためにさらに成長させたエピ層を示す。

したがって、本発明は、一実施例で、基板プロセシングの不完全を低減するための第１セットのプロセス条件と、基板上にデバイス構造を成長させるための第２セット（正常）プロセシング条件を含めて、仕上げ加工済み若しくは未仕上げ物質に対する２段階プロセスを考慮している。

また、エピタキシャル膜のドーピングは、ウェハ表面の平滑化のためにも使用できる。一般的に、ＧａＮ：Ｓｉを成長させると形態は平滑になりやすく、この特徴は、ＦＳ ＧａＮ平滑化ためのエピタキシーにも使用できる。

成長表面をより明確にするためにピットをエッチング（ＲＩＥ、ＫＯＨなど）し、それからその上に成長させることは、ピットを除去するもう１つの方法である。この方法は、ピットを充填するために利用される適切な成長条件を用いて、ピットの原因である欠陥や粒子に関係なく有用となる。

ネイティブ結晶からの不純物（例えば、ＦＳ ＧａＮ中のＳ、Ｏ）からエピタキシャル膜が汚染するのを抑制する成長条件は有利であり、成長させるべきエピタキシャル膜のバックグランドを低くすることができる。

高めの温度などの成長条件は、異なるポリタイプのＧａＮ結晶を無理に成長させ、その物質及びデバイス特性の対応する利点を提供するために利用することができる。

未仕上げＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎの成長条件は、ＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ六角柱マウンドの平滑化が起こる機構を変更させるために利用される。２つの異なる方法が有用に適用される。１つは、六角柱マウンドの現存する結晶面が谷間のｃ面の核形成よりも遅い速度で拡大され、もう１つは、結晶六角柱マウンドの現存する結晶面がある範囲のビシナル表面を介して拡大し、オンアクシスあるいはビシナルｃ面表面で終端する。この方法は、（Ａｌ，Ｉｎ，Ｇａ）Ｎ結晶中の他の結晶面に適用できる。

裏面蒸発抑制
ネイティブ（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板上でのＭＯＶＰＥ（Ａｌ，Ｉｎ，Ｇａ）Ｎの成長は、基板の裏面（例えば、Ｎ面）は蒸発する傾向にあるという事実によって複雑となる。この蒸発若しくは分解の生成物は、反応部雰囲気へ運ばれやすく、エピ表面で堆積し、表面損傷あるいはエピタキシャル層品質を損なう成長雰囲気トランジエントを引き起こす。この生成物の拡散によって、図３３に概略的に裏面蒸発生成物のエピ層へのマイグレーションと表面の中断を示すように、エピ表面形態は中断される。

成長雰囲気中のＮＨ３若しくは窒素種はそのような生成物の分解を抑制するものであることを考慮すると、蒸発／分解生成物によるウェハ裏面でのエピタキシャル表面中断の発生は予期せぬものである。

本発明者らは、蒸発／分解生成物による１０ミクロンＨＶＰＥ ＧａＮ／サファイアウェハ裏面のエピタキシャル表面中断の発生を、ウェハ裏面を研磨あるいは仕上げ加工して、裏面堆積生成物を削減し、表面エネルギーを低減し、及び／又はポリ結晶物質を削減することで最小限にすることができることを見出した。ウェハ裏面の仕上げ加工によって、サセプタとのより均一な接触が得られ、ホットスポットも発生を最小限にすることができ、仕上げ加工はより簡単に分解する欠陥を除去するにも有利である。

本発明者らは、この蒸発生成物は、高温度でのＧａＮ中のＮの構成元素蒸気圧が高いために、ＦＳ ＧａＮウェハの裏面から蒸発して、成長環境中へ行ったＧａＮであるということには疑念を抱いている。この蒸発生成物は成長環境と混じり合い、エピタキシャル成長中断を招くエピ表面へ移動する。ＧａＮ基板の裏面は、約１０５０℃までの本発明者らの実験では安定であるが、１０５０℃より高温では、裏面（Ｎ面）がかなり容易に分解を始める。本発明者らの機器で測定された温度は、成長雰囲気の外側ではあるが、サセプタに挿入された石英シースの内側に置かれた熱電対（Ｔｙｐｅ Ｒ／Ｓ）で測定される。この温度測定技術は、サセプタの正確な温度を計算する際にいくらかの誤差を供している。本発明者らは、この誤差が１００℃未満であると考える。

非Ｉｎ含有窒化化合物（例えば、ＧａＮ、ＡｌＧａＮ、ＡＩＮ）に対して、非裏面蒸発のための好ましい成長温度範囲は、＜９００℃であり、裏面保護のための好ましい成長温度範囲は、≧９００℃である。Ｉｎ含有基板の場合には、裏面保護の温度は、好ましくは５００℃超である。

裏面蒸発は、高温で成長させるＩＩＩ−Ｖ族窒化物化合物、あるいはウェハを平滑化し、高物質品質の成長、特にＡｌ含有組成物での成長を達成させるために利用されているように潜在的に有利で、１１３０℃より高温のＦＳ ＧａＮ上での成長条件（成長条件によって、ＧａＮは低温で分解するが、ＮＨ３過圧に依存する）には、問題である。

理想的には、ＦＳ ＧａＮ基板の優れた結晶物質品質により、高出力短波長の青、緑とＵＶレーザとＬＥＤ及び高周波高出力エレクトロニクスが実現することであり、高温度成長条件はエピタキシャル質品質を基板の品質に匹敵する物質品にするために必要であろう。

この裏面蒸発生成物の問題を除去するための好ましいアプローチは、サセプタと接触させて基板の裏面に裏面保護層を堆積させることである。この層は、基板温度安定化層として働き、使用される層とニーズによって、支持膜、接触金属及び／又は裏面保護、熱接触改良層、及び／又は熱接触均一性改良層としても機能する。

裏面保護層は、名目上成長環境に対して不活性であり、成長温度で非常に低い蒸気圧を有し、エピタキシャル膜中のバックグラウンド不純物に寄与しないものであろう。裏面保護は、基板がわずかな反りあるいは他の非平面性を有しているとき基板への熱接触層となり、よって高温でのウェハのより良いエピタキシャル成長と温度均一性を実現できる。物質は、オプトエレクトロニクス用途に対して、光学的に反射性で透過性である。

裏面保護層は、成長時のデバイス基板に対して、ｐ−層、ｎ−層あるいは非ドープ層との接触だけを必要とするオーミック接触層として働くことができる。一実施例では、ウェハ裏面上にＷ若しくは他の物質のスパッタリングした膜を含む。使用できる他の物質として、貴金属などがある。絶縁層が所望であれば、二酸化ケイ素、ＡＩＮ若しくはＳｉ３Ｎ４を使用することもできる。理想的には、選択される物質は使用される（Ａｌ，Ｉｎ，Ｇａ）Ｎ物質と同様の熱膨張率を有する。反応性の低い物質が利用されると接着性を促進させるために薄い「のり」層、例えばＴｉを利用することが有利であると分かる。

Ｐｄ、Ｔｉ、他の物質、あるいは金属は保護としてだけでなく、接触層としても働き、例えば、導電性である波長で反射率を持つ多層誘電スタックなどのデバイス作製のポスト成長プロセシングステップを除去する。

マルチプル物質は、さまざまな物質由来の共有特性を提供するためにウェハ裏面に堆積することが必要である。（例えば、基板蒸発を保護するための第１層、基板蒸発抑制層を保護するための第２層、結合のための３番目の層）。追加の裏面保護層の１層あるいは複数層は所望のエピタキシャルウェハ特徴を提供するためにポスト−成長のときに除去できる。

マルチプル物質は、堆積させて、デバイスのプロセシングを改良させることができる（例えば、第１層は、基板へのオーミック接触を改良するために使用され、第２層は、オーミック層への接触と、改良されたあるいはより頑強なワイヤ結合を可能にする）。

本発明者らは、蒸発生成物が成長の間中、生成し続け、表面領域に堆積しやすいことを観察した。この観察から、裏面劣化の原因はおそらくＧａＮ物質の、特にＦＳ ＧａＮのＮ面上の高いＮ蒸気圧であることを示唆する。

それにもかかわらず、表面粗さが蒸発生成物の発生量に影響するときは、裏面蒸発生成物を削減するために、ある仕上げまでウェハ裏面を仕上げ加工するのが有利である。同様に裏面の欠陥レベルを低減することが裏面蒸発生成物を低減することになろう。仕上げ加工は基板の裏面の表面エネルギーを低減し、蒸発の可能性を低減する。さらに、ウェハ裏面をある方位に仕上げ加工すると、裏面蒸発生成物が変化する。裏面の表面の修正として、裏面を成長環境に対して不活性にするための別の種との反応も挙げられる。

ＧａＮのさまざまな方位によって、高成長温度での分解の受けやすさを低減させることができる。これは、ウェハ裏面のために異なる方位ウェハ若しくはミスカットを使用することで、分解問題の解決策の１つになる。しかしながら、Ｇａ面基板の裏面にとって裏面蒸発生成物は問題であるが、好ましくは、前述の裏面保護方法によって克服される。

また、裏面蒸発によって、基板がサセプタに接着すると、サセプタポケットから基板を取り外す必要があり、したがってクラッキングやスクラチングによってエピ層と基板への損傷の可能性がある。サセプタに置き忘れられた堆積物もまた、そのサセプタポケットを使って成される次回の操業で高品質の物質の生成あるいは良好な均一性の達成を十分に妨げるだけの可能性を有している。さらに、基板が強力にサセプタに接着すると、ＴＣＥ差による基板への損傷が、冷却の時に発生する可能性がある。

裏面保護は、基板内の反りを低減するために使用することができる。Ｘ線データから、Ｘ線ピーク幅がＭＯＶＰＥエピとともに増加するが、これはおそらく裏面蒸発生成物の不均一な生成から生ずる反りに起因して起こるということが分かる。基板での反りを低減するために有利な物質として、異なるＣＴＥを有して、複合ＧａＮ基板の冷却と裏面保護によって、基板ウェハを平面状になるまで引く物質、及び／又は裏面蒸発堆積の均一性を低減あるいは向上させてより均一な歪みをウェハにつきわたらせ、その中の反りを低減する物質が挙げられる。

反応部設計は、蒸発からウェハ裏面を保護する目的で、さまざまなやり方で改善される。例えば、ＮＨ３若しくは窒素種はウェハの後ろ側に流したり、反応部は効果的な方法で反応部内部をパージして蒸発生成物を希釈するように設計することができる。

基板とエピタキシャル層の中間層
ＦＳ ＧａＮ上の低Ｔ ＧａＮ中間層
本発明はＦＳ ＧａＮの成長時表面形態を改良するために再結晶ステップに続いて、ＧａＮ低Ｔ中間層の作製を考慮している。この方法は、反応部内でのエピタキシャル表面を平滑化するために必要な成長時間を削減して、高付加価値のＦＳ ＧａＮ生成物を可能にしている。同時にそして偶然に、低温中間層は、転位と反転六角柱ピット、結晶粒界、反転領域などを含めるタイプの欠陥を削減するために使用することができる。実施例での中では、中間層は、不純物を吸収するために及び／又は再結晶した中間層柱のネイティブ欠陥を補償するために使用することができる。

また、本発明は、このような中間層の使用をホモエピタキシャル成長の間、ＦＳ ＧａＮ膜中のドメインと結晶粒子との間の傾斜を低減するために、そして、モザイクを低減し、反転領域を低減し、及び／又はＮ面とＧａ面結晶を互いに近接させ、高欠陥低減親和層に転位と結晶不完全を吸収させて、均一な極性エピタキシャル表面を生成するために補償している。

歪み緩和層
（Ａｌ，Ｉｎ，Ｇａ）Ｎ ウェハのプロセシングのためのエピタキシャル成長の前に、引張りあるいは圧縮の、相当な歪みがＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板物質に存在する。この歪みは、成長の間に基板の変形を引き起こし、よって熱接触及び高均一品質のエピタキシャル層の実現を妨げ、同様にＦＳ（Ａｌ，Ｉｎ，Ｇａ）Ｎ上のエピタキシャル層の早すぎるクラッキングを引き起こす。

本発明の別の態様では、層内の歪みを緩和するために、高温度アニールステップを、好ましくは、温度６００℃超で、成長の前に、あるいはその場で（ｉｎ ｓｉｔｕ）、アニールの雰囲気を基板表面を保護するため、そして基板歪み緩和を促進するために変更させて行うことを考慮している。ある状況下では、エピ層成長に続いて、しかし完全に作製したウェハをダイシングやする劈開する前にアニールと歪みの緩和をすることが有利である。

別のアプローチとして、本発明は、（Ａｌ，Ｉｎ，Ｇａ）Ｎ化合物及び異なる格子定数の超格子（Ａｌ，Ｉｎ，Ｇａ）Ｎアロイの基板表面上での成長を、基板歪みを妨げ、基板上での歪みフリーデバイス成長を可能にするために考慮している。

基板からの歪みを緩和し、エピタキシャル層に拡大するのを阻止する別のアプローチは、エピ層と基板のアロイ間のグレード移行をしょうとすることである。さらに、エピタキシャルデバイス構造内の歪みを緩和するために、臨界膜厚未満である層とともに薄い歪みのある層すなわち超格子が利用できる。

他の中間層
基板とエピタキシャル層、あるいは基板とエピタキシャル層プラスその上のデバイス構造の間の中間層は、限定するわけではないが、歪み修正、転位低減および光学反射のうち１つを行うために利用される。中間層は、低温、高温で、超格子配置（１またはそれ以上の層）で、傾斜組成物に、傾斜ドーピングレベルに、デルタドープ（薄い高濃度ドープ層）で、そしてＩＩＩ族窒化物、炭化ケイ素、Ｂ−Ｎなどから選んでドープされる。

下記の説明は、本発明の範囲を限定するものではない。
ホモエピタキシャル中間層のグレーディングは、０≦ｘ≦１から０≦ｙ≦１までの範囲のＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎの組成物のグレーディングのように規定される。グレーディングは、基板からエピタキシーまでそれぞれ高から低へのパラメータ、あるいは、基板からエピタキシーまでそれぞれ低から高へのパラメータ（但し、パラメータの意味は禁制帯、格子パラメータまたはドーピングである）の慣習に則り表される。グレーディングは、構造によって直線、放物線、指数、あるいは他の方式で表される。中間層の堆積を介して導入される歪みは、禁制帯及び／又は格子パラメータに影響する。グレーディングは、連続的であるか、あるいは複数の離散的層によりなっている。ドーピングトランジション、複数の傾斜層と前記の順列を利用できる。

中間層は、組成、禁制帯、ドーピングにおいて均一である。

中間層は、比反射率若しくは吸収帯が得られるように、転位が曲がり、成長方向における拡大を終端するように、あるいは他の好適な適用のために超格子配置で利用することができる。

標準堆積プロセスより高いまたは低いさまざまな温度が、中間層のために利用され、作製された中間層あるいはエピタキシャル層は欠陥低減、クラック低減、平滑化表面を達成できる。

パターン中間層は、いろいろなパターンアスペクトで、欠陥低減、クラック低減、あるいはそこからの横方向成長のために利用される。

前述したような複数の中間層タイプが所望の最終物のために利用される。

本発明はまた、異なる基板とエピ（Ａｌ，Ｉｎ，Ｇａ）Ｎ物質が利用される「異種」ホモエピタキシャル物品の作製に、ヘテロエピタキシャル技術の使用を考慮している。

成長の核形成のためのドーパントの休止
ｎ型あるいはｐ型のいづれでも導電性基板を使用するとき、ＦＳ ＧａＮ基板上でのエピタキシャルＧａＮ層の成長の核形成の間にドーパント種のイニシエーションが早すぎると、高濃度のＳｉ、Ｍｇあるいはドーパントが、一般的に界面に導入され、あるいは他の欠陥が生成して、高品質なホモエピタキシャル成長を妨げられる。

一例として、ＬＥＤ構造のホモエピタキシャル成長において、図３４、３５に示すように、ドーパントの時期尚早なイニシエーションは、エピタキシャル層の形態とエピタキシャル品質とに悪影響をもたらす。これらの図は、ｎ−ＧａＮ（層、１Ｅ１９ｃｍ^−３）のＬＥＤ構造において、非ドープＧａＮ核形成層がある場合とない場合の表面形態の比較を示す。図３４は、厚さ１０００Åの非ドープＧａＮ核形成層を有するＬＥＤ構造を示す。図３５は、そのような非ドープ核形成層を持たない対応するＬＥＤ構造を示す。このように、基板の核形成と拡大を可能にするための物質の薄い非ドープ層を挿入すると、高品質なホモエピタキシャル成長が提供される。

本発明は、かかる点で、いずれのドーパント種でも導入する前には、厚さ＜１５００Åの非ドープＧａＮを基板上に堆積することを考慮している。膜厚の非ドープ膜で、垂直方向電気的輸送抵抗が最小限になり、界面を越えて電子と正孔の輸送が実現される。

形態の平滑化を改良するための物質輸送
ＦＳ ＧａＮ形態の平滑化は、高品質なホモエピタキシャル成長には必須である。未仕上げＨＶＰＥ ＦＳ ＧａＮ基板が望ましくない表面凹凸であれば、高品質なホモエピタキシャルＧａＮ層成長には問題である。エピタキシャル成長の前に平滑化の必要がある典型的に大きなマウンド状ヒロック突起、あるいは仕上げ加工済み基板を生成することから発生し、平滑化の必要がある他の基板プロセシング損傷が存在する。

先に記載したように、ある成長条件は他よりも有利にこのようなことを行うために使用できるが、他の方法が表面を平滑化するために利用できる。典型的には、エピのための表面を平滑化するために、数ミクロンのＭＯＶＰＥ成長が必須である。しかし、これは、前駆体（トリメチルガリウム（ＴＭＧ）とＮＨ_３の両方）の使用に高額をかけ、しかも反応部上で時間をかけて行われる。

本発明のもう１つの態様において、ＦＳ ＧａＮ膜の表面凹凸を平滑化するための物質輸送の使用を考慮する。物質輸送が他の基板平滑化法より有利である方法はいくつかある：１）ＭＯＶＰＥオーバーグロースに比較して、最小限の前駆体を使用する、２）輸送条件（低Ｐ、雰囲気および温度）を調整することによって、物質輸送の時間を激減させることができる、３）困難なウェハの仕上げ加工、および基板に損傷を与える汚染物効果を除去するか、最終仕上げ加工ステップを撤廃する、４）外部で（ｅｘ−ｓｉｔｕ）行って、反応部の処理量を高めることができる、５）エピタキシャル成長又はウェハの発送前に、物質中の欠陥の特徴を示すために使用できる制御可能なプロセスである、６）転位アニーリング、およびエピタキシャル界面付近の基板物質の削減を可能にする、および７）基板物質中の不純物の低減、または再分配が達成され、よって界面でのエピタキシャル成長の改良が容易になる。

メソッド１−ＧａＮ基板の物質輸送
未仕上げ又は仕上げ加工済み基板表面を平滑化する物質輸送の一実施例において、基板を、高温、アンモニア若しくは他の窒素種前駆体の過圧、Ｈ２かＮ２の雰囲気下でアニーリングする。高表面エネルギー結晶の特徴（六角柱ヒロック、ピット）は分解され、この物質は再堆積あるいは谷間または反転六角柱ヒロックで成長する。物質輸送条件は、物質輸送された物質の品質（欠陥レベル、導電率など）を制御するために修正が可能である。

方法は、図３６〜３８を参照して例示されている。図３６において、ＧａＮ基板は、ＮＨ３とＨ２の雰囲気中で物質輸送条件まで加熱される。図３７は、物質輸送が該雰囲気中で平滑化を開始するときの基板を示す。図３８は、物質輸送が表面全体を平滑化した時点の基板を示す。

物質輸送条件と時間は、平滑化と物質輸送による平滑化速度を最適化しやすくするために調整可能である。さらに、物質輸送による基板の平滑化特徴を最適化するために複数のプロセス物質輸送が利用される。

メソッド２−ＧａＮ基板の物質輸送プラスエピ成長
反応部に対してネイティブである基板中の不純物、例えばＳ、Ｓｉ、Ｃ、Ｏなどのために、物質輸送はその実行が妨害され、基板表面の平滑化は結果的に妨害される。

本発明は、さらに別の実施例で、エピタキシャル品質なＭＯＶＰＥ層での物質輸送を使用することによって物質輸送による平滑化を容易にし、基板物質からの不純物を希釈し、よって高品質な物質輸送を達成するために、１０００Å以下の膜厚の薄層の成長を考慮している。

基板の不純物から起こる物質輸送問題に影響されにくくするために、このような物質輸送プラスエピ成長の方法は、Ｇａからの気相と基板からの不純物を希釈するために、物質輸送を実行しながら少量のトリメチルガリウム（ＴＭＧ）導入することによって実践することができる。

ある（Ａｌ，Ｉｎ，Ｇａ）Ｎ組成物のエピ層の使用は、基板の未仕上げ表面のあるファセットを好ましく平滑化することを容易にするために使用できる。このアプローチは、ある原子（例えば、Ａｌ、Ｇａ、Ｉｎ）はＧａＮのある結晶平面、オフカット若しくは面に対して親和性を有しており、次のエピのために速い平滑化を可能とすることを利用している。格子整合な物質輸送プラスエピ及び超格子エピ物質輸送は、エピタキシャル基板表面の平滑化と欠陥低減を容易にするために使用できる。

メソッド３−物質輸送プラス界面活性剤
メソッド１又はメソッド２による物質輸送は、エピ層の表面を高速で平滑化するための界面活性剤を添加することによって強化される。ビスマスと他の化学物質は、ある（Ａｌ，Ｉｎ，Ｇａ）Ｎ結晶面の拡大を他よりも優先的に援助するために、界面活性剤として利用できる。

メソッド４−物質輸送プラスドーパント導入
物質輸送は、すでに堆積した物質輸送膜中のネイティブ及び他の不純物関連の電荷を無効にできる電荷補償不純物を添加しながら、メソッド１、メソッド２、又はメソッド３のいずれかによって行われる。界面での意図的ドーピング又は不純物混入は、電気特性（電荷、導電率、導電率タイプ、電荷中性など）を修正するために利用することができる。意図的ドーパント導入としては、限定するわけではないが、次の１つ以上などである：Ｍｇ、Ｂｅ、Ｃａ、Ｃ、Ｓｉ、Ｏ、Ｇｅ、Ｖ、Ｆｅ、Ｓ、Ｃｒなど。

仕上げ加工済み基板上での成長
ＧａＮ及び炭化ケイ素などの非常に硬く脆い物質上のホモエピタキシャル成長は、激しい仕上げ加工プロセスが基板表面に十分な平滑性を与えるために、使用されてきたという点において、問題をはらんでいる。しかし、そのような激しい仕上げ加工プロセスは基板に損傷を与えるのである。本発明は、ＧａＮのその場（ｉｎ−ｓｉｔｕ）成長の間行なわれているように、この仕上げ加工損傷を除去するためにさまざまな技術を考慮している。

１つのアプローチは、成長温度で、Ｈ_２、ＮＨ_３あるいはその両者中で表面損傷をアニールすることである。

基板上の表面損傷を除去するための第２のアプローチは、基板上の損傷の領域の下に基板物質を戻すために基板物質をＨ_２とＮＨ_３の雰囲気でエッチングバックすることである。

他のアプローチとして、外部での（ｅｘ−ｓｉｔｕ）基板の表面準備、例えば、成長の前のウェハのエピタキシャル表面のＲＩＥあるいはＫＯＨエッチングなどがある。

横方向オーバーグロースによるＦＳ ＧａＮ欠陥のマスクまたは横方向充填
もう１つの態様の本発明は、未仕上げ又は仕上げ加工済み基板物質中の基板欠陥、特にピットと転位欠陥を除去するための方法を考慮している。方法として、成長を妨げるために、選択的に欠陥領域を二酸化ケイ素、Ｇａ_２Ｏ_３、ＳｉＮ又は他の好適なマスク物質でマスキングするステップなどがある。

マスクとＦＳ ＧａＮ基板表面に存在する横方向オーバーグロー欠陥への一般的なプロセスは、図３９〜４１を参照して、例示されている。

図３９は、転位欠陥（Ａ）、転位プラス反転六角柱ピット（Ｂ）、及び反転六角柱ピット（Ｃ）を含めて欠陥のある基板を示す。図４０は、欠陥領域にマスクを適用した基板を示す。図４１は、マスクした欠陥の横方向オーバーグロースがある基板を示す。

マスクは、電解技術によって、膜をスパッタリングする、あるいは、他の好適な技術を使用することによって、欠陥に選択的に堆積される。それから、マスクは、例えば、ＲＩＥによって、あるいは、マスクした欠陥を暴露するために基板を化学機械研磨（ＣＭＰｉｎｇ）することによって、あるいはＣＭＰ又はＲＩＥなどの他の方法でウェハから酸化物を剥離させた後、基板を酸化するために熱酸化することによって、除去される（欠陥周囲の酸化物は平面表面上の酸化物よりも厚く成長し、欠陥に充填しオーバーグロースを容易にするという仮定による）。

電解技術は、欠陥が物質のバルクとは異なる、電気的活性を有していれば、使用できる。欠陥周囲のマスク物質を選択的に剥離した後のブランケットマスキングは、実現するのが困難になり、したがって好ましくない。

選択的に欠陥をマスキングする他の方法が利用できる。一旦マスクが選択的に堆積すれば、エピタキシャル成長が行なわれ、また条件を調整して、欠陥上のオーバーグロース又は横方向成長を平滑化し、除去する。

界面活性剤の添加
さらに別の態様では、本発明は、ＨＶＰＥ ＧａＮ未仕上げ又は仕上げ加工済み物質の平滑化を容易かつ強化するために、エピタキシャル成長の間に反応部の成長雰囲気中に界面活性剤を添加することを考えている。界面活性剤は、ある結晶ファセット上での好ましい成長を可能にし、他のところでの成長を妨げる。界面活性剤は、ポリタイプ充填を援助するために利用できる。

成長条件は、最適化されるか、複数のプロセスステップが、未仕上げ又は仕上げ加工済み基板表面の平滑化に適応させるために使用される。

代表的界面活性剤として、高温での構成元素蒸気圧が高いのでインジウムが挙げられ、高濃度のＧａＮには取り込まれないのでビスマスも挙げられる。

好ましい界面活性剤は、結晶方位の選択的拡大のために、結晶拡大の成長機構を修正し、よって成長を平滑化するが、認知できるほどには、成長しているエピタキシャル層に取り込まれない。

再成長ためのＦＳ ＧａＮ 層メサエッチング（パターン化）および平滑化と欠陥低減の容易化
もう１つ別の態様の本発明は、ＦＳ ＧａＮ基板表面の成長の平滑化を速くするためにＦＳ ＧａＮ基板上のメサのエッチングを考慮している。このアプローチは、転位、平面、ファセットによってメサエッジを拡大させ、メサエッジの欠陥と結晶平面の終端と壊滅を達成させる。一般的なプロセスは、図４２〜４４を参照して、例示される。

このメサエッチング技術として、最終デバイス構造より大きいかまたは小さいメサジオメトリーを生成するホモエピタキシャル、または同質物質（ＩＩＩ−Ｖ族窒化物）技術などがあり、メサは最終デバイス構造を収納するために、成長によって拡大又は縮小する。

一実施例では、成長阻止マスクは、成長が出現しないように、メサエッチングされた領域に施される。本技術によって、基板からエピまで歪み分野が低減し、緩和なしで高不整合組成物が発生し、ＶＣＳＥＬと他のデバイス構造などの厚い構造が実現できる。

もう１つの実施例では、エピタキシーとエピタキシープラスデバイス構造は、エッチング、機械的除去、他の手段によって基板表面に定義された基板表面のポストあるいはメサに堆積する。このポスト上のエピタキシーが行なわれと、転位削減、クラック低減及び他の有利な効果が可能となる。成長条件は、ポスト又はメサ上のエピタキシャル物質の転位を削減し、また横方向オーバーグロースによって均一な表面レベルを作成するために修正される。トレンチでは、その中のエピタキシャル物質の成長の核形成が、限定はしないが次の１つによって阻止されるかもしれないし、されないかもしれない；マスキング、方位修正、異なるように作成されたネイティブ物質、酸化物、表面エネルギーを変更するための機械的損傷など。

メサ又はポストジオメトリーは、円形、四角、長方形（帯状）などのさまざまな基本的形状若しくは基本的形状の組み合わせに修正することができ、所望の影響を生じさせるには、平面の中で好ましいである方位に基板表面上で配向される。

本発明のさまざまな特定の態様は、以下に詳述される。

本発明のｐ型ＧａＮを利用している適用例では、そのような物質の所望の抵抗性が、１．０ｏｈｍ−ｃｍ未満、より好ましくは０．４ｏｈｍ−ｃｍ未満、最も好ましくは０．１ｏｈｍ−ｃｍ未満である。

本発明の特定の態様に基づいて、ＧａＮ物質は、１Ｅ８ｃｍ^−２未満、好ましくは１Ｅ７ｃｍ^−２未満の転位密度を有する。低転位密度は（ドーパント）Ｍｇ導入を向上させる。

好ましい特徴のｐ型ＧａＮ膜は、転位密度１Ｅ７ｃｍ^−２未満、好ましくは５Ｅ６ｃｍ^−２未満で、＞１Ｅ１９ｃｍ^−３Ｍｇを有する。もう１つの好ましいｐ型ＧａＮ膜は、転位密度５Ｅ７ｃｍ^−２未満、より好ましくは１Ｅ７ｃｍ^−２未満で、＞５Ｅ１９ｃｍ^−３Ｍｇを有する。さらに好ましいｐ型ＧａＮ膜は、転位密度５Ｅ８ｃｍ^−２未満、より好ましくは１Ｅ８^−２未満で、＞１Ｅ２０ｃｍ^−３Ｍｇを有する。

ＦＳ ＧａＮ未仕上げ表面上の六方晶系ファセットの平滑化法（メカニズム）について、一メカニズムとして、六角柱ファセットの拡大によって六角錐域が＜１０°ビシナル表面拡大モードで成長するような六角錐ファセット構造を生成する方法で拡大する六方晶系ファセットがある。

もう１つの平滑化方法すなわちメカニズムは、元の表面平面（および潜在的に他の平面とビシナルカット）のビシナル表面の範囲を通して、六方晶系ファセットを拡大させ、また錐型で表面を平滑化する。

さらに別の平滑化方法は、平滑化プロセス中での新規ｃ面の作成を利用する。

上記アプローチの１つ以上のさまざまな組み合わせは、平滑化を達成させる際に利用される。

本発明の広範囲の実施の中で特に好ましいホモエピタキシャル層は、上記のように偽形膜厚に成長したもので、エピタキシャル層で転位を＜１００回発生させ、最も好ましい物質では、エピタキシャル層で１桁小さい転位を発生させ、例えば、エピ層は１Ｅ８ｃｍ^−２未満、さらに好ましくはエピ層１Ｅ７ｃｍ^−２未満である。

下記は、本発明のプロセスを有用に適用したＶＰＥプロセスの特定の代表的例である。

基板は洗浄され、反応部内のサセプタ上に搭載した。反応部は、反応部雰囲気が空気でパージされるまで、不活性ガスでパージする。プロセスガス雰囲気は、加熱処理中ＧａＮ基板物質を保護する成長雰囲気に変更する。基板は成長温度に加熱する。成長温度、典型的には約１１００℃に一旦到達したら、基板表面を洗浄するための洗浄プロセスは、反応部雰囲気内で終了する。

次に、限定するわけではないがＴＭＧ、ＴＭＡ、ＴＭＩ、ＧａＣｌ３、ＮＨ３、アミンなどの前駆体を反応部に導入し、エピタキシャル薄膜物質を生成ために基板表面上で分解する。前駆体と雰囲気は、ｐ、ｎまたは非ドープ導電率型のＡｌＩｎＧａＮの異なる層からなる構造からデバイス構造が生成されるように成長期間に修正される。

一旦所望の膜厚と膜数が堆積すると、前駆体は別にして、反応部を冷却し始める。プロセスガスは、エピタキシャル層への損傷を阻止するために冷却中、使用される。一旦ウエハが冷却されると、反応部を不活性ガスでパージして、ウェハを降ろし、次の望ましいプロセス（デバイス作成、特徴付けなど）にかける。

ＧａＮ基板上の高品質なホモエピタキシャルエピ層は、次の１つ以上によって検証する：光学光ポンピング測定、原子間力顕微鏡、位置分析、透過型電子顕微鏡、Ｘ線分析、二次イオン質量分析、その他の方法である。

成長環境に関して、サセプタとサセプタ塗布のＣＴＥ整合によって、サセプタの長寿命化が達成され、サセプタ塗布のクラッキングの可能性は無くなり、不純物がサセプタ核（例えば、グラファイト）から滲出ことも無くなる。本発明のプロセスの実施において、エピプロセスのサセプタ成分への感受性は、意外である。なぜなら、ＡＩＮ、サファイアおよび炭化ケイ素などの他の表面上でのＧａＮ成長は、未処理のサセプタ成分に感受性が無いからである。

制御された反応部フローと雰囲気は、基板温度と基板温度均一性を達成する場合には、基板の冷却効果により、必須である。

ＦＳ ＧａＮ上のＧａＮエピは、ステップバンチングの記しも無く、明確で、平行で均一なステップ幅を有する明確なステップ構造を実証している。ステップ密度は、結晶方位の関数である。

ここで紹介されたことと一貫して、本発明は、さまざまな実施例で特にＧａＮを参照にして記載されているが、ここに記載された本発明の広い範囲のＩＩＩ−Ｖ族窒化物物質がすべて考慮されていることは分かるであろう。

本発明のホモエピタキシャルアプローチを利用する代表的デバイスを下記に記載する。

ＧａＮ基板上のデバイス
ＵＶ ＬＥＤ
従来基板（例えば、サファイア及び炭化ケイ素）上で成長したデバイスはよく機能するが、基板物質適合性と品質の問題により、エンドユーザーが所望するレベルでは機能していない。高物質品質、低転位密度、格子整合及びＣＴＥ整合は、ＧａＮ分野で現在開発されまたは市販されているデバイス、例えばレーザ、ＵＶ ＬＥＤ、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）などの多くにとって、非常に重要である。これらの品質は、開発される既存のデバイス構造にとって重要なのではなく、基板とエピの間の高い歪み、ひいては４元素アロイ組成物範囲の制限によって現在では実現不可能な他のデバイス構造（すなわち、高Ａｌ％デバイス構造あるいは他の高歪みのデバイス構造）を達成可能とするものである。

さまざまなデバイス特徴は、高品質なＧａＮ基板とその上で成長したエピタキシャル、得られたデバイス層上の高品質な基板による前向きな衝撃を示している。

同じデバイス設計と作成ステップを使用した、ＦＳ ＧａＮ上のＵＶ ＬＥＤは、図４５に示すように、代替基板上のデバイスに比較して出力特性で４〜５倍の向上を実証した。

ＵＶ ＬＥＤは、物質品質をどんどん向上させていることで公知である。例えば、ＥＬＯＧ又はＬＥＯ、ＧａＮ上のＵＶ ＬＥＤは、サファイア上に直接成長させたものに比較して、２０％改良していることを示している。本発明に基づくＦＳ ＧａＮ上の成長では、サファイア上の同じデバイス構造に比較して、ＬＥＤ出力が４〜５倍の因数で向上していることが分かった。これは、改良が、デバイスが高低転位領域を数箇所行き来するＥＬＯＧ層よりも実質的に優れたレベルでなされているということ、つまり、本発明に基づく非常に優れた品質である。ＦＳ ＧａＮは、デバイスの全域にわたってより均一な転位密度を有し、実質的に低いデバイスの平均数転位を有する。

光起電力検出器
本発明に基づく高品質な光起電力検出器は、ＦＳ ＧａＮ基板上に作成されたもので、代替基板上のＧａＮ光起電力検出器に匹敵するかまたはそれ以上の電気特性を有する。これは、−１０Ｖで最良の逆漏れ電流密度を示した、ＦＳ ＧａＮ、炭化ケイ素、サファイア、ＨＶＰＥ ＧａＮ／サファイア上の０．２５ミクロンＩ−膜厚ＰＩＮｓに対してデバイス径（単位、マイクロメータ）の関数として、グラフの図４６に示されている。

ＰＩＮ構造、ＬＥＤなどのデバイスは有利なデバイス特性を示すが、基板は、基板の上でＭＯＶＰＥ−成長を試みたところ、基板は新しい問題をいくつか示している。ＦＳ ＧａＮ上のＧａＮエピタキシャル層の成長をこのようなデバイスに適用すると、本発明の別の態様を構成いる。好適な品質と大きさのＦｓ ＧａＮ基板が無いので、エピ成長に対してさまざまな結晶基板方位の調査に限界があった。エピタキシャル成長上の基板方位の可能な効果として、次のものがある：成長機構；形態（ＧａＮ基板のＮ面上の

への０〜４°の微傾斜、ヒロック作成の低減）；結晶品質；膜化学量論性；意図的および非意図的不純物混入；歪み；キャリア輸送（正孔−質量は計算され、非（０００１）平面において軽く、ＧａＮｐ型ドーピングに劇的な衝撃を示す；加えて、方位は、圧電フィールドに影響し、歪みは輸送特性に影響を及ぼす）；光学特性（非０００１方位は、計算され、高い光学利得を持ち、

方位のＧａＮ／ＡｌＧａＮ構造は、レーザの低いしきい電流密度に適用できる；圧電フィールドは歪みと光学中間帯吸収特性に影響し、方位に依存する）；研磨；仕上げ加工；ＲＩＥ；ＡｌＩｎＧａＮ構成要素制御と範囲の改良；接触；不純物混入と他のデバイス作成効果。この開示内容の目的のために、ＧａＮ物質のＧａ面とＮ面が使用され、わずかにミスカットされ、ステップ構造をいくつか示す。

ＦＳ ＧａＮの重要な利点の１つは、中間層構造を必要とすることなく作成することであるが、適用例では、例えば、形態平滑化と欠陥削除のために、中間層は有利である。

本発明はここに代表的実施例と特徴を参照にしてさまざまに開示してきたが、上記の実施例と特徴は本発明を制限するものではなく、他の変更、修正、他の実施例も当技術分野の当業者には示唆されることは分かるであろう。したがって、本発明は、前述の請求の範囲に一致して広く解釈される。

Ｆｓ ＧａＮウェハの１３０倍拡大顕微鏡写真である。 図１のＦＳ ＧａＮ基板の１シートに形成させた２．５ミクロンＧａＮ ＭＯＶＰＥ膜の１３０倍拡大顕微鏡写真である。 図１のＦＳ ＧａＮ基板の１シートに形成させた７．５ ミクロンＧａＮ ＭＯＶＰＥ膜の１３０倍拡大顕微鏡写真である。 研磨したＦＳ ＧａＮ基板を示す、６５倍拡大顕微鏡写真である。 図４の基板の上に成長させた厚さ２．５ミクロンＧａＮエピタキシャル膜内の研磨誘導損傷の効果を示す、６５倍拡大顕微鏡写真である。 図５のＧａＮ膜の２５５倍拡大顕微鏡写真である。 形態を示しながら、ＦＳ ＧａＮ上のＧａＮ ＰＩＮ／１０ミクロン ＧａＮエピを示す６５倍拡大顕微鏡写真である。 図７のエピ層の成長表面における、裏面蒸発生成物がエピに到達した領域を示す、６５倍拡大顕微鏡写真である。 未仕上げＨＶＰＥ ＧａＮ基板に対して、増加するスリット幅と、１０ミクロンエピ層プラスその上のデバイス構造も関数としてのＤＣＸＲＤ ＦＷＨＭのグラフである。 １０ミクロン ＨＶＰＥ ＧａＮ／サファイア構造上のＧａＮ ＭＯＶＰＥエピのミクロン単位の深さの関数としての不純物濃度のグラフである。本プロットは、シリコン（ＳＩ）＝３ｅ１８原子／ｃｍ^３、酸素（Ｏ）＝３．５Ｅ１８／ｃｍ^３、１Ｅ１６／ｃｍ^３界面での小さい硫黄（Ｓ）増加を示す。 縦軸は概略に温度を、横軸は概略に時間を取る、典型的な一連のエピタキシャル成長プロセスステップである。 古いＧａＮ基板洗浄法で得られた、粗く、精密にピットしたエピタキシャル形態を示す、６５倍拡大顕微鏡写真である。 本発明の一態様に基づく、新ＧａＮ基板洗浄法で得られた平滑なエピタキシャル形態を示す、６５倍拡大顕微鏡写真である。 ホモエピタキシャル界面でのＳｉ＝１Ｅ１８原子／ｃｍ^３、基板中の５Ｅ１６原子／ｃｍ^３Ｓ、良好なエピタキシャル形態を生成し、濃度対深さを示すグラフである。 膜作成に利用された成長条件から誘導される魚鱗状で粗い表面形態を示す、１０ミクロンＨＶＰＥ ＧａＮ／サファイア上のエピ層の顕微鏡写真である。 明らかなステップ構造、低転位密度と平行ステップを示す、未仕上げＦＳ ＧａＮに成長させた１０ミクロンＧａＮエピタキシャル層のＡＦＭスキャンである。 未仕上げＦＳ ＧａＮ上の１０ミクロンＧａＮエピ上のＧａＮ ＰＩＮのＤＣＸＲＤスペクトルである。 未仕上げＦＳ ＧａＮ基板の１３０倍拡大顕微鏡写真である。 未仕上げＦＳ ＧａＮ上の１０ミクロンＧａＮエピタキシャルＭＯＶＰＥ層の１３０倍拡大顕微鏡写真である。 六角柱ヒロック上のエピタキシャル成長の２ミクロンｘ２ミクロンの原子間力顕微鏡（ＡＦＭ）顕微鏡写真である。 六角柱ヒロック上のエピタキシャル成長の１０ミクロンｘ１０ミクロンの原子間力顕微鏡（ＡＦＭ）顕微鏡写真である。 六角柱ヒロック上のエピタキシャル成長の２０ミクロンｘ２０ミクロンの原子間力顕微鏡（ＡＦＭ）顕微鏡写真である。 典型的な未仕上げＦＳ ＧａＮ基板形態の１３０倍拡大顕微鏡写真である。 ＮＨ_３＝標準（２．２ｓｌｍ）、反応部圧＝標準（１００ｔｏｒｒ）で、ＦＳ ＧａＮの１０ミクロンＧａＮエピの１３０倍拡大顕微鏡写真である。 ＮＨ_３＝２×標準（４．４ｓｌｍ）、反応部圧＝標準（１００ｔｏｒｒ）で、ＦＳ ＧａＮ上の１０ミクロンＧａＮエピの１３０倍拡大顕微鏡写真である。 ＮＨ_３＝標準（２．２ｓｌｍ）、反応部圧＝２×標準（２００ｔｏｒｒ）で、ＦＳ ＧａＮ上の１０ミクロンＧａＮエピの１３０倍拡大顕微鏡写真である。 ＮＨ_３＝２×標準（４．４ｓｌｍ）、反応部圧＝２×標準（２００ｔｏｒｒ）で、ＦＳ ＧａＮ上の１０ミクロンＧａＮエピの１３０倍拡大顕微鏡写真である。 未仕上げ ＦＳ ＧａＮ 形態の１３０倍拡大顕微鏡写真である。 ピット充填を示す、図２８の基板上の１０ミクロンＧａＮエピの１３０倍拡大顕微鏡写真である。 形態平滑化を示す、ＦＳ ＧａＮ上の目的の１０ミクロンＧａＮエピ成長の形態の顕微鏡写真である。 １０ミクロンＨＶＰＥ ＧａＮ／サファイア基層上の目的１０ミクロン ＧａＮエピ成長の形態の顕微鏡写真である。 ＦＳ ＧａＮ未仕上げ表面を平滑化する、多ステッププロセスの２ステッププロセス実施例である。 裏面生成物の輸送とエピ表面形態の中断を例示する、基板とその上に成長するエピの概略図である。 厚さ１０００Åの非ドープＧａＮ核形成層をもつ１０ミクロンＨＶＰＥ ＧａＮ／サファイア基層上のＬＥＤ構造の形態である。 そのような非ドープ核形成層を持つ１０ミクロンＨＶＰＥ ＧａＮ／サファイア基層上の対応するＬＥＤ構造である。 ＮＨ_３とＨ_２の雰囲気中で物質輸送条件まで加熱されたＧａＮ基板の概略図である。 物質輸送が雰囲気中で平滑化を始めるときの基板を示す。 物質輸送が表面全体を平滑化したときの基板である。 転位欠陥（Ａ）、転位プラス反転六角柱ピット（Ｂ）、反転六角柱ピット（Ｃ）を含む欠陥を持つ基板欠陥である。 欠陥領域に適用されたマスクを持つ基板である。 マスクされた欠陥の横方向オーバーグロースの基板である。 簡略化正面図では、ＦＳ ＧａＮ基板を、その構造を示しながら、概略的に描写する。 メサが主要なエッチングされた基板表面から上方に向けて拡大する、メサエッチングしたＦＳ ＧａＮ基板表面である。 エピ表面の平滑化を改良する、メサ上のエピタキシャル成長である。 さまざまな基板上のＩｎＧａＮ二重ヘテロ構造（ＤＨ）ＬＥＤデバイスの前方電流の関数としての、平均的予測出力（ミリワット）のグラフである。 ＧａＮ、炭化ケイ素、ＨＶＰＥ ＧａＮ／サファイア上の０．２５ミクロンＩ−膜厚ＰＩＮに対するデバイス径（マイクロメートル）の関数としての−１０Ｖでの最高の逆漏れ電流密度のグラフである。

Claims (19)

1. 自立ＩＩＩ−Ｖ族窒化物基板上に、１Ｅ６／ｃｍ²未満の転位を有するＩＩＩ−Ｖ族窒化物ホモエピタキシャル層を含み、前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャル層と基板がそれぞれ１Ｅ４Ω／ｃｍ²を超えるシート抵抗を有するホモエピタキシャルＩＩＩ−Ｖ族窒化物品。
   
2. 前記ホモエピタキシャル層と基板がそれぞれＡｌＧａＮを含む、請求項１に記載の物品。
   
3. 前記ホモエピタキシャル層と基板の間の界面で、汚染がない、請求項２に記載の物品。
   
4. 請求項１乃至３のいずれか一項に記載の物品を含むＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
   
5. 前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャルエピタキシャル層が、非（０００１）ホモエピタキシャルステップフロー結晶成長を含む、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
   
6. 前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャルエピタキシャル層が
   【化５】
   

   

   オフカット方向を有する、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
   
7. 前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャルエピタキシャル層が
   【化６】
   

   

   オフカット方向を有する、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
   
8. 前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャルエピタキシャル層が
   【化７】
   

   

   から
   【化８】
   

   

   のオフカット方向を有する、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
   
9. 前記基板が仕上げ加工済みである、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
   
10. 前記基板が仕上げ加工されていない、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
    
11. 前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャルエピタキシャル層が格子整合ＡｌＩｎＧａＮエピタキシャル層を含む、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
    
12. 前記基板が、傾斜ＡｌＧａＮ層を上層に有する自立ＧａＮを含む、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
    
13. 前記基板がＧａＮを含み、前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャルエピタキシャル層が該基板のＧａ面上に堆積される、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
    
14. 前記ＩＩＩ−Ｖ族窒化物ホモエピタキシャルエピタキシャル層が前記基板のＮ終端面上に堆積される、請求項４に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物。
    
15. 請求項４乃至１４のいずれか一項に記載のＩＩＩ−Ｖ族窒化物ホモエピタキシャルマイクロエレクトロニクスデバイス構造物を含んでなるマイクロエレクトロニクスデバイス。
    
16. ＵＶＬＥＤを含む、請求項１５に記載のマイクロエレクトロニクスデバイス。
    
17. ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）を含む、請求項１５に記載のマイクロエレクトロニクスデバイス。
    
18. レーザダイオードを含む、請求項１５に記載のマイクロエレクトロニクスデバイス。
    
19. 請求項１５乃至１８のいずれか一項に記載のマイクロエレクトロニクスデバイスを含むシステム。

Images