JPH11204885A - 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法Info
- Publication number
- JPH11204885A JPH11204885A JP256598A JP256598A JPH11204885A JP H11204885 A JPH11204885 A JP H11204885A JP 256598 A JP256598 A JP 256598A JP 256598 A JP256598 A JP 256598A JP H11204885 A JPH11204885 A JP H11204885A
- Authority
- JP
- Japan
- Prior art keywords
- iii
- compound semiconductor
- nitride
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【課題】 窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長
方法および半導体装置の製造方法を提供する。 【解決手段】 Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化
合物半導体層１３を窒化物系ＩＩＩ−Ｖ族化合物半導体
以外の材料からなる基板１１上に化学気相成長法により
成長させる場合に、成長原料のＶ／ＩＩＩ比を８０００
以上、好ましくは１００００以上、より好ましくは１１
０００以上にする。また、Ｉｎを含む窒化物系ＩＩＩ−
Ｖ族化合物半導体層１７を窒化物系ＩＩＩ−Ｖ族化合物
半導体以外の材料からなる基板１１上に化学気相成長法
により成長させる場合には、成長原料のＶ／ＩＩＩ比を
１００００以上、好ましくは１３０００以上、より好ま
しくは１４０００以上にする。
方法および半導体装置の製造方法を提供する。 【解決手段】 Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化
合物半導体層１３を窒化物系ＩＩＩ−Ｖ族化合物半導体
以外の材料からなる基板１１上に化学気相成長法により
成長させる場合に、成長原料のＶ／ＩＩＩ比を８０００
以上、好ましくは１００００以上、より好ましくは１１
０００以上にする。また、Ｉｎを含む窒化物系ＩＩＩ−
Ｖ族化合物半導体層１７を窒化物系ＩＩＩ−Ｖ族化合物
半導体以外の材料からなる基板１１上に化学気相成長法
により成長させる場合には、成長原料のＶ／ＩＩＩ比を
１００００以上、好ましくは１３０００以上、より好ま
しくは１４０００以上にする。
Description
【０００１】
【発明の属する技術分野】この発明は、窒化物系ＩＩＩ
−Ｖ族化合物半導体層の成長方法および半導体装置の製
造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導
体を用いた発光ダイオードや半導体レーザあるいは電子
走行素子の製造に適用して好適なものである。
−Ｖ族化合物半導体層の成長方法および半導体装置の製
造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導
体を用いた発光ダイオードや半導体レーザあるいは電子
走行素子の製造に適用して好適なものである。
【０００２】
【従来の技術】ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどの
窒化物系ＩＩＩ−Ｖ族化合物半導体はそのバンドギャッ
プエネルギが１．８ｅＶから６．２ｅＶと広範囲にわた
っており、赤色から紫外線におよぶ発光が可能な発光素
子への応用が期待され、国内外で活発な研究開発が行わ
れている。また、この窒化物系ＩＩＩ−Ｖ族化合物半導
体は、飽和電子速度が大きく、破壊電界も極めて大きい
ため、高周波、大電力用の電界効果トランジスタ（ＦＥ
Ｔ）などの電子走行素子の材料としても注目されてい
る。
窒化物系ＩＩＩ−Ｖ族化合物半導体はそのバンドギャッ
プエネルギが１．８ｅＶから６．２ｅＶと広範囲にわた
っており、赤色から紫外線におよぶ発光が可能な発光素
子への応用が期待され、国内外で活発な研究開発が行わ
れている。また、この窒化物系ＩＩＩ−Ｖ族化合物半導
体は、飽和電子速度が大きく、破壊電界も極めて大きい
ため、高周波、大電力用の電界効果トランジスタ（ＦＥ
Ｔ）などの電子走行素子の材料としても注目されてい
る。
【０００３】この窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いて発光ダイオード、半導体レーザ、ＦＥＴなどを製
造する場合には、サファイア（Ａｌ2 Ｏ3 ）基板、酸化
亜鉛（ＺｎＯ）基板、炭化ケイ素（ＳｉＣ）基板などの
窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる
基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層をヘテロ
エピタキシャル成長させることが行われている。これ
は、ホモエピタキシャル成長に必要な窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の作製が困難であるため
である。
用いて発光ダイオード、半導体レーザ、ＦＥＴなどを製
造する場合には、サファイア（Ａｌ2 Ｏ3 ）基板、酸化
亜鉛（ＺｎＯ）基板、炭化ケイ素（ＳｉＣ）基板などの
窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる
基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層をヘテロ
エピタキシャル成長させることが行われている。これ
は、ホモエピタキシャル成長に必要な窒化物系ＩＩＩ−
Ｖ族化合物半導体からなる基板の作製が困難であるため
である。
【０００４】この窒化物系ＩＩＩ−Ｖ族化合物半導体を
用いた素子の具体的な製造方法を、ｃ面サファイア基板
を用いたＳＣＨ（Separate Confinement Heterostructu
re)構造のＧａＮ系半導体レーザを例にとって説明す
る。すなわち、このＧａＮ系半導体レーザを製造するに
は、まず、ｃ面サファイア基板上に有機金属化学気相成
長（ＭＯＣＶＤ）法により例えば５６０℃程度の温度で
第１層目のＧａＮバッファ層を低温成長させた後、引き
続いてＭＯＣＶＤ法により、この第１層目のＧａＮバッ
ファ層上に第２層目のＧａＮバッファ層、ｎ型ＧａＮコ
ンタクト層、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光
導波層、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子
井戸構造の活性層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａ
Ｎクラッド層およびｐ型ＧａＮコンタクト層を順次成長
させる。ここで、Ｉｎを含まない層である第２層目のＧ
ａＮバッファ層、ｎ型ＧａＮコンタクト層、ｎ型ＡｌＧ
ａＮクラッド層、ｎ型ＧａＮ光導波層、ｐ型ＧａＮ光導
波層、ｐ型ＡｌＧａＮクラッド層およびｐ型ＧａＮコン
タクト層の成長温度は１０００℃程度とし、Ｉｎを含む
層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子
井戸構造の活性層の成長温度は７００〜８００℃とす
る。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体
層の成長は、ＩＩＩ族元素の原料の供給量に対するＶ族
元素の原料の供給量のモル比（以下単に「Ｖ／ＩＩＩ
比」ともいう。）を４０００〜５０００に設定して行
う。次に、ｐ型ＧａＮコンタクト層上に所定のストライ
プ形状のレジストパターン（図示せず）を形成した後、
このレジストパターンをマスクとして反応性イオンエッ
チング（ＲＩＥ）法によりｎ型ＧａＮコンタクト層の厚
さ方向の途中の深さまでエッチングする。次に、レジス
トパターンを除去した後、ｐ型ＧａＮコンタクト層上に
ｐ側電極を形成するとともに、エッチングされた部分の
ｎ型ＧａＮコンタクト層上にｎ側電極を形成する。この
後、上述のようにしてレーザ構造が形成されたｃ面サフ
ァイア基板をバー状に加工して両共振器端面を形成し、
さらにこのバーをチップ化する。以上により、目的とす
るＳＣＨ構造のＧａＮ系半導体レーザが製造される。
用いた素子の具体的な製造方法を、ｃ面サファイア基板
を用いたＳＣＨ（Separate Confinement Heterostructu
re)構造のＧａＮ系半導体レーザを例にとって説明す
る。すなわち、このＧａＮ系半導体レーザを製造するに
は、まず、ｃ面サファイア基板上に有機金属化学気相成
長（ＭＯＣＶＤ）法により例えば５６０℃程度の温度で
第１層目のＧａＮバッファ層を低温成長させた後、引き
続いてＭＯＣＶＤ法により、この第１層目のＧａＮバッ
ファ層上に第２層目のＧａＮバッファ層、ｎ型ＧａＮコ
ンタクト層、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光
導波層、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子
井戸構造の活性層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａ
Ｎクラッド層およびｐ型ＧａＮコンタクト層を順次成長
させる。ここで、Ｉｎを含まない層である第２層目のＧ
ａＮバッファ層、ｎ型ＧａＮコンタクト層、ｎ型ＡｌＧ
ａＮクラッド層、ｎ型ＧａＮ光導波層、ｐ型ＧａＮ光導
波層、ｐ型ＡｌＧａＮクラッド層およびｐ型ＧａＮコン
タクト層の成長温度は１０００℃程度とし、Ｉｎを含む
層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子
井戸構造の活性層の成長温度は７００〜８００℃とす
る。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体
層の成長は、ＩＩＩ族元素の原料の供給量に対するＶ族
元素の原料の供給量のモル比（以下単に「Ｖ／ＩＩＩ
比」ともいう。）を４０００〜５０００に設定して行
う。次に、ｐ型ＧａＮコンタクト層上に所定のストライ
プ形状のレジストパターン（図示せず）を形成した後、
このレジストパターンをマスクとして反応性イオンエッ
チング（ＲＩＥ）法によりｎ型ＧａＮコンタクト層の厚
さ方向の途中の深さまでエッチングする。次に、レジス
トパターンを除去した後、ｐ型ＧａＮコンタクト層上に
ｐ側電極を形成するとともに、エッチングされた部分の
ｎ型ＧａＮコンタクト層上にｎ側電極を形成する。この
後、上述のようにしてレーザ構造が形成されたｃ面サフ
ァイア基板をバー状に加工して両共振器端面を形成し、
さらにこのバーをチップ化する。以上により、目的とす
るＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
従来のＧａＮ系半導体レーザの製造方法には、次のよう
な問題があった。すなわち、第１に、ｃ面サファイア基
板とその上に成長される窒化物系ＩＩＩ−Ｖ族化合物半
導体層との熱膨張係数の違いにより、これらの窒化物系
ＩＩＩ−Ｖ族化合物半導体層を成長させた後に１０００
℃程度の成長温度から室温に降温する際に、成長層に応
力が生じ、そのとき歪みを緩和するため、欠陥が生じ
る。その結果、窒化物系ＩＩＩ−Ｖ族化合物半導体層の
結晶品質が劣化することから、ＧａＮ系半導体レーザの
発光特性や電気的特性も劣化する。より具体的には、第
２層目のＧａＮバッファ層、ｎ型ＧａＮコンタクト層、
ｎ型ＧａＮ光導波層、活性層、ｐ型ＧａＮ光導波層およ
びｐ型ＧａＮコンタクト層に圧縮応力が生じ、この圧縮
応力を打ち消すためにこれらの層に格子欠陥が生じる。
その結果、これらの層の結晶品質が劣化し、素子特性も
劣化する。第２に、ヘテロ構造を形成する成長層は、一
般に、フリースタンディング（free standing)での格子
定数が異なる歪み系であるため、応力が生じ、格子緩和
による欠陥を生じやすい。より具体的には、ＧａＮより
も格子定数の小さいＡｌＧａＮからなる層、すなわち、
ｎ型ＡｌＧａＮクラッド層およびｐ型ＡｌＧａＮクラッ
ド層には引っ張り応力が生じることから、クラックを生
じやすく、これはＡｌ組成が大きいほど顕著になる。そ
の結果、これらのｎ型ＡｌＧａＮクラッド層およびｐ型
ＡｌＧａＮクラッド層のＡｌ組成には上限が課せられる
ことになり、素子設計に制約が加わってしまう。
従来のＧａＮ系半導体レーザの製造方法には、次のよう
な問題があった。すなわち、第１に、ｃ面サファイア基
板とその上に成長される窒化物系ＩＩＩ−Ｖ族化合物半
導体層との熱膨張係数の違いにより、これらの窒化物系
ＩＩＩ−Ｖ族化合物半導体層を成長させた後に１０００
℃程度の成長温度から室温に降温する際に、成長層に応
力が生じ、そのとき歪みを緩和するため、欠陥が生じ
る。その結果、窒化物系ＩＩＩ−Ｖ族化合物半導体層の
結晶品質が劣化することから、ＧａＮ系半導体レーザの
発光特性や電気的特性も劣化する。より具体的には、第
２層目のＧａＮバッファ層、ｎ型ＧａＮコンタクト層、
ｎ型ＧａＮ光導波層、活性層、ｐ型ＧａＮ光導波層およ
びｐ型ＧａＮコンタクト層に圧縮応力が生じ、この圧縮
応力を打ち消すためにこれらの層に格子欠陥が生じる。
その結果、これらの層の結晶品質が劣化し、素子特性も
劣化する。第２に、ヘテロ構造を形成する成長層は、一
般に、フリースタンディング（free standing)での格子
定数が異なる歪み系であるため、応力が生じ、格子緩和
による欠陥を生じやすい。より具体的には、ＧａＮより
も格子定数の小さいＡｌＧａＮからなる層、すなわち、
ｎ型ＡｌＧａＮクラッド層およびｐ型ＡｌＧａＮクラッ
ド層には引っ張り応力が生じることから、クラックを生
じやすく、これはＡｌ組成が大きいほど顕著になる。そ
の結果、これらのｎ型ＡｌＧａＮクラッド層およびｐ型
ＡｌＧａＮクラッド層のＡｌ組成には上限が課せられる
ことになり、素子設計に制約が加わってしまう。
【０００６】したがって、この発明の目的は、窒化物系
ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に
窒化物系ＩＩＩ−Ｖ族化合物半導体層を良好な結晶品質
で成長させることができる窒化物系ＩＩＩ−Ｖ族化合物
半導体層の成長方法および半導体装置の製造方法を提供
することにある。
ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基板上に
窒化物系ＩＩＩ−Ｖ族化合物半導体層を良好な結晶品質
で成長させることができる窒化物系ＩＩＩ−Ｖ族化合物
半導体層の成長方法および半導体装置の製造方法を提供
することにある。
【０００７】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った結
果、従来技術において窒化物系ＩＩＩ−Ｖ族化合物半導
体以外の材料からなる基板上に窒化物系ＩＩＩ−Ｖ族化
合物半導体層を成長させた場合、格子緩和が起きやす
く、良好な結晶品質を得ることができない理由は、それ
らの層の成長の際に用いられる原料のＶ／ＩＩＩ比が最
適化されていないこと、具体的には、最適値よりも小さ
過ぎることにあることを見い出した。以下、本発明者が
課題を解決する手段を案出する契機となった実験につい
て説明する。
有する上述の課題を解決すべく、鋭意検討を行った結
果、従来技術において窒化物系ＩＩＩ−Ｖ族化合物半導
体以外の材料からなる基板上に窒化物系ＩＩＩ−Ｖ族化
合物半導体層を成長させた場合、格子緩和が起きやす
く、良好な結晶品質を得ることができない理由は、それ
らの層の成長の際に用いられる原料のＶ／ＩＩＩ比が最
適化されていないこと、具体的には、最適値よりも小さ
過ぎることにあることを見い出した。以下、本発明者が
課題を解決する手段を案出する契機となった実験につい
て説明する。
【０００８】図１に、Ｖ／ＩＩＩ比を変えて、厚さ４３
０μｍのｃ面サファイア基板上にＧａＮ層をＭＯＣＶＤ
法により成長させ、得られたＧａＮ層の格子定数ａ、ｃ
を測定した結果を示す。ただし、ＧａＮ層の成長におい
ては、ＩＩＩ族元素であるＧａの原料としてはトリメチ
ルガリウム（ＴＭＧａ）を、Ｖ族元素であるＮの原料と
してはアンモニア（ＮＨ3 ）を用いた。キャリアガスと
しては、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用
いた。実験に用いた試料は具体的には次のようにして作
製した。図２に示すように、まず、ｃ面サファイア基板
１上にＭＯＣＶＤ法により成長温度５６０℃で厚さ３０
ｎｍのＧａＮバッファ層２を低温成長させ、引き続いて
その上に成長温度１０００℃で厚さ１．５μｍのＧａＮ
層３を成長させる。このとき、Ｖ／ＩＩＩ比は、ＴＭＧ
ａの供給量のみを変化させることにより制御した。ただ
し、Ｖ／ＩＩＩ比を変化させているのはＧａＮ層３の成
長時のみであり、ＧａＮバッファ層２の成長時のＶ／Ｉ
ＩＩ比は一定である。
０μｍのｃ面サファイア基板上にＧａＮ層をＭＯＣＶＤ
法により成長させ、得られたＧａＮ層の格子定数ａ、ｃ
を測定した結果を示す。ただし、ＧａＮ層の成長におい
ては、ＩＩＩ族元素であるＧａの原料としてはトリメチ
ルガリウム（ＴＭＧａ）を、Ｖ族元素であるＮの原料と
してはアンモニア（ＮＨ3 ）を用いた。キャリアガスと
しては、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用
いた。実験に用いた試料は具体的には次のようにして作
製した。図２に示すように、まず、ｃ面サファイア基板
１上にＭＯＣＶＤ法により成長温度５６０℃で厚さ３０
ｎｍのＧａＮバッファ層２を低温成長させ、引き続いて
その上に成長温度１０００℃で厚さ１．５μｍのＧａＮ
層３を成長させる。このとき、Ｖ／ＩＩＩ比は、ＴＭＧ
ａの供給量のみを変化させることにより制御した。ただ
し、Ｖ／ＩＩＩ比を変化させているのはＧａＮ層３の成
長時のみであり、ＧａＮバッファ層２の成長時のＶ／Ｉ
ＩＩ比は一定である。
【０００９】図１において、破線は文献値（室温でのＧ
ａＮのフリースタンディングの格子定数ａ、ｃをそれぞ
れ０．３１８９２ｎｍ、０．５１８５０ｎｍとし、ｃ面
内に２軸性応力が生じているときのａ軸方向の変位とｃ
軸方向の変位との比を−０．３８とした。文献値はT.De
tchprohm et al.,Jpn.J.Appl.Phys.Vol.31(1992)p.L145
4 による）に基づく計算結果である。計算は、格子定数
ａ、ｃの変化が、ＧａＮ層３中のｃ面内の応力によるも
のと仮定して行っている。図１より、Ｖ／ＩＩＩ比が大
きいほど、格子定数ａが縮み、格子定数ｃが伸びている
ことがわかる。しかも、格子定数ａとｃとの関係は、計
算結果を再現している。この実験結果は次のように解釈
することができる。ＧａＮ層３の歪みの源は、ｃ面サフ
ァイア基板１とＧａＮ層３との熱膨張係数の違いにあ
り、ｃ面サファイア基板１の方がＧａＮ層３より熱膨張
係数が大きいため、ＧａＮ層３の成長後に成長温度から
室温に降温するとき、ＧａＮ層３のｃ面内に応力が生じ
る。そして、この降温過程の際には、Ｖ／ＩＩＩ比を大
きくして成長させたＧａＮ層３の方が格子緩和が起こり
にくい。これは、Ｖ／ＩＩＩ比を大きくして成長させた
ＧａＮ層３の方が、格子緩和を引き起こすきっかけとな
る格子欠陥がそもそも少なく、さらに、降温時の格子緩
和による欠陥も導入されにくいことによる。したがっ
て、Ｖ／ＩＩＩ比をより大きくして成長させたＧａＮ層
３は、格子定数ａがより短く、格子定数ｃがより長いば
かりでなく、結晶品質が優れていることが予想される。
そこで、この予想を確認するため、これらの試料につい
て、光励起による誘導放出光の観測を行い、その閾パワ
ー密度を比較した。図３にその結果を示す。この結果よ
り、一般的な傾向として、Ｖ／ＩＩＩ比が大きくなるに
つれ、閾パワー密度が低くなることがわかり、特に、Ｖ
／ＩＩＩ比が８０００以上の場合にはＶ／ＩＩＩ比が５
０００程度のときに比べて２／３程度に減少し、さらに
Ｖ／ＩＩＩ比が１００００以上の場合にはＶ／ＩＩＩ比
が５０００程度のときに比べて１／２程度にまで減少
し、Ｖ／ＩＩＩ比が１１０００以上の場合には閾パワー
密度は飽和することがわかる。
ａＮのフリースタンディングの格子定数ａ、ｃをそれぞ
れ０．３１８９２ｎｍ、０．５１８５０ｎｍとし、ｃ面
内に２軸性応力が生じているときのａ軸方向の変位とｃ
軸方向の変位との比を−０．３８とした。文献値はT.De
tchprohm et al.,Jpn.J.Appl.Phys.Vol.31(1992)p.L145
4 による）に基づく計算結果である。計算は、格子定数
ａ、ｃの変化が、ＧａＮ層３中のｃ面内の応力によるも
のと仮定して行っている。図１より、Ｖ／ＩＩＩ比が大
きいほど、格子定数ａが縮み、格子定数ｃが伸びている
ことがわかる。しかも、格子定数ａとｃとの関係は、計
算結果を再現している。この実験結果は次のように解釈
することができる。ＧａＮ層３の歪みの源は、ｃ面サフ
ァイア基板１とＧａＮ層３との熱膨張係数の違いにあ
り、ｃ面サファイア基板１の方がＧａＮ層３より熱膨張
係数が大きいため、ＧａＮ層３の成長後に成長温度から
室温に降温するとき、ＧａＮ層３のｃ面内に応力が生じ
る。そして、この降温過程の際には、Ｖ／ＩＩＩ比を大
きくして成長させたＧａＮ層３の方が格子緩和が起こり
にくい。これは、Ｖ／ＩＩＩ比を大きくして成長させた
ＧａＮ層３の方が、格子緩和を引き起こすきっかけとな
る格子欠陥がそもそも少なく、さらに、降温時の格子緩
和による欠陥も導入されにくいことによる。したがっ
て、Ｖ／ＩＩＩ比をより大きくして成長させたＧａＮ層
３は、格子定数ａがより短く、格子定数ｃがより長いば
かりでなく、結晶品質が優れていることが予想される。
そこで、この予想を確認するため、これらの試料につい
て、光励起による誘導放出光の観測を行い、その閾パワ
ー密度を比較した。図３にその結果を示す。この結果よ
り、一般的な傾向として、Ｖ／ＩＩＩ比が大きくなるに
つれ、閾パワー密度が低くなることがわかり、特に、Ｖ
／ＩＩＩ比が８０００以上の場合にはＶ／ＩＩＩ比が５
０００程度のときに比べて２／３程度に減少し、さらに
Ｖ／ＩＩＩ比が１００００以上の場合にはＶ／ＩＩＩ比
が５０００程度のときに比べて１／２程度にまで減少
し、Ｖ／ＩＩＩ比が１１０００以上の場合には閾パワー
密度は飽和することがわかる。
【００１０】以上はｃ面サファイア基板上にＧａＮ層を
成長させる場合についてであるが、より一般的に、Ａｌ
ＧａＮ層などのＩｎを含まない窒化物系ＩＩＩ−Ｖ族化
合物半導体層を窒化物系ＩＩＩ−Ｖ族化合物半導体以外
の材料からなる基板上に成長させる場合に同様なことが
成立する。
成長させる場合についてであるが、より一般的に、Ａｌ
ＧａＮ層などのＩｎを含まない窒化物系ＩＩＩ−Ｖ族化
合物半導体層を窒化物系ＩＩＩ−Ｖ族化合物半導体以外
の材料からなる基板上に成長させる場合に同様なことが
成立する。
【００１１】一方、別に行った実験より、ＧａＩｎＮ層
などのＩｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層
を窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からな
る基板上に成長させる場合に最適なＶ／ＩＩＩ比は、Ｉ
ｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層を窒
化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基
板上に成長させる場合に最適なＶ／ＩＩＩ比の約１．３
３倍であることがわかっている。したがって、Ｉｎを含
む窒化物系ＩＩＩ−Ｖ族化合物半導体層を窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体以外の材料からなる基板上に成長
させる場合に良好な結晶品質を得るためにはＶ／ＩＩＩ
比を１００００以上とする必要があり、好適には１３０
００以上、より好適には１４０００以上とする。
などのＩｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層
を窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からな
る基板上に成長させる場合に最適なＶ／ＩＩＩ比は、Ｉ
ｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体層を窒
化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなる基
板上に成長させる場合に最適なＶ／ＩＩＩ比の約１．３
３倍であることがわかっている。したがって、Ｉｎを含
む窒化物系ＩＩＩ−Ｖ族化合物半導体層を窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体以外の材料からなる基板上に成長
させる場合に良好な結晶品質を得るためにはＶ／ＩＩＩ
比を１００００以上とする必要があり、好適には１３０
００以上、より好適には１４０００以上とする。
【００１２】この発明は、本発明者による以上のような
検討に基づいて案出されたものである。
検討に基づいて案出されたものである。
【００１３】すなわち、上記目的を達成するために、こ
の発明の第１の発明は、Ｉｎを含まない窒化物系ＩＩＩ
−Ｖ族化合物半導体層を基板上に化学気相成長法により
成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導
体層の成長方法において、窒化物系ＩＩＩ−Ｖ族化合物
半導体層を構成するＩＩＩ族元素の原料の供給量に対す
る窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族
元素の原料の供給量のモル比を８０００以上にして窒化
物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにし
たことを特徴とするものである。
の発明の第１の発明は、Ｉｎを含まない窒化物系ＩＩＩ
−Ｖ族化合物半導体層を基板上に化学気相成長法により
成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導
体層の成長方法において、窒化物系ＩＩＩ−Ｖ族化合物
半導体層を構成するＩＩＩ族元素の原料の供給量に対す
る窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族
元素の原料の供給量のモル比を８０００以上にして窒化
物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにし
たことを特徴とするものである。
【００１４】この第１の発明においては、より良好な結
晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半
導体層を構成するＩＩＩ族元素の原料の供給量に対する
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元
素の原料の供給量のモル比を好適には１００００以上、
より好適には１１０００以上にして窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させる。
晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半
導体層を構成するＩＩＩ族元素の原料の供給量に対する
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元
素の原料の供給量のモル比を好適には１００００以上、
より好適には１１０００以上にして窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させる。
【００１５】この発明の第２の発明は、Ｉｎを含む窒化
物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気相成
長法により成長させるようにした窒化物系ＩＩＩ−Ｖ族
化合物半導体層の成長方法において、窒化物系ＩＩＩ−
Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供
給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構
成するＶ族元素の原料の供給量のモル比を１００００以
上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長さ
せるようにしたことを特徴とするものである。
物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気相成
長法により成長させるようにした窒化物系ＩＩＩ−Ｖ族
化合物半導体層の成長方法において、窒化物系ＩＩＩ−
Ｖ族化合物半導体層を構成するＩＩＩ族元素の原料の供
給量に対する窒化物系ＩＩＩ−Ｖ族化合物半導体層を構
成するＶ族元素の原料の供給量のモル比を１００００以
上にして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長さ
せるようにしたことを特徴とするものである。
【００１６】この第２の発明においては、より良好な結
晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半
導体層を構成するＩＩＩ族元素の原料の供給量に対する
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元
素の原料の供給量のモル比を好適には１３０００以上、
より好適には１４０００以上にして窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させる。
晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半
導体層を構成するＩＩＩ族元素の原料の供給量に対する
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元
素の原料の供給量のモル比を好適には１３０００以上、
より好適には１４０００以上にして窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させる。
【００１７】この発明の第３の発明は、Ｉｎを含まない
窒化物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気
相成長法により成長させるようにした半導体装置の製造
方法において、窒化物系ＩＩＩ−Ｖ族化合物半導体層を
構成するＩＩＩ族元素の原料の供給量に対する窒化物系
ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料
の供給量のモル比を８０００以上にして窒化物系ＩＩＩ
−Ｖ族化合物半導体層を成長させるようにしたことを特
徴とするものである。
窒化物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気
相成長法により成長させるようにした半導体装置の製造
方法において、窒化物系ＩＩＩ−Ｖ族化合物半導体層を
構成するＩＩＩ族元素の原料の供給量に対する窒化物系
ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元素の原料
の供給量のモル比を８０００以上にして窒化物系ＩＩＩ
−Ｖ族化合物半導体層を成長させるようにしたことを特
徴とするものである。
【００１８】この第３の発明においては、より良好な結
晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半
導体層を構成するＩＩＩ族元素の原料の供給量に対する
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元
素の原料の供給量のモル比を好適には１００００以上、
より好適には１１０００以上にして窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させる。
晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半
導体層を構成するＩＩＩ族元素の原料の供給量に対する
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元
素の原料の供給量のモル比を好適には１００００以上、
より好適には１１０００以上にして窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させる。
【００１９】この発明の第４の発明は、Ｉｎを含む窒化
物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気相成
長法により成長させるようにした半導体装置の製造方法
において、窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成
するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供
給量のモル比を１００００以上にして窒化物系ＩＩＩ−
Ｖ族化合物半導体層を成長させるようにしたことを特徴
とするものである。
物系ＩＩＩ−Ｖ族化合物半導体層を基板上に化学気相成
長法により成長させるようにした半導体装置の製造方法
において、窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成
するＩＩＩ族元素の原料の供給量に対する窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層を構成するＶ族元素の原料の供
給量のモル比を１００００以上にして窒化物系ＩＩＩ−
Ｖ族化合物半導体層を成長させるようにしたことを特徴
とするものである。
【００２０】この第４の発明においては、より良好な結
晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半
導体層を構成するＩＩＩ族元素の原料の供給量に対する
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元
素の原料の供給量のモル比を好適には１３０００以上、
より好適には１４０００以上にして窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させる。
晶品質を得る観点から、窒化物系ＩＩＩ−Ｖ族化合物半
導体層を構成するＩＩＩ族元素の原料の供給量に対する
窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＶ族元
素の原料の供給量のモル比を好適には１３０００以上、
より好適には１４０００以上にして窒化物系ＩＩＩ−Ｖ
族化合物半導体層を成長させる。
【００２１】この発明において、基板は、典型的には窒
化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなり、
具体的には、Ａｌ2 Ｏ3 基板、ＺｎＯ基板、ＳｉＣ基板
などである。
化物系ＩＩＩ−Ｖ族化合物半導体以外の材料からなり、
具体的には、Ａｌ2 Ｏ3 基板、ＺｎＯ基板、ＳｉＣ基板
などである。
【００２２】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群
より選ばれた少なくとも一種類のＩＩＩ族元素と、少な
くともＮを含み、場合によってさらにＡｓまたはＰを含
むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合
物半導体の具体例を挙げると、Ｉｎを含まない窒化物系
ＩＩＩ−Ｖ族化合物半導体としてはＧａＮ、ＡｌＧａＮ
などがあり、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半
導体としてはＧａＩｎＮ、ＡｌＧａＩｎＮなどがある。
化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群
より選ばれた少なくとも一種類のＩＩＩ族元素と、少な
くともＮを含み、場合によってさらにＡｓまたはＰを含
むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合
物半導体の具体例を挙げると、Ｉｎを含まない窒化物系
ＩＩＩ−Ｖ族化合物半導体としてはＧａＮ、ＡｌＧａＮ
などがあり、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半
導体としてはＧａＩｎＮ、ＡｌＧａＩｎＮなどがある。
【００２３】この発明において、半導体装置は、具体的
には、例えば、発光ダイオードや半導体レーザのような
半導体発光素子、あるいは、ＦＥＴなどの電子走行素子
である。
には、例えば、発光ダイオードや半導体レーザのような
半導体発光素子、あるいは、ＦＥＴなどの電子走行素子
である。
【００２４】上述のように構成されたこの発明によれ
ば、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長時のＶ
／ＩＩＩ比が従来に比べて十分に大きく選ばれていて最
適化されていることにより、窒化物系ＩＩＩ−Ｖ族化合
物半導体以外の材料からなる基板上に窒化物系ＩＩＩ−
Ｖ族化合物半導体層を成長させたとき、格子緩和が起こ
りにくい。したがって、結晶品質の良好な窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層を得ることができる。
ば、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長時のＶ
／ＩＩＩ比が従来に比べて十分に大きく選ばれていて最
適化されていることにより、窒化物系ＩＩＩ−Ｖ族化合
物半導体以外の材料からなる基板上に窒化物系ＩＩＩ−
Ｖ族化合物半導体層を成長させたとき、格子緩和が起こ
りにくい。したがって、結晶品質の良好な窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層を得ることができる。
【００２５】また、例えば、ＧａＮ層を下地層として用
い、その上にＧａＮ層よりも格子定数が小さい層（例え
ば、ＡｌＧａＮ層）を成長させる場合には、ＧａＮ層の
成長時のＶ／ＩＩＩ比を十分に高くすることにより、こ
のＧａＮ層の格子定数ａを十分に短くすることができ、
これによってこのＧａＮ層上にコヒーレントに成長する
層に生じる引っ張り応力を十分に小さくすることがで
き、この層にクラックが発生するのを防ぐことができ
る。したがって、クラックの発生を抑えるために、Ａｌ
組成に上限が課せられることがなくなり、素子設計の自
由度が高くなる。
い、その上にＧａＮ層よりも格子定数が小さい層（例え
ば、ＡｌＧａＮ層）を成長させる場合には、ＧａＮ層の
成長時のＶ／ＩＩＩ比を十分に高くすることにより、こ
のＧａＮ層の格子定数ａを十分に短くすることができ、
これによってこのＧａＮ層上にコヒーレントに成長する
層に生じる引っ張り応力を十分に小さくすることがで
き、この層にクラックが発生するのを防ぐことができ
る。したがって、クラックの発生を抑えるために、Ａｌ
組成に上限が課せられることがなくなり、素子設計の自
由度が高くなる。
【００２６】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００２７】まず、この発明の第１の実施形態によるＳ
ＣＨ構造のＧａＮ系半導体レーザの製造方法について説
明する。
ＣＨ構造のＧａＮ系半導体レーザの製造方法について説
明する。
【００２８】図４に示すように、この第１の実施形態に
おいては、ｃ面サファイア基板１１上にＭＯＣＶＤ法に
より例えば５６０℃程度の温度でＧａＮバッファ層１２
を低温成長させた後、引き続いてＭＯＣＶＤ法により、
このＧａＮバッファ層１２上にＧａＮバッファ層１３、
ｎ型ＧａＮコンタクト層１４、ｎ型ＡｌＧａＮクラッド
層１５、ｎ型ＧａＮ光導波層１６、Ｇａ1-x Ｉｎx Ｎ／
Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１７、ｐ型
ＧａＮ光導波層１８、ｐ型ＡｌＧａＮクラッド層１９お
よびｐ型ＧａＮコンタクト層２０を順次成長させる。こ
こで、Ｉｎを含まない層であるＧａＮバッファ層１３、
ｎ型ＧａＮコンタクト層１４、ｎ型ＡｌＧａＮクラッド
層１５、ｎ型ＧａＮ光導波層１６、ｐ型ＧａＮ光導波層
１８、ｐ型ＡｌＧａＮクラッド層１９およびｐ型ＧａＮ
コンタクト層２０の成長温度は１０００℃程度、Ｉｎを
含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重
量子井戸構造の活性層１７の成長温度は７００〜８００
℃とする。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体
層の成長においては、Ｉｎを含まない窒化物系ＩＩＩ−
Ｖ族化合物半導体層については少なくともＧａＮバッフ
ァ層１３の成長はＶ／ＩＩＩ比を少なくとも８０００以
上、好適には１００００以上、より好適には１１０００
以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合
物半導体層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ
多重量子井戸構造の活性層１７の成長はＶ／ＩＩＩ比を
１００００以上、好適には１３０００以上、より好適に
は１４０００以上にして行う。また、これらの窒化物系
ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料は、例え
ば、ＩＩＩ族元素であるＧａの原料としてはＴＭＧａ
を、ＩＩＩ族元素であるＡｌの原料としてはトリメチル
アルミニウム（ＴＭＡｌ）を、ＩＩＩ族元素であるＩｎ
の原料としてはトリメチルインジウム（ＴＭＩ）を、Ｖ
族元素であるＮの原料としてはＮＨ3 を用いる。また、
キャリアガスとしては、例えば、Ｈ2 とＮ2 との混合ガ
スを用いる。ドーパントについては、ｎ型ドーパントと
しては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパン
トとしては例えばビス−メチルシクロペンタジエニルマ
グネシウム（（ＭｅＣｐ）2 Ｍｇ）を用いる。
おいては、ｃ面サファイア基板１１上にＭＯＣＶＤ法に
より例えば５６０℃程度の温度でＧａＮバッファ層１２
を低温成長させた後、引き続いてＭＯＣＶＤ法により、
このＧａＮバッファ層１２上にＧａＮバッファ層１３、
ｎ型ＧａＮコンタクト層１４、ｎ型ＡｌＧａＮクラッド
層１５、ｎ型ＧａＮ光導波層１６、Ｇａ1-x Ｉｎx Ｎ／
Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１７、ｐ型
ＧａＮ光導波層１８、ｐ型ＡｌＧａＮクラッド層１９お
よびｐ型ＧａＮコンタクト層２０を順次成長させる。こ
こで、Ｉｎを含まない層であるＧａＮバッファ層１３、
ｎ型ＧａＮコンタクト層１４、ｎ型ＡｌＧａＮクラッド
層１５、ｎ型ＧａＮ光導波層１６、ｐ型ＧａＮ光導波層
１８、ｐ型ＡｌＧａＮクラッド層１９およびｐ型ＧａＮ
コンタクト層２０の成長温度は１０００℃程度、Ｉｎを
含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重
量子井戸構造の活性層１７の成長温度は７００〜８００
℃とする。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体
層の成長においては、Ｉｎを含まない窒化物系ＩＩＩ−
Ｖ族化合物半導体層については少なくともＧａＮバッフ
ァ層１３の成長はＶ／ＩＩＩ比を少なくとも８０００以
上、好適には１００００以上、より好適には１１０００
以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合
物半導体層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ
多重量子井戸構造の活性層１７の成長はＶ／ＩＩＩ比を
１００００以上、好適には１３０００以上、より好適に
は１４０００以上にして行う。また、これらの窒化物系
ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料は、例え
ば、ＩＩＩ族元素であるＧａの原料としてはＴＭＧａ
を、ＩＩＩ族元素であるＡｌの原料としてはトリメチル
アルミニウム（ＴＭＡｌ）を、ＩＩＩ族元素であるＩｎ
の原料としてはトリメチルインジウム（ＴＭＩ）を、Ｖ
族元素であるＮの原料としてはＮＨ3 を用いる。また、
キャリアガスとしては、例えば、Ｈ2 とＮ2 との混合ガ
スを用いる。ドーパントについては、ｎ型ドーパントと
しては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパン
トとしては例えばビス−メチルシクロペンタジエニルマ
グネシウム（（ＭｅＣｐ）2 Ｍｇ）を用いる。
【００２９】次に、ｐ型ＧａＮコンタクト層２０上に所
定のストライプ形状のレジストパターン（図示せず）を
形成した後、このレジストパターンをマスクとしてＲＩ
Ｅ法によりｎ型ＧａＮコンタクト層１４の厚さ方向の途
中の深さまでエッチングする。次に、レジストパターン
を除去した後、ｐ型ＧａＮコンタクト層２０上に例えば
Ｎｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電極２
１を形成するとともに、エッチングされた部分のｎ型Ｇ
ａＮコンタクト層１４上に例えばＴｉ／Ａｌからなるｎ
側電極２２を形成する。この後、上述のようにしてレー
ザ構造が形成されたｃ面サファイア基板１１をバー状に
加工して両共振器端面を形成し、さらにこのバーをチッ
プ化する。以上により、目的とするＳＣＨ構造のＧａＮ
系半導体レーザが製造される。
定のストライプ形状のレジストパターン（図示せず）を
形成した後、このレジストパターンをマスクとしてＲＩ
Ｅ法によりｎ型ＧａＮコンタクト層１４の厚さ方向の途
中の深さまでエッチングする。次に、レジストパターン
を除去した後、ｐ型ＧａＮコンタクト層２０上に例えば
Ｎｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電極２
１を形成するとともに、エッチングされた部分のｎ型Ｇ
ａＮコンタクト層１４上に例えばＴｉ／Ａｌからなるｎ
側電極２２を形成する。この後、上述のようにしてレー
ザ構造が形成されたｃ面サファイア基板１１をバー状に
加工して両共振器端面を形成し、さらにこのバーをチッ
プ化する。以上により、目的とするＳＣＨ構造のＧａＮ
系半導体レーザが製造される。
【００３０】以上のように、この第１の実施形態によれ
ば、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体
層のうちの少なくともＧａＮバッファ層１３の成長時の
Ｖ／ＩＩＩ比を８０００以上にしていることにより、こ
のＧａＮバッファ層１３は格子緩和が起こりにくく、し
たがって良好な結晶品質となる。このため、このＧａＮ
バッファ層１３上に成長される上層の窒化物系ＩＩＩ−
Ｖ族化合物半導体層の結晶品質も良好になる。また、特
に、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層で
あるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸
構造の活性層１７の成長時にはＶ／ＩＩＩ比を１０００
０以上にしていることにより、この活性層１７の結晶品
質は良好になる。これによって、良好な発光特性および
電気的特性を有し、高発光効率かつ長寿命のＧａＮ系半
導体レーザを実現することができる。また、ｎ型ＡｌＧ
ａＮクラッド層１５およびｐ型ＡｌＧａＮクラッド層１
９にクラックが発生するおそれもなくなることから、こ
れらのｎ型ＡｌＧａＮクラッド層１５およびｐ型ＡｌＧ
ａＮクラッド層１９のＡｌ組成に上限が課されなくな
り、素子設計の自由度が高くなる。
ば、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体
層のうちの少なくともＧａＮバッファ層１３の成長時の
Ｖ／ＩＩＩ比を８０００以上にしていることにより、こ
のＧａＮバッファ層１３は格子緩和が起こりにくく、し
たがって良好な結晶品質となる。このため、このＧａＮ
バッファ層１３上に成長される上層の窒化物系ＩＩＩ−
Ｖ族化合物半導体層の結晶品質も良好になる。また、特
に、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層で
あるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸
構造の活性層１７の成長時にはＶ／ＩＩＩ比を１０００
０以上にしていることにより、この活性層１７の結晶品
質は良好になる。これによって、良好な発光特性および
電気的特性を有し、高発光効率かつ長寿命のＧａＮ系半
導体レーザを実現することができる。また、ｎ型ＡｌＧ
ａＮクラッド層１５およびｐ型ＡｌＧａＮクラッド層１
９にクラックが発生するおそれもなくなることから、こ
れらのｎ型ＡｌＧａＮクラッド層１５およびｐ型ＡｌＧ
ａＮクラッド層１９のＡｌ組成に上限が課されなくな
り、素子設計の自由度が高くなる。
【００３１】次に、この発明の第２の実施形態によるＳ
ＣＨ構造のＧａＮ系半導体レーザの製造方法について説
明する。
ＣＨ構造のＧａＮ系半導体レーザの製造方法について説
明する。
【００３２】この第２の実施形態においては、第１の実
施形態において、ＧａＮバッファ層１２を成長させた
後、ＧａＮバッファ層１３を成長させずに、ＧａＮバッ
ファ層１２上に直接ｎ型ＧａＮコンタクト層１４および
その上層の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長
させる。この場合、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ
族化合物半導体層のうちの少なくともｎ型ＧａＮコンタ
クト層１４の成長は、Ｖ／ＩＩＩ比を少なくとも８００
０以上、好適には１００００以上、より好適には１１０
００以上にして行う。その他のことは第１の実施形態と
同様であるので、説明を省略する。
施形態において、ＧａＮバッファ層１２を成長させた
後、ＧａＮバッファ層１３を成長させずに、ＧａＮバッ
ファ層１２上に直接ｎ型ＧａＮコンタクト層１４および
その上層の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長
させる。この場合、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ
族化合物半導体層のうちの少なくともｎ型ＧａＮコンタ
クト層１４の成長は、Ｖ／ＩＩＩ比を少なくとも８００
０以上、好適には１００００以上、より好適には１１０
００以上にして行う。その他のことは第１の実施形態と
同様であるので、説明を省略する。
【００３３】この第２の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００３４】次に、この発明の第３の実施形態によるＳ
ＣＨ構造のＧａＮ系半導体レーザの製造方法について説
明する。
ＣＨ構造のＧａＮ系半導体レーザの製造方法について説
明する。
【００３５】図５に示すように、この第３の実施形態に
おいては、導電性のＳｉＣ基板３１上にＭＯＣＶＤ法に
より例えば５６０℃程度の温度でＡｌＧａＮバッファ層
３２を低温成長させた後、引き続いてＭＯＣＶＤ法によ
り、このＡｌＧａＮバッファ層３２上にｎ型ＧａＮ層３
３、ｎ型ＡｌＧａＮクラッド層３４、ｎ型ＧａＮ光導波
層３５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子
井戸構造の活性層３６、ｐ型ＧａＮ光導波層３７、ｐ型
ＡｌＧａＮクラッド層３８およびｐ型ＧａＮコンタクト
層３９を順次成長させる。ここで、Ｉｎを含まない層で
あるｎ型ＧａＮ層３３、ｎ型ＡｌＧａＮクラッド層３
４、ｎ型ＧａＮ光導波層３５、ｐ型ＧａＮ光導波層３
７、ｐ型ＡｌＧａＮクラッド層３８およびｐ型ＧａＮコ
ンタクト層３９の成長温度は１０００℃程度、Ｉｎを含
む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量
子井戸構造の活性層３６の成長温度は７００〜８００℃
とする。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半
導体層の成長においては、Ｉｎを含まない窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層については少なくともｎ型Ｇａ
Ｎ層３３の成長はＶ／ＩＩＩ比を少なくとも８０００以
上、好適には１００００以上、より好適には１１０００
以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合
物半導体層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ
多重量子井戸構造の活性層３６の成長はＶ／ＩＩＩ比を
１００００以上、好適には１３０００以上、より好適に
は１４０００以上にして行う。これらの窒化物系ＩＩＩ
−Ｖ族化合物半導体層の成長の際の原料、キャリアガス
およびドーパントとしては、第１の実施形態で用いたも
のと同様なものを用いる。
おいては、導電性のＳｉＣ基板３１上にＭＯＣＶＤ法に
より例えば５６０℃程度の温度でＡｌＧａＮバッファ層
３２を低温成長させた後、引き続いてＭＯＣＶＤ法によ
り、このＡｌＧａＮバッファ層３２上にｎ型ＧａＮ層３
３、ｎ型ＡｌＧａＮクラッド層３４、ｎ型ＧａＮ光導波
層３５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子
井戸構造の活性層３６、ｐ型ＧａＮ光導波層３７、ｐ型
ＡｌＧａＮクラッド層３８およびｐ型ＧａＮコンタクト
層３９を順次成長させる。ここで、Ｉｎを含まない層で
あるｎ型ＧａＮ層３３、ｎ型ＡｌＧａＮクラッド層３
４、ｎ型ＧａＮ光導波層３５、ｐ型ＧａＮ光導波層３
７、ｐ型ＡｌＧａＮクラッド層３８およびｐ型ＧａＮコ
ンタクト層３９の成長温度は１０００℃程度、Ｉｎを含
む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量
子井戸構造の活性層３６の成長温度は７００〜８００℃
とする。また、これらの窒化物系ＩＩＩ−Ｖ族化合物半
導体層の成長においては、Ｉｎを含まない窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層については少なくともｎ型Ｇａ
Ｎ層３３の成長はＶ／ＩＩＩ比を少なくとも８０００以
上、好適には１００００以上、より好適には１１０００
以上にして行い、Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合
物半導体層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ
多重量子井戸構造の活性層３６の成長はＶ／ＩＩＩ比を
１００００以上、好適には１３０００以上、より好適に
は１４０００以上にして行う。これらの窒化物系ＩＩＩ
−Ｖ族化合物半導体層の成長の際の原料、キャリアガス
およびドーパントとしては、第１の実施形態で用いたも
のと同様なものを用いる。
【００３６】次に、ｐ型ＧａＮコンタクト層３９上に例
えばＮｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電
極４０を形成するとともに、ＳｉＣ基板３１の裏面に例
えばＮｉ／Ｔｉ／Ａｕからなるｎ側電極４１を形成す
る。この後、上述のようにしてレーザ構造が形成された
ＳｉＣ基板３１をバー状に加工して両共振器端面を形成
し、さらにこのバーをチップ化する。以上により、目的
とするＳＣＨ構造のＧａＮ系半導体レーザが製造され
る。
えばＮｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電
極４０を形成するとともに、ＳｉＣ基板３１の裏面に例
えばＮｉ／Ｔｉ／Ａｕからなるｎ側電極４１を形成す
る。この後、上述のようにしてレーザ構造が形成された
ＳｉＣ基板３１をバー状に加工して両共振器端面を形成
し、さらにこのバーをチップ化する。以上により、目的
とするＳＣＨ構造のＧａＮ系半導体レーザが製造され
る。
【００３７】この第３の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００３８】次に、この発明の第４の実施形態によるＧ
ａＮ系発光ダイオードの製造方法について説明する。
ａＮ系発光ダイオードの製造方法について説明する。
【００３９】図６に示すように、この第４の実施形態に
おいては、例えばｃ面サファイア基板５１上にＭＯＣＶ
Ｄ法により例えば５６０℃程度の温度でＧａＮバッファ
層５２を低温成長させた後、引き続いてＭＯＣＶＤ法に
より、このＧａＮバッファ層５２上にＧａＮバッファ層
５３、ｎ型ＧａＮコンタクト層５４、ｎ型ＡｌＧａＮク
ラッド層５５、ＧａＩｎＮからなる活性層５６、ｐ型Ａ
ｌＧａＮクラッド層５７およびｐ型ＧａＮコンタクト層
５８を順次成長させる。ここで、Ｉｎを含まない層であ
るＧａＮバッファ層５３、ｎ型ＧａＮコンタクト層５
４、ｎ型ＡｌＧａＮクラッド層５５、ｐ型ＡｌＧａＮク
ラッド層５７およびｐ型ＧａＮコンタクト層５８の成長
温度は１０００℃程度、ＧａＩｎＮからなる活性層５６
の成長温度は７００〜８００℃とする。また、これらの
窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長において
は、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体
層については少なくともＧａＮバッファ層５３の成長は
Ｖ／ＩＩＩ比を少なくとも８０００以上、好適には１０
０００以上、より好適には１１０００以上にして行い、
Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層である
ＧａＩｎＮからなる活性層５６の成長の際はＶ／ＩＩＩ
比を１００００以上、好適には１３０００以上、より好
適には１４０００以上にして行う。これらの窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャリア
ガスおよびドーパントとしては、第１の実施形態で用い
たものと同様なものを用いる。
おいては、例えばｃ面サファイア基板５１上にＭＯＣＶ
Ｄ法により例えば５６０℃程度の温度でＧａＮバッファ
層５２を低温成長させた後、引き続いてＭＯＣＶＤ法に
より、このＧａＮバッファ層５２上にＧａＮバッファ層
５３、ｎ型ＧａＮコンタクト層５４、ｎ型ＡｌＧａＮク
ラッド層５５、ＧａＩｎＮからなる活性層５６、ｐ型Ａ
ｌＧａＮクラッド層５７およびｐ型ＧａＮコンタクト層
５８を順次成長させる。ここで、Ｉｎを含まない層であ
るＧａＮバッファ層５３、ｎ型ＧａＮコンタクト層５
４、ｎ型ＡｌＧａＮクラッド層５５、ｐ型ＡｌＧａＮク
ラッド層５７およびｐ型ＧａＮコンタクト層５８の成長
温度は１０００℃程度、ＧａＩｎＮからなる活性層５６
の成長温度は７００〜８００℃とする。また、これらの
窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長において
は、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体
層については少なくともＧａＮバッファ層５３の成長は
Ｖ／ＩＩＩ比を少なくとも８０００以上、好適には１０
０００以上、より好適には１１０００以上にして行い、
Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層である
ＧａＩｎＮからなる活性層５６の成長の際はＶ／ＩＩＩ
比を１００００以上、好適には１３０００以上、より好
適には１４０００以上にして行う。これらの窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャリア
ガスおよびドーパントとしては、第１の実施形態で用い
たものと同様なものを用いる。
【００４０】次に、ｐ型ＧａＮコンタクト層５８上に所
定のストライプ形状のレジストパターン（図示せず）を
形成した後、このレジストパターンをマスクとしてＲＩ
Ｅ法によりｎ型ＧａＮコンタクト層５４の厚さ方向の途
中の深さまでエッチングする。次に、レジストパターン
を除去した後、ｐ型ＧａＮコンタクト層５８上に例えば
Ｎｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電極５
９を形成するとともに、エッチングされた部分のｎ型Ｇ
ａＮコンタクト層５４上に例えばＴｉ／Ａｌからなるｎ
側電極６０を形成する。この後、上述のようにして発光
ダイオード構造が形成されたｃ面サファイア基板５１を
バー状に加工して両共振器端面を形成し、さらにこのバ
ーをチップ化する。以上により、目的とするＧａＮ系発
光ダイオードが製造される。
定のストライプ形状のレジストパターン（図示せず）を
形成した後、このレジストパターンをマスクとしてＲＩ
Ｅ法によりｎ型ＧａＮコンタクト層５４の厚さ方向の途
中の深さまでエッチングする。次に、レジストパターン
を除去した後、ｐ型ＧａＮコンタクト層５８上に例えば
Ｎｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電極５
９を形成するとともに、エッチングされた部分のｎ型Ｇ
ａＮコンタクト層５４上に例えばＴｉ／Ａｌからなるｎ
側電極６０を形成する。この後、上述のようにして発光
ダイオード構造が形成されたｃ面サファイア基板５１を
バー状に加工して両共振器端面を形成し、さらにこのバ
ーをチップ化する。以上により、目的とするＧａＮ系発
光ダイオードが製造される。
【００４１】この第４の実施形態によれば、ＧａＮ系発
光ダイオードにおいて、第１の実施形態と同様な利点を
得ることができる。
光ダイオードにおいて、第１の実施形態と同様な利点を
得ることができる。
【００４２】次に、この発明の第５の実施形態によるＧ
ａＮ系発光ダイオードの製造方法について説明する。
ａＮ系発光ダイオードの製造方法について説明する。
【００４３】この第５の実施形態においては、第４の実
施形態において、ＧａＮバッファ層５２を成長させた
後、ＧａＮバッファ層５３を成長させずに、ＧａＮバッ
ファ層５２上に直接ｎ型ＧａＮコンタクト層５４および
その上層の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長
させる。この場合、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ
族化合物半導体層のうちの少なくともｎ型ＧａＮコンタ
クト層５４の成長は、Ｖ／ＩＩＩ比を少なくとも８００
０以上、好適には１００００以上、より好適には１１０
００以上にして行う。その他のことは第４の実施形態と
同様であるので、説明を省略する。
施形態において、ＧａＮバッファ層５２を成長させた
後、ＧａＮバッファ層５３を成長させずに、ＧａＮバッ
ファ層５２上に直接ｎ型ＧａＮコンタクト層５４および
その上層の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長
させる。この場合、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ
族化合物半導体層のうちの少なくともｎ型ＧａＮコンタ
クト層５４の成長は、Ｖ／ＩＩＩ比を少なくとも８００
０以上、好適には１００００以上、より好適には１１０
００以上にして行う。その他のことは第４の実施形態と
同様であるので、説明を省略する。
【００４４】この第５の実施形態によれば、第４の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００４５】次に、この発明の第６の実施形態によるＧ
ａＮ系発光ダイオードの製造方法について説明する。
ａＮ系発光ダイオードの製造方法について説明する。
【００４６】図７に示すように、この第６の実施形態に
おいては、例えばＳｉＣ基板６１上にＭＯＣＶＤ法によ
り例えば５６０℃程度の温度でＡｌＧａＮバッファ層６
２を低温成長させた後、引き続いてＭＯＣＶＤ法によ
り、このＡｌＧａＮバッファ層６２上にｎ型ＧａＮ層６
３、ｎ型ＡｌＧａＮクラッド層６４、ＧａＩｎＮからな
る活性層６５、ｐ型ＡｌＧａＮクラッド層６６およびｐ
型ＧａＮコンタクト層６７を順次成長させる。ここで、
Ｉｎを含まない層であるｎ型ＧａＮ層６３、ｎ型ＡｌＧ
ａＮクラッド層６４、ｐ型ＡｌＧａＮクラッド層６６お
よびｐ型ＧａＮコンタクト層６７の成長温度は１０００
℃程度、Ｉｎを含む層であるＧａＩｎＮからなる活性層
６５の成長温度は７００〜８００℃とする。また、これ
らの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長におい
ては、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導
体層については少なくともｎ型ＧａＮ層６３の成長はＶ
／ＩＩＩ比を少なくとも８０００以上、好適には１００
００以上、より好適には１１０００以上にして行い、Ｉ
ｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層であるＧ
ａＩｎＮからなる活性層６５の成長はＶ／ＩＩＩ比を少
なくとも１００００以上、好適には１３０００以上、よ
り好適には１４０００以上にして行う。これらの窒化物
系ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャ
リアガスおよびドーパントとしては、第１の実施形態で
用いたものと同様なものを用いる。
おいては、例えばＳｉＣ基板６１上にＭＯＣＶＤ法によ
り例えば５６０℃程度の温度でＡｌＧａＮバッファ層６
２を低温成長させた後、引き続いてＭＯＣＶＤ法によ
り、このＡｌＧａＮバッファ層６２上にｎ型ＧａＮ層６
３、ｎ型ＡｌＧａＮクラッド層６４、ＧａＩｎＮからな
る活性層６５、ｐ型ＡｌＧａＮクラッド層６６およびｐ
型ＧａＮコンタクト層６７を順次成長させる。ここで、
Ｉｎを含まない層であるｎ型ＧａＮ層６３、ｎ型ＡｌＧ
ａＮクラッド層６４、ｐ型ＡｌＧａＮクラッド層６６お
よびｐ型ＧａＮコンタクト層６７の成長温度は１０００
℃程度、Ｉｎを含む層であるＧａＩｎＮからなる活性層
６５の成長温度は７００〜８００℃とする。また、これ
らの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長におい
ては、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導
体層については少なくともｎ型ＧａＮ層６３の成長はＶ
／ＩＩＩ比を少なくとも８０００以上、好適には１００
００以上、より好適には１１０００以上にして行い、Ｉ
ｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層であるＧ
ａＩｎＮからなる活性層６５の成長はＶ／ＩＩＩ比を少
なくとも１００００以上、好適には１３０００以上、よ
り好適には１４０００以上にして行う。これらの窒化物
系ＩＩＩ−Ｖ族化合物半導体層の成長の際の原料、キャ
リアガスおよびドーパントとしては、第１の実施形態で
用いたものと同様なものを用いる。
【００４７】次に、ｐ型ＧａＮコンタクト層６７上に例
えばＮｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電
極６８を形成するとともに、ＳｉＣ基板６１の裏面に例
えばＮｉ／Ｔｉ／Ａｕからなるｎ側電極６９を形成す
る。この後、上述のようにして発光ダイオード構造が形
成されたＳｉＣ基板６１をバー状に加工し、さらにこの
バーをチップ化する。以上により、目的とするＧａＮ系
発光ダイオードが製造される。
えばＮｉ／ＡｕまたはＮｉ／Ｐｔ／Ａｕからなるｐ側電
極６８を形成するとともに、ＳｉＣ基板６１の裏面に例
えばＮｉ／Ｔｉ／Ａｕからなるｎ側電極６９を形成す
る。この後、上述のようにして発光ダイオード構造が形
成されたＳｉＣ基板６１をバー状に加工し、さらにこの
バーをチップ化する。以上により、目的とするＧａＮ系
発光ダイオードが製造される。
【００４８】この第６の実施形態によれば、第４の実施
形態と同様な利点を得ることができる。
形態と同様な利点を得ることができる。
【００４９】次に、この発明の第７の実施形態によるＧ
ａＮ系ＭＥＳＦＥＴの製造方法について説明する。
ａＮ系ＭＥＳＦＥＴの製造方法について説明する。
【００５０】図８に示すように、この第７の実施形態に
おいては、例えばｃ面サファイア基板７１上にＭＯＣＶ
Ｄ法により例えば５６０℃程度の温度でＧａＮバッファ
層７２を低温成長させた後、引き続いてＭＯＣＶＤ法に
より例えば１０００℃程度の成長温度でこのＧａＮバッ
ファ層７２上にｎ型ＧａＮチャネル層７３を成長させ
る。ここで、このｎ型ＧａＮチャネル層７３の成長は、
Ｖ／ＩＩＩ比を少なくとも８０００以上、好適には１０
０００以上、より好適には１１０００以上に設定して行
う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成
長の際の原料、キャリアガスおよびｎ型ドーパントとし
ては、第１の実施形態で用いたものと同様なものを用い
る。
おいては、例えばｃ面サファイア基板７１上にＭＯＣＶ
Ｄ法により例えば５６０℃程度の温度でＧａＮバッファ
層７２を低温成長させた後、引き続いてＭＯＣＶＤ法に
より例えば１０００℃程度の成長温度でこのＧａＮバッ
ファ層７２上にｎ型ＧａＮチャネル層７３を成長させ
る。ここで、このｎ型ＧａＮチャネル層７３の成長は、
Ｖ／ＩＩＩ比を少なくとも８０００以上、好適には１０
０００以上、より好適には１１０００以上に設定して行
う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成
長の際の原料、キャリアガスおよびｎ型ドーパントとし
ては、第１の実施形態で用いたものと同様なものを用い
る。
【００５１】次に、ｐ型ＧａＮチャネル層７３上に例え
ばＴｉ／Ａｌからなるソース電極７４およびドレイン電
極７５を形成するとともに、例えばＴｉ／Ｗからなるゲ
ート電極７６を形成する。以上により、目的とするＧａ
Ｎ系ＭＥＳＦＥＴが製造される。
ばＴｉ／Ａｌからなるソース電極７４およびドレイン電
極７５を形成するとともに、例えばＴｉ／Ｗからなるゲ
ート電極７６を形成する。以上により、目的とするＧａ
Ｎ系ＭＥＳＦＥＴが製造される。
【００５２】この第７の実施形態によれば、ｎ型ＧａＮ
チャネル層７３の結晶品質を良好にすることができるこ
とから、相互コンダクタンスが高く、遮断周波数が高
く、低雑音、低オン抵抗のＧａＮ系ＭＥＳＦＥＴを実現
することができる。
チャネル層７３の結晶品質を良好にすることができるこ
とから、相互コンダクタンスが高く、遮断周波数が高
く、低雑音、低オン抵抗のＧａＮ系ＭＥＳＦＥＴを実現
することができる。
【００５３】次に、この発明の第８の実施形態によるＧ
ａＮ系高電子移動度トランジスタ（ＨＥＭＴ）の製造方
法について説明する。
ａＮ系高電子移動度トランジスタ（ＨＥＭＴ）の製造方
法について説明する。
【００５４】図９に示すように、この第８の実施形態に
おいては、例えばｃ面サファイア基板８１上にＭＯＣＶ
Ｄ法により例えば５６０℃程度の温度でＧａＮバッファ
層８２を低温成長させた後、引き続いてＭＯＣＶＤ法に
より例えば１０００℃程度の成長温度でこのＧａＮバッ
ファ層８２上にアンドープＧａＮチャネル層８３および
ｎ型ＡｌＧａＮ電子供給層８４を成長させる。ここで、
これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長に
おいては、少なくともアンドープＧａＮチャネル層８３
の成長はＶ／ＩＩＩ比を少なくとも８０００以上、好適
には１００００以上、より好適には１１０００以上に設
定して行う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導
体層の成長の際の原料、キャリアガスおよびｎ型ドーパ
ントとしては、第１の実施形態で用いたものと同様なも
のを用いる。
おいては、例えばｃ面サファイア基板８１上にＭＯＣＶ
Ｄ法により例えば５６０℃程度の温度でＧａＮバッファ
層８２を低温成長させた後、引き続いてＭＯＣＶＤ法に
より例えば１０００℃程度の成長温度でこのＧａＮバッ
ファ層８２上にアンドープＧａＮチャネル層８３および
ｎ型ＡｌＧａＮ電子供給層８４を成長させる。ここで、
これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長に
おいては、少なくともアンドープＧａＮチャネル層８３
の成長はＶ／ＩＩＩ比を少なくとも８０００以上、好適
には１００００以上、より好適には１１０００以上に設
定して行う。これらの窒化物系ＩＩＩ−Ｖ族化合物半導
体層の成長の際の原料、キャリアガスおよびｎ型ドーパ
ントとしては、第１の実施形態で用いたものと同様なも
のを用いる。
【００５５】次に、ｎ型ＡｌＧａＮ電子供給層８４上に
例えばＴｉ／Ａｌからなるソース電極８５およびドレイ
ン電極８６を形成するとともに、例えばＴｉ／Ｗからな
るゲート電極８７を形成する。以上により、目的とする
ＧａＮ系ＨＥＭＴが製造される。
例えばＴｉ／Ａｌからなるソース電極８５およびドレイ
ン電極８６を形成するとともに、例えばＴｉ／Ｗからな
るゲート電極８７を形成する。以上により、目的とする
ＧａＮ系ＨＥＭＴが製造される。
【００５６】この第８の実施形態によれば、アンドープ
ＧａＮチャネル層８３の結晶品質を良好にすることがで
きることから、相互コンダクタンスが高く、遮断周波数
が高く、低雑音、低オン抵抗のＧａＮ系ＨＥＭＴを実現
することができる。
ＧａＮチャネル層８３の結晶品質を良好にすることがで
きることから、相互コンダクタンスが高く、遮断周波数
が高く、低雑音、低オン抵抗のＧａＮ系ＨＥＭＴを実現
することができる。
【００５７】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００５８】例えば、上述の第１〜第８の実施形態にお
いて挙げた数値、構造、原料、プロセスなどはあくまで
も例に過ぎず、必要に応じて、これらと異なる数値、構
造、原料、プロセスなどを用いてもよい。
いて挙げた数値、構造、原料、プロセスなどはあくまで
も例に過ぎず、必要に応じて、これらと異なる数値、構
造、原料、プロセスなどを用いてもよい。
【００５９】
【発明の効果】以上説明したように、この発明によれ
ば、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体
層の成長はＶ／ＩＩＩ比を８０００以上にして行い、Ｉ
ｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長は
Ｖ／ＩＩＩ比を１００００以上にして行うようにしてい
ることにより、窒化物系ＩＩＩ−Ｖ族化合物半導体以外
の材料からなる基板上にこれらの窒化物系ＩＩＩ−Ｖ族
化合物半導体層を良好な結晶品質で成長させることがで
き、これによって特性が良好な半導体発光素子や電子走
行素子を製造することができる。
ば、Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化合物半導体
層の成長はＶ／ＩＩＩ比を８０００以上にして行い、Ｉ
ｎを含む窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長は
Ｖ／ＩＩＩ比を１００００以上にして行うようにしてい
ることにより、窒化物系ＩＩＩ−Ｖ族化合物半導体以外
の材料からなる基板上にこれらの窒化物系ＩＩＩ−Ｖ族
化合物半導体層を良好な結晶品質で成長させることがで
き、これによって特性が良好な半導体発光素子や電子走
行素子を製造することができる。
【図１】Ｖ／ＩＩＩ比を変えてｃ面サファイア基板上に
ＭＯＣＶＤ法によりＧａＮ層を成長させてその格子定数
ａ、ｃを測定した結果を示す略線図である。
ＭＯＣＶＤ法によりＧａＮ層を成長させてその格子定数
ａ、ｃを測定した結果を示す略線図である。
【図２】図１に示す実験に用いた試料を示す断面図であ
る。
る。
【図３】Ｖ／ＩＩＩ比と閾パワー密度との関係を示す略
線図である。
線図である。
【図４】この発明の第１の実施形態によるＳＣＨ構造の
ＧａＮ系半導体レーザの製造方法を説明するための断面
図である。
ＧａＮ系半導体レーザの製造方法を説明するための断面
図である。
【図５】この発明の第３の実施形態によるＳＣＨ構造の
ＧａＮ系半導体レーザの製造方法を説明するための断面
図である。
ＧａＮ系半導体レーザの製造方法を説明するための断面
図である。
【図６】この発明の第４の実施形態によるＧａＮ系発光
ダイオードの製造方法を説明するための断面図である。
ダイオードの製造方法を説明するための断面図である。
【図７】この発明の第６の実施形態によるＧａＮ系発光
ダイオードの製造方法を説明するための断面図である。
ダイオードの製造方法を説明するための断面図である。
【図８】この発明の第７の実施形態によるＧａＮ系ＭＥ
ＳＦＥＴの製造方法を説明するための断面図である。
ＳＦＥＴの製造方法を説明するための断面図である。
【図９】この発明の第８の実施形態によるＧａＮ系ＨＥ
ＭＴの製造方法を説明するための断面図である。
ＭＴの製造方法を説明するための断面図である。
１１、５１、７１、８１・・・ｃ面サファイア基板、１
３、５３・・・ＧａＮバッファ層、１４、５４・・・ｎ
型ＧａＮコンタクト層、１５、３４、５５、６３・・・
ｎ型ＡｌＧａＮクラッド層、１７、３６、５６、６５・
・・活性層、１９、３８、５７、６６・・・ｐ型ＡｌＧ
ａＮクラッド層、２１、４０、５９、６８・・・ｐ側電
極、２２、４１、６０、６９・・・ｎ側電極、７３・・
・ｎ型ＧａＮチャネル層、７４、８５・・・ソース電
極、７５、８６・・・ドレイン電極、７６、８７・・・
ゲート電極、８３・・・アンドープＧａＮチャネル層、
８４・・・ｎ型ＡｌＧａＮ電子供給層
３、５３・・・ＧａＮバッファ層、１４、５４・・・ｎ
型ＧａＮコンタクト層、１５、３４、５５、６３・・・
ｎ型ＡｌＧａＮクラッド層、１７、３６、５６、６５・
・・活性層、１９、３８、５７、６６・・・ｐ型ＡｌＧ
ａＮクラッド層、２１、４０、５９、６８・・・ｐ側電
極、２２、４１、６０、６９・・・ｎ側電極、７３・・
・ｎ型ＧａＮチャネル層、７４、８５・・・ソース電
極、７５、８６・・・ドレイン電極、７６、８７・・・
ゲート電極、８３・・・アンドープＧａＮチャネル層、
８４・・・ｎ型ＡｌＧａＮ電子供給層
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/812 33/00
Claims (20)
- 【請求項１】 Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族化
合物半導体層を基板上に化学気相成長法により成長させ
るようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成
長方法において、 上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩ
ＩＩ族元素の原料の供給量に対する上記窒化物系ＩＩＩ
−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給
量のモル比を８０００以上にして上記窒化物系ＩＩＩ−
Ｖ族化合物半導体層を成長させるようにしたことを特徴
とする窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方
法。 - 【請求項２】 上記基板が窒化物系ＩＩＩ−Ｖ族化合物
半導体以外の材料からなることを特徴とする請求項１記
載の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。 - 【請求項３】 上記モル比を１００００以上にして上記
窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよう
にしたことを特徴とする請求項１記載の窒化物系ＩＩＩ
−Ｖ族化合物半導体層の成長方法。 - 【請求項４】 上記モル比を１１０００以上にして上記
窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよう
にしたことを特徴とする請求項１記載の窒化物系ＩＩＩ
−Ｖ族化合物半導体層の成長方法。 - 【請求項５】 上記基板はＡｌ2 Ｏ3 基板、ＺｎＯ基板
またはＳｉＣ基板であることを特徴とする請求項１記載
の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。 - 【請求項６】 Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合物
半導体層を基板上に化学気相成長法により成長させるよ
うにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方
法において、 上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩ
ＩＩ族元素の原料の供給量に対する上記窒化物系ＩＩＩ
−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給
量のモル比を１００００以上にして上記窒化物系ＩＩＩ
−Ｖ族化合物半導体層を成長させるようにしたことを特
徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方
法。 - 【請求項７】 上記基板が窒化物系ＩＩＩ−Ｖ族化合物
半導体以外の材料からなることを特徴とする請求項６記
載の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。 - 【請求項８】 上記モル比を１３０００以上にして上記
窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよう
にしたことを特徴とする請求項６記載の窒化物系ＩＩＩ
−Ｖ族化合物半導体層の成長方法。 - 【請求項９】 上記モル比を１４０００以上にして上記
窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよう
にしたことを特徴とする請求項６記載の窒化物系ＩＩＩ
−Ｖ族化合物半導体層の成長方法。 - 【請求項１０】 上記基板はＡｌ2 Ｏ3 基板、ＺｎＯ基
板またはＳｉＣ基板であることを特徴とする請求項６記
載の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法。 - 【請求項１１】 Ｉｎを含まない窒化物系ＩＩＩ−Ｖ族
化合物半導体層を基板上に化学気相成長法により成長さ
せるようにした半導体装置の製造方法において、 上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を構成するＩ
ＩＩ族元素の原料の供給量に対する上記窒化物系ＩＩＩ
−Ｖ族化合物半導体層を構成するＶ族元素の原料の供給
量のモル比を８０００以上にして上記窒化物系ＩＩＩ−
Ｖ族化合物半導体層を成長させるようにしたことを特徴
とする半導体装置の製造方法。 - 【請求項１２】 上記基板が窒化物系ＩＩＩ−Ｖ族化合
物半導体以外の材料からなることを特徴とする請求項１
１記載の半導体装置の製造方法。 - 【請求項１３】 上記モル比を１００００以上にして上
記窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよ
うにしたことを特徴とする請求項１１記載の半導体装置
の製造方法。 - 【請求項１４】 上記モル比を１１０００以上にして上
記窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよ
うにしたことを特徴とする請求項１１記載の半導体装置
の製造方法。 - 【請求項１５】 上記基板はＡｌ2 Ｏ3 基板、ＺｎＯ基
板またはＳｉＣ基板であることを特徴とする請求項１１
記載の半導体装置の製造方法。 - 【請求項１６】 Ｉｎを含む窒化物系ＩＩＩ−Ｖ族化合
物半導体層を基板上に化学気相成長法により成長させる
ようにした半導体装置の製造方法において、上記窒化物
系ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族元素
の原料の供給量に対する上記窒化物系ＩＩＩ−Ｖ族化合
物半導体層を構成するＶ族元素の原料の供給量のモル比
を１００００以上にして上記窒化物系ＩＩＩ−Ｖ族化合
物半導体層を成長させるようにしたことを特徴とする半
導体装置の製造方法。 - 【請求項１７】 上記基板が窒化物系ＩＩＩ−Ｖ族化合
物半導体以外の材料からなることを特徴とする請求項１
６記載の半導体装置の製造方法。 - 【請求項１８】 上記モル比を１３０００以上にして上
記窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよ
うにしたことを特徴とする請求項１６記載の半導体装置
の製造方法。 - 【請求項１９】 上記モル比を１４０００以上にして上
記窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよ
うにしたことを特徴とする請求項１６記載の半導体装置
の製造方法。 - 【請求項２０】 上記基板はＡｌ2 Ｏ3 基板、ＺｎＯ基
板またはＳｉＣ基板であることを特徴とする請求項１６
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP256598A JPH11204885A (ja) | 1998-01-08 | 1998-01-08 | 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP256598A JPH11204885A (ja) | 1998-01-08 | 1998-01-08 | 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007338846A Division JP2008135768A (ja) | 2007-12-28 | 2007-12-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204885A true JPH11204885A (ja) | 1999-07-30 |
Family
ID=11532903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP256598A Pending JPH11204885A (ja) | 1998-01-08 | 1998-01-08 | 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11204885A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1299900A2 (en) * | 2000-06-28 | 2003-04-09 | Advanced Technology Materials, Inc. | METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES |
| JP2006147663A (ja) * | 2004-11-16 | 2006-06-08 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2009026748A1 (en) * | 2007-08-31 | 2009-03-05 | Lattice Power (Jiangxi) Corporation | Gallium nitride light-emitting device with ultra-high reverse breakdown voltage |
| US8212259B2 (en) | 2000-03-13 | 2012-07-03 | Cree, Inc. | III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates |
| JP2013021376A (ja) * | 2004-11-16 | 2013-01-31 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
| JP2015518658A (ja) * | 2012-04-16 | 2015-07-02 | センサー エレクトロニック テクノロジー インコーポレイテッド | 不均一多重量子井戸構造 |
| JP2017165624A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社サイオクス | 窒化物半導体テンプレートおよび窒化物半導体積層物 |
| EP2251464B1 (en) * | 2009-05-12 | 2019-01-16 | NGK Insulators, Ltd. | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04139097A (ja) * | 1990-09-27 | 1992-05-13 | Toshiba Corp | 有機金属成長法 |
| JPH08188498A (ja) * | 1995-01-10 | 1996-07-23 | Sumitomo Electric Ind Ltd | エピタキシャルウェハおよびその製造方法 |
| JPH09309796A (ja) * | 1996-05-23 | 1997-12-02 | Sony Corp | 窒素系ｉｉｉ−ｖ族化合物半導体の成長方法 |
| JPH1051029A (ja) * | 1996-07-31 | 1998-02-20 | Sharp Corp | 半導体発光素子及びその製造方法 |
-
1998
- 1998-01-08 JP JP256598A patent/JPH11204885A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04139097A (ja) * | 1990-09-27 | 1992-05-13 | Toshiba Corp | 有機金属成長法 |
| JPH08188498A (ja) * | 1995-01-10 | 1996-07-23 | Sumitomo Electric Ind Ltd | エピタキシャルウェハおよびその製造方法 |
| JPH09309796A (ja) * | 1996-05-23 | 1997-12-02 | Sony Corp | 窒素系ｉｉｉ−ｖ族化合物半導体の成長方法 |
| JPH1051029A (ja) * | 1996-07-31 | 1998-02-20 | Sharp Corp | 半導体発光素子及びその製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8212259B2 (en) | 2000-03-13 | 2012-07-03 | Cree, Inc. | III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates |
| EP1299900A4 (en) * | 2000-06-28 | 2007-09-26 | Cree Inc | METHOD FOR OBTAINING IMPROVED EPITAXY QUALITY (SURFACE CONDITION AND DEFAULT DENSITY) ON NITRIDE-PROMOTING SUBSTRATE (ALUMINUM, INDIUM, GALLIUM) ((AL, IN, GA) N) FOR OPTOELECTRONIC DEVICES AND ELECTRONICS |
| EP1299900A2 (en) * | 2000-06-28 | 2003-04-09 | Advanced Technology Materials, Inc. | METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES |
| JP2013021376A (ja) * | 2004-11-16 | 2013-01-31 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
| JP2006147663A (ja) * | 2004-11-16 | 2006-06-08 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| US7638819B2 (en) | 2004-11-16 | 2009-12-29 | Fujitsu Limited | Compound semiconductor device and the fabricating method of the same |
| JP4514584B2 (ja) * | 2004-11-16 | 2010-07-28 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US7838903B2 (en) | 2004-11-16 | 2010-11-23 | Fujitsu Limited | Compound semiconductor device and the fabricating method of the same |
| WO2009026748A1 (en) * | 2007-08-31 | 2009-03-05 | Lattice Power (Jiangxi) Corporation | Gallium nitride light-emitting device with ultra-high reverse breakdown voltage |
| EP2251464B1 (en) * | 2009-05-12 | 2019-01-16 | NGK Insulators, Ltd. | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device |
| JP2015518658A (ja) * | 2012-04-16 | 2015-07-02 | センサー エレクトロニック テクノロジー インコーポレイテッド | 不均一多重量子井戸構造 |
| US9722139B2 (en) | 2012-04-16 | 2017-08-01 | Sensor Electronic Technology, Inc. | Non-uniform multiple quantum well structure |
| US10164147B2 (en) | 2012-04-16 | 2018-12-25 | Sensor Electronic Technology, Inc. | Non-uniform superlattice structure |
| JP2017165624A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社サイオクス | 窒化物半導体テンプレートおよび窒化物半導体積層物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176479B2 (en) | Nitride compound semiconductor element | |
| JP4743214B2 (ja) | 半導体素子およびその製造方法 | |
| JP3470623B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| US7550368B2 (en) | Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device | |
| JP2003229645A (ja) | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 | |
| EP1122841A1 (en) | Process for producing nitride semiconductor device | |
| WO2002054549A1 (fr) | Element lumineux semi-conducteur, son procede de production, dispositif semi-conducteur et son procede de production | |
| JP2008263023A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法 | |
| US20070008998A1 (en) | Semiconductor light emitting device | |
| WO2002099942A1 (fr) | Laser semi-conducteur a base de nitrure | |
| JP2005064153A (ja) | 半導体層 | |
| JP3269344B2 (ja) | 結晶成長方法および半導体発光素子 | |
| JP2000082671A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置とその製造方法 | |
| JP2001267691A (ja) | 半導体素子およびその製造方法 | |
| JP2000332362A (ja) | 半導体装置および半導体発光素子 | |
| KR100841269B1 (ko) | Ⅲ족 질화물 반도체 다층구조물 | |
| JP3773713B2 (ja) | 量子箱の形成方法 | |
| JPH11204885A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 | |
| JP4305982B2 (ja) | 半導体発光素子の製造方法 | |
| JP2008135768A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法 | |
| EP1553669A1 (en) | Group iii nitride semiconductor light-emitting device and method for manufacturing same | |
| JP2003273469A (ja) | 窒化ガリウム系半導体素子及びその製造方法 | |
| KR20080081790A (ko) | Ⅲ족 질화물 반도체 박막, ⅲ족 질화물 반도체 발광소자 및ⅲ족 질화물 반도체 박막의 제조방법 | |
| JP3543628B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体発光素子の製造方法 | |
| JP4363415B2 (ja) | 結晶膜、結晶基板および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080502 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080515 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080606 |