JP6998798B2 - ＧａＮ積層体およびその製造方法 - Google Patents

ＧａＮ積層体およびその製造方法 Download PDF

Info

Publication number
JP6998798B2
JP6998798B2 JP2018037474A JP2018037474A JP6998798B2 JP 6998798 B2 JP6998798 B2 JP 6998798B2 JP 2018037474 A JP2018037474 A JP 2018037474A JP 2018037474 A JP2018037474 A JP 2018037474A JP 6998798 B2 JP6998798 B2 JP 6998798B2
Authority
JP
Japan
Prior art keywords
gan
terrace
macro
substrate
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018037474A
Other languages
English (en)
Other versions
JP2019151518A (ja
Inventor
序章 藤倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2018037474A priority Critical patent/JP6998798B2/ja
Priority to US16/284,473 priority patent/US10707309B2/en
Priority to CN201910153241.2A priority patent/CN110219048B/zh
Publication of JP2019151518A publication Critical patent/JP2019151518A/ja
Application granted granted Critical
Publication of JP6998798B2 publication Critical patent/JP6998798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/22—Sandwich processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic Table 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ＧａＮ積層体およびその製造方法に関する。
窒化ガリウム（ＧａＮ）は、発光素子、トランジスタ等の半導体装置を製造するための材料として用いられている。ＧａＮ基板上にＧａＮ層をエピタキシャル成長させたＧａＮ積層体は、ＧａＮ層が高品質であるため注目されている（高品質なＧａＮ層成長のためのＧａＮ基板の利用について、例えば非特許文献１参照）。
例えば、ＧａＮ積層体を用いて製造される半導体装置の耐圧を向上させるために、ＧａＮ基板上に成長されるＧａＮ層の厚さは、１０μｍ以上であることが望まれる。ＧａＮ基板上にこのように厚いＧａＮ層を成長させる技術として、本願発明者は、有機金属気相成長（ＭＯＶＰＥ）等と比べて高い成長レートが得られるハイドライド気相成長（ＨＶＰＥ）を用いることを提案する。
大島祐一、外５名、「ボイド形成剥離法によるGaN基板」、日立電線、No.26（2007-1）、p. 31―36
ＧａＮ基板上にＨＶＰＥによりＧａＮ層を成長させることで、どのようなＧａＮ積層体が得られるか、知られていないことが多い。
本発明の一目的は、ＧａＮ基板上にＨＶＰＥによりＧａＮ層を成長させることで得られる新規なＧａＮ積層体を提供することであり、また、そのようなＧａＮ積層体を得るための製造方法を提供することである。
本発明の一態様によれば、
ＧａＮ単結晶で構成され、主面に対して最も近い低指数の結晶面がｃ面であるＧａＮ基板と、
前記ＧａＮ基板の前記主面上にエピタキシャル成長されたＧａＮ層と、
を有し、
前記ＧａＮ層の表面は、マクロステップと、マクロテラスと、が交互に並んだマクロステップ・テラス構造を有し、
前記マクロステップおよび前記マクロテラスのうちの一方は、ＧａＮの複数分子層以上の高さを有しｍ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有し、
前記マクロステップおよび前記マクロテラスのうちの他方は、ＧａＮの複数分子層以上の高さを有しａ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有する、ＧａＮ積層体
が提供される。
本発明の他の態様によれば、
ＧａＮ単結晶で構成され、主面に対して最も近い低指数の結晶面がｃ面であるＧａＮ基板を準備する工程と、
前記ＧａＮ基板の前記主面上に、ＨＶＰＥによりＧａＮ層をエピタキシャル成長させる工程と、
を有し、
前記ＧａＮ層をエピタキシャル成長させる工程では、
成長温度を９５０℃以上１２００℃以下として、前記ＧａＮ層を成長させ、
前記ＧａＮ層の表面に、マクロステップと、マクロテラスと、が交互に並んだマクロステップ・テラス構造を形成し、
前記マクロステップおよび前記マクロテラスのうちの一方は、ＧａＮの複数分子層以上の高さを有しｍ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有し、
前記マクロステップおよび前記マクロテラスのうちの他方は、ＧａＮの複数分子層以上の高さを有しａ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有する、
ＧａＮ積層体の製造方法
が提供される。
新規なＧａＮ積層体が提供される。また、そのようなＧａＮ積層体を得るための製造方法が提供される。
図１は、本発明の実施形態による積層体を示す概略断面図である。 図２は、実施形態による積層体の製造方法を概略的に示すフローチャートである。 図３は、ＨＶＰＥ装置を例示する概略構成図である。 図４は、実験例に係る、マクロステップ・テラスを有する積層体のエピ層の、表面状態を示す図である。 図５は、図４の（ａ）部の拡大図である。 図６は、マクロステップ・テラスの模式図である。 図７は、実験例に係る、エピ層の成長条件および基板のオフ角の条件を変化させて作製された積層体におけるエピ層の、表面状態を示す図である。 図８は、結晶成長処理の第１～第３条件範囲を示すグラフである。 図９は、実験例に係る、中心オフ角のオフ方向をｍ方向とした基板を用いて作製された積層体におけるエピ層の、表面状態を示す図である。 図１０は、実験例に係る、中心オフ角のオフ方向をｍ方向とした基板を用いて作製された積層体におけるエピ層の、表面状態を示す図である。
本発明の実施形態による窒化ガリウム（ＧａＮ）積層体３０について説明する。図１は、ＧａＮ積層体３０を示す概略断面図である。ＧａＮ積層体３０（積層体３０ともいう）は、ＧａＮ基板１０（基板１０ともいう）と、基板１０上にエピタキシャル成長されたＧａＮ層２０（エピ層２０ともいう）と、を有する。
基板１０は、ＧａＮ単結晶で構成されている。基板１０は主面１１を有し、主面１１は研磨された平坦な面である。主面１１に対して最も近い低指数の結晶面は、基板１０を構成するＧａＮ単結晶のｃ面である。また、当該ｃ面は、Ｇａ極性を持ついわゆる＋ｃ面、あるいは、窒素極性を持つ－ｃ面の場合が有り得る。主面１１内のある位置におけるｃ軸方向と、主面１１の法線方向（より詳細には主面１１の中心の法線方向）と、のなす角が、当該位置における基板１０のオフ角である。主面１１の中心におけるオフ角である中心オフ角は、例えばａ軸方向（ａ方向ともいう）に傾斜するように付与され、また例えばｍ軸方向（ｍ方向ともいう）に傾斜するように付与されている。
オフ角がａ方向に傾斜しているとは、基板１０の平面視（主面１１の平面視）において、ａ方向と、当該オフ角の方向であるオフ方向と、のなす角が、±１５°未満、好ましくは±１０°以内、より好ましくは±５°以内であることをいう。同様に、オフ角がｍ方向に傾斜しているとは、主面１１の平面視において、ｍ方向と、当該オフ角の方向であるオフ方向と、のなす角が、±１５°未満、好ましくは±１０°以内、より好ましくは±５°以内であることをいう。「オフ角がａ方向に傾斜していること」、「オフ角がｍ方向に傾斜していること」を、それぞれ、「オフ方向がａ方向である」、「オフ方向がｍ方向である」ともいう。
エピ層２０は、基板１０の主面１１上にエピタキシャル成長されたＧａＮ層である。例えば、積層体３０を用いて製造される半導体装置の耐圧を向上させるために、エピ層２０の厚さは、１０μｍ以上であることが好ましい。１０μｍ以上の厚いエピ層２０を高速に成長させるために、エピ層２０の成長方法としては、ハイドライド気相成長（ＨＶＰＥ）を用いるとよい。
本願発明者は、ＧａＮ基板上にＨＶＰＥにより成長させたＧａＮ層の表面に、特異な畝状の構造が形成されることがあるという知見を見出した。より具体的には、例えば、０．３μｍ／分以上３．０μｍ／分以下の成長レートで、所定の条件範囲において、１０μｍ以上の厚いＧａＮ層を成長させると、このような畝状の構造が形成されやすい傾向があることがわかった。詳細は後述するように、本明細書では、このような特異な畝状の構造を「マクロステップ・テラス構造」と称する。なお、記載の煩雑さを避けるため、「ステップ・テラス構造」という用語を略して「ステップ・テラス」と称することがある。
積層体３０を用いて製造された半導体装置の性能に、マクロステップ・テラスがどのような影響を与えるか未知である。マクロステップ・テラスが、半導体装置の性能を向上させる可能性もあり、低下させる可能性もある。そこで、後述の実験例で詳しく説明するように、本願発明者は、マクロステップ・テラスの形成を促進する技術について検討するとともに、マクロステップ・テラスの形成を抑制する技術について検討した。
このような検討を踏まえ、本実施形態では、マクロステップ・テラス４０が形成された積層体３０について説明する。より具体的には、本実施形態による積層体３０は、エピ層２０の表面２１にマクロステップ・テラス４０を有することを特徴とする。
後述の図６に示されるように、マクロステップ・テラス４０は、ｍ方向ステップ・テラス５０ｍで構成されるマクロステップ４１と、ａ方向ステップ・テラス５０ａで構成されるマクロテラス４２と、が交互に並んだ構造として理解される。ｍ方向ステップ・テラス５０ｍと、ａ方向ステップ・テラス５０ａとは、諸特性（例えば、導電性に影響を与える不純物の取り込みやすさや、ＩｎＧａＮやＡｌＧａＮ等の混晶半導体成長時のＩＩＩ族原子の取り込み割合等）が異なると推測される。したがって、マクロステップ・テラス４０を有する積層体３０は、例えば、エピ層２０の表面２１に諸特性（例えば導電性等）が異なる微細領域が交互に配置された新規な半導体装置、例えば、平面状の混晶超格子・ドーピング超格子構造や量子細線等の１次元閉じ込め構造を作製するための材料として応用できる可能性も有する。
図２は、積層体３０の製造方法を概略的に示すフローチャートである。まずステップＳ１０では、基板１０を準備する。次にステップＳ２０では、基板１０の主面１１上に、ＨＶＰＥによりＧａＮ層２０をエピタキシャル成長させる。ここで、ＨＶＰＥ装置２００について説明する。図３は、ＨＶＰＥ装置２００を例示する概略構成図である。
ＨＶＰＥ装置２００は、石英等の耐熱性材料からなり、成膜室２０１が内部に構成された気密容器２０３を備えている。成膜室２０１内には、処理対象である基板１０を保持するサセプタ２０８が設けられている。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、回転自在に構成されている。気密容器２０３の一端には、成膜室２０１内へ塩酸（ＨＣｌ）ガス、アンモニア（ＮＨ３）ガス、窒素ガス（Ｎ２ガス）を供給するガス供給管２３２ａ～２３２ｃが接続されている。ガス供給管２３２ｃには水素ガス（Ｈ２ガス）を供給するガス供給管２３２ｄが接続されている。ガス供給管２３２ａ～２３２ｄには、上流側から順に、流量制御器２４１ａ～２４１ｄ、バルブ２４３ａ～２４３ｄがそれぞれ設けられている。ガス供給管２３２ａの下流には、原料としてのＧａ融液を収容するガス生成器２３３ａが設けられている。ガス生成器２３３ａには、ＨＣｌガスとＧａ融液との反応により生成された塩化ガリウム（ＧａＣｌ）ガスを、サセプタ２０８上に保持された基板１０に向けて供給するノズル２４９ａが接続されている。ガス供給管２３２ｂ、２３２ｃの下流側には、これらのガス供給管から供給された各種ガスをサセプタ２０８上に保持された基板１０に向けて供給するノズル２４９ｂ、２４９ｃがそれぞれ接続されている。気密容器２０３の他端には、成膜室２０１内を排気する排気管２３０が設けられている。排気管２３０にはポンプ２３１が設けられている。気密容器２０３の外周にはガス生成器２３３ａ内やサセプタ２０８上に保持された基板１０を所望の温度に加熱するゾーンヒータ２０７が、気密容器２０３内には成膜室２０１内の温度を測定する温度センサ２０９が、それぞれ設けられている。ＨＶＰＥ装置２００が備える各部材は、コンピュータとして構成されたコントローラ２８０に接続されており、コントローラ２８０上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。
ＧａＮ層２０の成長処理は、ＨＶＰＥ装置２００を用い、例えば以下の処理手順で実施することができる。まず、ガス生成器２３３ａ内に原料としてＧａを収容する。また、サセプタ２０８上に基板１０を保持する。そして、成膜室２０１内の加熱および排気を実施しながら、成膜室２０１内へＮ２ガスを供給し、成膜室２０１を所望の成長圧力とする。この際に、成長開始前の基板表面の荒れを防止するために、おおよそ５００℃の温度（好ましくは４００℃以上５５０℃以下の範囲の温度）から、ガス供給管２３２ｂよりＮＨ３ガスの供給を開始する。そして、成膜室２０１内が所望の成長温度に到達した後に、Ｈ２ガスの供給を開始し、成膜室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ａからガス供給を行うことにより、基板１０に対しＧａＣｌガスを供給する。ＧａＣｌガスの供給直前にＨ２ガスの供給を開始するのは、Ｈ２ガスの供給開始が早すぎる場合に成長前のＧａＮ基板の表面がエッチングされて荒れが生じること、を防止するためである。成膜室２０１内が所望の成長温度に到達してから２分以内にＨ２ガスの供給を開始することが好ましく、また、Ｈ２ガスの供給開始後１分以内にＧａＣｌガスの供給することが好ましい。
ＧａＮ層２０の成長処理条件として、以下の第１条件範囲（条件１ともいう）、第２条件範囲（条件２ともいう）、および、第３条件範囲（条件３ともいう）が例示される。Ｖ／ＩＩＩ比は、ＩＩＩ族原料ガスであるガリウム（Ｇａ）原料ガス（本例ではＧａＣｌガス）の分圧に対する、Ｖ族原料ガスである窒素（Ｎ）原料ガス（本例ではＮＨ３ガス）の分圧の比である。
成長温度Ｔｇ：９５０℃以上１２００℃以下、Ｖ／ＩＩＩ比：１以上５１以下、成膜室２０１内の圧力：９０ｋＰａ以上１０５ｋＰａ以下、好ましくは９０ｋＰａ以上９５ｋＰａ以下、ＧａＣｌガスの分圧：０．３ｋＰａ以上１５ｋＰａ以下、Ｎ２ガスの流量／Ｈ２ガスの流量：０以上２０以下、の範囲において、
条件１として、(V/III比)≦0.2Tg - 189 、かつ、(V/III比)≧0.2Tg - 199
条件２として、(V/III比)＜0.2Tg - 199、かつ、(V/III比)≧0.2Tg - 209
条件３として、(V/III比)＜0.2Tg - 209
が例示される。
図８は、条件１、２および３に対応する成長温度ＴｇおよびＶ／ＩＩＩ比の範囲を示すグラフであり、横軸が成長温度Ｔｇを示し、縦軸がＶ／ＩＩＩ比を示す。なお、図８において、条件１、２および３を外れた条件範囲（灰色で示された条件範囲）では、表面荒れや、本発明の特異な畝状の構造とは別種の乱雑な畝状構造などが発生する。
マクロステップ・テラス４０を有するエピ層２０の成長条件として、好ましくは、条件１または条件２が用いられ、より好ましくは、条件１が用いられる。つまり、Ｖ／ＩＩＩ比と成長温度Ｔｇの間の関係は、(V/III比)≦0.2Tg - 189 、かつ、(V/III比)≧0.2Tg - 209 であるのが好ましく、(V/III比)≦0.2Tg - 189 、かつ、(V/III比)≧0.2Tg - 199であるのがより好ましい。条件１がより好ましいのは、条件２と比べて、マクロステップ・テラス４０が形成されやすく、また、後で述べるように基板のオフ角によらずマクロステップ４０を形成できるためである。成長レートは、例えば、０．３μｍ／分以上３．０μｍ／分以下の範囲である。
条件２を用いる場合、主面１１内におけるオフ角の大きさが、好ましくは０．５°以下、より好ましくは０．４°以下である領域を有する基板１０を用いるとよい。条件２では、オフ角が小さいほど、マクロステップ・テラス４０が形成されやすいからである。これに対し、条件１では、オフ角の大きさに係らず、マクロステップ・テラス４０を形成することができる。条件１および条件２のいずれについても、オフ方向に係らず、マクロステップ・テラス４０を形成することができる。
所定厚さ、好ましくは例えば１０μｍ以上の厚さのＧａＮ層２０を成長させた後、成長処理に用いたＧａＣｌガスの供給を停止し、成長室２０１内の温度を搬出作業化可能な温度（室温付近）まで低下させる。この過程で、エピ層２０の表面を保護するために、ＮＨ３ガスは５００℃程度（好ましくは４００℃以上５５０℃以下の範囲の温度）まで供給し続けるのが好ましい。また同様に、エピ層２０の表面を保護するために、Ｈ２ガスは、ＧａＣｌガスの供給停止と同時に供給を停止するのが好ましい。そして、成膜室２０１内の雰囲気をＮ２ガスへ置換して大気圧に復帰させた後、成膜室２０１内から、エピ層２０が形成された基板１０、すなわち積層体３０を搬出する。このようにして、エピ層２０の表面２１にマクロステップ・テラス４０を有する積層体３０が製造される。
＜実験例＞
以下、実験例について説明する。実験例では、基板上にＨＶＰＥにより厚さ１０μｍ以上のエピ層を成長させた積層体を作製して、エピ層の表面状態を調べた。その結果、エピ層表面にマクロステップ・テラスを有する積層体と、エピ層表面にマクロステップ・テラスよりも平坦であるステップ・テラスを有する積層体と、の作り分けが可能であるとの知見が得られた。これらのいずれの態様の積層体も、本願発明者により見出された、新規な構造を有するＧａＮ積層体である。
実験例では、基板として、ボイド形成剥離（ＶＡＳ）法で製造され、直径２インチ（５．０８ｃｍ）で、主面内の貫通転位密度（ＴＤＤ）が１～３×１０６／ｃｍ２であるＧａＮ単結晶基板を用いた。中心オフ角のオフ方向と大きさとが異なる複数の基板を用いた。具体的には、中心オフ角のオフ方向がａ方向である基板と、中心オフ角のオフ方向がｍ方向である基板とを用い、中心オフ角の大きさが０．２°から０．６°程度の範囲で異なる基板を用いた。各基板上に、ＨＶＰＥによりＧａＮをエピタキシャル成長させることでエピ層を形成して、オフ角のオフ方向と大きさとが既知であるエピ層の中心近傍領域を観察した。なお、ＶＡＳ法を用いることで、貫通転位密度が局所的に非常に高い領域、例えば１×１０７／ｃｍ２以上である領域が形成されないように、基板を製造できる。このため、ＶＡＳ法で製造された基板を用いることは、成長されるエピ層の面内における均質性を高めるために好ましい。
まず、図４～６を参照して、マクロステップ・テラスについて説明する。図４は、マクロステップ・テラスを有する積層体のエピ層の表面状態を示す図である。図４に示す積層体は、オフ方向がａ方向で大きさが０．４°の中心オフ角を有する基板上に、条件１により、厚さ３０μｍのエピ層を成長させることで作製した。図５は、図４の（ａ）部の拡大図である。図６は、マクロステップ・テラスの模式図である。
図４において、（ａ）部は、エピ層表面の光学顕微鏡像であり、（ｂ）部は、エピ層表面の２０μｍ角の領域に対する原子間力顕微鏡（ＡＦＭ）像であり、（ｃ）部は、マクロステップ内の５μｍ角の領域に対するＡＦＭ像であり、（ｄ）部は、マクロテラス内の５μｍ角の領域に対するＡＦＭ像であり、（ｅ）部は、（ｂ）部の中央に示す線に沿ったＡＦＭラインプロファイルである。
図４（ａ）部に示すように、エピ層表面に、ａ方向とｍ方向との中間方向に延びた特異な畝状の構造が観察される。このような畝状の構造は、エピ層の全面に形成されていた。本願発明者は、図４（ａ）部に観察される畝状の構造は、図６に示すような、マクロステップ４１とマクロテラス４２とが交互に並んだマクロステップ・テラス４０として模式的に理解されるとの知見を得た。つまり、図４に示す積層体のエピ層表面は、マクロステップ・テラスを有する面であるとの知見を得た。図４（ａ）部に観察されるマクロステップ・テラスは、図６を紙面内で９０°回転させた状態に対応する。
図４（ｂ）部に「マクロテラス端」と示された境界領域を挟んで、ＡＦＭ像に観察される縞状のパターンの方向および間隔が異なっている。マクロテラス端は、図６に示すマクロテラス４２とマクロステップ４１との境界に対応する。
図４（ｃ）部は、マクロテラス端の左方に配置されたマクロステップ内を拡大したＡＦＭ像である。マクロステップ内では、ｍ方向と概ね直交する方向に延びて、（図４（ｄ）部の像と比べて）間隔が狭い縞状のパターンが観察される。図６に示すように、マクロステップ４１は、ｍ方向と直交する方向に延びたステップであるｍ方向ステップ５１ｍと、ｍ方向と直交する方向に延びたテラスであるｍ方向テラス５２ｍと、が交互に並んだステップ・テラスを有する面として模式的に理解される。また、マクロステップ４１は、ａ方向とｍ方向との中間方向に延びた面として模式的に理解される。ｍ方向ステップ５１ｍとｍ方向テラス５２ｍとが交互に並んだステップ・テラスを、ｍ方向ステップ・テラス５０ｍと称する。図６において、ｍ方向ステップ５１ｍは、線で示されている。
各ｍ方向ステップ５１ｍの高さは、例えば１．２～１．７ｎｍ程度である。ＧａＮの単分子層の厚さが０．２６ｎｍ程度であることから、ｍ方向ステップ５１ｍは、ＧａＮの複数分子層以上の高さ、例えば４～７層分程度の高さを有し、ｍ方向についてステップバンチングが生じたステップである。
図４（ｄ）部は、マクロテラス端の右方に配置されたマクロテラス内を拡大したＡＦＭ像であり、マクロテラス内では、オフ方向に対応したａ方向と概ね直交する方向に延びて、（図４（ｃ）部の像と比べて）間隔が広い縞状のパターンが観察される。図６に示すように、マクロテラス４２は、ａ方向と直交する方向に延びたステップであるａ方向ステップ５１ａと、ａ方向と直交する方向に延びたテラスであるａ方向テラス５２ａと、が交互に並んだステップ・テラスを有する面として模式的に理解される。また、マクロテラス４２は、ａ方向とｍ方向との中間方向に延びた面として模式的に理解される。ａ方向ステップ５１ａとａ方向テラス５２ａとが交互に並んだステップ・テラスを、ａ方向ステップ・テラス５０ａと称する。図６において、ａ方向ステップ５１ａは、線で示されている。
各ａ方向ステップ５１ａの高さは、例えば１．２～２．４ｎｍ程度である。したがって、ａ方向ステップ５１ａは、ＧａＮの複数分子層以上の高さ、例えば４～１０層分程度の高さを有し、ａ方向についてステップバンチングが生じたステップである。
図４（ｅ）部は、図４（ｂ）部に示すマクロテラス端を挟んで左方のマクロステップと、右方のマクロテラスとにまたがった、マクロステップ・テラスのラインプロファイルである。マクロステップ・テラスにおいて、段状の構造が形成されていることがわかる。図４（ｅ）のラインプロファイルからはわかり難いが、図６に示すように、マクロステップ・テラス４０の凹凸を均した平面として規定されるエピ層の基準面２２に対して、マクロステップ４１の傾斜方向と、マクロテラス４２との傾斜方向と、は異なっていると理解される。マクロステップ４１、つまりｍ方向ステップ・テラス５０ｍを有する面は、ｃ面に対し０．５°以上０．７°以下傾いた面である。マクロステップ４１とマクロテラス４２とで形成される凹凸のピークツーバレーの高さは、１０ｎｍ以上である。
図５および図６に示す等高線は、マクロステップ４１のｍ方向ステップ５１ｍと、マクロテラス４２のａ方向ステップ５１ａと、を交互につないだ線である。エピ層の平面視（基準面２２の平面視）において、等高線が平均的に延びた方向と直交する方向が、実際のオフ方向であると推測される。このため、観察された領域における実際のオフ方向は、正確なａ方向からは、ややずれていると推測される。
次に、図７を参照して、エピ層の成長条件とマクロステップ・テラスの形成されやすさとの関係、および、基板のオフ角の条件とマクロステップ・テラスの形成されやすさとの関係について説明する。図７は、エピ層の成長条件および基板のオフ角の条件を変化させて作製された積層体におけるエピ層の表面状態を示す図である。
図７に示す複数の積層体は、以下のように作製した。基板として、中心オフ角のオフ方向がともにａ方向であって、中心オフ角の大きさが０．２５°、０．４°および０．５５°の３種類の基板を用いた。これらのそれぞれの種類の基板上に、条件１、２および３に含まれる多数の成長条件で、厚さ３０μｍのエピ層を成長させることにより、積層体を作製した。条件１、２および３は、図８を参照して上述した条件と同様である。条件１、２および３のそれぞれの条件範囲内では、ほぼ同様の結果が得られたので、図７には、各条件範囲における代表的な結果を示している。
図７において、（ａ）部は、各積層体のエピ層表面の光学顕微鏡像をまとめて示し、（ｂ）部は、オフ角が０．２５°で成長条件が条件３である積層体のエピ層表面の５μｍ角の領域に対するＡＦＭ像であり、（ｃ）部は、オフ角が０．４°で成長条件が条件３である積層体のエピ層表面の５μｍ角の領域に対するＡＦＭ像である。
図７（ａ）部に示すように、条件１では、いずれのオフ角の大きさについても、マクロステップ・テラスがエピ層の全面に形成される。条件２では、オフ角が小さいほどマクロステップ・テラスが形成されやすく、オフ角が０．５５°ではマクロステップ・テラスがほぼ形成されない。この結果から、条件２においてマクロステップ・テラスを形成するためには、基板のオフ角を、０．５°以下とすることが好ましく、０．４以下とすることがより好ましいといえる。
条件３では、いずれのオフ角の大きさについても、マクロステップ・テラスが観察されず、マクロステップ・テラスが形成された場合と比べて平坦なエピ層表面が得られる。
図７（ｂ）部に示すように、条件３でオフ角が０．２５°の積層体では、ＡＦＭ像に一様な縞状のパターンが観察される。このことは、エピ層表面が、所定方向（一定方向）に延びたステップおよびテラスが交互に並んだステップ・テラスを有することを示している。つまり、エピ層表面が、マクロステップ・テラスのように２種類のステップ・テラス（ｍ方向ステップ・テラスおよびａ方向ステップ・テラス）を有する面ではなく、１種類のステップ・テラスを有する面であることを示している。図７（ａ）部に示す光学顕微鏡像から考えて、エピ層表面の少なくとも１ｍｍ角以上の広さの領域が、１種類のステップ・テラスで構成されているといえる。同様に、図７（ｃ）部に示す、条件３でオフ角が０．４°の積層体においても、ＡＦＭ像に一様な縞状のパターンが観察され、エピ層表面の少なくとも１ｍｍ角以上の広さの領域が、１種類のステップ・テラスで構成されているといえる。
図７（ｂ）部に示す積層体（オフ角０．２５°の積層体）と、図７（ｃ）部に示す積層体（オフ角０．４°の積層体）とは、どちらも、エピ層表面が、ＧａＮの複数分子層以上の高さを有し所定方向に延びたステップと、テラスと、が交互に並んだステップ・テラスを有する。ただし、オフ角０．２５°の積層体のステップ・テラスと、オフ角０．４°の積層体のステップ・テラスとは、以下のような違いがある。オフ角０．２５°の積層体のステップは、各ステップが一定にＧａＮの２分子層の高さを有するダブルステップである。これに対し、オフ角０．４°の積層体のステップは、ａ方向についておおよそＧａＮ４～１０層程度の高さを持つステップバンチングが生じたステップである。オフ角０．４°の積層体のステップは、オフ方向に対応したａ方向と概ね直交する方向に延びている。マクロステップ・テラスが形成された場合と比べて平坦なエピ層表面は、このようなステップ・テラスを有する面として模式的に理解される。
次に、図９および図１０を参照して、基板のオフ方向をｍ方向とした場合について説明する。図９および図１０は、中心オフ角のオフ方向をｍ方向とした基板を用いて作製された積層体におけるエピ層の表面状態を示す図である。図９に示す積層体（オフ角０．３°の積層体）は、オフ方向がｍ方向で大きさが０．３°の中心オフ角を有する基板上に、条件１により、厚さ３０μｍのエピ層を成長させることで作製した。図１０に示す積層体（オフ角０．５５°の積層体）は、オフ方向がｍ方向で大きさが０．５５°の中心オフ角を有する基板上に、条件２により、厚さ３０μｍのエピ層を成長させることで作製した。
図９において、（ａ）部は、オフ角０．３°の積層体におけるエピ層表面の光学顕微鏡像であり、（ｂ）部は、オフ角０．３°の積層体におけるエピ層表面の２０μｍ角の領域に対するＡＦＭ像である。
図９（ａ）部に示すように、エピ層表面にマクロステップ・テラスが観察される。図９（ｂ）部に示すように、境界領域であるマクロテラス端を挟んで、右方にマクロステップが観察され、左方にマクロテラスが観察される。マクロステップ内では、オフ方向に対応したｍ方向と概ね直交する方向に延びて間隔が狭いｍ方向ステップが観察され、マクロテラス内では、ａ方向と概ね直交する方向に延びて間隔が広いａ方向ステップが観察される。このように、基板のオフ方向がｍ方向である場合も、基板のオフ方向がａ方向である場合と同様に、エピ層表面にマクロステップ・テラスを形成することができる。
図１０において、（ａ）部は、オフ角０．５５°の積層体におけるエピ層表面の光学顕微鏡像であり、（ｂ）部は、オフ角０．５５°の積層体におけるエピ層表面の２０μｍ角の領域に対するＡＦＭ像であり、（ｃ）部は、オフ角０．５５°の積層体におけるエピ層表面の５μｍ角の領域に対するＡＦＭ像である。
図１０（ａ）部に示すように、エピ層表面は、マクロステップ・テラスが観察されない平坦な面である。図１０（ｂ）部および図１０（ｃ）部に示すように、ＡＦＭ像に一様な縞状のパターンが観察され、エピ層表面が、１種類のステップ・テラスを有する面であることがわかる。図１０（ａ）部に示す光学顕微鏡像から考えて、エピ層表面の少なくとも１ｍｍ角以上の広さの領域が、１種類のステップ・テラスで構成されているといえる。観察されたステップは、オフ方向に対応したｍ方向と概ね直交する方向に延びている。また、当該ステップは、ＧａＮの複数分子層以上の高さを有し、ｍ方向についてステップバンチングが生じたステップである。このように、基板のオフ方向がｍ方向である場合も、基板のオフ方向がａ方向である場合と同様に、マクロステップ・テラスが形成された場合と比べて平坦なエピ層表面を得ることができる。つまり、エピ層表面を、マクロステップ・テラスのように２種類のステップ・テラス（ｍ方向ステップ・テラスおよびａ方向ステップ・テラス）を有する面ではなく、１種類のステップ・テラスを有する面として形成することができる。
このような平坦なエピ層の形成に関し、以下のようなこともいえる。図７（ｂ）に示したオフ角０．２５°の積層体、図７（ｃ）に示したオフ角０．４°の積層体、および、図１０（ｃ）に示したオフ角０．５５°の積層体を比較すると、基板のオフ角が０．３°超と大きくなることで、ステップが延びている方向を、オフ方向に対応したａ方向またはｍ方向と直交する方向に揃えようとする力が増すのではないかと推測される。つまり、オフ方向に対応したａ方向またはｍ方向と直交する方向にステップが延びたステップ・テラスを形成するためには、基板のオフ角を０．３°超とすることが好ましいといえる。
また、基板のオフ角が０．３°以下と小さくなることで、詳細な理由は不明であるが、各ステップが一定にＧａＮの２分子層の高さを有するダブルステップが形成されやすくなるのではないかと推測される。つまり、ダブルステップを有するステップ・テラスを形成するためには、基板のオフ角を０．３°以下とすることが好ましいといえる。
以上説明したように、エピ層表面にマクロステップ・テラスを有する積層体と、エピ層表面にマクロステップ・テラスよりも平坦であるステップ・テラスを有する積層体と、を作り分けることができる。成長温度が低温であるほど、前者の積層体が形成されやすく、成長温度が高温であるほど、後者の積層体が形成されやすい、という傾向が見られる。この理由は、以下のようなものと推測される。
図６に示すように、マクロステップ・テラスが形成されるためには、ＧａＮを構成する原子が、エピ層の表面内で、マクロステップ・テラスが形成されるような所定位置まで拡散する必要がある。高温ほど、原子がエピ層表面から蒸発しやすいため、表面拡散が生じにくくなる。このため、高温ほどマクロステップ・テラスが形成されにくく、エピ層表面が平坦になると考えられる。
なお、実際に観察されるマクロステップ・テラス（例えば図４（ｂ）部および図９（ｂ）部参照）、または、実際に観察されるステップ・テラス（例えば図７（ｂ）部、図７（ｃ）部および図１０（ｃ）部参照）は、揺らぎを含むため、上述のような模式的な理解による構造と完全には一致しないことがあるが、上述のような模式的な理解により、マクロステップ・テラスおよびステップ・テラスのそれぞれの特徴を捉えることが可能である。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更、改良、組み合わせ等が可能である。
上述の説明では、説明の便宜上、マクロステップ・テラスについて、ｍ方向ステップ・テラスで構成された面をマクロステップと称し、ａ方向ステップ・テラスで構成された面をマクロテラスと称している。実験例によれば（図４（ｂ）部および図９（ｂ）部参照）、マクロステップ（ｍ方向ステップ・テラス）におけるステップ間隔（テラス幅）と、マクロテラス（ａ方向ステップ・テラス）におけるステップ間隔（テラス幅）とは互いに異なるという傾向が見られ、より具体的には、マクロステップ（ｍ方向ステップ・テラス）におけるステップ間隔は、マクロテラス（ａ方向ステップ・テラス）におけるステップ間隔よりも狭い傾向が見られる。ただし、各種条件によっては、マクロステップ（ｍ方向ステップ・テラス）におけるステップ間隔が、マクロテラス（ａ方向ステップ・テラス）におけるステップ間隔よりも広くなる可能性はある。また、基板のオフ角とオフ方向によっては、マクロステップとマクロテラスを構成するステップ方向が逆転する場合も想定される。すなわち、ｍ方向ステップ・テラスからなるマクロテラスと、ａ方向ステップ・テラスから成るマクロステップを有するマクロステップ・テラスを形成することも可能である。いずれの場合においても、マクロステップ・テラスは、上述のように２種類のステップ・テラスが複合した構造であることは同様である。マクロステップ・テラスにおいて、２種類のステップ・テラスがそれぞれ構成する面のうち、つまり、マクロステップおよびマクロテラスのうち、便宜的に、幅の広い方を「マクロテラス」と称し、幅の狭い方を「マクロステップ」と称することができる。
エピ層表面にマクロステップ・テラスを有する積層体は、エピ層表面の全面にマクロステップ・テラスを有する積層体に限らず、エピ層表面の一部（例えば１ｍｍ角以上の広さの領域、また例えば５００μｍ角以上の広さの領域）にマクロステップ・テラスを有する積層体であってもよい。
エピ層表面にマクロステップ・テラスよりも平坦であるステップ・テラスを有する積層体は、エピ層表面の全面にステップ・テラスを有する積層体に限らず、エピ層表面の一部（例えば１ｍｍ角以上の広さの領域、また例えば５００μｍ角以上の広さの領域）にステップ・テラスを有する積層体であってもよい。
積層体が有する基板およびエピ層のそれぞれについて、導電型決定不純物等の不純物が含まれていてもよい。エピ層は、ｎ型不純物が含まれたＧａＮ層、および、ｐ型不純物が含まれたＧａＮ層のうちの一方を有してもよく、両方を有してもよい。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
ＧａＮ単結晶で構成され、主面に対して最も近い低指数の結晶面がｃ面であるＧａＮ基板と、
前記ＧａＮ基板の前記主面上にエピタキシャル成長されたＧａＮ層と、
を有し、
前記ＧａＮ層の表面は、マクロステップと、マクロテラスと、が交互に並んだマクロステップ・テラス構造を有し、
前記マクロステップおよび前記マクロテラスのうちの一方は、ＧａＮの複数分子層以上の高さを有しｍ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有し、
前記マクロステップおよび前記マクロテラスのうちの他方は、ＧａＮの複数分子層以上の高さを有しａ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有する、ＧａＮ積層体。
（付記２）
前記マクロステップおよび前記マクロテラスは、ｍ軸方向とａ軸方向との中間方向に延びている、付記１に記載のＧａＮ積層体。
（付記３）
前記マクロステップにおけるステップ間隔と前記マクロテラスにおけるステップ間隔とが互いに異なる、付記１または２に記載のＧａＮ積層体。
（付記４）
前記マクロステップにおけるステップ間隔が、前記マクロテラスにおけるステップ間隔よりも狭い、付記１～３のいずれか１つに記載のＧａＮ積層体。
（付記５）
ＧａＮの複数分子層以上の高さを有しｍ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有する前記マクロステップは、ｃ面に対し０．５°以上０．７°以下傾いた面である、付記１～４のいずれか１つに記載のＧａＮ積層体。
（付記６）
前記マクロステップと前記マクロテラスとが形成する凹凸のピークツーバレーの高さは、１０ｎｍ以上である、付記１～５のいずれか１つに記載のＧａＮ積層体。
（付記７）
前記ＧａＮ層の厚さは１０μｍ以上である、付記１～６のいずれか１つに記載のＧａＮ積層体。
（付記８）
前記ＧａＮ層の表面において、１ｍｍ角以上の広さの領域が、前記マクロステップ・テラス構造を有する付記１～７のいずれか１つに記載のＧａＮ積層体。
（付記９）
前記基板は、ＶＡＳ法で製造された基板である（貫通転位密度が１×１０７／ｃｍ２以上である領域を含まない基板である）、付記１～８のいずれか１つに記載のＧａＮ積層体。
（付記１０）
ＧａＮ単結晶で構成され、主面に対して最も近い低指数の結晶面がｃ面であるＧａＮ基板を準備する工程と、
前記ＧａＮ基板の前記主面上に、ＨＶＰＥによりＧａＮ層をエピタキシャル成長させる工程と、
を有し、
前記ＧａＮ層をエピタキシャル成長させる工程では、
成長温度を９５０℃以上１２００℃以下として、前記ＧａＮ層を成長させ、
前記ＧａＮ層の表面に、マクロステップと、マクロテラスと、が交互に並んだマクロステップ・テラス構造を形成し、
前記マクロステップおよび前記マクロテラスのうちの一方は、ＧａＮの複数分子層以上の高さを有しｍ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有し、
前記マクロステップおよび前記マクロテラスのうちの他方は、ＧａＮの複数分子層以上の高さを有しａ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有する、
ＧａＮ積層体の製造方法。
（付記１１）
前記ＧａＮ層をエピタキシャル成長させる工程では、成長温度ＴｇおよびＶ／ＩＩＩ比の範囲を(V/III比)≦0.2Tg - 189 、かつ、(V/III比)≧0.2Tg - 209とする、付記１０に記載のＧａＮ積層体の製造方法。
（付記１２）
前記ＧａＮ層をエピタキシャル成長させる工程では、成長温度ＴｇおよびＶ／ＩＩＩ比の範囲を(V/III比)≦0.2Tg - 189 、かつ、(V/III比)≧0.2Tg - 199とする、付記１０に記載のＧａＮ積層体の製造方法。
（付記１３）
前記ＧａＮ層をエピタキシャル成長させる工程では、成長温度ＴｇおよびＶ／ＩＩＩ比の範囲を(V/III比)＜0.2Tg - 199、かつ、(V/III比)≧0.2Tg - 209とする、付記１０に記載のＧａＮ積層体の製造方法。
（付記１４）
前記基板は、前記主面内に、前記主面の法線方向とｃ軸方向とのなす角であるオフ角の大きさが、好ましくは０．５°以下、より好ましくは０．４°以下である領域を有する、付記１３に記載のＧａＮ積層体の製造方法。
（付記１５）
前記ＧａＮ層をエピタキシャル成長させる工程では、１０μｍ以上の厚さの前記ＧａＮ層を成長させる、付記１０～１４のいずれか１つに記載のＧａＮ積層体の製造方法。
（付記１６）
前記ＧａＮ層をエピタキシャル成長させる工程では、０．３μｍ／分以上３．０μｍ／分以下の成長レートで前記ＧａＮ層を成長させる、付記１０～１５のいずれか１つに記載のＧａＮ積層体の製造方法。
（付記１７）
前記ＧａＮ層をエピタキシャル成長させる工程では、Ｎ原料ガスの供給を開始した後に、水素ガスの供給を開始し、水素ガスの供給を開始した後に、Ｇａ原料ガスの供給を開始する、付記１０～１６のいずれか１つに記載のＧａＮ積層体の製造方法。
１０ ＧａＮ基板（基板）
１１ （基板１０の）主面
２０ ＧａＮ層（エピ層）
２１ （エピ層２０の）表面
３０ ＧａＮ積層体（積層体）
４０ マクロステップ・テラス構造
４１ マクロステップ
４２ マクロテラス
５０ｍ ｍ方向ステップ・テラス構造
５１ｍ ｍ方向ステップ
５２ｍ ｍ方向テラス
５０ａ ａ方向ステップ・テラス構造
５１ａ ａ方向ステップ
５２ａ ａ方向テラス
２００ ＨＶＰＥ装置

Claims (9)

  1. ＧａＮ単結晶で構成され、主面に対して最も近い低指数の結晶面がｃ面であるＧａＮ基板と、
    前記ＧａＮ基板の前記主面上にエピタキシャル成長され厚さが１０μｍ以上で３０μｍ以下であるＧａＮ層と、
    を有し、
    前記ＧａＮ層の表面は、マクロステップと、マクロテラスと、が交互に並んだマクロステップ・テラス構造を有し、
    前記マクロステップおよび前記マクロテラスのうちの一方は、ＧａＮの複数分子層以上の高さを有しｍ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有し、
    前記マクロステップおよび前記マクロテラスのうちの他方は、ＧａＮの複数分子層以上の高さを有しａ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有する、ＧａＮ積層体。
  2. 前記マクロステップおよび前記マクロテラスは、ｍ軸方向とａ軸方向との中間方向に延びている、請求項１に記載のＧａＮ積層体。
  3. 前記マクロステップにおけるステップ間隔と前記マクロテラスにおけるステップ間隔とが互いに異なる、請求項１または２に記載のＧａＮ積層体。
  4. ＧａＮの複数分子層以上の高さを有しｍ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有する前記マクロステップは、ｃ面に対し０．５°以上０．７°以下傾いた面である、請求項１～３のいずれか１項に記載のＧａＮ積層体。
  5. 前記マクロステップと前記マクロテラスとが形成する凹凸のピークツーバレーの高さは、１０ｎｍ以上である、請求項１～４のいずれか１項に記載のＧａＮ積層体。
  6. ＧａＮ単結晶で構成され、主面に対して最も近い低指数の結晶面がｃ面であるＧａＮ基板を準備する工程と、
    前記ＧａＮ基板の前記主面上に、ＨＶＰＥにより厚さが１０μｍ以上で３０μｍ以下であるＧａＮ層をエピタキシャル成長させる工程と、
    を有し、
    前記ＧａＮ層をエピタキシャル成長させる工程では、
    成長温度を９５０℃以上１２００℃以下とし、成長温度ＴｇおよびＶ／ＩＩＩ比の範囲を（Ｖ／ＩＩＩ比）≦０．２Ｔｇ－１８９ 、かつ、（Ｖ／ＩＩＩ比）≧０．２Ｔｇ－２０９として、前記ＧａＮ層を成長させ、
    前記ＧａＮ層の表面に、マクロステップと、マクロテラスと、が交互に並んだマクロステップ・テラス構造を形成し、
    前記マクロステップおよび前記マクロテラスのうちの一方は、ＧａＮの複数分子層以上の高さを有しｍ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有し、
    前記マクロステップおよび前記マクロテラスのうちの他方は、ＧａＮの複数分子層以上の高さを有しａ軸方向と直交する方向に延びたステップと、テラスと、が交互に並んだステップ・テラス構造を有する、ＧａＮ積層体の製造方法。
  7. 前記ＧａＮ層をエピタキシャル成長させる工程では、成長温度ＴｇおよびＶ／ＩＩＩ比の範囲を（Ｖ／ＩＩＩ比）≦０．２Ｔｇ－１８９ 、かつ、（Ｖ／ＩＩＩ比）≧０．２Ｔｇ－１９９とする、請求項６に記載のＧａＮ積層体の製造方法。
  8. 前記ＧａＮ層をエピタキシャル成長させる工程では、成長温度ＴｇおよびＶ／ＩＩＩ比の範囲を（Ｖ／ＩＩＩ比）＜０．２Ｔｇ－１９９、かつ、（Ｖ／ＩＩＩ比）≧０．２Ｔｇ－２０９とする、請求項６に記載のＧａＮ積層体の製造方法。
  9. 前記基板は、前記主面内に、前記主面の法線方向とｃ軸方向とのなす角であるオフ角の大きさが０．５°以下である領域を有する、請求項８に記載のＧａＮ積層体の製造方法。
JP2018037474A 2018-03-02 2018-03-02 ＧａＮ積層体およびその製造方法 Active JP6998798B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018037474A JP6998798B2 (ja) 2018-03-02 2018-03-02 ＧａＮ積層体およびその製造方法
US16/284,473 US10707309B2 (en) 2018-03-02 2019-02-25 GaN laminate and method of manufacturing the same
CN201910153241.2A CN110219048B (zh) 2018-03-02 2019-02-28 GaN层叠体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018037474A JP6998798B2 (ja) 2018-03-02 2018-03-02 ＧａＮ積層体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019151518A JP2019151518A (ja) 2019-09-12
JP6998798B2 true JP6998798B2 (ja) 2022-01-18

Family

ID=67767757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018037474A Active JP6998798B2 (ja) 2018-03-02 2018-03-02 ＧａＮ積層体およびその製造方法

Country Status (3)

Country Link
US (1) US10707309B2 (ja)
JP (1) JP6998798B2 (ja)
CN (1) CN110219048B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903074B2 (en) * 2018-03-02 2021-01-26 Sciocs Company Limited GaN laminate and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005350291A (ja) 2004-06-09 2005-12-22 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその製造方法、ならびにｉｉｉ族窒化物結晶基板および半導体デバイス
JP2011126745A (ja) 2009-12-18 2011-06-30 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体基板及びその製造方法
JP2014162693A (ja) 2013-02-26 2014-09-08 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板
WO2015159342A1 (ja) 2014-04-14 2015-10-22 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
JP2017100936A (ja) 2015-11-25 2017-06-08 株式会社サイオクス 結晶成長用基板、窒化物結晶基板および窒化物結晶基板の製造方法
WO2017154701A1 (ja) 2016-03-08 2017-09-14 株式会社サイオクス 窒化物結晶基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP3749498B2 (ja) * 2002-03-26 2006-03-01 スタンレー電気株式会社 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
JP4652888B2 (ja) * 2004-05-27 2011-03-16 昭和電工株式会社 窒化ガリウム系半導体積層構造体の製造方法
JP2007161536A (ja) * 2005-12-14 2007-06-28 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法
CN102317512B (zh) * 2009-02-16 2014-01-01 日本碍子株式会社 13族氮化物的晶体生长方法及13族氮化物晶体
JP2011256082A (ja) * 2010-06-10 2011-12-22 Sumitomo Electric Ind Ltd ＧａＮ結晶自立基板およびその製造方法
DE112012004193T5 (de) * 2011-10-07 2014-07-03 Asahi Glass Co., Ltd. Siliziumcarbid-Einkristallsubstrat und Polierlösung
US9312129B2 (en) * 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
JP6477501B2 (ja) * 2014-01-17 2019-03-06 三菱ケミカル株式会社 ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法
JP6569727B2 (ja) * 2015-02-23 2019-09-04 三菱ケミカル株式会社 Ｃ面ＧａＮ基板
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates
US20170047223A1 (en) * 2015-08-13 2017-02-16 The Regents Of The University Of California Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005350291A (ja) 2004-06-09 2005-12-22 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその製造方法、ならびにｉｉｉ族窒化物結晶基板および半導体デバイス
JP2011126745A (ja) 2009-12-18 2011-06-30 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体基板及びその製造方法
JP2014162693A (ja) 2013-02-26 2014-09-08 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板
WO2015159342A1 (ja) 2014-04-14 2015-10-22 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
JP2017100936A (ja) 2015-11-25 2017-06-08 株式会社サイオクス 結晶成長用基板、窒化物結晶基板および窒化物結晶基板の製造方法
WO2017154701A1 (ja) 2016-03-08 2017-09-14 株式会社サイオクス 窒化物結晶基板

Also Published As

Publication number Publication date
US10707309B2 (en) 2020-07-07
US20190273138A1 (en) 2019-09-05
JP2019151518A (ja) 2019-09-12
CN110219048B (zh) 2021-10-15
CN110219048A (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
CN108155279B (zh) 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP5392855B2 (ja) 半導体基板及びその製造方法
WO2012121154A1 (ja) 下地基板、窒化ガリウム結晶積層基板及びその製造方法
JP2010192770A (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2010168273A (ja) Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
CN111527587B (zh) 第iii族氮化物半导体基板的制备方法
TW200844278A (en) Gallium nitride epitaxial wafer, and method of fabricating gallium nitride semiconductor light emitting device
JP6998798B2 (ja) ＧａＮ積層体およびその製造方法
CN110100304B (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
JP5045955B2 (ja) Ｉｉｉ族窒化物半導体自立基板
JP2007142003A (ja) Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP5957771B2 (ja) 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
US8466471B2 (en) Nitride semiconductor free-standing substrate and method for making same
KR20130035995A (ko) 구조체, 및 반도체 기판의 제조 방법
JP2004006568A (ja) ３−５族化合物半導体の製造方法
JP7401182B2 (ja) ＧａＮ積層体およびその製造方法
CN110219049B (zh) GaN层叠体及其制造方法
JP2015032730A (ja) 窒化物半導体構造およびそれを製造する方法
JP2004296640A (ja) ＧａＮ系半導体層の成長方法およびそれを用いた半導体基板の製造方法、半導体装置の製造方法
JP6951236B2 (ja) ＧａＮ基板およびその製造方法
JP4612403B2 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法
JP5435646B2 (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211221

R150 Certificate of patent or registration of utility model

Ref document number: 6998798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350