JP3598075B2 - 窒化物半導体基板の製造方法 - Google Patents

窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP3598075B2
JP3598075B2 JP2001141302A JP2001141302A JP3598075B2 JP 3598075 B2 JP3598075 B2 JP 3598075B2 JP 2001141302 A JP2001141302 A JP 2001141302A JP 2001141302 A JP2001141302 A JP 2001141302A JP 3598075 B2 JP3598075 B2 JP 3598075B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
thick film
base material
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001141302A
Other languages
English (en)
Other versions
JP2002343718A (ja
Inventor
正也 萬濃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001141302A priority Critical patent/JP3598075B2/ja
Publication of JP2002343718A publication Critical patent/JP2002343718A/ja
Application granted granted Critical
Publication of JP3598075B2 publication Critical patent/JP3598075B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、窒化物半導体基板の製造方法に関し、特に、窒化物半導体厚膜を異種材料からなる母材基板上に形成することにより窒化物半導体基板を得る窒化物半導体基板の製造方法に関するものである。
【0002】
【従来の技術】
近年、窒化ガリウム(GaN)、窒化インジウム(InN)、窒化アルミニウム(AlN)等の窒化物半導体は、直接遷移型の化合物半導体であり、かつ広いエネルギーギャップを持つために、短波長光源や耐環境デバイスとして脚光を浴びている。例えば、GaNは約3.4eVの広いエネルギーギャップを持っているので、青色光から紫外線領域にわたる光を発する発光素子として有望な材料である。
【0003】
しかしながら、GaN等の窒化物半導体は、高融点で、かつ融点付近で窒素の解離圧が高いことから、バルク単結晶の作製が困難である。また、GaN膜等の窒化物半導体膜を形成するために好ましい、これら窒化物半導体と格子整合が可能な基板が存在しない。そのため、基板としてサファイアや炭化ケイ素(SiC)などの異種材料を用いて、その上にMOVPE(有機金属気相成長:Metal−Organic Vapor Phase Epitaxy)法、MBE(分子線結晶成長:Molecular Beam Epitaxy)法、或いはHVPE(ハイドライド気相成長:Hydride Vapor Phase Epitaxy)法などのエピタキシャル成長法により窒化物半導体の単結晶薄膜を得ている。
【0004】
このように、サファイア基板に代表される異種材料からなる基板上に窒化物半導体を成長させて窒化物半導体膜を形成する場合、基板との格子構造の相違に起因する格子不整合や熱膨張係数の不整合により、窒化物半導体厚膜に結晶欠陥が生成されたり亀裂や反りが発生するなどの問題が生じる。例えば、サファイア基板にGaN厚膜を成長させた場合、サファイアはGaNとの格子定数差が13.8%、熱膨張係数差が25.5%もあることから、基板との界面で発生した結晶欠陥に伴いGaN膜に1010cm−2と高密度の転位が発生する。さらに、生じた結晶欠陥あるいは熱歪により、亀裂や反りも発生する。
【0005】
前記結晶欠陥に関しては、基板と成長層(GaN層)との間にAlNやGaNを緩衝層として低温成長させるなどの手法を用いることにより比較的高品質なGaN単結晶薄膜が得られるため、ある程度は緩和することができる。しかしながら、このような手法を用いた場合であっても、結晶中の転位密度は10cm−2以上も存在することが確認されている。
【0006】
また、近年では、HVPE法の選択成長とマスク上への横方向成長(ELOG)とを利用してマスクの埋め込み構造を作製する方法により、転位密度がさらに2桁低いGaN厚膜を作製できるところまで至っているが、デバイスの信頼性を確保する上で大きな障害となることには変わりない。例えば、窒化物半導体多層膜を成長させて半導体レーザを作製する場合、その共振器端面を劈開により形成することが困難であるという問題が生じる場合もある。このように、デバイスの信頼性を確保するためには、より転移密度を低下させて10cm−2以下とする必要がある。
【0007】
これらの問題は、窒化物半導体基板を得ることができれば解決可能であることは言うまでもない。すなわち、窒化物半導体基板上に窒化物半導体膜を成長させた場合には、両者の格子定数や熱膨張係数が一致しているため窒化物半導体膜に結晶欠陥が生成されず、亀裂や反りが発生するなどの問題が生じない。また、半導体レーザを作製する場合には、共振器端面を劈開により形成することもできる。さらには、窒化物半導体基板の裏面に電極を形成することができる利点があり、信頼性の高い半導体レーザを高歩留まりで製造することが可能となる。
【0008】
窒化物半導体基板を作製する方法としては、最近ではHVPE法が注目を浴びている。HVPE法は成長速度が大きいという特徴を持つため、窒化物半導体基板を作製するための厚膜成長法として有効な方法の一つである。従来、この成長法によりサファイア基板上に数100μmのGaN厚膜を成長した後、サファイア基板を研磨等により除去して、1cm角程度の自立したGaN基板を作製した報告がある。
【0009】
【発明が解決しようとする課題】
しかしながら、上述のように、格子構造や熱膨張係数の不整合は数100μmの窒化物半導体厚膜を成長させる場合には切実な問題であり、亀裂や反りが無視できなくなる。例えば、1cm角程度の小面積の基板上に500μm厚の窒化物半導体厚膜を形成すると、成長後の冷却過程において熱膨張係数の違いに起因して自然に基板に応力が加わり形成した窒化物半導体膜が剥離するため、容易に自立した窒化物半導体基板が得られるが、半導体の生産工程で一般に使用されるような約2インチ角以上の大面積の基板においては、窒化物半導体厚膜に部分的な剥離や亀裂が生じたりして、均一に剥離させることは困難であった。
【0010】
本発明はこれらの問題を解決するために、一般の生産工程で用いられる程度の大面積であり、さらに結晶性が良好で亀裂や反りのない良質の窒化物半導体基板を、高い生産性で製造することができる窒化物半導体基板の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第1の窒化物半導体基板の製造方法は、母材基板上に窒化物半導体厚膜を形成することにより窒化物半導体基板を製造する方法であって、前記母材基板の所定領域にイオン注入する第1の工程と、前記母材基板上に窒化物半導体厚膜を形成する第2の工程と、前記窒化物半導体厚膜を前記母材基板から剥離させて窒化物半導体基板とする第3の工程とを含み、前記第1の工程において、イオン注入する元素が、SiとO、SiとN、MgとO、およびZnとOのうち何れかの組み合わせであることを特徴とする。
【0012】
この方法によれば、母材基板においてイオン注入された領域が、結晶格子が部分的に切断される等の結晶構造の変化や、他層との格子定数や熱膨張係数の相違に基づく歪みにより脆弱化する。このため、母材基板上に窒化物半導体厚膜を形成した後に、この窒化物半導体厚膜をイオン注入領域部分の破断により母材基板から容易に剥離させることができる。この窒化物半導体厚膜の剥離は、イオン注入量や注入元素の選定によってその強度を適当に選定することによって確実に行うことができる。また、イオン注入された領域の脆弱化により、窒化物半導体厚膜の亀裂や反りを抑制できるため、大面積の窒化物半導体基板を得ることが可能となる。
【0013】
また、上記の目的を達成するために、本発明の第2の窒化物半導体基板の製造方法は、母材基板上に窒化物半導体厚膜を形成することにより窒化物半導体基板を製造する方法であって、前記母材基板の表面から所定深さまでの領域にイオン注入する第1の工程と、イオン注入された領域をエッチングして、前記母材基板の表面に凹凸形状を形成する第2の工程と、前記母材基板上に窒化物半導体厚膜を形成する第3の工程と、前記窒化物半導体厚膜を前記母材基板から剥離させて窒化物半導体基板とする第4の工程とを含むことを特徴とする
【0014】
この方法によれば、母材基板においてイオン注入された領域が、結晶格子が部分的に切断される等の結晶構造の変化や、他層との格子定数や熱膨張係数の相違に基づく歪みにより脆弱化する。このため、母材基板上に窒化物半導体厚膜を形成した後に、この窒化物半導体厚膜をイオン注入領域部分の破断により母材基板から容易に剥離させることができる。この窒化物半導体厚膜の剥離は、イオン注入量や注入元素の選定によってその強度を適当に選定することによって確実に行うことができる。また、イオン注入された領域の脆弱化により窒化物半導体厚膜の亀裂や反りを抑制できるため、大面積の窒化物半導体基板を得ることが可能となる。
【0015】
さらに、母材基板の表面に凹凸を形成することにより、凹部に相当する部分が母材基板と窒化物半導体厚膜との間の空洞部分となる。このような空洞が形成されることにより、母材基板と窒化物半導体厚膜との密着力が弱まるため、窒化物半導体厚膜がより剥離しやすくなるという効果も得られる。さらに、イオン注入することにより、母材基板のエッチングも容易となる。
【0016】
また、前記母材基板を、前記窒化物半導体厚膜と異なる材料からなる異種材料基板と、前記異種材料基板の主表面上に形成された窒化物半導体薄膜とで構成することもできる。また、この場合、前記第1の工程において、前記異種材料基板と前記窒化物半導体薄膜との界面を中心とする領域にイオン注入することが好ましい。これにより、容易に窒化物半導体層と異種材料基板との間にイオン注入を行うことが可能となる。
【0017】
また、イオン注入量は、1×1016cm−2以上2×1017cm−2以下であることが好ましい。これにより、窒化物半導体厚膜の母材基板からの剥離現象を確実に発生させることができる。
【0018】
また、本発明の第2の窒化物半導体基板の製造方法においては、イオン注入深さ、イオン注入時間、およびコストを考慮すると、イオン注入する元素は、ホウ素(B)、炭素(C)、窒素(N)、酸素(O)、フッ素(F)、マグネシウム(Mg)、アルミニウム(Al)、ケイ素(Si)、リン(P)、硫黄(S)、塩素(Cl)、アルゴン(Ar)、カリウム(K)、カルシウム(Ca)、チタン(Ti)、クロム(Cr)、マンガン(Mn)、鉄(Fe)、銅(Cu)、亜鉛(Zn)、ガリウム(Ga)、ゲルマニウム(Ge)、ヒ素(As)、セレン(Se)、臭素(Br)、カドミウム(Cd)、およびインジウム(In)のうちの1種類以上であることが好ましい。また、元素を組み合わせて使用する場合は、SiとO、SiとN、MgとO、およびZnとOのうち何れかの組み合わせであることが好ましい。
【0019】
また、前記母材基板、あるいは前記異種材料基板が、酸化アルミニウム(Al)GaN、AlN、SiC、ケイ素(Si)、アルミン酸リチウム(LiAlO、)、アルミン酸マグネシウム(MgAl)、および酸化亜鉛(ZnO)のうち何れか一種の材料からなることが好ましい。
【0020】
また、窒化物半導体厚膜の剥離現象を確実に発生させるため、前記窒化物半導体厚膜を母材基板から剥離させる工程においては熱処理が施されることが好ましく、さらにこの熱処理が800℃以上1100℃以下の温度にて行われることが好ましい。
【0021】
【発明の実施の形態】
(実施の形態1)
以下、本発明の実施の形態1について、図1を参照しながら説明する。図1(a)〜(e)は、本実施の形態に係る窒化物半導体基板の製造方法の工程を示す断面図である。
【0022】
まず、図1(a)に示すように、2インチ径の(0001)面を主面とするサファイア基板11上に、MOVPE法により成長温度600℃で20nm厚のAlN緩衝層12を成長させる。その後、引き続きMOVPE法により、成長温度1000℃で200nm厚のGaN層13を成長させて、表面が成長方向に配向したGaN単結晶薄膜(窒化物半導体薄膜)を形成する。これらサファイア基板11、AlN緩衝層12、およびGaN層13が母材基板に相当する。
【0023】
その後、図1(b)に示すように、注入ピーク位置がサファイア基板11と窒化物半導体層(AlN緩衝層12およびGaN層13)との界面付近となるように、Siをイオン注入する。例えば、イオン注入時の加速エネルギー、ドーズ量(イオン注入量)をそれぞれ200keV、1×1017cm−2とすることにより、注入ピーク位置が表面から170nmの深さとなるようにイオン注入領域14を形成することができる。
【0024】
次に、図1(c)に示すように、HVPE法により300μm厚のGaN厚膜15を成長させる。成長温度は1050℃である。GaN厚膜15を成長させた後、基板温度を室温まで冷却する。その後、水素雰囲気中で室温から1000℃までの昇温、冷却を3回繰り返す。GaN厚膜15は、成長後の冷却過程およびで水素雰囲気中でのこのような繰り返し昇温・冷却過程により、図1(d)に示すようにサファイア基板11から剥離する。剥離直後のGaN厚膜15は完全に界面から剥離するには至らず、部分的に窒化物半導体層が剥がれた状態であるため、裏面に若干の粗度が存在している。そこで、裏面に20μm程度の研磨を施して、図1(e)に示すような裏面が平坦化されたGaN厚膜15を形成する。
【0025】
以上のような工程にて形成されたGaN厚膜15を、GaN基板として使用する。
【0026】
従来、異種材料基板であるサファイア基板11上に数百μm厚のGaN厚膜15を成長させると、その厚膜に激しい反りが生じたり、成長の冷却過程で部分的に剥離が生じたり、あるいは割れが生じたりしていた。これに対して、本実施の形態の製造方法によれば、約2インチ径のGaN厚膜15が、反りや亀裂のない良好な状態で保存されて母材基板から剥離し、さらに表面の転位密度も10cm−2と良好であった。このように、本実施の形態の製造方法によれば、反りや亀裂がなく結晶性も良好な良質のGaN基板を得ることができる。
【0027】
次に、本実施の形態における剥離現象について説明する。Siイオンが注入されるイオン注入領域14では結晶格子が部分的に切断される。さらに、イオン注入領域14は、高ドーズ量のSi原子を含むことになるため、サファイア基板11あるいは窒化物半導体層との格子定数や熱膨張係数の相違に基づく歪みが発生する。これらの現象によってイオン注入領域14が脆弱化する。イオン注入領域14はサファイア基板11主面に沿って形成されるので、イオン注入領域14が脆弱化することにより、昇温、冷却のヒートサイクル過程でGaN厚膜15がサファイア基板11から容易に剥離する。
【0028】
また、本発明者らの研究の結果、上記の剥離現象を発生させるためにはイオン注入のドーズ量が極めて重要であり、注入元素により多少の相違はあるものの、ドーズ量を1×1016cm−2から2×1017cm−2の範囲とするのが好ましいことが確認された。
【0029】
(実施の形態2)
本発明の実施の形態2について、図2を参照しながら以下に説明する。図2(a)〜(f)は、本実施の形態に係る窒化物半導体基板の製造方法の工程が示された断面図である。なお、実施の形態1で説明した部材と同様の機能を有する部材については、同じ参照番号を付記し、その説明を省略する。
【0030】
図2(a)に示すように、約2インチ径の(0001)面が主面であるサファイア基板11上にSiをイオン注入する。注入ピーク位置が表面より例えば170nmの深さとなるようにイオン注入領域14を形成する。イオン注入時の加速エネルギー、ドーズ量をそれぞれ200keV、1×1017cm−2とする。なお、本実施の形態においては、サファイア基板11が母材基板に相当する。
【0031】
次に、スパッタ法によりSiO膜16を積層し、フォトリソグラフィーによりドット形状のレジストパターン17を形成する。このドットは直径300nmの円形であり、300nm間隔に形成されている。その後、図2(b)に示すように、SiO膜16をHF系のエッチャントを用いてエッチングして円形ドットのレジストパターン17を除くサファイア基板11表面を露出させる。
【0032】
続いて、図2(b)の状態の基板をドライエッチング装置に載置し、Arプラズマを用いてドライエッチングを行い、円形ドットのレジストパターン17の開口部に露出したサファイア基板11を170nm深さにエッチング除去して、その後レジストパターン17およびSiO膜16をエッチング除去することにより、図2(c)に示す状態となる。
【0033】
イオン注入されないサファイア基板はエッチングレートが極めて小さく、精度よく170nm深さ程度のエッチングを行うことが困難であったが、本実施の形態における方法のようにイオン注入されたサファイア基板11は結晶格子が切断されるためエッチングされやすくなり、エッチングレートはイオン注入していないサファイア基板と比べて10倍以上となることが確認された。従って、イオン注入する本方法は、後の工程にてGaN厚膜15をサファイア基板11から剥離する際のみならず、図2(c)に示すように凹凸を作製するのにも有効な手段であるといえる。
【0034】
次に、図2(d)に示すように、表面に凹凸が形成されたサファイア基板11上に、HVPE法により300μm厚のGaN厚膜15を成長させる。成長温度は1050℃である。
【0035】
成長後、基板温度を室温まで冷却する。その冷却過程において、図2(e)に示すようにGaN厚膜15がサファイア基板11から剥離する。この段階においては、GaN厚膜15は完全にサファイア基板11との界面から剥離するには至らず、部分的に窒化物半導体層が剥がれて裏面に若干の粗度が存在している状態である。そこで、GaN厚膜15の裏面に20μm程度の研磨を施して平坦化する。図2(f)は裏面が平坦化されたGaN厚膜15が示されている。
【0036】
以上のような工程にて形成されたGaN厚膜15を、GaN基板として使用する。
【0037】
なお、GaN厚膜15の成長後に水素雰囲気中での繰り返し昇温・冷却を行うことにより、GaN厚膜15をサファイア基板11から剥離することも可能である。
【0038】
次に、本実施の形態における剥離現象について説明する。Siイオンが注入されるイオン注入領域14では結晶格子が部分的に切断されるため機械的強度が低下する。また、イオン注入領域14は、他層(ここでは、イオン注入領域を除くサファイア基板11とGaN厚膜15)との格子定数や熱膨張係数の相違に基づく歪みによって脆弱化する。イオン注入領域14はサファイア基板11主面に沿って形成されているので、GaN厚膜15をサファイア基板11との界面において容易に剥離させることができる。
【0039】
従来、サファイア基板11上に数百μm厚のGaN厚膜15を成長させると、激しい反りが生じたり、成長の冷却過程で部分的に剥離が生じたり、割れが生じたりしていた。これに対して、本実施の形態の製造方法によれば、約2インチ径のGaN厚膜15が反りや亀裂もなく保存されて母材基板であるサファイア基板11から剥離し、かつ表面での転位密度は10cm−2と良好であった。このように、本実施の形態の製造方法によれば、反りや亀裂がなく結晶性も良好な、良質のGaN基板を得ることが可能である。
【0040】
また、HVPE法によるGaN厚膜15の成長工程においては、GaNの横方向への成長を利用して、サファイア基板11のエッチングされた凹凸表面を埋め込み成長させている。従来、サファイア基板上にGaN薄膜を形成し、このGaN薄膜をエッチングする方法は用いられていたが、サファイア基板を直接エッチングすることは困難であった。これに対して、本実施の形態における方法のようにサファイア基板11のエッチング部分をイオン注入領域14とすることにより、容易にサファイア基板11を直接エッチングできる。なお、エッチングにてサファイア基板11表面に形成されたドット(凸部に相当)の間隔は狭いため、ドット間(凹部に相当)に対するGaNの成長は抑制されて空洞となる。サファイア基板11とGaN厚膜15との間にこのような空洞が形成されることにより、サファイア基板11とGaN厚膜15との密着が弱まるため、実施の形態1の方法と比較して、よりGaN厚膜15を剥離しやすくなる。
【0041】
なお、本実施の形態においてはサファイア基板11を母材基板として用いているが、実施の形態1のようにサファイア基板11に窒化物半導体薄膜を形成したものを母材基板として用いることも可能である。
【0042】
また、本発明者らの研究の結果、上記の剥離現象を発生させるためにはイオン注入のドーズ量が極めて重要であり、注入元素により多少の相違はあるものの、ドーズ量を1×1016cm−2から2×1017cm−2の範囲とするの好ましいことが確認された。
【0043】
実施の形態1、2で説明した製造方法において、GaN厚膜15の膜厚や母材基板の膜厚、さらにはイオン注入条件を適切に設定することにより、剥離はせず且つ亀裂や反りの生じない状態でGaN厚膜15を成長させることもできる。従って、例えばフレキシブル樹脂シート等による支持基板をGaN厚膜15に接合して一体化させた後に、GaN厚膜15を支持基板と共にイオン注入領域14を介して母材基板から剥離することもことも可能である。
【0044】
なお、注入するイオンに関し、種々の元素について同様の実験を行ったところ、以上に説明したものと同様の剥離現象がみられ、且つ高品質なGaN厚膜が得られることが確認された。また、イオン注入する元素は、イオン注入深さのほかイオン注入時間とコストを考慮すると、B、C、N、O、F、Mg、Al、Si、P、S、Cl、Ar、K、Ca、Ti、Cr、Mn、Fe、Cu、Zn、Ga、Ge、As、Se、Br、Cd、およびInが望ましく、これらの元素の中から複数の元素を用いてもよいことが確認された。また、元素を組み合わせて用いる場合は、SiとO、SiとN、MgとO、ZnとOの組み合わせがより好ましいことも確認された。
【0045】
また、ここではサファイア基板11を用いたが、その代わりにAl、GaN、AlN、SiC、Si、LiAlO、MgAl、ZnOからなる基板を用いても差し支えない。
【0046】
また、GaN厚膜成長後の熱処理は上記の記述に限定されるものではなく、800℃以上1100℃以下の温度範囲内での熱処理を含めばよい。
【0047】
【発明の効果】
以上に説明したように、本発明の窒化物半導体基板の製造方法によれば、結晶性が良好で亀裂や反りのない良質の窒化物半導体基板を高い生産性で提供できる。
【図面の簡単な説明】
【図1】(a)〜(e)は、本発明の第1の実施の形態に係る窒化物半導体基板の製造方法の製造工程を示す断面図である。
【図2】(a)〜(f)は、本発明の第2の実施の形態に係る窒化物半導体基板の製造方法の製造工程を示す断面図である。
【符号の説明】
11 サファイア基板(異種材料基板、母材基板)
12 AlN緩衝層
13 GaN層(窒化物半導体薄膜)
14 イオン注入領域
15 GaN厚膜層

Claims (11)

  1. 母材基板上に窒化物半導体厚膜を形成することにより窒化物半導体基板を製造する方法であって、
    前記母材基板の所定領域にイオン注入する第1の工程と、
    前記母材基板上に窒化物半導体厚膜を形成する第2の工程と、
    前記窒化物半導体厚膜を前記母材基板から剥離させて窒化物半導体基板とする第3の工程とを含み、
    前記第1の工程において、イオン注入する元素が、SiとO、SiとN、MgとO、およびZnとOのうち何れかの組み合わせであることを特徴とする窒化物半導体基板の製造方法。
  2. 母材基板上に窒化物半導体厚膜を形成することにより窒化物半導体基板を製造する方法であって、
    前記母材基板の所定領域にイオン注入する第1の工程と、
    イオン注入された領域をエッチングして、前記母材基板の表面に凹凸形状を形成する第2の工程と、
    前記母材基板上に窒化物半導体厚膜を形成する第3の工程と、
    前記窒化物半導体厚膜を前記母材基板から剥離させて窒化物半導体基板とする第4の工程とを含むことを特徴とする窒化物半導体基板の製造方法。
  3. 前記母材基板が、前記窒化物半導体厚膜と異なる材料からなる異種材料基板と、前記異種材料基板の主表面上に形成された窒化物半導体薄膜とからなることを特徴とする請求項1または2に記載の窒化物半導体基板の製造方法。
  4. 前記第1の工程において、前記異種材料基板と前記窒化物半導体薄膜との界面を中心とする領域にイオン注入することを特徴とする請求項3に記載の窒化物半導体基板の製造方法。
  5. イオン注入量が1×1016cm-2以上2×1017cm-2以下であることを特徴とする請求項1または2に記載の窒化物半導体基板の製造方法。
  6. イオン注入する元素が、H、B、C、N、O、F、Mg、Al、Si、P、S、Cl、Ar、K、Ca、Ti、Cr、Mn、Fe、Cu、Zn、Ga、Ge、As、Se、Br、Cd、およびInのうちの1種類以上であることを特徴とする請求項2に記載の窒化物半導体基板の製造方法。
  7. イオン注入する元素が、SiとO、SiとN、MgとO、およびZnとOのうち何れかの組み合わせであることを特徴とする請求項2に記載の窒化物半導体基板の製造方法。
  8. 前記母材基板が、Al23、GaN、AlN、SiC、Si、LiAlO2、MgAl24、およびZnOのうち何れか一種の材料からなることを特徴とする請求項1または2に記載の窒化物半導体基板の製造方法。
  9. 前記異種材料基板が、Al23、GaN、AlN、SiC、Si、LiAlO2、MgAl24、およびZnOのうち何れか一種の材料からなることを特徴とする請求項3に記載の窒化物半導体基板の製造方法。
  10. 前記窒化物半導体厚膜を母材基板から剥離させる工程において、熱処理が施されることを特徴とする請求項1または2に記載の窒化物半導体基板の製造方法。
  11. 前記熱処理が800℃以上1100℃以下の温度にて施されることを特徴とする請求項10に記載の窒化物半導体基板の製造方法。
JP2001141302A 2001-05-11 2001-05-11 窒化物半導体基板の製造方法 Expired - Lifetime JP3598075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001141302A JP3598075B2 (ja) 2001-05-11 2001-05-11 窒化物半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001141302A JP3598075B2 (ja) 2001-05-11 2001-05-11 窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002343718A JP2002343718A (ja) 2002-11-29
JP3598075B2 true JP3598075B2 (ja) 2004-12-08

Family

ID=18987784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001141302A Expired - Lifetime JP3598075B2 (ja) 2001-05-11 2001-05-11 窒化物半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP3598075B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117156B2 (ja) 2002-07-02 2008-07-16 日本電気株式会社 Iii族窒化物半導体基板の製造方法
US7101433B2 (en) * 2002-12-18 2006-09-05 General Electric Company High pressure/high temperature apparatus with improved temperature control for crystal growth
US9279193B2 (en) 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
KR101293352B1 (ko) * 2002-12-27 2013-08-05 제너럴 일렉트릭 캄파니 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
US7261777B2 (en) 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
JP5451085B2 (ja) * 2009-01-20 2014-03-26 日本碍子株式会社 高抵抗材料
KR101547546B1 (ko) 2013-09-17 2015-08-28 서울대학교산학협력단 박막 구조체 및 그 제조방법

Also Published As

Publication number Publication date
JP2002343718A (ja) 2002-11-29

Similar Documents

Publication Publication Date Title
JP5567569B2 (ja) 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法
US9650723B1 (en) Large area seed crystal for ammonothermal crystal growth and method of making
US6964914B2 (en) Method of manufacturing a free-standing substrate made of monocrystalline semi-conductor material
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
US7235462B2 (en) Methods for fabricating a substrate
US8154022B2 (en) Process for fabricating a structure for epitaxy without an exclusion zone
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
US20090278233A1 (en) Bonded intermediate substrate and method of making same
JP4733633B2 (ja) エピタキシャル基板の製造方法
JP5765037B2 (ja) 複合基板の製造方法
US20060035440A1 (en) Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
US20070176210A1 (en) Semiconductor layer structure and method for fabricating a semiconductor layer structure
JP2008537341A (ja) 自立(Al,In,Ga)Nウェーハ製作のためのウェーハ分離技術
US8093686B2 (en) Process for obtaining a hybrid substrate comprising at least one layer of a nitrided material
EP1979933A1 (en) Method for the manufacture of substrates, in particular for the optical, electronic or optoelectronic areas, and the substrate obtained in accordance with the said method
US20120309172A1 (en) Epitaxial Lift-Off and Wafer Reuse
JP3568112B2 (ja) 半導体基板の製造方法
JP3598075B2 (ja) 窒化物半導体基板の製造方法
JP5713921B2 (ja) ひずみ材料層の緩和および転写
TW201413783A (zh) 碳化矽紋層
US8263984B2 (en) Process for making a GaN substrate
US6902989B2 (en) Method for manufacturing gallium nitride (GaN) based single crystalline substrate that include separating from a growth substrate
JP2012501071A (ja) 歪み層緩和のための硬化層
WO2024052695A1 (en) Method of separating a semiconductor device from a substrate
JP4126452B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8