JP5713921B2 - ひずみ材料層の緩和および転写 - Google Patents

ひずみ材料層の緩和および転写 Download PDF

Info

Publication number
JP5713921B2
JP5713921B2 JP2011550437A JP2011550437A JP5713921B2 JP 5713921 B2 JP5713921 B2 JP 5713921B2 JP 2011550437 A JP2011550437 A JP 2011550437A JP 2011550437 A JP2011550437 A JP 2011550437A JP 5713921 B2 JP5713921 B2 JP 5713921B2
Authority
JP
Japan
Prior art keywords
layer
strained material
substrate
material layer
seed substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011550437A
Other languages
English (en)
Other versions
JP2012518284A (ja
Inventor
ルテルトル ファブライス
ルテルトル ファブライス
フォーレ ブルース
フォーレ ブルース
ゲナルド パスカル
ゲナルド パスカル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2012518284A publication Critical patent/JP2012518284A/ja
Application granted granted Critical
Publication of JP5713921B2 publication Critical patent/JP5713921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、半導体デバイスの製造に用いられるコンプライアント基板の分野に関し、特に、ひずみ材料の島状領域を緩和させること、および、少なくとも部分的に緩和されたひずみ材料の島状領域を、次の半導体製造プロセスで適切に利用できるある種の支持基板に転写することに関する。
ヘテロエピタキシーによって基板上に薄膜を成長させることは、半導体技術において重要な製造ステップである。例えば発光半導体デバイスの分野、または太陽電池の分野では、ヘテロエピタキシャル膜をサファイアまたはＳｉＣのような基板上に成長させて、最終的な半導体デバイスを形成する必要がある。ヘテロエピタキシャル膜を別の基板に転写させた後は、これらの膜を、例えば電子工学的用途や光電子工学的用途で使用される層をエピタキシャル成長させるために利用することができる。
しかしながら、膜の格子定数と熱膨張係数に比べて、異なる格子定数と異なる熱膨張係数を有する基板上に、ヘテロエピタキシーにより膜を形成させると、この膜上に成長する層の材料品質に悪影響を及ぼす原因となる圧縮／引張ひずみや、これに応じて発生する転位、亀裂、塑性緩和などのような欠陥によって、膜上に成長する層の材料品質に悪影響が及ぼされる。
したがって、当技術分野では、熱処理によってひずみを緩和させるために、コンプライアント層、例えば低粘度層が、ヘテロエピタキシャル膜とターゲット基板との間に提供されている。
しかしながら、現在利用されているひずみヘテロエピタキシャル膜を緩和させる方法は、座屈などの抑制に関しては、常に満足のいく結果を示す訳ではない。しかも、ある種のシード層を含むシード（成長）基板上に成長させたヘテロエピタキシャル膜を、特定の半導体をさらに製造するために使用されるべき別の基板に転写することにより、一般的にはヘテロエピタキシャル膜を無傷のまま維持することに、特に、ヘテロエピタキシャル膜を損傷することなくシード基板を除去することに関する課題が提起される。
したがって、本発明の根底にある課題は、半導体デバイスの製造に適切に利用できる、確実に緩和された、および無傷の材料層（島状領域）を形成する方法を提供することである。
先に述べた課題は、請求項１に記載の少なくとも部分的に緩和されたひずみ材料層を形成する方法によって解決され、この方法は、
シード基板を提供するステップと、
シード基板をパターンニングするステップと、
パターンニングされたシード基板上にひずみ材料層を成長させるステップと、
ひずみ材料層をパターンニングされたシード基板から中間基板に転写するステップと、
ひずみ材料層を、熱処理によって、少なくとも部分的に緩和させるステップとを含む。
「ひずみ材料層」という表現は、連続的な層、または島状領域を呈している非連続的な層のどちらかを選択的に示す。シード基板は、広範囲にわたって均一な基板、またはある種の支持基板に接合させたシード層、もしくはこの支持基板上で成長させたシード層を備えるハイブリッド基板とすることができる。ひずみ材料層を、パターンニングされたシード基板から中間基板に転写するプロセスでは、シード基板を、エッチング、機械研磨、切削、電磁波照射またはレーザ照射などのうちの１またはそれより多くによって除去することができる。この転写後に、ひずみ材料層の上に残る可能性があるシード基板の残渣材料は、研磨またはエッチングによって除去することができる。
「パターンニング」という表現は、非常に一般的な意味で使用されており、ａ）シード基板の表面を、例えばエッチング、特にプラズマエッチングもしくは化学エッチング、またはスクライビング照射によって構築し、島状領域と凹部を形成することと、ｂ）シード基板の材料を実質的に除去せずに、パターンニングされたマスクをシード基板の表面上に堆積させることを含んでいる。
特に、一実施形態によれば、少なくとも部分的に緩和されたひずみ材料の島状領域を形成する方法が提供され、この方法は、
シード基板を提供するステップと、
シード基板をパターンニングして、シード基板の島状領域を形成するステップと、
パターンニングされたシード基板上、特に、シード基板の島状領域上に、ひずみ材料層を成長させるステップと、
ひずみ材料層を、パターンニングされたシード基板から中間基板に転写するステップと、
ひずみ材料層の島状領域を形成するステップと、
ひずみ材料の島状領域を熱処理によって少なくとも部分的に緩和させるステップとを含む。
シード基板の島状領域の表面の形状に従ってひずみ材料層をエピタキシャル成長させ、成長させたひずみ材料の島状領域が癒着する前にこの成長を停止させることにより、または、ひずみ材料層を、まずはシード基板の島状領域の表面の形状に従ってエピタキシャル成長させ、次に、形成したひずみ材料の島状領域を癒着させることにより平坦な表面を形成することによってもたらされるひずみ材料の比較的平坦な表面から島状領域を形成することにより、ひずみ材料の島状領域の形成が直接的に達成される。
一般的には、ひずみ材料層の島状領域を形成するステップは、パターンニングされたシード基板から中間基板へ転写される前、またはこの転写後のどちらにおいても実行可能であることに留意すべきである。
あるいは、閉領域と開領域（それぞれ、シード基板の表面を被覆し、露出させている）を備えるパターンニングされたマスクがシード基板上に堆積され、このシード基板上のマスクの開領域（シード基板の表面が露出された領域）に、ひずみ材料の島状領域を成長させる。続いて、この成長させたひずみ材料の島状領域は、中間基板に転写され、この転写後に、中間基板上のひずみ材料における島状領域を少なくとも部分的に緩和させるために熱処理にかけられる。
このパターンニングされたシード基板を用いて形成されるひずみ材料の島状領域は、例えば長方形のストライプ状、または円形など、あらゆる所望の形状とすることができ、約１００×１００マイクロメートルから数平方ミリメートルの大きさを有することができる。ひずみ材料の個々の島状領域を互いに数１０マイクロメートルから約１００マイクロメートルの間隔を空けて配置することができる。ひずみ材料の島状領域を分離しているシード基板の凹部（トレンチ）の深さは、数ナノメートルから数１０マイクロメートルの範囲とすることがきる。この島状領域とトレンチのサイズを、材料における熱機械ひずみにより適合させることができる。
先に述べた例のうちの１つによる本発明の方法により、シード基板の表面上にひずみ材料をエピタキシャル成長させることによって、パターニングされたシード基板上にひずみ材料の島状領域を直接的にもたらすことが可能である。特に、本発明の方法により、連続的な表面のシード層上でエピタキシャル成長が実行される従来技術よりも、成長させるひずみ材料の結晶品質が大幅に高まるという利点がもたらされる。特に、亀裂が回避される。ひずみ材料の島状領域とシード基板との間の熱膨張係数の差は、結晶品質にさほど大きな影響を及ぼさないので、このように、成長させた材料において亀裂が特に回避されるのである。言い換えれば、従来技術により製造されるひずみ材料層に比べて、本発明では、例えばＧａＮまたはＩｎＧａＮなどの選択されたひずみ材料に対して、熱膨張係数の差がより大きいシード基板を使用することが可能であり、なおかつ、同じ所望の結晶品質を得ることが可能である。
より不整合なシード基板を使用することができるので、従来技術では許容し得なかった低コストの基板を用いることが可能である。このような低コスト基板は、再利用する必要なしに、除去および廃棄することができる。例えば、シリコンシード基板を、ＧａＮおよびＩｎＧａＮなどのＩＩＩ／Ｖ材料をエピタキシにより成長させるのに使用することができる。エピタキシャル成長前にシリコンシード基板がパターンニングされている場合でも、シリコンシード基板上でのＧａＮおよびＩｎＧａＮのエピタキシを、何の悪影響もなく実行することができる。
さらに、パターンニングされたシード基板を使用することによって、エピタキシャル材料におけるひずみの度合いを低減させることができるので、従来のプロセスに比べ、格子の不整合がより大きいシード基板を使用することが可能であり、また、同じ結晶品質を得ることが可能である。
さらには、パターンニングされたシード基板によってひずみの度合いが低減されるので、同じシード基板で亀裂がなく表面が平坦なものに比べて、作製されるひずみ材料の島状領域の厚さをより厚くすることができる。
こうした状況において、ひずみ材料における結晶品質をさらに向上させるために、当技術分野において公知のある種のバッファ層を、シード基板とひずみ材料との間に設けることができることにも留意しなければならない。このバッファ層は、パターンニングされたシード基板の島状領域によって島状領域を示すことができ、または、シード基板の島状領域に対応しているバッファ層材料の島状領域が癒着を受けるまで形成された場合、連続的な層とすることができる。
例えば、ＩｎＧａＮ材料のエピタキシの前に、ＧａＮバッファをシリコンのパターンニングされたシード基板上に堆積させるのが好ましい。ＧａＮバッファ層における亀裂を回避することができるので、従来の方法を使用するよりもＩｎＧａＮの品質が損われるのを低減することができる。さらに、ＩｎＧａＮ材料におけるひずみの大きさも著しく小さくできるように、ＧａＮバッファにおいて格子不整合によるひずみの大きさも著しく小さくすることができる。これにより、従来技術に比べ、層の厚さをより厚くすることができ、またはＩｎＧａＮ層におけるさらに高いインジウムの含有量を使用することができる。
ある例によれば、ひずみ材料の島状領域の成長を島状領域の癒着が始まる前に停止させるのが好ましい、つまり、島状領域は他の島状領域から離れたままであることが好ましい。
あるいは、ひずみ材料が癒着してしまうほど小さなサイズの島状領域を有するシード基板上でひずみ層を成長させる（ひずみ材料層の上部が島状領域を有する）ことも考えられる。パターンのサイズは成長の条件と材料に依存するが、シード島状領域の大きさは、通常約数ナノメートルである。この場合、ひずみ層における転位をなくして、転位密度を低下させることができると同時に、欠陥や亀裂を低減することができる。ひずみ材料の島状領域を形成する方法は、シード基板をパターンニングするのに使用される方法と同じである。この方法は、緩和プロセスのためにひずみ層が中間基板に転写される前、または転写された後に実行可能である。
バッファ層を使用する場合は、パターンニングされたシード基板上にバッファ層を層が癒着するまで成長させるのが好都合である。次に、連続的なバッファ層上に、緩和されるべきひずみ材料が堆積される。バッファ層内の転位密度が低いため、転位位置でひずみ材料が損傷されるのを回避することができる。
ひずみ材料層（島状領域）を中間基板に転写するプロセスのために、ひずみ材料からシード基板を剥離させなければならない。ひずみ材料層の下のシード基板にイオンを挿入して弱化させた層を形成し、この弱化させた層においてシード基板からひずみ材料層を熱処理によって剥離させることにより、この剥離を容易にすることができる。
あるいは、ひずみ材料層内にイオンを挿入して弱化させた層を形成し、この弱化させた層においてシード基板からひずみ材料層を熱処理によって剥離させることができる。特に、これにより、シード基板材料の残渣を残さずにひずみ材料層を剥離することが可能になる。シード基板の剥離に対して施された熱処理の熱量は、ひずみ材料の緩和に対して施された熱処理の熱量とは異なるということは言うまでもない。
先の例において、ひずみ材料層をシード基板から中間基板に転写するステップは、ひずみ材料層上に低粘度層、特に埋込コンプライアント層を堆積させるステップと、この低粘度層を中間基板に接合するステップとを含むことができる。
低粘度層は、ホウリンケイ酸ガラス、ＢＰＳＧ、もしくはＳｉＯ2などの、ボロンまたはリンを含む化合物を含むか、それらから成ってもよい。同様の層を中間基板上に堆積させた後に、転写プロセスのためにこの層をひずみ材料層（島状領域）に接合することができる。次に、中間基板に転写されたひずみ材料を緩和するための熱処理によって、低粘度材料層がある程度リフローされ、これにより、ひずみ材料が少なくとも部分的に緩和される。「低粘度」という表現によって、熱処理におけるリフロー性質が特に示されている。ひずみ材料の島状領域を形成するプロセスは、堆積された低粘度層を適宜パターニングするステップを含むことができる（下記の詳細な説明を参照）。ホウリンケイ酸ガラスは、ガラスの実際の組成に対応して、約８００℃または約８５０℃の温度で所望のリフロー特性を呈し、これにより、ＩｎＧａＮなどのひずみ材料を緩和させることができる。
この部分的に緩和されたひずみ材料の島状領域を、ターゲット基板に転写することができる。この転写のために、少なくとも部分的に緩和されたひずみ材料の島状領域上に、酸化物（熱酸化物材料）を含むかそれから成る埋込層などの高粘度層を形成し、ターゲット基板に接合することができる。「高粘度」という用語は、「低粘度」材料よりもガラス転移温度が高いということを示している。例えば、ボロンを４．５％、リンを２％含む低粘度ＢＰＳＧ層は、約８００℃の温度で所望のリフロー特性を呈する。ほとんどの低粘度酸化物材料は、約６００℃〜約７００℃のガラス転移温度を有する。一方、高粘度酸化物材料のガラス転移温度は１０００℃を越えており、また１２００℃を上回ることが好ましい。ターゲット基板は、例えばシード基板または中間基板と同じ材料とすることができる。
Ｃ面ＩＩＩ／Ｎ材料に関しては、ひずみ材料に極性がある場合に、およびひずみ材料をシード物質上で成長させるプロセスに続いて、シード物質から中間物質に転写させ、中間物質からターゲット物質に転写する２ステップの転写プロセスが実行される場合に、次に行われる層のエピタキシャル成長に好適なシード物質上の成長面に対向する緩和されたひずみ材料の表面の極性を維持することができる。特にＩＩＩ／Ｎ材料の場合は、シード物質上で成長させた後に露出される面がＩＩＩ族元素極性を示せば、２ステップから成る転写プロセスの後に露出される面も、後続のＩＩＩ／Ｎ層のエピタキシャル成長に最も好適なＩＩＩ族元素極性を示すことになる。成長後に露出される面がＮ極性面（Ｎ−ｆａｃｅ）である場合は、次のエピタキシを正しい極性で行うには１ステップの転写プロセスで足るであろう。
最初のひずみ材料に極性がない場合は、２ステップから成る転写プロセスを避けることができ、中間基板に接合された少なくとも部分的に緩和された材料上でエピタキシャル成長が生じうる。この場合、低粘度層が選択され、エピタキシの温度でリフローせずに安定した状態を保ち得ることが好ましい。
さらに本発明は、半導体デバイスの製造方法を提供し、先に述べた例のうちの１つによる少なくとも部分的に緩和されたひずみ材料をターゲット基板上に提供するステップを含み、また、この形成された少なくとも部分的に緩和されたひずみ材料層／島状領域、特に、ＬＥＤ用の層、または光電池デバイス層あるいはレーザデバイス層上に、少なくとも１つの材料層をエピタキシャル成長させるステップとをさらに含む。
さらに、
支持構造物であって、特にサファイアから成る支持構造物と、
高粘度材料と、
先に述べた例のうちの１つによる方法によってもたらされ、特に、１００マイクロメートル×１００マイクロメートルから１ｍｍ×１ｍｍまでの面積の大きさと、５００オングストロームを越える厚さを有する少なくとも部分的に緩和されたひずみ材料の島状領域と
を備えるウエハが提供される。
このウエハは、緩和されたひずみ材料層／島状領域上に少なくとも１つの活性層、特に、ＬＥＤの層、レーザデバイスの層または光電池デバイスの層を含むことができる。
本発明のさらなる特徴や利点を、図面を参照しながら説明する。この説明では、本発明の好適な実施形態を図示するように意図されている添付の図を参照する。これらの実施形態は、本発明の全範囲を表すものではないということが理解される。
シード基板をエッチングによりパターニングするステップと、パターンニングしたシード基板上にひずみ材料層を成長させるステップとを含む本発明の方法の一例を説明する図である。 開領域を備えるマスクをシード基板上に堆積させるステップと、シード基板上の、マスクによって被覆されていない領域に、ひずみ材料の島状領域を成長させるステップとを含む本発明の方法の別の例を説明する図である。 パターンニングされたシード基板上の、平坦な表面を有して形成されたバッファ層上に、ひずみ材料層を成長させる本発明の方法の別の例を説明する図である。
以下に、少なくとも部分的に緩和されたひずみ材料層の形成に関する本明細書に開示されている方法の２つの代替的実施形態を、図１と図２を参照しながら述べる。図１に示すように、ひずみ材料層を成長させるために、シード基板１が提供される。このシード基板１は、例えばサファイア基板、またはシリコン基板とすることができる。シード基板１がエッチングによってパターンニングされて、凹部によって分離されたシード基板の島状領域１’がもたらされる。このシード基板の島状領域は、例えば１×１ミリメートルの大きさであり、約１０から約１０００マイクロメートル離して配置することができる。凹部は、約１マイクロメートルの深さを有することがある。
シード基板１がパターンニングされた後は、例えばインジウムを１０％有するＩｎＧａＮなどのひずみ材料のエピタキシが、ひずみ材料層２の厚さが約２５０ナノメートルになるまで実行される。このひずみ材料層２の結晶品質を向上させるために、ひずみ材料層２を成長させる前に、パターンニングされたシード基板上、特にシード基板の島状領域１’上に、バッファ層（図示せず）を堆積させてもよい。このバッファ層は、シリコン表面上で、厚さ数マイクロメートルのＧａＮ層の下に堆積された厚さ５０〜１００ｎｍのＡＩＮ核形成層を含むことができる。バッファ層の成長は、材料が癒着する前に停止される。
ひずみ材料層２の上、特にシード基板の島状領域１’の上に、低粘度（コンプライアント）層３が堆積される。この低粘度層３の厚さは、約５００ナノメートルとすることができる。
低粘度層３と同様の低粘度層が、ひずみ材料層２が転写されることになる中間基板４上に堆積される。この中間基板４は、シード基板１と同じ材料とすることができ、例えばシリコンで作製される。中間基板４上に堆積された低粘度層の厚さは、例えば約１マイクロメートルとすることができる。次に、ひずみ材料層２上に堆積された低粘度層３と、中間基板４に堆積された低粘度層の両方が研磨される。この研磨ステップによって、低粘度材料の厚さが約１マイクロメートルとなり、その後ひずみ材料層２が低粘度層を介して中間基板４に接合される。
この接合ステップの後に、例えばプラズマエッチングもしくは化学エッチング、および／または切削によってシード基板１が除去される。さらに、シード基板１が除去された後は、エッチングによって低粘度材料の島状領域３’がもたらされる。あるいは、ひずみ材料層２上に堆積された低粘度層３は、中間基板４に接合／転写される前にエッチングされる。この場合、接合ステップの前に中間基板４上に堆積された低粘度材料は、転写された後に、ひずみ材料の島状領域２’間の間隔においてエッチングされて、図１に示すような低粘度材料の島状領域３’がもたらされる。
図２は、中間基板４上に、ひずみ材料の島状領域２’と、低粘度材料の島状領域３’とをもたらす方法の代替的な例を示す。図２に示すように、シード基板１（例えばシリコンまたはサファイアで作製される）が提供され、マスク層５によって部分的に被覆される。このマスク層５は開領域を備え、ＳｉＯ2材料またはＳｉＮ材料を含むことができる。この開領域内で、ひずみ材料２（例えばＧａＮまたはインジウム含有量約１０％のＩｎＧａＮ）を厚さ５００ｎｍまで成長させ、ひずみ材料２とマスクの上に低粘度層３を堆積させる。この低粘度層３と、中間基板４上に堆積された低粘度層とを接合し、続いてシード基板１を除去することにより、ひずみ材料の島状領域２’が中間基板４に転写される。次の緩和ステップを向上させるために必要であれば、低粘度材料の島状領域３’は、ひずみ材料の島状領域２’の間の隙間内で中間基板に達するまでエッチングされる。
図１および図２に示されたどちらの例においても、代替的に中間基板４上の連続的な低粘度材料層上にひずみ材料の島状領域２’をもたらすことができる（すなわち、特には中間基板４上に堆積された低粘度層のエッチングは行われない）ということに留意すべきである。
図１および図２の一番下に示した、低粘度材料の島状領域３’の上にひずみ材料の島状領域２’を有する構造物は、例えば約８００℃または約８５０℃の熱処理に約４時間にわたってかけられて、低粘度材料、例えばホウリンケイ酸ガラス、ＢＰＳＧ、またはＳｉＯ2など、ボロンまたはリンを含む化合物の島状領域３’がリフロー／塑性変形されることにより、少なくとも部分的に緩和されたひずみ材料の島状領域２’、例えばインジウムを１０％含むＩｎＧａＮの部分的に緩和された島状領域がもたらされる。
続いて、少なくとも部分的に緩和されたひずみ材料の島状領域２’上および／またはターゲット基板上に、接合層を堆積させることができる。少なくとも部分的に緩和されたひずみ材料の島状領域２’を、接合基板を介してターゲット基板に接合した後に、中間基板４と低粘度材料の島状領域３’を、例えばエッチングまたは電磁波照射によって除去すると、例えばＩｎＧａＮの島状領域などの少なくとも部分的に緩和されたひずみ材料の島状領域２’の表面を取り戻すことができる。この少なくとも部分的に緩和されたひずみ材料の島状領域２’は次に、構成された材料層のエピタキシャル成長用、特に、結晶層のエピタキシャル成長用またはホモエピタキシャル成長用に使用することができ、これは、ＬＥＤもしくはレーザなどの電子工学的、光起電力学的、または光電子工学的な用途において有用な特定の半導体デバイスの製造に用いられる。
図３には、パターンニングされたシード基板１’に、平坦な表面を有して形成されたバッファ層７上で、ひずみ材料層２を成長させる本発明の方法の別の例が示されている。図３に示した例によれば、パターンニングされたシード基板１’上に、ＡＩＮ核形成層６が形成される。続いて、このＡＩＮ核形成層６の上方に、例えばＧａＮを含むバッファ層７が堆積される。この堆積中に、まずバッファ層７を、パターンニングされたシード基板１’の島状領域の形状に適合させる。しかしながら、示した例によれば、バッファ層７が、島状の表面形状が水平になる（バッファ層７の島状領域が癒着する）まで堆積されて、バッファ層７の平らな上面が形成される。
このバッファ層７の平らな表面上に、ひずみ材料２をエピタキシャル成長させ、この成長させたひずみ材料層２の上に、ホウリンケイ酸ガラス層８を堆積させる。続いて、ホウリンケイ酸ガラス層８とひずみ材料層２がパターンニングされて、ひずみ材料の島状領域２’と、ホウリンケイ酸ガラスの島状領域８’がもたらされる。このパターンニングプロセス後には、中間基板４上に形成されたホウリンケイ酸ガラス層の島状領域３’を用いて、中間基板４への転写が行われる。ホウリンケイ酸ガラス層８とひずみ材料層２のパターンニングを、中間基板４に転写した後に実行することも可能であることに留意すべきである。先に述べたように、ひずみ材料の島状領域２’を転写させた後に、緩和を行うことが可能である。
先に述べた全ての実施形態は、限定することを意図したものではなく、本発明の特徴および利点を説明する例としての役割を果たす。先に述べたいくつかの特徴または全ての特徴を、様々な方法で組み合わせることができるということを理解されたい。

Claims (18)

  1. 少なくとも部分的に緩和されたひずみ材料層を形成する方法であって、
    シード基板を提供するステップと、
    前記シード基板をエッチングによってパターンニングしてシード基板の島状領域を形成するステップと、
    前記パターンニングされたシード基板の島状領域上にひずみ材料層の島状領域を成長させるステップと、
    前記ひずみ材料層の島状領域を前記パターンニングされたシード基板の島状領域上から中間基板に転写するステップと、
    前記ひずみ材料層の島状領域を熱処理によって少なくとも部分的に緩和させるステップと
    を含むことを特徴とする方法。
  2. 少なくとも部分的に緩和されたひずみ材料層を形成する方法であって、
    シード基板を提供するステップと、
    前記シード基板の表面上に開領域を備えるマスクを堆積させて前記シード基板をパターニングするステップと、
    前記シード基板上の前記マスクの前記開領域にひずみ材料層の島状領域を前記マスクよりも厚く成長させるステップと、
    前記ひずみ材料層の島状領域を前記パターニングされたシード基板から中間基板に転写するステップと、
    前記ひずみ材料層の島状領域を熱処理によって少なくとも部分的に緩和させるステップと
    を含むことを特徴とする方法。
  3. 前記ひずみ材料層を前記パターンニングされたシード基板から前記中間基板に転写する
    前記ステップは、
    前記ひずみ材料層の下の前記パターンニングされたシード基板にイオンを挿入して、弱
    化させた層を形成するステップと、
    前記弱化させた層において、前記パターンニングされたシード基板から前記ひずみ材料
    層を熱処理によって分離させるステップと
    をさらに含むことを特徴とする請求項１乃至２のいずれか１項に記載の方法。
  4. 前記ひずみ材料層を前記パターンニングされたシード基板から前記中間基板に転写する
    前記ステップは、
    前記ひずみ材料層にイオンを挿入して、弱化させた層を形成するステップと、
    前記弱化させた層において前記パターンニングされたシード基板から前記ひずみ材料層
    を熱処理によって分離するステップと
    をさらに含むことを特徴とする請求項１乃至３のいずれか１項に記載の方法。
  5. 前記ひずみ材料層を前記パターンニングされたシード基板から前記中間基板に転写する
    前記ステップは、前記パターンニングされたシード基板を除去するステップを含み、特に、前記除去するステップは、前記パターンニングされたシード基板の電磁波照射、切削、
    機械研磨、またはエッチングを含むことを特徴とする請求項１乃至２のいずれか１項に記載の方法。
  6. 前記パターンニングされたシード基板上で前記ひずみ材料層を成長させる前に、少なく
    とも１つのバッファ層を成長させることを特徴とする請求項１に記載の方法。
  7. 前記ひずみ材料層を前記パターンニングされたシード基板から前記中間基板に転写する
    前記ステップは、前記ひずみ材料層上に低粘度層からなる埋込コンプライアント層を堆積
    させるステップと、前記低粘度層を前記中間基板に接合するステップとを含むことを特徴
    とする請求項１乃至６のいずれか１項に記載の方法。
  8. 前記低粘度層は、ホウリンケイ酸ガラス及びＢＰＳＧのボロンまたはリンを含む化合物、またはＳｉＯ2にボロンまたはリンを含んだ化合物を含むか、それらから成ることを特徴とする請求項７に記載の方法。
  9. 前記シード基板、及び前記中間基板は、サファイアまたはシリコンを含むか、それらか
    ら成ることを特徴とする請求項１乃至８のいずれか１項に記載の方法。
  10. 前記少なくとも部分的に緩和されたひずみ材料層をターゲット基板に転写するステップ
    をさらに含むことを特徴とする請求項１乃至８のいずれか１項に記載の方法。
  11. 前記シード基板、前記中間基板、および前記ターゲット基板は、サファイアまたはシリ
    コンを含むか、それらから成ることを特徴とする請求項１０に記載の方法。
  12. 前記ひずみ材料層は、ＩｎＧａＮまたはＧａＮから成るか、それらを含むことを特徴と
    する請求項１乃至１１のいずれか１項に記載の方法。
  13. 前記ひずみ材料層は、Ｉｎを少なくとも３％含むＩｎＧａＮ層であることを特徴とする
    請求項１２に記載の方法。
  14. 前記少なくとも部分的に緩和されたひずみ材料層のターゲット基板への前記転写するス
    テップは、特にエッチング、機械研磨、前記中間基板の切削、または電磁波照射によって
    前記中間基板を除去することを含むことを特徴とする請求項９乃至１２のいずれか１項に
    記載の方法。
  15. 前記少なくとも部分的に緩和されたひずみ材料層の島状領域を前記ターゲット基板に転写する前記ステップは、前記少なくとも部分的に緩和されたひずみ材料層の島状領域上に、高粘度層からなる埋込層を堆積するステップと、前記高粘度層を前記ターゲット基板に接合するステップとを含むことを特徴とする請求項１４に記載の方法。
  16. 半導体デバイスを製造する方法であって、ターゲット基板上に少なくとも部分的に緩和されたひずみ材料層を提供する請求項１５に記載の方法を含み、前記形成された少なくとも部分的に緩和されたひずみ材料層上に、ＬＥＤ用の層となる少なくとも１つの材料層、または光電池デバイス層またはレーザデバイス層をエピタキシャル成長させるステップをさらに含むことを特徴とする方法。
  17. 支持構造物であって、特にサファイアまたはシリコンから成る支持構造物と、
    高粘度層と、
    請求項１から１６のいずれか１項に記載の方法によってもたらされ、１００マイクロメートル×１００マイクロメートルから１ｍｍ×１ｍｍまでの面積の大きさと、５００オングストロームを越える厚さを有する少なくとも部分的に緩和されたひずみ材料層の島状領域と
    を有することを特徴とするウエハ。
  18. 前記緩和されたひずみ材料層上に、ＬＥＤ層、レーザデバイス層または光電池デバイス層となる少なくとも１つの活性層をさらに備えることを特徴とする請求項１７に記載のウエハ。
JP2011550437A 2009-02-19 2010-01-11 ひずみ材料層の緩和および転写 Active JP5713921B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09290100.8 2009-02-19
EP09290100A EP2221853B1 (en) 2009-02-19 2009-02-19 Relaxation and transfer of strained material layers
PCT/EP2010/000090 WO2010094371A2 (en) 2009-02-19 2010-01-11 Relaxation and transfer of strained material layers

Publications (2)

Publication Number Publication Date
JP2012518284A JP2012518284A (ja) 2012-08-09
JP5713921B2 true JP5713921B2 (ja) 2015-05-07

Family

ID=40844878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011550437A Active JP5713921B2 (ja) 2009-02-19 2010-01-11 ひずみ材料層の緩和および転写

Country Status (9)

Country Link
US (1) US9041165B2 (ja)
EP (2) EP2466626A3 (ja)
JP (1) JP5713921B2 (ja)
KR (1) KR101512777B1 (ja)
CN (1) CN102439695B (ja)
AT (1) ATE555494T1 (ja)
SG (1) SG173541A1 (ja)
TW (1) TWI474402B (ja)
WO (1) WO2010094371A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
DE102011077542B4 (de) 2011-06-15 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
WO2014152617A1 (en) * 2013-03-15 2014-09-25 Semprius, Inc. Engineered substrates for semiconductor epitaxy and methods of fabricating the same
US10535685B2 (en) 2013-12-02 2020-01-14 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
US9177967B2 (en) * 2013-12-24 2015-11-03 Intel Corporation Heterogeneous semiconductor material integration techniques
US20180053662A1 (en) * 2016-08-17 2018-02-22 Globalfoundries Inc. Texturing of silicon surface with direct-self assembly patterning

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362682A (en) 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5588994A (en) 1980-04-10 1996-12-31 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
EP0049286B1 (en) * 1980-04-10 1988-03-02 Massachusetts Institute Of Technology Methods of producing sheets of crystalline material and devices amde therefrom
US5273616A (en) 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JPS62172715A (ja) * 1986-01-27 1987-07-29 Nippon Telegr & Teleph Corp <Ntt> 半導体エピタキシヤル薄膜の製造方法
JP2658493B2 (ja) * 1990-04-27 1997-09-30 日立電線株式会社 エピタキシャル層と基板の分離方法
JP3024584B2 (ja) * 1997-03-10 2000-03-21 日本電気株式会社 半導体装置の製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
EP1501118B1 (en) * 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3471685B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2851847B1 (fr) * 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
WO2005104192A2 (en) 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
FR2894989B1 (fr) * 2005-12-21 2009-01-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite et substrat composite selon ledit procede
US9011598B2 (en) 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
CN1697205A (zh) 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
CN100372137C (zh) 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
WO2007030368A2 (en) * 2005-09-07 2007-03-15 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators and their fabrication methods
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers

Also Published As

Publication number Publication date
KR20110120325A (ko) 2011-11-03
JP2012518284A (ja) 2012-08-09
EP2466626A3 (en) 2012-07-04
TW201036067A (en) 2010-10-01
SG173541A1 (en) 2011-09-29
WO2010094371A3 (en) 2011-11-24
US20110291247A1 (en) 2011-12-01
EP2466626A2 (en) 2012-06-20
ATE555494T1 (de) 2012-05-15
TWI474402B (zh) 2015-02-21
KR101512777B1 (ko) 2015-04-16
US9041165B2 (en) 2015-05-26
CN102439695A (zh) 2012-05-02
CN102439695B (zh) 2015-05-13
WO2010094371A2 (en) 2010-08-26
EP2221853A1 (en) 2010-08-25
EP2221853B1 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
KR101516619B1 (ko) 물질 아일랜드 형성 방법, 그 물질 아일랜드를 이용한 반도체 소자 제조 방법 및 그 웨이퍼
JP5713921B2 (ja) ひずみ材料層の緩和および転写
US8481407B2 (en) Processes for fabricating heterostructures
EP2151856A1 (en) Relaxation of strained layers
JP5582617B2 (ja) 歪み層の緩和
CN102349148B (zh) 应变材料层的晶格参数的调节
US8642443B2 (en) Process for the realization of islands of at least partially relaxed strained material
KR101216367B1 (ko) 변형층들의 이완을 위한 보강층들

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20140731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140731

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150310

R150 Certificate of patent or registration of utility model

Ref document number: 5713921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250