TWI474402B - 應變材料層的鬆弛及轉移 - Google Patents

應變材料層的鬆弛及轉移 Download PDF

Info

Publication number
TWI474402B
TWI474402B TW99102892A TW99102892A TWI474402B TW I474402 B TWI474402 B TW I474402B TW 99102892 A TW99102892 A TW 99102892A TW 99102892 A TW99102892 A TW 99102892A TW I474402 B TWI474402 B TW I474402B
Authority
TW
Taiwan
Prior art keywords
layer
strained material
substrate
seed substrate
material layer
Prior art date
Application number
TW99102892A
Other languages
English (en)
Other versions
TW201036067A (en
Inventor
Fabrice Letertre
Bruce Faure
Pascal Guenard
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201036067A publication Critical patent/TW201036067A/zh
Application granted granted Critical
Publication of TWI474402B publication Critical patent/TWI474402B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Description

應變材料層的鬆弛及轉移
本發明係關於製造半導體裝置時所用的順應基材的領域及,特別是,關於應變材料島的鬆弛及將該等至少部分鬆弛的應變材料島轉移至某種可適當用於其他半導體製程的支撐基材。
藉由異質磊晶法將薄膜長在基材上為半導體技術的重要製造步驟。例如,在發光半導體裝置或太陽能電池的領域中必需將異質磊晶膜長在像是藍寶石或SiC的基材上以形成最終的半導體裝置。等該等異質磊晶膜轉移至另一基材之後這些膜便可,例如,用於電子及光電應用中所用的層的磊晶生長。
然而,藉由異質磊晶法將膜形成在與膜的晶格係數和熱膨脹係數相比具有不同晶格係數和不同熱膨脹係數的基材上時,壓縮/拉伸應變及會造成對於長在該等膜上的層的材料品質不利的效應之缺陷像是位錯、裂痕、塑性鬆弛等等的相應產生將引起對於長在該等膜上的層的材料品質不利的效應。
因此,在此技藝中,已經將順應層,例如,低黏度層,提供於異質磊晶膜與目標基材之間以便釋放出熱處理所引起的應變。
然而,關於抑制扭曲等等的方面現在用於使應變異質磊晶膜鬆弛的方法經常無法顯示令人滿意的結果。再者,將長在包括某種晶種層的晶種(生長)基材上的異質磊晶膜轉移到能用於特定半導體的進一步製造的另一基材將引起使該異質磊晶膜維持大體上完整無缺,且特別是,移除該晶種基材而不會損及該等異質磊晶膜時的問題。
因此,本發明根本的問題在於提供用於形成可靠鬆弛且完整無缺的材料層(島)的方法,該等材料層(島)可適當用於半導體裝置的製造。
上述問題係藉由形成如申請專利範圍第1項的至少部分鬆弛的應變材料層之方法加以解決,該方法包含下列步驟:提供一晶種基材;把該晶種基材圖案化;在該經圖案化的晶種基材上長出一應變材料層;將該應變材料層從該經圖案化的晶種基材轉移至一中間基材;及藉由熱處理使該應變材料層至少部分鬆弛。
該措辭“應變材料層”也可以表示一連續層或顯示島的不連續層。該晶種基材可為塊基材或其包含結合於或長在某支撐基材上的混成基材。在將該應變材料層從該經圖案化的晶種基材轉移至該中間基材的方法中該晶種基材可藉由蝕刻、機械拋光、研磨、電磁或雷射輻射等等之一或多者予以移除。轉移之後可能留在該應變材料層上面的晶種基材的剩餘材料可藉由拋光或蝕刻予以移除。
該措辭“圖案化”以很普通的含義使用,其包含a)架構該晶種基材的表面,例如,藉由蝕刻,特別是,電漿或化學蝕刻,或雕刻輻射並且形成島及凹部,及b)在該晶種基材表面上沉積經圖案化的罩遮而實質上不移除該晶種基材的任何材料。
特別是,根據一具體實施例提供一種用於形成至少部分鬆弛的應變材料島的方法,其包含:提供一晶種基材;把該晶種基材圖案化以形成晶種基材島;在該經圖案化的晶種基材上長出一應變材料層,特別是,在該等晶種基材島上;將該應變材料層從該經圖案化的晶種基材轉移至一中間基材;形成該應變材料層的島;及藉由熱處理使該等應變材料島至少部分鬆弛。
該應變材料的島的形成可按照該等晶種基材島表面的形狀以磊晶方式生長該應變材料層並且在長出的應變材料島聚結之前停止生長而直接達到,或從按照該等晶種基材島表面的形狀以磊晶的方式長出該應變材料層所獲得的應變材料較平坦的表面形成島,其中係經由所形成的應變材料島的聚結形成平坦的表面。
要注意的是,一般,形成該應變材料層的島的步驟可任意在從該經圖案化的晶種基材轉移至一中間基材之前或在此轉移之後進行。
也可以,把包含封閉及開放區(分別覆蓋及暴露出該晶種基材表面)的經圖案化的遮罩沉積在該晶種基材並且使應變材料島長在該遮罩的開放區(該晶種基材表面的暴露區)中的晶種基材上。隨後把該等長出來的應變材料島轉移至一中間基材並且在轉移之後對彼等施以熱處理以便使該中間基材上的應變材料島至少部分鬆弛。
藉由該經圖案化的晶種基材所形成的應變材料島可具有任何希望的形狀,例如,矩形條狀或圓形,並且彼等可具有約100 x 100微米至數平方毫米的尺寸。個別的應變材料島可相互間隔數10微米至約100微米。分開該等應變材料島的晶種基材中的凹部(溝槽)深度可介於數奈米至數10微米。島及溝槽的大小可依據該材料中的熱機械應變稍微調整。
藉由依據上述實例的獨創性方法可藉著將該應變材料以磊晶方式長在該晶種基材表面上而直接獲得在經圖案化的晶種基材上的應變材料島。特別是,本發明的方法提供長出來的應變材料的結晶品質明顯高於在晶種層的連續表面上進行磊晶生長的技藝之優點。特別是,得以避免裂痕。因為該等應變材料島與晶種基材之間的熱膨脹係數的差異對於該結晶品質具有較不明顯的衝擊且,因此,所長出來的材料中特別能避免裂痕。換句話說,比起傳統製造的應變材料層,在本發明中可使用關於所選擇的應變材料(例如,GaN或InGaN)熱膨脹係數差異較大的晶種基材,並且仍舊得到相同的希望結晶品質。
因為可使用更不匹配的晶種基材,所以可使用此技藝中不允許的低成本基材。這些低成本基材可被移除並且廢棄而不需要再循環利用。舉例來說,矽晶種基材可藉由磊晶法被用以長出諸如GaN及InGaN的III/V材料。若該矽晶種基材在磊晶生長之前被圖案化的話還是能在矽晶種基材上進行GaN及InGaN的磊晶生長而沒有不利的效應。
再者,因為應變程度可藉著使用一經圖案化的晶種基材而使磊晶材料中較低,所以可使用具有較大晶格失配的晶種基材並且得到與習用方法中相同的結晶品質。
除此之外,因為該應變程度可隨一經圖案化的晶種基材而較低,所以與沒有裂痕的平坦表面的相同晶種基材相比所得的應變材料島能夠有較大的厚度。
在本文中,也必須要注意的是有些此技藝中習知的緩衝層可被提供在該晶種基材與該應變材料之間以便進一步提高該應變材料中的結晶品質。該緩衝層由於該經圖案化的晶種基材的島而可顯示出島狀,或者若一直形成直到相應於該晶種基材的島的緩衝層的島進行聚結的話可為一連續層。
舉例來說,較佳在InGaN材料的磊晶生長之前在一矽經圖案化的晶種基材上沉積一GaN緩衝層。因為該GaN緩衝層中可以避免裂痕,所以InGaN的品質可以比使用習用方法損壞更少。再者,晶格失配應變在該GaN緩衝層中也較不明顯,所以在InGaN材料中的應變也較不明顯。這樣能夠讓層厚度較大或在該InGaN層中使用比此技藝更高的銦含量。
根據一實例,較佳地,該應變材料島生長在島聚結開始以前停止,也就是島彼此保持分開。
或者,也可思索在具有島的晶種基材上長出應變層(該應變材料層上面具有島),該等島具有小到足以使該應變材料聚結的大小。圖案的大小取決於生長條件及材料,但是該等晶種島的比例通常在奈米級。在此案例中,該應變層中的錯位可被削弱而導致較小的位錯密度及減少的缺陷及裂痕。用於形成應變材料島的方法與用以使該晶種基材圖案化者相同。關於此鬆弛方法,該用於形成應變材料島的方法可在該應變層轉移至一中間基材上之前或之後進行。
在使用一緩衝層的案例中,有益的是該緩衝層係長在該經圖案化的晶種基材上直到該層聚結為止。接著在該連續緩衝層上沉積要被鬆弛的應變材料。該緩衝層中的低位錯密度避免損及該等位錯位置處的應變材料。
關於將該應變材料層(島)轉移至該中間基材的方法,該晶種基材必須與該應變材料分開。此分開可藉著在該應變材料層下方的晶種基材中植入離子以形成一減弱層(weaken layer),並且藉由熱處理使該應變材料層與該晶種基材於該減弱層處分開。
或者,離子可被植入該應變材料層中以形成一減弱層並且該應變材料層可藉由熱處理與該晶種基材於該減弱層處分開。特別是,藉以使分開該應變材料層而沒有殘餘的晶種基材材料變得可能。理論當然的為了分開該晶種基材所進行的熱處理的熱預算(thermal budget)與用於使該應變材料鬆弛所進行者不同。
在上述實例中,將該應變材料層從該晶種基材轉移至該中間基材的步驟可包含在該應變材料層上沉積一低黏度層,特別是,埋入順應層,並且將該低黏度層黏接於該中間基材。
該低黏度層可包含或由硼磷矽酸鹽玻璃(BPSG)或包含硼或磷的SiO2 -化合物構成。關於該轉移過程一類似層可在該中間基材黏接於該應變材料層(島)之前沉積在該中間基材上。用於使被轉移至該中間基材的應變材料鬆弛之熱處理接著令該低黏度材料層產生一些迴流藉以造成該應變材料至少部分鬆弛。而該措辭“低黏度”特別表示熱處理時的迴流性質。形成應變材料島的方法可包含如前所說把所沉積的低黏度層圖案化(參見下文的詳細說明)。硼磷矽酸鹽玻璃於約800或850℃的溫度下顯示希望的迴流特性,其取決於該玻璃的實際組成,藉以使諸如InGaN的應變材料能鬆弛。
該等經部分鬆弛的應變材料島可被轉移至一目標基材。關此,可在該等至少部分鬆弛的應變材料島上形成一高黏度層,例如,包含或由氧化物(熱氧化物材料)所構成的埋入層,並且使該高黏度層與該目標基材黏接。該措辭“高黏度”表示玻璃轉移溫度比該“低黏度”材料的高。舉例來說,包括4.5%的硼及2%的磷之低黏度BPSG層於約800℃的溫度下顯示希望的迴流特性。大部分低黏度氧化物材料具有600至700℃左右的玻璃轉移溫度。另一方面,該高黏度氧化物材料的玻璃轉移溫度高於1000℃並且較佳為高於1200℃。該目標基材可具有與該晶種基材或該中間基材相同的材料,舉例來說。
當該應變材料為極性的時,像是c-面III/N材料,又當該方法係將該應變材料長在一晶種物質上,接著進行兩步驟轉移程序從該晶種物質轉移至該中間物質及從該中間物質轉移至該目標物質而進行時,將可維持該經鬆弛的應變材料面的極性,該面相對於生長在該晶種物質上的面,該極性適用於任何後續層的磊晶生長。特別是III/N材料,若生長在該晶種物質之後該暴露面顯示III-族元素極性,經過該兩步驟轉移程序之後該暴露面也能顯示III-族元素極性,其最適用於後續III/N層的磊晶生長。若生長之後的暴露面為N-面,一步驟轉移程序可能就足以使後續磊晶生長在對的極性下進行。
當最初的應變材料為非極性時,可避免做兩步驟轉移程序並且可在黏接於該中間基材之至少部分鬆弛的材料上進行磊晶生長。在此案例中,該低黏度層較佳可經選擇以保持穩定而不會在磊晶生長的溫度下迴流。
再者,本發明提供一種用於製造半導體裝置的方法,其包含提供至少部分鬆弛的應變材料到根據前述實例之一的目標基材上,並且另外包含在所形成的至少部分鬆弛的應變材料層/島,特別是,用於LED的層或光伏打層或雷射裝置層,上以磊晶方式生長至少一材料層。
另外,提供一種晶圓,其包含一支撐結構,特別是,由藍寶石所構成者。
一高黏度層,藉由根據前述實例之一的方法所獲得之至少部分鬆弛的應變材料的島,特別是,具有100微米x 100微米至1mm x 1mm的面積大小;及大於500埃的厚度。
該晶圓可包含在該經鬆弛的應變材料層/島,特別是LED、雷射或光伏打裝置層,上的至少一作用層。
本發明附帶的特徵及優點將參照圖式作說明。在此說明中,參照隨附的圖式意指舉例說明本發明的較佳具體實施例。咸瞭解此等具體實施例並不代表本發明的全部範圍。
後文中,參照圖1及2說明在此所揭示用於形成至少部分鬆弛的應變材料層的方法之二選擇性具體實施例。如圖1所示,提供晶種基材1以供一應變材料層生長。該晶種基材1可,例如,為藍寶石基材或矽基材。藉由蝕刻把該晶種基材1圖案化以獲得被凹部分開的晶種基材島1’。該等晶種基材島可,例如,形成為1 x 1毫米的大小並且間隔約10至1000微米。該等凹部可具有約1微米的深度。
等該晶種基材1圖案化之後進行具有10%銦的應變材料,例如,InGaN的磊晶生長達到約250奈米的應變材料層2厚度。為了改善該應變材料層2的結晶品質,可在該應變材料層2生長之前在該經圖案化的晶種基材,特別是,該等晶種基材島1’,上沉積一緩衝層(未顯示)。該緩衝層可包含一被沉積在該矽表面上及數微米厚的GaN層下方之50至100nm厚的AlN成核層。該緩衝層的生長在該材料聚結之前停止。
在該應變材料層2上,特別是,該等晶種基材島1’的上方,沉積一低黏度(順應)層3。該低黏度層3的厚度可為約500奈米。
在一中間基材4上沉積一類似於該低黏度層3的低黏度層,而該應變材料層2將會被轉移至該中間基材4。該中間基材4可具有與該晶種基材1相同的材料,舉例來說,由矽製成。被沉積在該中間基材4上的低黏度層可具有約1微米的厚度,舉例來說。接著將沉積在該應變材料層2上的低黏度層3及沉積在該中間基材4上的低黏度層拋光。在此拋光步驟之後,其可能造成約1微米的低黏度材料厚度,經由該等低黏度層把該應變材料層2黏接於該中間基材4。
在此黏接步驟之後移除該晶種基材1,例如,藉由電漿或化學蝕刻及/或研磨。再者,在移除該晶種基材1之後可藉由蝕刻獲得低黏度材料島3’。或者,在該黏接/轉移至該中間基材4之前蝕刻被沉積在該應變材料層2上的低黏度層3。在此案例中,在此轉移之後,在該等應變材料島2’之間的間隔中對於在該黏接步驟之前沉積在該中間基材4上的低黏度材料進行蝕刻以獲得圖1所示的低黏度材料島3’。
圖2顯示用於獲得該中間基材4上的應變材料島2’及低黏度材料島3’的方法之選擇性實施例。如圖2所示,提供一晶種基材1(例如,由矽或藍寶石製成)並且藉由一遮罩層5予以部分覆蓋。該遮罩層5包含開放區並且可包含SiO2 或SiN材料。在該等開放區中使應變材料2(例如,具有約10%的銦含量的GaN或InGaN)長到500nm的厚度及在該應變材料2和該遮罩上沉積一低黏度層3。該低黏度層3和沉積在中間基材4上的低黏度層的黏接及該晶種基材1的後續移除造成該等應變材料島2’轉移至該中間基材4。若是為了改善後續的鬆弛步驟有必要的話,在應變材料島2’之間的間隔中把低黏度材料島3’往下蝕刻至該中間基材。
應該要注意的是在圖1及2所示的二實施例,二者擇一地,該等應變材料島2’可被提供到該中間基材4的連續低黏度材料層上(亦即,特別是,並未進行被沉積在中間基材4上的低黏度層的蝕刻)。
對於圖1及2底部所示的結構,其包含在低黏度材料島3’上面的應變材料島2’,施以熱處理,例如,於稍高於800或850℃下約4小時,以藉由該低黏度材料島3’,例如,硼磷矽酸鹽玻璃(BPSG)或包含硼或磷的SiO2 -化合物,的迴流/塑性變形獲得至少部分鬆弛的應變材料島2’,例如,具有10%銦之經部分鬆弛的InGaN島。
其後,可在該等至少部分鬆弛的應變材料島2’及/或在一目標基材上沉積一黏接層。等該等至少部分鬆弛的應變材料島2’經由該(等)黏接層黏接於該目標基材之後就可移除該中間基材4及該低黏度材料島3’,例如,藉由蝕刻或電磁輻射,以回復該等至少部分鬆弛的應變材料島2’(例如,InGaN島)的表面。該等至少部分鬆弛的應變材料島2’可在隨後用於經架構的材料層的磊晶生長,特別是,用於結晶層的磊晶或同質磊晶生長,該結晶層能被用於特定半導體裝置的製造,而該特定半導體裝置可用於諸如LEDs或雷射的電子、光伏打或光電子應用中。
圖3中顯示本發明的方法的另一實施例,其中把一應變材料層2長在利用一經圖案化的晶種基材1’上的平坦表面所形成的緩衝層7上。根據圖3所示的實施例,在一經圖案化的晶種基材1’上形成一AlN成核層6。隨後,在該AlN成核層6上方沉積一緩衝層7(例如,其包含GaN)。在沉積的期間,首先,該緩衝層7順應該經圖案化的晶種基材1’的島的外形。然而,根據此所示的實施例使該緩衝層7沉積到該島狀的表面外形被整平(該緩衝層7的島聚結)為止以便形成該緩衝層7的平坦上表面。
在該緩衝層7的平坦表面上以磊晶方式長出應變材料2並且在所長出來的應變材料層2上面沉積一硼磷矽酸鹽玻璃層8。隨後,把該硼磷矽酸鹽玻璃層8及該應變材料層2圖案化以獲得應變材料島2’及硼磷矽酸鹽玻璃島8’。在此圖案化程序之後藉由該中間基材4上所形成的硼磷矽酸鹽玻璃層島3’轉移至一中間基材4。應該要注意的是該硼磷矽酸鹽玻璃層8及該應變材料層2的圖案化也可在轉移至該中間基材4之後進行。等該等應變材料島2’轉移之後可依上述方式進行鬆弛。
所有先前討論的具體實施例並不預期成為限制而是當作舉例說明本發明的特徵及優點的實施例。咸瞭解上述特徵當中的一些或全部也可以不同方式加以合併。
1...晶種基材
1’...晶種基材島
2...應變材料層
2’...應變材料島
3...低黏度層
3’...低黏度材料島
4...中間基材
5...遮罩層
6...AlN成核層
7...緩衝層
8...硼磷矽酸鹽玻璃層
8’...硼磷矽酸鹽玻璃島
圖1舉例說明本發明的方法之實例,其包含下列步驟:藉由蝕刻把一晶種基材圖案化,及在該經圖案化的晶種基材上長出一應變材料層。
圖2舉例說明本發明的方法之另一實例,其包含下列步驟:將一遮罩沉積在包含開放區的晶種基材上,及把應變材料島長在該晶種基材未被該遮罩所覆蓋的區域中。
圖3舉例說明本發明的方法之另一實例,其中將一應變材料層長在利用經圖案化的晶種基材上的平坦表面所形成的緩衝層上。
1...晶種基材
1’...晶種基材島
2...應變材料層
2’...應變材料島
3...低黏度層
3’...低黏度材料島
4...中間基材

Claims (16)

  1. 一種用於形成至少部分鬆弛的應變材料層之方法,該方法包含下列步驟:提供一晶種基材;把該晶種基材圖案化;在該經圖案化的晶種基材上長出一應變材料層;將該應變材料層從該經圖案化的晶種基材轉移至一中間基材;及藉由熱處理使該應變材料層至少部分鬆弛,其中藉由該晶種基材的圖案化形成晶種基材島;該應變材料的島的形成可按照該等晶種基材島表面的形狀以磊晶方式生長該應變材料層並且在長出的應變材料島聚結而使島狀表面被整平之前停止生長;或先按照該等晶種基材島表面的形狀以磊晶的方式長出該應變材料層,接著經由所形成的應變材料島的聚結使島狀表面被整平而形成平坦的表面,再從所獲得的應變材料較平坦的表面形成島;且其中該應變材料層被該熱處理至少部分鬆弛。
  2. 如申請專利範圍第1項之方法,其中將該應變材料層從該經圖案化的晶種基材轉移至該中間基材的步驟另外包含把離子植入該應變材料層下方的經圖案化的晶種基材中以形成一減弱層;及藉由熱處理使該應變材料層與該經圖案化的晶種基材於該減弱層處分開。
  3. 如申請專利範圍第1項之方法,其中將該應變材料層從該經圖案化的晶種基材轉移至該中間基材的步驟另外包含把離子植入該應變材料層中以形成一減弱層;及藉由熱處理使該應變材料層與該經圖案化的晶種基材於該減弱層處分開。
  4. 如申請專利範圍第1項之方法,其中將該應變材料層從該經圖案化的晶種基材轉移至該中間基材的步驟包含該經圖案化的晶種基材的移除步驟,其中,特別是,該移除步驟包含該經圖案化的晶種基材的電磁輻射、研磨、機械拋光或蝕刻。
  5. 如申請專利範圍第1項之方法,其中在該經圖案化的晶種基材上長出該應變材料層之前生長至少一緩衝層。
  6. 如申請專利範圍第1項之方法,其中將該應變材料層從該經圖案化的晶種基材轉移至該中間基材的步驟包含在該應變材料層上沉積一低黏度層,特別是,埋入順應層,並且將該低黏度層黏接於該中間基材。
  7. 如申請專利範圍第6項之方法,其中該低黏度層包含或由硼磷矽酸鹽玻璃(BPSG)或包含硼或磷的SiO2 -化合物構成。
  8. 如申請專利範圍第1項之方法,其另外包含將該至少部分鬆弛的應變材料層轉移至一目標基材的步驟。
  9. 如申請專利範圍第1項之方法,其中該晶種基材、該中間基材及該目標基材包含或由藍寶石或矽構成。
  10. 如申請專利範圍第1項之方法,其中該應變材料層包含或由InGaN或GaN構成。
  11. 如申請專利範圍第10項之方法,其中該應變材料層為包含至少3% In的InGaN層,特別是,至少10%。
  12. 如申請專利範圍第7項之方法,其中將該至少部分鬆弛的應變材料層轉移至一目標基材包含該中間基材的移除,特別是藉由該中間基材的蝕刻、機械拋光研磨或藉由電磁輻射。
  13. 如申請專利範圍第12項之方法,其中將該等至少部分鬆弛的應變材料島轉移至該目標基材的步驟包含在該等至少部分鬆弛的應變材料島上沉積一高黏度層,特別是,埋入順應層,並且將該高黏度層黏接於該目標基材。
  14. 一種用於製造半導體裝置之方法,其包含提供至少部分 鬆弛的應變材料到如申請專利範圍第13項的目標基材上,並且另外包含在所形成之至少部分鬆弛的應變材料,特別是,用於LED的層或光伏打層或雷射裝置層,上以磊晶方式生長至少一材料層。
  15. 一種晶圓,其包含:一支撐結構,特別是,由藍寶石或矽所構成者。一高黏度層,藉由如前述申請專利範圍中任一項的方法所獲得之至少部分鬆弛的應變材料的島,特別是,具有100微米x 100微米至1mm x 1mm的面積大小;及大於500埃的厚度。
  16. 如申請專利範圍第15項之晶圓,其另外包含在該經鬆弛的應變材料,特別是LED、雷射或光伏打裝置層,上的至少一作用層。
TW99102892A 2009-02-19 2010-02-01 應變材料層的鬆弛及轉移 TWI474402B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP09290100A EP2221853B1 (en) 2009-02-19 2009-02-19 Relaxation and transfer of strained material layers

Publications (2)

Publication Number Publication Date
TW201036067A TW201036067A (en) 2010-10-01
TWI474402B true TWI474402B (zh) 2015-02-21

Family

ID=40844878

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99102892A TWI474402B (zh) 2009-02-19 2010-02-01 應變材料層的鬆弛及轉移

Country Status (9)

Country Link
US (1) US9041165B2 (zh)
EP (2) EP2221853B1 (zh)
JP (1) JP5713921B2 (zh)
KR (1) KR101512777B1 (zh)
CN (1) CN102439695B (zh)
AT (1) ATE555494T1 (zh)
SG (1) SG173541A1 (zh)
TW (1) TWI474402B (zh)
WO (1) WO2010094371A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
DE102011077542B4 (de) * 2011-06-15 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US9362113B2 (en) 2013-03-15 2016-06-07 Semprius, Inc. Engineered substrates for semiconductor epitaxy and methods of fabricating the same
WO2015084868A1 (en) 2013-12-02 2015-06-11 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
US9177967B2 (en) * 2013-12-24 2015-11-03 Intel Corporation Heterogeneous semiconductor material integration techniques
US20180053662A1 (en) * 2016-08-17 2018-02-22 Globalfoundries Inc. Texturing of silicon surface with direct-self assembly patterning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007030368A2 (en) * 2005-09-07 2007-03-15 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators and their fabrication methods

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362682A (en) 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5588994A (en) 1980-04-10 1996-12-31 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
WO1981002948A1 (en) 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
US5273616A (en) 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JPS62172715A (ja) * 1986-01-27 1987-07-29 Nippon Telegr & Teleph Corp <Ntt> 半導体エピタキシヤル薄膜の製造方法
JP2658493B2 (ja) * 1990-04-27 1997-09-30 日立電線株式会社 エピタキシャル層と基板の分離方法
JP3024584B2 (ja) * 1997-03-10 2000-03-21 日本電気株式会社 半導体装置の製造方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
DE60043122D1 (de) * 1999-03-17 2009-11-19 Mitsubishi Chem Corp Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode
JP3471685B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2851847B1 (fr) * 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
US20080211061A1 (en) 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
FR2894989B1 (fr) * 2005-12-21 2009-01-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite et substrat composite selon ledit procede
CN1697205A (zh) 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
CN100372137C (zh) 2005-05-27 2008-02-27 晶能光电(江西)有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电(江西)有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007030368A2 (en) * 2005-09-07 2007-03-15 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators and their fabrication methods

Also Published As

Publication number Publication date
JP2012518284A (ja) 2012-08-09
WO2010094371A3 (en) 2011-11-24
KR101512777B1 (ko) 2015-04-16
CN102439695A (zh) 2012-05-02
CN102439695B (zh) 2015-05-13
EP2466626A3 (en) 2012-07-04
JP5713921B2 (ja) 2015-05-07
SG173541A1 (en) 2011-09-29
ATE555494T1 (de) 2012-05-15
EP2221853A1 (en) 2010-08-25
US9041165B2 (en) 2015-05-26
EP2221853B1 (en) 2012-04-25
EP2466626A2 (en) 2012-06-20
KR20110120325A (ko) 2011-11-03
TW201036067A (en) 2010-10-01
WO2010094371A2 (en) 2010-08-26
US20110291247A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
TWI474402B (zh) 應變材料層的鬆弛及轉移
US8486771B2 (en) Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8564019B2 (en) Heterostructures comprising crystalline strain relaxation layers
JP5582617B2 (ja) 歪み層の緩和
CN102349148B (zh) 应变材料层的晶格参数的调节
US8642443B2 (en) Process for the realization of islands of at least partially relaxed strained material
KR101216367B1 (ko) 변형층들의 이완을 위한 보강층들