KR101512777B1 - 변형된 물질 층들의 이완 및 전달 - Google Patents

변형된 물질 층들의 이완 및 전달 Download PDF

Info

Publication number
KR101512777B1
KR101512777B1 KR1020117021557A KR20117021557A KR101512777B1 KR 101512777 B1 KR101512777 B1 KR 101512777B1 KR 1020117021557 A KR1020117021557 A KR 1020117021557A KR 20117021557 A KR20117021557 A KR 20117021557A KR 101512777 B1 KR101512777 B1 KR 101512777B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
islands
seed substrate
deformed material
Prior art date
Application number
KR1020117021557A
Other languages
English (en)
Other versions
KR20110120325A (ko
Inventor
파브리스 르테르트르
브뤼스 포레
파스칼 게나르
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20110120325A publication Critical patent/KR20110120325A/ko
Application granted granted Critical
Publication of KR101512777B1 publication Critical patent/KR101512777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법에 관련되며, 상기 방법은 시드 기판을 제공하는 단계; 시드 기판을 패터닝하는 단계; 패터닝된 시드 기판 상에 변형된 물질 층을 성장시키는 단계; 변형된 물질 층을 패터닝된 시드 기판으로부터 매개 기판으로 전달하는 단계; 및 열처리에 의해 변형된 물질 층을 적어도 부분적으로 이완시키는 단계를 포함한다.

Description

변형된 물질 층들의 이완 및 전달{Relaxation and transfer of strained material layers}
본 발명은 반도체 소자들의 제조에 사용되는 유연한(compliant) 기판들의 분야에 관한 것이며, 특히, 변형된(strained) 물질 아일랜드들의 이완 및 적어도 부분적으로 이완된 변형된 물질 아일랜드들을 후속하는 반도체 제조 공정들에 적절하게 사용될 수 있는 어떤 지지 기판으로 전달하는 것에 관한 것이다.
이종 에피텍시(heteroepitaxy)에 의한 기판들 상의 박막들의 성장은 반도체 기술에서 중요한 제조 단계이다. 예를 들어, 발광 반도체 소자들 또는 태양 전지들의 분야에서, 최종 반도체 소자를 형성하기 위해 사파이어 또는 SiC와 같은 기판들 상에 이종 에피텍셜 막들을 성장시킬 필요가 있다. 이종 에피텍셜 막들을 다른 기판으로 전달한 후, 상기 막들은 예를 들어, 전자 및 광전자 응용들에서 사용되는 에피텍셜 성장 층들로 사용될 수 있다.
그러나, 상기 막들과 비교하여 다른 격자 상수들 및 다른 열 팽창 계수들을 가지는 기판들 상에 막들이 이종 에피텍시에 의해 형성되는 경우, 상기 막들 상에 성장되는 층들의 재질에 대해 불이익한 효과들은, 압축/인장 변형 및 그 상에 성장된 층들의 재질에 불이익한 효과들을 가져오는 전위(dislocation)들, 크랙(crack)들, 소성 완화(plastic relaxation) 등과 같은 상응하는 결함들의 발생에 의해 초래된다.
따라서, 기술 분야에서, 유연한 층들, 예를 들어 저-점성 층들이, 열처리에 의해 변형들을 해소하기 위해 이종 에피텍셜 막과 대상 기판의 사이에 제공되었다.
그러나, 변형된 이종 에피텍셜 막들의 이완을 위해 현재 사용되는 방법들은, 흔히 버클링(buckling)의 억제 등에 대하여 만족스러운 결과들을 보여주지 않는다. 또한, 어떤 시드(seed)층을 포함하는 시드(성장) 기판 상에 성장된 이종 에피텍셜 막들을 특정 반도체의 제조를 위해 사용될 다른 기판으로 전달하는 것은, 일반적으로, 상기 이종 에피텍셜 막들을 손상되지 않은 채 유지해야 하는 문제를 가져오며, 특히, 상기 이종 에피텍셜 막들의 손상없이 상기 시드 기판을 제거함에 있어서 문제를 가져온다.
따라서, 반도체 소자의 제조를 위해 적절하게 이용될 수 있는, 신뢰성 있게 이완되고 손상되지 않은 물질 층들(아일랜드들)의 형성 방법을 제공하는 것이 본 발명의 기본적인 문제이다.
상술한 문제는 청구항 1에 따라 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법에 의해 해결되며, 상기 방법은,
시드 기판을 제공하는 단계;
상기 시드 기판을 패터닝하는 단계;
상기 패터닝된 시드 기판 상에 변형된 물질 층을 성장시키는 단계;
상기 패터닝된 시드 기판으로부터 매개(intermediate) 기판으로 상기 변형된 물질 층을 전달하는 단계; 및
열처리에 의해 상기 변형된 물질 층을 적어도 부분적으로 이완시키는 단계를 포함한다.
"변형된 물질 층(strained material layer)"의 표현은 선택적으로 아일랜드들로 나타나는 연속적 또는 불연속적 층을 뜻한다. 상기 시드 기판은 크고(massive) 균일한 기판 또는 어떤 지지 기판 상에 결합되거나 성장된 시드층을 포함하는 하이브리드 기판일 수 있다. 상기 변형된 물질 층을 상기 패터닝된 시드 기판으로부터 상기 매개 기판으로 전달하는 공정에서, 상기 시드 기판은 식각, 기계적 연마, 그라인딩(grinding), 전자기 또는 레이저 조사 등 중 하나 이상에 의해 제거될 수 있다. 전달 후에 상기 변형된 물질 층의 상부에 잔존할 수 있는 상기 시드 기판의 잔류 물질은 폴리싱 또는 식각에 의해 제거될 수 있다.
"패터닝(patterning)"의 표현은 매우 일반적인 의미로 사용되며 a) 예를 들어, 식각, 특히 플라즈마 또는 화학적 식각, 또는 스크라이빙 조사(scribing irradiation) 및 아일랜드들 및 리세스(recess)들의 형성에 의해 상기 시드 기판의 표면을 구조화하는 단계, 및 b) 실질적으로 상기 시드 기판의 어떤 물질도 제거하지 않고, 상기 시드 기판의 표면 상에 패터닝된 마스크를 적층하는 단계를 포함한다.
특히, 일 실시예에 따르면 적어도 부분적으로 이완된 변형된 물질 아일랜드들의 형성 방법이 제공되며, 이는,
시드 기판을 제공하는 단계;
시드 기판 아일랜드들을 형성하기 위해 상기 시드 기판을 패터닝하는 단계;
상기 패터닝된 시드 기판, 특히 상기 시드 기판 아일랜드들 상에 변형된 물질 층을 성장시키는 단계;
상기 패터닝된 시드 기판으로부터 매개 기판으로 상기 변형된 물질 층을 전달하는 단계;
상기 변형된 물질 층의 아일랜드들을 형성하는 단계; 및
열처리에 의해 상기 변형된 물질 아일랜드들을 적어도 부분적으로 이완시키는 단계를 포함한다.
상기 변형된 물질의 아일랜드들의 형성은, 상기 시드 기판 아일랜드들의 표면의 형상을 따르는 변형된 물질 층의 에피텍셜 성장 및 성장된 변형된 물질 아일랜드들의 유착(coalescence) 전 성장의 정지에 의해, 또는 먼저 상기 시드 기판 아일랜드들의 표면의 형상을 따르는 변형된 물질 층을 에피텍셜 성장시키는 것 및 다음으로 형성된 변형된 물질 아일랜드들의 유착에 의한 평탄한 표면의 형성에 의해 얻어지는 상대적으로 평탄한 변형된 물질의 표면으로부터 아일랜드들을 형성함으로써, 직접적으로 이루어질 수 있다.
일반적으로, 상기 변형된 물질 층의 아일랜드들의 형성 단계는 상기 패터닝된 시드 기판으로부터 매개 기판으로의 전달 전 또는 전달 후 중 어느 하나에 수행될 수 있다.
선택적으로, 닫힌 영역들 및 개구 영역들(각각 상기 시드 기판의 표면을 덮거나 노출하는)을 포함하는 패터닝된 마스크가 상기 시드 기판 상에 적층되고, 변형된 물질 아일랜드들이 상기 마스크의 개구 영역들에서(상기 시드 기판 표면의 노출된 영역들) 상기 시드 기판 상에 성장된다. 성장된 변형된 물질 아일랜드들은 이어서 매개 기판으로 전달되고, 전달 후에 상기 매개 기판 상의 변형된 물질 아일랜드들을 적어도 부분적으로 이완하기 위해 열처리가 수행된다.
상기 패터닝된 시드 기판의 방법에 의해 형성된 변형된 물질 아일랜드들은 임의의 원하는 형상, 예를 들어, 장방형 스트라이프-같은 또는 환형의 형상을 가질 수 있으며, 약 100 × 100 마이크로미터 내지 수 제곱 밀리미터의 치수들을 가질 수 있다. 각각의 변형된 물질 아일랜드들은 10 마이크로미터 내지 약 100 마이크로미터로 서로 이격될 수 있다. 상기 변형된 물질 아일랜드들을 이격하는 상기 시드 기판 내의 상기 리세스들(트랜치들)의 깊이는 수 나노미터들 내지 수십 마이크로미터의 범위일 수 있다. 상기 아일랜드들 및 트랜치들의 크기는 상기 물질에서의 열기계적(thermomechanical) 변형에 따라 순응될 수 있다.
상술한 예들 중 하나에 따른 본 발명의 방법에 의하면, 시드 기판의 표면 상에 변형된 물질을 에피텍셜 성장시킴으로써 패터닝된 시드 기판 상에 변형된 물질 아일랜드들을 직접 얻는 것이 가능하다. 특히, 본 발명의 방법은, 성장된 변형된 물질의 결정성(crystalline quality)이, 시드층의 연속적인 표면 상에 에피텍셜 성장이 수행되는 기술 분야에서보다 상당히 높다는 이점을 제공한다. 특히, 크랙들이 방지된다. 변형된 물질 아일랜드들과 시드 기판 사이의 열 팽창 계수들의 차이가 결정성에 더 적게 중대한 영향을 주기 때문에, 따라서 크랙들이 성장된 물질에서 특히 방지된다. 다시 말하면, 통상적으로 제조된 변형된 물질 층들과 비교하여, 본 발명에서는 선택된 변형된 물질, 예를 들어 GaN 또는 InGaN에 대하여 열 팽창 계수들의 더 높은 차이를 갖는 시드 기판을 사용하는 것이 가능하며 동일하게 원하는 결정성을 얻는 것이 가능하다.
더욱 불일치된(mismatched) 시드 기판들을 사용하는 것이 가능하기 때문에, 기술 분야에서 가능하지 않았던 저비용 기판들을 사용할 수 있다. 상기 저비용 기판들은 재활용의 필요없이 제거되고 배치될 수 있다. 예를 들어, 실리콘 시드 기판들이 에피텍시에 의해 GaN 및 InGaN과 같은 Ⅲ/Ⅴ 물질들을 성장하기 위해 사용될 수 있다. 실리콘 시드 기판이 에피텍시 성장 전에 패터닝된다면, 실리콘 시드 기판들 상의 GaN 및 InGaN의 에피텍시는 불이익한 효과들 없이 수행될 수 있다.
또한, 패터닝된 시드 기판을 사용함으로써 에피텍셜 물질에서 변형 수준이 낮아질 수 있어, 더 큰 격자 불일치를 갖는 시드 기판을 사용하고 종래의 공정과 동일한 결정성을 얻는 것이 가능하다.
또한, 변형 수준은 패터닝된 시드 기판을 사용하여 더 낮출 수 있기 때문에, 크랙들이 없는 평평한 표면의 동일한 시드 기판과 비교하여 더 큰 두께의 최종적인 변형된 물질 아일랜드들이 가능할 수 있다.
이와 관련하여, 변형된 물질에서의 결정성을 더욱 증가시키기 위해, 기술 분야에 알려진 것과 같은 어떤 버퍼층이 상기 시드 기판과 상기 변형된 물질의 사이에 제공될 수 있음에 유의할 것이다. 상기 버퍼층은 상기 패터닝된 시드 기판의 아일랜드들로 인해 아일랜드로 나타날 수 있으며, 또는 상기 시드 기판의 아일랜드들에 대응하는 상기 버퍼층 물질의 아일랜드들이 유착될 때까지 형성되는 경우, 연속적인 층일 수 있다.
예를 들어, InGaN 물질의 에피텍시 전에, 바람직하게는 GaN 버퍼가 실리콘 패터닝된 시드 기판 상에 증착된다. GaN 버퍼층 내의 크랙들을 방지할 수 있기 때문에, InGaN의 품질은 종래의 방법을 사용하는 것보다 적게 손상될 수 있다. 또한, 격자 불일치 변형은 GaN 버퍼 내에서 덜 크게 나타날 수 있어서 InGaN 물질 내의 변형도 덜 클 수 있다. 이는 종래 기술에 비하여, 더 큰 층 두께를 가능하게 하거나 또는 InGaN 층 내에 더 높은 인듐 함량을 사용하는 것을 가능하게 한다.
일 예에 따르면, 바람직하게는, 변형된 물질 아일랜드 성장은 아일랜드 유착의 시작 전에 정지되고, 상기 아일랜드들은 서로 이격되어 유지된다.
선택적으로, 변형된 물질의 유착을 가능하게 할 만큼 작은 크기의 아일랜드들(변형된 물질 층의 상부에 아일랜드들을 가짐)로 시드 기판 상에 변형된 층을 성장시키는 것도 생각할 수 있다. 패턴의 크기는 성장 조건들 및 물질에 의존하지만 시드 아일랜드들의 스케일은 통상적으로 대략 나노미터 정도이다. 이 경우, 상기 변형된 층 내의 전위들은, 결함들 및 크랙을 감소시킴에 따라 더 낮은 전위 밀도를 가져오도록 제거될 수 있다. 변형된 물질의 아일랜드들의 형성 방법은 시드 기판을 패터닝하는 데에 이용되는 것과 동일하다. 이는 이완 공정을 위해, 변형된 층을 매개 기판 상으로 전달하기 전 또는 전달 후에 수행될 수 있다.
버퍼층을 사용하는 경우, 버퍼층이 상기 층의 유착 시까지 패터닝된 시드 기판 상에 성장되는 것이 이롭다. 다음으로 이완될 변형된 물질은 연속적인 버퍼층 상에 적층된다. 버퍼층 내의 낮은 전위 밀도는, 전위 사이트들에서 변형된 물질이 손상되는 것을 방지한다.
변형된 물질 층(아일랜드들)의 매개 기판으로의 전달 공정을 위해, 시드 기판은 변형된 물질로부터 분리되어야한다. 상기 분리는 취약층(weakened layer)을 형성하기 위해 상기 변형된 물질 층 아래에서 상기 시드 기판 내에 이온들을 주입하고, 열처리에 의해 상기 취약층에서 상기 시드 기판으로부터 상기 변형된 물질 층을 분리함으로써 촉진될 수 있다.
선택적으로, 이온들은 취약층을 형성하기 위해 상기 변형된 물질 층 내에 주입될 수 있고, 상기 변형된 물질 층은 열처리에 의해 상기 취약층에서 상기 시드 기판으로부터 분리될 수 있다. 특히, 잔류 시드 기판 물질이 없는 상기 변형된 물질 층의 분리가 결과적으로 가능해진다. 상기 시드 기판의 분리를 위해 수행되는 열처리의 열 버짓(thermal budget)은 상기 변형된 물질의 이완을 위해 수행되는 것과 상이하다는 것은 말할 것도 없다.
상기 예들에서, 시드 기판으로부터 매개 기판으로 변형된 물질 층을 전달하는 단계는 상기 변형된 물질 층 상에 저-점성층, 특히 매립 유연층(buried compliant layer)을 적층하는 단계, 및 상기 저-점성층을 상기 매개 기판에 결합하는 단계를 포함할 수 있다.
상기 저-점성층은 BPSG(borophosphosilicate glass), 또는 보론 또는 인을 포함하는 SiO2 -화합물을 포함하거나 또는 이들로 구성될 수 있다. 전달 공정을 위해 상기 변형된 물질 층(아일랜드들)에 결합되기 전에, 상기 매개 기판 상에 유사한 층이 적층될 수 있다. 상기 매개 기판으로 전달된 상기 변형된 물질의 이완을 위한 열처리는 상기 저-점성 물질층의 리플로우(reflow)를 가능하게 할 수 있으며, 이에 의해 상기 변형된 물질의 적어도 부분적인 이완을 가져온다. "저-점성(low-viscosity)"의 표현에 의해 열처리에서의 리플로우 특성들이 특히 표시된다. 변형된 물질 아일랜드들을 형성하는 공정은 따라서 상기 적층된 저-점성층을 패터닝하는 단계를 포함할 수 있다(아래의 상세한 설명 참조). BPSG는 BPSG의 실제 조성에 따라 약 800 내지 850 ℃의 온도들에서 원하는 리플로우 특성들을 나타내며, 이에 의해 InGaN와 같은 변형된 물질의 이완을 가능하게 한다.
부분적으로 이완된 변형된 물질 아일랜드들은 대상 기판으로 전달될 수 있다. 이를 위해, 고-점성층, 예를 들어 산화물(열적 산화 물질)을 포함하거나 또는 이로 이루어진 매립층이 적어도 부분적으로 이완된 변형된 물질 아일랜드들 상에 형성되고 상기 대상 기판과 결합될 수 있다. "고-점성(high-viscosity)"의 용어는 "저-점성" 물질보다 높은 유리 전이(glass transition) 온도를 나타낸다. 예를 들어, 4.5 %의 보론 및 2 %의 인을 포함하는 저-점성 BPSG층은 약 800 ℃의 온도들에서 원하는 리플로우 특성들을 나타낸다. 대부분의 저점성 산화 물질들은 600-700 ℃ 부근의 유리 전이 온도를 가지며, 다른 한편으로 고-점성 산화 물질의 유리 전이 온도는 1000 ℃보다 크며, 바람직하게는 1200 ℃보다 크다. 상기 대상 기판은 예를 들어, 상기 시드 기판 또는 상기 매개 기판과 동일한 물질로 이루어질 수 있다.
c-면 Ⅲ/N 물질과 같이 상기 변형된 물질이 극성(polar)인 경우, 및 상기 공정이 시드 물질 상에 상기 변형된 물질을 성장시킴으로써 수행되고, 후속으로 상기 시드 물질로부터 상기 매개 물질로, 및 상기 매개 물질로부터 상기 대상 물질로, 2-단계 전달 공정이 수행되는 경우, 임의의 후속의 에피텍셜 성장층들에 적합한, 상기 시드 물질 상에 성장된 면과 대향하는 상기 이완된 변형된 물질의 면의 극성이 유지될 수 있다. 특히 Ⅲ/N 물질의 경우, 상기 시드 물질 상의 성장 후에 노출된 면이 Ⅲ-원소 극성을 나타내면, 상기 2-단계 전달 공정 후에 노출된 면도 Ⅲ/N 층의 후속의 에피텍셜 성장을 위해 가장 적합한 Ⅲ-원소 극성을 나타낼 것이다. 상기 성장 후에 노출된 면이 N-면인 경우, 단일-단계 전달 공정이 알맞은 극성 상의 후속의 에피텍시를 가능하게 하기에 충분할 수 있다.
초기-변형된 물질이 무극성인 경우, 상기 2-단계 전달 공정이 회피될 수 있으며, 에피텍셜 성장이 상기 매개 기판에 결합된 적어도 부분적으로 이완된 물질 상에서 일어날 수 있다. 이 경우, 상기 저점성층은 바람직하게는 에피텍시의 온도에서 리플로우없이 안정하게 남도록 선택될 수 있다.
또한, 본 발명은, 상술한 예들 중 하나에 따라 대상 기판 상에 적어도 부분적으로 이완된 변형된 물질을 제공하는 단계를 포함하고, 형성된 적어도 부분적으로 이완된 변형된 물질 층/아일랜드들, 상에 적어도 하나의 물질 층, 특히 LED 또는 광전지 또는 레이저 소자 층들을 위한 층들을 에피텍셜 성장시키는 단계를 더 포함하는 반도체 소자의 제조 방법을 제공한다.
특히 사파이어로 이루어진 지지 구조물;
고-점성층;
상술한 예들 중 하나에 따른 방법에 의해 얻어지는 적어도 부분적으로 이완된 변형된 물질의 아일랜드들로, 특히, 100 마이크로미터 x 100 마이크로미터 내지 1 mm × 1 mm의 면적을 갖고, 500 옴스트롬(Angstrom)보다 큰 두께의 아일랜드들을 포함하는 웨이퍼도 제공된다.
상기 웨이퍼는 상기 이완된 변형된 물질 층/아일랜드들 상의 적어도 하나의 활성층, 특히 LED, 레이저 또는 광전지 소자 층들을 포함할 수 있다.
본 발명의 방법에 의하면, 시드 기판의 표면 상에 변형된 물질을 에피텍셜 성장시킴으로써 패터닝된 시드 기판 상에 변형된 물질 아일랜드들을 직접 얻는 것이 가능하다. 특히, 본 발명의 방법은, 성장된 변형된 물질의 결정이, 시드층의 연속적인 표면 상에 에피텍셜 성장이 수행되는 기술 분야에서보다 상당히 높다는 이점을 제공한다. 특히, 크랙들이 방지된다.
본 발명의 추가적인 특징들 및 이점들이 도면들을 참조하여 설명될 것이다. 설명에서, 본 발명의 바람직한 실시예들을 도시하는 첨부된 도면들에 대한 참조가 이루어진다. 이러한 실시예들은 본 발명의 전체 범위를 나타내지는 않는 것으로 이해된다.
도 1은 식각에 의해 시드 기판을 패터닝하고, 상기 패터닝된 시드 기판 상에 변형된 물질 층을 성장시키는 단계들을 포함하는 본 발명의 방법의 일 예를 도시한다.
도 2는 개구 영역들을 포함하는 상기 시드 기판 상에 마스크를 적층하고, 상기 시드 기판 상에 상기 마스크에 의해 덮여지지 않은 영역들에 변형된 물질 아일랜드들을 성장시키는 단계들을 포함하는 본 발명의 방법의 다른 예를 도시한다.
도 3은 변형된 물질 층이 패터닝된 시드 기판 상에 평평한 표면을 가지고 형성된 버퍼층 상에 성장되는, 본 발명의 방법의 다른 예를 도시한다.
이하에서, 적어도 부분적으로 이완된 변형된 물질 층들의 형성 방법을 개시하는 본 명세서의 두 가지 선택적인 실시예들이 도 1 및 도 2를 참조로 설명된다. 도 1에 도시된 것과 같이, 시드 기판(1)이 변형된 물질 층의 성장을 위해 제공된다. 시드 기판(1)은 예를 들어, 사파이어 기판 또는 실리콘 기판일 수 있다. 시드 기판(1)은 리세스들에 의해 분리된 시드 기판 아일랜드들(1')을 얻기 위해 식각에 의해 패터닝된다. 시드 기판 아일랜드들은 예를 들어, 1 × 1 밀리미터의 크기를 가질 수 있으며, 약 10 내지 1000 마이크로미터로 이격될 수 있다. 상기 리세스들은 약 1 마이크로미터의 깊이를 가질 수 있다.
시드 기판(1)의 패터닝 후, 변형된 물질, 예를 들어 10 %의 인듐을 가지는 InGaN의 에피텍시가 약 250 나노미터의 변형된 물질 층(2) 두께까지 수행된다. 변형된 물질 층(2)의 결정성을 향상시키기 위해, 변형된 물질 층(2)의 성장 전에, 버퍼층(미도시)이 상기 패터닝된 시드 기판, 특히 시드 기판 아일랜드들(1') 상에 적층될 수 있다. 상기 버퍼층은 상기 실리콘 표면 상에, 그리고 수 마이크로미터 두께의 GaN층 아래에 증착된 50-100 nm 두께의 AlN 핵형성(nucleation)층을 포함할 수 있다. 상기 버퍼층의 성장은 상기 물질의 유착 전에 정지된다.
저-점성(유연한)층(3)이 변형된 물질 층(2) 상에, 특히 시드 기판 아일랜드들(1') 위에 적층된다. 저-점성층(3)의 두께는 약 500 나노미터일 수 있다.
저-점성층(3)과 유사한 저-점성층이, 변형된 물질 층(2)이 전달될 매개 기판(4) 상에 적층된다. 매개 기판(4)은 시드 기판(1)과 동일한 물질로 이루어질 수 있으며, 예를 들어, 실리콘으로 이루어질 수 있다. 매개 기판(4) 상에 적층된 저-점성층은 예를 들어 약 1 마이크로미터의 두께를 가질 수 있다. 다음으로, 변형된 물질 층(2) 상에 적층된 저-점성층(3) 및 매개 기판(4) 상에 적층된 저-점성층 모두가 연마된다. 약 1 마이크로미터의 저-점성 물질 두께를 형성할 수 있는 상기 연마 단계 후에, 변형된 물질 층(2)은 상기 저-점성층들을 통해 매개 기판(4)에 결합된다.
상기 결합 단계 후에, 예를 들어, 플라즈마 또는 화학적 식각 및/또는 그라인딩에 의해 시드 기판(1)이 제거된다. 또한, 시드 기판(1)의 제거 후에, 저-점성 물질 아일랜드들(3')이 식각에 의해 형성될 수 있다. 선택적으로, 변형된 물질 층(2) 상에 적층된 저-점성층(3)은 매개 기판(4)으로의 결합/전달 전에 식각된다. 이 경우, 상기 전달 후에, 상기 결합 단계 전에 매개 기판(4) 상에 적층되었던 상기 저-점성 물질은 도 1에 도시된 저-점성 물질 아일랜드들(3')을 형성하기 위해 변형된 물질 아일랜드들(2') 사이의 공간들에서 식각된다.
도 2는 매개 기판(4) 상의 변형된 물질 아일랜드들(2') 및 저-점성 물질 아일랜드들(3')을 형성하기 위한 방법의 선택적인 예를 도시한다. 도 2에 도시된 것과 같이, 시드 기판(1)(예를 들어, 실리콘 또는 사파이어로 형성)이 제공되고, 마스크층(5)에 의해 부분적으로 커버된다. 마스크층(5)은 개구 영역들을 포함하고, SiO2 또는 SiN 물질을 포함할 수 있다. 상기 개구 영역들에서, 변형된 물질(2)(예를 들어, GaN 또는 약 10%의 인듐 함량을 갖는 InGaN)이 500 nm의 두께까지 성장되고, 저-점성층(3)이 변형된 물질(2) 및 상기 마스크 상에 적층된다. 저-점성층(3)과 매개 기판(4) 상에 적층된 저-점성층의 결합, 및 후속의 시드 기판(1)의 제거는 매개 기판(4)으로의 변형된 물질 아일랜드들(2')의 전달을 가져온다. 후속의 이완 단계를 개선하기 위해 필요하다면, 저-점성 물질 아일랜드들(3')은 변형된 물질 아일랜드들(2') 사이의 공간들에서 상기 매개 기판에 이를 때까지 식각된다.
도 1 및 도 2에 도시된 두 가지 예들에서, 선택적으로, 변형된 물질 아일랜드들(2')은 매개 기판(4) 상의 연속적인 저-점성 물질층 상에 제공될 수 있다(즉, 특히 매기 기판(4) 상에 적층된 저-점성층의 식각이 수행되지 않음).
저-점성 물질 아일랜드들(3') 상부의 변형된 물질 아일랜드들(2')을 포함하는 도 1 및 도 2의 하부에 도시된 구조물들에, 저-점성 물질 아일랜드들(3'), 예를 들어, BPSG 또는 보론 또는 인을 포함하는 SiO2-화합물의 리플로우/탄성 변형에 의해, 적어도 부분적으로 이완된 변형된 물질 아일랜드들(2'), 예를 들어, 10 %의 인듐을 갖는 적어도 부분적으로 이완된 InGaN 아일랜드들을 얻기 위해, 예를 들어 800 또는 850 ℃에서 약 4시간이 넘게, 열처리가 수행될 수 있다.
후속으로, 본딩층(bonding layer)이 적어도 부분적으로 이완된 변형된 물질 아일랜드들(2') 및/또는 대상 기판 상에 적층될 수 있다. 적어도 부분적으로 이완된 변형된 물질 아일랜드들(2')을 상기 본딩층(들)을 통해 상기 대상 기판에 결합한 후, 매개 기판(4) 및 저-점성 물질 아일랜드들(3')은, 적어도 부분적으로 이완된 변형된 물질 아일랜드들(2'), 예를 들어 InGaN 아일랜드들의 표면을 덮기 위해, 예를 들어, 식각 또는 전자기 조사에 의해 제거될 수 있다. 적어도 부분적으로 이완된 변형된 물질 아일랜드들(2')은 후속으로 구조화된 물질 층의 에피텍셜 성장을 위해, 특히, 결정층의 에피텍셜 또는 호모에피텍셜(homoepitaxial) 성장을 위해 사용될 수 있으며, 이는 LED들 또는 레이저들과 같은 전자, 광전지 또는 광전자 응용들에 유용한 특정 반도체 소자의 제조에 사용된다.
도 3은 변형된 물질 층(2)이 패터닝된 시드 기판(1') 상에 평평한 표면을 갖도록 형성된 버퍼층(7) 상에 성장되는, 본 발명의 방법의 다른 실시예를 도시한다. 도 3에 도시된 예에 따르면, AlN 핵형성층(6)이 패터닝된 시드 기판(1') 상에 형성된다. 다음으로, 예를 들어 GaN를 포함하는 버퍼층(7)이 AlN 행형성층(6) 위에 적층된다. 상기 적층 중에, 먼저, 버퍼층(7)은 패터닝된 시드 기판(1')의 아일랜드들의 형상에 순응된다. 그러나, 도시된 예를 따르면, 평평한 버퍼층(7)의 상부면이 형성되도록 버퍼층(7)은 아일랜드들-같은 표면 형상이 평탄해질(버퍼층(7)의 아일랜드들이 유착) 때까지 적층된다.
버퍼층(7)의 평면(plan surface) 상부에 변형된 물질(2)이 에피텍셜 성장되고, BPSG 층(8)이 성장된 변형된 물질 층(2) 상부에 적층된다. 다음으로, 변형된 물질 아일랜드들(2') 및 BPSG 아일랜드들(8')을 형성하기 위해 BPSG 층(8) 및 변형된 물질 층(2)이 패터닝된다. 상기 패터닝 공정 후에, 매개 기판(4) 상에 형성된 BPSG 층 아일랜드들(3')에 의해 (3') 매개 기판(4)으로의 전달이 수행된다. BPSG 층(8) 및 변형된 물질 층(2)의 패터닝은 매개 기판(4)으로 전달된 후에 수행될 수도 있음을 유의하여야 한다. 변형된 물질 아일랜드들(2')의 전달 후에, 상술한 것과 같이 이완이 수행될 수 있다.
모든 앞서 논의된 실시예들은 제한들로 의도되지 않으며, 본 발명의 특징들 및 이점들을 설명하는 예들로서 제공된다. 상술한 특징들의 일부 또는 전부는 다른 방식들로 조합될 수도 있음을 유의하여야 한다.

Claims (22)

  1. 시드(seed) 기판을 제공하는 단계;
    상기 시드 기판을 식각함으로써 상기 시드 기판을 패터닝하여, 리세스들(recesses)에 의해 분리된 시드 기판 아일랜드들(islands)을 형성하는 단계;
    상기 시드 기판 아일랜드들 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 변형된(strained) 물질 층을 성장시켜, 상기 리세스들에 의해 분리된 변형된 물질 아일랜드들(strained material islands)을 형성하는 단계;
    상기 변형된 물질 아일랜드들을 패터닝된 상기 시드 기판으로부터 매개(intermediate) 기판으로 전달하는 단계; 및
    열처리에 의해 상기 변형된 물질 아일랜드들을 적어도 부분적으로 이완(relaxing)시키는 단계를 포함하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 변형된 물질 아일랜드들을 패터닝된 상기 시드 기판으로부터 상기 매개 기판으로 전달하는 단계는,
    취약층(weakened layer)을 형성하기 위해 상기 변형된 물질 아일랜드들 아래에서 패터닝된 상기 시드 기판 내에 이온들을 주입하는 단계; 및
    열처리에 의해 상기 취약층에서 패터닝된 상기 시드 기판으로부터 상기 변형된 물질 아일랜드들을 분리하는 단계를 더 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  5. 제1 항에 있어서,
    상기 변형된 물질 아일랜드들을 패터닝된 상기 시드 기판으로부터 상기 매개 기판으로 전달하는 단계는,
    취약층을 형성하기 위해 상기 변형된 물질 아일랜드들 내에 이온들을 주입하는 단계; 및
    열처리에 의해 상기 취약층에서 패터닝된 상기 시드 기판으로부터 상기 변형된 물질 아일랜드들을 분리하는 단계를 더 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  6. 제1 항에 있어서,
    상기 변형된 물질 아일랜드들을 패터닝된 상기 시드 기판으로부터 상기 매개 기판으로 전달하는 단계는,
    패터닝된 상기 시드 기판을 전자기 조사(electromagnetic irradiation), 그라인딩(grinding), 기계적 연마 및 식각 공정 중 적어도 하나를 사용하여 제거하는 단계를 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  7. 삭제
  8. 제1 항에 있어서,
    상기 변형된 물질 아일랜드들을 패터닝된 상기 시드 기판으로부터 상기 매개 기판으로 전달하는 단계는,
    상기 변형된 물질 아일랜드들 상에 유연층(compliant layer)을 적층하는 단계, 및
    상기 유연층을 상기 매개 기판에 결합하는 단계를 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  9. 제8 항에 있어서,
    상기 유연층은 BPSG(borophosphosilicate glass), 또는 보론 또는 인을 포함하는 SiO2 -화합물로 이루어지거나 또는 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  10. 제1 항에 있어서,
    적어도 부분적으로 이완된 상기 변형된 물질 아일랜드들을 대상 기판(target substrate)으로 전달하는 단계를 더 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  11. 제10 항에 있어서,
    상기 시드 기판, 상기 매개 기판 및 상기 대상 기판은 사파이어 또는 실리콘으로 이루어지거나 또는 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  12. 제1 항에 있어서,
    상기 변형된 물질 층은 InGaN 또는 GaN으로 이루어지거나 또는 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  13. 제12 항에 있어서,
    상기 변형된 물질 층은 적어도 3%의 In을 포함하는 InGaN층인 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  14. 제9항에 있어서,
    적어도 부분적으로 이완된 상기 변형된 물질 아일랜드들을 대상 기판으로 전달하는 단계는,
    상기 매개 기판의 식각, 기계적 연마, 그라인딩 또는 전자기 조사에 의해 상기 매개 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  15. 제14 항에 있어서,
    적어도 부분적으로 이완된 상기 변형된 물질 아일랜드들을 대상 기판으로 전달하는 단계는,
    적어도 부분적으로 이완된 상기 변형된 물질 아일랜드들 상에, 매립층(buried layer)을 적층하는 단계; 및
    상기 매립층을 상기 대상 기판에 결합시키는 단계를 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  16. 제15 항에 따라, 대상 기판 상에 적어도 부분적으로 이완된 변형된 물질을 제공하는 단계를 포함하고,
    형성된 적어도 부분적으로 이완된 상기 변형된 물질 상에, LED 또는 광전지 또는 레이저 소자 층들을 위한 적어도 하나의 물질 층을 에피텍셜 성장시키는 단계를 더 포함하는 반도체 소자의 제조 방법.
  17. 삭제
  18. 삭제
  19. 제12 항에 있어서,
    상기 변형된 물질 층은 적어도 10%의 In을 포함하는 InGaN층인 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  20. 제15항에 있어서,
    상기 매립층은 1000℃ 이상의 유리 전이 온도(glass transition temperature)를 갖는 물질을 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  21. 제15항에 있어서,
    상기 유연층은 상기 매립층의 유리 전이 온도보다 낮은 유리 전이 온도를 갖는 물질을 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
  22. 제15항에 있어서,
    상기 유연층은 600℃ 내지 700℃의 유리 전이 온도를 갖는 물질을 포함하는 것을 특징으로 하는 적어도 부분적으로 이완된 변형된 물질 층의 형성 방법.
KR1020117021557A 2009-02-19 2010-01-11 변형된 물질 층들의 이완 및 전달 KR101512777B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09290100A EP2221853B1 (en) 2009-02-19 2009-02-19 Relaxation and transfer of strained material layers
EP09290100.8 2009-02-19
PCT/EP2010/000090 WO2010094371A2 (en) 2009-02-19 2010-01-11 Relaxation and transfer of strained material layers

Publications (2)

Publication Number Publication Date
KR20110120325A KR20110120325A (ko) 2011-11-03
KR101512777B1 true KR101512777B1 (ko) 2015-04-16

Family

ID=40844878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117021557A KR101512777B1 (ko) 2009-02-19 2010-01-11 변형된 물질 층들의 이완 및 전달

Country Status (9)

Country Link
US (1) US9041165B2 (ko)
EP (2) EP2221853B1 (ko)
JP (1) JP5713921B2 (ko)
KR (1) KR101512777B1 (ko)
CN (1) CN102439695B (ko)
AT (1) ATE555494T1 (ko)
SG (1) SG173541A1 (ko)
TW (1) TWI474402B (ko)
WO (1) WO2010094371A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
DE102011077542B4 (de) * 2011-06-15 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
WO2014152617A1 (en) * 2013-03-15 2014-09-25 Semprius, Inc. Engineered substrates for semiconductor epitaxy and methods of fabricating the same
US10535685B2 (en) 2013-12-02 2020-01-14 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
US9177967B2 (en) * 2013-12-24 2015-11-03 Intel Corporation Heterogeneous semiconductor material integration techniques
US20180053662A1 (en) * 2016-08-17 2018-02-22 Globalfoundries Inc. Texturing of silicon surface with direct-self assembly patterning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007030368A2 (en) 2005-09-07 2007-03-15 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators and their fabrication methods

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362682A (en) 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5588994A (en) 1980-04-10 1996-12-31 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
EP0191503A3 (en) * 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US5273616A (en) 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JPS62172715A (ja) * 1986-01-27 1987-07-29 Nippon Telegr & Teleph Corp <Ntt> 半導体エピタキシヤル薄膜の製造方法
JP2658493B2 (ja) * 1990-04-27 1997-09-30 日立電線株式会社 エピタキシャル層と基板の分離方法
JP3024584B2 (ja) * 1997-03-10 2000-03-21 日本電気株式会社 半導体装置の製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3471685B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
EP1501118B1 (en) * 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2851847B1 (fr) * 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
WO2005104192A2 (en) 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
FR2894989B1 (fr) * 2005-12-21 2009-01-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite et substrat composite selon ledit procede
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
CN1697205A (zh) 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
CN100372137C (zh) 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
CN100338790C (zh) 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007030368A2 (en) 2005-09-07 2007-03-15 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators and their fabrication methods

Also Published As

Publication number Publication date
JP2012518284A (ja) 2012-08-09
SG173541A1 (en) 2011-09-29
EP2221853A1 (en) 2010-08-25
EP2466626A3 (en) 2012-07-04
US9041165B2 (en) 2015-05-26
CN102439695A (zh) 2012-05-02
WO2010094371A3 (en) 2011-11-24
EP2466626A2 (en) 2012-06-20
WO2010094371A2 (en) 2010-08-26
EP2221853B1 (en) 2012-04-25
ATE555494T1 (de) 2012-05-15
US20110291247A1 (en) 2011-12-01
CN102439695B (zh) 2015-05-13
TWI474402B (zh) 2015-02-21
TW201036067A (en) 2010-10-01
KR20110120325A (ko) 2011-11-03
JP5713921B2 (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
KR101512777B1 (ko) 변형된 물질 층들의 이완 및 전달
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
EP2151856A1 (en) Relaxation of strained layers
US8481407B2 (en) Processes for fabricating heterostructures
EP2324493A2 (en) Relaxation of strained layers
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
US8642443B2 (en) Process for the realization of islands of at least partially relaxed strained material
US8912081B2 (en) Stiffening layers for the relaxation of strained layers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5