JP2012501071A - 歪み層緩和のための硬化層 - Google Patents
歪み層緩和のための硬化層 Download PDFInfo
- Publication number
- JP2012501071A JP2012501071A JP2011524209A JP2011524209A JP2012501071A JP 2012501071 A JP2012501071 A JP 2012501071A JP 2011524209 A JP2011524209 A JP 2011524209A JP 2011524209 A JP2011524209 A JP 2011524209A JP 2012501071 A JP2012501071 A JP 2012501071A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- strained material
- strained
- hardened
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 167
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000002040 relaxant effect Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 36
- 238000000059 patterning Methods 0.000 claims description 15
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009477 glass transition Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910002059 quaternary alloy Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 歪み材料層を緩和する方法を提供する。
【解決手段】 歪み材料層と、歪み材料層の第１の面上に形成された低粘度層とを準備するステップと、該第１の面と反対側の該歪み材料層の第２の面の少なくとも一部分上に硬化層を形成し、それによって多層スタックを形成するステップと、該多層スタックを加熱処理し、それによって該歪み材料層を少なくとも部分的に緩和させるステップと、を含む。
【選択図】 図１
【解決手段】 歪み材料層と、歪み材料層の第１の面上に形成された低粘度層とを準備するステップと、該第１の面と反対側の該歪み材料層の第２の面の少なくとも一部分上に硬化層を形成し、それによって多層スタックを形成するステップと、該多層スタックを加熱処理し、それによって該歪み材料層を少なくとも部分的に緩和させるステップと、を含む。
【選択図】 図１
Description
本発明は、電子工学、光電子工学、太陽光発電分野に有益な半導体デバイスの製造において適用する歪み層およびコンプライアント基板の分野、特に、コンプライアント基板の使用による歪み膜の緩和に関する。
天然バルク基板を入手することができない、あるいはあまりに高価であるとき、しばしば、有益な材料が、ヘテロエピタキシーによってシード基板上に形成されるので、ヘテロエピタキシーによる基板上の薄膜成長は、半導体技術において重要な製造ステップとなる。例えば、発光半導体デバイスあるいは太陽電池の分野では、サファイアあるいはＳｉＣの基板上にヘテロエピタキシャル膜を成長させて、その後、最終半導体デバイスを形成する必要がある。ヘテロエピタキシャル膜を他の基板に移した後、これらの膜は、例えば、電子用途および光電子用途に用いられるエピタキシャル成長層のために用いられる。しかしながら、膜がヘテロエピタキシャルによって、膜の１つと比べて異なる格子定数および異なる熱膨張係数で基板上に形成されるとき、不整合による圧縮あるいは引っ張り歪み、および対応する転位およびクラックの発生によって、膜上の成長層の材料の品質に有害な影響が生じる。従って、当該技術では、不整合歪みを解放するために、ガラス層を含むコンプライアント基板が、基板とヘテロエピタキシャル膜の間に設けられている。
しかしながら、歪みへテロエピタキシャル膜の緩和に現在用いられている方法は、しばしば、バックリングの抑制およびクラックの形成等に関して満足な結果を示さない。従って、本発明の基礎にある課題は、上述の欠陥を無くし、あるいは少なくとも軽減する、基板上に形成された歪み層の完全なあるいは殆ど完全な横方向緩和のための方法を提供することである。
上述の課題は、請求項１による歪み材料層を緩和する方法によって解決される。方法は、
歪み材料層と、コンプライアント材料を含み且つ歪み材料層の第１の面上に形成された低粘度層と、を準備するステップと、
歪み材料層を完全に覆うことなしに、（第１の面と反対側の）歪み材料層の第２の面の少なくとも一部分上に硬化層を形成し、それによって多層スタックを形成するステップと、
（コンプライアント材料層のリフローが生じるように）多層スタックを加熱処理し、それによって歪み材料層を少なくとも部分的に緩和させるステップと、
を含む。
歪み材料層と、コンプライアント材料を含み且つ歪み材料層の第１の面上に形成された低粘度層と、を準備するステップと、
歪み材料層を完全に覆うことなしに、（第１の面と反対側の）歪み材料層の第２の面の少なくとも一部分上に硬化層を形成し、それによって多層スタックを形成するステップと、
（コンプライアント材料層のリフローが生じるように）多層スタックを加熱処理し、それによって歪み材料層を少なくとも部分的に緩和させるステップと、
を含む。
用語“低粘度”は、加熱処理中、そのように特定された層の変形能力を示すために用いられる（以下の説明も参照のこと）。特に、ガラス転移点より高い温度での加熱処理（熱的処理、アニーリング）は、コンプライアント材料のいくらかのリフロー（例えば、いくらかのガラス転移による塑性変形）が生じ、それによって隣接する歪み材料層の弾性緩和を引き起こす。低粘度層は、例えば、加熱処理下でリフローするボロホスホシリケートガラスを含む埋め込み層であり得る。埋め込み層は、例えば、酸化物層であってもよい。多層スタックは、また、低粘度層が形成される支持基板を含んでもよい（以下の詳細な説明を参照）。
従来の技術と異なり、硬化層は、歪み材料層の頂上に部分的に設けられる。加熱処理中、露出された（硬化層によって覆われていない）圧縮歪み材料層の部分は、横方向に自由に膨張することができ、それによって、著しいバックリングなしに歪みが緩和される。硬化層によって覆われる歪み材料層の領域のサイズを適当に選択することによって、加熱処理中の歪み材料層の緩和率を容易に制御することができる。引っ張り歪み材料の場合、露出された材料は、クラックあるいは表面粗さが形成されることなしに、その平坦性を保持しつつ、自由に縮むことができる。
硬化層の形成のステップは、連続層として硬化層を歪み材料層の全面に堆積させるステップと、続いて、硬化層が歪み材料層から部分的に取り除かれるように、堆積した硬化層をパターニングするステップとを含むのがよい。パターニングは、硬化層が歪み材料層を部分的に覆い、歪み材料層が縁部で露出されるように行われてもよい。パターニングは、ドライエッチングとフォトリソグラフィによって達成することができ、歪み材料層の頂上に硬化層の島（硬化島）を生じる。従って、この種類のパターニングは、信頼できる且つ比較的時間を節約する方法で達成することができる。硬化島の寸法は、フォトリソグラフィの利用によって正確に制御することができる。硬化島の下の歪み材料層の部分は、加熱処理中、全くあるいは殆ど緩和しないと考えられる。
本明細書に開示された歪み材料層を緩和する方法の実施形態によれば、続いて行われる硬化層をパターニングするステップと、多層スタックを加熱処理するステップとが、この順番で、少なくとも１回繰り返される。換言すれば、最初の連続硬化層は、所定のサイズで上述の硬化島を得るためにパターニングされ、次いで、硬化島によって覆われていない歪み材料層の部分を緩和するために、第１の加熱処理が行われる。続いて、硬化島のサイズが減じられ、第２の加熱処理が行われて、それによって、第１の加熱処理プロセス中に硬化島によって覆われていた歪み材料層の部分を緩和する。
歪み材料層の所望の緩和の程度（割合）が達成されるまで、あるいは、特に、硬化島が残らなくなるまでおよび／または歪み材料層の完全な緩和が達成されるまで、パターニングと加熱処理とが繰り返される（これは、この一連のプロセスによって非常に正確に制御することができる）。従来の技術と異なり、歪み材料層の著しいバックリングあるいは他の欠陥が生じることなしに、異なるサイズの硬化島とともに繰り返し加熱処理することによって、完全な緩和を達成することができる。
歪み材料層は、また、特に、１つ以上のトレンチをエッチングすることによってパターニングされ、それによって、緩和を容易にするために歪み材料島を形成してもよい。更に、歪み材料層に従って、低粘度層をパターニングしてもよい。特に、１つ以上のトレンチを、歪み材料層と低粘度層とを、低粘度層が堆積された支持基板まで、あるいは低粘度層がその前に結合されたところまで貫通してエッチングしてもよい。溝は、また、支持基板に達することなしに低粘度層内で行われてもよい。更に、歪み材料島の部分的な緩和の正確な制御のために、硬化層の島が歪み材料層の島の中央に形成される方法で、硬化層がパターニングされ得る。原理的には、硬化層および歪み材料層から作られた島は、矩形、円形、あるいは更なるプロセスのために適当と考えられるいかなる他の形態であってもよい。
以下において、用語“歪み材料”は、適当な場合は、島を呈するパターニングされた層の連続層を意味する。
二元合金、三元合金あるいは四元合金から選択されるＩＩＩ／Ｎ材料を、歪み層に用いることができるが、本発明は、特に、歪み材料がＩｎＧａＮを含み、あるいはそれからなるときに有利であることが分かった。ＩｎＧａＮ中のインジウム含量は、３５％までであってもよく、好ましくは、インジウム含量は、１０％より少なくてもよく、より好ましくは、４〜７％であってもよい。低粘度層は、ボロホスホシリケートガラス（ＢＰＳＧ）あるいはホウ素あるいは燐を含むＳｉＯ２化合物を含み、あるいはそれからなってもよい。例えば、ボロシリケートガラス（ＢＳＧ）あるいはホスホシリケートガラス（ＰＳＧ）を用いてもよい。リフロー特性は、ホウ素および燐原子の含量によって制御することができる。４−５質量％のホウ素、２質量％の燐は、適当な選択の１つである。
硬化層の材料は、硬化層（島）によって覆われた歪み材料層の部分の歪み緩和を抑制する機械的能力により選択される。更に、加熱処理中、歪み材料層の所望の部分的な硬化を得るために、より硬い材料は、より薄い硬化層を可能にするが、硬度がより低い材料は、より厚い層が必要となる。例えば、硬化層は、５０ｎｍから歪み層の厚さの５倍までの厚さを有し得る。
実施形態によれば、硬化層は、ＩＩＩ−Ｎ材料、ＳｉＮ（Ｓｉ３Ｎ４あるいはＳｉＮ：Ｈ）ＳｉＯＮあるいはＳｉＯ２を含み、あるいはそれからなり、特に、ボロホスホシリケートガラスあるいはホウ素あるいは燐を含むＳｉＯ２化合物を含む埋め込み層の上に形成されたＩｎＧａＮ歪み層の場合に、確実性のある硬化手段であることが分かっている。硬化層、特にＳｉ３Ｎ４硬化層は、緩和加熱処理中、約１００ｎｍ厚の歪み材料層のバックリングを確実に抑制するために、１００ｎｍ〜３００ｎｍの厚さで堆積され得る。硬化層は、また、歪み材料層の厚さの５倍までの厚さで堆積されてもよい。
既に上述したように、硬化層をパターニングするステップと、歪み材料層と硬化層の両方を含む多層スタックの加熱処理を行うステップとは、１回あるいは数回繰り返され得る。各続く加熱処理は、歪み材料層のより広い面積が露出されて（硬化島によって覆われず）行われる。緩和する露出面積の大きさは、例えば、リフローする低粘度層の能力、用いられる温度、およびまた、歪み材料のヤング係数等に依存して調節され得る。実施形態によれば、各硬化層のパターニングステップで、１つの横方向寸法で約１００μｍ〜４００μｍの硬化層が取り除かれる。これは、先に加熱処理された歪み材料層、特に、歪みＩｎＧａＮ層におけるよりも１つの横方向寸法で１００μｍ〜４００μｍ多い層が、パターニングされた特にＳｉ３Ｎ４からなる硬化層の島の間に露出されることを意味する。
従って、歪み材料層の全面は、少しずつ露出され、一連の加熱処理プロセス中、緩和することができる。最後の加熱処理は、歪み材料層上に硬化層が残されていない状態で行われ得る。各加熱処理プロセスの前に、硬化島のサイズを減じることによって、個々の加熱処理プロセスによって得られる緩和を正確に制御することができる。
上述の、且つ従来の技術と異なる本発明方法の実施形態では、低粘度層の厚さは、加熱処理中、膜がバックリングあるいはクラックを引き起こさないで、歪み材料層が膨張する長さ、あるいは収縮する長さよりも小さく選択され得ることが留意されなければならない。膨張／収縮長さは、加熱処理によって引き起こされる歪み材料の弾性緩和および低粘度層の塑性変形中の横方向膨張／収縮の長さである。
更に、本発明の他の実施形態によれば、上述の方法は更に、
硬化層のいかなる残部を取り除いて、歪み材料の全面を露出させ、加熱処理するステップと、
緩和した歪み材料を他の基板上に堆積した層に結合することによって、（完全にあるいは部分的に）緩和した歪み材料を他の基板に移すステップと、
低粘度層を緩和した歪み材料層から取り外すステップと、を含む。
硬化層のいかなる残部を取り除いて、歪み材料の全面を露出させ、加熱処理するステップと、
緩和した歪み材料を他の基板上に堆積した層に結合することによって、（完全にあるいは部分的に）緩和した歪み材料を他の基板に移すステップと、
低粘度層を緩和した歪み材料層から取り外すステップと、を含む。
低粘度層が、ある支持基板上に堆積されあるいは結合されるとき、この支持基板は、また、低粘度層と一緒に取り外される。この緩和した歪み材料の移動によって、硬化層が堆積された緩和した歪み材料層の表面と反対側の面は、更なるプロセス、特に、材料層のエピタキシーに利用することができるようになる。
この方法によれば、歪み材料がｃ面ＩＩＩ／Ｎ材料のように極性を有するとき、いかなるその後の層のエピタキシャル成長に適当であるシード基板上の成長面と反対側の緩和した歪み材料の面の極性が、露出され得る。従って、光電子あるいは太陽光発電分野での用途のために、活性層を、緩和した歪み材料の表面上に形成することができる。
上述の実施形態の歪み材料層は、ヘテロエピタキシャル成長によって準備することができる。特に、歪み材料層、特に、歪みＩｎＧａＮ層は、シード基板あるいはシード層、特に、ＧａＮ層上に直接成長することができ、該シード基板あるいはシード層は、シード支持基板、特に、サファイア支持基板上に堆積されあるいは取付けられ、その後、コンプライアント材料層、特に、ボロホスホシリケートガラスを含む低粘度層を歪み材料層上に堆積させ、歪み材料層は、シード基板（層）から取り外され、低粘度層によって支持基板に結合され、その後、特にＳｉ３Ｎ４を含む硬化層が歪み材料層上に堆積され得る。
本明細書に開示された歪み材料層を緩和する方法は、半導体デバイス、特に、光電子デバイスあるいは太陽光発電デバイスの製造に有益である。従って、本明細書に、前記請求項のいずれか１項に記載の歪み材料を緩和するステップを含み、硬化層のいかなる残部を取り除いて、歪み材料の全面を露出させ、加熱処理するステップと、形成された少なくとも部分的に緩和した歪み材料上に材料層をエピタキシャル成長させるステップ、特に、少なくとも部分的に緩和した歪み材料島上に活性層を成長させるステップとを更に含む、半導体デバイスの製造方法が提供される。
更に、支持基板と、支持基板上の低粘度層と、低粘度層上の、特にＩｎＧａＮ材料からなる連続歪み材料層あるいは歪み材料島と、特に、歪み材料層あるいは歪み材料島の露出幅が１００〜４００マイクロメートルとなるように連続歪み材料層あるいは歪み材料島を部分的に覆う硬化層とを含む半導体構造が提供される。
本発明の付加的な特徴及び利点は、図面を参照して記載される。記載中、本発明の好ましい実施形態を例示するための添付図面が参照される。そのような実施形態は、本発明の全範囲を表わしていると理解されるべきではない。
図１は、本発明により形成された多層スタックの実施形態を示す。多層スタックは、支持基板１と、低粘度層２と、歪み材料層３と、パターニングされた硬化層４とを備える。歪み材料層３は、あるシード基板上にヘテロエピタキシャル成長され、当該技術で知られているいかなるウエハ移動プロセス、例えば、グラインド／エッチバック、レーザー剥離、電磁放射吸収あるいはＳＭＡＲＴ Ｃｕｔ（登録商標）プロセス内でのイオン注入等によって、移動される。本実施形態では、低粘度層２は、異なる個々の層から構成されてもよく、且つ少なくとも１つのコンプライアント層（緩和層）を有する埋め込み層、例えば、酸化物埋め込み層である。コンプライアント層は、ボロホスホシリケートガラス（ＢＰＳＧ）あるいはホウ素あるいは燐を含むＳｉＯ２化合物を含むがこれに限定されない。加熱処理中のリフロー速度は、ホウ素および燐の含量によって容易に調整することができる。
パターニングされた硬化層４は、硬化層の堆積によって得られ、フォトリソグラフィーによってエッチングされる。それによって、歪み材料層３が、側縁部で露出される。緩和層のガラス転移温度、すなわち、ＢＰＳＧの場合約８００℃〜８５０℃で、加熱（熱的）処理をすると、例えば、ＩｎＧａＮからなる歪み材料層３の部分的な弾性緩和が生じる。（公称格子定数と比べて）約０．７％の格子不整合のためには、約３００マイクロメートルの横方向幅ｄを有するトレンチを形成することによる硬化層のパターニングが適当であることが分かった。理論に縛られることなしに、パターニングされた硬化層４は、硬化島４の下の歪み材料層３の緩和を部分的に妨げるようである。加熱処理後、硬化島のサイズは、歪み材料層３を横方向寸法で約３００マイクロメートル付加的に露出するために減じられ、深刻なバックリングなしに、部分的に緩和された歪み材料層３を更に緩和するために第２の加熱処理が行われる。この硬化島４のサイズを減じるステップ及び加熱処理を行うステップの繰り返されるプロセスは、歪み材料層３が完全に緩和するまで行われ得る。
硬化材料の存在しうる残部は取り除かれ、従って、損なわれていない完全な緩和された歪み材料層が達成され、電子あるいは光電子用途に有益な特定の半導体デバイスの製造または太陽電池の製造に用いることができるようになっている続く結晶層、例えば、ＩｎＧａＮ層の（ホモ）エピタキシーに用いることができる。ホモエピタキシャル成長結晶層のため、完全に緩和した歪み材料層３の材料極性に依存して、完全に緩和した歪み材料層３は、支持基板１から他の基板に、例えば、他の基板上に堆積された他の埋め込み層によって、移動され得る。例えば、緩和した歪みＣ面ＩｎＧａＮ材料のＧａ面は、結晶層のエピタキシャル成長に好ましい。
他の実施形態によれば、図２に示される多層スタックが、少し詳細な以下のように形成された。歪み材料層は、第１の支持基板上に堆積されたあるいは結合されたシード層上にヘテロエピタキシャル成長された。例えば、歪み材料層は、ＩｎＧａＮ層であり、シード層は、ＧａＮ層であり、第１の支持基板は、サファイア基板である。しかしながら、ＩｎＧａＮは、歪み材料層の材料の一例を示すに過ぎないことに留意すべきである。実際には、歪み材料層は、ＩＩＩ／Ｖ材料のような半導体材料であってもよく、例えば、二次合金、三次合金、あるいは四次合金から選択されるＩＩＩ／Ｖ材料を含むかあるいはそれからなってもよい。
歪みＩｎＧａＮ層の厚さは、約１００ｎｍであり、約４％のインジウムを含む。ヘテロエピタキシャル成長した歪みＩｎＧａＮ層３の格子不整合は、約０．４％である。コンプライアント（緩和）材料層としてボロホスホシリケートガラス層を含む埋め込み層は、歪みＩｎＧａＮ層３上に約５００ｎｍの厚さで堆積される。選択的に、ｃ面ＩｎＧａＮ層のガリウム面と埋め込み層との間の接着を増強するために、埋め込み層の堆積の前に、約５０ｎｍの厚さのＳｉＯ２層を歪みＩｎＧａＮ層上に堆積してもよい。
次いで、埋め込み層の中にイオン種が注入されて、ＩｎＧａＮ／ＧａＮ材料に約４００ｎｍの脆弱層が形成される。脆弱層は、シード層及びシード基板の取り外しを容易にするために設けられる。図２に示されるように、第２の埋め込み層が支持基板上に堆積される。第２の埋め込み層の厚さは約４マイクロメートルである。支持基板１および歪みＩｎＧａＮ層は、第１の埋め込み層および第２の埋め込み層によって結合され、第１の埋め込み層および第２の埋め込み層は、一緒に図２の低粘度層２を形成している。第１の埋め込み層と第２の埋め込み層を結合する前の平坦化および研磨の後、低粘度層２の厚さは、約７マイクロメートルである。結合の後、シード基板は、脆弱層で取り外され、残存ＧａＮ材料がドライエッチングによって取り除かれる。
次に、歪みＩｎＧａＮ層は、図２に示されるように約１ｍｍ×１ｍｍの矩形の歪みＩｎＧａＮ島３を形成するためにリソグラフィプロセスによってパターニングされる。パターニング後、化学量論のＳｉ３Ｎ４の約２００ｎｍが、歪みＩｎＧａＮ島３上及び歪みＩｎＧａＮ島３相互間に堆積される。後の加熱処理中、硬化層として機能するＳｉ３Ｎ４層の堆積は、例えば、プラズマ増強化学気相堆積（ＰＥＣＶＤ）によって達成することができる。硬化層は、フォトリソグラフィによるドライエッチングによってパターニングされて、約３００マイクロメートル×３００マイクロメートル〜約４００マイクロメートル×４００マイクロメートルに寸法決めされ、歪み材料島３上の中央に配置された矩形の島４を形成する。
続いて、歪み材料島３を部分的に緩和するために８００℃での加熱処理を４時間行う。その後、硬化島４は、ドライエッチングによって完全に取り除かれ、歪み材料島３を完全に緩和するために第２の加熱処理を行う。それによって、殆どバックリングなしで、歪みＩｎＧａＮ島３の完全な緩和を得ることができる。あるいはまた、硬化材料の島は、例えば、８００マイクロメートル×８００マイクロメートルで形成され、第１の加熱処理後、硬化島４のサイズは、６００マイクロメートル×６００マイクロメートルまで減じられ、第２の加熱処理が行われると、硬化島４のサイズは、４００マイクロメートル×４００マイクロメートルまで減じられ、例えば、硬化材料が残らなくなるまで第３の加熱処理が行われる。そのような緩和プロセスの繰り返しによって、いかなる著しいバックリングなしに歪み材料の完全な緩和が達成される。
約１ｍｍ×１ｍｍのサイズ且つ０．７％の格子不整合を有する歪みＩｎＧａＮ島は、緩和中約７マイクロメートル膨張する。それにもかかわらず、低粘度層２は、緩和品質に影響を与えることのない、約４マイクロメートルの厚さ、すなわち、歪みＩｎＧａＮ島３の膨張長さよりも小さい厚さを有し得る。
図３は、図２を参照して記載したものと同様の実施形態を示すが、低粘度層と歪み材料層の両方が、１つ以上のトレンチによって分離された低粘度材料２の島および歪み材料島３を形成するようにパターニングされている点で異なる。再び、硬化島４は、歪み材料島３の中央に配置されている。上述したように、加熱処理および硬化島４の更なるサイズ減少が、バックリングなしに歪み材料島３の完全な緩和を達成するために繰り返し行われ得る。
全ての前述した実施形態は、本発明の特徴および利点を限定するものではなく、本発明の特徴および利点を示す例のためのものである。前述した特徴のいくつかあるいは全ては、また、異なる方法で組み合わせることができることが理解されるべきである。
Claims (15)
- 歪み材料層を緩和する方法であって、
歪み材料層と、該歪み材料層の第１の面上に形成された低粘度層と、を準備するステップと、
該歪み材料層の該第１の面と反対側の第２の面の少なくとも一部分上に硬化層を形成し、それによって多層スタックを形成するステップと、
該多層スタックを加熱処理し、それによって該歪み材料層を少なくとも部分的に緩和させるステップと、
を含む、前記方法。 - 該硬化層を形成するステップが、前記硬化層を連続層として該歪み材料層上に堆積させるステップと、続いて、該硬化層が該歪み材料層から部分的に取り除かれるように、該堆積された硬化層をパターニングするステップとを含む、請求項１に記載の方法。
- 続いて行われる該硬化層をパターニングするステップと前記多層スタックを加熱処理するステップは、この順番で少なくとも１回繰り返される、請求項２に記載の方法。
- 該加熱処理の前に、該歪み材料層をパターニングし、それによって歪み材料島を形成するステップを更に含む、請求項１〜３のいずれか一項に記載の方法。
- 該低粘度層をパターニングするステップを更に含む、請求項４に記載の方法。
- 該硬化層が、該硬化層の島が該歪み材料層の島の中央に形成されるようにパターニングされる、請求項４又は５に記載の方法。
- 該硬化層が、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、あるいはＩＩＩ−Ｎ材料を含む、またはそれらからなる、請求項１〜６のいずれか一項に記載の方法。
- 該歪み材料層が、ＩｎＧａＮを含む、またはそれからなる、請求項１〜７のいずれか一項に記載の方法。
- 該低粘度層が、ボロホスホシリケートガラス（ＢＰＳＧ）またはホウ素あるいは燐を含むＳｉＯ２化合物を含む、またはそれからなる、請求項１〜８のいずれか一項に記載の方法。
- 該硬化層が、５０ｎｍから該歪み材料層の厚さの５倍までの厚さで堆積される、請求項１〜９のいずれか一項に記載の方法。
- 該硬化層をパターニングする各繰り返しステップにおいて、該歪み材料の先の加熱処理におけるよりも１つの横方向寸法で約１００μｍ〜４００μｍだけ多く、該パターニングされた硬化材料間が露出される、請求項８に記載の方法。
- 該硬化層の全ての残部を取り除いて、該歪み材料の全面を露出させて加熱処理するステップと、
緩和した該歪み材料をターゲット基板に結合することによって、緩和した該歪み材料の少なくとも一部分を、該ターゲット基板に移動させるステップと、
該低粘度層を緩和した該歪み材料から取り外すステップと、
を更に含む、請求項１〜１１のいずれか一項に記載の方法。 - 該歪み材料層、特にＩｎＧａＮ歪み層が、シード基板、特にＧａＮ層上で成長し、該シード基板が、該低粘度層、特にボロホスホシリケートガラスを該歪み材料層上に堆積するステップの前に第１の支持基板上に堆積されあるいは取付けられ、
該歪み材料層が、該シード基板から取り外され、該低粘度層によって第２の支持基板に結合され、その後、特にＳｉ３Ｎ４を含む該硬化層を該歪み材料層に堆積する、請求項１〜１２のいずれか一項に記載の方法。 - 半導体デバイスを製造する方法であって、
請求項１〜１３のいずれか一項に記載の歪み材料を緩和するステップと、
該硬化層の全ての残部を取り除いて、該歪み材料の全面を露出させて、加熱処理するステップと、
形成された少なくとも部分的に緩和した該歪み材料上に材料層をエピタキシャル成長、特に、少なくとも部分的に緩和した該歪み材料島上に活性層を成長させるステップと、
を含むことを特徴とする方法。 - 支持基板と、該基板上の低粘度層と、該低粘度層上の、特にＩｎＧａＮ材料からなる連続歪み材料層または歪み材料島と、該連続歪み材料層または歪み材料島を、特に該歪み材料層または歪み材料島の露出幅が１００〜４００マイクロメートルとなるように、部分的に覆う硬化層と、を含む半導体構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP08290797.3A EP2159836B1 (en) | 2008-08-25 | 2008-08-25 | Stiffening layers for the relaxation of strained layers |
| EP08290797.3 | 2008-08-25 | ||
| PCT/EP2009/004790 WO2010022814A1 (en) | 2008-08-25 | 2009-07-02 | Stiffening layers for the relaxation of strained layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012501071A true JP2012501071A (ja) | 2012-01-12 |
| JP5505845B2 JP5505845B2 (ja) | 2014-05-28 |
Family
ID=40336180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011524209A Active JP5505845B2 (ja) | 2008-08-25 | 2009-07-02 | 歪み層緩和のための硬化層 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8912081B2 (ja) |
| EP (1) | EP2159836B1 (ja) |
| JP (1) | JP5505845B2 (ja) |
| KR (1) | KR101216367B1 (ja) |
| CN (1) | CN102124557B (ja) |
| WO (1) | WO2010022814A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI457984B (zh) | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
| RU2620068C2 (ru) | 2011-11-23 | 2017-05-22 | МЕДИММЬЮН, ЭлЭлСи | Связывающие молекулы, специфичные по отношению к her3, и их применения |
| FR3064820B1 (fr) * | 2017-03-31 | 2019-11-29 | Soitec | Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168342A (ja) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2006519488A (ja) * | 2003-02-28 | 2006-08-24 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 遷移後の薄層の緩和 |
| JP2008004910A (ja) * | 2006-06-23 | 2008-01-10 | Interuniv Micro Electronica Centrum Vzw | 歪マルチゲートトランジスタの製造方法およびそこから得られるデバイス |
| JP2011530178A (ja) * | 2008-08-06 | 2011-12-15 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | エッチングされた半導体構造のパッシベーション |
| JP2011530181A (ja) * | 2008-08-06 | 2011-12-15 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 歪み層の緩和 |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994867A (en) * | 1988-07-22 | 1991-02-19 | Xerox Corporation | Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy |
| JP3237888B2 (ja) | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
| JP2820187B2 (ja) * | 1992-04-16 | 1998-11-05 | 三星電子 株式会社 | 半導体装置の製造方法 |
| US5461243A (en) | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| US5391257A (en) * | 1993-12-10 | 1995-02-21 | Rockwell International Corporation | Method of transferring a thin film to an alternate substrate |
| US6372608B1 (en) | 1996-08-27 | 2002-04-16 | Seiko Epson Corporation | Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method |
| US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| FR2775121B1 (fr) | 1998-02-13 | 2000-05-05 | Picogiga Sa | Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures |
| US6406795B1 (en) * | 1998-11-25 | 2002-06-18 | Applied Optoelectronics, Inc. | Compliant universal substrates for optoelectronic and electronic devices |
| US6214733B1 (en) * | 1999-11-17 | 2001-04-10 | Elo Technologies, Inc. | Process for lift off and handling of thin film materials |
| FR2817394B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
| US20030064535A1 (en) * | 2001-09-28 | 2003-04-03 | Kub Francis J. | Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate |
| US6562127B1 (en) * | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
| US7175704B2 (en) | 2002-06-27 | 2007-02-13 | Diamond Innovations, Inc. | Method for reducing defect concentrations in crystals |
| KR101030068B1 (ko) * | 2002-07-08 | 2011-04-19 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자 |
| US6946373B2 (en) * | 2002-11-20 | 2005-09-20 | International Business Machines Corporation | Relaxed, low-defect SGOI for strained Si CMOS applications |
| US7348260B2 (en) * | 2003-02-28 | 2008-03-25 | S.O.I.Tec Silicon On Insulator Technologies | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
| US20040192067A1 (en) * | 2003-02-28 | 2004-09-30 | Bruno Ghyselen | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
| US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
| US7812340B2 (en) * | 2003-06-13 | 2010-10-12 | International Business Machines Corporation | Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same |
| FR2860248B1 (fr) * | 2003-09-26 | 2006-02-17 | Centre Nat Rech Scient | Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle |
| FR2860249B1 (fr) | 2003-09-30 | 2005-12-09 | Michel Bruel | Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium |
| WO2005104192A2 (en) * | 2004-04-21 | 2005-11-03 | California Institute Of Technology | A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES |
| JP2006156950A (ja) * | 2004-10-29 | 2006-06-15 | Sharp Corp | 半導体発光素子の製造方法 |
| US7585792B2 (en) | 2005-02-09 | 2009-09-08 | S.O.I.Tec Silicon On Insulator Technologies | Relaxation of a strained layer using a molten layer |
| KR20070107180A (ko) * | 2005-02-28 | 2007-11-06 | 실리콘 제너시스 코포레이션 | 기판 강화 방법 및 그 결과물인 디바이스 |
| US7754008B2 (en) * | 2005-07-19 | 2010-07-13 | The Regents Of The University Of California | Method of forming dislocation-free strained thin films |
| US7273798B2 (en) * | 2005-08-01 | 2007-09-25 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Gallium nitride device substrate containing a lattice parameter altering element |
| US7399686B2 (en) * | 2005-09-01 | 2008-07-15 | International Business Machines Corporation | Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate |
| US20070069225A1 (en) * | 2005-09-27 | 2007-03-29 | Lumileds Lighting U.S., Llc | III-V light emitting device |
| US8334155B2 (en) * | 2005-09-27 | 2012-12-18 | Philips Lumileds Lighting Company Llc | Substrate for growing a III-V light emitting device |
| FR2895420B1 (fr) | 2005-12-27 | 2008-02-22 | Tracit Technologies Sa | Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede. |
| FR2895562B1 (fr) | 2005-12-27 | 2008-03-28 | Commissariat Energie Atomique | Procede de relaxation d'une couche mince contrainte |
| JP2007281257A (ja) * | 2006-04-07 | 2007-10-25 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子 |
| US7494902B2 (en) * | 2006-06-23 | 2009-02-24 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method of fabricating a strained multi-gate transistor |
| JP5003033B2 (ja) * | 2006-06-30 | 2012-08-15 | 住友電気工業株式会社 | ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 |
| EP1901345A1 (en) | 2006-08-30 | 2008-03-19 | Siltronic AG | Multilayered semiconductor wafer and process for manufacturing the same |
| JP2010509177A (ja) * | 2006-11-15 | 2010-03-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法 |
| US7858995B2 (en) * | 2007-08-03 | 2010-12-28 | Rohm Co., Ltd. | Semiconductor light emitting device |
| US8058663B2 (en) * | 2007-09-26 | 2011-11-15 | Iii-N Technology, Inc. | Micro-emitter array based full-color micro-display |
| EP2151856A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
| EP2151852B1 (en) * | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
-
2008
- 2008-08-25 EP EP08290797.3A patent/EP2159836B1/en active Active
-
2009
- 2009-07-02 KR KR1020117006815A patent/KR101216367B1/ko active IP Right Grant
- 2009-07-02 JP JP2011524209A patent/JP5505845B2/ja active Active
- 2009-07-02 CN CN200980132031.XA patent/CN102124557B/zh active Active
- 2009-07-02 WO PCT/EP2009/004790 patent/WO2010022814A1/en active Application Filing
- 2009-07-02 US US13/055,123 patent/US8912081B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168342A (ja) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2006519488A (ja) * | 2003-02-28 | 2006-08-24 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 遷移後の薄層の緩和 |
| JP2008004910A (ja) * | 2006-06-23 | 2008-01-10 | Interuniv Micro Electronica Centrum Vzw | 歪マルチゲートトランジスタの製造方法およびそこから得られるデバイス |
| JP2011530178A (ja) * | 2008-08-06 | 2011-12-15 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | エッチングされた半導体構造のパッシベーション |
| JP2011530181A (ja) * | 2008-08-06 | 2011-12-15 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 歪み層の緩和 |
Non-Patent Citations (1)
| Title |
|---|
| JPN5011012175; ＨＵＡＮＧ Ｒ: 'ＭＥＣＨＡＮＩＣＳ ＯＦ ＲＥＬＡＸＩＮＧ ＳＩＧＥ ＩＳＬＡＮＤＳ ＯＮ Ａ ＶＩＳＣＯＵＳ ＧＬＡＳＳ' ＬＩＸＵＥ ＸＵＥＢＡＯ-ＡＣＴＡ ＭＥＣＨＡＮＩＣＡ ＳＩＮＩＣＡ Ｖ１８ Ｎ５, 20021001, Ｐ４４１-４４４，４５２ * |
Also Published As
| Publication number | Publication date |
|---|---|
| US8912081B2 (en) | 2014-12-16 |
| CN102124557A (zh) | 2011-07-13 |
| KR20110044330A (ko) | 2011-04-28 |
| EP2159836B1 (en) | 2017-05-31 |
| EP2159836A1 (en) | 2010-03-03 |
| CN102124557B (zh) | 2016-08-10 |
| JP5505845B2 (ja) | 2014-05-28 |
| WO2010022814A1 (en) | 2010-03-04 |
| US20110127640A1 (en) | 2011-06-02 |
| KR101216367B1 (ko) | 2012-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5499371B2 (ja) | 歪み層の弛緩及び転写 | |
| EP2151856A1 (en) | Relaxation of strained layers | |
| US8481407B2 (en) | Processes for fabricating heterostructures | |
| JP2010093233A (ja) | 補剛材の適用によるひずみ材料層の緩和 | |
| JP2012514316A (ja) | 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法 | |
| JP5582617B2 (ja) | 歪み層の緩和 | |
| JP5713921B2 (ja) | ひずみ材料層の緩和および転写 | |
| JP5505845B2 (ja) | 歪み層緩和のための硬化層 | |
| US8642443B2 (en) | Process for the realization of islands of at least partially relaxed strained material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130514 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140307 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5505845 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |